JP2006049409A - 多層配線の形成方法及び、電子デバイスの製造方法 - Google Patents

多層配線の形成方法及び、電子デバイスの製造方法 Download PDF

Info

Publication number
JP2006049409A
JP2006049409A JP2004225161A JP2004225161A JP2006049409A JP 2006049409 A JP2006049409 A JP 2006049409A JP 2004225161 A JP2004225161 A JP 2004225161A JP 2004225161 A JP2004225161 A JP 2004225161A JP 2006049409 A JP2006049409 A JP 2006049409A
Authority
JP
Japan
Prior art keywords
forming
wiring
insulating film
etching
plug electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004225161A
Other languages
English (en)
Inventor
Yutaka Sato
佐藤  裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004225161A priority Critical patent/JP2006049409A/ja
Publication of JP2006049409A publication Critical patent/JP2006049409A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 第1絶縁膜に対するオーバエッチングを防止できるようにした多層配線の形成方法及び、電子デバイスの製造方法を提供する。
【解決手段】
半導体基板1に多層配線50を形成する方法であって、コンタクトホールH内に第1プラグ電極13を形成した後、この第1プラグ電極13の上面と接触するようにILD11上に第1アルミ配線17を形成する。次に、この第1アルミ配線17を覆うようにILD11上にエッチングストップ層15を形成し、さらに、このエッチングストッパ層15上にIMD21を形成する。コンタクトホールHに対して、第1アルミ配線17の形成位置やビアホールhの形成位置が多少ずれてしまった場合でも、ILD11はエッチングストップ層15によって保護されるので、ビアホールhの形成時にILD11に対するオーバエッチングを防止することができる。
【選択図】 図4

Description

本発明は、多層配線の形成方法及び、電子デバイスの製造方法に関する。
近年、半導体装置はますます微細化、高集積化しつつある。これに伴って、半導体装置に搭載されるMOSトランジスタのゲート長や、MOSトランジスタのソース、ドレインに接続するアルミ配線の線幅や、半導体基板の上方向に積み重ねられた多層配線(例えば、特許文献1参照。)の線幅も小さくなりつつある。
図9は従来例に係る半導体装置200の構成例を示す要部断面図である。図9に示すように、この半導体装置200は、半導体基板101上に積層されたILD(inter layer dielectric)111及びIMD(inter metal dielectric)121と、ILD111及びIMD121にそれぞれ形成されたスタック構造のコンタクトホールH及びビアホールhと、コンタクトホールH及びビアホールh内にそれぞれ形成された第1、第2プラグ電極113,123と、ILD111上に形成された第1アルミ配線117と、IMD121上に形成された第2アルミ配線127とを有する。
図9に示すように、第1アルミ配線117は、第1プラグ電極113を介して半導体基板101と電気的に接続されている。また、第2アルミ配線127は、第2プラグ電極123を介して第1アルミ配線117と電気的に接続されている。この半導体装置200では、第1、第2アルミ配線117,127の線幅値と、コンタクトホールHの開口断面の直径値と、ビアホールhの開口断面の直径値とがほぼ同じとなっている。図9に示す半導体装置200では、第1、第2アルミ配線117,127と、第1、第2プラグ電極113,123とによって多層配線150が構成されている。
図10(A)〜図11(B)は従来例に係る多層配線150の形成方法を示す工程図である。まず始めに、図10(A)に示すように、ソース又はドレイン(図示せず)上のILD111をドライエッチングして、コンタクトホールHを形成する。次に、このコンタクトホールHが形成された半導体基板101を所定の洗浄液で洗浄処理して、コンタクトホールHの内壁に付着したポリマー等の生成物を除去する。
次に、図10(B)に示すように、このコンタクトホールH内に第1プラグ電極113を形成する。さらに、この形成された第1プラグ電極113上に第1アルミ配線117を形成する。そして、図10(C)に示すように、第1アルミ配線117が形成されたILD111上にIMD121を形成する。
次に、第1アルミ配線117上のIMD121をドライエッチングして、ビアホールhを形成する。そして、このビアホールhが形成された半導体基板101を所定の洗浄液で洗浄処理して、ビアホールhの内壁に付着したポリマー等の生成物を除去する。ポリマー等を除去した後、このビアホールh内に第2プラグ電極123(図9参照。)を形成する。その後、この第2プラグ電極123上に第2アルミ配線127を形成する。
このようにして、図9に示した多層配線150を完成させる。
特開平11−214507号公報
ところで、従来例に係る多層配線150の製造方法によれば、図10(C)に示したように、第1アルミ配線117上のIMD121をエッチングして、この第1アルミ配線117上にビアホールhを形成していた。しかしながら、この多層配線150では、第1、第2アルミ配線117,127のそれぞれの線幅値と、コンタクトホールHの開口断面の直径値と、ビアホールhの開口断面の直径値とがほぼ同じとなっている。
このため、図11に示すように、コンタクトホールHに対して、第1アルミ配線117の形成位置やビアホールhの形成位置が多少ずれてしまった場合には、そのビアホールh形成時のドライエッチングによって、第1アルミ配線117下から露出したILD111(以下で、「第1絶縁膜」ともいう。)をオーバエッチングしてしまうおそれがあった。
図11に示すように、ビアホールhの形成時にILD111をオーバエッチングしてしまうと、ビアホールh内で第1プラグ電極113が露出してしまう可能性がある。
さらに、ビアホールh内で第1プラグ電極113が露出した状態で、半導体基板101を所定の洗浄液で洗浄処理すると、この洗浄液によって第1プラグ電極113が浸食されてしまうおそれがあった。第1プラグ電極113が浸食されてしまうと、半導体装置の信頼性が大きく損なわれてしまう。
そこで、この発明は、このような従来の技術の有する未解決の課題に着目してなされたものであって、第1絶縁膜に対するオーバエッチングを防止できるようにした多層配線の形成方法及び、電子デバイスの製造方法の提供を目的とする。
〔発明1〕 上記目的を達成するために、発明1の多層配線の形成方法は、基板の上方向に複数の配線を積み重ねて多層配線を形成する方法であって、前記基板上に第1絶縁膜を形成する工程と、前記基板の所定領域上にある前記第1絶縁膜をエッチングして除去し、当該第1絶縁膜に前記基板に至る第1開口部を形成する工程と、前記第1開口部内にプラグ電極を形成する工程と、前記プラグ電極の上面と接触するように前記第1絶縁膜上に配線を形成する工程と、前記配線を覆うように前記第1絶縁膜上に保護膜を形成する工程と、前記保護膜上に第2絶縁膜を形成する工程と、前記第2絶縁膜に対するエッチング速度が前記保護膜に対するエッチング速度よりも大きい第1のエッチング条件で、前記配線上にある前記第2絶縁膜をエッチングして除去し、当該保護膜を露出させる工程と、前記保護膜に対するエッチング速度が前記第1絶縁膜に対するエッチング速度よりも大きい第2のエッチング条件で、前記第2絶縁膜下から露出した前記保護膜をエッチングして除去し、当該第2絶縁膜に前記配線に至る第2開口部を形成する工程と、を含むことを特徴とするものである。
ここで、第1、第2絶縁膜とは、例えばシリコン酸化膜のことである。また、保護膜とは、例えばシリコン酸化窒化膜のことである。さらに、第1開口部とは例えばコンタクトホールのことであり、第2開口部とは例えばビアホールのことである。
また、第2絶縁膜に対するエッチング速度が保護膜に対するエッチング速度よりも大きい第1のエッチング条件とは、例えばCF,O,CO,Arからなる混合ガスを用いたドライエッチングのことである。保護膜に対するエッチング速度が第1絶縁膜に対するエッチング速度よりも大きい第2のエッチング条件とは、例えばCH,CF,O,Arからなる混合ガスを用いたドライエッチングのことである。
このような構成であれば、第1開口部に対して、配線の形成位置や第2開口部の形成位置が多少ずれてしまった場合でも、第1絶縁膜は保護膜によって保護される。従って、第2開口部の形成時に第1絶縁膜に対するオーバエッチングを防止することができ、第2開口部内でのプラグ電極の露出を防ぐことができる。これにより、第2開口部を形成した後で、基板を所定の洗浄液で洗浄処理した場合でも、この洗浄液による第1プラグ電極の浸食を防ぐことができる。
〔発明2〕 発明2の多層配線の形成方法は、基板の上方向に複数の配線を積み重ねて多層配線を形成する方法であって、前記基板上に第1絶縁膜を形成する工程と、前記基板の所定領域上にある前記第1絶縁膜をエッチングして除去し、当該第1絶縁膜に前記基板に至る第1開口部を形成する工程と、前記第1開口部内にプラグ電極を形成する工程と、 前記プラグ電極が形成された前記第1絶縁膜上に保護膜を形成する工程と、前記プラグ電極上にある前記保護膜をエッチングして除去し、当該プラグ電極の上面を露出させる工程と、前記プラグ電極の上面と接触するように前記保護膜上に配線を形成する工程と、前記配線を覆うように前記保護膜上に第2絶縁膜を形成する工程と、前記第2絶縁膜に対するエッチング速度が前記保護膜に対するエッチング速度よりも大きいエッチング条件で、前記配線上にある前記第2絶縁膜をエッチングして除去し、当該第2絶縁膜に前記配線に至る第2開口部を形成する工程と、を含むことを特徴とするものである。
このような構成であれば、発明1と同様に、第1開口部に対して、配線の形成位置や第2開口部の形成位置が多少ずれてしまった場合でも、第1絶縁膜は保護膜によって保護される。従って、第2開口部の形成時に第1絶縁膜に対するオーバエッチングを防止することができ、第2開口部内でのプラグ電極の露出を防ぐことができる。これにより、第2開口部を形成した後で、基板を所定の洗浄液で洗浄処理した場合でも、この洗浄液による第1プラグ電極の浸食を防ぐことができる。
〔発明3〕 発明3の多層配線の形成方法は、発明1又は発明2の多層配線の形成方法において、前記第1開口部内に形成された前記プラグ電極を第1プラグ電極とすると共に、前記第1プラグ電極の上面と接触するように形成された前記配線を第1配線としたとき、前記第2絶縁膜に前記第2開口部が形成された後で前記基板を所定の洗浄液で洗浄処理する工程と、前記洗浄処理後に前記第2開口部内に前記第2プラグ電極を形成する工程と、前記第2プラグ電極の上面と接触するように前記第2絶縁膜上に第2配線を形成する工程と、を含むことを特徴とするものである。
このような構成であれば、基板を所定の洗浄液で洗浄処理する工程で、この洗浄液と第1プラグ電極との接触を防ぐことができ、その浸食を防ぐことができる。従って、信頼性の高い多層配線を形成することができる。
〔発明4〕 発明4の電子デバイスの製造方法は、発明1から発明3の何れか一の多層配線の形成方法を含む、ことを特徴とするものである。
このような構成であれば、発明1から発明3の何れか一の多層配線の形成方法が応用されるので、多層配線の信頼性を高めた電子デバイスを得ることが可能である。
以下、図面を参照しながら、本発明に係る多層配線の形成方法及び、電子デバイスの製造方法について説明する。
(1)第1実施形態
図1は本発明の第1実施形態に係る半導体装置100の構成例を示す要部断面図である。図1に示すように、この半導体装置100は、半導体基板1上に積層されたILD11及びIMD21と、ILD11及びIMD21にそれぞれ形成されたスタック構造のコンタクトホールH及びビアホールhと、コンタクトホールH及びビアホールh内にそれぞれ形成された第1、第2プラグ電極13,23と、ILD11上に形成された第1アルミ配線17と、IMD21上に形成された第2アルミ配線27と、エッチングストップ層15とを有する。
これらの中で、ILD11及びIMD21は例えばシリコン酸化膜(SiO)である。その厚さは、ILD11が例えば9000[Å]、IMD21は例えば9000[Å]程度である。また、コンタクトホールHとビアホールhのそれぞれの開口断面の直径はほぼ同じ値であり、例えば0.27[μm]程度である。コンタクトホールHとビアホールhは、例えば平面視で重なる位置に形成されている。
第1、第2プラグ電極13,23は、例えばタングステン(W)からなるものである。この第1プラグ電極13によってコンタクトホールHは隙間無く埋め込まれており、第1プラグ電極13の上面と、ILD11の上面とが面一となっている。同様に、第2プラグ電極23によってビアホールhも隙間無く埋め込まれており、この第2プラグ電極23の上面と、IMD21の上面とが面一となっている。
図1に示すように、第1アルミ配線17は、第1プラグ電極13を介して半導体基板1と電気的に接続されている。また、第2アルミ配線27は、第2プラグ電極23を介して第1アルミ配線13と電気的に接続されている。
第1アルミ配線17の厚さは例えば3500[Å]程度であり、第2アルミ配線27の厚さは例えば5000[Å]程度である。また、第1、第2アルミ配線17,27の線幅の値はほぼ同じであり、その値は例えば0.32[μm]程度である。つまり、図1において、第1、第2アルミ配線27の線幅値と、コンタクトホールHの開口断面の直径値と、ビアホールhの開口断面の直径値は、ほぼ同じとなっている。
エッチングストップ層15は、例えばシリコン酸化窒化膜(SiON)である。図1に示すように、このエッチングストップ層15によって、ILD11の上面と、第1アルミ配線17の側面と、第1アルミ配線17の第2プラグ電極23と接する部分以外の上面とが覆われている。このエッチングストップ層15の厚さは、例えば300〜500[Å]程度である。図1に示す半導体装置100では、第1、第2アルミ配線17,27と、第1、第2プラグ電極13,23とによって多層配線50が構成されている。
次に、この多層配線50の形成方法について説明する。
図2(A)〜図3(C)は第1実施形態に係る多層配線50の形成方法を示す工程図である。まず始めに、図2(A)において、半導体基板1上にILD11を例えば9000[Å]程度の厚さに形成する。このILD11の形成は、例えばHDP−CVD(high density plasma chemical vapor deposition)によって行う。
次に、例えば半導体基板1のソース又はドレイン(図示せず)の上方を露出し、他の領域の上方を覆うレジストパターン(図示せず)を、ILD11上に形成する。そして、このレジストパターンをマスクにILD11をドライエッチングして除去し、ソース又はドレインに至るコンタクトホールHを形成する。コンタクトホールHを形成した後は、上記の図示しないレジストパターンをアッシングして除去する。
次に、半導体基板1の上方全面にタングステン(W)を堆積する。そして、堆積されたタングステンに例えばCMP処理を施して、コンタクトホールH以外のILD11上に形成されたタングステンを除去する。これにより、図2(A)に示す第1プラグ電極13を形成する。
次に、図2(B)に示すように、第1プラグ電極13の上面と接触するようにILD11上に第1アルミ配線17を形成する。この第1アルミ配線の形成方法は以下の通りである。即ち、まず始めに、第1プラグ電極13が形成された半導体基板1の上方全面にアルミ膜を形成する。このアルミ膜の形成は、スパッタリングにより行う。次に、このアルミ膜上に、第1アルミ配線17となる領域を覆いそれ以外の領域を露出させるようなレジストパターン(図示せず)を形成する。
このレジストパターンの形成はフォトリソグラフィにより行う。そして、このレジストパターンをマスクに第1アルミ配線17をドライエッチングする。このようにして、第1アルミ配線17を形成する。その後、この第1アルミ配線17上に残されたレジストパターンをアッシングして除去する。
次に、図2(C)に示すように、第1アルミ配線17を覆うようにILD11上にエッチングストップ層15を形成する。このエッチングストップ層15は、例えばCVDによって300〜500[Å]程度の厚さに形成する。次に、図3(A)に示すように、エッチングストップ層15上にIMD21を例えば9000[Å]程度の厚さに形成する。このIMD21の形成は、例えばHDP−CVDによって行う。
次に、図3(B)に示すように、ビアホールhを形成する領域の上方を露出し、他の領域の上方を覆うレジストパターン41を、IMD21上に形成する。そして、このレジストパターン41をマスクにIMD21をドライエッチングして、ビアホールhを形成する。
ここで、IMD21のドライエッチングに用いるエッチングガスは、例えば、CF,O,CO,Arを含む混合ガス(以下、「第1混合ガス」という。)である。この第1混合ガスを用いたドライエッチングでは、IMD21に対するエッチング速度はエッチングストップ層15に対するエッチング速度よりも大きく、エッチングの選択比は例えば3程度である。従って、IMD21を多少オーバエッチングしたような場合でも、下地のエッチングストップ層15が無くなってしまうようなことはない。
次に、図3(C)に示すように、レジストパターン41をそのままマスクに用いて、エッチングストップ層15をドライエッチングし、ビアホールh内で露出したエッチングストップ層15を除去する。
ここで、エッチングストップ層15のドライエッチングに用いるエッチングガスは、例えば、CH,CF,O,Arを含む混合ガス(以下、「第2混合ガス」という。)である。この第2混合ガスを用いたドライエッチングでは、エッチングストップ層15に対するエッチング速度はILD11に対するエッチング速度よりも大きく、エッチングの選択比は例えば3程度である。従って、仮に、何らかの原因によってレジストパターン41の開口位置がずれてしまい、図3(C)でILD11上のエッチングストップ層15をエッチングしてしまったような場合でも、下地のILD11を大きく削ってしまうようなことはない。
ビアホールh内で露出したエッチングストップ層15を除去した後、レジストパターン41をアッシングして除去する。次に、半導体基板1を所定の洗浄液で洗浄処理して、ビアホールhの内壁に付着したポリマー等の生成物を除去する。
次に、半導体基板1の上方全面にタングステン(W)を堆積する。そして、堆積されたタングステンに例えばCMP処理を施して、IMD21上からタングステンを除去する。これにより、ビアホールh内に第2プラグ電極を形成する。
その後、この第2プラグ電極の上面と接触するようにIMD21上に第2アルミ配線27を形成する。第2アルミ配線27の形成方法は、第1アルミ配線17の形成方法と同様に、アルミ膜のスパッタリングとフォトリソグラフィ、そしてドライエッチングによって行う。このようにして、図1に示した多層配線50を完成させる。
このように、本発明の第1実施形態に係る多層配線50の形成方法によれば、図4に示すように、仮に、コンタクトホールHに対して、第1アルミ配線17の形成位置やビアホールhの形成位置が多少ずれてしまった場合でも、ILD11はエッチングストップ層15によって保護される。ILD11が、第1混合ガスに直接晒されることはない。
従って、ビアホールhの形成時にILD11に対するオーバエッチングを防止することができ、ビアホールh内での第1プラグ電極13の露出を防ぐことができる。これにより、ビアホールhを形成した後で、半導体基板1を所定の洗浄液で洗浄処理する際に、洗浄液と第1プラグ電極13との接触を防ぐことができ、第1プラグ電極13の浸食を防ぐことができる。それゆえ、信頼性の高い多層配線50を形成することができる。
また、本発明の第1実施形態に係る半導体装置100の製造方法は、図2(A)〜図3(C)を参照しながら説明した多層配線50の形成方法を含むものである。このような構成であれば、第1プラグ電極13の浸食を防ぐことができるので、多層配線50の信頼性を高めた半導体装置を得ることが可能である。
この第1実施形態では、半導体基板1が本発明の基板に対応し、第1、第2アルミ配線17,27が本発明の第1、第2配線にそれぞれ対応している。また、ILD11が本発明の第1絶縁膜に対応し、コンタクトホールHが本発明の第1開口部に対応している。さらに、エッチングストップ層15が本発明の保護膜に対応し、IMD21が本発明の第2絶縁膜に対応している。また、第1混合ガスを用いたドライエッチングが本発明の第1のエッチング条件に対応し、第2混合ガスを用いたドライエッチングが本発明の第2のエッチング条件に対応している。さらに、ビアホールhが本発明の第2開口部に対応し、半導体装置100が本発明の電子デバイスに対応している。
なお、図1等に示したエッチングストップ層15には、シリコン酸化窒化膜(SiON)に限定されるものではなく、シリコン酸化膜(SiO)に対するエッチングの選択比が高い他の膜でも良い。このような膜として、例えばシリコン窒化膜(Si)が挙げられる。しかし、エッチングストップ層15にSiONを用いることで、第1アルミ配線17に対するストレスを低減することが可能であり、この観点から言えば、エッチングストップ層15はSiONであることが好ましい。SIONは、SiOに窒素を加えた膜であり、Si−SiOの遷移領域を緩和させ、酸化膜の電気特性を改善させた膜である。
(2)第2実施形態
図5は本発明の第2実施形態に係る半導体装置100´の構成例を示す要部断面図である。図5において、図1に示した半導体装置100と同一の構成を有するものには同一符号を付し、その詳細説明は省略する。この図5に示す半導体装置100´において、図1に示した半導体装置100と異なる点は、第1アルミ配線17に対するエッチングストップ層の形成位置だけである。
即ち、この半導体装置100´では、エッチングストップ層15´は、ILD11上と、第1プラグ電極13上面の周縁領域上とに形成されている。このエッチングストップ層15´は、例えば第1実施形態で説明したエッチングストップ層15と同様に、シリコン酸化窒化膜(SiON)であり、その厚さは300〜500[Å]程度である。この半導体装置100´でも、図1に示した半導体装置100と同様、第1、第2アルミ配線17,27と、第1、第2プラグ電極13,23とによって多層配線50´が構成されている。
図6(A)〜図7(B)は、第2実施形態に係る多層配線50´の形成方法を示す工程図である。図6(A)において、第1プラグ電極13を形成する工程までは、第1実施形態と同様である。図6(A)において、第1プラグ電極13を形成した後、この第1プラグ電極13が形成されたILD11上にエッチングストップ層15´を形成する。
次に、図6(B)に示すように、このエッチングストップ層15´上に第1プラグ電極13上面の中心領域を露出し、周縁領域とILD11上とを覆うレジストパターン43を形成する。そして、このレジストパターン43をマスクにエッチングストップ層15´をドライエッチングして除去し、第1プラグ電極13上面の中心領域を露出させる。このドライエッチングは、例えばCH,CF,O,Arを含む第2混合ガスを用いて行う。図6(B)に示すように、エッチングストップ層15´を部分的に除去した後で、レジストパターン43をアッシングして除去する。
次に、図6(C)に示すように、第1プラグ電極13の上面と接触するようにエッチングストップ層15´上に第1アルミ配線17を形成する。そして、図7(A)に示すように、この第1アルミ配線17を覆うようにエッチングストップ層15´上にIMD21を形成する。次に、このIMD21上に、ビアホールh形成領域の上方を露出し、他の領域の上方を覆うレジストパターン45を形成する。
次に、図7(B)に示すように、このレジストパターン45をマスクにIMD21をドライエッチングして、ビアホールhを形成する。
ここで、IMD21のドライエッチングに用いるエッチングガスは、例えば、CF,O,CO,Arを含む第1混合ガスである。この第1混合ガスを用いたドライエッチングでは、IMD21に対するエッチング速度はエッチングストップ層15´に対するエッチング速度よりも大きく、エッチングの選択比は例えば3程度である。従って、IMD21を多少オーバエッチングしても、その下地のエッチングストップ層15´が無くなってしまうようなことはない。
ビアホールhを形成した後、レジストパターン45をアッシングして除去する。次に、半導体基板1を所定の洗浄液で洗浄処理して、ビアホールhの内壁に付着したポリマー等の生成物を除去する。
次に、半導体基板1の上方全面にタングステン(W)を堆積し、堆積したタングステンに例えばCMP処理を施して、ビアホールh内に第2プラグ電極23(図5参照。)を形成する。その後、この第2プラグ電極23の上面と接触するようにIMD21上に第2アルミ配線27(図5参照。)を形成する。これにより、図5に示した多層配線50´を完成させる。
このように、本発明の第2実施形態に係る多層配線50´の形成方法によれば、図6(B)の工程で、エッチングストップ層15´をエッチングするための専用のレジストパターン43を形成する必要があるので、第1実施形態と比べて、フォトリソグラフィの工程数は増えてしまう。
しかしながら、この多層配線50´の形成方法によれば、図8に示すように、仮に、コンタクトホールHに対して、第1アルミ配線17の形成位置やビアホールhの形成位置が多少ずれてしまった場合でも、ILD11はエッチングストップ層15´によって保護される。ILD11が、第1混合ガスに直接晒されることはない。
従って、ビアホールhの形成時にILD11に対するオーバエッチングを防止することができ、ビアホールh内での第1プラグ電極13の露出を防ぐことができる。これにより、ビアホールhを形成した後で、半導体基板1を所定の洗浄液で洗浄処理した場合でも、この洗浄液による第1プラグ電極13の浸食を防ぐことができる。
この第2実施形態では、エッチングストップ層15´が本発明の保護膜に対応している。
第1実施形態に係る半導体装置100の構成例を示す要部断面図。 第1実施形態に係る多層配線50の形成方法を示す工程図(その1)。 第1実施形態に係る多層配線50の形成方法を示す工程図(その2)。 図3(B)において、第1アルミ配線17の形成位置やビアホールhの形成位置がコンタクトホールHに対して多少ずれてしまった場合を示す図。 第2実施形態に係る半導体装置100´の構成例を示す要部断面図。 第2実施形態に係る多層配線50´の形成方法を示す工程図(その1)。 第2実施形態に係る多層配線50´の形成方法を示す工程図(その2)。 図7(B)において、第1アルミ配線17の形成位置やビアホールhの形成位置がコンタクトホールHに対して多少ずれてしまった場合を示す図。 従来例に係る半導体装置200の構成例を示す要部断面図。 従来例に係る多層配線150の形成方法を示す工程図。 従来例の問題点を示す図。
符号の説明
1 半導体基板、11 ILD、13 第1プラグ電極、15,15´エッチングストップ層、17 第1アルミ配線、21 IMD、23 第2プラグ電極、27 第2アルミ配線、41,43,45 レジストパターン、50,50´ 多層配線、100,100´ 半導体装置

Claims (4)

  1. 基板の上方向に複数の配線を積み重ねて多層配線を形成する方法であって、
    前記基板上に第1絶縁膜を形成する工程と、
    前記基板の所定領域上にある前記第1絶縁膜をエッチングして除去し、当該第1絶縁膜に前記基板に至る第1開口部を形成する工程と、
    前記第1開口部内にプラグ電極を形成する工程と、
    前記プラグ電極の上面と接触するように前記第1絶縁膜上に配線を形成する工程と、
    前記配線を覆うように前記第1絶縁膜上に保護膜を形成する工程と、
    前記保護膜上に第2絶縁膜を形成する工程と、
    前記第2絶縁膜に対するエッチング速度が前記保護膜に対するエッチング速度よりも大きい第1のエッチング条件で、前記配線上にある前記第2絶縁膜をエッチングして除去し、当該保護膜を露出させる工程と、
    前記保護膜に対するエッチング速度が前記第1絶縁膜に対するエッチング速度よりも大きい第2のエッチング条件で、前記第2絶縁膜下から露出した前記保護膜をエッチングして除去し、当該第2絶縁膜に前記配線に至る第2開口部を形成する工程と、を含むことを特徴とする多層配線の形成方法。
  2. 基板の上方向に複数の配線を積み重ねて多層配線を形成する方法であって、
    前記基板上に第1絶縁膜を形成する工程と、
    前記基板の所定領域上にある前記第1絶縁膜をエッチングして除去し、当該第1絶縁膜に前記基板に至る第1開口部を形成する工程と、
    前記第1開口部内にプラグ電極を形成する工程と、
    前記プラグ電極が形成された前記第1絶縁膜上に保護膜を形成する工程と、
    前記プラグ電極上にある前記保護膜をエッチングして除去し、当該プラグ電極の上面を露出させる工程と、
    前記プラグ電極の上面と接触するように前記保護膜上に配線を形成する工程と、
    前記配線を覆うように前記保護膜上に第2絶縁膜を形成する工程と、
    前記第2絶縁膜に対するエッチング速度が前記保護膜に対するエッチング速度よりも大きいエッチング条件で、前記配線上にある前記第2絶縁膜をエッチングして除去し、当該第2絶縁膜に前記配線に至る第2開口部を形成する工程と、を含むことを特徴とする多層配線の形成方法。
  3. 前記第1開口部内に形成された前記プラグ電極を第1プラグ電極とすると共に、前記第1プラグ電極の上面と接触するように形成された前記配線を第1配線としたとき、
    前記第2絶縁膜に前記第2開口部が形成された後で前記基板を所定の洗浄液で洗浄処理する工程と、
    前記洗浄処理後に前記第2開口部内に前記第2プラグ電極を形成する工程と、
    前記第2プラグ電極の上面と接触するように前記第2絶縁膜上に第2配線を形成する工程と、を含むことを特徴とする請求項1又は請求項2に記載の多層配線の形成方法。
  4. 請求項1から請求項3の何れか一項に記載の多層配線の形成方法を含む、ことを特徴とする電子デバイスの製造方法。
JP2004225161A 2004-08-02 2004-08-02 多層配線の形成方法及び、電子デバイスの製造方法 Withdrawn JP2006049409A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004225161A JP2006049409A (ja) 2004-08-02 2004-08-02 多層配線の形成方法及び、電子デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004225161A JP2006049409A (ja) 2004-08-02 2004-08-02 多層配線の形成方法及び、電子デバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2006049409A true JP2006049409A (ja) 2006-02-16

Family

ID=36027644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004225161A Withdrawn JP2006049409A (ja) 2004-08-02 2004-08-02 多層配線の形成方法及び、電子デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP2006049409A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019155701A1 (ja) * 2018-02-07 2019-08-15 株式会社ジャパンディスプレイ 表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019155701A1 (ja) * 2018-02-07 2019-08-15 株式会社ジャパンディスプレイ 表示装置
JP2019138975A (ja) * 2018-02-07 2019-08-22 株式会社ジャパンディスプレイ 表示装置
JP7109932B2 (ja) 2018-02-07 2022-08-01 株式会社ジャパンディスプレイ 表示装置

Similar Documents

Publication Publication Date Title
US6599830B2 (en) Semiconductor device and manufacturing method thereof
KR100588373B1 (ko) 반도체 소자의 형성 방법
US6649515B2 (en) Photoimageable material patterning techniques useful in fabricating conductive lines in circuit structures
KR101735912B1 (ko) 공기 간극 구조를 구비한 반도체 장치 및 그 제조 방법
JP2008294335A (ja) 半導体装置の製造方法
US11251070B2 (en) Semiconductor device including a passivation spacer and method of fabricating the same
JPH09153545A (ja) 半導体装置及びその製造方法
JP2005026659A (ja) フラッシュ素子のビットライン形成方法
JPWO2007078011A1 (ja) 多層配線の製造方法と多層配線構造
JP2010109071A (ja) 半導体装置の製造方法および半導体装置
US6475810B1 (en) Method of manufacturing embedded organic stop layer for dual damascene patterning
US7557038B2 (en) Method for fabricating self-aligned contact hole
US6645864B1 (en) Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning
JP5047504B2 (ja) ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法
JP2006179515A (ja) 半導体素子の製造方法、及びエッチング方法
JP2008010824A (ja) 半導体メモリ素子の製造方法
US10903110B2 (en) Method of forming fine interconnection for a semiconductor device
JP2006049409A (ja) 多層配線の形成方法及び、電子デバイスの製造方法
JP2011243639A (ja) 半導体装置の製造方法
KR20090069366A (ko) 반도체 소자의 금속 배선 형성 방법
JP2006019379A (ja) 半導体装置及びその製造方法
JP2007281197A (ja) 半導体装置及びその製造方法
JP2008041783A (ja) 半導体装置の製造方法
KR100667903B1 (ko) 반도체 소자의 형성 방법
JP2004072107A (ja) 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071002