JP3399173B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP3399173B2 JP3399173B2 JP20983195A JP20983195A JP3399173B2 JP 3399173 B2 JP3399173 B2 JP 3399173B2 JP 20983195 A JP20983195 A JP 20983195A JP 20983195 A JP20983195 A JP 20983195A JP 3399173 B2 JP3399173 B2 JP 3399173B2
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- conductors
- integrated circuit
- semiconductor integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、特に、０．２５μ
ｍ以下の設計ルールの高密度な配線構造を有する半導体
集積回路装置に関するものである。
ｍ以下の設計ルールの高密度な配線構造を有する半導体
集積回路装置に関するものである。
【０００２】
【従来の技術】従来の技術を図１４の概略断面図によっ
て説明する。図１４では、半導体集積回路装置に用いら
れる従来の基本的な２層配線構造を示す。なお、現在で
は、５層〜６層の配線構造の半導体集積回路装置が開発
されている。
て説明する。図１４では、半導体集積回路装置に用いら
れる従来の基本的な２層配線構造を示す。なお、現在で
は、５層〜６層の配線構造の半導体集積回路装置が開発
されている。
【０００３】図１４に示すように、化学的気相成長（以
下、ＣＶＤという、ＣＶＤはChemical Vapour Depositi
onの略）法または物理的気相成長（以下、ＰＶＤとい
う、ＰＶＤはPhysical Vapour Depositionの略）法によ
って、シリコン基板１０１上に第１層間絶縁膜１０２を
形成する。そしてリソグラフィー技術とエッチング技術
とによって、第１層間絶縁膜１０２を選択的にコンタク
トホールをパターニングした後、コンタクトホールに第
１プラグ１０３を形成する。次いでＣＶＤ法またはＰＶ
Ｄ法で形成した導電体膜をリソグラフィー技術とエッチ
ング技術とによって選択的にパターニングして、上記第
１層間絶縁膜１０２上に第１配線層を構成するもので第
１プラグ１０３に接続する第１配線１１１を形成する。
下、ＣＶＤという、ＣＶＤはChemical Vapour Depositi
onの略）法または物理的気相成長（以下、ＰＶＤとい
う、ＰＶＤはPhysical Vapour Depositionの略）法によ
って、シリコン基板１０１上に第１層間絶縁膜１０２を
形成する。そしてリソグラフィー技術とエッチング技術
とによって、第１層間絶縁膜１０２を選択的にコンタク
トホールをパターニングした後、コンタクトホールに第
１プラグ１０３を形成する。次いでＣＶＤ法またはＰＶ
Ｄ法で形成した導電体膜をリソグラフィー技術とエッチ
ング技術とによって選択的にパターニングして、上記第
１層間絶縁膜１０２上に第１配線層を構成するもので第
１プラグ１０３に接続する第１配線１１１を形成する。
【０００４】さらに上記第１層間絶縁膜１０２の形成方
法と同様にして、上記第１配線１１１を覆う状態に第２
層間絶縁膜１０４を形成し、この第２層間絶縁膜１０４
に第１配線１１１に接続する第２プラグ１０５を形成す
る。次いで上記第１配線１１１の形成方法と同様にし
て、上記第２層間絶縁膜１０４上には第２配線層を構成
するもので第２プラグ１０５に接続する第２配線１１２
を形成する。同時に第２層間絶縁膜１０４上に第２配線
層を構成する別の第２配線１１３を形成する。また、上
記第１層間絶縁膜１０２の形成方法と同様にして、上記
第２配線１１２，１１３を覆う状態に、上記第２層間絶
縁膜１０４上には第３層間絶縁膜１０６を形成する。な
お、上記第１配線１１１，第２配線１１２，１１３、第
１プラグ１０３および第２プラグ１０５の各下層にはバ
リアメタル（符号による指示は省略）を形成し、上記第
１配線１１１，第２配線１１２，１１３の上層にはいわ
ゆる反射防止膜（符号による指示は省略）を形成する。
法と同様にして、上記第１配線１１１を覆う状態に第２
層間絶縁膜１０４を形成し、この第２層間絶縁膜１０４
に第１配線１１１に接続する第２プラグ１０５を形成す
る。次いで上記第１配線１１１の形成方法と同様にし
て、上記第２層間絶縁膜１０４上には第２配線層を構成
するもので第２プラグ１０５に接続する第２配線１１２
を形成する。同時に第２層間絶縁膜１０４上に第２配線
層を構成する別の第２配線１１３を形成する。また、上
記第１層間絶縁膜１０２の形成方法と同様にして、上記
第２配線１１２，１１３を覆う状態に、上記第２層間絶
縁膜１０４上には第３層間絶縁膜１０６を形成する。な
お、上記第１配線１１１，第２配線１１２，１１３、第
１プラグ１０３および第２プラグ１０５の各下層にはバ
リアメタル（符号による指示は省略）を形成し、上記第
１配線１１１，第２配線１１２，１１３の上層にはいわ
ゆる反射防止膜（符号による指示は省略）を形成する。
【０００５】このように、層間絶縁膜の形成、層間絶縁
膜のパターニング、配線を形成するための導電体層の形
成、導電体層のパターニングの各プロセスを順次繰り返
すことによって、多層配線構造が形成される。
膜のパターニング、配線を形成するための導電体層の形
成、導電体層のパターニングの各プロセスを順次繰り返
すことによって、多層配線構造が形成される。
【０００６】上記配線構造の特徴は、例えば第２層の配
線に着目すると、第１配線１１２，１１３間に、酸化ケ
イ素（ＳｉＯ2 ）を出発材料とした絶縁材料を充填し
て、第３層間絶縁膜１０６を形成していることにある。
また、特開昭５７−１９０３３１号公報および特開昭６
３−１７９５４８号公報には、上記基本的な配線構造の
改良構造として、導電体間に該導電体と同等の高さの空
孔を設ける構造が開示されている。また特開昭５６−１
９６３６号公報および特開昭５７−４３４４４号公報に
は、導電体の一部分を空中に浮かせた構造が開示されて
いる。
線に着目すると、第１配線１１２，１１３間に、酸化ケ
イ素（ＳｉＯ2 ）を出発材料とした絶縁材料を充填し
て、第３層間絶縁膜１０６を形成していることにある。
また、特開昭５７−１９０３３１号公報および特開昭６
３−１７９５４８号公報には、上記基本的な配線構造の
改良構造として、導電体間に該導電体と同等の高さの空
孔を設ける構造が開示されている。また特開昭５６−１
９６３６号公報および特開昭５７−４３４４４号公報に
は、導電体の一部分を空中に浮かせた構造が開示されて
いる。
【０００７】
【発明が解決しようとする課題】半導体集積回路装置の
集積度が高くなるにつれて、それを構成する各部分、領
域は微細になり、近接する。そのため、図１５に示すよ
うに、配線層を構成する導電体１３１，１３２，１３３
の間隔は狭くなる。それが原因となって配線間容量
Ｃ1 ，Ｃ1 ’が増加するために、同一層内では容量抵抗
結合による電気信号の伝達遅延が発生するという不都合
が生じる。また第１配線層１２１，第２配線層１２２，
第３配線層１２３間でも各層間の間隔が狭くなると、層
間の配線間容量Ｃ2 ，Ｃ2 が増加するために、配線間に
おいて電気信号の混信等の不都合が生じる。これらの不
都合は、上記挙げた従来技術の改良構造、すなわち、導
電体間への空孔の設置や空気中配線によって、部分的に
解消される。しかしながら、半導体集積回路装置のさら
なる微細化が進むと、導電体の上下端をこえる部分の絶
縁体に容量が形成されるため、これらの改良構造では、
上記の不都合は十分には解消されない。
集積度が高くなるにつれて、それを構成する各部分、領
域は微細になり、近接する。そのため、図１５に示すよ
うに、配線層を構成する導電体１３１，１３２，１３３
の間隔は狭くなる。それが原因となって配線間容量
Ｃ1 ，Ｃ1 ’が増加するために、同一層内では容量抵抗
結合による電気信号の伝達遅延が発生するという不都合
が生じる。また第１配線層１２１，第２配線層１２２，
第３配線層１２３間でも各層間の間隔が狭くなると、層
間の配線間容量Ｃ2 ，Ｃ2 が増加するために、配線間に
おいて電気信号の混信等の不都合が生じる。これらの不
都合は、上記挙げた従来技術の改良構造、すなわち、導
電体間への空孔の設置や空気中配線によって、部分的に
解消される。しかしながら、半導体集積回路装置のさら
なる微細化が進むと、導電体の上下端をこえる部分の絶
縁体に容量が形成されるため、これらの改良構造では、
上記の不都合は十分には解消されない。
【０００８】本発明は、空洞の大きさや形成位置を最適
化することで配線間容量が十分に低減される半導体集積
回路装置を提供することを目的とする。
化することで配線間容量が十分に低減される半導体集積
回路装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされた半導体集積回路装置である。すな
わち、第１絶縁膜上に形成した複数の導電体と、各導電
体を覆う状態に形成した第２絶縁膜とよりなる配線構造
を備えた半導体集積回路装置において、導電体間に、各
導電体の上下端を越えて第１絶縁膜中と第２絶縁膜中と
に入り込む状態に空洞が設けられ、その空洞の少なくと
も一部が導電体の側壁に接しているものである。上記空
洞は１ｎＰａ以上１００Ｐａ以下の気圧雰囲気とする。
成するためになされた半導体集積回路装置である。すな
わち、第１絶縁膜上に形成した複数の導電体と、各導電
体を覆う状態に形成した第２絶縁膜とよりなる配線構造
を備えた半導体集積回路装置において、導電体間に、各
導電体の上下端を越えて第１絶縁膜中と第２絶縁膜中と
に入り込む状態に空洞が設けられ、その空洞の少なくと
も一部が導電体の側壁に接しているものである。上記空
洞は１ｎＰａ以上１００Ｐａ以下の気圧雰囲気とする。
【００１０】また、空洞の一部分に、導電体間の絶縁性
を保つように配設した固体よりなる物質が設けられたも
のであり、上記固体よりなる物質は吸着作用およびゲッ
タリング作用のうち少なくとも何方か一方の作用を有す
るものである。また空洞は１ｎＰａ以上１００Ｐａ以下
の気圧雰囲気とする。
を保つように配設した固体よりなる物質が設けられたも
のであり、上記固体よりなる物質は吸着作用およびゲッ
タリング作用のうち少なくとも何方か一方の作用を有す
るものである。また空洞は１ｎＰａ以上１００Ｐａ以下
の気圧雰囲気とする。
【００１１】また、空洞の一部に導電体間の絶縁性を保
つ液体よりなる物質が導入されているものであり、上記
空洞の一部分に、導電体間の絶縁性を保つように配設し
た固体よりなる物質を設けてもよく、上記固体よりなる
物質は吸着作用およびゲッタリング作用のうち少なくと
も何方か一方の作用を有するものである。また上記液体
は吸着作用およびゲッタリング作用のうちの少なくとも
何方か一方の作用を有するものであってもよい。
つ液体よりなる物質が導入されているものであり、上記
空洞の一部分に、導電体間の絶縁性を保つように配設し
た固体よりなる物質を設けてもよく、上記固体よりなる
物質は吸着作用およびゲッタリング作用のうち少なくと
も何方か一方の作用を有するものである。また上記液体
は吸着作用およびゲッタリング作用のうちの少なくとも
何方か一方の作用を有するものであってもよい。
【００１２】また空洞に導電体間の絶縁性を保つ気体よ
りなる物質が導入されているものであり、上記空洞の一
部分に、導電体間の絶縁性を保つように配設した固体よ
りなる物質を設けてもよく、上記固体よりなる物質は吸
着作用およびゲッタリング作用のうち少なくとも何方か
一方の作用を有するものである。上記気体は吸着作用ま
たはゲッタリング作用のうちの少なくとも何方か一方の
作用を有するものであってもよい。
りなる物質が導入されているものであり、上記空洞の一
部分に、導電体間の絶縁性を保つように配設した固体よ
りなる物質を設けてもよく、上記固体よりなる物質は吸
着作用およびゲッタリング作用のうち少なくとも何方か
一方の作用を有するものである。上記気体は吸着作用ま
たはゲッタリング作用のうちの少なくとも何方か一方の
作用を有するものであってもよい。
【００１３】上記のように、導電体間に各導電体の上下
端を越える空洞を設けたことから、導電体の上下端を越
える部分に形成されていた絶縁体からなる容量が無くな
るので、配線間容量は低減される。また上記空洞が１ｎ
Ｐａ以上１００Ｐａ以下の気圧雰囲気となっているもの
では、導電体は腐食を起こさない。
端を越える空洞を設けたことから、導電体の上下端を越
える部分に形成されていた絶縁体からなる容量が無くな
るので、配線間容量は低減される。また上記空洞が１ｎ
Ｐａ以上１００Ｐａ以下の気圧雰囲気となっているもの
では、導電体は腐食を起こさない。
【００１４】また、導電体間の形成した空洞内の一部分
に、導電体間の絶縁性を保持する状態に固体よりなる物
質が設けられていることから、空洞を設けたことによる
配線構造の機械的強度の低下を抑制する。
に、導電体間の絶縁性を保持する状態に固体よりなる物
質が設けられていることから、空洞を設けたことによる
配線構造の機械的強度の低下を抑制する。
【００１５】また、導電体間に形成した空洞内に絶縁性
を保持する液体または気体よりなる物質が導入されてい
ることから、空洞周囲から放出される物質が、液体また
は気体に吸収またはゲッタリングされるので、導電体は
放出された気体による腐食から保護される。また電子が
放出される場合にはその電子がゲッタリングされるの
で、導電体間の絶縁性が確保される。
を保持する液体または気体よりなる物質が導入されてい
ることから、空洞周囲から放出される物質が、液体また
は気体に吸収またはゲッタリングされるので、導電体は
放出された気体による腐食から保護される。また電子が
放出される場合にはその電子がゲッタリングされるの
で、導電体間の絶縁性が確保される。
【００１６】
【発明の実施の形態】本発明に係わる第１の実施形態
を、図１の概略構成断面図によって説明する。図では、
半導体集積回路装置における多層配線構造の第２層目の
配線領域を模して示す。
を、図１の概略構成断面図によって説明する。図では、
半導体集積回路装置における多層配線構造の第２層目の
配線領域を模して示す。
【００１７】図１に示すように、基板（図示省略）上に
設けた第１層目の配線（図示省略）を覆う状態に形成し
た第１絶縁膜となる第１層間絶縁膜１１上には、第２層
目の配線となる複数（ここでは２本）の導電体１２，１
３が形成されている。さらに上記導電体１２，１３を覆
う状態に第２絶縁膜となる第２層間絶縁膜１４が形成さ
れている。そして導電体１２，１３間には各導電体１
２，１３の上下端を越える高さの空洞１５が設けられて
いる。したがって、この空洞１５は、第１層間絶縁膜１
１の上層部分にも形成されるとともに、各導電体１２，
１３の上面よりも高い部分に形成される第２層間絶縁膜
１４の下層部分にも形成されることになる。そして上記
空洞１５の高さＨは、例えば導電体１２，１３の厚さを
ｈとすれば例えば１．１ｈ≦Ｈ≦２．５ｈになってい
る。
設けた第１層目の配線（図示省略）を覆う状態に形成し
た第１絶縁膜となる第１層間絶縁膜１１上には、第２層
目の配線となる複数（ここでは２本）の導電体１２，１
３が形成されている。さらに上記導電体１２，１３を覆
う状態に第２絶縁膜となる第２層間絶縁膜１４が形成さ
れている。そして導電体１２，１３間には各導電体１
２，１３の上下端を越える高さの空洞１５が設けられて
いる。したがって、この空洞１５は、第１層間絶縁膜１
１の上層部分にも形成されるとともに、各導電体１２，
１３の上面よりも高い部分に形成される第２層間絶縁膜
１４の下層部分にも形成されることになる。そして上記
空洞１５の高さＨは、例えば導電体１２，１３の厚さを
ｈとすれば例えば１．１ｈ≦Ｈ≦２．５ｈになってい
る。
【００１８】次に、上記第１の実施形態の一例に係わる
実施例を前記図１によって説明する。上記図１に示した
ように、空洞１５の高さをＨ、導電体１２，１３の厚さ
をｈとすれば、導電体１２，１３の上下端を越えて形成
された部分の空洞１５の高さの和はＨ−ｈになる。実際
に導電体１２，１３間に空洞１５を形成して調べた結
果、Ｈ−ｈがｈの５％、１０％、２０％、３０％、４０
％のそれぞれに達したものでは、導電体１２，１３間の
実効的な比誘電率はそれぞれに対応して５％、１０％、
１４％、１６％、１８％と小さくなった。そして、導電
体１２，１３の上下端を越えて形成された空洞１５の高
さＨ−ｈが導電体１２，１３の厚さｈの１０％以上の場
合に、導電体１２，１３間に空洞１５を形成してなる構
造の実効的な比誘電率は２以下になった。
実施例を前記図１によって説明する。上記図１に示した
ように、空洞１５の高さをＨ、導電体１２，１３の厚さ
をｈとすれば、導電体１２，１３の上下端を越えて形成
された部分の空洞１５の高さの和はＨ−ｈになる。実際
に導電体１２，１３間に空洞１５を形成して調べた結
果、Ｈ−ｈがｈの５％、１０％、２０％、３０％、４０
％のそれぞれに達したものでは、導電体１２，１３間の
実効的な比誘電率はそれぞれに対応して５％、１０％、
１４％、１６％、１８％と小さくなった。そして、導電
体１２，１３の上下端を越えて形成された空洞１５の高
さＨ−ｈが導電体１２，１３の厚さｈの１０％以上の場
合に、導電体１２，１３間に空洞１５を形成してなる構
造の実効的な比誘電率は２以下になった。
【００１９】なお、Ｈをｈの１．１倍よりも小さくする
と、導電体１２，１３間の容量低減効果が小さく十分で
はない。他方、Ｈをｈの１．９倍よりも大きくすると、
多層配線を構成するために第１，第２層間絶縁膜１１，
１４を厚く形成しなければならない。しかしながら、第
１，第２層間絶縁膜１１，１４には通常コンタクトホー
ルを形成するため、過度に厚くすることはできない。そ
れはコンタクトホールのアスペクト比が大きくなって、
コンタクトホールの形成が困難になるためである。また
コンタクトホールを形成できたとしてもこのコンタクト
ホール内に配線材料を埋め込むことが困難になるためで
ある。したがって、空洞１５の高さＨは導電体１２，１
３の厚さｈに対して、１．１ｈ≦Ｈ≦２．５ｈの範囲に
設定したが、コンタクトホールの形成技術および配線材
料の埋め込み技術の進歩によって、上記範囲の上限は変
動するとはいうまでもない。
と、導電体１２，１３間の容量低減効果が小さく十分で
はない。他方、Ｈをｈの１．９倍よりも大きくすると、
多層配線を構成するために第１，第２層間絶縁膜１１，
１４を厚く形成しなければならない。しかしながら、第
１，第２層間絶縁膜１１，１４には通常コンタクトホー
ルを形成するため、過度に厚くすることはできない。そ
れはコンタクトホールのアスペクト比が大きくなって、
コンタクトホールの形成が困難になるためである。また
コンタクトホールを形成できたとしてもこのコンタクト
ホール内に配線材料を埋め込むことが困難になるためで
ある。したがって、空洞１５の高さＨは導電体１２，１
３の厚さｈに対して、１．１ｈ≦Ｈ≦２．５ｈの範囲に
設定したが、コンタクトホールの形成技術および配線材
料の埋め込み技術の進歩によって、上記範囲の上限は変
動するとはいうまでもない。
【００２０】次に上記図１によって説明した空洞１５に
ついて以下に説明する。上記空洞１５は、その内部の雰
囲気圧が例えば１ｎＰａ以上１００Ｐａ以下のいわゆる
工学的な高真空状態に保持されている。以下、上記圧力
範囲の雰囲気を高真空状態という。上記空洞１５がこの
ような高真空状態に保持されていれば、その空洞１５の
実効的な比誘電率はほぼ１になり、導電体１２，１３は
腐食されることがなくなる。なお、１ｎＰａよりもさら
に低い圧力状態にできれば、その方が望ましいが、現時
点ではそれを達成する手段は見当たらない。一方、１０
０Ｐａを越える状態では、空洞１５内の気体によっては
導電体１２，１３を腐食する可能性が生じる。そのた
め、空洞１５内の雰囲気圧を上記範囲に設定した。
ついて以下に説明する。上記空洞１５は、その内部の雰
囲気圧が例えば１ｎＰａ以上１００Ｐａ以下のいわゆる
工学的な高真空状態に保持されている。以下、上記圧力
範囲の雰囲気を高真空状態という。上記空洞１５がこの
ような高真空状態に保持されていれば、その空洞１５の
実効的な比誘電率はほぼ１になり、導電体１２，１３は
腐食されることがなくなる。なお、１ｎＰａよりもさら
に低い圧力状態にできれば、その方が望ましいが、現時
点ではそれを達成する手段は見当たらない。一方、１０
０Ｐａを越える状態では、空洞１５内の気体によっては
導電体１２，１３を腐食する可能性が生じる。そのた
め、空洞１５内の雰囲気圧を上記範囲に設定した。
【００２１】次に、前記図１で説明した空洞１５の製造
方法に係わる一実施例を以下、図２の製造工程図によっ
て説明する。
方法に係わる一実施例を以下、図２の製造工程図によっ
て説明する。
【００２２】図２（１）に示すように、シリコン基板
（図示省略）に形成した下層配線（図示省略）を覆う状
態に酸化ケイ素を０．６μｍの厚さに堆積して第１層間
絶縁膜１１を形成した。さらに上記第１層間絶縁膜１１
上に、ＰＶＤ法、特には反応性スパッタ法によって、バ
リアメタルとして窒化チタン（ＴｉＮ）膜を例えば１０
０ｎｍの厚さに堆積した。そして上記成膜表面を大気に
さらさずに、反応性スパッタ法によって、例えば３５０
℃の温度雰囲気で、アルミニウム、シリコン、銅よりな
るアルミニウム合金を例えば４００ｎｍの厚さに堆積し
た。引き続いて、反応性スパッタ法によって、上記アル
ミニウム合金膜上に反射防止膜として窒化チタン（Ｔｉ
Ｎ）膜を例えば１００ｎｍの厚さに堆積して、導電性の
積層膜６１を形成した。
（図示省略）に形成した下層配線（図示省略）を覆う状
態に酸化ケイ素を０．６μｍの厚さに堆積して第１層間
絶縁膜１１を形成した。さらに上記第１層間絶縁膜１１
上に、ＰＶＤ法、特には反応性スパッタ法によって、バ
リアメタルとして窒化チタン（ＴｉＮ）膜を例えば１０
０ｎｍの厚さに堆積した。そして上記成膜表面を大気に
さらさずに、反応性スパッタ法によって、例えば３５０
℃の温度雰囲気で、アルミニウム、シリコン、銅よりな
るアルミニウム合金を例えば４００ｎｍの厚さに堆積し
た。引き続いて、反応性スパッタ法によって、上記アル
ミニウム合金膜上に反射防止膜として窒化チタン（Ｔｉ
Ｎ）膜を例えば１００ｎｍの厚さに堆積して、導電性の
積層膜６１を形成した。
【００２３】次いで通常のリソグラフィー技術（例え
ば、レジスト塗布、露光、現像、ベーキング等の処理）
とエッチング技術とによって、上記導電性の積層膜６１
の２点鎖線で示す部分を除去し、第２層目の配線となる
導電体１２，１３に形成した。導電体１２，１３の幅は
例えば３００ｎｍとし、導電体１２，１３の間隔も３０
０ｎｍとした。そして上記積層膜６１からなる導電体１
２，１３の厚さが６００ｎｍであるから、したがって、
上記エッチング技術ではアスペクト比が２のエッチング
を行うことになる。さらに上記導電体１２，１３をマス
クにしたエッチングによって、第１層間絶縁膜１１の上
層の１点鎖線で示す部分を除去して、例えば１００ｎｍ
の深さに掘り下げた。なお、半導体集積回路装置の微細
化が進むにつれて、このアスペクト比は大きくなる傾向
にある。
ば、レジスト塗布、露光、現像、ベーキング等の処理）
とエッチング技術とによって、上記導電性の積層膜６１
の２点鎖線で示す部分を除去し、第２層目の配線となる
導電体１２，１３に形成した。導電体１２，１３の幅は
例えば３００ｎｍとし、導電体１２，１３の間隔も３０
０ｎｍとした。そして上記積層膜６１からなる導電体１
２，１３の厚さが６００ｎｍであるから、したがって、
上記エッチング技術ではアスペクト比が２のエッチング
を行うことになる。さらに上記導電体１２，１３をマス
クにしたエッチングによって、第１層間絶縁膜１１の上
層の１点鎖線で示す部分を除去して、例えば１００ｎｍ
の深さに掘り下げた。なお、半導体集積回路装置の微細
化が進むにつれて、このアスペクト比は大きくなる傾向
にある。
【００２４】次に図２の（２）に示すように、反応性ス
パッタ法によって、１Ｐａの雰囲気中で、上記導電体１
２，１３の上部側に、酸化ケイ素（ＳｉＯ2 ）膜を出発
材料とした高品質の第２層間絶縁膜１４を６００ｎｍの
厚さに堆積した。このとき、斜め入射反応性スパッタ法
を用いることによって、導電体１２，１３間にほぼスパ
ッタリング雰囲気の圧力と同等の雰囲気を有する空洞１
５を形成した。
パッタ法によって、１Ｐａの雰囲気中で、上記導電体１
２，１３の上部側に、酸化ケイ素（ＳｉＯ2 ）膜を出発
材料とした高品質の第２層間絶縁膜１４を６００ｎｍの
厚さに堆積した。このとき、斜め入射反応性スパッタ法
を用いることによって、導電体１２，１３間にほぼスパ
ッタリング雰囲気の圧力と同等の雰囲気を有する空洞１
５を形成した。
【００２５】上記したように、導電体１２，１３間の間
隔が狭くなり、アスペクト比が大きくなるにつれ、通常
の反応性スパッタ法であっても、導電体１２，１３間に
上記同様の空洞を容易に形成することができた。上記製
造方法によれば、空洞１５内の雰囲気の圧力が１Ｐａ程
度の高真空状態になるので、アルミニウム合金からなる
導電体１２，１３の腐食を十分に抑えることが可能にな
った。そのため半導体集積回路装置の信頼性が著しく向
上することになった。なお、上記導電体１２，１３は、
銅、シリコンの他に、スカンジウム（Ｓｃ）、ニッケル
（Ｎｉ）、マグネシウム（Ｍｇ）等が添加されたアルミ
ニウム合金であってもよく、また銅または銅合金であっ
てもよい。
隔が狭くなり、アスペクト比が大きくなるにつれ、通常
の反応性スパッタ法であっても、導電体１２，１３間に
上記同様の空洞を容易に形成することができた。上記製
造方法によれば、空洞１５内の雰囲気の圧力が１Ｐａ程
度の高真空状態になるので、アルミニウム合金からなる
導電体１２，１３の腐食を十分に抑えることが可能にな
った。そのため半導体集積回路装置の信頼性が著しく向
上することになった。なお、上記導電体１２，１３は、
銅、シリコンの他に、スカンジウム（Ｓｃ）、ニッケル
（Ｎｉ）、マグネシウム（Ｍｇ）等が添加されたアルミ
ニウム合金であってもよく、また銅または銅合金であっ
てもよい。
【００２６】上記図３に示した方法によれば、導電体１
２，１３間の高さ方向のほぼ中央に空洞１５の最も高い
部分が位置するように形成できる。また、空洞１５の大
きさ（幅ｗ）は少なくとも０．１μｍ程度は確保でき
る。また、空洞１５の高さＨをもっと大きく確保する場
合には、導電体１２，１３間の第１層間絶縁膜１１のエ
ッチング量を増やせばよい。または、図３の空洞に係わ
る別の製造方法の説明図に示すように、導電体１２，１
３上にいわゆるキャップ絶縁膜（例えば、酸化ケイ素
膜、酸化ケイ素膜を出発材料とした誘電率が２〜３程度
のいわゆる低誘電率膜等）１７を形成して、実質的な導
電体１２，１３の高さｈを高くすればよい。
２，１３間の高さ方向のほぼ中央に空洞１５の最も高い
部分が位置するように形成できる。また、空洞１５の大
きさ（幅ｗ）は少なくとも０．１μｍ程度は確保でき
る。また、空洞１５の高さＨをもっと大きく確保する場
合には、導電体１２，１３間の第１層間絶縁膜１１のエ
ッチング量を増やせばよい。または、図３の空洞に係わ
る別の製造方法の説明図に示すように、導電体１２，１
３上にいわゆるキャップ絶縁膜（例えば、酸化ケイ素
膜、酸化ケイ素膜を出発材料とした誘電率が２〜３程度
のいわゆる低誘電率膜等）１７を形成して、実質的な導
電体１２，１３の高さｈを高くすればよい。
【００２７】上記図１および図３に示した構造は、導電
体間に酸化ケイ素（ＳｉＯ2 ）膜を出発材料とした絶縁
材料を充填した従来の配線構造と比較して、導電体１
２，１３間の容量（Ｃ2 ）を最大１／３、少なくとも１
／２に低減できる。
体間に酸化ケイ素（ＳｉＯ2 ）膜を出発材料とした絶縁
材料を充填した従来の配線構造と比較して、導電体１
２，１３間の容量（Ｃ2 ）を最大１／３、少なくとも１
／２に低減できる。
【００２８】次に上記図１および図３で説明した空洞１
５の幅と導電体１２，１３間の容量（配線間容量）との
関係を、図４によって説明する。ここでいう容量とは、
導電体１２，１３の厚さ方向に対して空洞１５がほぼ中
央部に位置する構成の静電容量である。そして上記導電
体１２，１３は、幅が０．３μｍで高さが０．６μｍの
ものが０．３μｍの間隔に配置されている、いわゆる、
サブクォータミクロンのデバイスルールを想定したもの
である。また図に示す比較例は、上記導電体１２，１３
の構成と同様の構成のものに対して、ＣＶＤ法によっ
て、その導電体１２，１３間を比誘電率が４．０の酸化
ケイ素（ＳｉＯ2 ）膜で埋め込むときに自然に空洞が形
成される従来の技術の場合を示している。
５の幅と導電体１２，１３間の容量（配線間容量）との
関係を、図４によって説明する。ここでいう容量とは、
導電体１２，１３の厚さ方向に対して空洞１５がほぼ中
央部に位置する構成の静電容量である。そして上記導電
体１２，１３は、幅が０．３μｍで高さが０．６μｍの
ものが０．３μｍの間隔に配置されている、いわゆる、
サブクォータミクロンのデバイスルールを想定したもの
である。また図に示す比較例は、上記導電体１２，１３
の構成と同様の構成のものに対して、ＣＶＤ法によっ
て、その導電体１２，１３間を比誘電率が４．０の酸化
ケイ素（ＳｉＯ2 ）膜で埋め込むときに自然に空洞が形
成される従来の技術の場合を示している。
【００２９】実線で示した実施例と破線で示した比較例
とを比較すると、実施例の構造の方が比較例の構造より
も導電体１２，１３間の容量が大きく低下することがわ
かる。これは、実施例の構造の場合、導電体１２，１３
間に生じる電界が対称となるため、導電体１２，１３間
の容量の低減が図れる。一方、比較例の場合、導電体１
２，１３間に生じる電界が片寄るので、導電体１２，１
３間の容量が十分に低減されない。
とを比較すると、実施例の構造の方が比較例の構造より
も導電体１２，１３間の容量が大きく低下することがわ
かる。これは、実施例の構造の場合、導電体１２，１３
間に生じる電界が対称となるため、導電体１２，１３間
の容量の低減が図れる。一方、比較例の場合、導電体１
２，１３間に生じる電界が片寄るので、導電体１２，１
３間の容量が十分に低減されない。
【００３０】そこで導電体１２，１３間の容量を十分に
低減させるためには、空洞１５をできるだけ広く形成す
ればよいことになる。しかしながら、空洞１５を広くし
すぎるとデバイスの信頼性に問題が生じてくる。特に耐
圧の問題が顕著になる。通常のＣＶＤ法により形成し
た、いわゆるＣＶＤ酸化膜の耐圧は９ＭＶ／ｃｍ程度で
ある。そこで導電体１２，１３間の電圧を高めに２Ｖと
して考えると、少なくともＣＶＤ酸化膜は０．２μｍ程
度の厚さは必要となる。この場合には空洞１５の幅を
０．１μｍ程度に抑えなければならないことになる。そ
こで空洞１５の幅の上限は０．１５μｍ程度に設定する
ことが望ましい。その空洞１５の上限値での導電体１
２，１３間の容量は、およそ０．０７ｆＦ／μｍであ
り、そのときの基板（図示省略）と導電体１２，１３と
の間の容量がおよそ０．０４ｆＦ／μｍであるのと、こ
れ以上空洞１５を増加させても０．０６ｆＦ／μｍ程度
にしかならないことを考えると、０．１５μｍの幅の空
洞１５だけでも十分その効果を発揮できることがわか
る。
低減させるためには、空洞１５をできるだけ広く形成す
ればよいことになる。しかしながら、空洞１５を広くし
すぎるとデバイスの信頼性に問題が生じてくる。特に耐
圧の問題が顕著になる。通常のＣＶＤ法により形成し
た、いわゆるＣＶＤ酸化膜の耐圧は９ＭＶ／ｃｍ程度で
ある。そこで導電体１２，１３間の電圧を高めに２Ｖと
して考えると、少なくともＣＶＤ酸化膜は０．２μｍ程
度の厚さは必要となる。この場合には空洞１５の幅を
０．１μｍ程度に抑えなければならないことになる。そ
こで空洞１５の幅の上限は０．１５μｍ程度に設定する
ことが望ましい。その空洞１５の上限値での導電体１
２，１３間の容量は、およそ０．０７ｆＦ／μｍであ
り、そのときの基板（図示省略）と導電体１２，１３と
の間の容量がおよそ０．０４ｆＦ／μｍであるのと、こ
れ以上空洞１５を増加させても０．０６ｆＦ／μｍ程度
にしかならないことを考えると、０．１５μｍの幅の空
洞１５だけでも十分その効果を発揮できることがわか
る。
【００３１】次に図５および図６を用いて、導電体１
２，１３間に形成された空洞１５に、固体よりなる物質
を導入する場合、導電体１２，１３間の実効的な比誘電
率εは、固体よりなる物質の設置の仕方によって変わる
ことを説明する。なお、図５では、導電体１２，１３の
上部および下部に形成される絶縁膜の図示は省略した。
２，１３間に形成された空洞１５に、固体よりなる物質
を導入する場合、導電体１２，１３間の実効的な比誘電
率εは、固体よりなる物質の設置の仕方によって変わる
ことを説明する。なお、図５では、導電体１２，１３の
上部および下部に形成される絶縁膜の図示は省略した。
【００３２】図５の（１），（２）および（３）は、固
体よりなる物質の設置の仕方に係わる３種類の典型的な
例を示している。図中のε1 はいわゆる理想真空の比誘
電率、ε2 は固体よりなる物質の比誘電率である。
体よりなる物質の設置の仕方に係わる３種類の典型的な
例を示している。図中のε1 はいわゆる理想真空の比誘
電率、ε2 は固体よりなる物質の比誘電率である。
【００３３】図５の（１）は、導電体１２，１３の各側
壁に対して平行に固体よりなる物質２１を設置した例で
あって、導電体１２，１３に対して固体よりなる物質２
１と空洞１５とがいわゆる直列に配置されたものであ
る。以下、このような例を直列モデルという。
壁に対して平行に固体よりなる物質２１を設置した例で
あって、導電体１２，１３に対して固体よりなる物質２
１と空洞１５とがいわゆる直列に配置されたものであ
る。以下、このような例を直列モデルという。
【００３４】図５の（２）は、導電体１２，１３間の空
洞１５中に分散した状態に固体よりなる物質２１を設置
した例であって、導電体１２，１３に対して固体よりな
る物質２１と空洞１５とがいわゆる直列かつ並列に配置
されたものである。以下、この例を直並列モデルとい
う。
洞１５中に分散した状態に固体よりなる物質２１を設置
した例であって、導電体１２，１３に対して固体よりな
る物質２１と空洞１５とがいわゆる直列かつ並列に配置
されたものである。以下、この例を直並列モデルとい
う。
【００３５】図５の（３）は、導電体１２，１３の各側
壁に対して接続する状態に固体よりなる物質２１を設置
した例であって、導電体１２，１３に対して固体よりな
る物質２１と空洞１５とがいわゆる並列に配置されたも
のである。以下、この例を並列モデルという。
壁に対して接続する状態に固体よりなる物質２１を設置
した例であって、導電体１２，１３に対して固体よりな
る物質２１と空洞１５とがいわゆる並列に配置されたも
のである。以下、この例を並列モデルという。
【００３６】また図６には、上記図５の（１），（２）
および（３）のそれぞれで説明した導電体１２，１３間
の実効的な比誘電率εを示す。図では、縦軸に実効的な
比誘電率εを示し、横軸に固体よりなる物質の体積分率
φを示す。上記図６では、一例として、いわゆる理想真
空の比誘電率ε1 ＝１と酸化ケイ素（ＳｉＯ2 ）の比誘
電率ε2 ＝４とを用いている。
および（３）のそれぞれで説明した導電体１２，１３間
の実効的な比誘電率εを示す。図では、縦軸に実効的な
比誘電率εを示し、横軸に固体よりなる物質の体積分率
φを示す。上記図６では、一例として、いわゆる理想真
空の比誘電率ε1 ＝１と酸化ケイ素（ＳｉＯ2 ）の比誘
電率ε2 ＝４とを用いている。
【００３７】前記図５の（１）によって説明した、空洞
１５内に設置された固体よりなる物質が導電体１２，１
３の側壁に対してほぼ平行に設置した直列モデルは、図
６に示すように破線で示され、最小の実効的な比誘電率
εを半導体集積回路装置に与えることが分かる。
１５内に設置された固体よりなる物質が導電体１２，１
３の側壁に対してほぼ平行に設置した直列モデルは、図
６に示すように破線で示され、最小の実効的な比誘電率
εを半導体集積回路装置に与えることが分かる。
【００３８】次に、第１の実施の形態の変形例を第２の
実施形態として、図７と図８とを用いて、前記図５の
（１）に示した直列モデルの実施例を説明する。
実施形態として、図７と図８とを用いて、前記図５の
（１）に示した直列モデルの実施例を説明する。
【００３９】図７の（１），（２）は、導電体１２，１
３間に空洞１５が形成され、この空洞１５内に固体より
なる物質２１が導電体１２，１３の側壁に対してほぼ平
行に設置されている二例である。以下、固体よりなる物
質２１はスペーサ３１と呼ぶことにする。そして空洞１
５に占めるスペーサ３１の体積は、スペーサ３１の設置
数やスペーサの幅等によって、適宜選択される。また上
記スペーサ３１は、金属でも非金属でも良く、また、有
機物でも無機物でもよい。
３間に空洞１５が形成され、この空洞１５内に固体より
なる物質２１が導電体１２，１３の側壁に対してほぼ平
行に設置されている二例である。以下、固体よりなる物
質２１はスペーサ３１と呼ぶことにする。そして空洞１
５に占めるスペーサ３１の体積は、スペーサ３１の設置
数やスペーサの幅等によって、適宜選択される。また上
記スペーサ３１は、金属でも非金属でも良く、また、有
機物でも無機物でもよい。
【００４０】次に、導電体１２，１３間の実効誘電率ε
e と空洞１５内のスペーサ３１の体積分率φとの関係を
図８に示す。図では、空洞１５内の圧力は１ｎｍ〜１０
０Ｐａ程度の高真空状態とし、スペーサ３１（図１０参
照）が金属（ε2 ＝∞）の場合と酸化ケイ素（ε2 ＝
４）の場合を代表的に示している。
e と空洞１５内のスペーサ３１の体積分率φとの関係を
図８に示す。図では、空洞１５内の圧力は１ｎｍ〜１０
０Ｐａ程度の高真空状態とし、スペーサ３１（図１０参
照）が金属（ε2 ＝∞）の場合と酸化ケイ素（ε2 ＝
４）の場合を代表的に示している。
【００４１】図８に示すように、いずれの場合において
も、スペーサ３１の体積分率φが０．５（５０％）以下
では導電体１２，１３間の実効誘電率εe はおよそ１〜
２程度になった。以下、説明文中では体積分率を％で記
述する。また将来の半導体集積回路装置が必要とする導
電体１２，１３間の実効誘電率εe はおよそ２程度であ
るから、スペーサ３１の体積分率を以下の値にすること
によって、導電体１２，１３間の容量を格段に低減でき
る。
も、スペーサ３１の体積分率φが０．５（５０％）以下
では導電体１２，１３間の実効誘電率εe はおよそ１〜
２程度になった。以下、説明文中では体積分率を％で記
述する。また将来の半導体集積回路装置が必要とする導
電体１２，１３間の実効誘電率εe はおよそ２程度であ
るから、スペーサ３１の体積分率を以下の値にすること
によって、導電体１２，１３間の容量を格段に低減でき
る。
【００４２】例えば、スペーサ３１が金属または比誘電
率が８以上５０００以下の物質からなる構成では、空洞
１５に対してスペーサ３１は少なくとも存在しかつ空洞
１５の容積の５０％以下の体積を占めるものとして、ス
ペーサ３１の体積分率を決めた。なお、比誘電率が８以
上５０００以下の物質としては、例えばニオブ酸リチウ
ム（ＬｉＮｂＯ2 ）、ジルコン酸チタン酸ランタン鉛
（ＰＬＺＴ）、チタン酸バリウム（ＢａＴｉＯ2 ）等が
ある。また、スペーサ３１が酸化ケイ素（ＳｉＯ2 ）ま
たは酸化アルミニウムまたは比誘電率が１より大きく８
以下の物質からなる構成では、空洞１５に対してスペー
サ３１は少なくとも存在しかつ空洞１５の容積の７０％
以下の体積を占めるものとして、スペーサ３１の体積分
率を決めた。
率が８以上５０００以下の物質からなる構成では、空洞
１５に対してスペーサ３１は少なくとも存在しかつ空洞
１５の容積の５０％以下の体積を占めるものとして、ス
ペーサ３１の体積分率を決めた。なお、比誘電率が８以
上５０００以下の物質としては、例えばニオブ酸リチウ
ム（ＬｉＮｂＯ2 ）、ジルコン酸チタン酸ランタン鉛
（ＰＬＺＴ）、チタン酸バリウム（ＢａＴｉＯ2 ）等が
ある。また、スペーサ３１が酸化ケイ素（ＳｉＯ2 ）ま
たは酸化アルミニウムまたは比誘電率が１より大きく８
以下の物質からなる構成では、空洞１５に対してスペー
サ３１は少なくとも存在しかつ空洞１５の容積の７０％
以下の体積を占めるものとして、スペーサ３１の体積分
率を決めた。
【００４３】上記のようにスペーサ３１の体積分率を決
定したことによって、導電体１２，１３間の実効的な比
誘電率はおよそ１〜２程度になった。
定したことによって、導電体１２，１３間の実効的な比
誘電率はおよそ１〜２程度になった。
【００４４】また、上記説明した空洞１５内に設けられ
るスペーサ３１は、複数の物質からなる対称性を持つ多
層構造もしくは超格子構造、または複数の物質からなる
対称性を持たない多層構造もしくは超格子構造、または
材料の組成が連続的にもしくは不連続的に変化する構造
であってもよい。また上記スペーサは導電体に接してい
てもよい。
るスペーサ３１は、複数の物質からなる対称性を持つ多
層構造もしくは超格子構造、または複数の物質からなる
対称性を持たない多層構造もしくは超格子構造、または
材料の組成が連続的にもしくは不連続的に変化する構造
であってもよい。また上記スペーサは導電体に接してい
てもよい。
【００４５】上記第２の実施形態で説明したスペーサ３
１は、導電体１２，１３間の実効的な比誘電率をわずか
に増加させるが、その影響は小さく、空洞１５の機械的
強度を高める有効な作用を有する。特に、導電体１２，
１３間の間隔が広い部分では、空洞１５を安定して形成
する作用を有する。
１は、導電体１２，１３間の実効的な比誘電率をわずか
に増加させるが、その影響は小さく、空洞１５の機械的
強度を高める有効な作用を有する。特に、導電体１２，
１３間の間隔が広い部分では、空洞１５を安定して形成
する作用を有する。
【００４６】ところで、半導体集積回路装置が熱を被っ
た場合には、上記説明した高真空状態（例えば雰囲気圧
が１ｎＰａ〜１００Ｐａ程度）よりなる空洞１５内には
第１層間絶縁膜１１や第２層間絶縁膜１４からガスが放
出される場合がある。このガスは、例えば、水蒸気やＯ
Ｈ基である。そのため、導電体１２，１３が、例えばア
ルミニウムあるいはアルミニウム合金からなる場合に
は、そのガスによって導電体１２，１３が腐食される場
合がある。そこで第３の実施形態として、例えば導電体
１２，１３の腐食を防止することを付加した構成および
その製造方法の一例を以下に説明する。
た場合には、上記説明した高真空状態（例えば雰囲気圧
が１ｎＰａ〜１００Ｐａ程度）よりなる空洞１５内には
第１層間絶縁膜１１や第２層間絶縁膜１４からガスが放
出される場合がある。このガスは、例えば、水蒸気やＯ
Ｈ基である。そのため、導電体１２，１３が、例えばア
ルミニウムあるいはアルミニウム合金からなる場合に
は、そのガスによって導電体１２，１３が腐食される場
合がある。そこで第３の実施形態として、例えば導電体
１２，１３の腐食を防止することを付加した構成および
その製造方法の一例を以下に説明する。
【００４７】この第３の実施形態の構成としては、前記
図７に示すスペーサ３１を、吸着作用やゲッタリング作
用を持つ物質（以下、吸着媒という）として、例えば活
性炭，シリカゲル，ゼオライト，アルミナ（例えば活性
アルミナ）のうちの少なくとも１種類からなる吸着媒で
形成することも可能である。
図７に示すスペーサ３１を、吸着作用やゲッタリング作
用を持つ物質（以下、吸着媒という）として、例えば活
性炭，シリカゲル，ゼオライト，アルミナ（例えば活性
アルミナ）のうちの少なくとも１種類からなる吸着媒で
形成することも可能である。
【００４８】上記吸着媒が活性炭で形成されている場合
には例えば水蒸気や気体を吸着し、シリカゲルで形成さ
れている場合には例えば水分を吸着し、ゼオライトで形
成されている場合には例えば水分，イオンを吸着し、活
性アルミナで形成されている場合には例えば気体や液体
からの蒸気を吸着する。そのため、上記のように空洞１
５内に設置された吸着媒は、空洞１５内に存在しかつ導
電体１２，１３を腐食させる気体や蒸気等を吸着するた
めに、導電体１２，１３の腐食や劣化が防止される。よ
って、半導体集積回路層装置の信頼性が向上する。
には例えば水蒸気や気体を吸着し、シリカゲルで形成さ
れている場合には例えば水分を吸着し、ゼオライトで形
成されている場合には例えば水分，イオンを吸着し、活
性アルミナで形成されている場合には例えば気体や液体
からの蒸気を吸着する。そのため、上記のように空洞１
５内に設置された吸着媒は、空洞１５内に存在しかつ導
電体１２，１３を腐食させる気体や蒸気等を吸着するた
めに、導電体１２，１３の腐食や劣化が防止される。よ
って、半導体集積回路層装置の信頼性が向上する。
【００４９】また上記吸着媒は、空洞１５側や先に説明
したスペーサ（３１）の表面側に形成することも可能で
ある。さらには、例えば活性炭、シリカゲル、ゼオライ
ト、アルミナ（例えば活性アルミナ）のうちの１種類ま
たは複数種類からなる吸着媒（図示省略）を形成しても
よい。このように複数種類で吸着媒を形成する際には、
空洞１５内に存在する複数の吸着質のそれぞれを最も吸
着するような物質で形成することが望ましい。
したスペーサ（３１）の表面側に形成することも可能で
ある。さらには、例えば活性炭、シリカゲル、ゼオライ
ト、アルミナ（例えば活性アルミナ）のうちの１種類ま
たは複数種類からなる吸着媒（図示省略）を形成しても
よい。このように複数種類で吸着媒を形成する際には、
空洞１５内に存在する複数の吸着質のそれぞれを最も吸
着するような物質で形成することが望ましい。
【００５０】なお、上記吸着媒は、それぞれ、吸着する
物質（以下、吸着質という）を選択する固有の能力や吸
着する固有の力の強さを持っているので、空洞１５に存
在する吸着質の種類や量によって、適切な吸着媒を選択
しなければならない。しかも吸着媒の多くは、常圧（１
気圧）かつ室温（例えば２３℃）近傍もしくはそれ以下
の温度で吸着質を吸着し、１００℃〜２００℃の温度で
吸着質を離脱する。例えばシリカゲルにおいては、その
表面に吸着・凝縮した水は１１０℃で離脱し、またその
マクロ孔内に吸着・凝縮した水は１５０℃から１７０℃
で離脱する。
物質（以下、吸着質という）を選択する固有の能力や吸
着する固有の力の強さを持っているので、空洞１５に存
在する吸着質の種類や量によって、適切な吸着媒を選択
しなければならない。しかも吸着媒の多くは、常圧（１
気圧）かつ室温（例えば２３℃）近傍もしくはそれ以下
の温度で吸着質を吸着し、１００℃〜２００℃の温度で
吸着質を離脱する。例えばシリカゲルにおいては、その
表面に吸着・凝縮した水は１１０℃で離脱し、またその
マクロ孔内に吸着・凝縮した水は１５０℃から１７０℃
で離脱する。
【００５１】上記第１の実施形態〜第３の実施形態で説
明した各例は、空洞１５が高真空状態の場合を扱った
が、以下に説明する第４，第５の実施形態の各例は、空
洞１５が高真空状態でない場合であって、例えば空洞１
５内に液体や気体が存在する場合である。
明した各例は、空洞１５が高真空状態の場合を扱った
が、以下に説明する第４，第５の実施形態の各例は、空
洞１５が高真空状態でない場合であって、例えば空洞１
５内に液体や気体が存在する場合である。
【００５２】まず第４の実施形態の一例として空洞内に
液体を導入した一例を、図９の概略構成断面図によって
説明する。図９に示すように、第１層間絶縁膜１１上に
は、配線となる導電体１２，１３が形成され、さらに導
電体１２，１３を覆う状態に第２層間絶縁膜１４が形成
されている。そして導電体１２，１３間には各導電体１
２，１３の上下端を越える高さの空洞１５が形成されて
いる。したがって、この空洞１５は、第１層間絶縁膜１
１の上層部分にも形成されるとともに、各導電体１２，
１３の上面よりも高い部分に形成される第２層間絶縁膜
１４の下層部分にも形成されることになる。そして上記
空洞１５の高さＨは、例えば導電体１２，１３の厚さを
ｈとすれば１．１ｈ≦Ｈ≦２．５ｈになっている。
液体を導入した一例を、図９の概略構成断面図によって
説明する。図９に示すように、第１層間絶縁膜１１上に
は、配線となる導電体１２，１３が形成され、さらに導
電体１２，１３を覆う状態に第２層間絶縁膜１４が形成
されている。そして導電体１２，１３間には各導電体１
２，１３の上下端を越える高さの空洞１５が形成されて
いる。したがって、この空洞１５は、第１層間絶縁膜１
１の上層部分にも形成されるとともに、各導電体１２，
１３の上面よりも高い部分に形成される第２層間絶縁膜
１４の下層部分にも形成されることになる。そして上記
空洞１５の高さＨは、例えば導電体１２，１３の厚さを
ｈとすれば１．１ｈ≦Ｈ≦２．５ｈになっている。
【００５３】上記空洞１５の内部には、空洞１５の一部
または全部に導電体１２，１３間の絶縁性を保持する液
体５１が導入されている。この液体５１には、例えば無
定形コロイド状シリカの１種のアエロシルを液状の樹脂
に分散させたものが用いられる。上記アエロシルは、粒
子径が数ｎｍから数十ｎｍの、凝集性が低い、単分散性
の非多孔性の極微粉体であって、これを液状の樹脂に分
散させると、粒子が線状につながり、絶縁性かつ流動性
のある吸着媒となる。
または全部に導電体１２，１３間の絶縁性を保持する液
体５１が導入されている。この液体５１には、例えば無
定形コロイド状シリカの１種のアエロシルを液状の樹脂
に分散させたものが用いられる。上記アエロシルは、粒
子径が数ｎｍから数十ｎｍの、凝集性が低い、単分散性
の非多孔性の極微粉体であって、これを液状の樹脂に分
散させると、粒子が線状につながり、絶縁性かつ流動性
のある吸着媒となる。
【００５４】上記のように空洞１５内の一部に液体５１
（例えばアエロシルを含む液状の樹脂）が導入された配
線構造を有する半導体集積回路装置では、アエロシルが
吸着作用やゲッタリング作用を持つため、導電体１２，
１３に到達してその導電体１２，１３を腐食するような
気体（例えば水蒸気）あるいは液体（例えば水分）など
を取り込むため、導電体１２，１３の腐食や劣化を防止
し、半導体集積回路装置の信頼性を高める。
（例えばアエロシルを含む液状の樹脂）が導入された配
線構造を有する半導体集積回路装置では、アエロシルが
吸着作用やゲッタリング作用を持つため、導電体１２，
１３に到達してその導電体１２，１３を腐食するような
気体（例えば水蒸気）あるいは液体（例えば水分）など
を取り込むため、導電体１２，１３の腐食や劣化を防止
し、半導体集積回路装置の信頼性を高める。
【００５５】上記のような液体５１は半導体集積回路装
置の設置状態によって、例えば空洞１５内ではその側部
に移動したりその底部に移動したりする。ここでは一例
として、前記図５（１）で示した直列モデルによって、
空洞１５の実効的な比誘電率を規定することとする。す
なわち、半導体集積回路装置の配線である導電体１２，
１３間の空洞１５は、比誘電率がε2 で空洞１５の容積
に対する体積分率がφの液体５１と、比誘電率がε1 で
空洞１５の容積に対する体積分率が１−φの高真空状態
または気体（図示省略）で満たされている状態とする。
一例として、ε1 ＝１、ε2 ＝４の場合の空洞１５の実
効的な比誘電率は、前記図６の破線で示される。
置の設置状態によって、例えば空洞１５内ではその側部
に移動したりその底部に移動したりする。ここでは一例
として、前記図５（１）で示した直列モデルによって、
空洞１５の実効的な比誘電率を規定することとする。す
なわち、半導体集積回路装置の配線である導電体１２，
１３間の空洞１５は、比誘電率がε2 で空洞１５の容積
に対する体積分率がφの液体５１と、比誘電率がε1 で
空洞１５の容積に対する体積分率が１−φの高真空状態
または気体（図示省略）で満たされている状態とする。
一例として、ε1 ＝１、ε2 ＝４の場合の空洞１５の実
効的な比誘電率は、前記図６の破線で示される。
【００５６】そして将来の半導体集積回路装置が必要と
する導電体１２，１３間の実効的な比誘電率は２程度で
ある。そこで液体５１の体積と空洞１５の容積との関係
は、例えば、以下に示すように設定される。空洞１５の
一部もしくは全部に導入された液体５１の比誘電率が４
以上３５以下の場合には、その液体５１の体積が空洞１
５の容積の６５％を越えない。液体５１の比誘電率が３
以上４未満の場合には、その液体５１の体積が空洞１５
の容積の７０％を越えない。液体５１の比誘電率が２以
上３未満の場合には、その液体５１の体積が空洞１５の
容積の９０％を越えない。液体５１の比誘電率が１以上
２未満の場合には、その液体５１が少なくとも上記空洞
１５内に存在していればよい。したがって、空洞１５の
全体に液体５１が満たされていてもよい。
する導電体１２，１３間の実効的な比誘電率は２程度で
ある。そこで液体５１の体積と空洞１５の容積との関係
は、例えば、以下に示すように設定される。空洞１５の
一部もしくは全部に導入された液体５１の比誘電率が４
以上３５以下の場合には、その液体５１の体積が空洞１
５の容積の６５％を越えない。液体５１の比誘電率が３
以上４未満の場合には、その液体５１の体積が空洞１５
の容積の７０％を越えない。液体５１の比誘電率が２以
上３未満の場合には、その液体５１の体積が空洞１５の
容積の９０％を越えない。液体５１の比誘電率が１以上
２未満の場合には、その液体５１が少なくとも上記空洞
１５内に存在していればよい。したがって、空洞１５の
全体に液体５１が満たされていてもよい。
【００５７】次いで上記第４の実施形態の一例の製造方
法を、図１０に基づいて以下に説明する。図１０（１）
に示すように、前記第１実施例で説明したのと同様の方
法によって、シリコン基板（図示省略）に形成した下層
配線（図示省略）を覆う状態に酸化ケイ素を０．６μｍ
の厚さに堆積して第１層間絶縁膜１１を形成した。そし
て積層構造の導電体よりなる膜を形成した後、通常のリ
ソグラフィー技術とエッチング技術とによって、配線と
なる導電体１２，１３を形成する。この導電体１２，１
３の幅は、例えば３００ｎｍであり、導電体１２，１３
の間隔も３００ｎｍである。その後、エッチングによっ
て上記エッチングでは導電体１２，１３間の第１層間絶
縁膜１１の上層部を例えば１００ｎｍ程度掘り下げた。
法を、図１０に基づいて以下に説明する。図１０（１）
に示すように、前記第１実施例で説明したのと同様の方
法によって、シリコン基板（図示省略）に形成した下層
配線（図示省略）を覆う状態に酸化ケイ素を０．６μｍ
の厚さに堆積して第１層間絶縁膜１１を形成した。そし
て積層構造の導電体よりなる膜を形成した後、通常のリ
ソグラフィー技術とエッチング技術とによって、配線と
なる導電体１２，１３を形成する。この導電体１２，１
３の幅は、例えば３００ｎｍであり、導電体１２，１３
の間隔も３００ｎｍである。その後、エッチングによっ
て上記エッチングでは導電体１２，１３間の第１層間絶
縁膜１１の上層部を例えば１００ｎｍ程度掘り下げた。
【００５８】次に、例えばガラス状の物質を含みかつ絶
縁性を有する液体（ここでいう液体にはコロイド状物質
も含む）５１を、導電体１２，１３間の一部もしくは全
部に充填した。液体５１の充填は、予め製造された液体
を塗布した後、回転塗布技術によって充填してもよく、
または、ＣＶＤ法などによって空洞１５の内部を含む導
電体１２，１３の近傍で製造された液体を流し込む方法
（例えばリフロー法）によってもよい。なお、導電体１
２，１３間に形成されることになる空洞１５内の全部に
上記液体５１が充填された場合には、基板（図示省略）
の表面を平坦にする作用を持つことはいうまでもない。
縁性を有する液体（ここでいう液体にはコロイド状物質
も含む）５１を、導電体１２，１３間の一部もしくは全
部に充填した。液体５１の充填は、予め製造された液体
を塗布した後、回転塗布技術によって充填してもよく、
または、ＣＶＤ法などによって空洞１５の内部を含む導
電体１２，１３の近傍で製造された液体を流し込む方法
（例えばリフロー法）によってもよい。なお、導電体１
２，１３間に形成されることになる空洞１５内の全部に
上記液体５１が充填された場合には、基板（図示省略）
の表面を平坦にする作用を持つことはいうまでもない。
【００５９】その後図１０の（２）に示すように、例え
ばＣＶＤ法またはスパッタリング等によって、上記導電
体１２，１３上に第２層間絶縁膜１４を形成した。この
とき、導電体１２，１３間に空洞１５が形成された。
ばＣＶＤ法またはスパッタリング等によって、上記導電
体１２，１３上に第２層間絶縁膜１４を形成した。この
とき、導電体１２，１３間に空洞１５が形成された。
【００６０】次に第５の実施形態の一例として導電体間
に形成した空洞内に気体を導入した一例を、図１１の概
略構成断面図によって説明する。図１１に示すように、
第１層間絶縁膜１１上には、配線となる導電体１２，１
３が形成され、さらに導電体１２，１３を覆う状態に第
２層間絶縁膜１４が形成されている。そして導電体１
２，１３間には各導電体１２，１３の上下端を越える高
さの空洞１５が形成されている。したがって、この空洞
１５は、第１層間絶縁膜１１の上層部分にも形成される
とともに、各導電体１２，１３の上面よりも高い部分に
形成される第２層間絶縁膜１４の下層部分にも形成され
ることになる。そして上記空洞１５の高さＨは、例えば
導電体１２，１３の厚さをｈとすれば１．１ｈ≦Ｈ≦
２．５ｈになっている。
に形成した空洞内に気体を導入した一例を、図１１の概
略構成断面図によって説明する。図１１に示すように、
第１層間絶縁膜１１上には、配線となる導電体１２，１
３が形成され、さらに導電体１２，１３を覆う状態に第
２層間絶縁膜１４が形成されている。そして導電体１
２，１３間には各導電体１２，１３の上下端を越える高
さの空洞１５が形成されている。したがって、この空洞
１５は、第１層間絶縁膜１１の上層部分にも形成される
とともに、各導電体１２，１３の上面よりも高い部分に
形成される第２層間絶縁膜１４の下層部分にも形成され
ることになる。そして上記空洞１５の高さＨは、例えば
導電体１２，１３の厚さをｈとすれば１．１ｈ≦Ｈ≦
２．５ｈになっている。
【００６１】上記空洞１５の内部には、導電体１２，１
３間の絶縁性を保持する気体（図示省略）が導入されて
いる。この気体が入れられた空洞１５内の気圧は、２０
℃において１Ｐａ以上１００ｋＰａ以下となるように設
定されている。そして上記気体には、例えば六フッ化イ
オウ（ＳＦ6 ）が用いられる。
３間の絶縁性を保持する気体（図示省略）が導入されて
いる。この気体が入れられた空洞１５内の気圧は、２０
℃において１Ｐａ以上１００ｋＰａ以下となるように設
定されている。そして上記気体には、例えば六フッ化イ
オウ（ＳＦ6 ）が用いられる。
【００６２】上記のように空洞１５の内部に気体（例え
ば六フッ化イオウ）が導入された配線構造を有する半導
体集積回路装置では、六フッ化イオウが主に電子の吸着
媒となり、導電体１２，１３間の放電を防止し、半導体
集積回路装置の導電体１２，１３間の絶縁特性を向上さ
せる。
ば六フッ化イオウ）が導入された配線構造を有する半導
体集積回路装置では、六フッ化イオウが主に電子の吸着
媒となり、導電体１２，１３間の放電を防止し、半導体
集積回路装置の導電体１２，１３間の絶縁特性を向上さ
せる。
【００６３】また、半導体集積回路装置の配線である導
電体１２，１３間の空洞１５に、多孔質の物質が充填さ
れる場合には、空洞内の実効的な比誘電率は、前記図８
５の（２）によって説明した（２）式で表される直並列
モデルで表現することができる。
電体１２，１３間の空洞１５に、多孔質の物質が充填さ
れる場合には、空洞内の実効的な比誘電率は、前記図８
５の（２）によって説明した（２）式で表される直並列
モデルで表現することができる。
【００６４】すなわち、図１２に示すように、第１層間
絶縁膜１１上には、配線となる導電体１２，１３が形成
され、さらに導電体１２，１３を覆う状態に第２層間絶
縁膜１４が形成されている。そして導電体１２，１３間
には各導電体１２，１３の上下端を越える高さの空洞１
５が形成されている。したがって、この空洞１５は、第
１層間絶縁膜１１の上層部分にも形成されるとともに、
各導電体１２，１３の上面よりも高い部分に形成される
第２層間絶縁膜１４の下層部分にも形成されることにな
る。そして上記空洞１５の高さＨは、例えば導電体１
２，１３の厚さをｈとすれば１．１ｈ≦Ｈ≦２．５ｈに
なっている。
絶縁膜１１上には、配線となる導電体１２，１３が形成
され、さらに導電体１２，１３を覆う状態に第２層間絶
縁膜１４が形成されている。そして導電体１２，１３間
には各導電体１２，１３の上下端を越える高さの空洞１
５が形成されている。したがって、この空洞１５は、第
１層間絶縁膜１１の上層部分にも形成されるとともに、
各導電体１２，１３の上面よりも高い部分に形成される
第２層間絶縁膜１４の下層部分にも形成されることにな
る。そして上記空洞１５の高さＨは、例えば導電体１
２，１３の厚さをｈとすれば１．１ｈ≦Ｈ≦２．５ｈに
なっている。
【００６５】上記空洞１５内には多孔質物質７１が充填
され、この多孔質物質７１には多数の孔７２が形成され
ている。そして上記多孔質物質７１は、例えば活性炭，
シリカゲル，ゼオライトもしくは多孔質アルミナまたは
発砲性の樹脂（例えばポリイミド類もしくはシリコーン
類）で形成されている。
され、この多孔質物質７１には多数の孔７２が形成され
ている。そして上記多孔質物質７１は、例えば活性炭，
シリカゲル，ゼオライトもしくは多孔質アルミナまたは
発砲性の樹脂（例えばポリイミド類もしくはシリコーン
類）で形成されている。
【００６６】上記多孔質物質７１の固体部分は比誘電率
がε2 で空洞１５の容積に対する体積分率がφとなって
いる。一方上記多孔質物質７１内の空間（孔７２の部
分）と多孔質物質７１が充填されていない空洞１５の部
分とは比誘電率がε1 で空洞１５の容積に対する体積分
率が１−φの高真空状態または気体を含んでいる状態に
なっている。一例として、高真空状態もしくは気体を含
んでいる状態の比誘電率ε1 ＝１として、また多孔質物
質７１の固体部分が酸化ケイ素（ＳｉＯ2 ）で形成され
ているとしてその比誘電率ε2 ＝４とした場合には、導
電体１２，１３間の実効的な比誘電率は前記図９の１点
鎖線で示される。
がε2 で空洞１５の容積に対する体積分率がφとなって
いる。一方上記多孔質物質７１内の空間（孔７２の部
分）と多孔質物質７１が充填されていない空洞１５の部
分とは比誘電率がε1 で空洞１５の容積に対する体積分
率が１−φの高真空状態または気体を含んでいる状態に
なっている。一例として、高真空状態もしくは気体を含
んでいる状態の比誘電率ε1 ＝１として、また多孔質物
質７１の固体部分が酸化ケイ素（ＳｉＯ2 ）で形成され
ているとしてその比誘電率ε2 ＝４とした場合には、導
電体１２，１３間の実効的な比誘電率は前記図９の１点
鎖線で示される。
【００６７】将来の半導体集積回路装置が必要とする導
電体１２，１３間の実効的な比誘電率は２程度である。
このような比誘電率は、以下の条件で表される。例えば
多孔質物質７１の固体部分の比誘電率を４として、空洞
１５の全部または一部分に多孔質物質７１を充填した場
合、空洞１５内に存在する高真空状態の空間または気体
が存在する空間（多孔質物質７１内の孔部分も含む）の
容積を５０％以上９９％以下にすることによって達成で
きる。なお、空間の容積が５０％に満たない場合には、
導電体１２，１３間の実効的な比誘電率は２よりも大き
くなる。また空間の容積が９９％よりも大きくなると、
多孔質物質７１の形成が困難になる。したがって、空間
の容積を上記範囲に設定した。
電体１２，１３間の実効的な比誘電率は２程度である。
このような比誘電率は、以下の条件で表される。例えば
多孔質物質７１の固体部分の比誘電率を４として、空洞
１５の全部または一部分に多孔質物質７１を充填した場
合、空洞１５内に存在する高真空状態の空間または気体
が存在する空間（多孔質物質７１内の孔部分も含む）の
容積を５０％以上９９％以下にすることによって達成で
きる。なお、空間の容積が５０％に満たない場合には、
導電体１２，１３間の実効的な比誘電率は２よりも大き
くなる。また空間の容積が９９％よりも大きくなると、
多孔質物質７１の形成が困難になる。したがって、空間
の容積を上記範囲に設定した。
【００６８】上記説明では、同一層配線を構成する導電
体１２，１３間に空洞１５を形成した構成を説明した
が、例えば異なる層間に形成された配線間に上記説明し
たのと同様の空洞を形成しても、配線間の容量低減効果
が得られる。
体１２，１３間に空洞１５を形成した構成を説明した
が、例えば異なる層間に形成された配線間に上記説明し
たのと同様の空洞を形成しても、配線間の容量低減効果
が得られる。
【００６９】前記空洞１５内に固体よりなる物質を設け
た半導体集積回路装置、前記空洞１５内に液体を導入し
た半導体集積回路装置および前記空洞１５内に気体を導
入した半導体集積回路装置においては、図１３に示すよ
うに、空洞１５は、導電体１２，１３の上下端を越えて
形成されたもの〔図１３の（１）〕である。、また空洞
内に前記液体や前記気体を導入することは、導電体１
２，１３の上方端を越えて形成されたもの〔図１３の
（２）〕、導電体１２，１３の下方端を越えて形成され
たもの〔図１３の（３）〕、にも適用できる。なお、空
洞内に前記液体や前記気体を導入することは従来技術で
ある導電体とほぼ同等の高さに形成されたもの〔図１３
の（４）〕にも適用できる。
た半導体集積回路装置、前記空洞１５内に液体を導入し
た半導体集積回路装置および前記空洞１５内に気体を導
入した半導体集積回路装置においては、図１３に示すよ
うに、空洞１５は、導電体１２，１３の上下端を越えて
形成されたもの〔図１３の（１）〕である。、また空洞
内に前記液体や前記気体を導入することは、導電体１
２，１３の上方端を越えて形成されたもの〔図１３の
（２）〕、導電体１２，１３の下方端を越えて形成され
たもの〔図１３の（３）〕、にも適用できる。なお、空
洞内に前記液体や前記気体を導入することは従来技術で
ある導電体とほぼ同等の高さに形成されたもの〔図１３
の（４）〕にも適用できる。
【００７０】
【発明の効果】以上、説明したように、導電体間に各導
電体の上下端を越える空洞を設けた発明によれば、導電
体の上下端を越える部分に形成されていた絶縁体からな
る容量が無くなる。そのため、導電体間の比誘電率が小
さくなるので、導電体間の容量を低減することができ
る。また空洞が１ｎＰａ〜１００Ｐａ以下の気圧雰囲気
となっているので導電体の腐食を防止することができ
る。
電体の上下端を越える空洞を設けた発明によれば、導電
体の上下端を越える部分に形成されていた絶縁体からな
る容量が無くなる。そのため、導電体間の比誘電率が小
さくなるので、導電体間の容量を低減することができ
る。また空洞が１ｎＰａ〜１００Ｐａ以下の気圧雰囲気
となっているので導電体の腐食を防止することができ
る。
【００７１】また、空洞の一部分に、固体よりなる物質
を導電体間の絶縁性を保持する状態に設けた構成では、
固体よりなる物質によって空洞の機械的強度を増すこと
ができる。
を導電体間の絶縁性を保持する状態に設けた構成では、
固体よりなる物質によって空洞の機械的強度を増すこと
ができる。
【００７２】空洞に、導電体間の絶縁性を保持しかつ吸
着作用またはゲッタリング作用を有する液体または気体
を導入した構成では、空洞周囲から放出されるガスが液
体または気体に吸収またはゲッタリングされるので、導
電体をそのガスによる腐食から保護することができる。
また、電子が放出された場合にはその電子が捕獲される
ので、導電体間の絶縁性を確保することができる。
着作用またはゲッタリング作用を有する液体または気体
を導入した構成では、空洞周囲から放出されるガスが液
体または気体に吸収またはゲッタリングされるので、導
電体をそのガスによる腐食から保護することができる。
また、電子が放出された場合にはその電子が捕獲される
ので、導電体間の絶縁性を確保することができる。
【００７３】よって、本発明の配線構造を有する半導体
集積回路装置では、電気信号の伝達遅延や混信の不都合
が解消され、また導電体の腐食耐性が向上するため、信
頼性の向上が図れる。
集積回路装置では、電気信号の伝達遅延や混信の不都合
が解消され、また導電体の腐食耐性が向上するため、信
頼性の向上が図れる。
【図１】第１の実施形態を示す概略構成断面図である。
【図２】空洞の製造方法に係わる実施例の製造工程図で
ある。
ある。
【図３】空洞に係わる別の製造方法の説明図である。
【図４】配線間容量と空洞の幅との関係図である。
【図５】比誘電率を計算するモデルを示す断面図であ
る。
る。
【図６】比誘電率と固体よりなる物質の体積分率との関
係図である。
係図である。
【図７】スペーサの配置例の概略構成断面図である。
【図８】実効誘電率とスペーサの体積分率との関係図で
ある。
ある。
【図９】第４の実施形態の一例を示す概略構成断面図で
ある。
ある。
【図１０】第４の実施形態の一例に係わる製造方法の説
明図である。
明図である。
【図１１】第５の実施形態の一例を示す概略構成断面図
である。
である。
【図１２】多孔質物質を充填した例の概略構成断面図で
ある。
ある。
【図１３】空洞の形態の説明図である。
【図１４】従来技術の説明図である。
【図１５】課題の説明図である。
１１ 第１層間絶縁膜 １２ 導電体
１３ 導電体 １４ 第２層間絶縁
膜 １５ 空洞
膜 １５ 空洞
フロントページの続き
(72)発明者 長谷川 利昭
東京都品川区北品川６丁目７番35号 ソ
ニー株式会社内
(56)参考文献 特開 平９−8036（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/768
Claims (12)
- 【請求項１】 第１絶縁膜上に形成した複数の導電体
と、各導電体を覆う状態に形成した第２絶縁膜とよりな
る配線構造を備えた半導体集積回路装置において、 前記導電体間に、各導電体の上下端を越えて前記第１絶
縁膜中と前記第２絶縁膜中とに入り込む状態に空洞が設
けられ、前記空洞の少なくとも一部が前記導電体の側壁
に接して設けられていることを特徴とする半導体集積回
路装置。 - 【請求項２】 請求項１記載の半導体集積回路装置にお
いて、 前記空洞は１ｎＰａ以上１００Ｐａ以下の気圧雰囲気で
あることを特徴とする半導体集積回路装置。 - 【請求項３】 請求項１記載の半導体集積回路装置にお
いて、前記空洞内に、前記導電体の側壁側に前記空洞の一部を
残した状態で、前記導電体間の絶縁性を保つように配設
した固体よりなる物質が設けられ、 前記固体よりなる物質は吸着作用およびゲッタリング作
用のうち少なくとも何方か一方の作用を有するものであ
ることを特徴とする半導体集積回路装置。 - 【請求項４】 請求項３記載の半導体集積回路装置にお
いて、 前記空洞は１ｎＰａ以上１００Ｐａ以下の気圧雰囲気で
あることを特徴とする半導体集積回路装置。 - 【請求項５】 請求項１記載の半導体集積回路装置にお
いて、前記空洞の一部に前記導電体間の絶縁性を保つ液体より
なる物質が導入されていて、 前記液体は吸着作用およびゲッタリング作用のうちの少
なくとも何方か一方の作用を有するものであることを特
徴とする半導体集積回路装置。 - 【請求項６】 請求項１記載の半導体集積回路装置にお
いて、前記空洞内に、前記導電体の側壁側に前記空洞の一部を
残した状態で、前記導電体間の絶縁性を保つように配設
した固体よりなる物質が設けられ、 かつ前記空洞の一部に前記導電体間の絶縁性を保つ液体
よりなる物質が導入さ れていて、 前記固体よりなる物質は吸着作用およびゲッタリング作
用のうち少なくとも何方か一方の作用を有するものであ
ることを特徴とする半導体集積回路装置。 - 【請求項７】 請求項１記載の半導体集積回路装置にお
いて、前記空洞内に、前記導電体の側壁側に前記空洞の一部を
残した状態で、前記導電体間の絶縁性を保つように配設
した固体よりなる物質が設けられ、 かつ前記空洞の一部に前記導電体間の絶縁性を保つ液体
よりなる物質が導入されていて、 前記液体は吸着作用およびゲッタリング作用のうちの少
なくとも何方か一方の作用を有するものであることを特
徴とする半導体集積回路装置。 - 【請求項８】 請求項６記載の半導体集積回路装置にお
いて、 前記液体は吸着作用およびゲッタリング作用のうちの少
なくとも何方か一方の作用を有するものであることを特
徴とする半導体集積回路装置。 - 【請求項９】 請求項１記載の半導体集積回路装置にお
いて、前記空洞に前記導電体間の絶縁性を保つ気体よりなる物
質が導入されていて、 前記気体は吸着作用またはゲッタリング作用のうちの少
なくとも何方か一方の作用を有するものであることを特
徴とする半導体集積回路装置。 - 【請求項１０】 請求項１記載の半導体集積回路装置に
おいて、前記空洞内に、前記導電体の側壁側に前記空洞の一部を
残した状態で、前記導電体間の絶縁性を保つように配設
した固体よりなる物質が設けられ、 かつ前記空洞に前記導電体間の絶縁性を保つ気体よりな
る物質が導入されていて、 前記固体よりなる物質は吸着作用およびゲッタリング作
用のうち少なくとも何方か一方の作用を有するものであ
ることを特徴とする半導体集積回路装置。 - 【請求項１１】 請求項１記載の半導体集積回路装置に
おいて、前記空洞内に、前記導電体の側壁側に前記空洞の一部を
残した状態で、前記導電体間の絶縁性を保つように配設
した固体よりなる物質が設けられ、 かつ前記空洞に前記導電体間の絶縁性を保つ気体よりな
る物質が導入されていて、 前記気体は吸着作用またはゲッタリング作用のうちの少
なくとも何方か一方の作用を有するものであることを特
徴とする半導体集積回路装置。 - 【請求項１２】 請求項１０記載の半導体集積回路装置
において、 前記気体は吸着作用またはゲッタリング作用のうちの少
なくとも何方か一方の作用を有するものであることを特
徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20983195A JP3399173B2 (ja) | 1995-08-18 | 1995-08-18 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20983195A JP3399173B2 (ja) | 1995-08-18 | 1995-08-18 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0964172A JPH0964172A (ja) | 1997-03-07 |
| JP3399173B2 true JP3399173B2 (ja) | 2003-04-21 |
Family
ID=16579345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20983195A Expired - Fee Related JP3399173B2 (ja) | 1995-08-18 | 1995-08-18 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3399173B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1117005A (ja) * | 1997-06-20 | 1999-01-22 | Nec Corp | 半導体装置及びその製造方法 |
| JP2000174116A (ja) | 1998-12-03 | 2000-06-23 | Nec Corp | 半導体装置及びその製造方法 |
| JP4967084B2 (ja) * | 2000-06-02 | 2012-07-04 | Ｓｐｐテクノロジーズ株式会社 | 半導体装置及びその製造方法 |
| JP4751083B2 (ja) * | 2005-03-25 | 2011-08-17 | 株式会社東芝 | 半導体装置およびその製造方法 |
| DE102005039323B4 (de) * | 2005-08-19 | 2009-09-03 | Infineon Technologies Ag | Leitbahnanordnung sowie zugehöriges Herstellungsverfahren |
| JP2009194286A (ja) * | 2008-02-18 | 2009-08-27 | Panasonic Corp | 半導体装置及びその製造方法 |
| JP6268725B2 (ja) * | 2013-03-18 | 2018-01-31 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2017005227A (ja) * | 2015-06-16 | 2017-01-05 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
1995
- 1995-08-18 JP JP20983195A patent/JP3399173B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0964172A (ja) | 1997-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5614765A (en) | Self aligned via dual damascene | |
| KR100278657B1 (ko) | 반도체장치의금속배선구조및그제조방법 | |
| JPH08162528A (ja) | 半導体装置の層間絶縁膜構造 | |
| US6762120B2 (en) | Semiconductor device and method for fabricating the same | |
| JP3399173B2 (ja) | 半導体集積回路装置 | |
| US7795133B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3469976B2 (ja) | 多層配線の形成方法 | |
| KR100389927B1 (ko) | 다층 배선 구조를 구비한 반도체 소자 및 그 제조 방법 | |
| EP0790645A2 (en) | Intermetal dielectric planarization | |
| US6165893A (en) | Insulating layers and a forming method thereof | |
| JPH09129727A (ja) | 半導体装置及びその製造方法 | |
| EP0981161A2 (en) | Semiconductor structure including a conductive fuse and process for fabrication thereof | |
| US6831007B2 (en) | Method for forming metal line of Al/Cu structure | |
| CN114203625A (zh) | 半导体器件及其制造方法 | |
| US6815222B2 (en) | Method for protecting capacitive elements during production of a semiconductor device | |
| US20090072402A1 (en) | Semiconductor device and method of fabricating the same | |
| KR100546291B1 (ko) | 커패시터의 전극 제조 방법 | |
| TW413917B (en) | Semiconductor device and method of manufacturing the same | |
| JP2550508B2 (ja) | 半導体装置，およびその製造方法 | |
| JPH08148556A (ja) | 半導体装置およびその製造方法 | |
| US7364968B2 (en) | Capacitor in semiconductor device and manufacturing method | |
| JPH05299517A (ja) | 半導体装置の製造方法 | |
| JP2004079808A (ja) | 半導体装置および薄膜形成方法 | |
| KR100762844B1 (ko) | 반도체장치의 제조 방법 | |
| KR101027558B1 (ko) | 반도체 소자의 금속배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |