JP3654830B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3654830B2 JP3654830B2 JP2000350992A JP2000350992A JP3654830B2 JP 3654830 B2 JP3654830 B2 JP 3654830B2 JP 2000350992 A JP2000350992 A JP 2000350992A JP 2000350992 A JP2000350992 A JP 2000350992A JP 3654830 B2 JP3654830 B2 JP 3654830B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- film
- lower interlayer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の属する技術分野】
本発明は、エアギャップを有する金属配線を備えた半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
以下、エアギャップを有する金属配線を備えた第1の従来例に係る半導体装置及びその製造方法について、図11(a)〜(c)、図12(a)〜(c)、図13(a)〜(c)及び図14(a)〜(c)を参照しながら説明する。
【0003】
まず、図11(a)に示すように、化学気相蒸着(CVD:Chemical Vapor Deposition )法又は回転塗布法により、半導体基板10の上に絶縁性物質からなる下層の層間絶縁膜11を形成した後、図示は省略しているが、下層の層間絶縁膜11に、半導体基板10又は半導体基板10上の配線と接続されるプラグを形成する。
【0004】
次に、下層の層間絶縁膜11の上に、第1のバリアメタル層12、第1の金属膜13及び第2のバリアメタル層14を順次堆積する。第1のバリアメタル層12及び第2のバリアメタル層14は、スパッタリング法により堆積され、第1の金属膜13は、スパッタリング法、CVD法又はメッキ法により形成される。その後、CVD法又は回転塗布法により、第2のバリアメタル層14の上に絶縁膜15を形成する。
【0005】
次に、図11(b)に示すように、リソグラフィ技術を用いて、絶縁膜15の上に第1のレジストパターン16を形成した後、絶縁膜15に対して第1のレジストパターン16をマスクにドライエッチングを行なって、図11(c)に示すように、絶縁膜15にプラグ用開口部17を形成する。
【0006】
次に、図12(a)に示すように、スパッタリング法、CVD法又はメッキ法により、絶縁膜15の上に第2の金属膜18をプラグ用開口部17が充填されるように堆積する。
【0007】
次に、図12(b)に示すように、化学機械研磨(CMP:Chemical Mechanical Polishing)法により、第2の金属膜18における絶縁膜15の上に存在する不要部分を除去して、第2の金属膜18からなる接続プラグ19を形成する。その後、図12(c)に示すように、絶縁膜15に対してドライエッチングを行なって絶縁膜15を薄膜化し、接続プラグ19の上部を絶縁膜15から突出させる。
【0008】
次に、図13(a)に示すように、リソグラフィ技術を用いて、絶縁膜15の上に第2のレジストパターン20を形成した後、図13(b)に示すように、絶縁膜15に対して第2のレジストパターン20をマスクにドライエッチングを行なって、配線形状にパターン化された絶縁膜15Aを形成する。
【0009】
次に、図13(c)に示すように、第2のバリアメタル層14、第1の金属膜13及び第1のバリアメタル層12に対して、第2のレジストパターン20、パターン化された絶縁膜15A及び接続プラグ19をマスクにドライエッチングを行なって、パターン化された、第2のバリアメタル層14A、第1の金属膜13A及び第1のバリアメタル層12Aからなる金属配線21を形成する。このようにすると、パターン化された絶縁膜15Aの上に、ほぼ45度の斜面(ファセット)を持つリッジ状のレジスト残り22が形成されると共に、パターン化された絶縁膜15Aの頂部にも斜面が形成される。
【0010】
尚、第1の従来例は、第2のバリアメタル層14、第1の金属膜13及び第1のバリアメタル層12に対して、第2のレジストパターン20、パターン化された絶縁膜15A及び接続プラグ19をマスクにドライエッチングを行なって金属配線21を形成する場合であったが、これに代えて、アッシングにより第2のレジストパターン20を除去しておいてから、第2のバリアメタル層14、第1の金属膜13及び第1のバリアメタル層12に対して、パターン化された絶縁膜15A及び接続プラグ19をマスクにドライエッチングを行なって金属配線21を形成してもよい。この場合には、ドライエッチングにより金属配線21を形成する際に、パターン化された絶縁膜15Aがスパッタリングされるため、やはりパターン化された絶縁膜15Aの頂部に斜面が形成される。
【0011】
次に、図14(a)に示すように、ドライエッチングにより下層の層間絶縁膜11における金属配線21同士の間の領域を掘り下げる。このようにすると、レジスト残り22は除去されるが、パターン化された絶縁膜15Aにレジスト残り22が転写されるため、パターン化された絶縁膜15Aの斜面が拡大する。
【0012】
次に、図14(b)に示すように、CVD法により、接続プラグ19、金属配線21及び下層の層間絶縁膜11の上に全面に亘って上層の層間絶縁膜23を形成すると共に、該上層の層間絶縁膜23における金属配線21同士の間にエアギャップ(空隙)24を形成する。
【0013】
次に、図14(c)に示すように、CMP法により、上層の層間絶縁膜23を平坦化すると、エアギャップ配線が得られる。その後、前述のシーケンスを繰り返し行なうことにより、多層配線構造を有する半導体装置が得られる。
【0014】
ところで、第1の従来例においては、パターン化された絶縁膜15Aの頂部に斜面が形成された状態で上層の層間絶縁膜23を形成するため、上層の層間絶縁膜23が、金属配線21同士の間に入り込み易いので、エアギャップ24の頂部(断面が三角形状の部分)は金属配線21の側方に位置している。
【0015】
以下、エアギャップを有する金属配線を備えた第2の従来例に係る半導体装置及びその製造方法について、図15(a)〜(c)、図16(a)〜(c)、図17(a)〜(c)、及び図18(a)、(b)を参照しながら説明する。
【0016】
まず、図15(a)に示すように、CVD法又は回転塗布法により、半導体基板30の上に絶縁性物質からなる下層の層間絶縁膜31を形成した後、図示は省略しているが、下層の層間絶縁膜31に、半導体基板30又は半導体基板30上の配線と接続されるプラグを形成する。
【0017】
次に、下層の層間絶縁膜31の上に、第1のバリアメタル層32、第1の金属膜33及び第2のバリアメタル層34を順次堆積する。第1のバリアメタル層32及び第2のバリアメタル層34は、スパッタリング法により堆積され、第1の金属膜33は、スパッタリング法、CVD法又はメッキ法により形成される。その後、CVD法又は回転塗布法により、第2のバリアメタル層34の上に絶縁膜35を形成する。
【0018】
次に、図15(b)に示すように、リソグラフィ技術を用いて、絶縁膜35の上に第1のレジストパターン36を形成した後、図15(c)に示すように、絶縁膜35に対して第1のレジストパターン36をマスクにドライエッチングを行なって、配線形状にパターン化された絶縁膜35Aを形成し、その後、アッシングにより第1のレジストパターン36を除去する。
【0019】
次に、図16(a)に示すように、第2のバリアメタル層34、第1の金属膜33及び第1のバリアメタル層32に対してパターン化された絶縁膜35Aをマスクにドライエッチングを行なって、パターン化された、第2のバリアメタル層34A、第1の金属膜33A及び第1のバリアメタル層32Aからなる金属配線37を形成する。このようにすると、ドライエッチングにより金属配線37を形成する際に、パターン化された絶縁膜35Aがスパッタリングされるので、パターン化された絶縁膜35Aの頂部に斜面が形成される。
【0020】
次に、図16(b)に示すように、ドライエッチングにより下層の層間絶縁膜31における金属配線37同士の間を掘り下げる。このようにすると、パターン化された絶縁膜35Aは、斜面を有した状態で薄膜化される。
【0021】
次に、図16(c)に示すように、CVD法により、金属配線37及び下層の層間絶縁膜31の上に全面に亘って上層の層間絶縁膜38を形成すると共に、該上層の層間絶縁膜38における金属配線37同士の間にエアギャップ39を形成する。
【0022】
次に、図17(a)に示すように、CMP法により、上層の層間絶縁膜38を平坦化した後、図17(b)に示すように、上層の層間絶縁膜38の上に第2のレジストパターン40を形成する。
【0023】
次に、図17(c)に示すように、上層の層間絶縁膜38に対して第2のレジストパターン40をマスクにドライエッチングを行なって、上層の層間絶縁膜38にプラグ用開口部41を形成した後、アッシングにより第2のレジストパターン40を除去する。
【0024】
次に、図18(a)に示すように、スパッタリング法、CVD法又はメッキ法により、上層の層間絶縁膜38の上に第2の金属膜42をプラグ用開口部41が充填されるように堆積する。
【0025】
次に、図18(b)に示すように、CMP法により、第2の金属膜42における上層の層間絶縁膜38の上に存在する不要部分を除去して、第2の金属膜42からなる接続プラグ43を形成すると、エアギャップ配線が得られる。その後、前述のシーケンスを繰り返し行なうことにより、多層配線構造を有する半導体装置が得られる。
【0026】
ところで、第2の従来例においては、パターン化された絶縁膜35Aの頂部に斜面が形成された状態で上層の層間絶縁膜38を形成するため、上層の層間絶縁膜38が、金属配線37同士の間に入り込み易いので、エアギャップ39の頂部(断面が三角形状の部分)は金属配線37の側方に位置している。
【0027】
【発明が解決しようとする課題】
ところで、隣り合う金属配線21、37間に電位差が生じると、各金属配線21、37の上下両端部のエッジに電界が集中するので、配線間容量が増大してしまうという問題がある。
【0028】
そこで、第1及び第2の従来例においては、下層の層間絶縁膜11、31における金属配線21、37同士の間の領域を掘り下げておいてから上層の層間絶縁膜23、38を形成することにより、エアギャップ24、39の下端部を金属配線21、37の下端部よりも下側に位置させ、これによって、配線間容量の低減を図っている。
【0029】
ところが、第1の従来例によると、図14(b)及び(c)に示すように、エアギャップ24の頂部は金属配線21の側方に位置し、また、第2の従来例によると、図18(b)に示すように、エアギャップ39の頂部は金属配線37の側方に位置している。このため、上層の層間絶縁膜23、38における金属配線21、37の上端部同士の間の領域においては、エアギャップ24、39の体積が低減している。
【0030】
従って、第1及び第2の従来例においては、電界が集中する金属配線21、37の上端部同士の間においては、エアギャップ24、39の体積が低減してしまうので、配線間容量を十分に低減することができない。すなわち、第1及び第2の従来例においては、エアギャップを有する金属配線構造を採用すると共に、下層の層間絶縁膜11、31における金属配線21、37同士の間の領域を掘り下げておいてから上層の層間絶縁膜23、38を形成することにより、配線間容量の低減を図っているが、配線間容量を十分に低減することができないという問題がある。
【0031】
前記に鑑み、本発明は、エアギャップを有する金属配線構造を備えた半導体装置の配線間容量を確実に低減できるようにすることを目的とする。
【0032】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る半導体装置は、半導体基板上に設けられた下層の層間絶縁膜の上に形成された複数の金属配線と、複数の金属配線を覆うように設けられ、複数の金属配線同士の間にエアギャップを有する上層の層間絶縁膜とを備え、エアギャップの頂部は、複数の金属配線よりも上方に位置している。
【0033】
本発明に係る半導体装置によると、エアギャップの頂部は金属配線よりも上方に位置しているため、エアギャップの主要部つまり矩形状の断面を有する部分は、金属配線の側方に位置する。このため、電界が集中する金属配線の上端部間におけるエアギャップの体積が増大するので、配線間容量を十分に低減することができ、これによって、半導体装置の性能及び信頼性を向上させることができる。
【0034】
本発明に係る半導体装置において、下層の層間絶縁膜における複数の金属配線間の領域はエッチングにより掘り下げられており、複数の金属配線の上に第1の絶縁膜を介して、下層の層間絶縁膜と異なる材料からなる第2の絶縁膜が設けられており、下層の層間絶縁膜に対するエッチング時における下層の層間絶縁膜のエッチングレートは第2の絶縁膜のエッチングレートよりも大きいことが好ましい。
【0035】
このように、下層の層間絶縁膜における複数の金属配線間の領域がエッチングにより掘り下げられていると、エアギャップの下端部は金属配線の下端部よりも下方に位置するため、電界が集中する金属配線の下端部間におけるエアギャップの体積を大きくできるため、配線間容量をより一層低減することができる。
【0036】
また、複数の金属配線の上に第1の絶縁膜を介して、下層の層間絶縁膜と異なる材料からなり、下層の層間絶縁膜に対するエッチング時におけるエッチングレートが下層の層間絶縁膜のエッチングレートよりも小さい第2の絶縁膜が設けられているため、下層の層間絶縁膜に対してエッチングを行なったときに第1の絶縁膜の頂部には斜面が形成されない。このため、上層の層間絶縁膜が金属配線間に入り込み難くなるので、エアギャップの頂部を確実に金属配線よりも上方に位置させることができる。
【0037】
本発明に係る半導体装置において、下層の層間絶縁膜は、無機成分を主成分とし且つ窒素及び炭素を含まない無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなり、第2の絶縁膜は、無機成分を主成分とし且つ窒素又は炭素を含む無機絶縁材料からなることが好ましい。
【0038】
このようにすると、下層の層間絶縁膜に対するエッチング時における下層の層間絶縁膜のエッチングレートを第2の絶縁膜のエッチングレートよりも大きくすることが容易になる。
【0039】
本発明に係る半導体装置において、下層の層間絶縁膜は、有機成分を主成分とする有機絶縁材料からなり、第2の絶縁膜は、無機成分を主成分とする無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなることが好ましい。
【0040】
このようにすると、下層の層間絶縁膜に対するエッチング時における下層の層間絶縁膜のエッチングレートを第2の絶縁膜のエッチングレートよりも大きくすることが容易になる。
【0041】
発明に係る半導体装置において、下層の層間絶縁膜は、多孔質の無機又は有機の絶縁材料からなり、第2の絶縁膜は、無機成分を主成分とする無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなることが好ましい。
【0042】
このようにすると、下層の層間絶縁膜に対するエッチング時における下層の層間絶縁膜のエッチングレートを第2の絶縁膜のエッチングレートよりも大きくすることが容易になる。
【0043】
本発明に係る第1の半導体装置の製造方法は、半導体基板上に設けられた下層の層間絶縁膜の上に第1の金属膜を堆積する工程と、第1の金属膜の上に第1の絶縁膜を介して、下層の層間絶縁膜と異なる材料からなる第2の絶縁膜を形成する工程と、第2の絶縁膜及び第1の絶縁膜に接続プラグ用開口部を形成する工程と、接続プラグ用開口部に第2の金属膜を埋め込んで接続プラグを形成する工程と、第2の絶縁膜及び第1の絶縁膜に対して、第2の絶縁膜上に形成され配線パターンを有するマスクパターンをマスクにエッチングを行なって、パターン化された第2の絶縁膜及び第1の絶縁膜と接続プラグとを有する転写パターンを形成する工程と、第1の金属膜に対して転写パターンをマスクにエッチングを行なって、第1の金属膜からなる金属配線を形成する工程と、下層の層間絶縁膜に対して、下層の層間絶縁膜のエッチングレートが第2の絶縁膜のエッチングレートよりも大きい条件でエッチングを行なって、下層の層間絶縁膜における金属配線間の領域を掘り下げる工程と、下層の層間絶縁膜の上に上層の層間絶縁膜を、パターン化された第2の絶縁膜を覆い且つ金属配線間にエアギャップが介在するように形成する工程とを備えている。
【0044】
本発明に係る第1の半導体装置の製造方法によると、下層の層間絶縁膜に対して、下層の層間絶縁膜のエッチングレートが第2の絶縁膜のエッチングレートよりも大きい条件でエッチングを行なって、下層の層間絶縁膜における金属配線間の領域を掘り下げるため、第1の絶縁膜の頂部には斜面が形成されないので、上層の層間絶縁膜が金属配線間に入り込み難くなる。このため、エアギャップの頂部を金属配線よりも上方に位置させて、電界が集中する金属配線の上端部間におけるエアギャップの体積を増大させることができるので、配線間容量を十分に低減できる。
【0045】
本発明に係る第2の半導体装置の製造方法は、半導体基板上に設けられた下層の層間絶縁膜の上に第1の金属膜を堆積する工程と、第1の金属膜の上に第1の絶縁膜を介して、下層の層間絶縁膜と異なる材料からなる第2の絶縁膜を形成する工程と、第2の絶縁膜及び第1の絶縁膜に対して、第2の絶縁膜上に形成され配線パターンを有するマスクパターンをマスクにエッチングを行なって、パターン化された第2の絶縁膜及び第1の絶縁膜を有する転写パターンを形成する工程と、第1の金属膜に対して転写パターンをマスクにエッチングを行なって、第1の金属膜からなる金属配線を形成する工程と、下層の層間絶縁膜に対して、下層の層間絶縁膜のエッチングレートが第2の絶縁膜のエッチングレートよりも大きい条件でエッチングを行なって、下層の層間絶縁膜における金属配線間の領域を掘り下げる工程と、下層の層間絶縁膜の上に上層の層間絶縁膜を、パターン化された第2の絶縁膜を覆い且つ金属配線間にエアギャップが介在するように形成する工程とを備えている。
【0046】
本発明に係る第2の半導体装置の製造方法によると、下層の層間絶縁膜に対して、下層の層間絶縁膜のエッチングレートが第2の絶縁膜のエッチングレートよりも大きい条件でエッチングを行なって、下層の層間絶縁膜における金属配線間の領域を掘り下げるため、第1の絶縁膜の頂部には斜面が形成されないので、上層の層間絶縁膜が金属配線間に入り込み難くなる。このため、エアギャップの頂部を金属配線よりも上方に位置させて、電界が集中する金属配線の上端部間におけるエアギャップの体積を増大させることができるので、配線間容量を十分に低減できる。
【0047】
第1又は第2の半導体装置の製造方法において、エアギャップの頂部は、複数の金属配線よりも上方に位置していることが好ましい。
【0048】
このようにすると、電界が集中する金属配線の上端部間におけるエアギャップの体積を確実に増大させることができるので、配線間容量を確実に低減できる。
【0049】
第1又は第2の半導体装置の製造方法において、下層の層間絶縁膜は、無機成分を主成分とし且つ窒素及び炭素を含まない無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなり、第2の絶縁膜は、無機成分を主成分とし且つ窒素又は炭素を含む無機絶縁材料からなることが好ましい。
【0050】
このようにすると、下層の層間絶縁膜に対するエッチング時における下層の層間絶縁膜のエッチングレートを第2の絶縁膜のエッチングレートよりも大きくすることが容易になる。
【0051】
第1又は第2の半導体装置の製造方法において、下層の層間絶縁膜は、有機成分を主成分とする有機絶縁材料からなり、第2の絶縁膜は、無機成分を主成分とする無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなることが好ましい。
【0052】
このようにすると、下層の層間絶縁膜に対するエッチング時における下層の層間絶縁膜のエッチングレートを第2の絶縁膜のエッチングレートよりも大きくすることが容易になる。
【0053】
第1又は第2の半導体装置の製造方法において、下層の層間絶縁膜は、多孔質の無機又は有機の絶縁材料からなり、第2の絶縁膜は、無機成分を主成分とする無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなることが好ましい。
【0054】
このようにすると、下層の層間絶縁膜に対するエッチング時における下層の層間絶縁膜のエッチングレートを第2の絶縁膜のエッチングレートよりも大きくすることが容易になる。
【0055】
【発明の実施の形態】
(第1の実施形態)
以下、本発明の第1の実施形態に係る半導体装置及びその製造方法について、図1(a)〜(c)、図2(a)〜(c)、図3(a)〜(c)、図4(a)〜(c)及び図5(a)〜(c)を参照しながら説明する。
【0056】
まず、図1(a)に示すように、CVD法又は回転塗布法により、半導体基板100の上に絶縁性物質からなる下層の層間絶縁膜101を形成した後、図示は省略しているが、下層の層間絶縁膜101に、半導体基板100又は半導体基板100上の配線と接続されるプラグを形成する。
【0057】
次に、下層の層間絶縁膜101の上に、第1のバリアメタル層102、第1の金属膜103及び第2のバリアメタル層104を順次堆積する。第1のバリアメタル層102及び第2のバリアメタル層104は、スパッタリング法により堆積され、第1の金属膜103は、スパッタリング法、CVD法又はメッキ法により形成される。第1の金属膜103としては、アルミニウム合金、銅、金、銀、プラチナ等の低抵抗金属を用いることができ、第1のバリアメタル層102及び第2のバリアメタル層104としては、チタン窒化膜又はタンタル窒化膜等のような高融点金属の窒化膜を用いることができる。
【0058】
次に、図1(b)に示すように、CVD法又は回転塗布法により、第2のバリアメタル層104の上に、第1の絶縁膜105、第2の絶縁膜106及び第3の絶縁膜107を順次形成する。この場合、第2の絶縁膜106は第1の絶縁膜105と異なる材料からなり、第3の絶縁膜107は第2の絶縁膜106と異なる材料からなる。また、第2の絶縁膜106は、下層の層間絶縁膜101に対するエッチング時のエッチングレートが下層の層間絶縁膜101のエッチングレートよりも小さくなるような絶縁材料からなる。尚、下層の層間絶縁膜101、第1の絶縁膜105、第2の絶縁膜106及び第3の絶縁膜107の絶縁材料については後述する。
【0059】
次に、図1(c)に示すように、リソグラフィ技術を用いて、第3の絶縁膜107の上に第1のレジストパターン108を形成した後、図2(a)に示すように、第3の絶縁膜107、第2の絶縁膜106及び第1の絶縁膜105に対して第1のレジストパターン108をマスクにドライエッチングを行なって、プラグ用開口部109を形成する。
【0060】
次に、図2(b)に示すように、スパッタリング法、CVD法又はメッキ法により、第3の絶縁膜107の上に第2の金属膜110を堆積した後、図2(c)に示すように、CMP法により、第2の金属膜110における第3の絶縁膜107の上に存在する不要な部分を除去して、第2の金属膜110からなる接続プラグ111を形成する。
【0061】
次に、図3(a)に示すように、第3の絶縁膜107の上に第2のレジストパターン112を形成した後、図3(b)に示すように、第3の絶縁膜107に対して第2のレジストパターン112をマスクにドライエッチングを行なって、配線形状にパターン化された第3の絶縁膜107Aを形成する。
【0062】
次に、図3(c)に示すように、第2の絶縁膜106に対して、第2のレジストパターン112及びパターン化された第3の絶縁膜107Aをマスクにドライエッチングを行なって、配線形状にパターン化された第2の絶縁膜106Aを形成する。
【0063】
次に、図4(a)に示すように、第1の絶縁膜105に対して、第2のレジストパターン112、パターン化された第3の絶縁膜107A及び第2の絶縁膜106Aをマスクにドライエッチングを行なって、配線形状にパターン化された第1の絶縁膜105Aを形成する。これにより、パターン化された、第3の絶縁膜107A、第2の絶縁膜106A及び第1の絶縁膜105Aと、接続プラグ111からなる転写パターンが形成される。その後、アッシングにより第2のレジストパターン112を除去した後、洗浄を行なう。
【0064】
次に、図4(c)に示すように、第2のバリアメタル層104、第1の金属膜103及び第1のバリアメタル層102に対して、前述の転写パターンをマスクにドライエッチングを行なって、パターン化された、第2のバリアメタル層104A、第1の金属膜103A及び第1のバリアメタル層102Aからなる金属配線113を形成する。このようにすると、パターン化された第3の絶縁膜107Aはスパッタリングされるので、頂部に斜面を有する第3の絶縁膜107Bが形成される。
【0065】
次に、図5(a)に示すように、下層の層間絶縁膜101に対して、下層の層間絶縁膜101のエッチングレートが第2の絶縁膜106のエッチングレートよりも大きくなるような条件でドライエッチングを行なって、下層の層間絶縁膜101における金属配線113同士の間の領域を掘り下げる。このエッチング工程において、頂部に斜面を有する第3の絶縁膜107Bは除去されるが、パターン化された第2の絶縁膜106A及び第1の絶縁膜105Aは、矩形状の断面を維持している。すなわち、パターン化された第2の絶縁膜106A及び第1の絶縁膜105Aの頂部には斜面が形成されない。尚、このエッチング工程において、頂部に斜面を有する第3の絶縁膜107Bは、完全に除去されずに残存しても差し支えはない。
【0066】
次に、図5(b)に示すように、CVD法により、パターン化された第2の絶縁膜106A、接続プラグ111及び下層の層間絶縁膜101の上に全面に亘って上層の層間絶縁膜114を形成すると共に、該上層の層間絶縁膜114における金属配線113同士の間にエアギャップ115を形成する。この上層の層間絶縁膜114を形成する工程は、パターン化された第2の絶縁膜106A及び第1の絶縁膜105Aの頂部に斜面が形成されていない状態で行なわれるため、上層の層間絶縁膜114が金属配線113同士の間に入り込み難くなるので、エアギャップ115の頂部(断面が三角形状の部分)は金属配線113よりも上方に位置する。
【0067】
次に、図5(c)に示すように、CMP法により、上層の層間絶縁膜114を平坦化すると、エアギャップ配線が得られる。その後、前述のシーケンスを繰り返し行なうことにより、多層配線構造を有する半導体装置が得られる。
【0068】
図6(a)は第1又は第2の従来例に係る半導体装置の断面構造を示し、図6(b)は第1の実施形態に係る半導体装置の断面構造を示している。
【0069】
図6(a)から明らかなように、第1又は第2の従来例に係る半導体装置においては、パターン化された絶縁膜15A(35A)の頂部に斜面が形成されているため、上層の層間絶縁膜22(38)が金属配線21(37)同士の間に入り込み易いので、主要部(断面が矩形状の部分)23a(39a)と頂部(断面が三角形状の部分)23b(39b)とからなるエアギャップ23(39)の高さh1 は金属配線21(37)のエアギャップ底部からの高さh0 に比べて若干大きい程度である。従って、エアギャップ23(39)の頂部23b(39b)は金属配線21(39)の側方に位置している。
【0070】
これに対して、図6(b)から明らかなように、第1の実施形態に係る半導体装置においては、パターン化された第2の絶縁膜106A及び第1の絶縁膜105Aの頂部には斜面が形成されていないため、上層の層間絶縁膜114が金属配線113同士の間に入り込み難いので、主要部(断面が矩形状の部分)115aと頂部(断面が三角形状の部分)115bとからなるエアギャップ115の高さh2 は金属配線113のエアギャップ底部からの高さh0 に比べて著しく大きい。これに伴って、エアギャップ115の頂部115bは金属配線113よりも上方に位置している。
【0071】
第1の実施形態によると、エアギャップ115の頂部115bが金属配線113よりも上方に位置しているため、電界が集中する金属配線113の上端部間におけるエアギャップ115の体積が増大するので、配線間容量を十分に低減することができ、これによって、半導体装置の性能及び信頼性を向上させることができる。
【0072】
(第2の実施形態)
以下、本発明の第2の実施形態に係る半導体装置及びその製造方法について、図7(a)〜(c)、図8(a)〜(c)、図9(a)〜(c)及び図10(a)〜(c)を参照しながら説明する。
【0073】
まず、図7(a)に示すように、第1の実施形態と同様、CVD法又は回転塗布法により、半導体基板200の上に絶縁性物質からなる下層の層間絶縁膜201を形成した後、図示は省略しているが、下層の層間絶縁膜201に、半導体基板200又は半導体基板200上の配線と接続されるプラグを形成する。その後、下層の層間絶縁膜201の上に、第1のバリアメタル層202、第1の金属膜203及び第2のバリアメタル層204を順次堆積する。
【0074】
次に、図7(b)に示すように、CVD法又は回転塗布法により、第2のバリアメタル層204の上に、第1の絶縁膜205及び第2の絶縁膜206を順次形成する。この場合、第2の絶縁膜206は第1の絶縁膜205と異なる材料からなる。また、第2の絶縁膜206は、下層の層間絶縁膜201に対するエッチング時のエッチングレートが下層の層間絶縁膜201のエッチングレートよりも小さくなるような絶縁材料からなる。尚、下層の層間絶縁膜201、第1の絶縁膜205及び第2の絶縁膜206の絶縁材料については後述する。
【0075】
次に、図7(c)に示すように、第2の絶縁膜206の上に第1のレジストパターン207を形成した後、図8(a)に示すように、第2の絶縁膜206及び第1の絶縁膜205に対して第1のレジストパターン207をマスクにドライエッチングを行なって、配線形状にパターン化された第2の絶縁膜206A及び第1の絶縁膜205Aを形成する。これにより、パターン化された第2の絶縁膜206A及び第1の絶縁膜205Aからなる転写パターンが形成される。その後、アッシングにより第1のレジストパターン207を除去した後、洗浄を行なう。
【0076】
次に、図8(b)に示すように、第2のバリアメタル層204、第1の金属膜203及び第1のバリアメタル層202に対して、前述の転写パターンをマスクにドライエッチングを行なって、パターン化された、第2のバリアメタル層204A、第1の金属膜203A及び第1のバリアメタル層202Aからなる金属配線208を形成する。
【0077】
次に、図8(c)に示すように、下層の層間絶縁膜201に対して、下層の層間絶縁膜201のエッチングレートが第2の絶縁膜206のエッチングレートよりも大きくなるような条件でドライエッチングを行なって、下層の層間絶縁膜201における金属配線208同士の間の領域を掘り下げる。このエッチング工程において、パターン化された第2の絶縁膜206A及び第1の絶縁膜205Aは、矩形状の断面を維持している。すなわち、パターン化された第2の絶縁膜206A及び第1の絶縁膜205Aの頂部には斜面が形成されない。
【0078】
次に、図9(a)に示すように、CVD法により、金属配線208及び下層の層間絶縁膜201の上に全面に亘って上層の層間絶縁膜209を形成すると共に、該上層の層間絶縁膜209における金属配線208同士の間にエアギャップ210を形成する。この上層の層間絶縁膜209を形成する工程は、パターン化された第2の絶縁膜206A及び第1の絶縁膜205Aの頂部に斜面が形成されていない状態で行なわれるため、上層の層間絶縁膜209が金属配線208同士の間に入り込み難くなるので、エアギャップ210の頂部(断面が三角形状の部分)は金属配線208よりも上方に位置する。
【0079】
次に、図9(b)に示すように、CMP法により、上層の層間絶縁膜209を平坦化した後、図9(c)に示すように、上層の層間絶縁膜209の上に第2のレジストパターン211を形成する。
【0080】
次に、図10(a)に示すように、上層の層間絶縁膜209に対して第2のレジストパターン211をマスクにドライエッチングを行なって、上層の層間絶縁膜209にプラグ用開口部212を形成した後、アッシングにより第2のレジストパターン211を除去する。
【0081】
次に、図10(b)に示すように、スパッタリング法、CVD法又はメッキ法により、上層の層間絶縁膜209の上に第2の金属膜213をプラグ用開口部212が充填されるように堆積する。
【0082】
次に、図10(c)に示すように、CMP法により、第2の金属膜213における上層の層間絶縁膜209の上に存在する不要部分を除去して、第2の金属膜213からなる接続プラグ214を形成すると、エアギャップ配線が得られる。その後、前述のシーケンスを繰り返し行なうことにより、多層配線構造を有する半導体装置が得られる。
【0083】
第2の実施形態によると、エアギャップ210の頂部が金属配線208よりも上方に位置しているため、電界が集中する金属配線208の上端部間におけるエアギャップ210の体積が増大するので、配線間容量を十分に低減することができ、これによって、半導体装置の性能及び信頼性を向上させることができる。
【0084】
(下層及び上層の層間絶縁膜並びに第1、第2及び第3の絶縁膜を構成する絶縁材料)
以下、第1及び第2の実施形態における、下層の層間絶縁膜101(201)、上層の層間絶縁膜114(209)、第1の絶縁膜105(205)、第2の絶縁膜106(206)及び第1の実施形態における第3の絶縁膜107を構成する絶縁材料の組み合わせについて具体的に説明する。尚、以下の説明は、特に言及しない限り、第1及び第2の実施形態に共通である。
【0085】
<第1の組み合わせ>
第1の組み合わせは、下層の層間絶縁膜が、無機成分を主成分とし且つ窒素及び炭素を含まない無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなり、第2の絶縁膜が、無機成分を主成分とし且つ窒素又は炭素を含む無機絶縁材料からなる場合である。
【0086】
下層の層間絶縁膜としては、シリコン酸化膜若しくはシリコン酸化フッ化膜等の無機絶縁膜、又は水素原子若しくはメチル基等の炭化水素化合物を含むシリコン酸化膜等のハイブリッド絶縁膜を用いる。この場合、上層の層間絶縁膜としても、シリコン酸化膜若しくはシリコン酸化フッ化膜等の無機絶縁膜、又は水素原子若しくはメチル基等の炭化水素化合物を含むシリコン酸化膜等のハイブリッド絶縁膜を用いる。
【0087】
第2の絶縁膜としては、シリコン窒化膜、シリコン酸化窒化膜、シリコン炭化膜又はシリコン酸化炭化膜等の窒素又は炭素を含む無機絶縁膜を用いる。
【0088】
このようにすると、下層の層間絶縁膜に対するドライエッチング工程において、第2の絶縁膜のエッチング耐性を大きくできるので、下層の層間絶縁膜のエッチングレートを第2の絶縁膜のエッチングレートよりも大きくすることが容易である。
【0089】
尚、第1の絶縁膜としては、シリコン酸化膜、シリコン酸化フッ化膜、水素原子若しくはメチル基等の炭化水素化合物を含むシリコン酸化膜、又は有機成分を主成分とするいわゆるLow−k膜等を用いることができる。
【0090】
また、第1の実施形態における第3の絶縁膜としては、シリコン酸化膜、シリコン酸化フッ化膜、水素原子若しくはメチル基等の炭化水素化合物を含むシリコン酸化膜、又は有機成分を主成分とするいわゆるLow−k膜等を用いることができる。
【0091】
<第2の組み合わせ>
第2の組み合わせは、下層の層間絶縁膜が、有機成分を主成分とする有機絶縁材料からなり、第2の絶縁膜が、無機成分を主成分とする無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなる場合である。
【0092】
下層の層間絶縁膜としては、例えばアロマティクポリマー等の有機ポリマーからなる有機膜を用いる。この場合、上層の層間絶縁膜としては、有機膜、無機膜又はハイブリッド膜を用いることができる。上層の層間絶縁膜として有機膜を用いると、第1又は第2の実施形態に係る配線構造が繰り返えされてなる多層配線構造を実現でき、上層の層間絶縁膜として無機膜又はハイブリッド膜を用いると、層間絶縁膜の層毎に膜構成を最適化することができる。
【0093】
第2の絶縁膜としては、シリコン酸化膜、シリコン酸化フッ化膜、シリコン窒化膜、シリコン酸化窒化膜、シリコン炭化膜若しくはシリコン酸化炭化膜等の無機絶縁膜、又は水素原子若しくはメチル基等の炭化水素化合物を含むシリコン酸化膜等のハイブリッド絶縁膜を用いる。
【0094】
このようにすると、下層の層間絶縁膜に対するドライエッチング工程において、第2の絶縁膜のエッチング耐性を大きくできるので、下層の層間絶縁膜のエッチングレートを第2の絶縁膜のエッチングレートよりも大きくすることが容易である。
【0095】
また、第1の組み合わせに比べて誘電率が低い層間絶縁膜を形成することができるので、より高性能な低容量多層配線構造を実現できる。
【0096】
尚、第1の絶縁膜としては、シリコン酸化膜、シリコン酸化フッ化膜、水素原子若しくはメチル基等の炭化水素化合物を含むシリコン酸化膜、有機成分を主成分とするいわゆるLow−k膜、又は微小な空孔を有するいわゆるポーラス膜等を用いることができる。
【0097】
また、第1の実施形態における第3の絶縁膜としては、シリコン酸化膜、シリコン酸化フッ化膜、水素原子若しくはメチル基等の炭化水素化合物を含むシリコン酸化膜、有機成分を主成分とするいわゆるLow−k膜、又は微小な空孔を有するいわゆる多孔質膜(ポーラス膜)等を用いることができる。
【0098】
<第3の組み合わせ>
第3の組み合わせは、下層の層間絶縁膜が、多孔質の無機又は有機の絶縁材料からなり、第2の絶縁膜が、無機成分を主成分とする無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなる場合である。
【0099】
下層の層間絶縁膜としては、微小な空孔を有する無機又は有機の多孔質膜を用いることができる。
【0100】
第2の絶縁膜としては、シリコン酸化膜、シリコン酸化フッ化膜、シリコン窒化膜、シリコン酸化窒化膜、シリコン炭化膜若しくはシリコン酸化炭化膜等の無機絶縁膜、又は水素原子若しくはメチル基等の炭化水素化合物を含むシリコン酸化膜等のハイブリッド絶縁膜を用いる。
【0101】
このようにすると、下層の層間絶縁膜に対するドライエッチング工程において、第2の絶縁膜のエッチング耐性を大きくできるので、下層の層間絶縁膜のエッチングレートを第2の絶縁膜のエッチングレートよりも大きくすることが容易である。
【0102】
また、第1及び第2のの組み合わせに比べて誘電率が低い層間絶縁膜を形成することができるので、より一層高性能な低容量多層配線構造を実現できる。
【0103】
尚、第1の絶縁膜としては、シリコン酸化膜、シリコン酸化フッ化膜、水素原子若しくはメチル基等の炭化水素化合物を含むシリコン酸化膜、有機成分を主成分とするいわゆるLow−k膜、又は微小な空孔を有するいわゆるポーラス膜等を用いることができる。
【0104】
また、第1の実施形態における第3の絶縁膜としては、シリコン酸化膜、シリコン酸化フッ化膜、水素原子若しくはメチル基等の炭化水素化合物を含むシリコン酸化膜、有機成分を主成分とするいわゆるLow−k膜、又は微小な空孔を有するいわゆる多孔質膜(ポーラス膜)等を用いることができる。
【0105】
【発明の効果】
本発明に係る半導体装置によると、エアギャップの頂部は金属配線よりも上方に位置しているため、電界が集中する金属配線の上端部間におけるエアギャップの体積が増大するので、配線間容量を十分に低減することができ、これによって、半導体装置の性能及び信頼性を向上させることができる。
【0106】
本発明に係る第1又は第2の半導体装置の製造方法によると、下層の層間絶縁膜に対して、下層の層間絶縁膜のエッチングレートが第2の絶縁膜のエッチングレートよりも大きい条件でエッチングを行なって、下層の層間絶縁膜における金属配線間の領域を掘り下げるため、エアギャップの頂部を金属配線よりも上方に位置させて、電界が集中する金属配線の上端部間におけるエアギャップの体積を増大させることができるので、配線間容量を十分に低減できる。
【図面の簡単な説明】
【図1】(a)〜(c)は、第1の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図2】(a)〜(c)は、第1の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図3】(a)〜(c)は、第1の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図4】(a)〜(c)は、第1の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図5】(a)、(b)は、第1の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図6】(a)は、第1又は第2の従来例に係る半導体装置の断面図であり、(b)は第1の実施形態に係る半導体装置の断面図である。
【図7】(a)〜(c)は、第2の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図8】(a)〜(c)は、第2の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図9】(a)〜(c)は、第2の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図10】(a)〜(c)は、第2の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図11】(a)〜(c)は、第1の従来例に係る半導体装置の製造方法の各工程を示す断面図である。
【図12】(a)〜(c)は、第1の従来例に従来の半導体装置の製造方法の各工程を示す断面図である。
【図13】(a)〜(c)は、第1の従来例に係る半導体装置の製造方法の各工程を示す断面図である。
【図14】(a)〜(c)は、第1の従来例に係る半導体装置の製造方法の各工程を示す断面図である。
【図15】(a)〜(c)は、第2の従来例に係る半導体装置の製造方法の各工程を示す断面図である。
【図16】(a)〜(c)は、第2の従来例に従来の半導体装置の製造方法の各工程を示す断面図である。
【図17】(a)〜(c)は、第2の従来例に係る半導体装置の製造方法の各工程を示す断面図である。
【図18】(a)、(b)は、第2の従来例に係る半導体装置の製造方法の各工程を示す断面図である。
【符号の説明】
100 半導体基板
101 下層の層間絶縁膜
102 第1のバリアメタル層
103 第1の金属膜
104 第2のバリアメタル層
105 第1の絶縁膜
105A パターン化された第1の絶縁膜
106 第2の絶縁膜
106A パターン化された第2の絶縁膜
107 第3の絶縁膜
107A パターン化された第3の絶縁膜
108 第1のレジストパターン
109 プラグ用開口部
110 第2の金属膜
111 接続プラグ
112 第2のレジストパターン
113 金属配線
114 上層の層間絶縁膜
115 エアギャップ
115a 主要部
115b 頂部
200 半導体基板
201 下層の層間絶縁膜
202 第1のバリアメタル層
203 第1の金属膜
204 第2のバリアメタル層
205 第1の絶縁膜
205A パターン化された第1の絶縁膜
206 第2の絶縁膜
206A パターン化された第2の絶縁膜
207 第1のレジストパターン
208 金属配線
209 上層の層間絶縁膜
210 エアギャップ
211 第2のレジストパターン
212 プラグ用開口部
213 第2の金属膜
214 接続プラグ
Claims (11)
- 半導体基板上に設けられた下層の層間絶縁膜の上に形成された複数の金属配線と、
前記複数の金属配線の上に第1の絶縁膜を介して設けられ、前記下層の層間絶縁膜とは異なる材料からなる第2の絶縁膜と、
前記複数の金属配線及び前記第2の絶縁膜を覆うように設けられ、前記複数の金属配線同士の間にエアギャップを有する上層の層間絶縁膜とを備え、
前記エアギャップの頂部は、前記複数の金属配線よりも上方に位置し、
前記エアギャップの下端部は、前記金属配線の下端部よりも下方に位置していることを特徴とする半導体装置。 - 前記下層の層間絶縁膜における前記複数の金属配線間の領域はエッチングにより掘り下げられており、
前記下層の層間絶縁膜に対するエッチング時における前記下層の層間絶縁膜のエッチングレートは前記第2の絶縁膜のエッチングレートよりも大きいことを特徴とする請求項1に記載の半導体装置。 - 前記下層の層間絶縁膜は、無機成分を主成分とし且つ窒素及び炭素を含まない無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなり、
前記第2の絶縁膜は、無機成分を主成分とし且つ窒素又は炭素を含む無機絶縁材料からなることを特徴とする請求項1又は2に記載の半導体装置。 - 前記下層の層間絶縁膜は、有機成分を主成分とする有機絶縁材料からなり、
前記第2の絶縁膜は、無機成分を主成分とする無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなることを特徴とする請求項1又は2に記載の半導体装置。 - 前記下層の層間絶縁膜は、多孔質の無機又は有機の絶縁材料からなり、
前記第2の絶縁膜は、無機成分を主成分とする無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなることを特徴とする請求項1又は2に記載の半導体装置。 - 半導体基板上に設けられた下層の層間絶縁膜の上に第1の金属膜を堆積する工程と、
前記第1の金属膜の上に第1の絶縁膜を介して、前記下層の層間絶縁膜と異なる材料からなる第2の絶縁膜を形成する工程と、
前記第2の絶縁膜及び第1の絶縁膜に接続プラグ用開口部を形成する工程と、
前記接続プラグ用開口部に第2の金属膜を埋め込んで接続プラグを形成する工程と、
前記第2の絶縁膜及び第1の絶縁膜に対して、前記第2の絶縁膜上に形成され配線パターンを有するマスクパターンをマスクにエッチングを行なって、パターン化された前記第2の絶縁膜及び第1の絶縁膜と前記接続プラグとを有する転写パターンを形成する工程と、
前記第1の金属膜に対して前記転写パターンをマスクにエッチングを行なって、前記第1の金属膜からなる金属配線を形成する工程と、
前記下層の層間絶縁膜に対して、前記下層の層間絶縁膜のエッチングレートが前記第2の絶縁膜のエッチングレートよりも大きい条件でエッチングを行なって、前記下層の層間絶縁膜における前記金属配線間の領域を掘り下げる工程と、
前記下層の層間絶縁膜の上に上層の層間絶縁膜を、パターン化された前記第2の絶縁膜を覆い且つ前記金属配線間にエアギャップが介在するように形成する工程とを備えていることを特徴とする半導体装置の製造方法。 - 半導体基板上に設けられた下層の層間絶縁膜の上に第1の金属膜を堆積する工程と、
前記第1の金属膜の上に第1の絶縁膜を介して、前記下層の層間絶縁膜と異なる材料からなる第2の絶縁膜を形成する工程と、
前記第2の絶縁膜及び第1の絶縁膜に対して、前記第2の絶縁膜上に形成され配線パターンを有するマスクパターンをマスクにエッチングを行なって、パターン化された前記第2の絶縁膜及び第1の絶縁膜を有する転写パターンを形成する工程と、
前記第1の金属膜に対して前記転写パターンをマスクにエッチングを行なって、前記第1の金属膜からなる金属配線を形成する工程と、
前記下層の層間絶縁膜に対して、前記下層の層間絶縁膜のエッチングレートが前記第2の絶縁膜のエッチングレートよりも大きい条件でエッチングを行なって、前記下層の層間絶縁膜における前記金属配線間の領域を掘り下げる工程と、
前記下層の層間絶縁膜の上に上層の層間絶縁膜を、パターン化された前記第2の絶縁膜を覆い且つ前記金属配線間にエアギャップが介在するように形成する工程とを備えていることを特徴とする半導体装置の製造方法。 - 前記エアギャップの頂部は、前記複数の金属配線よりも上方に位置していることを特徴とする請求項6又は7に記載の半導体装置の製造方法。
- 前記下層の層間絶縁膜は、無機成分を主成分とし且つ窒素及び炭素を含まない無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなり
前記第2の絶縁膜は、無機成分を主成分とし且つ窒素又は炭素を含む無機絶縁材料からなることを特徴とする請求項6又は7に記載の半導体装置の製造方法。 - 前記下層の層間絶縁膜は、有機成分を主成分とする有機絶縁
材料からなり、
前記第2の絶縁膜は、無機成分を主成分とする無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなることを特徴とする請求項6又は7に記載の半導体装置の製造方法。 - 前記下層の層間絶縁膜は、多孔質の無機又は有機の絶縁材料からなり、
前記第2の絶縁膜は、無機成分を主成分とする無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなることを特徴とする請求項6又は7に記載の半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000350992A JP3654830B2 (ja) | 2000-11-17 | 2000-11-17 | 半導体装置及びその製造方法 |
US09/987,340 US20020060354A1 (en) | 2000-11-17 | 2001-11-14 | Semiconductor device and method for fabricating the same |
TW090128344A TW536777B (en) | 2000-11-17 | 2001-11-15 | Semiconductor device and method for fabricating the same |
US10/251,975 US6762120B2 (en) | 2000-11-17 | 2002-09-23 | Semiconductor device and method for fabricating the same |
US10/864,345 US20040224493A1 (en) | 2000-11-17 | 2004-06-10 | Semiconductor device and method for fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000350992A JP3654830B2 (ja) | 2000-11-17 | 2000-11-17 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002158280A JP2002158280A (ja) | 2002-05-31 |
JP3654830B2 true JP3654830B2 (ja) | 2005-06-02 |
Family
ID=18824123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000350992A Expired - Lifetime JP3654830B2 (ja) | 2000-11-17 | 2000-11-17 | 半導体装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (3) | US20020060354A1 (ja) |
JP (1) | JP3654830B2 (ja) |
TW (1) | TW536777B (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6524948B2 (en) * | 2000-10-13 | 2003-02-25 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
JP3588582B2 (ja) * | 2000-10-20 | 2004-11-10 | 松下電器産業株式会社 | 半導体装置の製造方法 |
JP3654830B2 (ja) * | 2000-11-17 | 2005-06-02 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
US6917109B2 (en) * | 2002-11-15 | 2005-07-12 | United Micorelectronics, Corp. | Air gap structure and formation method for reducing undesired capacitive coupling between interconnects in an integrated circuit device |
US7138329B2 (en) * | 2002-11-15 | 2006-11-21 | United Microelectronics Corporation | Air gap for tungsten/aluminum plug applications |
US7449407B2 (en) * | 2002-11-15 | 2008-11-11 | United Microelectronics Corporation | Air gap for dual damascene applications |
US7009272B2 (en) * | 2002-12-28 | 2006-03-07 | Intel Corporation | PECVD air gap integration |
US20050191860A1 (en) * | 2003-06-20 | 2005-09-01 | Matsushita Electric Industrial Co., Ltd. | Method for forming semiconductor device |
US6875685B1 (en) | 2003-10-24 | 2005-04-05 | International Business Machines Corporation | Method of forming gas dielectric with support structure |
DE102004037336B4 (de) * | 2004-08-02 | 2006-09-21 | Infineon Technologies Ag | Verfahren zum Herstellen einer Schicht-Anordnung und Schicht-Anordnung |
JP5180426B2 (ja) * | 2005-03-11 | 2013-04-10 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP5204370B2 (ja) * | 2005-03-17 | 2013-06-05 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP4679193B2 (ja) * | 2005-03-22 | 2011-04-27 | 株式会社東芝 | 半導体装置の製造方法及び半導体装置 |
JP4751083B2 (ja) * | 2005-03-25 | 2011-08-17 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP2009194286A (ja) * | 2008-02-18 | 2009-08-27 | Panasonic Corp | 半導体装置及びその製造方法 |
US8497203B2 (en) | 2010-08-13 | 2013-07-30 | International Business Machines Corporation | Semiconductor structures and methods of manufacture |
KR20120025315A (ko) * | 2010-09-07 | 2012-03-15 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
CN103633016B (zh) * | 2012-08-23 | 2016-08-03 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
JP5932604B2 (ja) * | 2012-10-24 | 2016-06-08 | 株式会社東芝 | 半導体装置及びその製造方法 |
KR102003881B1 (ko) * | 2013-02-13 | 2019-10-17 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
CN103151301A (zh) * | 2013-02-25 | 2013-06-12 | 上海宏力半导体制造有限公司 | 半导体器件的形成方法 |
US9401305B2 (en) * | 2014-11-05 | 2016-07-26 | Sandisk Technologies Llc | Air gaps structures for damascene metal patterning |
CN106601667B (zh) * | 2016-12-20 | 2019-08-20 | 上海集成电路研发中心有限公司 | 一种具有空气隙的金属互连层结构及其制备方法 |
US11976002B2 (en) * | 2021-01-05 | 2024-05-07 | Applied Materials, Inc. | Methods for encapsulating silver mirrors on optical structures |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5461003A (en) | 1994-05-27 | 1995-10-24 | Texas Instruments Incorporated | Multilevel interconnect structure with air gaps formed between metal leads |
JPH1117005A (ja) * | 1997-06-20 | 1999-01-22 | Nec Corp | 半導体装置及びその製造方法 |
US6184121B1 (en) | 1997-07-10 | 2001-02-06 | International Business Machines Corporation | Chip interconnect wiring structure with low dielectric constant insulator and methods for fabricating the same |
US6242336B1 (en) * | 1997-11-06 | 2001-06-05 | Matsushita Electronics Corporation | Semiconductor device having multilevel interconnection structure and method for fabricating the same |
JP2000174116A (ja) * | 1998-12-03 | 2000-06-23 | Nec Corp | 半導体装置及びその製造方法 |
US6130151A (en) | 1999-05-07 | 2000-10-10 | Taiwan Semiconductor Manufacturing Company | Method of manufacturing air gap in multilevel interconnection |
JP2002026016A (ja) * | 2000-07-13 | 2002-01-25 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP3588582B2 (ja) * | 2000-10-20 | 2004-11-10 | 松下電器産業株式会社 | 半導体装置の製造方法 |
JP3686325B2 (ja) * | 2000-10-26 | 2005-08-24 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
JP3654830B2 (ja) * | 2000-11-17 | 2005-06-02 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
-
2000
- 2000-11-17 JP JP2000350992A patent/JP3654830B2/ja not_active Expired - Lifetime
-
2001
- 2001-11-14 US US09/987,340 patent/US20020060354A1/en not_active Abandoned
- 2001-11-15 TW TW090128344A patent/TW536777B/zh not_active IP Right Cessation
-
2002
- 2002-09-23 US US10/251,975 patent/US6762120B2/en not_active Expired - Fee Related
-
2004
- 2004-06-10 US US10/864,345 patent/US20040224493A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
TW536777B (en) | 2003-06-11 |
US20040224493A1 (en) | 2004-11-11 |
US6762120B2 (en) | 2004-07-13 |
JP2002158280A (ja) | 2002-05-31 |
US20020060354A1 (en) | 2002-05-23 |
US20030022481A1 (en) | 2003-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3654830B2 (ja) | 半導体装置及びその製造方法 | |
US6426249B1 (en) | Buried metal dual damascene plate capacitor | |
EP2264758B1 (en) | Interconnection structure in semiconductor device | |
JP2934353B2 (ja) | 半導体装置およびその製造方法 | |
JP2910713B2 (ja) | 半導体装置の製造方法 | |
JP4169150B2 (ja) | 犠牲ハードマスクを用いて金属パターンを形成する方法 | |
US5891805A (en) | Method of forming contacts | |
US6960834B2 (en) | Semiconductor device having multi-layer interconnection structure and method of manufacturing the same | |
US20060003577A1 (en) | Method of manufacturing a semiconductor device | |
JP2002313910A (ja) | 半導体装置とその製造方法 | |
JP3214475B2 (ja) | デュアルダマシン配線の形成方法 | |
JPH11186391A (ja) | 半導体装置およびその製造方法 | |
US6974770B2 (en) | Self-aligned mask to reduce cell layout area | |
JP3461761B2 (ja) | 半導体装置の製造方法 | |
US20120309164A1 (en) | Method for manufacturing semiconductor device | |
JP3102382B2 (ja) | 半導体装置およびその製造方法 | |
JP3525788B2 (ja) | 半導体装置の製造方法 | |
JP3403052B2 (ja) | 半導体装置及びその製造方法 | |
WO2000035000A1 (en) | Ultra high-speed semiconductor integrated circuit interconnect structure and fabrication method using free-space dielectric | |
JP3606272B2 (ja) | 配線構造の形成方法 | |
JP4207113B2 (ja) | 配線構造の形成方法 | |
JP2004356315A (ja) | 半導体装置及びその製造方法 | |
JPH08203899A (ja) | 半導体装置の製造方法 | |
JPH11307629A (ja) | 半導体装置の製造方法 | |
JP2002134609A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050301 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3654830 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140311 Year of fee payment: 9 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |