JP3654830B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3654830B2 JP3654830B2 JP2000350992A JP2000350992A JP3654830B2 JP 3654830 B2 JP3654830 B2 JP 3654830B2 JP 2000350992 A JP2000350992 A JP 2000350992A JP 2000350992 A JP2000350992 A JP 2000350992A JP 3654830 B2 JP3654830 B2 JP 3654830B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- film
- lower interlayer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、エアギャップを有する金属配線を備えた半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
以下、エアギャップを有する金属配線を備えた第１の従来例に係る半導体装置及びその製造方法について、図１１（ａ）〜（ｃ）、図１２（ａ）〜（ｃ）、図１３（ａ）〜（ｃ）及び図１４（ａ）〜（ｃ）を参照しながら説明する。
【０００３】
まず、図１１（ａ）に示すように、化学気相蒸着（ＣＶＤ：Chemical Vapor Deposition ）法又は回転塗布法により、半導体基板１０の上に絶縁性物質からなる下層の層間絶縁膜１１を形成した後、図示は省略しているが、下層の層間絶縁膜１１に、半導体基板１０又は半導体基板１０上の配線と接続されるプラグを形成する。
【０００４】
次に、下層の層間絶縁膜１１の上に、第１のバリアメタル層１２、第１の金属膜１３及び第２のバリアメタル層１４を順次堆積する。第１のバリアメタル層１２及び第２のバリアメタル層１４は、スパッタリング法により堆積され、第１の金属膜１３は、スパッタリング法、ＣＶＤ法又はメッキ法により形成される。その後、ＣＶＤ法又は回転塗布法により、第２のバリアメタル層１４の上に絶縁膜１５を形成する。
【０００５】
次に、図１１（ｂ）に示すように、リソグラフィ技術を用いて、絶縁膜１５の上に第１のレジストパターン１６を形成した後、絶縁膜１５に対して第１のレジストパターン１６をマスクにドライエッチングを行なって、図１１（ｃ）に示すように、絶縁膜１５にプラグ用開口部１７を形成する。
【０００６】
次に、図１２（ａ）に示すように、スパッタリング法、ＣＶＤ法又はメッキ法により、絶縁膜１５の上に第２の金属膜１８をプラグ用開口部１７が充填されるように堆積する。
【０００７】
次に、図１２（ｂ）に示すように、化学機械研磨（CMP：Chemical Mechanical Polishing）法により、第２の金属膜１８における絶縁膜１５の上に存在する不要部分を除去して、第２の金属膜１８からなる接続プラグ１９を形成する。その後、図１２（ｃ）に示すように、絶縁膜１５に対してドライエッチングを行なって絶縁膜１５を薄膜化し、接続プラグ１９の上部を絶縁膜１５から突出させる。
【０００８】
次に、図１３（ａ）に示すように、リソグラフィ技術を用いて、絶縁膜１５の上に第２のレジストパターン２０を形成した後、図１３（ｂ）に示すように、絶縁膜１５に対して第２のレジストパターン２０をマスクにドライエッチングを行なって、配線形状にパターン化された絶縁膜１５Ａを形成する。
【０００９】
次に、図１３（ｃ）に示すように、第２のバリアメタル層１４、第１の金属膜１３及び第１のバリアメタル層１２に対して、第２のレジストパターン２０、パターン化された絶縁膜１５Ａ及び接続プラグ１９をマスクにドライエッチングを行なって、パターン化された、第２のバリアメタル層１４Ａ、第１の金属膜１３Ａ及び第１のバリアメタル層１２Ａからなる金属配線２１を形成する。このようにすると、パターン化された絶縁膜１５Ａの上に、ほぼ４５度の斜面（ファセット）を持つリッジ状のレジスト残り２２が形成されると共に、パターン化された絶縁膜１５Ａの頂部にも斜面が形成される。
【００１０】
尚、第１の従来例は、第２のバリアメタル層１４、第１の金属膜１３及び第１のバリアメタル層１２に対して、第２のレジストパターン２０、パターン化された絶縁膜１５Ａ及び接続プラグ１９をマスクにドライエッチングを行なって金属配線２１を形成する場合であったが、これに代えて、アッシングにより第２のレジストパターン２０を除去しておいてから、第２のバリアメタル層１４、第１の金属膜１３及び第１のバリアメタル層１２に対して、パターン化された絶縁膜１５Ａ及び接続プラグ１９をマスクにドライエッチングを行なって金属配線２１を形成してもよい。この場合には、ドライエッチングにより金属配線２１を形成する際に、パターン化された絶縁膜１５Ａがスパッタリングされるため、やはりパターン化された絶縁膜１５Ａの頂部に斜面が形成される。
【００１１】
次に、図１４（ａ）に示すように、ドライエッチングにより下層の層間絶縁膜１１における金属配線２１同士の間の領域を掘り下げる。このようにすると、レジスト残り２２は除去されるが、パターン化された絶縁膜１５Ａにレジスト残り２２が転写されるため、パターン化された絶縁膜１５Ａの斜面が拡大する。
【００１２】
次に、図１４（ｂ）に示すように、ＣＶＤ法により、接続プラグ１９、金属配線２１及び下層の層間絶縁膜１１の上に全面に亘って上層の層間絶縁膜２３を形成すると共に、該上層の層間絶縁膜２３における金属配線２１同士の間にエアギャップ（空隙）２４を形成する。
【００１３】
次に、図１４（ｃ）に示すように、ＣＭＰ法により、上層の層間絶縁膜２３を平坦化すると、エアギャップ配線が得られる。その後、前述のシーケンスを繰り返し行なうことにより、多層配線構造を有する半導体装置が得られる。
【００１４】
ところで、第１の従来例においては、パターン化された絶縁膜１５Ａの頂部に斜面が形成された状態で上層の層間絶縁膜２３を形成するため、上層の層間絶縁膜２３が、金属配線２１同士の間に入り込み易いので、エアギャップ２４の頂部（断面が三角形状の部分）は金属配線２１の側方に位置している。
【００１５】
以下、エアギャップを有する金属配線を備えた第２の従来例に係る半導体装置及びその製造方法について、図１５（ａ）〜（ｃ）、図１６（ａ）〜（ｃ）、図１７（ａ）〜（ｃ）、及び図１８（ａ）、（ｂ）を参照しながら説明する。
【００１６】
まず、図１５（ａ）に示すように、ＣＶＤ法又は回転塗布法により、半導体基板３０の上に絶縁性物質からなる下層の層間絶縁膜３１を形成した後、図示は省略しているが、下層の層間絶縁膜３１に、半導体基板３０又は半導体基板３０上の配線と接続されるプラグを形成する。
【００１７】
次に、下層の層間絶縁膜３１の上に、第１のバリアメタル層３２、第１の金属膜３３及び第２のバリアメタル層３４を順次堆積する。第１のバリアメタル層３２及び第２のバリアメタル層３４は、スパッタリング法により堆積され、第１の金属膜３３は、スパッタリング法、ＣＶＤ法又はメッキ法により形成される。その後、ＣＶＤ法又は回転塗布法により、第２のバリアメタル層３４の上に絶縁膜３５を形成する。
【００１８】
次に、図１５（ｂ）に示すように、リソグラフィ技術を用いて、絶縁膜３５の上に第１のレジストパターン３６を形成した後、図１５（ｃ）に示すように、絶縁膜３５に対して第１のレジストパターン３６をマスクにドライエッチングを行なって、配線形状にパターン化された絶縁膜３５Ａを形成し、その後、アッシングにより第１のレジストパターン３６を除去する。
【００１９】
次に、図１６（ａ）に示すように、第２のバリアメタル層３４、第１の金属膜３３及び第１のバリアメタル層３２に対してパターン化された絶縁膜３５Ａをマスクにドライエッチングを行なって、パターン化された、第２のバリアメタル層３４Ａ、第１の金属膜３３Ａ及び第１のバリアメタル層３２Ａからなる金属配線３７を形成する。このようにすると、ドライエッチングにより金属配線３７を形成する際に、パターン化された絶縁膜３５Ａがスパッタリングされるので、パターン化された絶縁膜３５Ａの頂部に斜面が形成される。
【００２０】
次に、図１６（ｂ）に示すように、ドライエッチングにより下層の層間絶縁膜３１における金属配線３７同士の間を掘り下げる。このようにすると、パターン化された絶縁膜３５Ａは、斜面を有した状態で薄膜化される。
【００２１】
次に、図１６（ｃ）に示すように、ＣＶＤ法により、金属配線３７及び下層の層間絶縁膜３１の上に全面に亘って上層の層間絶縁膜３８を形成すると共に、該上層の層間絶縁膜３８における金属配線３７同士の間にエアギャップ３９を形成する。
【００２２】
次に、図１７（ａ）に示すように、ＣＭＰ法により、上層の層間絶縁膜３８を平坦化した後、図１７（ｂ）に示すように、上層の層間絶縁膜３８の上に第２のレジストパターン４０を形成する。
【００２３】
次に、図１７（ｃ）に示すように、上層の層間絶縁膜３８に対して第２のレジストパターン４０をマスクにドライエッチングを行なって、上層の層間絶縁膜３８にプラグ用開口部４１を形成した後、アッシングにより第２のレジストパターン４０を除去する。
【００２４】
次に、図１８（ａ）に示すように、スパッタリング法、ＣＶＤ法又はメッキ法により、上層の層間絶縁膜３８の上に第２の金属膜４２をプラグ用開口部４１が充填されるように堆積する。
【００２５】
次に、図１８（ｂ）に示すように、ＣＭＰ法により、第２の金属膜４２における上層の層間絶縁膜３８の上に存在する不要部分を除去して、第２の金属膜４２からなる接続プラグ４３を形成すると、エアギャップ配線が得られる。その後、前述のシーケンスを繰り返し行なうことにより、多層配線構造を有する半導体装置が得られる。
【００２６】
ところで、第２の従来例においては、パターン化された絶縁膜３５Ａの頂部に斜面が形成された状態で上層の層間絶縁膜３８を形成するため、上層の層間絶縁膜３８が、金属配線３７同士の間に入り込み易いので、エアギャップ３９の頂部（断面が三角形状の部分）は金属配線３７の側方に位置している。
【００２７】
【発明が解決しようとする課題】
ところで、隣り合う金属配線２１、３７間に電位差が生じると、各金属配線２１、３７の上下両端部のエッジに電界が集中するので、配線間容量が増大してしまうという問題がある。
【００２８】
そこで、第１及び第２の従来例においては、下層の層間絶縁膜１１、３１における金属配線２１、３７同士の間の領域を掘り下げておいてから上層の層間絶縁膜２３、３８を形成することにより、エアギャップ２４、３９の下端部を金属配線２１、３７の下端部よりも下側に位置させ、これによって、配線間容量の低減を図っている。
【００２９】
ところが、第１の従来例によると、図１４（ｂ）及び（ｃ）に示すように、エアギャップ２４の頂部は金属配線２１の側方に位置し、また、第２の従来例によると、図１８（ｂ）に示すように、エアギャップ３９の頂部は金属配線３７の側方に位置している。このため、上層の層間絶縁膜２３、３８における金属配線２１、３７の上端部同士の間の領域においては、エアギャップ２４、３９の体積が低減している。
【００３０】
従って、第１及び第２の従来例においては、電界が集中する金属配線２１、３７の上端部同士の間においては、エアギャップ２４、３９の体積が低減してしまうので、配線間容量を十分に低減することができない。すなわち、第１及び第２の従来例においては、エアギャップを有する金属配線構造を採用すると共に、下層の層間絶縁膜１１、３１における金属配線２１、３７同士の間の領域を掘り下げておいてから上層の層間絶縁膜２３、３８を形成することにより、配線間容量の低減を図っているが、配線間容量を十分に低減することができないという問題がある。
【００３１】
前記に鑑み、本発明は、エアギャップを有する金属配線構造を備えた半導体装置の配線間容量を確実に低減できるようにすることを目的とする。
【００３２】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る半導体装置は、半導体基板上に設けられた下層の層間絶縁膜の上に形成された複数の金属配線と、複数の金属配線を覆うように設けられ、複数の金属配線同士の間にエアギャップを有する上層の層間絶縁膜とを備え、エアギャップの頂部は、複数の金属配線よりも上方に位置している。
【００３３】
本発明に係る半導体装置によると、エアギャップの頂部は金属配線よりも上方に位置しているため、エアギャップの主要部つまり矩形状の断面を有する部分は、金属配線の側方に位置する。このため、電界が集中する金属配線の上端部間におけるエアギャップの体積が増大するので、配線間容量を十分に低減することができ、これによって、半導体装置の性能及び信頼性を向上させることができる。
【００３４】
本発明に係る半導体装置において、下層の層間絶縁膜における複数の金属配線間の領域はエッチングにより掘り下げられており、複数の金属配線の上に第１の絶縁膜を介して、下層の層間絶縁膜と異なる材料からなる第２の絶縁膜が設けられており、下層の層間絶縁膜に対するエッチング時における下層の層間絶縁膜のエッチングレートは第２の絶縁膜のエッチングレートよりも大きいことが好ましい。
【００３５】
このように、下層の層間絶縁膜における複数の金属配線間の領域がエッチングにより掘り下げられていると、エアギャップの下端部は金属配線の下端部よりも下方に位置するため、電界が集中する金属配線の下端部間におけるエアギャップの体積を大きくできるため、配線間容量をより一層低減することができる。
【００３６】
また、複数の金属配線の上に第１の絶縁膜を介して、下層の層間絶縁膜と異なる材料からなり、下層の層間絶縁膜に対するエッチング時におけるエッチングレートが下層の層間絶縁膜のエッチングレートよりも小さい第２の絶縁膜が設けられているため、下層の層間絶縁膜に対してエッチングを行なったときに第１の絶縁膜の頂部には斜面が形成されない。このため、上層の層間絶縁膜が金属配線間に入り込み難くなるので、エアギャップの頂部を確実に金属配線よりも上方に位置させることができる。
【００３７】
本発明に係る半導体装置において、下層の層間絶縁膜は、無機成分を主成分とし且つ窒素及び炭素を含まない無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなり、第２の絶縁膜は、無機成分を主成分とし且つ窒素又は炭素を含む無機絶縁材料からなることが好ましい。
【００３８】
このようにすると、下層の層間絶縁膜に対するエッチング時における下層の層間絶縁膜のエッチングレートを第２の絶縁膜のエッチングレートよりも大きくすることが容易になる。
【００３９】
本発明に係る半導体装置において、下層の層間絶縁膜は、有機成分を主成分とする有機絶縁材料からなり、第２の絶縁膜は、無機成分を主成分とする無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなることが好ましい。
【００４０】
このようにすると、下層の層間絶縁膜に対するエッチング時における下層の層間絶縁膜のエッチングレートを第２の絶縁膜のエッチングレートよりも大きくすることが容易になる。
【００４１】
発明に係る半導体装置において、下層の層間絶縁膜は、多孔質の無機又は有機の絶縁材料からなり、第２の絶縁膜は、無機成分を主成分とする無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなることが好ましい。
【００４２】
このようにすると、下層の層間絶縁膜に対するエッチング時における下層の層間絶縁膜のエッチングレートを第２の絶縁膜のエッチングレートよりも大きくすることが容易になる。
【００４３】
本発明に係る第１の半導体装置の製造方法は、半導体基板上に設けられた下層の層間絶縁膜の上に第１の金属膜を堆積する工程と、第１の金属膜の上に第１の絶縁膜を介して、下層の層間絶縁膜と異なる材料からなる第２の絶縁膜を形成する工程と、第２の絶縁膜及び第１の絶縁膜に接続プラグ用開口部を形成する工程と、接続プラグ用開口部に第２の金属膜を埋め込んで接続プラグを形成する工程と、第２の絶縁膜及び第１の絶縁膜に対して、第２の絶縁膜上に形成され配線パターンを有するマスクパターンをマスクにエッチングを行なって、パターン化された第２の絶縁膜及び第１の絶縁膜と接続プラグとを有する転写パターンを形成する工程と、第１の金属膜に対して転写パターンをマスクにエッチングを行なって、第１の金属膜からなる金属配線を形成する工程と、下層の層間絶縁膜に対して、下層の層間絶縁膜のエッチングレートが第２の絶縁膜のエッチングレートよりも大きい条件でエッチングを行なって、下層の層間絶縁膜における金属配線間の領域を掘り下げる工程と、下層の層間絶縁膜の上に上層の層間絶縁膜を、パターン化された第２の絶縁膜を覆い且つ金属配線間にエアギャップが介在するように形成する工程とを備えている。
【００４４】
本発明に係る第１の半導体装置の製造方法によると、下層の層間絶縁膜に対して、下層の層間絶縁膜のエッチングレートが第２の絶縁膜のエッチングレートよりも大きい条件でエッチングを行なって、下層の層間絶縁膜における金属配線間の領域を掘り下げるため、第１の絶縁膜の頂部には斜面が形成されないので、上層の層間絶縁膜が金属配線間に入り込み難くなる。このため、エアギャップの頂部を金属配線よりも上方に位置させて、電界が集中する金属配線の上端部間におけるエアギャップの体積を増大させることができるので、配線間容量を十分に低減できる。
【００４５】
本発明に係る第２の半導体装置の製造方法は、半導体基板上に設けられた下層の層間絶縁膜の上に第１の金属膜を堆積する工程と、第１の金属膜の上に第１の絶縁膜を介して、下層の層間絶縁膜と異なる材料からなる第２の絶縁膜を形成する工程と、第２の絶縁膜及び第１の絶縁膜に対して、第２の絶縁膜上に形成され配線パターンを有するマスクパターンをマスクにエッチングを行なって、パターン化された第２の絶縁膜及び第１の絶縁膜を有する転写パターンを形成する工程と、第１の金属膜に対して転写パターンをマスクにエッチングを行なって、第１の金属膜からなる金属配線を形成する工程と、下層の層間絶縁膜に対して、下層の層間絶縁膜のエッチングレートが第２の絶縁膜のエッチングレートよりも大きい条件でエッチングを行なって、下層の層間絶縁膜における金属配線間の領域を掘り下げる工程と、下層の層間絶縁膜の上に上層の層間絶縁膜を、パターン化された第２の絶縁膜を覆い且つ金属配線間にエアギャップが介在するように形成する工程とを備えている。
【００４６】
本発明に係る第２の半導体装置の製造方法によると、下層の層間絶縁膜に対して、下層の層間絶縁膜のエッチングレートが第２の絶縁膜のエッチングレートよりも大きい条件でエッチングを行なって、下層の層間絶縁膜における金属配線間の領域を掘り下げるため、第１の絶縁膜の頂部には斜面が形成されないので、上層の層間絶縁膜が金属配線間に入り込み難くなる。このため、エアギャップの頂部を金属配線よりも上方に位置させて、電界が集中する金属配線の上端部間におけるエアギャップの体積を増大させることができるので、配線間容量を十分に低減できる。
【００４７】
第１又は第２の半導体装置の製造方法において、エアギャップの頂部は、複数の金属配線よりも上方に位置していることが好ましい。
【００４８】
このようにすると、電界が集中する金属配線の上端部間におけるエアギャップの体積を確実に増大させることができるので、配線間容量を確実に低減できる。
【００４９】
第１又は第２の半導体装置の製造方法において、下層の層間絶縁膜は、無機成分を主成分とし且つ窒素及び炭素を含まない無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなり、第２の絶縁膜は、無機成分を主成分とし且つ窒素又は炭素を含む無機絶縁材料からなることが好ましい。
【００５０】
このようにすると、下層の層間絶縁膜に対するエッチング時における下層の層間絶縁膜のエッチングレートを第２の絶縁膜のエッチングレートよりも大きくすることが容易になる。
【００５１】
第１又は第２の半導体装置の製造方法において、下層の層間絶縁膜は、有機成分を主成分とする有機絶縁材料からなり、第２の絶縁膜は、無機成分を主成分とする無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなることが好ましい。
【００５２】
このようにすると、下層の層間絶縁膜に対するエッチング時における下層の層間絶縁膜のエッチングレートを第２の絶縁膜のエッチングレートよりも大きくすることが容易になる。
【００５３】
第１又は第２の半導体装置の製造方法において、下層の層間絶縁膜は、多孔質の無機又は有機の絶縁材料からなり、第２の絶縁膜は、無機成分を主成分とする無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなることが好ましい。
【００５４】
このようにすると、下層の層間絶縁膜に対するエッチング時における下層の層間絶縁膜のエッチングレートを第２の絶縁膜のエッチングレートよりも大きくすることが容易になる。
【００５５】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置及びその製造方法について、図１（ａ）〜（ｃ）、図２（ａ）〜（ｃ）、図３（ａ）〜（ｃ）、図４（ａ）〜（ｃ）及び図５（ａ）〜（ｃ）を参照しながら説明する。
【００５６】
まず、図１（ａ）に示すように、ＣＶＤ法又は回転塗布法により、半導体基板１００の上に絶縁性物質からなる下層の層間絶縁膜１０１を形成した後、図示は省略しているが、下層の層間絶縁膜１０１に、半導体基板１００又は半導体基板１００上の配線と接続されるプラグを形成する。
【００５７】
次に、下層の層間絶縁膜１０１の上に、第１のバリアメタル層１０２、第１の金属膜１０３及び第２のバリアメタル層１０４を順次堆積する。第１のバリアメタル層１０２及び第２のバリアメタル層１０４は、スパッタリング法により堆積され、第１の金属膜１０３は、スパッタリング法、ＣＶＤ法又はメッキ法により形成される。第１の金属膜１０３としては、アルミニウム合金、銅、金、銀、プラチナ等の低抵抗金属を用いることができ、第１のバリアメタル層１０２及び第２のバリアメタル層１０４としては、チタン窒化膜又はタンタル窒化膜等のような高融点金属の窒化膜を用いることができる。
【００５８】
次に、図１（ｂ）に示すように、ＣＶＤ法又は回転塗布法により、第２のバリアメタル層１０４の上に、第１の絶縁膜１０５、第２の絶縁膜１０６及び第３の絶縁膜１０７を順次形成する。この場合、第２の絶縁膜１０６は第１の絶縁膜１０５と異なる材料からなり、第３の絶縁膜１０７は第２の絶縁膜１０６と異なる材料からなる。また、第２の絶縁膜１０６は、下層の層間絶縁膜１０１に対するエッチング時のエッチングレートが下層の層間絶縁膜１０１のエッチングレートよりも小さくなるような絶縁材料からなる。尚、下層の層間絶縁膜１０１、第１の絶縁膜１０５、第２の絶縁膜１０６及び第３の絶縁膜１０７の絶縁材料については後述する。
【００５９】
次に、図１（ｃ）に示すように、リソグラフィ技術を用いて、第３の絶縁膜１０７の上に第１のレジストパターン１０８を形成した後、図２（ａ）に示すように、第３の絶縁膜１０７、第２の絶縁膜１０６及び第１の絶縁膜１０５に対して第１のレジストパターン１０８をマスクにドライエッチングを行なって、プラグ用開口部１０９を形成する。
【００６０】
次に、図２（ｂ）に示すように、スパッタリング法、ＣＶＤ法又はメッキ法により、第３の絶縁膜１０７の上に第２の金属膜１１０を堆積した後、図２（ｃ）に示すように、ＣＭＰ法により、第２の金属膜１１０における第３の絶縁膜１０７の上に存在する不要な部分を除去して、第２の金属膜１１０からなる接続プラグ１１１を形成する。
【００６１】
次に、図３（ａ）に示すように、第３の絶縁膜１０７の上に第２のレジストパターン１１２を形成した後、図３（ｂ）に示すように、第３の絶縁膜１０７に対して第２のレジストパターン１１２をマスクにドライエッチングを行なって、配線形状にパターン化された第３の絶縁膜１０７Ａを形成する。
【００６２】
次に、図３（ｃ）に示すように、第２の絶縁膜１０６に対して、第２のレジストパターン１１２及びパターン化された第３の絶縁膜１０７Ａをマスクにドライエッチングを行なって、配線形状にパターン化された第２の絶縁膜１０６Ａを形成する。
【００６３】
次に、図４（ａ）に示すように、第１の絶縁膜１０５に対して、第２のレジストパターン１１２、パターン化された第３の絶縁膜１０７Ａ及び第２の絶縁膜１０６Ａをマスクにドライエッチングを行なって、配線形状にパターン化された第１の絶縁膜１０５Ａを形成する。これにより、パターン化された、第３の絶縁膜１０７Ａ、第２の絶縁膜１０６Ａ及び第１の絶縁膜１０５Ａと、接続プラグ１１１からなる転写パターンが形成される。その後、アッシングにより第２のレジストパターン１１２を除去した後、洗浄を行なう。
【００６４】
次に、図４（ｃ）に示すように、第２のバリアメタル層１０４、第１の金属膜１０３及び第１のバリアメタル層１０２に対して、前述の転写パターンをマスクにドライエッチングを行なって、パターン化された、第２のバリアメタル層１０４Ａ、第１の金属膜１０３Ａ及び第１のバリアメタル層１０２Ａからなる金属配線１１３を形成する。このようにすると、パターン化された第３の絶縁膜１０７Ａはスパッタリングされるので、頂部に斜面を有する第３の絶縁膜１０７Ｂが形成される。
【００６５】
次に、図５（ａ）に示すように、下層の層間絶縁膜１０１に対して、下層の層間絶縁膜１０１のエッチングレートが第２の絶縁膜１０６のエッチングレートよりも大きくなるような条件でドライエッチングを行なって、下層の層間絶縁膜１０１における金属配線１１３同士の間の領域を掘り下げる。このエッチング工程において、頂部に斜面を有する第３の絶縁膜１０７Ｂは除去されるが、パターン化された第２の絶縁膜１０６Ａ及び第１の絶縁膜１０５Ａは、矩形状の断面を維持している。すなわち、パターン化された第２の絶縁膜１０６Ａ及び第１の絶縁膜１０５Ａの頂部には斜面が形成されない。尚、このエッチング工程において、頂部に斜面を有する第３の絶縁膜１０７Ｂは、完全に除去されずに残存しても差し支えはない。
【００６６】
次に、図５（ｂ）に示すように、ＣＶＤ法により、パターン化された第２の絶縁膜１０６Ａ、接続プラグ１１１及び下層の層間絶縁膜１０１の上に全面に亘って上層の層間絶縁膜１１４を形成すると共に、該上層の層間絶縁膜１１４における金属配線１１３同士の間にエアギャップ１１５を形成する。この上層の層間絶縁膜１１４を形成する工程は、パターン化された第２の絶縁膜１０６Ａ及び第１の絶縁膜１０５Ａの頂部に斜面が形成されていない状態で行なわれるため、上層の層間絶縁膜１１４が金属配線１１３同士の間に入り込み難くなるので、エアギャップ１１５の頂部（断面が三角形状の部分）は金属配線１１３よりも上方に位置する。
【００６７】
次に、図５（ｃ）に示すように、ＣＭＰ法により、上層の層間絶縁膜１１４を平坦化すると、エアギャップ配線が得られる。その後、前述のシーケンスを繰り返し行なうことにより、多層配線構造を有する半導体装置が得られる。
【００６８】
図６（ａ）は第１又は第２の従来例に係る半導体装置の断面構造を示し、図６（ｂ）は第１の実施形態に係る半導体装置の断面構造を示している。
【００６９】
図６（ａ）から明らかなように、第１又は第２の従来例に係る半導体装置においては、パターン化された絶縁膜１５Ａ（３５Ａ）の頂部に斜面が形成されているため、上層の層間絶縁膜２２（３８）が金属配線２１（３７）同士の間に入り込み易いので、主要部（断面が矩形状の部分）２３ａ（３９ａ）と頂部（断面が三角形状の部分）２３ｂ（３９ｂ）とからなるエアギャップ２３（３９）の高さｈ1 は金属配線２１（３７）のエアギャップ底部からの高さｈ0 に比べて若干大きい程度である。従って、エアギャップ２３（３９）の頂部２３ｂ（３９ｂ）は金属配線２１（３９）の側方に位置している。
【００７０】
これに対して、図６（ｂ）から明らかなように、第１の実施形態に係る半導体装置においては、パターン化された第２の絶縁膜１０６Ａ及び第１の絶縁膜１０５Ａの頂部には斜面が形成されていないため、上層の層間絶縁膜１１４が金属配線１１３同士の間に入り込み難いので、主要部（断面が矩形状の部分）１１５ａと頂部（断面が三角形状の部分）１１５ｂとからなるエアギャップ１１５の高さｈ2 は金属配線１１３のエアギャップ底部からの高さｈ0 に比べて著しく大きい。これに伴って、エアギャップ１１５の頂部１１５ｂは金属配線１１３よりも上方に位置している。
【００７１】
第１の実施形態によると、エアギャップ１１５の頂部１１５ｂが金属配線１１３よりも上方に位置しているため、電界が集中する金属配線１１３の上端部間におけるエアギャップ１１５の体積が増大するので、配線間容量を十分に低減することができ、これによって、半導体装置の性能及び信頼性を向上させることができる。
【００７２】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置及びその製造方法について、図７（ａ）〜（ｃ）、図８（ａ）〜（ｃ）、図９（ａ）〜（ｃ）及び図１０（ａ）〜（ｃ）を参照しながら説明する。
【００７３】
まず、図７（ａ）に示すように、第１の実施形態と同様、ＣＶＤ法又は回転塗布法により、半導体基板２００の上に絶縁性物質からなる下層の層間絶縁膜２０１を形成した後、図示は省略しているが、下層の層間絶縁膜２０１に、半導体基板２００又は半導体基板２００上の配線と接続されるプラグを形成する。その後、下層の層間絶縁膜２０１の上に、第１のバリアメタル層２０２、第１の金属膜２０３及び第２のバリアメタル層２０４を順次堆積する。
【００７４】
次に、図７（ｂ）に示すように、ＣＶＤ法又は回転塗布法により、第２のバリアメタル層２０４の上に、第１の絶縁膜２０５及び第２の絶縁膜２０６を順次形成する。この場合、第２の絶縁膜２０６は第１の絶縁膜２０５と異なる材料からなる。また、第２の絶縁膜２０６は、下層の層間絶縁膜２０１に対するエッチング時のエッチングレートが下層の層間絶縁膜２０１のエッチングレートよりも小さくなるような絶縁材料からなる。尚、下層の層間絶縁膜２０１、第１の絶縁膜２０５及び第２の絶縁膜２０６の絶縁材料については後述する。
【００７５】
次に、図７（ｃ）に示すように、第２の絶縁膜２０６の上に第１のレジストパターン２０７を形成した後、図８（ａ）に示すように、第２の絶縁膜２０６及び第１の絶縁膜２０５に対して第１のレジストパターン２０７をマスクにドライエッチングを行なって、配線形状にパターン化された第２の絶縁膜２０６Ａ及び第１の絶縁膜２０５Ａを形成する。これにより、パターン化された第２の絶縁膜２０６Ａ及び第１の絶縁膜２０５Ａからなる転写パターンが形成される。その後、アッシングにより第１のレジストパターン２０７を除去した後、洗浄を行なう。
【００７６】
次に、図８（ｂ）に示すように、第２のバリアメタル層２０４、第１の金属膜２０３及び第１のバリアメタル層２０２に対して、前述の転写パターンをマスクにドライエッチングを行なって、パターン化された、第２のバリアメタル層２０４Ａ、第１の金属膜２０３Ａ及び第１のバリアメタル層２０２Ａからなる金属配線２０８を形成する。
【００７７】
次に、図８（ｃ）に示すように、下層の層間絶縁膜２０１に対して、下層の層間絶縁膜２０１のエッチングレートが第２の絶縁膜２０６のエッチングレートよりも大きくなるような条件でドライエッチングを行なって、下層の層間絶縁膜２０１における金属配線２０８同士の間の領域を掘り下げる。このエッチング工程において、パターン化された第２の絶縁膜２０６Ａ及び第１の絶縁膜２０５Ａは、矩形状の断面を維持している。すなわち、パターン化された第２の絶縁膜２０６Ａ及び第１の絶縁膜２０５Ａの頂部には斜面が形成されない。
【００７８】
次に、図９（ａ）に示すように、ＣＶＤ法により、金属配線２０８及び下層の層間絶縁膜２０１の上に全面に亘って上層の層間絶縁膜２０９を形成すると共に、該上層の層間絶縁膜２０９における金属配線２０８同士の間にエアギャップ２１０を形成する。この上層の層間絶縁膜２０９を形成する工程は、パターン化された第２の絶縁膜２０６Ａ及び第１の絶縁膜２０５Ａの頂部に斜面が形成されていない状態で行なわれるため、上層の層間絶縁膜２０９が金属配線２０８同士の間に入り込み難くなるので、エアギャップ２１０の頂部（断面が三角形状の部分）は金属配線２０８よりも上方に位置する。
【００７９】
次に、図９（ｂ）に示すように、ＣＭＰ法により、上層の層間絶縁膜２０９を平坦化した後、図９（ｃ）に示すように、上層の層間絶縁膜２０９の上に第２のレジストパターン２１１を形成する。
【００８０】
次に、図１０（ａ）に示すように、上層の層間絶縁膜２０９に対して第２のレジストパターン２１１をマスクにドライエッチングを行なって、上層の層間絶縁膜２０９にプラグ用開口部２１２を形成した後、アッシングにより第２のレジストパターン２１１を除去する。
【００８１】
次に、図１０（ｂ）に示すように、スパッタリング法、ＣＶＤ法又はメッキ法により、上層の層間絶縁膜２０９の上に第２の金属膜２１３をプラグ用開口部２１２が充填されるように堆積する。
【００８２】
次に、図１０（ｃ）に示すように、ＣＭＰ法により、第２の金属膜２１３における上層の層間絶縁膜２０９の上に存在する不要部分を除去して、第２の金属膜２１３からなる接続プラグ２１４を形成すると、エアギャップ配線が得られる。その後、前述のシーケンスを繰り返し行なうことにより、多層配線構造を有する半導体装置が得られる。
【００８３】
第２の実施形態によると、エアギャップ２１０の頂部が金属配線２０８よりも上方に位置しているため、電界が集中する金属配線２０８の上端部間におけるエアギャップ２１０の体積が増大するので、配線間容量を十分に低減することができ、これによって、半導体装置の性能及び信頼性を向上させることができる。
【００８４】
（下層及び上層の層間絶縁膜並びに第１、第２及び第３の絶縁膜を構成する絶縁材料）
以下、第１及び第２の実施形態における、下層の層間絶縁膜１０１（２０１）、上層の層間絶縁膜１１４（２０９）、第１の絶縁膜１０５（２０５）、第２の絶縁膜１０６（２０６）及び第１の実施形態における第３の絶縁膜１０７を構成する絶縁材料の組み合わせについて具体的に説明する。尚、以下の説明は、特に言及しない限り、第１及び第２の実施形態に共通である。
【００８５】
＜第１の組み合わせ＞
第１の組み合わせは、下層の層間絶縁膜が、無機成分を主成分とし且つ窒素及び炭素を含まない無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなり、第２の絶縁膜が、無機成分を主成分とし且つ窒素又は炭素を含む無機絶縁材料からなる場合である。
【００８６】
下層の層間絶縁膜としては、シリコン酸化膜若しくはシリコン酸化フッ化膜等の無機絶縁膜、又は水素原子若しくはメチル基等の炭化水素化合物を含むシリコン酸化膜等のハイブリッド絶縁膜を用いる。この場合、上層の層間絶縁膜としても、シリコン酸化膜若しくはシリコン酸化フッ化膜等の無機絶縁膜、又は水素原子若しくはメチル基等の炭化水素化合物を含むシリコン酸化膜等のハイブリッド絶縁膜を用いる。
【００８７】
第２の絶縁膜としては、シリコン窒化膜、シリコン酸化窒化膜、シリコン炭化膜又はシリコン酸化炭化膜等の窒素又は炭素を含む無機絶縁膜を用いる。
【００８８】
このようにすると、下層の層間絶縁膜に対するドライエッチング工程において、第２の絶縁膜のエッチング耐性を大きくできるので、下層の層間絶縁膜のエッチングレートを第２の絶縁膜のエッチングレートよりも大きくすることが容易である。
【００８９】
尚、第１の絶縁膜としては、シリコン酸化膜、シリコン酸化フッ化膜、水素原子若しくはメチル基等の炭化水素化合物を含むシリコン酸化膜、又は有機成分を主成分とするいわゆるＬｏｗ−ｋ膜等を用いることができる。
【００９０】
また、第１の実施形態における第３の絶縁膜としては、シリコン酸化膜、シリコン酸化フッ化膜、水素原子若しくはメチル基等の炭化水素化合物を含むシリコン酸化膜、又は有機成分を主成分とするいわゆるＬｏｗ−ｋ膜等を用いることができる。
【００９１】
＜第２の組み合わせ＞
第２の組み合わせは、下層の層間絶縁膜が、有機成分を主成分とする有機絶縁材料からなり、第２の絶縁膜が、無機成分を主成分とする無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなる場合である。
【００９２】
下層の層間絶縁膜としては、例えばアロマティクポリマー等の有機ポリマーからなる有機膜を用いる。この場合、上層の層間絶縁膜としては、有機膜、無機膜又はハイブリッド膜を用いることができる。上層の層間絶縁膜として有機膜を用いると、第１又は第２の実施形態に係る配線構造が繰り返えされてなる多層配線構造を実現でき、上層の層間絶縁膜として無機膜又はハイブリッド膜を用いると、層間絶縁膜の層毎に膜構成を最適化することができる。
【００９３】
第２の絶縁膜としては、シリコン酸化膜、シリコン酸化フッ化膜、シリコン窒化膜、シリコン酸化窒化膜、シリコン炭化膜若しくはシリコン酸化炭化膜等の無機絶縁膜、又は水素原子若しくはメチル基等の炭化水素化合物を含むシリコン酸化膜等のハイブリッド絶縁膜を用いる。
【００９４】
このようにすると、下層の層間絶縁膜に対するドライエッチング工程において、第２の絶縁膜のエッチング耐性を大きくできるので、下層の層間絶縁膜のエッチングレートを第２の絶縁膜のエッチングレートよりも大きくすることが容易である。
【００９５】
また、第１の組み合わせに比べて誘電率が低い層間絶縁膜を形成することができるので、より高性能な低容量多層配線構造を実現できる。
【００９６】
尚、第１の絶縁膜としては、シリコン酸化膜、シリコン酸化フッ化膜、水素原子若しくはメチル基等の炭化水素化合物を含むシリコン酸化膜、有機成分を主成分とするいわゆるＬｏｗ−ｋ膜、又は微小な空孔を有するいわゆるポーラス膜等を用いることができる。
【００９７】
また、第１の実施形態における第３の絶縁膜としては、シリコン酸化膜、シリコン酸化フッ化膜、水素原子若しくはメチル基等の炭化水素化合物を含むシリコン酸化膜、有機成分を主成分とするいわゆるＬｏｗ−ｋ膜、又は微小な空孔を有するいわゆる多孔質膜（ポーラス膜）等を用いることができる。
【００９８】
＜第３の組み合わせ＞
第３の組み合わせは、下層の層間絶縁膜が、多孔質の無機又は有機の絶縁材料からなり、第２の絶縁膜が、無機成分を主成分とする無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなる場合である。
【００９９】
下層の層間絶縁膜としては、微小な空孔を有する無機又は有機の多孔質膜を用いることができる。
【０１００】
第２の絶縁膜としては、シリコン酸化膜、シリコン酸化フッ化膜、シリコン窒化膜、シリコン酸化窒化膜、シリコン炭化膜若しくはシリコン酸化炭化膜等の無機絶縁膜、又は水素原子若しくはメチル基等の炭化水素化合物を含むシリコン酸化膜等のハイブリッド絶縁膜を用いる。
【０１０１】
このようにすると、下層の層間絶縁膜に対するドライエッチング工程において、第２の絶縁膜のエッチング耐性を大きくできるので、下層の層間絶縁膜のエッチングレートを第２の絶縁膜のエッチングレートよりも大きくすることが容易である。
【０１０２】
また、第１及び第２のの組み合わせに比べて誘電率が低い層間絶縁膜を形成することができるので、より一層高性能な低容量多層配線構造を実現できる。
【０１０３】
尚、第１の絶縁膜としては、シリコン酸化膜、シリコン酸化フッ化膜、水素原子若しくはメチル基等の炭化水素化合物を含むシリコン酸化膜、有機成分を主成分とするいわゆるＬｏｗ−ｋ膜、又は微小な空孔を有するいわゆるポーラス膜等を用いることができる。
【０１０４】
また、第１の実施形態における第３の絶縁膜としては、シリコン酸化膜、シリコン酸化フッ化膜、水素原子若しくはメチル基等の炭化水素化合物を含むシリコン酸化膜、有機成分を主成分とするいわゆるＬｏｗ−ｋ膜、又は微小な空孔を有するいわゆる多孔質膜（ポーラス膜）等を用いることができる。
【０１０５】
【発明の効果】
本発明に係る半導体装置によると、エアギャップの頂部は金属配線よりも上方に位置しているため、電界が集中する金属配線の上端部間におけるエアギャップの体積が増大するので、配線間容量を十分に低減することができ、これによって、半導体装置の性能及び信頼性を向上させることができる。
【０１０６】
本発明に係る第１又は第２の半導体装置の製造方法によると、下層の層間絶縁膜に対して、下層の層間絶縁膜のエッチングレートが第２の絶縁膜のエッチングレートよりも大きい条件でエッチングを行なって、下層の層間絶縁膜における金属配線間の領域を掘り下げるため、エアギャップの頂部を金属配線よりも上方に位置させて、電界が集中する金属配線の上端部間におけるエアギャップの体積を増大させることができるので、配線間容量を十分に低減できる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図２】（ａ）〜（ｃ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図３】（ａ）〜（ｃ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図４】（ａ）〜（ｃ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図５】（ａ）、（ｂ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図６】（ａ）は、第１又は第２の従来例に係る半導体装置の断面図であり、（ｂ）は第１の実施形態に係る半導体装置の断面図である。
【図７】（ａ）〜（ｃ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図８】（ａ）〜（ｃ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図９】（ａ）〜（ｃ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図１０】（ａ）〜（ｃ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図１１】（ａ）〜（ｃ）は、第１の従来例に係る半導体装置の製造方法の各工程を示す断面図である。
【図１２】（ａ）〜（ｃ）は、第１の従来例に従来の半導体装置の製造方法の各工程を示す断面図である。
【図１３】（ａ）〜（ｃ）は、第１の従来例に係る半導体装置の製造方法の各工程を示す断面図である。
【図１４】（ａ）〜（ｃ）は、第１の従来例に係る半導体装置の製造方法の各工程を示す断面図である。
【図１５】（ａ）〜（ｃ）は、第２の従来例に係る半導体装置の製造方法の各工程を示す断面図である。
【図１６】（ａ）〜（ｃ）は、第２の従来例に従来の半導体装置の製造方法の各工程を示す断面図である。
【図１７】（ａ）〜（ｃ）は、第２の従来例に係る半導体装置の製造方法の各工程を示す断面図である。
【図１８】（ａ）、（ｂ）は、第２の従来例に係る半導体装置の製造方法の各工程を示す断面図である。
【符号の説明】
１００ 半導体基板
１０１ 下層の層間絶縁膜
１０２ 第１のバリアメタル層
１０３ 第１の金属膜
１０４ 第２のバリアメタル層
１０５ 第１の絶縁膜
１０５Ａ パターン化された第１の絶縁膜
１０６ 第２の絶縁膜
１０６Ａ パターン化された第２の絶縁膜
１０７ 第３の絶縁膜
１０７Ａ パターン化された第３の絶縁膜
１０８ 第１のレジストパターン
１０９ プラグ用開口部
１１０ 第２の金属膜
１１１ 接続プラグ
１１２ 第２のレジストパターン
１１３ 金属配線
１１４ 上層の層間絶縁膜
１１５ エアギャップ
１１５ａ 主要部
１１５ｂ 頂部
２００ 半導体基板
２０１ 下層の層間絶縁膜
２０２ 第１のバリアメタル層
２０３ 第１の金属膜
２０４ 第２のバリアメタル層
２０５ 第１の絶縁膜
２０５Ａ パターン化された第１の絶縁膜
２０６ 第２の絶縁膜
２０６Ａ パターン化された第２の絶縁膜
２０７ 第１のレジストパターン
２０８ 金属配線
２０９ 上層の層間絶縁膜
２１０ エアギャップ
２１１ 第２のレジストパターン
２１２ プラグ用開口部
２１３ 第２の金属膜
２１４ 接続プラグ
【発明の属する技術分野】
本発明は、エアギャップを有する金属配線を備えた半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
以下、エアギャップを有する金属配線を備えた第１の従来例に係る半導体装置及びその製造方法について、図１１（ａ）〜（ｃ）、図１２（ａ）〜（ｃ）、図１３（ａ）〜（ｃ）及び図１４（ａ）〜（ｃ）を参照しながら説明する。
【０００３】
まず、図１１（ａ）に示すように、化学気相蒸着（ＣＶＤ：Chemical Vapor Deposition ）法又は回転塗布法により、半導体基板１０の上に絶縁性物質からなる下層の層間絶縁膜１１を形成した後、図示は省略しているが、下層の層間絶縁膜１１に、半導体基板１０又は半導体基板１０上の配線と接続されるプラグを形成する。
【０００４】
次に、下層の層間絶縁膜１１の上に、第１のバリアメタル層１２、第１の金属膜１３及び第２のバリアメタル層１４を順次堆積する。第１のバリアメタル層１２及び第２のバリアメタル層１４は、スパッタリング法により堆積され、第１の金属膜１３は、スパッタリング法、ＣＶＤ法又はメッキ法により形成される。その後、ＣＶＤ法又は回転塗布法により、第２のバリアメタル層１４の上に絶縁膜１５を形成する。
【０００５】
次に、図１１（ｂ）に示すように、リソグラフィ技術を用いて、絶縁膜１５の上に第１のレジストパターン１６を形成した後、絶縁膜１５に対して第１のレジストパターン１６をマスクにドライエッチングを行なって、図１１（ｃ）に示すように、絶縁膜１５にプラグ用開口部１７を形成する。
【０００６】
次に、図１２（ａ）に示すように、スパッタリング法、ＣＶＤ法又はメッキ法により、絶縁膜１５の上に第２の金属膜１８をプラグ用開口部１７が充填されるように堆積する。
【０００７】
次に、図１２（ｂ）に示すように、化学機械研磨（CMP：Chemical Mechanical Polishing）法により、第２の金属膜１８における絶縁膜１５の上に存在する不要部分を除去して、第２の金属膜１８からなる接続プラグ１９を形成する。その後、図１２（ｃ）に示すように、絶縁膜１５に対してドライエッチングを行なって絶縁膜１５を薄膜化し、接続プラグ１９の上部を絶縁膜１５から突出させる。
【０００８】
次に、図１３（ａ）に示すように、リソグラフィ技術を用いて、絶縁膜１５の上に第２のレジストパターン２０を形成した後、図１３（ｂ）に示すように、絶縁膜１５に対して第２のレジストパターン２０をマスクにドライエッチングを行なって、配線形状にパターン化された絶縁膜１５Ａを形成する。
【０００９】
次に、図１３（ｃ）に示すように、第２のバリアメタル層１４、第１の金属膜１３及び第１のバリアメタル層１２に対して、第２のレジストパターン２０、パターン化された絶縁膜１５Ａ及び接続プラグ１９をマスクにドライエッチングを行なって、パターン化された、第２のバリアメタル層１４Ａ、第１の金属膜１３Ａ及び第１のバリアメタル層１２Ａからなる金属配線２１を形成する。このようにすると、パターン化された絶縁膜１５Ａの上に、ほぼ４５度の斜面（ファセット）を持つリッジ状のレジスト残り２２が形成されると共に、パターン化された絶縁膜１５Ａの頂部にも斜面が形成される。
【００１０】
尚、第１の従来例は、第２のバリアメタル層１４、第１の金属膜１３及び第１のバリアメタル層１２に対して、第２のレジストパターン２０、パターン化された絶縁膜１５Ａ及び接続プラグ１９をマスクにドライエッチングを行なって金属配線２１を形成する場合であったが、これに代えて、アッシングにより第２のレジストパターン２０を除去しておいてから、第２のバリアメタル層１４、第１の金属膜１３及び第１のバリアメタル層１２に対して、パターン化された絶縁膜１５Ａ及び接続プラグ１９をマスクにドライエッチングを行なって金属配線２１を形成してもよい。この場合には、ドライエッチングにより金属配線２１を形成する際に、パターン化された絶縁膜１５Ａがスパッタリングされるため、やはりパターン化された絶縁膜１５Ａの頂部に斜面が形成される。
【００１１】
次に、図１４（ａ）に示すように、ドライエッチングにより下層の層間絶縁膜１１における金属配線２１同士の間の領域を掘り下げる。このようにすると、レジスト残り２２は除去されるが、パターン化された絶縁膜１５Ａにレジスト残り２２が転写されるため、パターン化された絶縁膜１５Ａの斜面が拡大する。
【００１２】
次に、図１４（ｂ）に示すように、ＣＶＤ法により、接続プラグ１９、金属配線２１及び下層の層間絶縁膜１１の上に全面に亘って上層の層間絶縁膜２３を形成すると共に、該上層の層間絶縁膜２３における金属配線２１同士の間にエアギャップ（空隙）２４を形成する。
【００１３】
次に、図１４（ｃ）に示すように、ＣＭＰ法により、上層の層間絶縁膜２３を平坦化すると、エアギャップ配線が得られる。その後、前述のシーケンスを繰り返し行なうことにより、多層配線構造を有する半導体装置が得られる。
【００１４】
ところで、第１の従来例においては、パターン化された絶縁膜１５Ａの頂部に斜面が形成された状態で上層の層間絶縁膜２３を形成するため、上層の層間絶縁膜２３が、金属配線２１同士の間に入り込み易いので、エアギャップ２４の頂部（断面が三角形状の部分）は金属配線２１の側方に位置している。
【００１５】
以下、エアギャップを有する金属配線を備えた第２の従来例に係る半導体装置及びその製造方法について、図１５（ａ）〜（ｃ）、図１６（ａ）〜（ｃ）、図１７（ａ）〜（ｃ）、及び図１８（ａ）、（ｂ）を参照しながら説明する。
【００１６】
まず、図１５（ａ）に示すように、ＣＶＤ法又は回転塗布法により、半導体基板３０の上に絶縁性物質からなる下層の層間絶縁膜３１を形成した後、図示は省略しているが、下層の層間絶縁膜３１に、半導体基板３０又は半導体基板３０上の配線と接続されるプラグを形成する。
【００１７】
次に、下層の層間絶縁膜３１の上に、第１のバリアメタル層３２、第１の金属膜３３及び第２のバリアメタル層３４を順次堆積する。第１のバリアメタル層３２及び第２のバリアメタル層３４は、スパッタリング法により堆積され、第１の金属膜３３は、スパッタリング法、ＣＶＤ法又はメッキ法により形成される。その後、ＣＶＤ法又は回転塗布法により、第２のバリアメタル層３４の上に絶縁膜３５を形成する。
【００１８】
次に、図１５（ｂ）に示すように、リソグラフィ技術を用いて、絶縁膜３５の上に第１のレジストパターン３６を形成した後、図１５（ｃ）に示すように、絶縁膜３５に対して第１のレジストパターン３６をマスクにドライエッチングを行なって、配線形状にパターン化された絶縁膜３５Ａを形成し、その後、アッシングにより第１のレジストパターン３６を除去する。
【００１９】
次に、図１６（ａ）に示すように、第２のバリアメタル層３４、第１の金属膜３３及び第１のバリアメタル層３２に対してパターン化された絶縁膜３５Ａをマスクにドライエッチングを行なって、パターン化された、第２のバリアメタル層３４Ａ、第１の金属膜３３Ａ及び第１のバリアメタル層３２Ａからなる金属配線３７を形成する。このようにすると、ドライエッチングにより金属配線３７を形成する際に、パターン化された絶縁膜３５Ａがスパッタリングされるので、パターン化された絶縁膜３５Ａの頂部に斜面が形成される。
【００２０】
次に、図１６（ｂ）に示すように、ドライエッチングにより下層の層間絶縁膜３１における金属配線３７同士の間を掘り下げる。このようにすると、パターン化された絶縁膜３５Ａは、斜面を有した状態で薄膜化される。
【００２１】
次に、図１６（ｃ）に示すように、ＣＶＤ法により、金属配線３７及び下層の層間絶縁膜３１の上に全面に亘って上層の層間絶縁膜３８を形成すると共に、該上層の層間絶縁膜３８における金属配線３７同士の間にエアギャップ３９を形成する。
【００２２】
次に、図１７（ａ）に示すように、ＣＭＰ法により、上層の層間絶縁膜３８を平坦化した後、図１７（ｂ）に示すように、上層の層間絶縁膜３８の上に第２のレジストパターン４０を形成する。
【００２３】
次に、図１７（ｃ）に示すように、上層の層間絶縁膜３８に対して第２のレジストパターン４０をマスクにドライエッチングを行なって、上層の層間絶縁膜３８にプラグ用開口部４１を形成した後、アッシングにより第２のレジストパターン４０を除去する。
【００２４】
次に、図１８（ａ）に示すように、スパッタリング法、ＣＶＤ法又はメッキ法により、上層の層間絶縁膜３８の上に第２の金属膜４２をプラグ用開口部４１が充填されるように堆積する。
【００２５】
次に、図１８（ｂ）に示すように、ＣＭＰ法により、第２の金属膜４２における上層の層間絶縁膜３８の上に存在する不要部分を除去して、第２の金属膜４２からなる接続プラグ４３を形成すると、エアギャップ配線が得られる。その後、前述のシーケンスを繰り返し行なうことにより、多層配線構造を有する半導体装置が得られる。
【００２６】
ところで、第２の従来例においては、パターン化された絶縁膜３５Ａの頂部に斜面が形成された状態で上層の層間絶縁膜３８を形成するため、上層の層間絶縁膜３８が、金属配線３７同士の間に入り込み易いので、エアギャップ３９の頂部（断面が三角形状の部分）は金属配線３７の側方に位置している。
【００２７】
【発明が解決しようとする課題】
ところで、隣り合う金属配線２１、３７間に電位差が生じると、各金属配線２１、３７の上下両端部のエッジに電界が集中するので、配線間容量が増大してしまうという問題がある。
【００２８】
そこで、第１及び第２の従来例においては、下層の層間絶縁膜１１、３１における金属配線２１、３７同士の間の領域を掘り下げておいてから上層の層間絶縁膜２３、３８を形成することにより、エアギャップ２４、３９の下端部を金属配線２１、３７の下端部よりも下側に位置させ、これによって、配線間容量の低減を図っている。
【００２９】
ところが、第１の従来例によると、図１４（ｂ）及び（ｃ）に示すように、エアギャップ２４の頂部は金属配線２１の側方に位置し、また、第２の従来例によると、図１８（ｂ）に示すように、エアギャップ３９の頂部は金属配線３７の側方に位置している。このため、上層の層間絶縁膜２３、３８における金属配線２１、３７の上端部同士の間の領域においては、エアギャップ２４、３９の体積が低減している。
【００３０】
従って、第１及び第２の従来例においては、電界が集中する金属配線２１、３７の上端部同士の間においては、エアギャップ２４、３９の体積が低減してしまうので、配線間容量を十分に低減することができない。すなわち、第１及び第２の従来例においては、エアギャップを有する金属配線構造を採用すると共に、下層の層間絶縁膜１１、３１における金属配線２１、３７同士の間の領域を掘り下げておいてから上層の層間絶縁膜２３、３８を形成することにより、配線間容量の低減を図っているが、配線間容量を十分に低減することができないという問題がある。
【００３１】
前記に鑑み、本発明は、エアギャップを有する金属配線構造を備えた半導体装置の配線間容量を確実に低減できるようにすることを目的とする。
【００３２】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る半導体装置は、半導体基板上に設けられた下層の層間絶縁膜の上に形成された複数の金属配線と、複数の金属配線を覆うように設けられ、複数の金属配線同士の間にエアギャップを有する上層の層間絶縁膜とを備え、エアギャップの頂部は、複数の金属配線よりも上方に位置している。
【００３３】
本発明に係る半導体装置によると、エアギャップの頂部は金属配線よりも上方に位置しているため、エアギャップの主要部つまり矩形状の断面を有する部分は、金属配線の側方に位置する。このため、電界が集中する金属配線の上端部間におけるエアギャップの体積が増大するので、配線間容量を十分に低減することができ、これによって、半導体装置の性能及び信頼性を向上させることができる。
【００３４】
本発明に係る半導体装置において、下層の層間絶縁膜における複数の金属配線間の領域はエッチングにより掘り下げられており、複数の金属配線の上に第１の絶縁膜を介して、下層の層間絶縁膜と異なる材料からなる第２の絶縁膜が設けられており、下層の層間絶縁膜に対するエッチング時における下層の層間絶縁膜のエッチングレートは第２の絶縁膜のエッチングレートよりも大きいことが好ましい。
【００３５】
このように、下層の層間絶縁膜における複数の金属配線間の領域がエッチングにより掘り下げられていると、エアギャップの下端部は金属配線の下端部よりも下方に位置するため、電界が集中する金属配線の下端部間におけるエアギャップの体積を大きくできるため、配線間容量をより一層低減することができる。
【００３６】
また、複数の金属配線の上に第１の絶縁膜を介して、下層の層間絶縁膜と異なる材料からなり、下層の層間絶縁膜に対するエッチング時におけるエッチングレートが下層の層間絶縁膜のエッチングレートよりも小さい第２の絶縁膜が設けられているため、下層の層間絶縁膜に対してエッチングを行なったときに第１の絶縁膜の頂部には斜面が形成されない。このため、上層の層間絶縁膜が金属配線間に入り込み難くなるので、エアギャップの頂部を確実に金属配線よりも上方に位置させることができる。
【００３７】
本発明に係る半導体装置において、下層の層間絶縁膜は、無機成分を主成分とし且つ窒素及び炭素を含まない無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなり、第２の絶縁膜は、無機成分を主成分とし且つ窒素又は炭素を含む無機絶縁材料からなることが好ましい。
【００３８】
このようにすると、下層の層間絶縁膜に対するエッチング時における下層の層間絶縁膜のエッチングレートを第２の絶縁膜のエッチングレートよりも大きくすることが容易になる。
【００３９】
本発明に係る半導体装置において、下層の層間絶縁膜は、有機成分を主成分とする有機絶縁材料からなり、第２の絶縁膜は、無機成分を主成分とする無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなることが好ましい。
【００４０】
このようにすると、下層の層間絶縁膜に対するエッチング時における下層の層間絶縁膜のエッチングレートを第２の絶縁膜のエッチングレートよりも大きくすることが容易になる。
【００４１】
発明に係る半導体装置において、下層の層間絶縁膜は、多孔質の無機又は有機の絶縁材料からなり、第２の絶縁膜は、無機成分を主成分とする無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなることが好ましい。
【００４２】
このようにすると、下層の層間絶縁膜に対するエッチング時における下層の層間絶縁膜のエッチングレートを第２の絶縁膜のエッチングレートよりも大きくすることが容易になる。
【００４３】
本発明に係る第１の半導体装置の製造方法は、半導体基板上に設けられた下層の層間絶縁膜の上に第１の金属膜を堆積する工程と、第１の金属膜の上に第１の絶縁膜を介して、下層の層間絶縁膜と異なる材料からなる第２の絶縁膜を形成する工程と、第２の絶縁膜及び第１の絶縁膜に接続プラグ用開口部を形成する工程と、接続プラグ用開口部に第２の金属膜を埋め込んで接続プラグを形成する工程と、第２の絶縁膜及び第１の絶縁膜に対して、第２の絶縁膜上に形成され配線パターンを有するマスクパターンをマスクにエッチングを行なって、パターン化された第２の絶縁膜及び第１の絶縁膜と接続プラグとを有する転写パターンを形成する工程と、第１の金属膜に対して転写パターンをマスクにエッチングを行なって、第１の金属膜からなる金属配線を形成する工程と、下層の層間絶縁膜に対して、下層の層間絶縁膜のエッチングレートが第２の絶縁膜のエッチングレートよりも大きい条件でエッチングを行なって、下層の層間絶縁膜における金属配線間の領域を掘り下げる工程と、下層の層間絶縁膜の上に上層の層間絶縁膜を、パターン化された第２の絶縁膜を覆い且つ金属配線間にエアギャップが介在するように形成する工程とを備えている。
【００４４】
本発明に係る第１の半導体装置の製造方法によると、下層の層間絶縁膜に対して、下層の層間絶縁膜のエッチングレートが第２の絶縁膜のエッチングレートよりも大きい条件でエッチングを行なって、下層の層間絶縁膜における金属配線間の領域を掘り下げるため、第１の絶縁膜の頂部には斜面が形成されないので、上層の層間絶縁膜が金属配線間に入り込み難くなる。このため、エアギャップの頂部を金属配線よりも上方に位置させて、電界が集中する金属配線の上端部間におけるエアギャップの体積を増大させることができるので、配線間容量を十分に低減できる。
【００４５】
本発明に係る第２の半導体装置の製造方法は、半導体基板上に設けられた下層の層間絶縁膜の上に第１の金属膜を堆積する工程と、第１の金属膜の上に第１の絶縁膜を介して、下層の層間絶縁膜と異なる材料からなる第２の絶縁膜を形成する工程と、第２の絶縁膜及び第１の絶縁膜に対して、第２の絶縁膜上に形成され配線パターンを有するマスクパターンをマスクにエッチングを行なって、パターン化された第２の絶縁膜及び第１の絶縁膜を有する転写パターンを形成する工程と、第１の金属膜に対して転写パターンをマスクにエッチングを行なって、第１の金属膜からなる金属配線を形成する工程と、下層の層間絶縁膜に対して、下層の層間絶縁膜のエッチングレートが第２の絶縁膜のエッチングレートよりも大きい条件でエッチングを行なって、下層の層間絶縁膜における金属配線間の領域を掘り下げる工程と、下層の層間絶縁膜の上に上層の層間絶縁膜を、パターン化された第２の絶縁膜を覆い且つ金属配線間にエアギャップが介在するように形成する工程とを備えている。
【００４６】
本発明に係る第２の半導体装置の製造方法によると、下層の層間絶縁膜に対して、下層の層間絶縁膜のエッチングレートが第２の絶縁膜のエッチングレートよりも大きい条件でエッチングを行なって、下層の層間絶縁膜における金属配線間の領域を掘り下げるため、第１の絶縁膜の頂部には斜面が形成されないので、上層の層間絶縁膜が金属配線間に入り込み難くなる。このため、エアギャップの頂部を金属配線よりも上方に位置させて、電界が集中する金属配線の上端部間におけるエアギャップの体積を増大させることができるので、配線間容量を十分に低減できる。
【００４７】
第１又は第２の半導体装置の製造方法において、エアギャップの頂部は、複数の金属配線よりも上方に位置していることが好ましい。
【００４８】
このようにすると、電界が集中する金属配線の上端部間におけるエアギャップの体積を確実に増大させることができるので、配線間容量を確実に低減できる。
【００４９】
第１又は第２の半導体装置の製造方法において、下層の層間絶縁膜は、無機成分を主成分とし且つ窒素及び炭素を含まない無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなり、第２の絶縁膜は、無機成分を主成分とし且つ窒素又は炭素を含む無機絶縁材料からなることが好ましい。
【００５０】
このようにすると、下層の層間絶縁膜に対するエッチング時における下層の層間絶縁膜のエッチングレートを第２の絶縁膜のエッチングレートよりも大きくすることが容易になる。
【００５１】
第１又は第２の半導体装置の製造方法において、下層の層間絶縁膜は、有機成分を主成分とする有機絶縁材料からなり、第２の絶縁膜は、無機成分を主成分とする無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなることが好ましい。
【００５２】
このようにすると、下層の層間絶縁膜に対するエッチング時における下層の層間絶縁膜のエッチングレートを第２の絶縁膜のエッチングレートよりも大きくすることが容易になる。
【００５３】
第１又は第２の半導体装置の製造方法において、下層の層間絶縁膜は、多孔質の無機又は有機の絶縁材料からなり、第２の絶縁膜は、無機成分を主成分とする無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなることが好ましい。
【００５４】
このようにすると、下層の層間絶縁膜に対するエッチング時における下層の層間絶縁膜のエッチングレートを第２の絶縁膜のエッチングレートよりも大きくすることが容易になる。
【００５５】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置及びその製造方法について、図１（ａ）〜（ｃ）、図２（ａ）〜（ｃ）、図３（ａ）〜（ｃ）、図４（ａ）〜（ｃ）及び図５（ａ）〜（ｃ）を参照しながら説明する。
【００５６】
まず、図１（ａ）に示すように、ＣＶＤ法又は回転塗布法により、半導体基板１００の上に絶縁性物質からなる下層の層間絶縁膜１０１を形成した後、図示は省略しているが、下層の層間絶縁膜１０１に、半導体基板１００又は半導体基板１００上の配線と接続されるプラグを形成する。
【００５７】
次に、下層の層間絶縁膜１０１の上に、第１のバリアメタル層１０２、第１の金属膜１０３及び第２のバリアメタル層１０４を順次堆積する。第１のバリアメタル層１０２及び第２のバリアメタル層１０４は、スパッタリング法により堆積され、第１の金属膜１０３は、スパッタリング法、ＣＶＤ法又はメッキ法により形成される。第１の金属膜１０３としては、アルミニウム合金、銅、金、銀、プラチナ等の低抵抗金属を用いることができ、第１のバリアメタル層１０２及び第２のバリアメタル層１０４としては、チタン窒化膜又はタンタル窒化膜等のような高融点金属の窒化膜を用いることができる。
【００５８】
次に、図１（ｂ）に示すように、ＣＶＤ法又は回転塗布法により、第２のバリアメタル層１０４の上に、第１の絶縁膜１０５、第２の絶縁膜１０６及び第３の絶縁膜１０７を順次形成する。この場合、第２の絶縁膜１０６は第１の絶縁膜１０５と異なる材料からなり、第３の絶縁膜１０７は第２の絶縁膜１０６と異なる材料からなる。また、第２の絶縁膜１０６は、下層の層間絶縁膜１０１に対するエッチング時のエッチングレートが下層の層間絶縁膜１０１のエッチングレートよりも小さくなるような絶縁材料からなる。尚、下層の層間絶縁膜１０１、第１の絶縁膜１０５、第２の絶縁膜１０６及び第３の絶縁膜１０７の絶縁材料については後述する。
【００５９】
次に、図１（ｃ）に示すように、リソグラフィ技術を用いて、第３の絶縁膜１０７の上に第１のレジストパターン１０８を形成した後、図２（ａ）に示すように、第３の絶縁膜１０７、第２の絶縁膜１０６及び第１の絶縁膜１０５に対して第１のレジストパターン１０８をマスクにドライエッチングを行なって、プラグ用開口部１０９を形成する。
【００６０】
次に、図２（ｂ）に示すように、スパッタリング法、ＣＶＤ法又はメッキ法により、第３の絶縁膜１０７の上に第２の金属膜１１０を堆積した後、図２（ｃ）に示すように、ＣＭＰ法により、第２の金属膜１１０における第３の絶縁膜１０７の上に存在する不要な部分を除去して、第２の金属膜１１０からなる接続プラグ１１１を形成する。
【００６１】
次に、図３（ａ）に示すように、第３の絶縁膜１０７の上に第２のレジストパターン１１２を形成した後、図３（ｂ）に示すように、第３の絶縁膜１０７に対して第２のレジストパターン１１２をマスクにドライエッチングを行なって、配線形状にパターン化された第３の絶縁膜１０７Ａを形成する。
【００６２】
次に、図３（ｃ）に示すように、第２の絶縁膜１０６に対して、第２のレジストパターン１１２及びパターン化された第３の絶縁膜１０７Ａをマスクにドライエッチングを行なって、配線形状にパターン化された第２の絶縁膜１０６Ａを形成する。
【００６３】
次に、図４（ａ）に示すように、第１の絶縁膜１０５に対して、第２のレジストパターン１１２、パターン化された第３の絶縁膜１０７Ａ及び第２の絶縁膜１０６Ａをマスクにドライエッチングを行なって、配線形状にパターン化された第１の絶縁膜１０５Ａを形成する。これにより、パターン化された、第３の絶縁膜１０７Ａ、第２の絶縁膜１０６Ａ及び第１の絶縁膜１０５Ａと、接続プラグ１１１からなる転写パターンが形成される。その後、アッシングにより第２のレジストパターン１１２を除去した後、洗浄を行なう。
【００６４】
次に、図４（ｃ）に示すように、第２のバリアメタル層１０４、第１の金属膜１０３及び第１のバリアメタル層１０２に対して、前述の転写パターンをマスクにドライエッチングを行なって、パターン化された、第２のバリアメタル層１０４Ａ、第１の金属膜１０３Ａ及び第１のバリアメタル層１０２Ａからなる金属配線１１３を形成する。このようにすると、パターン化された第３の絶縁膜１０７Ａはスパッタリングされるので、頂部に斜面を有する第３の絶縁膜１０７Ｂが形成される。
【００６５】
次に、図５（ａ）に示すように、下層の層間絶縁膜１０１に対して、下層の層間絶縁膜１０１のエッチングレートが第２の絶縁膜１０６のエッチングレートよりも大きくなるような条件でドライエッチングを行なって、下層の層間絶縁膜１０１における金属配線１１３同士の間の領域を掘り下げる。このエッチング工程において、頂部に斜面を有する第３の絶縁膜１０７Ｂは除去されるが、パターン化された第２の絶縁膜１０６Ａ及び第１の絶縁膜１０５Ａは、矩形状の断面を維持している。すなわち、パターン化された第２の絶縁膜１０６Ａ及び第１の絶縁膜１０５Ａの頂部には斜面が形成されない。尚、このエッチング工程において、頂部に斜面を有する第３の絶縁膜１０７Ｂは、完全に除去されずに残存しても差し支えはない。
【００６６】
次に、図５（ｂ）に示すように、ＣＶＤ法により、パターン化された第２の絶縁膜１０６Ａ、接続プラグ１１１及び下層の層間絶縁膜１０１の上に全面に亘って上層の層間絶縁膜１１４を形成すると共に、該上層の層間絶縁膜１１４における金属配線１１３同士の間にエアギャップ１１５を形成する。この上層の層間絶縁膜１１４を形成する工程は、パターン化された第２の絶縁膜１０６Ａ及び第１の絶縁膜１０５Ａの頂部に斜面が形成されていない状態で行なわれるため、上層の層間絶縁膜１１４が金属配線１１３同士の間に入り込み難くなるので、エアギャップ１１５の頂部（断面が三角形状の部分）は金属配線１１３よりも上方に位置する。
【００６７】
次に、図５（ｃ）に示すように、ＣＭＰ法により、上層の層間絶縁膜１１４を平坦化すると、エアギャップ配線が得られる。その後、前述のシーケンスを繰り返し行なうことにより、多層配線構造を有する半導体装置が得られる。
【００６８】
図６（ａ）は第１又は第２の従来例に係る半導体装置の断面構造を示し、図６（ｂ）は第１の実施形態に係る半導体装置の断面構造を示している。
【００６９】
図６（ａ）から明らかなように、第１又は第２の従来例に係る半導体装置においては、パターン化された絶縁膜１５Ａ（３５Ａ）の頂部に斜面が形成されているため、上層の層間絶縁膜２２（３８）が金属配線２１（３７）同士の間に入り込み易いので、主要部（断面が矩形状の部分）２３ａ（３９ａ）と頂部（断面が三角形状の部分）２３ｂ（３９ｂ）とからなるエアギャップ２３（３９）の高さｈ1 は金属配線２１（３７）のエアギャップ底部からの高さｈ0 に比べて若干大きい程度である。従って、エアギャップ２３（３９）の頂部２３ｂ（３９ｂ）は金属配線２１（３９）の側方に位置している。
【００７０】
これに対して、図６（ｂ）から明らかなように、第１の実施形態に係る半導体装置においては、パターン化された第２の絶縁膜１０６Ａ及び第１の絶縁膜１０５Ａの頂部には斜面が形成されていないため、上層の層間絶縁膜１１４が金属配線１１３同士の間に入り込み難いので、主要部（断面が矩形状の部分）１１５ａと頂部（断面が三角形状の部分）１１５ｂとからなるエアギャップ１１５の高さｈ2 は金属配線１１３のエアギャップ底部からの高さｈ0 に比べて著しく大きい。これに伴って、エアギャップ１１５の頂部１１５ｂは金属配線１１３よりも上方に位置している。
【００７１】
第１の実施形態によると、エアギャップ１１５の頂部１１５ｂが金属配線１１３よりも上方に位置しているため、電界が集中する金属配線１１３の上端部間におけるエアギャップ１１５の体積が増大するので、配線間容量を十分に低減することができ、これによって、半導体装置の性能及び信頼性を向上させることができる。
【００７２】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置及びその製造方法について、図７（ａ）〜（ｃ）、図８（ａ）〜（ｃ）、図９（ａ）〜（ｃ）及び図１０（ａ）〜（ｃ）を参照しながら説明する。
【００７３】
まず、図７（ａ）に示すように、第１の実施形態と同様、ＣＶＤ法又は回転塗布法により、半導体基板２００の上に絶縁性物質からなる下層の層間絶縁膜２０１を形成した後、図示は省略しているが、下層の層間絶縁膜２０１に、半導体基板２００又は半導体基板２００上の配線と接続されるプラグを形成する。その後、下層の層間絶縁膜２０１の上に、第１のバリアメタル層２０２、第１の金属膜２０３及び第２のバリアメタル層２０４を順次堆積する。
【００７４】
次に、図７（ｂ）に示すように、ＣＶＤ法又は回転塗布法により、第２のバリアメタル層２０４の上に、第１の絶縁膜２０５及び第２の絶縁膜２０６を順次形成する。この場合、第２の絶縁膜２０６は第１の絶縁膜２０５と異なる材料からなる。また、第２の絶縁膜２０６は、下層の層間絶縁膜２０１に対するエッチング時のエッチングレートが下層の層間絶縁膜２０１のエッチングレートよりも小さくなるような絶縁材料からなる。尚、下層の層間絶縁膜２０１、第１の絶縁膜２０５及び第２の絶縁膜２０６の絶縁材料については後述する。
【００７５】
次に、図７（ｃ）に示すように、第２の絶縁膜２０６の上に第１のレジストパターン２０７を形成した後、図８（ａ）に示すように、第２の絶縁膜２０６及び第１の絶縁膜２０５に対して第１のレジストパターン２０７をマスクにドライエッチングを行なって、配線形状にパターン化された第２の絶縁膜２０６Ａ及び第１の絶縁膜２０５Ａを形成する。これにより、パターン化された第２の絶縁膜２０６Ａ及び第１の絶縁膜２０５Ａからなる転写パターンが形成される。その後、アッシングにより第１のレジストパターン２０７を除去した後、洗浄を行なう。
【００７６】
次に、図８（ｂ）に示すように、第２のバリアメタル層２０４、第１の金属膜２０３及び第１のバリアメタル層２０２に対して、前述の転写パターンをマスクにドライエッチングを行なって、パターン化された、第２のバリアメタル層２０４Ａ、第１の金属膜２０３Ａ及び第１のバリアメタル層２０２Ａからなる金属配線２０８を形成する。
【００７７】
次に、図８（ｃ）に示すように、下層の層間絶縁膜２０１に対して、下層の層間絶縁膜２０１のエッチングレートが第２の絶縁膜２０６のエッチングレートよりも大きくなるような条件でドライエッチングを行なって、下層の層間絶縁膜２０１における金属配線２０８同士の間の領域を掘り下げる。このエッチング工程において、パターン化された第２の絶縁膜２０６Ａ及び第１の絶縁膜２０５Ａは、矩形状の断面を維持している。すなわち、パターン化された第２の絶縁膜２０６Ａ及び第１の絶縁膜２０５Ａの頂部には斜面が形成されない。
【００７８】
次に、図９（ａ）に示すように、ＣＶＤ法により、金属配線２０８及び下層の層間絶縁膜２０１の上に全面に亘って上層の層間絶縁膜２０９を形成すると共に、該上層の層間絶縁膜２０９における金属配線２０８同士の間にエアギャップ２１０を形成する。この上層の層間絶縁膜２０９を形成する工程は、パターン化された第２の絶縁膜２０６Ａ及び第１の絶縁膜２０５Ａの頂部に斜面が形成されていない状態で行なわれるため、上層の層間絶縁膜２０９が金属配線２０８同士の間に入り込み難くなるので、エアギャップ２１０の頂部（断面が三角形状の部分）は金属配線２０８よりも上方に位置する。
【００７９】
次に、図９（ｂ）に示すように、ＣＭＰ法により、上層の層間絶縁膜２０９を平坦化した後、図９（ｃ）に示すように、上層の層間絶縁膜２０９の上に第２のレジストパターン２１１を形成する。
【００８０】
次に、図１０（ａ）に示すように、上層の層間絶縁膜２０９に対して第２のレジストパターン２１１をマスクにドライエッチングを行なって、上層の層間絶縁膜２０９にプラグ用開口部２１２を形成した後、アッシングにより第２のレジストパターン２１１を除去する。
【００８１】
次に、図１０（ｂ）に示すように、スパッタリング法、ＣＶＤ法又はメッキ法により、上層の層間絶縁膜２０９の上に第２の金属膜２１３をプラグ用開口部２１２が充填されるように堆積する。
【００８２】
次に、図１０（ｃ）に示すように、ＣＭＰ法により、第２の金属膜２１３における上層の層間絶縁膜２０９の上に存在する不要部分を除去して、第２の金属膜２１３からなる接続プラグ２１４を形成すると、エアギャップ配線が得られる。その後、前述のシーケンスを繰り返し行なうことにより、多層配線構造を有する半導体装置が得られる。
【００８３】
第２の実施形態によると、エアギャップ２１０の頂部が金属配線２０８よりも上方に位置しているため、電界が集中する金属配線２０８の上端部間におけるエアギャップ２１０の体積が増大するので、配線間容量を十分に低減することができ、これによって、半導体装置の性能及び信頼性を向上させることができる。
【００８４】
（下層及び上層の層間絶縁膜並びに第１、第２及び第３の絶縁膜を構成する絶縁材料）
以下、第１及び第２の実施形態における、下層の層間絶縁膜１０１（２０１）、上層の層間絶縁膜１１４（２０９）、第１の絶縁膜１０５（２０５）、第２の絶縁膜１０６（２０６）及び第１の実施形態における第３の絶縁膜１０７を構成する絶縁材料の組み合わせについて具体的に説明する。尚、以下の説明は、特に言及しない限り、第１及び第２の実施形態に共通である。
【００８５】
＜第１の組み合わせ＞
第１の組み合わせは、下層の層間絶縁膜が、無機成分を主成分とし且つ窒素及び炭素を含まない無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなり、第２の絶縁膜が、無機成分を主成分とし且つ窒素又は炭素を含む無機絶縁材料からなる場合である。
【００８６】
下層の層間絶縁膜としては、シリコン酸化膜若しくはシリコン酸化フッ化膜等の無機絶縁膜、又は水素原子若しくはメチル基等の炭化水素化合物を含むシリコン酸化膜等のハイブリッド絶縁膜を用いる。この場合、上層の層間絶縁膜としても、シリコン酸化膜若しくはシリコン酸化フッ化膜等の無機絶縁膜、又は水素原子若しくはメチル基等の炭化水素化合物を含むシリコン酸化膜等のハイブリッド絶縁膜を用いる。
【００８７】
第２の絶縁膜としては、シリコン窒化膜、シリコン酸化窒化膜、シリコン炭化膜又はシリコン酸化炭化膜等の窒素又は炭素を含む無機絶縁膜を用いる。
【００８８】
このようにすると、下層の層間絶縁膜に対するドライエッチング工程において、第２の絶縁膜のエッチング耐性を大きくできるので、下層の層間絶縁膜のエッチングレートを第２の絶縁膜のエッチングレートよりも大きくすることが容易である。
【００８９】
尚、第１の絶縁膜としては、シリコン酸化膜、シリコン酸化フッ化膜、水素原子若しくはメチル基等の炭化水素化合物を含むシリコン酸化膜、又は有機成分を主成分とするいわゆるＬｏｗ−ｋ膜等を用いることができる。
【００９０】
また、第１の実施形態における第３の絶縁膜としては、シリコン酸化膜、シリコン酸化フッ化膜、水素原子若しくはメチル基等の炭化水素化合物を含むシリコン酸化膜、又は有機成分を主成分とするいわゆるＬｏｗ−ｋ膜等を用いることができる。
【００９１】
＜第２の組み合わせ＞
第２の組み合わせは、下層の層間絶縁膜が、有機成分を主成分とする有機絶縁材料からなり、第２の絶縁膜が、無機成分を主成分とする無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなる場合である。
【００９２】
下層の層間絶縁膜としては、例えばアロマティクポリマー等の有機ポリマーからなる有機膜を用いる。この場合、上層の層間絶縁膜としては、有機膜、無機膜又はハイブリッド膜を用いることができる。上層の層間絶縁膜として有機膜を用いると、第１又は第２の実施形態に係る配線構造が繰り返えされてなる多層配線構造を実現でき、上層の層間絶縁膜として無機膜又はハイブリッド膜を用いると、層間絶縁膜の層毎に膜構成を最適化することができる。
【００９３】
第２の絶縁膜としては、シリコン酸化膜、シリコン酸化フッ化膜、シリコン窒化膜、シリコン酸化窒化膜、シリコン炭化膜若しくはシリコン酸化炭化膜等の無機絶縁膜、又は水素原子若しくはメチル基等の炭化水素化合物を含むシリコン酸化膜等のハイブリッド絶縁膜を用いる。
【００９４】
このようにすると、下層の層間絶縁膜に対するドライエッチング工程において、第２の絶縁膜のエッチング耐性を大きくできるので、下層の層間絶縁膜のエッチングレートを第２の絶縁膜のエッチングレートよりも大きくすることが容易である。
【００９５】
また、第１の組み合わせに比べて誘電率が低い層間絶縁膜を形成することができるので、より高性能な低容量多層配線構造を実現できる。
【００９６】
尚、第１の絶縁膜としては、シリコン酸化膜、シリコン酸化フッ化膜、水素原子若しくはメチル基等の炭化水素化合物を含むシリコン酸化膜、有機成分を主成分とするいわゆるＬｏｗ−ｋ膜、又は微小な空孔を有するいわゆるポーラス膜等を用いることができる。
【００９７】
また、第１の実施形態における第３の絶縁膜としては、シリコン酸化膜、シリコン酸化フッ化膜、水素原子若しくはメチル基等の炭化水素化合物を含むシリコン酸化膜、有機成分を主成分とするいわゆるＬｏｗ−ｋ膜、又は微小な空孔を有するいわゆる多孔質膜（ポーラス膜）等を用いることができる。
【００９８】
＜第３の組み合わせ＞
第３の組み合わせは、下層の層間絶縁膜が、多孔質の無機又は有機の絶縁材料からなり、第２の絶縁膜が、無機成分を主成分とする無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなる場合である。
【００９９】
下層の層間絶縁膜としては、微小な空孔を有する無機又は有機の多孔質膜を用いることができる。
【０１００】
第２の絶縁膜としては、シリコン酸化膜、シリコン酸化フッ化膜、シリコン窒化膜、シリコン酸化窒化膜、シリコン炭化膜若しくはシリコン酸化炭化膜等の無機絶縁膜、又は水素原子若しくはメチル基等の炭化水素化合物を含むシリコン酸化膜等のハイブリッド絶縁膜を用いる。
【０１０１】
このようにすると、下層の層間絶縁膜に対するドライエッチング工程において、第２の絶縁膜のエッチング耐性を大きくできるので、下層の層間絶縁膜のエッチングレートを第２の絶縁膜のエッチングレートよりも大きくすることが容易である。
【０１０２】
また、第１及び第２のの組み合わせに比べて誘電率が低い層間絶縁膜を形成することができるので、より一層高性能な低容量多層配線構造を実現できる。
【０１０３】
尚、第１の絶縁膜としては、シリコン酸化膜、シリコン酸化フッ化膜、水素原子若しくはメチル基等の炭化水素化合物を含むシリコン酸化膜、有機成分を主成分とするいわゆるＬｏｗ−ｋ膜、又は微小な空孔を有するいわゆるポーラス膜等を用いることができる。
【０１０４】
また、第１の実施形態における第３の絶縁膜としては、シリコン酸化膜、シリコン酸化フッ化膜、水素原子若しくはメチル基等の炭化水素化合物を含むシリコン酸化膜、有機成分を主成分とするいわゆるＬｏｗ−ｋ膜、又は微小な空孔を有するいわゆる多孔質膜（ポーラス膜）等を用いることができる。
【０１０５】
【発明の効果】
本発明に係る半導体装置によると、エアギャップの頂部は金属配線よりも上方に位置しているため、電界が集中する金属配線の上端部間におけるエアギャップの体積が増大するので、配線間容量を十分に低減することができ、これによって、半導体装置の性能及び信頼性を向上させることができる。
【０１０６】
本発明に係る第１又は第２の半導体装置の製造方法によると、下層の層間絶縁膜に対して、下層の層間絶縁膜のエッチングレートが第２の絶縁膜のエッチングレートよりも大きい条件でエッチングを行なって、下層の層間絶縁膜における金属配線間の領域を掘り下げるため、エアギャップの頂部を金属配線よりも上方に位置させて、電界が集中する金属配線の上端部間におけるエアギャップの体積を増大させることができるので、配線間容量を十分に低減できる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図２】（ａ）〜（ｃ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図３】（ａ）〜（ｃ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図４】（ａ）〜（ｃ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図５】（ａ）、（ｂ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図６】（ａ）は、第１又は第２の従来例に係る半導体装置の断面図であり、（ｂ）は第１の実施形態に係る半導体装置の断面図である。
【図７】（ａ）〜（ｃ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図８】（ａ）〜（ｃ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図９】（ａ）〜（ｃ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図１０】（ａ）〜（ｃ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図１１】（ａ）〜（ｃ）は、第１の従来例に係る半導体装置の製造方法の各工程を示す断面図である。
【図１２】（ａ）〜（ｃ）は、第１の従来例に従来の半導体装置の製造方法の各工程を示す断面図である。
【図１３】（ａ）〜（ｃ）は、第１の従来例に係る半導体装置の製造方法の各工程を示す断面図である。
【図１４】（ａ）〜（ｃ）は、第１の従来例に係る半導体装置の製造方法の各工程を示す断面図である。
【図１５】（ａ）〜（ｃ）は、第２の従来例に係る半導体装置の製造方法の各工程を示す断面図である。
【図１６】（ａ）〜（ｃ）は、第２の従来例に従来の半導体装置の製造方法の各工程を示す断面図である。
【図１７】（ａ）〜（ｃ）は、第２の従来例に係る半導体装置の製造方法の各工程を示す断面図である。
【図１８】（ａ）、（ｂ）は、第２の従来例に係る半導体装置の製造方法の各工程を示す断面図である。
【符号の説明】
１００ 半導体基板
１０１ 下層の層間絶縁膜
１０２ 第１のバリアメタル層
１０３ 第１の金属膜
１０４ 第２のバリアメタル層
１０５ 第１の絶縁膜
１０５Ａ パターン化された第１の絶縁膜
１０６ 第２の絶縁膜
１０６Ａ パターン化された第２の絶縁膜
１０７ 第３の絶縁膜
１０７Ａ パターン化された第３の絶縁膜
１０８ 第１のレジストパターン
１０９ プラグ用開口部
１１０ 第２の金属膜
１１１ 接続プラグ
１１２ 第２のレジストパターン
１１３ 金属配線
１１４ 上層の層間絶縁膜
１１５ エアギャップ
１１５ａ 主要部
１１５ｂ 頂部
２００ 半導体基板
２０１ 下層の層間絶縁膜
２０２ 第１のバリアメタル層
２０３ 第１の金属膜
２０４ 第２のバリアメタル層
２０５ 第１の絶縁膜
２０５Ａ パターン化された第１の絶縁膜
２０６ 第２の絶縁膜
２０６Ａ パターン化された第２の絶縁膜
２０７ 第１のレジストパターン
２０８ 金属配線
２０９ 上層の層間絶縁膜
２１０ エアギャップ
２１１ 第２のレジストパターン
２１２ プラグ用開口部
２１３ 第２の金属膜
２１４ 接続プラグ
Claims (11)
- 半導体基板上に設けられた下層の層間絶縁膜の上に形成された複数の金属配線と、
前記複数の金属配線の上に第１の絶縁膜を介して設けられ、前記下層の層間絶縁膜とは異なる材料からなる第２の絶縁膜と、
前記複数の金属配線及び前記第２の絶縁膜を覆うように設けられ、前記複数の金属配線同士の間にエアギャップを有する上層の層間絶縁膜とを備え、
前記エアギャップの頂部は、前記複数の金属配線よりも上方に位置し、
前記エアギャップの下端部は、前記金属配線の下端部よりも下方に位置していることを特徴とする半導体装置。 - 前記下層の層間絶縁膜における前記複数の金属配線間の領域はエッチングにより掘り下げられており、
前記下層の層間絶縁膜に対するエッチング時における前記下層の層間絶縁膜のエッチングレートは前記第２の絶縁膜のエッチングレートよりも大きいことを特徴とする請求項１に記載の半導体装置。 - 前記下層の層間絶縁膜は、無機成分を主成分とし且つ窒素及び炭素を含まない無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなり、
前記第２の絶縁膜は、無機成分を主成分とし且つ窒素又は炭素を含む無機絶縁材料からなることを特徴とする請求項１又は２に記載の半導体装置。 - 前記下層の層間絶縁膜は、有機成分を主成分とする有機絶縁材料からなり、
前記第２の絶縁膜は、無機成分を主成分とする無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなることを特徴とする請求項１又は２に記載の半導体装置。 - 前記下層の層間絶縁膜は、多孔質の無機又は有機の絶縁材料からなり、
前記第２の絶縁膜は、無機成分を主成分とする無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなることを特徴とする請求項１又は２に記載の半導体装置。 - 半導体基板上に設けられた下層の層間絶縁膜の上に第１の金属膜を堆積する工程と、
前記第１の金属膜の上に第１の絶縁膜を介して、前記下層の層間絶縁膜と異なる材料からなる第２の絶縁膜を形成する工程と、
前記第２の絶縁膜及び第１の絶縁膜に接続プラグ用開口部を形成する工程と、
前記接続プラグ用開口部に第２の金属膜を埋め込んで接続プラグを形成する工程と、
前記第２の絶縁膜及び第１の絶縁膜に対して、前記第２の絶縁膜上に形成され配線パターンを有するマスクパターンをマスクにエッチングを行なって、パターン化された前記第２の絶縁膜及び第１の絶縁膜と前記接続プラグとを有する転写パターンを形成する工程と、
前記第１の金属膜に対して前記転写パターンをマスクにエッチングを行なって、前記第１の金属膜からなる金属配線を形成する工程と、
前記下層の層間絶縁膜に対して、前記下層の層間絶縁膜のエッチングレートが前記第２の絶縁膜のエッチングレートよりも大きい条件でエッチングを行なって、前記下層の層間絶縁膜における前記金属配線間の領域を掘り下げる工程と、
前記下層の層間絶縁膜の上に上層の層間絶縁膜を、パターン化された前記第２の絶縁膜を覆い且つ前記金属配線間にエアギャップが介在するように形成する工程とを備えていることを特徴とする半導体装置の製造方法。 - 半導体基板上に設けられた下層の層間絶縁膜の上に第１の金属膜を堆積する工程と、
前記第１の金属膜の上に第１の絶縁膜を介して、前記下層の層間絶縁膜と異なる材料からなる第２の絶縁膜を形成する工程と、
前記第２の絶縁膜及び第１の絶縁膜に対して、前記第２の絶縁膜上に形成され配線パターンを有するマスクパターンをマスクにエッチングを行なって、パターン化された前記第２の絶縁膜及び第１の絶縁膜を有する転写パターンを形成する工程と、
前記第１の金属膜に対して前記転写パターンをマスクにエッチングを行なって、前記第１の金属膜からなる金属配線を形成する工程と、
前記下層の層間絶縁膜に対して、前記下層の層間絶縁膜のエッチングレートが前記第２の絶縁膜のエッチングレートよりも大きい条件でエッチングを行なって、前記下層の層間絶縁膜における前記金属配線間の領域を掘り下げる工程と、
前記下層の層間絶縁膜の上に上層の層間絶縁膜を、パターン化された前記第２の絶縁膜を覆い且つ前記金属配線間にエアギャップが介在するように形成する工程とを備えていることを特徴とする半導体装置の製造方法。 - 前記エアギャップの頂部は、前記複数の金属配線よりも上方に位置していることを特徴とする請求項６又は７に記載の半導体装置の製造方法。
- 前記下層の層間絶縁膜は、無機成分を主成分とし且つ窒素及び炭素を含まない無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなり
前記第２の絶縁膜は、無機成分を主成分とし且つ窒素又は炭素を含む無機絶縁材料からなることを特徴とする請求項６又は７に記載の半導体装置の製造方法。 - 前記下層の層間絶縁膜は、有機成分を主成分とする有機絶縁
材料からなり、
前記第２の絶縁膜は、無機成分を主成分とする無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなることを特徴とする請求項６又は７に記載の半導体装置の製造方法。 - 前記下層の層間絶縁膜は、多孔質の無機又は有機の絶縁材料からなり、
前記第２の絶縁膜は、無機成分を主成分とする無機絶縁材料又は有機成分及び無機成分を含むハイブリッド絶縁材料からなることを特徴とする請求項６又は７に記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000350992A JP3654830B2 (ja) | 2000-11-17 | 2000-11-17 | 半導体装置及びその製造方法 |
| US09/987,340 US20020060354A1 (en) | 2000-11-17 | 2001-11-14 | Semiconductor device and method for fabricating the same |
| TW090128344A TW536777B (en) | 2000-11-17 | 2001-11-15 | Semiconductor device and method for fabricating the same |
| US10/251,975 US6762120B2 (en) | 2000-11-17 | 2002-09-23 | Semiconductor device and method for fabricating the same |
| US10/864,345 US20040224493A1 (en) | 2000-11-17 | 2004-06-10 | Semiconductor device and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000350992A JP3654830B2 (ja) | 2000-11-17 | 2000-11-17 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002158280A JP2002158280A (ja) | 2002-05-31 |
| JP3654830B2 true JP3654830B2 (ja) | 2005-06-02 |
Family
ID=18824123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000350992A Expired - Lifetime JP3654830B2 (ja) | 2000-11-17 | 2000-11-17 | 半導体装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US20020060354A1 (ja) |
| JP (1) | JP3654830B2 (ja) |
| TW (1) | TW536777B (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6524948B2 (en) * | 2000-10-13 | 2003-02-25 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP3588582B2 (ja) * | 2000-10-20 | 2004-11-10 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP3654830B2 (ja) * | 2000-11-17 | 2005-06-02 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| US7138329B2 (en) * | 2002-11-15 | 2006-11-21 | United Microelectronics Corporation | Air gap for tungsten/aluminum plug applications |
| US7449407B2 (en) * | 2002-11-15 | 2008-11-11 | United Microelectronics Corporation | Air gap for dual damascene applications |
| US6917109B2 (en) * | 2002-11-15 | 2005-07-12 | United Micorelectronics, Corp. | Air gap structure and formation method for reducing undesired capacitive coupling between interconnects in an integrated circuit device |
| US7009272B2 (en) * | 2002-12-28 | 2006-03-07 | Intel Corporation | PECVD air gap integration |
| US20050191860A1 (en) * | 2003-06-20 | 2005-09-01 | Matsushita Electric Industrial Co., Ltd. | Method for forming semiconductor device |
| US6875685B1 (en) | 2003-10-24 | 2005-04-05 | International Business Machines Corporation | Method of forming gas dielectric with support structure |
| DE102004037336B4 (de) * | 2004-08-02 | 2006-09-21 | Infineon Technologies Ag | Verfahren zum Herstellen einer Schicht-Anordnung und Schicht-Anordnung |
| JP5180426B2 (ja) * | 2005-03-11 | 2013-04-10 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP5204370B2 (ja) * | 2005-03-17 | 2013-06-05 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP4679193B2 (ja) * | 2005-03-22 | 2011-04-27 | 株式会社東芝 | 半導体装置の製造方法及び半導体装置 |
| JP4751083B2 (ja) * | 2005-03-25 | 2011-08-17 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP2009194286A (ja) * | 2008-02-18 | 2009-08-27 | Panasonic Corp | 半導体装置及びその製造方法 |
| US8497203B2 (en) | 2010-08-13 | 2013-07-30 | International Business Machines Corporation | Semiconductor structures and methods of manufacture |
| KR20120025315A (ko) * | 2010-09-07 | 2012-03-15 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| CN103633016B (zh) * | 2012-08-23 | 2016-08-03 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
| JP5932604B2 (ja) * | 2012-10-24 | 2016-06-08 | 株式会社東芝 | 半導体装置及びその製造方法 |
| KR102003881B1 (ko) * | 2013-02-13 | 2019-10-17 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| CN103151301A (zh) * | 2013-02-25 | 2013-06-12 | 上海宏力半导体制造有限公司 | 半导体器件的形成方法 |
| US9401305B2 (en) * | 2014-11-05 | 2016-07-26 | Sandisk Technologies Llc | Air gaps structures for damascene metal patterning |
| CN106601667B (zh) * | 2016-12-20 | 2019-08-20 | 上海集成电路研发中心有限公司 | 一种具有空气隙的金属互连层结构及其制备方法 |
| US11976002B2 (en) * | 2021-01-05 | 2024-05-07 | Applied Materials, Inc. | Methods for encapsulating silver mirrors on optical structures |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5461003A (en) * | 1994-05-27 | 1995-10-24 | Texas Instruments Incorporated | Multilevel interconnect structure with air gaps formed between metal leads |
| JPH1117005A (ja) * | 1997-06-20 | 1999-01-22 | Nec Corp | 半導体装置及びその製造方法 |
| US6184121B1 (en) * | 1997-07-10 | 2001-02-06 | International Business Machines Corporation | Chip interconnect wiring structure with low dielectric constant insulator and methods for fabricating the same |
| US6242336B1 (en) * | 1997-11-06 | 2001-06-05 | Matsushita Electronics Corporation | Semiconductor device having multilevel interconnection structure and method for fabricating the same |
| JP2000174116A (ja) * | 1998-12-03 | 2000-06-23 | Nec Corp | 半導体装置及びその製造方法 |
| US6130151A (en) * | 1999-05-07 | 2000-10-10 | Taiwan Semiconductor Manufacturing Company | Method of manufacturing air gap in multilevel interconnection |
| JP2002026016A (ja) * | 2000-07-13 | 2002-01-25 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP3588582B2 (ja) * | 2000-10-20 | 2004-11-10 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP3686325B2 (ja) * | 2000-10-26 | 2005-08-24 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| JP3654830B2 (ja) * | 2000-11-17 | 2005-06-02 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
-
2000
- 2000-11-17 JP JP2000350992A patent/JP3654830B2/ja not_active Expired - Lifetime
-
2001
- 2001-11-14 US US09/987,340 patent/US20020060354A1/en not_active Abandoned
- 2001-11-15 TW TW090128344A patent/TW536777B/zh not_active IP Right Cessation
-
2002
- 2002-09-23 US US10/251,975 patent/US6762120B2/en not_active Expired - Fee Related
-
2004
- 2004-06-10 US US10/864,345 patent/US20040224493A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US6762120B2 (en) | 2004-07-13 |
| US20030022481A1 (en) | 2003-01-30 |
| US20020060354A1 (en) | 2002-05-23 |
| US20040224493A1 (en) | 2004-11-11 |
| TW536777B (en) | 2003-06-11 |
| JP2002158280A (ja) | 2002-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3654830B2 (ja) | 半導体装置及びその製造方法 | |
| US6426249B1 (en) | Buried metal dual damascene plate capacitor | |
| EP2264758B1 (en) | Interconnection structure in semiconductor device | |
| JP2934353B2 (ja) | 半導体装置およびその製造方法 | |
| JP2910713B2 (ja) | 半導体装置の製造方法 | |
| JP4169150B2 (ja) | 犠牲ハードマスクを用いて金属パターンを形成する方法 | |
| US5891805A (en) | Method of forming contacts | |
| US6960834B2 (en) | Semiconductor device having multi-layer interconnection structure and method of manufacturing the same | |
| US20060003577A1 (en) | Method of manufacturing a semiconductor device | |
| JP2002313910A (ja) | 半導体装置とその製造方法 | |
| JP3214475B2 (ja) | デュアルダマシン配線の形成方法 | |
| JPH11186391A (ja) | 半導体装置およびその製造方法 | |
| US6974770B2 (en) | Self-aligned mask to reduce cell layout area | |
| JP3461761B2 (ja) | 半導体装置の製造方法 | |
| US20120309164A1 (en) | Method for manufacturing semiconductor device | |
| JP3102382B2 (ja) | 半導体装置およびその製造方法 | |
| JP3525788B2 (ja) | 半導体装置の製造方法 | |
| JP3403052B2 (ja) | 半導体装置及びその製造方法 | |
| WO2000035000A1 (en) | Ultra high-speed semiconductor integrated circuit interconnect structure and fabrication method using free-space dielectric | |
| JP4207113B2 (ja) | 配線構造の形成方法 | |
| JP2004356315A (ja) | 半導体装置及びその製造方法 | |
| JPH08203899A (ja) | 半導体装置の製造方法 | |
| JPH11307629A (ja) | 半導体装置の製造方法 | |
| JP2002134609A (ja) | 半導体装置及びその製造方法 | |
| JP2001093973A (ja) | 半導体集積回路およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040628 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050222 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050301 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3654830 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140311 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |