JP5667240B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP5667240B2
JP5667240B2 JP2013117185A JP2013117185A JP5667240B2 JP 5667240 B2 JP5667240 B2 JP 5667240B2 JP 2013117185 A JP2013117185 A JP 2013117185A JP 2013117185 A JP2013117185 A JP 2013117185A JP 5667240 B2 JP5667240 B2 JP 5667240B2
Authority
JP
Japan
Prior art keywords
insulating film
mask pattern
etching
forming
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013117185A
Other languages
English (en)
Other versions
JP2013168687A (ja
Inventor
東 錫 李
東 錫 李
丞 弼 鄭
丞 弼 鄭
芝 英 李
芝 英 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2013168687A publication Critical patent/JP2013168687A/ja
Application granted granted Critical
Publication of JP5667240B2 publication Critical patent/JP5667240B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、半導体素子の製造方法に係り、特に、微細なピッチで反復形成される配線ラインと前記配線ラインを各々周辺の導電領域と連結させるためのコンタクトプラグを含む微細パターンを備えた半導体素子の製造方法に関する。
高集積化された半導体素子を製造するに当たって、パターン微細化は必須である。狭い面積に多くの素子を集積させるためには、個別素子の大きさをできるだけ小さく形成せねばならず、このためには、形成しようとするパターンそれぞれの幅と前記パターン間の間隔との和であるピッチを小さくせねばならない。
最近、半導体素子のデザインルールの急減によって半導体素子の具現に必要なパターンを形成するためのフォトリソグラフィ工程において、解像限界によって微細ピッチを有するパターンの形成に限界がある。特に、基板上に形成される単位素子を電気的に連結させるコンタクトを形成するために絶縁膜にコンタクトホールを形成する時、狭い面積内に微細ピッチで密集して形成される複数のコンタクトホールを形成するためにフォトリソグラフィ工程を用いる場合には、解像限界によって具現可能な形状が制限され、各コンタクトホールパターン間に保持されねばならない間隔及びアラインマージンが減少して微細ピッチを有する所望のコンタクトホールパターンを形成するのに限界がある。特に、半導体メモリ素子の集積度の増加につれて３０ｎｍ級のフィーチャーサイズ（ｆｅａｔｕｒｅ ｓｉｚｅ）を有する超高集積フラッシュメモリ素子でビットラインとビットラインとの間のピッチが急減した。このように微細ピッチで反復形成される複数のビットラインを形成するためにフォトリソグラフィ工程を用いる場合には、解像限界によって所望のパターンを形成するのに限界がある。
通常、ビットラインを形成する前に、前記ビットラインを周辺の導電領域、例えば、半導体基板の活性領域に連結させるためのコンタクトプラグをまず形成する。そして、前記コンタクトプラグ上に前記コンタクトプラグに接するビットラインを形成する。このような通常の工程による場合、前記コンタクトプラグと前記ビットラインとの間に最小限のミスアラインマージンを確保する必要がある。しかし、ビットライン間のピッチが減少して相互隣接したビットライン間には、前記ミスアラインマージンを提供するほどの十分な空間を確保できなくなってきており、最小限のミスアラインマージンを確保するためのレイアウトを設計に限界がきている。
本発明は、前記問題点を解決するためのものであって、フォトリソグラフィ工程での解像限界を超える微細ピッチで反復形成される複数の配線ラインと前記配線ラインを周辺の導電領域に連結させるためのコンタクトプラグとの間に別途のミスアラインマージンを確保せずとも、前記コンタクトプラグと配線ラインとの正確なアラインを確保しうる半導体素子の製造方法を提供することである。
前記目的を達成するための本発明による半導体素子の製造方法は、半導体基板上に前記半導体基板上の導電領域を覆う絶縁膜を形成する。前記絶縁膜上に第１ピッチで第１方向に相互平行に延びる複数の第１マスクパターンを形成する。前記複数の第１マスクパターンの両側壁を覆うバッファ絶縁膜を形成する。前記複数の第１マスクパターンのうち、相互隣接した２個の第１マスクパターン間の空間に１個の第２マスクパターンが形成されるように前記複数の第１マスクパターン及び前記バッファ絶縁膜により各々自己整列されつつ、前記複数の第１マスクパターンと各々平行に延びる複数の第２マスクパターンを形成する。前記バッファ絶縁膜の一部及び前記絶縁膜の一部を除去し、前記第１マスクパターンと前記第２マスクパターンとの間でこれらと平行に延びる複数のトレンチと前記トレンチに各々連通され、前記半導体基板の導電領域を露出させる複数のコンタクトホールを形成する。前記コンタクトホール及びトレンチ内部に導電物質を充填して前記コンタクトホール内に形成されるコンタクトプラグと、前記コンタクトプラグと一体に前記トレンチ内に形成される複数の配線ラインを同時に形成する。そして、前記絶縁膜を形成する段階は、前記半導体基板上の導電領域を覆う第１エッチング停止用絶縁膜を形成する段階と、前記第１エッチング停止用絶縁膜上に第１層間絶縁膜を形成する段階と、前記第１層間絶縁膜上に第２エッチング停止用絶縁膜を形成する段階と、前記第２エッチング停止用絶縁膜上に第２層間絶縁膜を形成する段階と、を含む。
また、前記複数のトレンチ及び複数のコンタクトホールを形成する段階は、前記第１マスクパターン及び第２マスクパターンをエッチングマスクとして前記バッファ絶縁膜及び絶縁膜をエッチングして前記第１マスクパターン及び第２マスクパターンと平行に延びる複数のライン形態のトレンチを形成する段階と、前記複数の第１マスクパターン及び前記複数の第２マスクパターンの一部と前記トレンチ底面の一部とを露出させる開口が形成された第３マスクパターンを形成する段階と、前記第１マスクパターン、第２マスクパターン及び第３マスクパターンを各々エッチングマスクとして用いて前記絶縁膜をエッチングして前記導電領域を露出させる前記コンタクトホールを形成する段階と、を含むことができる。
本発明による半導体素子は、本発明による半導体素子の製造方法では、ダブルパターニング工程を用いてフォトリソグラフィ工程での解像限界を超える微細ピッチで反復形成されるコンタクトパターンを優秀なＣＤ（ｃｒｉｔｉｃａｌ ｄｉｍｅｎｓｉｏｎ）均一度で形成しうる。特に、微細ピッチで反復形成される複数のコンタクトプラグ及び配線ラインを一体に形成するために前記コンタクトプラグ形成のためのコンタクトホールと前記配線ラインを形成するためのトレンチが相互連通されるように形成した後、前記コンタクトホール及びトレンチ内に導電物質を同時に満たす工程を用いる。この際、ダブルパターニング工程により微細ピッチで反復形成されるハードマスクパターンと、その上に形成される第３マスクパターンの位置により最終的に具現しようとするコンタクトホールの位置が決定されるので、コンタクトホールの形成のためのレイアウト設計が容易であり、コンタクトホールの形成位置の所望の位置へのアラインが容易になり、十分なエッチングマージンを確保することができる。また、エッチングマスクとして使われる前記ハードマスクパターン及び第３マスクパターンの形状及び配置を自由に決定することによって形成しようとするコンタクトホール及び配線ラインを、その形状に関係なく容易に形成しうる。
本発明の参考例による半導体素子の例示的な配線パターンのレイアウトである。 本発明の第１参考例による半導体素子の製造方法を説明するために工程順序によって示す一部切欠き斜視図である。 本発明の第１参考例による半導体素子の製造方法を説明するために工程順序によって示す一部切欠き斜視図である。 本発明の第１参考例による半導体素子の製造方法を説明するために工程順序によって示す一部切欠き斜視図である。 本発明の第１参考例による半導体素子の製造方法を説明するために工程順序によって示す一部切欠き斜視図である。 本発明の第１参考例による半導体素子の製造方法を説明するために工程順序によって示す一部切欠き斜視図である。 本発明の第１参考例による半導体素子の製造方法を説明するために工程順序によって示す一部切欠き斜視図である。 本発明の第１参考例による半導体素子の製造方法を説明するために工程順序によって示す一部切欠き斜視図である。 本発明の第１参考例による半導体素子の製造方法を説明するために工程順序によって示す一部切欠き斜視図である。 本発明の第１参考例による半導体素子の製造方法を説明するために工程順序によって示す一部切欠き斜視図である。 本発明の第１参考例による半導体素子の製造方法を説明するために工程順序によって示す一部切欠き斜視図である。 本発明の第１参考例による半導体素子の製造方法を説明するために工程順序によって示す一部切欠き斜視図である。 本発明の第１参考例による半導体素子の製造方法を説明するために工程順序によって示す一部切欠き斜視図である。 本発明の第２参考例による半導体素子の製造方法を説明するために工程順序によって示す一部切欠き斜視図である。 本発明の第２参考例による半導体素子の製造方法を説明するために工程順序によって示す一部切欠き斜視図である。 本発明の第１実施形態による半導体素子の製造方法を説明するために工程順序によって示す一部切欠き斜視図である。 本発明の第１実施形態による半導体素子の製造方法を説明するために工程順序によって示す一部切欠き斜視図である。 本発明の第１実施形態による半導体素子の製造方法を説明するために工程順序によって示す一部切欠き斜視図である。 本発明の第１実施形態による半導体素子の製造方法を説明するために工程順序によって示す一部切欠き斜視図である。 本発明の第１実施形態による半導体素子の製造方法を説明するために工程順序によって示す一部切欠き斜視図である。 本発明の第２実施形態による半導体素子の製造方法を説明するために工程順序によって示す一部切欠き斜視図である。 本発明の第２実施形態による半導体素子の製造方法を説明するために工程順序によって示す一部切欠き斜視図である。 本発明の第２実施形態による半導体素子の製造方法を説明するために工程順序によって示す一部切欠き斜視図である。 本発明の第２実施形態による半導体素子の製造方法を説明するために工程順序によって示す一部切欠き斜視図である。 本発明の第２実施形態による半導体素子の製造方法を説明するために工程順序によって示す一部切欠き斜視図である。 本発明の第３実施形態による半導体素子の製造方法を説明するために工程順序によって示す一部切欠き斜視図である。 本発明の第３実施形態による半導体素子の製造方法を説明するために工程順序によって示す一部切欠き斜視図である。 本発明の第３実施形態による半導体素子の製造方法を説明するために工程順序によって示す一部切欠き斜視図である。 本発明の第３実施形態による半導体素子の製造方法を説明するために工程順序によって示す一部切欠き斜視図である。 本発明の第３実施形態による半導体素子の製造方法を説明するために工程順序によって示す一部切欠き斜視図である。
以下、本発明の望ましい実施形態について添付図面を参照して詳細に説明する。
本発明の実施形態は、多様な形に変形でき、本発明の範囲が後述する実施形態に限定されると解釈されてはならない。本発明の実施形態は、本発明をさらに完全に説明するために提供されるものである。図面で、層及び領域の厚さは、明細書の明確性のために誇張されたものである。図面上で同じ符号は、同じ要素を示す。
図１は、本発明の参考例となる半導体素子の例示的な配線パターンのレイアウトである。図１には、フラッシュメモリ素子の一部を構成する複数のビットライン３０のレイアウトが例示されている。
図１で、前記複数のビットライン３０は、導電領域である各々の活性領域１２上で前記活性領域１２とほぼ同じライン幅を有し、前記活性領域１２と平行した第１方向（ｙ方向）に沿って延びている。前記ビットライン３０は、複数のダイレクトコンタクト２０のうち、何れか１つを通じて前記活性領域１２に電気的に連結されている。前記ビットライン３０は、各々所定のピッチＰＢで反復配置されている。導電領域である活性領域１２は、例えば基板１０に形成された不純物拡散領域であって、例えばトランジスタのソース／ドレインである。
また、図１には、前記複数のダイレクトコンタクト２０が前記複数のビットライン３０のピッチと同じピッチで反復形成されている場合が例示されている。前記複数のダイレクトコンタクト２０は、前記第１方向に直交する第２方向（ｘ方向）に沿って一列に配列されている。
図２Ａないし図２Ｉは、本発明の第１参考例による半導体素子の製造方法を説明するために工程順序によって示す一部切欠き斜視図である。図２Ａないし図２Ｉには、図１のレイアウトによるダイレクトコンタクト２０及びビットライン３０を一体構造で形成するための工程が例示されている。図２Ａないし図２Ｆは、図１で「Ａ」領域に対応する部分の一部切欠き斜視図であり、図２Ｇないし図２Ｉは、図１で「Ｂ」領域に対応する部分の一部切欠き斜視図である。
図２Ａを参照すれば、図１に例示されたレイアウトによる活性領域１２と同じレイアウトを有する活性領域（図示せず）が定義されている半導体基板１０上に第１エッチング停止用絶縁膜１１２及び第１層間絶縁膜１２０を順次に形成する。
前記半導体基板１０上には、例えば、複数のワードラインと同じ半導体素子形成に必要な単位素子（図示せず）が形成されており、前記第１層間絶縁膜１２０は、前記単位素子を覆っている複数の絶縁膜からなりうる。また、前記半導体基板１０の上面には、前記単位素子に電気的に連結可能な導電領域（図示せず）が露出されている。
前記第１エッチング停止用絶縁膜１１２は、前記第１層間絶縁膜１２０のエッチング時に、エッチング停止層の役割をするように形成することである。前記第１エッチング停止用絶縁膜１１２は、前記第１層間絶縁膜１２０とは異なるエッチング選択比を提供する物質からなりうる。前記第１層間絶縁膜１２０の構成材料によって常に第１エッチング停止用絶縁膜１１２は、例えば、シリコン窒化膜、シリコン酸化膜、シリコン酸化窒化膜、またはシリコンカーバイド膜からなりうる。例えば、前記第１エッチング停止用絶縁膜１１２は、約５００Åの厚さで形成されうる。
前記第１層間絶縁膜１２０は、ビットライン間のスペース幅の減少によって発生するカップリングキャパシタによるＲＣ遅延（ｒｅｓｉｓｔａｎｃｅ ｃａｐａｃｉｔａｎｃｅ ｄｅｌａｙ）を減少させるように比較的低い誘電定数を有する絶縁物質からなることが望ましい。例えば、前記第１層間絶縁膜１２０は、ＴＥＯＳ（テトラエトキシシラン（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ（ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）））、ＦＳＧ（フッ化珪酸塩ガラス（ｆｌｕｏｒｉｎｅ ｓｉｌｉｃａｔｅ ｇｌａｓｓ））、ＳｉＯＣまたはＳｉＬＫからなりうる。または、前記第１層間絶縁膜１２０は、熱酸化膜、ＣＶＤ法により形成した酸化膜、ＵＳＧ膜（ｕｎｄｏｐｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ ｆｉｌｍ）及びＨＤＰ酸化膜（ｈｉｇｈｄｅｎｓｉｔｙ ｐｌａｓｍａ ｏｘｉｄｅ ｆｉｌｍ）よりなる群から選択される少なくとも１つの酸化膜を備えることができる。また、第１層間絶縁膜１２０は、窒化膜、例えばＳｉＯＮ、ＳｉＮ、ＳｉＢＮ及びＢＮよりなる群から選択される少なくとも１つの膜を備えることができる。また、前記第１層間絶縁膜１２０は、前記で例示された窒化膜のうちから選択される１つの窒化膜と前記で例示された酸化膜のうちから選択される１つの酸化膜の積層構造からなりうる。
前記第１エッチング停止用絶縁膜１１２が窒化膜からなる場合、前記第１層間絶縁膜１２０は、酸化膜からなることが望ましい。
通常のフォトリソグラフィ工程を用いて前記第１層間絶縁膜１２０上に複数の第１マスクパターン１３４を形成する。
前記第１マスクパターン１３４は、最終的に形成しようとするハードマスクパターン１３０（図２Ｅを参照）のピッチＰより２倍大きい第１ピッチ２Ｐを有するように形成される。ここで、前記ハードマスクパターン１３０のピッチＰは、図１に例示されたビットライン３０のピッチＰＢと同一である。例えば、前記第１マスクパターン１３４の第１幅Ｗ１は、前記第１ピッチ２Ｐの１／４の値を有するように設計されうる。
前記第１マスクパターン１３４は、前記第１層間絶縁膜１２０とはエッチング特性の異なる物質、すなわち、所定のエッチング条件に対して相異なるエッチング選択比を有する物質からなる。例えば、前記第１マスクパターン１３４は、酸化膜、窒化膜、ポリシリコン膜及び金属膜よりなる群から選択される何れか１つの物質からなる。前記第１層間絶縁膜１２０が酸化膜または窒化膜からなる場合、前記第１マスクパターン１３４は、ポリシリコン膜からなりうる。または、前記第１層間絶縁膜１２０が窒化膜からなる場合、前記第１マスクパターン１３４は酸化膜からなりうる。
図２Ｂを参照すれば、前記複数の第１マスクパターン１３４間で露出される前記第１層間絶縁膜１２０をその上面から第１厚さｄだけ除去して前記第１層間絶縁膜１２０の上面に溝形態となる低い表面部１２０ａを形成する。
望ましくは、前記第１厚さｄは、前記第１マスクパターン１３４の第１幅Ｗ１と同じ寸法を有させる。
前記第１層間絶縁膜１２０の上面に前記低い表面部１２０ａを形成するためにドライエッチング工程を行える。例えば、図２Ａを参照して説明した前記第１マスクパターン１３４の形成工程で、前記第１マスクパターン１３４の形成のためのドライエッチング工程時、前記第１マスクパターン１３４が形成された後、前記第１層間絶縁膜１２０に対して連続的に過度エッチングを行い、前記低い表面部１２０ａを形成させうる。他の方法として、前記低い表面部１２０ａを形成するための別途のドライエッチング工程を行える。
前記低い表面部１２０ａの形成工程は、本発明による半導体素子の製造方法を実施するための必須工程ではなく、場合によって省略可能である。
図２Ｃを参照すれば、前記複数の第１マスクパターン１３４のうち、相互隣接した２個の第１マスクパターン１３４間で所定幅のリセス領域１３６ａが残るように前記第１マスクパターン１３４のそれぞれの両側壁を覆うバッファ絶縁膜１３６を形成する。
前記バッファ絶縁膜１３６は、前記第１マスクパターン１３４の上面及び側壁と、前記第１層間絶縁膜１２０の低い表面部１２０ａとを各々均一な厚さで覆う膜で形成されうる。前記バッファ絶縁膜１３６は、前記第１厚さｄと同じ厚さを有するように形成されうる。また、前記バッファ絶縁膜１３６の上面によって限定される前記リセス領域１３６ａが前記第１幅Ｗ１と同じ大きさの幅Ｗ２を有するように前記バッファ絶縁膜１３６の厚さを決定しうる。
前記バッファ絶縁膜１３６は、前記第１層間絶縁膜１２０と同一か、または類似したエッチング特性を有する物質からなりうる。例えば、前記バッファ絶縁膜１３６は、前記第１層間絶縁膜１２０の構成物質と同じ物質からなりうる。または、前記バッファ絶縁膜１３６は、前記第１層間絶縁膜１２０とエッチング特性は類似しているが、相異なる物質からなりうる。例えば、前記バッファ絶縁膜１３６は、酸化膜からなりうる。望ましくは、前記バッファ絶縁膜１３６は、ＡＬＤ（アトミックレイヤーデポジション：ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）法によって形成された酸化膜からなりうる。
図２Ｄを参照すれば、前記バッファ絶縁膜１３６上に第２マスク層１３８を形成する。前記第２マスク層１３８は、前記第１マスクパターン１３４とエッチング特性が同一か、または類似した物質からなりうる。例えば、前記第２マスク層１３８は、酸化膜、窒化膜、ポリシリコン膜及び金属膜よりなる群から選択される何れか１つの物質からなる。前記第１層間絶縁膜１２０及びバッファ絶縁膜１３６が酸化膜または窒化膜からなる場合、前記第２マスク層１３８はポリシリコン膜からなりうる。または、前記第１層間絶縁膜１２０及びバッファ絶縁膜１３６が窒化膜からなる場合、前記第２マスク層１３８は酸化膜からなりうる。または、前記第１層間絶縁膜１２０及びバッファ絶縁膜１３６が各々酸化膜からなる場合、前記第２マスク層１３８はポリシリコン膜または窒化膜からなりうる。
前記第２マスク層１３８を形成することによって前記リセス領域１３６ａは、前記第２マスク層１３８で充填される。前記バッファ絶縁膜１３６の厚さが前記第１ピッチ２Ｐの１／４の値を有する場合、前記第２マスク層１３８のうち、前記リセス領域１３６ａ内に充填された部分の幅、すなわち、前記リセス領域１３６ａの幅Ｗ２は、前記第１ピッチ２Ｐの１／４の値、すなわち、前記第１マスクパターン１３４の幅Ｗ１と同じ値になりうる。
図２Ｅを参照すれば、前記第１マスクパターン１３４の上面が露出されるまで前記第２マスク層１３８の一部及び前記バッファ絶縁膜１３６の一部を除去して前記リセス１３６ａ内に複数の第２マスクパターン１３８ａを形成する。
前記複数の第２マスクパターン１３８ａは、前記第１マスクパターン１３４及びバッファ絶縁膜１３６により自己整列される構造を有し、前記複数の第１マスクパターン１３４の延長方向と同じ方向に相互平行に延びるラインパターンからなる。前記第１マスクパターン１３４及び第２マスクパターン１３８ａは、ハードマスクパターン１３０を構成する。前記ハードマスクパターン１３０は、後続工程で前記第１層間絶縁膜１２０のドライエッチング時にエッチングマスクとして用いられる。前記第１マスクパターン１３４及び第２マスクパターン１３８ａで構成される前記ハードマスクパターン１３０は、前記第１ピッチ２Ｐの１／４の幅Ｗ１またはＷ２を有し、前記第１ピッチ２Ｐの１／２のピッチＰで反復形成されるラインパターンの形状を有する。
例えば、前記第２マスク層１３８の一部及び前記バッファ絶縁膜１３６の一部を除去するためにＣＭＰ（化学機械的研磨：ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）工程を利用しうる。または、前記第２マスク層１３８の一部及び前記バッファ絶縁膜１３６の一部を除去するために、まず前記リセス領域１３６ａ内にのみ第２マスクパターン１３８ａが残るように前記第２マスク層１３８の一部を除去した後、複数の第２マスクパターン１３８ａの間で露出されるバッファ絶縁膜１３６の一部を除去して、前記第１マスクパターン１３４の上面を露出させることによって、図２Ｅの結果物を得る。
なお、図示では、一部を除去して上面が露出したバッファ絶縁膜部分をバッファ絶縁膜１３６ｂとし、後述する図２Ｇ以降において第２マスクパターン１３８ａが乗っているバッファ絶縁膜部分をバッファ絶縁膜１３６ｃとして示した。
ここで、前記第２マスク層１３８の一部及び前記バッファ絶縁膜１３６の一部を除去するためには、各々湿式エッチング工程を利用してもよい。
図２Ｆを参照すれば、前記ハードマスクパターン１３０が形成された結果物上に前記バッファ絶縁膜１３６ｂの上面及び前記ハードマスクパターン１３０の上面を一部露出させる開口１４０ａが形成された第３マスクパターン１４０を形成する。
図２Ｆには、前記第３マスクパターン１４０に形成された開口１４０ａが前記ハードマスクパターン１３０の延長方向と直交する方向に沿って延びるライン形態を有する場合が例示されている。これは、ライン形態を有する開口１４０ａは、図１に例示されているダイレクトコンタクト２０の配列形態に対応して形成されたものである。しかし、本発明はこれに限定されるものではない。第３マスクパターン１４０には、前記ダイレクトコンタクト２０の配置形態によって多様な平面形状及び多様な配置を有する開口１４０ａが形成されうる。または、前記第３マスクパターン１４０は、前記ハードマスクパターン１３０の延長方向とは異なる方向に延びるラインパターンからなりうる。所望通り、前記第３マスクパターン１４０は、その延長方向が前記ハードマスクパターン１３０の延長方向に対して所定の傾斜角、例えば、約５〜９０゜の角をなすように前記ハードマスクパターン１３０と相互交差して延びるパターン形状を有することができる。または、前記複数のダイレクトコンタクト２０が各々特定の配列規則に制限されずに、任意の位置に形成される場合、それに対応する位置に複数の島状の開口が形成された第３マスクパターンを形成することも可能である。
前記第３マスクパターン１４０及び前記ハードマスクパターン１３０を通じて前記バッファ絶縁膜１３６ｂの上面のうち、所定領域が露出される。ここで、前記バッファ絶縁膜１３６ｂの露出された領域は、後続工程で前記第１層間絶縁膜１２０に形成されるコンタクトホール領域に対応する。
前記第３マスクパターン１４０は、例えば、フォトレジスト膜からなりうる。または、前記第３マスクパターン１４０は、ポリシリコン膜、窒化膜、ＡＣＬ（アモルファスカーボン層：ａｍｏｒｐｈｏｕｓ ｃａｒｂｏｎ ｌａｙｅｒ）のようなハードマスク層と、ＳｉＯＮ、ＴＥＯＳ、ＡＬＤ−酸化膜のようなキャッピング層と、ＡＲＣ膜（反射防止膜：ａｎｔｉ−ｒｅｆｌｅｃｔｉｖｅ ｃｏａｔｉｎｇ ｆｉｌｍ）と、フォトレジスト膜よりなる群から選択される少なくとも２層の積層構造からなりうる。例えば、前記第３マスクパターン１６０は、ＳＯＣ膜（スピノンカーボン膜：ｓｐｉｎｏｎｃａｒｂｏｎ ｆｉｌｍ）、ＳｉＡＲＣ膜、及びフォトレジスト層が順次に積層された３層構造の積層膜、またはＳＯＣ膜、ＳｉＡＲＣ膜、有機ＡＲＣ膜、及びフォトレジスト層が順次に積層された４層構造の積層膜からなりうる。
図２Ｇを参照すれば、前記ハードマスクパターン１３０及び第３マスクパターン１４０を各々エッチングマスクとして用いて、前記バッファ絶縁膜１３６ｂ及び第１層間絶縁膜１２０を異方性ドライエッチングして上部コンタクトホール１５２を形成する。この際、前記上部コンタクトホール１５２の底面で前記第１エッチング停止用絶縁膜１１２上に所定厚さＤ１の前記第１層間絶縁膜１２０が残留するように、前記第１層間絶縁膜１２０の総厚さのうち、一部のみをエッチングして前記上部コンタクトホール１５２を形成する。前記上部コンタクトホール１５２の下に残留する前記第１層間絶縁膜１２０の厚さＤ１は、後続工程で形成される配線ラインの厚さに対応するように設定しうる。
図２Ｈを参照すれば、前記第３マスクパターン１４０を除去する。
図２Ｉを参照すれば、前記ハードマスクパターン１３０をエッチングマスクとして前記バッファ絶縁膜１３６ｂ及び第１層間絶縁膜１２０をエッチングして前記ハードマスクパターン１３０と平行に延びる複数のライン形態のトレンチ１５８を形成する。前記トレンチ１５８は、前記上部コンタクトホール１５２と相互連通されるように形成される。前記トレンチ１５８が形成される間に前記上部コンタクトホール１５２の入口近傍では、前記トレンチ１５８と前記上部コンタクトホール１５２とが相互連通される部分で前記第１層間絶縁膜１２０ｃのコーナー部分（角部分）が消耗して、前記第１層間絶縁膜１２０ｃにはラウンド（ｒｏｕｎｄ）形態のプロファイルを有するラウンドコーナー部Ａが形成される。図示、ラウンドコーナー部Ａが形成された第１層間絶縁膜を第１層間絶縁膜１２０ｃ、そのほかの第１層間絶縁膜部分を第１層間絶縁膜１２０ｂとして示した。
そして、前記トレンチ１５８が形成される間に前記ハードマスクパターン１３０の間で前記上部コンタクトホール１５２を通じて露出されていた前記第１層間絶縁膜１２０の残留厚さＤ１部分も共にエッチングされて、前記上部コンタクトホール１５２の深さが下部に延びて前記第１エッチング停止用絶縁膜１１２を露出させるコンタクトホール１５２ａが形成される。
必要に応じて、前記第１層間絶縁膜１２０ｂの上面から前記トレンチ１５８の底面（第１層間絶縁膜１２０ｃの上面）までの深さＤ２は、前記上部コンタクトホール１５２を通じて露出された前記第１層間絶縁膜１２０の残留厚さＤ１（図２Ｇ及び図２Ｈを参照）と同一に設定されうる。しかし、これに制限されるものではなく、場合によっては、前記トレンチ１５８の深さＤ２は、前記第１層間絶縁膜１２０の残留厚さＤ１より小さくてもよいしか、大きくくてもよい。
図２Ｊを参照すれば、前記ハードマスクパターン１３０を除去する。前記ハードマスクパターン１３０を除去するために、例えば、湿式エッチング工程を利用しうる。
図２Ｋを参照すれば、前記第１層間絶縁膜１２０及びバッファ絶縁膜１３６ｂをエッチングマスクとして用いて前記第１層間絶縁膜１２０に形成されたコンタクトホール１５２ａの底面で露出される第１エッチング停止用絶縁膜１１２を異方性ドライエッチングし、前記半導体基板１０の導電領域（図示せず）を露出させる。図１のレイアウトを有する半導体素子を製造する場合には、前記コンタクトホール１５２ａの底面で活性領域１２が露出される。
図２Ｋの結果物で、前記第１層間絶縁膜１２０ｃには、前記半導体基板１０の導電領域を露出させる複数のコンタクトホール１５２ａが形成されており、前記コンタクトホール１５２ａの上部で前記ハードマスクパターン１３０の延長方向と平行の第１方向（図１のｙ方向）に沿う前記コンタクトホール１５２ａの幅は、前記第１方向で前記コンタクトホール１５２ａの両側壁をなす前記第１層間絶縁膜１２０ｃに形成されたラウンドコーナー部Ａにより限定されるので、前記半導体基板１０からの距離によってその幅が可変的になる。また、前記コンタクトホール１５２ａの上部で前記第１方向に直交する第２方向（図１のｘ方向）に沿う前記コンタクトホール１５２ａの幅は前記第２方向で前記コンタクトホール１５２ａの上部の両側壁をなす前記第１層間絶縁膜１２０ｂの垂直側壁により限定されるので、前記基板からの距離によってその幅が一定になる。
図２Ｌを参照すれば、前記コンタクトホール１５２ａ及びトレンチ１５８内に導電物質を充填して前記コンタクトホール１５２ａ内に形成されるコンタクトプラグ１６２と、前記トレンチ１５８内に形成される配線ライン１６８を形成する。
前記配線ライン１６８を形成するために前記コンタクトホール１５２ａ及びトレンチ１５８の形成された結果物上に前記導電物質を蒸着した後、前記層間絶縁膜１２０ｂ及びバッファ絶縁膜１３６ｃの上面が露出されるまで、ＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）またはエッチバック工程を行える。
前記導電物質は、Ｗ、Ｃｕ、Ｔｉ、Ｔａのような金属、ＷＮ、ＴｉＮ、ＴａＮのような金属窒化物、またはドーピングされたポリシリコンからなりうる。
前記コンタクトホール１５２ａの入口近傍で前記コンタクトホール１５２ａと前記トレンチ１５８とが相互連通される部分には、前記第１層間絶縁膜１２０ｃにラウンドコーナー部Ａが形成されているので、前記コンタクトホール１５２ａ及びトレンチ１５８内に導電物質を各々充填して前記コンタクトプラグ１６２及び前記配線ライン１６８を相互一体型に形成した時、前記コンタクトプラグ１６２と前記配線ライン１６８とが一体に連結される接触領域１６４では、前記ラウンドコーナー部Ａにより前記コンタクトプラグ１６２の幅が限定され、前記配線ライン１６８の底面からその下部に位置する前記コンタクトプラグ１６２の上部には、前記コンタクトプラグ１６２の中間部及び下部より大きい断面積を有する。
さらに具体的に説明すれば、前記コンタクトプラグ１６２で前記配線ライン１６８の延長方向と同じ第１方向（図１及び図２Ｌのｙ方向）に沿うコンタクトプラグ１６２の幅Ｗｙは、前記第１層間絶縁膜１２０ｃに形成されたラウンドコーナー部Ａにより限定されて前記幅Ｗｙ（図１を参照）は、前記半導体基板１０の上面からの距離によって可変的になる。すなわち、前記第１方向によるコンタクトプラグ１６２の幅Ｗｙは、前記接触領域１６４に近接した前記コンタクトプラグ１６２の上部での幅（図２Ｌでは、前記幅Ｗｙの一部がＷｙ１で表される）が前記コンタクトプラグ１６２の中間部及び下部での幅（図２Ｌでは、前記幅Ｗｙの一部がＷｙ２で表される）より大きい。
一方、前記コンタクトプラグ１６２で前記配線ライン１６８の延長方向に直交する第２方向（図１及び図２Ｌでｘ方向）に沿うコンタクトプラグ１６２の幅Ｗｘは、前記第１層間絶縁膜１２０ｂからなる垂直側壁により限定され、前記幅Ｗｘは前記半導体基板１０の上面からの距離によって一定している。前記第２方向に沿うコンタクトプラグ１６２の幅Ｗｘは前記配線ライン１６８の第２方向に沿う幅ＷＢとほぼ同一である。
前述したように、前記コンタクトプラグ１６２と前記配線ライン１６８との間で前記ラウンドコーナー部Ａによりその断面積が広くなった接触領域１６４が確保されることによって、前記コンタクトプラグ１６２及び前記配線ライン１６８間のコンタクト抵抗が減少して電気的特性が向上しうる。
前記コンタクトプラグ１６２及び配線ライン１６８は、図１のレイアウトによるダイレクトコンタクト２０及びビットライン３０を各々構成する。前記ダイレクトコンタクト２０及びビットライン３０は、前記ラウンドコーナー部Ａにより広くなった接触領域１６４で相互連通される構造を有する。したがって、前記ダイレクトコンタクト２０及びビットライン３０間のコンタクト抵抗が減少して半導体素子の電気的特性を向上させうる。
図３Ａ及び図３Ｂは、本発明の第２参考例による半導体素子の製造方法を説明するために工程順序によって示す一部切欠き斜視図である。図３Ａ及び図３Ｂには、図１のレイアウトによるダイレクトコンタクト２０及びビットライン３０を一体に形成するための工程が例示されている。図３Ａ及び図３Ｂは、図１で「Ｂ」領域に対応する部分の一部切欠き斜視図である。
本発明の第２参考例による半導体素子の製造方法は、図２Ａないし図２Ｌを参照して説明した第１参考例による半導体素子の製造方法と類似している。但し、第２参考例では、図２Ｋを参照して説明したように、半導体基板１０の導電領域を露出させるために前記第１エッチング停止用絶縁膜１１２を除去する時、前記第１層間絶縁膜１２０ｂ上に前記ハードマスクパターン１３０が残っている状態で第１エッチング停止用絶縁膜１１２を除去する。図３Ａ及び図３Ｂで、図２Ａないし図２Ｌと同じ参照符号は同じ部材を表す。したがって、本例ではこれらについての詳細な説明は省略する。
図３Ａを参照すれば、図２Ａないし図２Ｉを参照して説明したように、半導体基板１０上に前記第１エッチング停止用絶縁膜１１２を露出させるコンタクトホール１５２ａと前記コンタクトホール１５２ａに連通されるトレンチ１５８を形成する工程まで進行した後、前記ハードマスクパターン１３０、第１層間絶縁膜１２０ｂ及び１２ｃ、バッファ絶縁膜１３６ｂをエッチングマスクとして前記第１エッチング停止用絶縁膜１１２の露出部分を除去して、前記コンタクトホール１５２ａの底面で前記半導体基板１０の導電領域（図示せず）を露出させる。
図３Ｂを参照すれば、前記層間絶縁膜１２０ｂ上に前記ハードマスクパターン１３０が残っている状態で導電物質を蒸着して前記コンタクトホール１５２ａ及びトレンチ１５８の内部を満たす導電層１６０を形成する。前記導電物質についてのさらに詳細な事項は、図２Ｌを参照して説明した通りである。
次いで、ＣＭＰまたはエッチバック工程により前記層間絶縁膜１２０ｂ及びバッファ絶縁膜１３６ｂの上面が露出されるまで前記導電層１６０の一部と前記ハードマスクパターン１３０を除去して、図２Ｌに示したような結果物を得る。
図４Ａないし図４Ｅは、本発明の第１実施形態による半導体素子の製造方法を説明するために工程順序によって示す一部切欠き斜視図である。図４Ａないし図４Ｅには、図１のレイアウトによるダイレクトコンタクト２０及びビットライン３０を一体に形成するための工程が例示されている。図４Ａ及び図４Ｂは、図１での「Ａ」領域に対応する部分の一部切欠き斜視図で、図４Ｃないし図４Ｅは、図１での「Ｂ」領域に対応する部分の一部切欠き斜視図である。
本発明の第１実施形態による半導体素子の製造方法は、図２Ａないし図２Ｌを参照して説明した第１参考例による半導体素子の製造方法と類似している。但し、第１実施形態では、トレンチ１５８（図２Ｉを参照）を形成する時、第２エッチング停止用絶縁膜１２２をエッチング停止層として用いるということである。図４Ａないし図４Ｅで、図２Ａないし図２Ｌと同じ参照符号は同じ部材を示す。したがって、本例ではこれらについての詳細な説明は省略する。
図４Ａを参照すれば、半導体基板１０上に第１エッチング停止用絶縁膜１１２、第１層間絶縁膜１２０、第２エッチング停止用絶縁膜１２２、及び第２層間絶縁膜１２４を順次に形成する。
前記第１エッチング停止用絶縁膜１１２は、前記第１層間絶縁膜１２０のエッチング時にエッチング停止層の役割を果たし、前記第２エッチング停止用絶縁膜１２２は、前記第２層間絶縁膜１２０のエッチング時にエッチング停止層の役割を果たすように形成することである。前記第１エッチング停止用絶縁膜１１２及び第２エッチング停止用絶縁膜１２２は、前記第１層間絶縁膜１２０及び第２層間絶縁膜１２４とは異なるエッチング選択比を提供する物質からなりうる。前記第１層間絶縁膜１２０及び第２層間絶縁膜１２４の構成材料によって前記第１エッチング停止用絶縁膜１１２及び第２エッチング停止用絶縁膜１２２は、例えば、シリコン窒化膜、シリコン酸化膜、シリコン酸化窒化膜、またはシリコンカーバイド膜からなりうる。前記第１エッチング停止用絶縁膜１１２及び第２エッチング停止用絶縁膜１２２は、相互同じ物質からなっても、相異なる物質からなっても良い。例えば、前記第１エッチング停止用絶縁膜１１２及び第２エッチング停止用絶縁膜１２２は、各々約５００Åの厚さに形成されうる。
前記第１層間絶縁膜１２０及び第２層間絶縁膜１２４の構成材料は、図２Ａを参照して第１層間絶縁膜１２０について説明した通りである。前記第１層間絶縁膜１２０及び第２層間絶縁膜１２４は、相互同じ物質からなっても、相異なる物質からなっても良い。
図２Ａの説明と同じ方法で前記第２層間絶縁膜１２４上に複数の第１マスクパターン１３４を形成する。
図４Ｂを参照すれば、図２Ｂないし図２Ｅの説明と同じ方法で前記第１マスクパターン１３４上にバッファ絶縁膜１３６及び複数の第２マスクパターン１３８ａを形成し、前記第１マスクパターン１３４及び第２マスクパターン１３８ａで構成されるハードマスクパターン１３０を形成する。
図４Ｃを参照すれば、図２Ｆの説明と同じ方法で、前記ハードマスクパターン１３０が形成された結果物上に前記バッファ絶縁膜１３６ｂの上面及び前記ハードマスクパターン１３０の上面を一部露出させる開口１４０ａが形成された第３マスクパターン１４０を形成する。
次いで、前記ハードマスクパターン１３０及び第３マスクパターン１４０を各々エッチングマスクとして用いて前記バッファ絶縁膜１３６ｂ、第２層間絶縁膜１２４、第２エッチング停止用絶縁膜１２２、及び第１層間絶縁膜１２０を順次に異方性ドライエッチングして上部コンタクトホール１５２を形成する。この際、図２Ｇを参照して説明したように、前記上部コンタクトホール１５２の底面で前記第１エッチング停止用絶縁膜１１２上に所定厚さＤ１の前記第１層間絶縁膜１２０が残留するように前記第１層間絶縁膜１２０の総厚さのうち、一部のみをエッチングして前記上部コンタクトホール１５２を形成する。
図４Ｄを参照すれば、前記第３マスクパターン１４０を除去した後、図２Ｉの説明と同じ方法で前記ハードマスクパターン１３０をエッチングマスクとして前記バッファ絶縁膜１３６ｂ及び第２層間絶縁膜１２４をエッチングして、前記ハードマスクパターン１３０と平行に延びる複数のライン形態のトレンチ１５８を形成する。但し、本実施形態では、前記トレンチ１５８の形成のための第２層間絶縁膜１２４のエッチング時に前記第２エッチング停止用絶縁膜１２２をエッチング停止層として用いる。
前記トレンチ１５８は、前記上部コンタクトホール１５２と相互連通されるように形成される。前記トレンチ１５８が形成される間に前記ハードマスクパターン１３０の間で前記上部コンタクトホール１５２を通じて露出されている前記第１層間絶縁膜１２０の残留厚さＤ１部分も共にエッチングされて前記上部コンタクトホール１５２の深さが下部に延びて前記第１エッチング停止用絶縁膜１１２を露出させるコンタクトホール１５２ａが形成される。
図４Ｅを参照すれば、図２Ｊないし図２Ｌを参照して説明したような一連の工程、または図３Ａ及び図３Ｂを参照して説明したような一連の工程によって前記コンタクトホール１５２ａの底面で露出される第１エッチング停止用絶縁膜１１２を除去した後、前記コンタクトホール１５２ａ及びトレンチ１５８内に導電物質を充填して一体型構造を有するコンタクトプラグ１６２及び配線ライン１６８を形成する。
前記第１エッチング停止用絶縁膜１１２及び第２エッチング停止用絶縁膜１２２が相互同じ物質または類似したエッチング特性を有する物質からなる場合、前記コンタクトホール１５２ａの底面で露出される第１エッチング停止用絶縁膜１１２が除去される間に前記第２エッチング停止用絶縁膜１２２のうち、前記トレンチ１５８の底面に露出されていた部分が共に除去されて、前記トレンチ１５８の底面で前記第１層間絶縁膜１２０が露出されうる。この場合、図４Ｅに例示されたように、前記配線ライン１６８の底面は、前記第１層間絶縁膜１２０の上面に直接接する。
しかし、本発明はこれに限定されるものではない。図示しないが、場合によって前記トレンチ１５８の底面で前記第１層間絶縁膜１２０上に前記第２エッチング停止用絶縁膜１２２が残ることもある。この場合には、前記第１層間絶縁膜１２０と前記配線ライン１６８との間に第２エッチング停止用絶縁膜１２２が介在されている構造が得られる。
図５Ａないし図５Ｅは、本発明の第２実施形態による半導体素子の製造方法を説明するために工程順序によって示す一部切欠き斜視図である。図５Ａないし図５Ｅには、図１のレイアウトによるダイレクトコンタクト２０及びビットライン３０を一体に形成するための工程が例示されている。図５Ａ及び図５Ｂは、図１で「Ａ」領域に対応する部分の一部切欠き斜視図であり、図５Ｃないし図５Ｅは、図１で「Ｂ」領域に対応する部分の一部切欠き斜視図である。
本発明の第２実施形態による半導体素子の製造方法は、図２Ａないし図２Ｌを参照して説明した第１参考例による半導体素子の製造方法と類似している。但し、第１参考例では、上部コンタクトホール１５２を先に形成した後、トレンチ１５８を形成したが、第２実施形態ではトレンチ１５８を先に形成した後、コンタクトホール１５２ａを形成する。図５Ａないし図５Ｆで、図２Ａないし図２Ｌと同じ参照符号は同じ部材を示す。したがって、本例では、これらについての詳細な説明は省略する。
図５Ａを参照すれば、図２Ａないし図２Ｅの説明と同じ方法で半導体基板１０上に第１エッチング停止用絶縁膜１１２及び第１層間絶縁膜１２０を形成した後、第１マスクパターン１３４及び第２マスクパターン１３８ａで構成されるハードマスクパターン１３０を形成する。
次いで、前記ハードマスクパターン１３０をエッチングマスクとして前記バッファ絶縁膜１３６と第１層間絶縁膜１２０の一部をエッチングして、前記ハードマスクパターン１３０と平行に延びる複数のライン形態のトレンチ５５８を形成する（なお、図５Ａ、５Ｂではこのエッチング後のバッファ絶縁膜１３６ｃを示している）。
図５Ｂを参照すれば、前記ハードマスクパターン１３０の一部と前記トレンチ５５８の底面の一部とを露出させる開口５４０ａの形成された第３マスクパターン５４０を形成する。
前記第３マスクパターン５４０の構成材料は、図２Ｆを参照して第３マスクパターン１４０について説明した通りである。
図５Ｃを参照すれば、前記ハードマスクパターン１３０及び第３マスクパターン５４０をエッチングマスクとして用いて、前記第１エッチング停止用絶縁膜１１２をエッチング停止層として用いて前記第１層間絶縁膜１２０をエッチングしてコンタクトホール５５２を形成する。前記コンタクトホール５５２を通じて前記第１エッチング停止用絶縁膜１１２の一部が露出される。
図５Ｄを参照すれば、前記第１エッチング停止用絶縁膜１１２のうち、前記コンタクトホール５５２を通じて露出される部分を除去する工程と、前記第３マスクパターン５４０及び前記ハードマスクパターン１３０を除去する工程を各々行う。その結果、前記コンタクトホール５５２の内部と前記トレンチ５５８の内部とが完全に露出される。
ここで、前記第１エッチング停止用絶縁膜１１２の除去工程と前記第３マスクパターン５４０及び前記ハードマスクパターン１３０の除去工程のうち、いかなる工程が先に行なわれるかは、特に制限されず、工程便宜上所望の工程を先に行える。
図５Ｅを参照すれば、図２Ｌの説明と同じ方法で、前記コンタクトホール５５２及びトレンチ５５８内に導電物質を充填して前記コンタクトホール５５２及びトレンチ５５８内に各々相互一体型構造を有するコンタクトプラグ１６２及び配線ライン１６８を形成する。
図６Ａないし図６Ｅは、本発明の第３実施形態による半導体素子の製造方法を説明するために工程順序によって示す一部切欠き斜視図である。図６Ａないし図６Ｅには、図１のレイアウトによるダイレクトコンタクト２０及びビットライン３０を一体に形成するための工程が例示されている。図６Ａ及び図５Ｂは、図１で「Ａ」領域に対応する部分の一部切欠き斜視図であり、図６Ｃないし図６Ｅは、図１で「Ｂ」領域に対応する部分の一部切欠き斜視図である。
本発明の第３実施形態による半導体素子の製造方法は、図５Ａないし図５Ｅを参照して説明した第２実施形態による半導体素子の製造方法と類似している。但し、第３実施形態では、トレンチ５５８（図５Ａを参照）を形成する時、第２エッチング停止用絶縁膜１２２をエッチング停止層と用いるということである。図６Ａないし図６Ｅで、図２Ａないし図２Ｌ、図４Ａないし図４Ｅ、そして図５Ａないし図５Ｅと同じ参照符号は同じ部材を示す。したがって、本例では、これらについての詳細な説明は省略する。
図６Ａを参照すれば、図４Ａ及び図４Ｂの説明と同じ方法で半導体基板１０上に第１エッチング停止用絶縁膜１１２、第１層間絶縁膜１２０、第２エッチング停止用絶縁膜１２２、及び第２層間絶縁膜１２４を順次に形成した後、その上に複数の第１マスクパターン１３４及びバッファ絶縁膜１３６を形成し、これらを用いて前記バッファ絶縁膜１３６ｃ上に複数の第２マスクパターン１３８ａを形成し、前記第１マスクパターン１３４及び第２マスクパターン１３８ａで構成されるハードマスクパターン１３０を形成する。
次いで、前記ハードマスクパターン１３０をエッチングマスクとして用いて前記第２エッチング停止用絶縁膜１２２をエッチング停止層として用いて前記バッファ絶縁膜１３６及び第２層間絶縁膜１２４をエッチングして、前記ハードマスクパターン１３０と平行に延びる複数のライン形態のトレンチ５５８を形成する。
図６Ｂを参照すれば、図５Ｂの説明と同じ方法で、前記ハードマスクパターン１３０の一部と前記トレンチ５５８の底面の一部を露出させる開口５４０ａの形成された第３マスクパターン５４０を形成する。
図６Ｃを参照すれば、前記ハードマスクパターン１３０及び第３マスクパターン５４０をエッチングマスクとして用いて第２エッチング停止用絶縁膜１２２をエッチングした後、次いで前記ハードマスクパターン１３０及び第３マスクパターン５４０をエッチングマスクとして用いて、前記第１エッチング停止用絶縁膜１１２をエッチング停止層として用いて前記第１層間絶縁膜１２０をエッチングしてコンタクトホール５５２を形成する。前記コンタクトホール５５２を通じて前記第１エッチング停止用絶縁膜１１２の一部が露出される。
図６Ｄを参照すれば、前記第１エッチング停止用絶縁膜１１２のうち、前記コンタクトホール５５２を通じて露出される部分を除去する工程と、前記第３マスクパターン５４０及び前記ハードマスクパターン１３０を除去する工程とを各々行う。その結果、前記コンタクトホール５５２の内部と前記トレンチ５５８の内部とが完全に露出される。
ここで、前記第１エッチング停止用絶縁膜１１２の除去工程と前記第３マスクパターン５４０及び前記ハードマスクパターン１３０の除去工程のうち、いずれの工程が先に行なわれるかは、特に制限されず、工程の便宜上、所望の工程を先に行える。また、図４Ｅを参照して説明したように、前記第２エッチング停止用絶縁膜１２２が露出された状態で前記コンタクトホール５５２の底面で露出された第１エッチング停止用絶縁膜１１２を除去する場合、前記第１エッチング停止用絶縁膜１１２及び第２エッチング停止用絶縁膜１２２が相互同じ物質または類似したエッチング特性を有する物質からなるとすれば、前記コンタクトホール５５２の底面で露出された第１エッチング停止用絶縁膜１１２が除去される間、前記第２エッチング停止用絶縁膜１２２のうち、前記トレンチ５５８の底面に露出されていた部分が共に除去されて、図６Ｄに例示されたように前記トレンチ５５８の底面で前記第１層間絶縁膜１２０が露出されうる。
図６Ｅを参照すれば、図２Ｌの説明と同じ方法で、前記コンタクトホール５５２及びトレンチ５５８内に導電物質を充填して前記コンタクトホール５５２及びトレンチ５５８内に各々相互一体型構造を有するコンタクトプラグ１６２及び配線ライン１６８を形成する。
図６Ｄを参照して説明したように、前記コンタクトホール５５２の底面で露出された第１エッチング停止用絶縁膜１１２が除去される間、前記第２エッチング停止用絶縁膜１２２のうち、前記トレンチ５５８の底面に露出されていた部分が共に除去されたとすれば、図６Ｅに例示されたように前記配線ライン１６８の底面は、前記第１層間絶縁膜１２０の上面に直接接する。しかし、本発明はこれに限定されるものではない。図示していないが、場合によって前記トレンチ５５８の底面で前記第１層間絶縁膜１２０上に前記第２エッチング停止用絶縁膜１２２が残ることがある。この場合には、前記第１層間絶縁膜１２０と前記配線ライン１６８との間に第２エッチング停止用絶縁膜１２２が介在されている構造が得られる。
以上、本発明を望ましい実施形態を挙げて説明したが、本発明は前記実施形態に限定されず、本発明の技術的思想及び範囲内で当業者によって多様な変形及び変更が可能である。
本発明によれば、半導体素子及びその製造方法に関連した技術分野に好適に適用されうる。
１０ 半導体基板、
１２ 活性領域、
２０ ダイレクトコンタクト、
３０ ビットライン、
１１２ 第１エッチング停止用絶縁膜、
１２０、１２０ｂ、１２０ｃ 第１層間絶縁膜、
１２０ａ 低い表面部、
１２２ 第２エッチング停止用絶縁膜、
１２４ 第２層間絶縁膜、
１３０ ハードマスクパターン、
１３４ 第１マスクパターン、
１３６、１３６ｂ、１３６ｃ バッファ絶縁膜、
１３６ａ リセス領域、
１３８ 第２マスク層、
１３８ａ 第２マスクパターン、
１４０ 第３マスクパターン、
１４０ａ 開口、
１５２ 上部コンタクトホール、
１５２ａ コンタクトホール、
１５８ トレンチ、
１６０ 導電層、
１６２ コンタクトプラグ、
１６４ 接触領域、
１６８ 配線ライン、
５５８ トレンチ、
５４０ 第３マスクパターン、
５４０ａ 開口、
５５２ コンタクトホール。

Claims (12)

  1. 半導体基板上に前記半導体基板上の導電領域を覆う絶縁膜を形成する段階と、
    前記絶縁膜上に第１ピッチで第１方向に相互平行に延びる複数の第１マスクパターンを形成する段階と、
    前記複数の第１マスクパターンの両側壁を覆うバッファ絶縁膜を形成する段階と、
    前記複数の第１マスクパターンのうち、相互隣接した２個の第１マスクパターン間の空間に１個の第２マスクパターンが形成されるように前記複数の第１マスクパターン及び前記バッファ絶縁膜により各々自己整列されつつ、前記複数の第１マスクパターンと各々平行に延びる複数の第２マスクパターンを形成する段階と、
    前記バッファ絶縁膜の一部及び前記絶縁膜の一部を除去し、前記第１マスクパターンと前記第２マスクパターンとの間でこれらと平行に延びる複数のトレンチと前記トレンチに各々連通されて、前記半導体基板の導電領域を露出させる複数のコンタクトホールを形成する段階と、
    前記コンタクトホール及びトレンチ内部に導電物質を充填して前記コンタクトホール内に形成されるコンタクトプラグと、前記コンタクトプラグと一体に前記トレンチ内に形成される複数の配線ラインを同時に形成する段階と、を含み、
    前記絶縁膜を形成する段階は、
    前記半導体基板上の導電領域を覆う第１エッチング停止用絶縁膜を形成する段階と、
    前記第１エッチング停止用絶縁膜上に第１層間絶縁膜を形成する段階と、
    前記第１層間絶縁膜上に第２エッチング停止用絶縁膜を形成する段階と、
    前記第２エッチング停止用絶縁膜上に第２層間絶縁膜を形成する段階と、を含むことを特徴とする半導体素子の製造方法。
  2. 前記第１エッチング停止用絶縁膜及び第２エッチング停止用絶縁膜は、各々前記第１層間絶縁膜及び第２層間絶縁膜とはエッチング特性の異なる絶縁膜からなり、
    前記第１エッチング停止用絶縁膜及び第２エッチング停止用絶縁膜と前記第１層間絶縁膜及び第２層間絶縁膜は、各々酸化膜、窒化膜、酸化窒化膜及びシリコンカーバイド膜よりなる群から選択される何れか１つの膜からなることを特徴とする請求項１に記載の半導体素子の製造方法。
  3. 前記コンタクトホールを形成する段階は、
    前記第１エッチング停止用絶縁膜をエッチング停止層として用いて前記第１層間絶縁膜をエッチングする段階と、
    前記第１マスクパターン及び第２マスクパターンをエッチングマスクとして用いて前記第１層間絶縁膜を通じて露出される前記第１エッチング停止用絶縁膜をエッチングして前記導電領域を露出させる段階と、を含み、
    前記トレンチを形成する段階は、
    前記導電領域が露出される前に前記第２エッチング停止用絶縁膜をエッチング停止層として用いて前記第２層間絶縁膜及びバッファ絶縁膜をエッチングする段階を含むことを特徴とする請求項１または２に記載の半導体素子の製造方法。
  4. 前記コンタクトホールを形成する段階は、
    前記導電領域を覆っている前記第１エッチング停止用絶縁膜が露出されるまで前記第１層間絶縁膜をエッチングする段階と、
    前記導電領域が前記第１エッチング停止用絶縁膜で覆われている状態で前記第１マスクパターン及び第２マスクパターンを除去する段階と、
    前記第１層間絶縁膜及びバッファ絶縁膜をエッチングマスクとして用いて前記第１層間絶縁膜を通じて露出される前記第１エッチング停止用絶縁膜を除去して前記導電領域を露出させる段階と、を含むことを特徴とする請求項１または２に記載の半導体素子の製造方法。
  5. 前記第１マスクパターン及び第２マスクパターンを除去するために湿式エッチング工程を用いることを特徴とする請求項４に記載の半導体素子の製造方法。
  6. 前記複数のトレンチ及び複数のコンタクトホールを形成する段階は、
    前記第１マスクパターン及び第２マスクパターンをエッチングマスクとして前記バッファ絶縁膜及び絶縁膜をエッチングして前記第１マスクパターン及び第２マスクパターンと平行に延びる複数のライン形態のトレンチを形成する段階と、
    前記複数の第１マスクパターン及び前記複数の第２マスクパターンの一部と前記トレンチ底面の一部を露出させる開口が形成された第３マスクパターンを形成する段階と、
    前記第１マスクパターン、第２マスクパターン及び第３マスクパターンを各々エッチングマスクとして用いて前記絶縁膜をエッチングして前記導電領域を露出させる前記コンタクトホールを形成する段階と、を含むことを特徴とする請求項１に記載の半導体素子の製造方法。
  7. 半導体基板上に前記半導体基板上の導電領域を覆う絶縁膜を形成する段階と、
    前記絶縁膜上に第１ピッチで第１方向に相互平行に延びる複数の第１マスクパターンを形成する段階と、
    前記複数の第１マスクパターンの両側壁を覆うバッファ絶縁膜を形成する段階と、
    前記複数の第１マスクパターンのうち、相互隣接した２個の第１マスクパターン間の空間に１個の第２マスクパターンが形成されるように前記複数の第１マスクパターン及び前記バッファ絶縁膜により各々自己整列されつつ、前記複数の第１マスクパターンと各々平行に延びる複数の第２マスクパターンを形成する段階と、
    前記バッファ絶縁膜の一部及び前記絶縁膜の一部を除去し、前記第１マスクパターンと前記第２マスクパターンとの間でこれらと平行に延びる複数のトレンチと前記トレンチに各々連通されて、前記半導体基板の導電領域を露出させる複数のコンタクトホールを形成する段階と、
    前記コンタクトホール及びトレンチ内部に導電物質を充填して前記コンタクトホール内に形成されるコンタクトプラグと、前記コンタクトプラグと一体に前記トレンチ内に形成される複数の配線ラインを同時に形成する段階と、を含み、
    前記絶縁膜を形成する段階は、
    前記半導体基板上の導電領域を覆う第１エッチング停止用絶縁膜を形成する段階と、
    前記第１エッチング停止用絶縁膜上に第１層間絶縁膜を形成する段階と、を含むことを特徴とする半導体素子の製造方法。
  8. 前記第１エッチング停止用絶縁膜及び第１層間絶縁膜はエッチング特性の異なる絶縁膜からなり、
    前記第１エッチング停止用絶縁膜及び第１層間絶縁膜は、各々酸化膜、窒化膜、酸化窒化膜及びシリコンカーバイド膜よりなる群から選択される何れか１つの膜からなることを特徴とする請求項７に記載の半導体素子の製造方法。
  9. 前記コンタクトホールを形成する段階は、
    前記第１エッチング停止用絶縁膜をエッチング停止層として用いて前記第１層間絶縁膜をエッチングする段階と、
    前記第１マスクパターン及び第２マスクパターンをエッチングマスクとして用いて前記第１層間絶縁膜を通じて露出される前記第１エッチング停止用絶縁膜をエッチングして前記導電領域を露出させる段階と、を含むことを特徴とする請求項７に記載の半導体素子の製造方法。
  10. 前記コンタクトホールを形成する段階は、
    前記導電領域を覆っている前記第１エッチング停止用絶縁膜が露出されるまで前記第１層間絶縁膜をエッチングする段階と、
    前記導電領域が前記第１エッチング停止用絶縁膜で覆われている状態で前記第１マスクパターン及び第２マスクパターンを除去する段階と、
    前記第１層間絶縁膜及びバッファ絶縁膜をエッチングマスクとして用いて前記第１層間絶縁膜を通じて露出される前記第１エッチング停止用絶縁膜を除去して前記導電領域を露出させる段階と、を含むことを特徴とする請求項７に記載の半導体素子の製造方法。
  11. 前記第１マスクパターン及び第２マスクパターンを除去するために湿式エッチング工程を用いることを特徴とする請求項１０に記載の半導体素子の製造方法。
  12. 前記複数のトレンチ及び複数のコンタクトホールを形成する段階は、
    前記第１マスクパターン及び第２マスクパターンをエッチングマスクとして前記バッファ絶縁膜及び絶縁膜をエッチングして前記第１マスクパターン及び第２マスクパターンと平行に延びる複数のライン形態のトレンチを形成する段階と、
    前記複数の第１マスクパターン及び前記複数の第２マスクパターンの一部と前記トレンチ底面の一部を露出させる開口が形成された第３マスクパターンを形成する段階と、
    前記第１マスクパターン、第２マスクパターン及び第３マスクパターンを各々エッチングマスクとして用いて前記絶縁膜をエッチングして前記導電領域を露出させる前記コンタクトホールを形成する段階と、を含むことを特徴とする請求項７に記載の半導体素子の製造方法。
JP2013117185A 2007-06-15 2013-06-03 半導体素子の製造方法 Active JP5667240B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070059103A KR100833201B1 (ko) 2007-06-15 2007-06-15 콘택 플러그 및 배선 라인 일체형 구조의 미세 패턴을가지는 반도체 소자 및 그 제조 방법
KR10-2007-0059103 2007-06-15

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008104941A Division JP5492384B2 (ja) 2007-06-15 2008-04-14 半導体素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013168687A JP2013168687A (ja) 2013-08-29
JP5667240B2 true JP5667240B2 (ja) 2015-02-12

Family

ID=39665505

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008104941A Active JP5492384B2 (ja) 2007-06-15 2008-04-14 半導体素子及びその製造方法
JP2013117185A Active JP5667240B2 (ja) 2007-06-15 2013-06-03 半導体素子の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008104941A Active JP5492384B2 (ja) 2007-06-15 2008-04-14 半導体素子及びその製造方法

Country Status (3)

Country Link
JP (2) JP5492384B2 (ja)
KR (1) KR100833201B1 (ja)
TW (1) TW200901370A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI697103B (zh) * 2017-11-23 2020-06-21 大陸商長江存儲科技有限責任公司 使用自對準雙圖案化以切割密集線圖案的方法及結構
US10727056B2 (en) 2017-11-23 2020-07-28 Yangtze Memory Technologies Co., Ltd. Method and structure for cutting dense line patterns using self-aligned double patterning

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100833201B1 (ko) * 2007-06-15 2008-05-28 삼성전자주식회사 콘택 플러그 및 배선 라인 일체형 구조의 미세 패턴을가지는 반도체 소자 및 그 제조 방법
KR101648128B1 (ko) * 2009-12-28 2016-08-24 삼성전자주식회사 가변적인 폭을 가지는 미세 패턴 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
FR2960700B1 (fr) * 2010-06-01 2012-05-18 Commissariat Energie Atomique Procede de lithographie pour la realisation de reseaux de conducteurs relies par des vias
US9633907B2 (en) 2014-05-28 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned nanowire formation using double patterning
CN112838070B (zh) * 2016-01-05 2023-09-26 联华电子股份有限公司 内连线结构、内连线布局结构及其制作方法
CN108780777B (zh) * 2016-02-02 2023-02-17 东京毅力科创株式会社 利用选择性沉积对金属和通孔进行自对准
WO2019195422A1 (en) * 2018-04-03 2019-10-10 Tokyo Electron Limited Subtractive interconnect formation using a fully self-aligned scheme

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3412843B2 (ja) * 1992-09-07 2003-06-03 三菱電機株式会社 多層配線の形成方法及び半導体装置
JP2872086B2 (ja) * 1995-08-30 1999-03-17 日本電気株式会社 半導体装置の製造方法
JPH09153545A (ja) * 1995-09-29 1997-06-10 Toshiba Corp 半導体装置及びその製造方法
JP3445495B2 (ja) * 1997-07-23 2003-09-08 株式会社東芝 半導体装置
JP3501280B2 (ja) * 1998-08-31 2004-03-02 富士通株式会社 半導体装置の製造方法
JP4074014B2 (ja) * 1998-10-27 2008-04-09 株式会社東芝 半導体装置及びその製造方法
JP2001093910A (ja) * 1999-09-27 2001-04-06 Toshiba Corp 半導体装置の製造方法
JP2002203897A (ja) * 2000-12-27 2002-07-19 Nec Corp 半導体装置の製造方法
JP2002280388A (ja) * 2001-03-15 2002-09-27 Toshiba Corp 半導体装置の製造方法
JP2003188252A (ja) * 2001-12-13 2003-07-04 Toshiba Corp 半導体装置及びその製造方法
KR20050103689A (ko) 2004-04-27 2005-11-01 삼성전자주식회사 반도체 장치 제조 방법
KR100602086B1 (ko) 2004-07-13 2006-07-19 동부일렉트로닉스 주식회사 반도체 소자의 배선 형성방법
JP4619839B2 (ja) * 2005-03-16 2011-01-26 株式会社東芝 パターン形成方法
JP4247198B2 (ja) * 2005-03-31 2009-04-02 株式会社東芝 半導体装置の製造方法
KR100640640B1 (ko) 2005-04-19 2006-10-31 삼성전자주식회사 미세 피치의 하드마스크를 이용한 반도체 소자의 미세 패턴형성 방법
KR100833201B1 (ko) * 2007-06-15 2008-05-28 삼성전자주식회사 콘택 플러그 및 배선 라인 일체형 구조의 미세 패턴을가지는 반도체 소자 및 그 제조 방법
US7829262B2 (en) * 2005-08-31 2010-11-09 Micron Technology, Inc. Method of forming pitch multipled contacts
US7960797B2 (en) * 2006-08-29 2011-06-14 Micron Technology, Inc. Semiconductor devices including fine pitch arrays with staggered contacts

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI697103B (zh) * 2017-11-23 2020-06-21 大陸商長江存儲科技有限責任公司 使用自對準雙圖案化以切割密集線圖案的方法及結構
US10727056B2 (en) 2017-11-23 2020-07-28 Yangtze Memory Technologies Co., Ltd. Method and structure for cutting dense line patterns using self-aligned double patterning
US11251043B2 (en) 2017-11-23 2022-02-15 Yangtze Memory Technologies Co., Ltd. Method and structure for cutting dense line patterns using self-aligned double patterning

Also Published As

Publication number Publication date
KR100833201B1 (ko) 2008-05-28
JP5492384B2 (ja) 2014-05-14
TW200901370A (en) 2009-01-01
JP2013168687A (ja) 2013-08-29
JP2008311623A (ja) 2008-12-25

Similar Documents

Publication Publication Date Title
JP5667240B2 (ja) 半導体素子の製造方法
US8247291B2 (en) Methods of forming fine patterns in integrated circuit devices and methods of manufacturing integrated circuit devices including the same
JP5291357B2 (ja) 半導体素子の微細金属配線パターンの形成方法
US8361904B2 (en) Semiconductor device having fine pattern wiring lines integrally formed with contact plug and method of manufacturing same
US7833902B2 (en) Semiconductor device and method of fabricating the same
KR100675303B1 (ko) 자기정렬 콘택을 갖는 반도체소자 및 그 형성방법
US7511328B2 (en) Semiconductor device having raised cell landing pad and method of fabricating the same
US7547938B2 (en) Semiconductor devices having elongated contact plugs
US8513809B2 (en) Semiconductor device
US6709972B2 (en) Methods for fabricating semiconductor devices by forming grooves across alternating elongated regions
US10475661B2 (en) Semiconductor device including a capacitor structure and method for manufacturing the same
US20060030091A1 (en) Word line structure with single-sided partially recessed gate structure
US11251188B2 (en) Semiconductor memory device and a method of fabricating the same
US8026604B2 (en) Semiconductor devices having contact holes including protrusions exposing contact pads
US6897145B2 (en) Method for fabricating semiconductor device by forming damascene interconnections
US7205232B2 (en) Method of forming a self-aligned contact structure using a sacrificial mask layer
US20090321931A1 (en) Semiconductor device and method of manufacturing the same
US8598677B2 (en) Semiconductor device including metal lines
US20080067692A1 (en) Semiconductor devices having contact pad protection for reduced electrical failures and methods of fabricating the same
US20090032954A1 (en) Semiconductor device and method of fabricating the same
US20060081909A1 (en) Semiconductor device and manufacturing method therefor
TWI834203B (zh) 包括含碳接觸柵的半導體裝置
KR100525088B1 (ko) 이중 다마신 공정을 이용한 배선 형성 방법
TW201725699A (zh) 記憶元件及其製造方法
TW202329407A (zh) 包括含碳接觸柵的半導體裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141211

R150 Certificate of patent or registration of utility model

Ref document number: 5667240

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250