TWI834203B - 包括含碳接觸柵的半導體裝置 - Google Patents
包括含碳接觸柵的半導體裝置 Download PDFInfo
- Publication number
- TWI834203B TWI834203B TW111123780A TW111123780A TWI834203B TW I834203 B TWI834203 B TW I834203B TW 111123780 A TW111123780 A TW 111123780A TW 111123780 A TW111123780 A TW 111123780A TW I834203 B TWI834203 B TW I834203B
- Authority
- TW
- Taiwan
- Prior art keywords
- contact
- film
- gate
- carbon
- insulating film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 144
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 title claims abstract description 96
- 229910052799 carbon Inorganic materials 0.000 title claims abstract description 96
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000002955 isolation Methods 0.000 claims abstract description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 38
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- NCZAACDHEJVCBX-UHFFFAOYSA-N [Si]=O.[C] Chemical compound [Si]=O.[C] NCZAACDHEJVCBX-UHFFFAOYSA-N 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 238000000034 method Methods 0.000 description 69
- 238000004519 manufacturing process Methods 0.000 description 51
- 230000000052 comparative effect Effects 0.000 description 39
- 238000005530 etching Methods 0.000 description 26
- 229910052751 metal Inorganic materials 0.000 description 23
- 239000002184 metal Substances 0.000 description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 229910021332 silicide Inorganic materials 0.000 description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 12
- 125000006850 spacer group Chemical group 0.000 description 12
- 239000000463 material Substances 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 9
- 238000009413 insulation Methods 0.000 description 9
- 238000004380 ashing Methods 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 229910019044 CoSix Inorganic materials 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 101100012465 Caenorhabditis elegans fce-2 gene Proteins 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 101100012458 Caenorhabditis elegans fce-1 gene Proteins 0.000 description 3
- 230000001154 acute effect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 150000002430 hydrocarbons Chemical class 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910008807 WSiN Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000012733 comparative method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Abstract
一種半導體裝置包括：主動區，於基板上由隔離膜界定；字元線，位於基板中，所述字元線在第一方向上延伸且與主動區交叉；位元線，位於字元線上方且在第二方向上延伸；接觸件，位於在第一方向上相鄰的位元線之間，所述接觸件連接至主動區且在垂直方向上延伸；以及接觸柵，設置於接觸件的在第二方向上相對的側表面中的每一者上，且在垂直方向上延伸，其中主動區具有相對於第一方向傾斜地延伸的條形狀，且接觸柵包括含碳絕緣膜。
Description
[相關申請案的交叉參考]
本申請案主張於2021年9月23日在韓國智慧財產局提出申請的韓國專利申請案第10-2021-0125870號的優先權，所述韓國專利申請案的標的物特此全文併入本案供參考。
本發明概念是有關於一種半導體裝置，且更具體而言是有關於一種包括含碳接觸柵的半導體裝置。
隨著半導體裝置積體密度的增加，半導體裝置組件的設計規則已減少。因此，在高度規模化的半導體裝置中形成將內連線走線連接至主動區的接觸件變得越來越複雜且越來越困難。舉例而言，在高度規模化的半導體裝置中，分配給接觸件的空間（或面積）已顯著變窄，且因此，實行關於狹窄的空間蝕刻製程變得越來越困難。因此，接觸件與主動區之間發生錯位（misalignment）的可能性會增加，其中此種錯位趨於降低製造生產率及良率。
本發明概念實施例提供一種在接觸件形成期間更佳地促進蝕刻製程的半導體裝置及相關製造方法。因此，根據本發明概念實施例的半導體裝置提供一種顯示出改善的電阻特性的接觸件。
根據本發明概念的態樣，一種半導體裝置可包括：主動區，於基板上由隔離膜界定；字元線，位於基板中，所述字元線在第一方向上延伸且與主動區交叉；位元線，位於字元線上方且在第二方向上延伸；接觸件，位於在第一方向上相鄰的位元線之間，所述接觸件連接至主動區且在垂直方向上延伸；以及接觸柵，設置於接觸件的在第二方向上相對的側表面中的每一者上，且在垂直方向上延伸，其中主動區具有相對於第一方向傾斜地延伸的條形狀，且接觸柵包括含碳絕緣膜。
根據本發明概念的態樣，一種半導體裝置可包括：主動區，於基板上由隔離膜界定；字元線，位於基板中，所述字元線在第一方向上延伸且與主動區交叉；位元線，設置於字元線上方且在第二方向上延伸；接觸件，位於在第一方向上相鄰的位元線之間，所述接觸件連接至主動區且在垂直方向上延伸；以及接觸柵，位於接觸件在第二方向上的相對的側表面中的每一者上且在垂直方向上延伸，其中主動區具有相對於第一方向傾斜地延伸的條形狀，且接觸柵包括中心柵及外側柵，所述中心柵包括氮化矽（SiN）膜，所述外側柵包括含碳絕緣膜。
根據本發明概念的態樣，一種半導體裝置可包括：主動區，於基板上由隔離膜界定；字元線，位於基板中，所述字元線在第一方向上延伸且與主動區交叉；位元線，設置於字元線上方且在第二方向上延伸；接觸件，位於在第一方向上相鄰的位元線之間，所述接觸件連接至主動區且在垂直方向上延伸；以及接觸柵，位於接觸件在第二方向上的相對的側表面中的每一者上且在垂直方向上延伸，其中主動區具有相對於第一方向傾斜地延伸的條形狀，且接觸柵包括含碳單絕緣膜。
在書面說明及圖式通篇中，使用相同的參考編號及標籤來表示相同或相似的元件、組件、方法步驟及/或特徵。在書面說明通篇中，可使用某些幾何用語來強調關於本發明概念某些實施例的元件、組件及/或特徵之間的相對關係。熟習此項技術者應認識到，此種幾何用語是相對性質的，在描述性的關係（descriptive relationship）方面是任意的及/或是針對所例示實施例的態樣。幾何用語可包括例如：高度（height）/寬度（width）；垂直的（vertical）/水平的（horizontal）；頂部的（top）/底部的（bottom）；更高的（higher）/更低的（lower）；更近的（closer）/更遠的（farther）；更厚的（thicker）/更薄的（thinner）；靠近（proximate）/遠離（distant）；上方的（above）/下方的（below）；位於…之下（under）/位於…之上（over）；上部的（upper）/下部的（lower）；中心（center）/側面（side）；周圍（surrounding）；上覆於…上（overlay）/下伏…下（underlay）；等等。
圖1A是根據本發明概念實施例的包括含碳接觸柵的半導體裝置100的平面圖，圖1B是沿圖1A所示線I-I'截取的剖視圖，且圖1C是沿圖1A所示線II-II'截取的剖視圖。
參考圖1A，半導體裝置100可包括多個主動區ACT。此處，主動區ACT（參見圖1B中的116）可由形成於基板（圖1B中的110）中的隔離膜（圖1B中的114）界定。隨著設計規則的減少，主動區ACT可具有成斜角的條形狀或傾斜條形狀，如圖1A中所示。
半導體裝置100更包括在第一水平（或X）方向（下文稱為「第一方向」）上平行延伸的字元線WL。字元線WL可與主動區ACT交叉且相對於基板110具有掩埋結構。字元線WL可在與第一方向相交的第二水平（或Y）方向（下文稱為「第二方向」）上間隔開（例如，以規則的、分隔開的間隔排列）。
半導體裝置100可包括在第二方向上平行延伸的位元線BL。位元線BL可設置於高於字元線WL的水平高度處。就此而言，用語「水平高度（level）」表示位置或設置（例如，相對於隨機選擇的水平面而言在與第一方向及第二方向實質上正交的垂直（或Z）方向上進行量測）。位元線BL可在第一方向上以規則的間隔進行排列。由於字元線WL在半導體裝置100的單元區中具有掩埋結構，因此單元區中的位元線BL可設置於與週邊區中的字元線或核心區中的字元線相同的水平高度處。就此而言，位元線BL可被稱為全域位元線（global bit line）。
半導體裝置100可包括形成於主動區ACT上方的各種類型的接觸件（例如，直接接觸件（未示出）、掩埋接觸件BC（參見圖1C中的160）、搭接接墊（圖1C中的170））。此處，舉例而言，直接接觸件可將主動區ACT連接至位元線BL，且被設置於主動區ACT與位元線BL之間的交點處。掩埋接觸件BC可將主動區ACT連接至電容器的下部電極（未示出）。與位元線BL相似，掩埋接觸件BC可被稱為全域掩埋接觸件。一般而言，由於掩埋接觸件BC及電容器的下部電極的平面佈局結構，掩埋接觸件BC與電容器的下部電極之間的交疊面積可為小的。因此，為增大掩埋接觸件BC與電容器的下部電極之間的交疊面積及接觸面積，搭接接墊170可位於掩埋接觸件BC與電容器的下部電極之間。當掩埋接觸件BC與電容器的下部電極之間的接觸面積因夾置有搭接接墊170而增大時，主動區ACT與電容器的下部電極之間的接觸電阻可減小。
字元線WL可具有掩埋於半導體裝置100的基板110中的結構，且可在直接接觸件與掩埋接觸件BC之間與主動區ACT交叉。如圖1A中所示，兩條字元線WL可與單個主動區ACT交叉，其中主動區ACT沿斜角方向進行排列。因此，主動區ACT可相對於字元線WL形成（或被設置成）銳角。
直接接觸件及掩埋接觸件BC可在第一方向及第二方向上排列成線。接觸柵Fce（參見圖1B中的150）可在第二方向上位於兩個相鄰的掩埋接觸件BC之間。接觸柵Fce可與字元線WL交疊。即，接觸柵Fce可在基板110的頂表面上垂直地設置於字元線WL上方，且位於兩個相鄰的位元線BL之間。接觸柵Fce可在第二方向上具有第一寬度W1，且掩埋接觸件BC可在第二方向上具有第二寬度W2。此處，第一寬度W1可相同於或不同於第二寬度W2。在一些實施例中，第一寬度W1可與半導體裝置100中的第二寬度W2實質上相同。
接觸柵Fce可包括位於接觸柵Fce的中心部分中的中心柵Fc（參見圖1B中的152）以及位於中心柵Fc的相對側表面上的外側柵Fo（參見圖1B中的154）。在半導體裝置100中，中心柵Fc可包括絕緣膜，例如（舉例而言）氮化物膜或氮化矽（SiN）膜。然而，中心柵Fc的組成並非僅限於SiN膜。外側柵Fo可包括含碳（C）絕緣膜。舉例而言，外側柵Fo可包括例如氧化矽碳（SiOC）膜或氧化矽氮化碳（SiOCN）膜。然而，外側柵Fo的組成並非僅限於該些材料。
現在將參考圖1B及圖1C更詳細地闡述半導體裝置100的結構。
參考圖1A、圖1B及圖1C，半導體裝置100可包括由隔離膜114界定於基板110中的主動區116。如圖1A中所示，主動區116可具有相對於第一方向形成（或排列成）銳角的條形狀。基板110可包含例如矽（Si）、鍺（Ge）、矽鍺（SiGe）、碳化矽（SiC）、砷化鎵（GaAs）、砷化銦（InAs）及磷化銦（InP）中的至少一者。在一些實施例中，基板110可包括導電區（例如，雜質摻雜阱、雜質摻雜區及/或雜質摻雜結構）。
隔離膜114可包括單絕緣膜結構或包含外側絕緣膜114A及內側絕緣膜114B的結構。外側絕緣膜114A可包含不同於內側絕緣膜114B的材料。舉例而言，外側絕緣膜114A可包括氧化物膜，而內側絕緣膜114B可包括氮化物膜。然而，隔離膜114的結構及組成可根據設計而發生變化。
半導體裝置100可包括在基板110中具有掩埋結構的字元線124。舉例而言，字元線124的頂表面可低於基板110的頂表面（例如，設置於較基板110的頂表面低的水平高度處）。即，字元線124可位於溝渠的下部部分中，且閘極絕緣膜122可位於字元線124的底表面上。掩埋絕緣膜126可位於溝渠中的字元線124的頂表面上。如圖1B及圖1C中所示，字元線124可在隔離膜114中排列得深，而在主動區116中排列得薄。舉例而言，字元線124可包含選自鈦（Ti）、氮化鈦（TiN）、鉭（Ta）、TaN、鎢（W）、WN、TiSiN及WSiN中的至少一種材料。舉例而言，閘極絕緣膜122可包含例如SiO
2、SiN、SiON、氧化物/氮化物/氧化物（ONO）及介電常數大於SiO
2的高介電常數介電膜中的至少一者。掩埋絕緣膜126的頂表面可與基板110的頂表面處於實質上同一水平高度。掩埋絕緣膜126可包含SiO
2、SiN、SiON或其組合。
字元線124可在第一方向上延伸且在第二方向上彼此分隔開。如圖1A中所示，字元線124可以銳角與主動區116交叉，且兩條字元線124可與單個主動區116交叉。在字元線124兩側中的每一側處的主動區116可形成源極/汲極區，且可包含高濃度雜質離子。主動區116的中心部分可形成公共源極區並連接至直接接觸件。主動區116的兩個外側部分可形成汲極區並連接至掩埋接觸件160。
半導體裝置100可包括位於基板110上的位元線結構140。位元線結構140可在第二方向上延伸且在第一方向上彼此分隔開。位元線結構140中的每一者可包括位元線145、頂蓋絕緣膜148及間隔件147。在一些實施例中，位元線145可包括例如雜質摻雜半導體膜、金屬膜、金屬氮化物膜及金屬矽化物膜中的至少一者。位元線145可包括多個膜。舉例而言，位元線145可具有堆疊結構，在堆疊結構中依序堆疊有複晶矽膜142、WN膜144及W膜146。在一些實施例中，位元線145可包括單個導電膜。位元線145可經由穿過層間絕緣膜130的直接接觸件連接至主動區116。
頂蓋絕緣膜148可位於位元線145上，且包括例如SiN膜。間隔件147可覆蓋位元線145的相應側表面及頂蓋絕緣膜148的相應側表面。間隔件147可具有單層膜結構或多層膜結構。舉例而言，間隔件147可具有多層膜結構且包括第一間隔件至第三間隔件。此處，第一間隔件及第三間隔件可包括SiN膜，而第二間隔件可包括SiO
2膜。然而，間隔件147的多層膜結構及多層膜的材料並非僅限於以上所述者。
半導體裝置100可包括位於基板110上方的接觸柵150。接觸柵150可位於字元線124上的掩埋絕緣膜126上。接觸柵150可在第一方向上位於兩個相鄰的位元線結構140之間，且在第二方向上位於兩個相鄰的掩埋接觸件160之間。接觸柵150可包括中心柵152及外側柵154。舉例而言，中心柵152可包括SiN膜。外側柵154可包括含碳絕緣膜（例如，SiOC膜或SiOCN膜）。接觸柵150可在第二方向上使掩埋接觸件160彼此絕緣。
如圖1C中所示，接觸柵150可具有其中上部部分與下部部分在第二方向上具有實質上一致的寬度的實質上規則的形狀。然而，接觸柵150的橫截面不限於此。下文將參考圖2A至圖2E更詳細地闡述接觸柵150的各種橫截面結構。
半導體裝置100可包括位於基板110上的掩埋接觸件160。掩埋接觸件160可在第一方向上位於位元線結構140之間，且在第二方向上位於兩個相鄰的接觸柵150之間。掩埋接觸件160可包括複晶矽膜。複晶矽膜可包括雜質摻雜複晶矽膜。在一些實施例中，掩埋接觸件160可包括金屬膜、金屬矽化物膜、金屬氮化物膜或其組合。掩埋接觸件160可具有包括障壁膜（未示出）及位於障壁膜上的導電膜的結構。在一些實施例中，障壁膜可具有Ti/TiN的堆疊結構。當掩埋接觸件160包括金屬膜時，金屬矽化物膜可位於掩埋接觸件160與主動區116之間。舉例而言，金屬矽化物膜可包括矽化鈷（CoSi
x）膜。然而，金屬矽化物膜並非僅限於CoSi
x膜。
掩埋接觸件160可連接至主動區116。如圖1C中所示，掩埋接觸件160的底表面可低於主動區116的頂表面。然而，在一些實施例中，掩埋接觸件160的底表面可與主動區116的頂表面處於實質上同一水平高度。
半導體裝置100可包括位於掩埋接觸件160上的搭接接墊170。搭接接墊170可包括與掩埋接觸件160接觸的金屬矽化物膜。舉例而言，金屬矽化物膜可包括CoSi
x膜。然而，金屬矽化物膜並非僅限於CoSi
x膜。搭接接墊170可包括障壁膜及位於障壁膜上的金屬膜。在一些實施例中，障壁膜可具有Ti/TiN的堆疊結構。在一些實施例中，金屬膜可包括W膜。
上部絕緣膜180及電容器（未示出）可位於接觸柵150及搭接接墊170上。上部絕緣膜180可包括氧化物膜或氮化物膜。電容器的下部電極可穿過上部絕緣膜180且電性連接至搭接接墊170。
半導體裝置100的接觸柵150的外側柵154包括含碳絕緣膜，且因此由於外側柵154與相鄰的SiN膜之間的蝕刻速率差異而在用於形成掩埋接觸件160的蝕刻製程期間可能被部分地蝕刻。因此，由於外側柵154被部分地蝕刻，因此可更輕易地實行與半導體裝置100的掩埋接觸件160的形成相關聯的蝕刻製程。另外，由於藉由對外側柵154部分地進行蝕刻而使掩埋接觸件160的大小增大，因此掩埋接觸件160的電阻特性可得以改善。下文將參考圖4A至圖9B更詳細地闡述接觸柵150的外側柵154的部分蝕刻。此外，用作半導體裝置100的接觸柵150的含碳絕緣膜可具有低電容率（permittivity），且因此具有優異的絕緣性質，以進一步減小寄生電容（parasitic capacitance）。舉例而言，當使用具有介於約4.2至約4.9的範圍內的低電容率的SiOC膜作為接觸柵150時，掩埋接觸件160之間的絕緣性質可增強且寄生電容可降低。
圖2A至圖2E是示出可與圖1C所示半導體裝置的接觸柵相關地使用的各種結構的剖視圖。此處，僅示出各種結構的與接觸柵相關聯的相關部分。
參考圖2A，半導體裝置100的接觸柵150可包括下部部分150l及上部部分150u，其中接觸柵150的下部部分150l的寬度可小於接觸柵150在第二方向上的上部部分150u在第二方向上的寬度。因此，可在接觸柵150的下部部分150l與上部部分150u之間的邊界中形成第一台階S1。
當形成掩埋接觸件160時，可藉由移除複晶矽膜的上部部分而得到接觸柵150的結構。即，可藉由在接觸柵150形成之後形成用於掩埋接觸件160的空間且使用複晶矽膜對所述空間進行填充來形成掩埋接觸件160。此後，可藉由蝕刻製程（例如，回蝕）來移除複晶矽膜的上部部分，且藉由使用金屬膜對蝕刻部分進行填充來形成搭接接墊170。在一些實施例中，複晶矽膜與金屬膜之間可形成有金屬矽化物膜。在移除複晶矽膜的上部部分的製程期間，亦可部分地移除接觸柵150的上部側表面且將其製作得薄。因此，可藉由在接觸柵150的上部部分上將SiN膜附加地形成至特定厚度來獲得接觸柵150的所示結構。
如圖2A中所示，接觸柵150的下部部分150l的底端部可與字元線124上的掩埋絕緣膜126接觸。在一些實施例中，接觸柵150的下部部分150l的底端部可嵌入於掩埋絕緣膜126中。此處，掩埋絕緣膜126的頂表面可處於與主動區116的頂表面的水平高度實質上相同的參考水平高度H0。與第一台階S1對應的第一水平高度H1可對應於形成金屬膜或金屬矽化物膜的水平高度。此處，金屬矽化物膜可包括例如CoSi
x膜。第二水平高度H2可對應於掩埋接觸件160的底端部的水平高度。
參考圖2B，半導體裝置100的接觸柵150A可包括下部部分150l及上部部分150u1。接觸柵150A的下部部分150l在第二方向上的寬度可大於接觸柵150A的上部部分150u1在第二方向上的寬度。因此，可在接觸柵150A的下部部分150l與上部部分150u1之間的邊界中形成第二台階S2。當在移除掩埋接觸件160的複晶矽膜的上部部分的製程之後，未在製作得更薄的接觸柵150上附加地形成SiN膜時，可獲得接觸柵150A的結構。
參考圖2C，半導體裝置100的接觸柵150B的結構可實質上相似於圖2A中的接觸柵150的結構。舉例而言，接觸柵150B可包括下部部分150l1及上部部分150u。接觸柵150B的下部部分150l1在第二方向上的寬度可小於接觸柵150B的上部部分150u在第二方向上的寬度。因此，在接觸柵150B的下部部分150l1與上部部分150u之間的邊界中可形成第一台階S1。然而，接觸柵150B可具有其中下部部分150l1的底端部延伸至參考水平高度H0下方的結構。即，掩埋絕緣膜126a的頂表面可處於較參考水平高度H0低的第二水平高度H2，且接觸柵150B的下部部分150l1的底端部可與掩埋絕緣膜126a的頂表面接觸。在一些實施例中，接觸柵150B的下部部分150l1的底端部可嵌入於掩埋絕緣膜126a中。
可藉由以浮凸結構（embossed structure）形成接觸柵150B而得到接觸柵150B的結構。此處，可藉由形成用於特定圖案的材料膜並對所述材料膜進行圖案化以形成特定圖案來實施浮凸結構。相比之下，可藉由以下步驟來實施雕刻結構（engraved structure）：形成犧牲膜、利用圖案化在犧牲膜中形成溝渠、使用材料膜對溝渠進行填充、以及移除犧牲膜以形成特定圖案。
在浮凸結構的情形中，可在材料膜形成之前實行移除主動區116上的絕緣膜的製程，且可在移除絕緣膜的製程期間部分地移除掩埋絕緣膜126a的上部部分，且因此，掩埋絕緣膜126a的頂表面可處於較參考水平高度H0低的第二水平高度H2。因此，在接觸柵150B的浮凸結構中，下部部分150l1的底端部可延伸至較參考水平高度H0低的第二水平高度H2。在一些實施例中，圖2A及圖2B中的接觸柵150及接觸柵150A可以雕刻結構形成。
參考圖2D，半導體裝置100的接觸柵150C的結構可實質上相似於圖2B中的接觸柵150A的結構。舉例而言，接觸柵150C可包括下部部分150l1及上部部分150u1。接觸柵150C的下部部分150l1在第二方向上的寬度可大於接觸柵150C的上部部分150u1在第二方向上的寬度。因此，在接觸柵150C的下部部分150l1與上部部分150u1之間的邊界中可形成第二台階S2。然而，接觸柵150C可具有其中下部部分150l1的底端部延伸至較參考水平高度H0低的第二水平高度H2的結構。可藉由以浮凸結構形成接觸柵150C而得到接觸柵150C的結構。
參考圖2E，半導體裝置100的接觸柵150D的上部部分及下部部分在第二方向上可具有均勻的寬度。然而，在一些實施例中，接觸柵150D在垂直方向上可具有向上增加的寬度。可藉由形成具有金屬膜的掩埋接觸件160而得到接觸柵150D的結構。即，當藉由僅使用金屬膜來填充用於掩埋接觸件160的空間而形成掩埋接觸件160時，可省略移除複晶矽膜的上部部分的製程。因此，接觸柵150D的上部部分可具有與其下部部分相同的寬度，而非變得更細。
圖3A及圖3B是根據本發明概念實施例的包括含碳接觸柵的半導體裝置的平面圖。
在圖1A、圖1B、圖1C及圖2A至圖2E的背景下參考圖3A，半導體裝置100a可不同於圖1A所示半導體裝置100，乃因接觸柵150a或接觸柵Fce1包括含碳單絕緣膜。換言之，整個接觸柵150a或整個接觸柵Fce1由含碳絕緣膜形成。即，在半導體裝置100a中，接觸柵150a可包括含碳單絕緣膜（例如，SiOC膜或SiOCN膜）。因此，無需將接觸柵150a分成中心柵及外側柵。在半導體裝置100a中，接觸柵150a可在第二方向上具有第一寬度W1，且掩埋接觸件160或掩埋接觸件BC可在第二方向上具有第二寬度W2。第一寬度W1可實質上相同於第二寬度W2。下文將參考圖10至圖14來闡述半導體裝置100a的製造方法。
參考圖3B，半導體裝置100b可實質上相似於圖3A所示半導體裝置100a，乃因接觸柵150b或接觸柵Fce2包括含碳單絕緣膜。然而，半導體裝置100b可不同於圖3A所示半導體裝置100a，乃因掩埋接觸件160a或掩埋接觸件BC'在第二方向上的寬度可大於圖3A所示半導體裝置100a的掩埋接觸件160的寬度。
即，在半導體裝置100b中，接觸柵150b可包括含碳單絕緣膜（例如，SiOC膜或SiOCN膜）。無需將接觸柵150b分成中心柵及外側柵。在半導體裝置100b中，接觸柵150b可在第二方向上具有第一寬度W1'，且掩埋接觸件160a可在第二方向上具有第二寬度W2'，其中第二寬度W2'可大於第一寬度W1'。因此，半導體裝置100b的掩埋接觸件160a在大小上可大於圖3A所示半導體裝置100a的掩埋接觸件160。下文將參考圖10至圖14及圖15A至圖18B來闡述半導體裝置100b的製造方法。
圖4A至圖9B是在比較性半導體裝置的製造方法的背景下示出圖1A所示半導體裝置100的製造方法的各種平面圖。就此而言，圖4A、圖5、圖6A、圖7A、圖8及圖9A是示出圖1A所示半導體裝置100的製造方法的平面圖，且圖4B、圖6B、圖7B及圖9B是示出比較性半導體裝置的製造方法的平面圖。
參考圖4A及圖4B，在半導體裝置100的製造方法中，可在基板110中形成主動區116及字元線124，且可在基板110上方形成位元線結構140。此後，可在基板110上方形成填充於位元線結構140之間且覆蓋位元線結構140的模具犧牲膜190。此後，可藉由對模具犧牲膜190進行圖案化而形成在第二方向上具有第三寬度W3的第一溝渠T1。當形成第一溝渠T1時，可在第一溝渠T1的底表面中暴露出掩埋絕緣膜126，且可暴露出位元線結構140的頂表面。
在比較性半導體裝置的製造方法中，藉由與以上關於半導體裝置100闡述的製程相同的製程在模具犧牲膜190中形成在第二方向上具有第四寬度W4的第二溝渠T2。第三寬度W3可大於第四寬度W4。因此，在圖4A中，第一溝渠T1中的虛線可對應於第二溝渠T2的第四寬度W4。在比較性半導體裝置中，在第二溝渠T2形成之後剩餘的模具犧牲膜190在第二方向上可具有第二寬度W2。第二寬度W2可實質上相同於第四寬度W4。在一些實施例中，第二寬度W2可不同於第四寬度W4。
模具犧牲膜190可包括氧化物膜或旋塗硬罩幕（spin-on-hardmask，SOH）。此處，SOH可指包括烴化合物或烴化合物的衍生物的材料，且以所述材料的總重量計，所述材料具有約85重量%至約99重量%的相對高的碳含量。可藉由灰化及剝離來移除模具犧牲膜190。因此，可僅利用灰化及剝離來移除模具犧牲膜190而無需單獨的蝕刻製程。模具犧牲膜190可包括非晶碳層（amorphous carbon layer，ACL）來代替SOH。
參考圖5，在半導體裝置100的製造方法中，在形成第一溝渠T1之後，可在第一溝渠T1的底表面及側壁上將含碳絕緣膜154a形成為特定厚度。舉例而言，含碳絕緣膜154a可包括SiOC膜或SiOCN膜。儘管圖5示出含碳絕緣膜154a僅形成於第一溝渠T1內，但實際上含碳絕緣膜154a亦可形成於位元線結構140的頂表面及模具犧牲膜190的頂表面上。
在比較性半導體裝置的製造方法中，不存在形成含碳絕緣膜的製程。
參考圖6A及圖6B，在半導體裝置100的製造方法中，可在含碳絕緣膜154a形成之後形成對第一溝渠T1的剩餘部分進行填充的SiN膜。SiN膜可在第一溝渠T1中形成於含碳絕緣膜154a上，以對第一溝渠T1進行填充。SiN膜亦可形成於位於位元線結構140的頂表面及模具犧牲膜190的頂表面上的含碳絕緣膜154a上。此後，可藉由部分地移除含碳絕緣膜154a及SiN膜來實行平坦化製程，使得位元線結構140的頂表面被暴露出。舉例而言，可藉由回蝕或化學機械拋光（chemical-mechanical polishing，CMP）製程來施行平坦化製程。在平坦化製程之後，含碳絕緣膜154a及SiN膜可僅位於第一溝渠T1內。第一溝渠T1內剩餘的SiN膜可對應於中心柵152。
在比較性半導體裝置的製造方法中，形成對第二溝渠T2進行填充的SiN膜。SiN膜對第二溝渠T2進行填充，且形成於位元線結構140的頂表面及模具犧牲膜190的頂表面上。此後，藉由部分地移除SiN膜來實行平坦化製程，使得位元線結構140的頂表面被暴露出。舉例而言，可藉由回蝕或CMP製程來施行平坦化製程。在平坦化製程之後，SiN膜可僅位於第二溝渠T2內。第二溝渠T2內剩餘的SiN膜可對應於比較性半導體裝置的接觸柵155。
參考圖7A及圖7B，在半導體裝置100的製造方法中，在平坦化製程之後移除模具犧牲膜190。舉例而言，當模具犧牲膜190包括SOH時，可藉由灰化製程來移除模具犧牲膜190。當模具犧牲膜190包括氧化物膜時，可藉由濕式蝕刻來移除模具犧牲膜190。藉由移除模具犧牲膜190及/或附加的蝕刻製程，可暴露出基板110（例如，主動區116）的頂表面。可在移除模具犧牲膜190之後藉由利用附加的蝕刻製程自主動區116的頂表面移除絕緣膜而暴露出主動區116的頂表面。此處，附加的蝕刻製程可包括乾式蝕刻。在一些實施例中，在形成模具犧牲膜190之前，可移除主動區116的頂表面上的絕緣膜。在此種情形中，可藉由僅移除模具犧牲膜190來暴露出主動區116的頂表面。
在比較性半導體裝置的製造方法中，在平坦化製程之後移除模具犧牲膜190。藉由移除模具犧牲膜190及/或附加的蝕刻製程，可暴露出主動區116的頂表面。
參考圖8，在半導體裝置100的製造方法中，在移除模具犧牲膜190之後，可部分地移除含碳絕緣膜154a。如上所述，間隔件147可排列於位元線結構140的最外側部分中，且可包括例如SiN膜。因此，可使用相對於SiN膜具有蝕刻選擇性的蝕刻劑來部分地移除含碳絕緣膜154a。在圖8中，指示箭頭之間的長度差異可代表蝕刻速率差異。因此，含碳絕緣膜154a可被蝕刻至相對於位元線結構140的間隔件147具有最小蝕刻深度的特定深度（例如，蝕刻至中心柵152）。
可利用各種方法來施行部分地移除含碳絕緣膜154a的製程。第一，可在上述移除模具犧牲膜190的製程中移除含碳絕緣膜154a的一部分。舉例而言，當模具犧牲膜190包括SOH且藉由灰化移除模具犧牲膜190時，亦可移除含碳絕緣膜154a的一部分。第二，可利用單獨的灰化製程或濕式蝕刻來移除含碳絕緣膜154a的一部分。第三，當利用附加的蝕刻製程自主動區116的頂表面移除絕緣膜時，可利用蝕刻選擇性來移除含碳絕緣膜154a的一部分。
在比較性半導體裝置的製造方法的情形中，由於比較性半導體裝置不包括含碳絕緣膜，因此不存在部分地移除含碳絕緣膜的製程。
參考圖9A及圖9B，在半導體裝置100的製造方法中，在移除含碳絕緣膜154a的一部分之後，可使用導電膜（例如，複晶矽膜）對其中模具犧牲膜190及含碳絕緣膜154a的所述部分被移除的部分進行填充，藉此形成掩埋接觸件160。在半導體裝置100中，當藉由部分地移除含碳絕緣膜154a而形成外側柵154時，可完全地形成包括中心柵152及外側柵154的接觸柵150。接觸柵150在第二方向上可具有第一寬度W1，且掩埋接觸件160在第二方向上可具有第二寬度W2。在圖9A中，虛線指示含碳絕緣膜154a在被部分地移除之前的邊界。
在比較性半導體裝置的製造方法的情形中，使用導電膜對其中模具犧牲膜190被移除的部分進行填充，藉此形成掩埋接觸件BCc。接觸柵155在第二方向上可具有第四寬度W4，且掩埋接觸件BCc在第二方向上可具有第二寬度W2。第二寬度W2可實質上相同於第四寬度W4。儘管掩埋接觸件160及掩埋接觸件BCc中的每一者皆形成於每個已移除了模具犧牲膜190的部分中，但為便於進行比較，在圖9A及圖9B中僅使用陰影線（hatch）對一個部分進行標記。
在半導體裝置100的製造方法中，可在形成與比較性半導體裝置的掩埋接觸件BCc大小相同的掩埋接觸件160的同時，藉由使用含碳絕緣膜154a而輕易地實行蝕刻製程。舉例而言，由於第一溝渠T1被形成為具有大於第四寬度W4的第三寬度W3，因此相較於比較性半導體裝置的第二溝渠T2而言，可更輕易地形成第一溝渠T1。比較性半導體裝置的掩埋接觸件BCc及半導體裝置100的掩埋接觸件160在第二方向上具有第二寬度W2，且因此具有實質上彼此相同的大小。
當第一溝渠T1被形成為具有與第二溝渠T2相同的寬度時，由於使用含碳絕緣膜154a進行蝕刻，因此半導體裝置100的掩埋接觸件160可大於比較性半導體裝置的掩埋接觸件BCc。在此種情形中，相較於比較性半導體裝置而言，掩埋接觸件160可以與比較性半導體裝置近似相同程度的蝕刻製程難度被形成為具有更大的大小。作為進一步的結果，掩埋接觸件160的電阻特性可得以改善。
圖10至圖14是示出在圖4B、圖6B、圖7B及圖9B的背景下的圖3B所示半導體裝置100b的製造方法的平面圖。
參考圖10，在半導體裝置100b的製造方法中，可在基板110上方形成填充於位元線結構140之間且覆蓋位元線結構140的模具犧牲膜190。此後，可藉由對模具犧牲膜190進行圖案化來形成在第二方向上具有第三寬度W3'的第一溝渠T1'。當第一溝渠T1'形成時，可在第一溝渠T1'的底表面中暴露出掩埋絕緣膜126，且可暴露出位元線結構140的頂表面。
在圖4B所示比較性半導體裝置的製造方法中，藉由與以上關於半導體裝置100b闡述的製程相同的製程，在模具犧牲膜190中形成在第二方向上具有第四寬度W4的第二溝渠T2。第四寬度W4可與在第二溝渠T2形成之後剩餘的模具犧牲膜190的第二寬度W2實質上相同。此外，第四寬度W4可實質上相同於第三寬度W3'。
參考圖11，在半導體裝置100b的製造方法中，可形成對第一溝渠T1'進行填充的含碳絕緣膜154b。即，可在第一溝渠T1'中形成含碳絕緣膜154b以對第一溝渠T1'進行填充。亦可在位元線結構140的頂表面及模具犧牲膜190的頂表面上形成含碳絕緣膜154b。此後，可藉由部分地移除含碳絕緣膜154b來實行平坦化製程，使得位元線結構140的頂表面被暴露出。舉例而言，可藉由回蝕或CMP製程來施行平坦化製程。在平坦化製程之後，含碳絕緣膜154b可僅位於第一溝渠T1'內。
在圖6B所示比較性半導體裝置的製造方法中，形成對第二溝渠T2進行填充的SiN膜。SiN膜對第二溝渠T2進行填充，且形成於位元線BL的頂表面及模具犧牲膜190的頂表面上。此後，藉由部分地移除SiN膜來實行平坦化製程，使得位元線結構140的頂表面被暴露出。舉例而言，可藉由回蝕或CMP製程來實行平坦化製程。在平坦化製程之後，SiN膜可僅位於第二溝渠T2內。第二溝渠T2內剩餘的SiN膜可對應於比較性半導體裝置的接觸柵155。
參考圖12，在半導體裝置100b的製造方法中，在平坦化製程之後移除模具犧牲膜190。舉例而言，可藉由灰化製程或濕式蝕刻來移除模具犧牲膜190。藉由移除模具犧牲膜190及/或附加的蝕刻製程，可暴露出基板110（例如，主動區116）的頂表面。在一些實施例中，在形成模具犧牲膜190之前，可移除位於主動區116的頂表面上的絕緣膜。
在圖7B的比較性半導體裝置的製造方法中，在平坦化製程之後移除模具犧牲膜190。藉由移除模具犧牲膜190及/或附加的蝕刻製程，可暴露出基板110（例如，主動區116）的頂表面。
參考圖13，在半導體裝置100b的製造方法中，在移除模具犧牲膜190之後，可部分地移除含碳絕緣膜154b。可利用以下闡述的三種方法中的一種來部分地移除含碳絕緣膜154b。第一，可在移除模具犧牲膜190的製程中移除含碳絕緣膜154b的一部分。第二，可利用單獨的灰化製程或濕式蝕刻來移除含碳絕緣膜154b的一部分。第三，當利用附加的蝕刻製程自主動區116的頂表面移除絕緣膜時，可利用蝕刻選擇性來移除含碳絕緣膜154b的一部分。
在比較性半導體裝置的製造方法中，由於比較性半導體裝置不包括含碳絕緣膜，因此不存在部分地移除含碳絕緣膜的製程。
參考圖14，在半導體裝置100b的製造方法中，在移除含碳絕緣膜154b的一部分之後，可使用導電膜（例如，複晶矽膜）對其中模具犧牲膜190及含碳絕緣膜154b的所述部分被移除的部分進行填充，藉此形成掩埋接觸件160a。在半導體裝置100b中，可藉由部分地移除含碳絕緣膜154b完全地形成接觸柵150-1或接觸柵Fce2。接觸柵150-1在第二方向上可具有第一寬度W1'，且掩埋接觸件160a在第二方向上可具有第二寬度W2'。第二寬度W2'可大於第一寬度W1'。在圖14中，虛線指示含碳絕緣膜154b在被部分地移除之前的邊界。
在圖9B所示比較性半導體裝置的製造方法中，使用導電膜對已移除了模具犧牲膜190的部分進行填充，藉此形成掩埋接觸件BCc。掩埋接觸件BCc在第二方向上可具有第二寬度W2，且接觸柵155在第二方向上可具有第四寬度W4。第二寬度W2可實質上相同於第四寬度W4。儘管掩埋接觸件160a及掩埋接觸件BCc中的每一者皆形成於每個已移除了模具犧牲膜190的部分中，但為便於進行比較，在圖14及圖9B中僅使用陰影線對一個部分進行標記。
在半導體裝置100b的製造方法中，當形成與比較性半導體裝置的溝渠具有相同寬度的溝渠時，可藉由使用含碳絕緣膜154b來形成較比較性半導體裝置的掩埋接觸件BCc大的掩埋接觸件160a。因此，掩埋接觸件160a的電阻特性可得以改善。
當第一溝渠T1'被形成為大於第二溝渠T2且藉由對含碳絕緣膜154b部分地進行蝕刻而形成掩埋接觸件160a時，掩埋接觸件160a的大小可與比較性半導體裝置的掩埋接觸件BCc的大小實質上相同。在此種情形中，由於第一溝渠T1'具有相對較大的寬度，因此可更輕易地實行蝕刻製程。當第一溝渠T1'被形成為相對較大且掩埋接觸件160a具有與比較性半導體裝置的掩埋接觸件BCc實質上相同的大小時，可獲得圖3A所示半導體裝置100a。
圖15A至圖18B是示出圖3B所示半導體裝置100b的製造方法及比較性半導體裝置的製造方法的平面圖。此處，圖15A、圖16A、圖17及圖18A是示出圖3B所示半導體裝置100b的製造方法的平面圖，而圖15B、圖16B及圖18B是示出比較性半導體裝置的製造方法的平面圖。
參考圖15A及圖15B，在半導體裝置100b的製造方法中，可在基板110上方形成填充於位元線結構140之間且覆蓋位元線結構140的含碳絕緣膜154c。在形成含碳絕緣膜154c之前，可實行移除基板110（例如，主動區116）的頂表面上的絕緣膜的製程。在移除主動區116的頂表面上的絕緣膜的製程中，可移除位於字元線124上的掩埋絕緣膜126的上部部分。
在比較性半導體裝置的製造方法中，藉由與以上關於半導體裝置100b闡述的製程相同的製程，在基板110上方形成填充於位元線結構140之間且覆蓋位元線結構140的SiN膜155a。
參考圖16A及圖16B，在半導體裝置100b的製造方法中，在形成含碳絕緣膜154c之後，可藉由對含碳絕緣膜154c進行圖案化而形成在第二方向上具有第五寬度W5的第三溝渠T3。當形成第三溝渠T3時，可在第三溝渠T3的底表面中暴露出主動區116的頂表面，且亦可暴露出位元線結構140的頂表面。
在比較性半導體裝置的製造方法中，藉由與以上關於半導體裝置100b闡述的製程相同的製程，在SiN膜155a中形成在第二方向上具有第六寬度W6的第四溝渠T4。第六寬度W6可與在第四溝渠T4形成之後剩餘的SiN膜155a的第四寬度W4實質上相同。
參考圖17，在半導體裝置100b的製造方法中，在形成第三溝渠T3之後，可實行附加地移除含碳絕緣膜154c的一部分的製程。附加地移除含碳絕緣膜154c的一部分的製程可利用以下闡述的兩種方法來施行。第一，在形成第三溝渠T3的製程中，亦可移除含碳絕緣膜154c的一部分。第二，在形成第三溝渠T3之後，可利用單獨的灰化製程或濕式蝕刻來移除含碳絕緣膜154c的一部分。
在比較性半導體裝置的製造方法中，由於比較性半導體裝置不包括含碳絕緣膜，因此不存在移除含碳絕緣膜的一部分的製程。
參考圖18A及圖18B，在半導體裝置100b的製造方法中，在附加地移除含碳絕緣膜154c的一部分之後，可使用導電膜對其中含碳絕緣膜154c被移除的部分進行填充，藉此形成掩埋接觸件160a。因此，在半導體裝置100b中，可藉由部分地移除含碳絕緣膜154c來完全地形成接觸柵150-1或接觸柵Fce2。接觸柵150-1在第二方向上可具有第一寬度W1'，且掩埋接觸件160a在第二方向上可具有第二寬度W2'。第二寬度W2'可大於第一寬度W1'。在圖18A中，虛線指示含碳絕緣膜154c在被部分地移除之前的邊界。
在比較性半導體裝置的製造方法中，使用導電膜對其中SiN膜155a的被移除的部分進行填充，藉此形成掩埋接觸件BCc。掩埋接觸件BCc在第二方向上可具有第二寬度W2，且接觸柵155在第二方向上可具有第四寬度W4。第二寬度W2可實質上相同於第四寬度W4。儘管掩埋接觸件160a及掩埋接觸件BCc中的每一者皆形成於每個已移除了含碳絕緣膜154c及SiN膜155a的部分中，但為便於進行比較，在圖18A及圖18B中僅使用陰影線對一個部分進行標記。
實施例的半導體裝置100b的接觸柵150-1及比較性半導體裝置的接觸柵155可形成為浮凸結構。利用圖10至圖14所示方法製造的半導體裝置100b可形成為雕刻結構。除浮凸結構與雕刻結構之間的差異以外，圖18A中的接觸柵150-1及掩埋接觸件160a可實質上相同於圖14所示半導體裝置100b的接觸柵150-1及掩埋接觸件160a。在圖3B所示半導體裝置100b的製造方法中，儘管可形成具有與比較性半導體裝置的溝渠相同寬度的溝渠，然而藉由使用含碳絕緣膜154c，掩埋接觸件160a仍可大於比較性半導體裝置的掩埋接觸件BCc。因此，掩埋接觸件160a的電阻特性可得以改善。
儘管已參考本發明實施例具體示出並闡述了本發明概念，但應理解，在不背離隨附申請專利範圍的精神及範圍的條件下，可對其作出各種形式及細節上的改變。
100、100a、100b:半導體裝置
110:基板
114:隔離膜
114A:外側絕緣膜
114B:內側絕緣膜
116、ACT:主動區
122:閘極絕緣膜
124、WL:字元線
126、126a:掩埋絕緣膜
130:層間絕緣膜
140:位元線結構
142:複晶矽膜
144:WN膜
145、BL:位元線
146:W膜
147:間隔件
148:頂蓋絕緣膜
150、150-1、150A、150a、150B、150b、150C、150D、155、Fce、Fce1、Fce2:接觸柵
150l、150l1:下部部分
150u、150u1:上部部分
152、Fc:中心柵
154、Fo:外側柵
154a、154b、154c:含碳絕緣膜
155a:SiN膜
160、160a、BC、BC'、BCc:掩埋接觸件
170:搭接接墊
180:上部絕緣膜
190:模具犧牲膜
H0:參考水平高度
H1:第一水平高度
H2:第二水平高度
I-I'、II-II':線
S1:第一台階
S2:第二台階
T1、T1':第一溝渠
T2:第二溝渠
T3:第三溝渠
T4:第四溝渠
W1、W1':第一寬度
W2、W2':第二寬度
W3、W3':第三寬度
W4:第四寬度
W5:第五寬度
W6:第六寬度
x、y、z:方向
結合附圖考量以下詳細說明，可更清楚地理解本發明概念的某些優點及特徵以及製作及使用，在附圖中：
圖1A、圖1B及圖1C是根據本發明概念實施例的包括含碳接觸柵的半導體裝置的相應平面圖（或俯視圖）或剖視圖。
圖2A、圖2B、圖2C、圖2D及圖2E（下文統稱為「圖2A至圖2E」）是示出可在圖1C所示半導體裝置中使用的各種接觸柵的相應剖視圖。
圖3A及圖3B是根據本發明概念實施例的包括含碳接觸柵的半導體裝置的相應平面圖。
圖4A、圖4B、圖5、圖6A、圖6B、圖7A、圖7B、圖8、圖9A及圖9B（下文統稱為「圖4A至圖9B」）是在比較性製造方法的背景下示出圖1A所示半導體裝置的製造方法的平面圖。
圖10、圖11、圖12、圖13及圖14（下文統稱為「圖10至圖14」）是示出圖3B所示半導體裝置的製造方法的相關平面圖。
圖15A、圖15B、圖16A、圖16B、圖17、圖18A及圖18B（下文統稱為「圖15A至圖18B」）是在比較性製造方法的背景下示出圖3B所示半導體裝置的製造方法的相關平面圖。
100:半導體裝置
ACT:主動區
BC:掩埋接觸件
BL:位元線
Fc:中心柵
Fce:接觸柵
Fo:外側柵
I-I'、II-II':線
WL:字元線
W1:第一寬度
W2:第二寬度
x、y:方向
Claims (7)
- 一種半導體裝置，包括：主動區，於基板上由隔離膜界定；字元線，位於所述基板中，所述字元線在第一方向上延伸且與所述主動區交叉；位元線，位於所述字元線上方且在第二方向上延伸；接觸件，位於在所述第一方向上相鄰的位元線之間，所述接觸件連接至所述主動區且在垂直方向上延伸；以及接觸柵，設置於所述接觸件的在所述第二方向上相對的側表面中的每一者上，且在所述垂直方向上延伸，其中所述主動區具有相對於所述第一方向傾斜地延伸的條形狀，所述接觸柵包括含碳絕緣膜，所述接觸柵的水平橫截面具有矩形形狀，整個所述接觸柵由所述含碳絕緣膜形成，當用於形成所述接觸柵的溝渠在所述第二方向上具有與位於所述溝渠的外側部分中的犧牲膜實質上相同的寬度時，所述接觸柵是藉由使用所述含碳絕緣膜對所述溝渠進行填充而形成，所述接觸件是藉由在其中所述犧牲膜及所述含碳絕緣膜的一部分被移除的部分中填充導電膜而形成，且所述接觸件的寬度大於所述接觸柵在所述第二方向上的寬度。
- 一種半導體裝置，包括：主動區，於基板上由隔離膜界定；字元線，位於所述基板中，所述字元線在第一方向上延伸且與所述主動區交叉；位元線，位於所述字元線上方且在第二方向上延伸；接觸件，位於在所述第一方向上相鄰的位元線之間，所述接觸件連接至所述主動區且在垂直方向上延伸；以及接觸柵，設置於所述接觸件的在所述第二方向上相對的側表面中的每一者上，且在所述垂直方向上延伸，其中所述主動區具有相對於所述第一方向傾斜地延伸的條形狀，且所述接觸柵包括含碳絕緣膜，其中所述接觸柵的水平橫截面具有矩形形狀，所述接觸柵包括中心柵及外側柵，所述中心柵包括氮化矽(SiN)膜，所述外側柵包括所述含碳絕緣膜，且所述外側柵設置於所述中心柵的在所述第一方向上的相對的側表面中的每一者上。
- 如請求項2所述的半導體裝置，其中，當用於形成所述接觸柵的溝渠在所述第二方向上具有較位於所述溝渠的外側部分中的犧牲膜大的寬度時，所述接觸柵是藉由使用所述SiN膜及所述含碳絕緣膜填充所述溝渠而形成， 所述接觸件是藉由在其中所述犧牲膜及所述含碳絕緣膜的一部分被移除的部分中填充導電膜而形成，且所述接觸件的寬度實質上相同於所述接觸柵在所述第二方向上的寬度。
- 如請求項1或請求項2所述的半導體裝置，其中所述含碳絕緣膜包含氧化矽碳(SiOC)及氧化矽氮化碳(SiOCN)中的至少一者。
- 一種半導體裝置，包括：主動區，於基板上由隔離膜界定；字元線，位於所述基板中，所述字元線在第一方向上延伸且與所述主動區交叉；位元線，設置於所述字元線上方且在第二方向上延伸；接觸件，位於在所述第一方向上相鄰的位元線之間，所述接觸件連接至所述主動區且在垂直方向上延伸；以及接觸柵，位於所述接觸件在所述第二方向上的相對的側表面中的每一者上且在所述垂直方向上延伸，其中所述主動區具有相對於所述第一方向傾斜地延伸的條形狀，且所述接觸柵包括中心柵及外側柵，所述中心柵包括氮化矽(SiN)膜，所述外側柵包括含碳絕緣膜。
- 如請求項5所述的半導體裝置，其中，當用於形成所述接觸柵的溝渠在所述第二方向上具有較位於所述溝渠的外側部 分中的犧牲膜大的寬度時，所述接觸柵是藉由使用所述SiN膜及所述含碳絕緣膜填充所述溝渠而形成，所述接觸件是藉由在其中所述犧牲膜及所述含碳絕緣膜的一部分被移除的部分中填充導電膜而形成，且所述接觸件的寬度實質上相同於所述接觸柵在所述第二方向上的寬度。
- 一種半導體裝置，包括：主動區，於基板上由隔離膜界定；字元線，位於所述基板中，所述字元線在第一方向上延伸且與所述主動區交叉；位元線，設置於所述字元線上方且在第二方向上延伸；接觸件，位於在所述第一方向上相鄰的位元線之間，所述接觸件連接至所述主動區且在垂直方向上延伸；以及接觸柵，位於所述接觸件在所述第二方向上的相對的側表面中的每一者上且在所述垂直方向上延伸，其中所述主動區具有相對於所述第一方向傾斜地延伸的條形狀，所述接觸柵包括含碳單絕緣膜，且其中，當用於形成所述接觸柵的溝渠在所述第二方向上具有與位於所述溝渠的外側部分中的犧牲膜實質上相同的寬度時，所述接觸柵是藉由使用所述含碳單絕緣膜對所述溝渠進行填 充而形成，所述接觸件是藉由在其中所述犧牲膜及所述含碳單絕緣膜的一部分被移除的部分中填充導電膜而形成，且所述接觸件的寬度大於所述接觸柵在所述第二方向上的寬度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210125870A KR20230042963A (ko) | 2021-09-23 | 2021-09-23 | 카본 함유의 콘택-펜스를 포함한 반도체 소자 |
| KR10-2021-0125870 | 2021-09-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202329407A TW202329407A (zh) | 2023-07-16 |
| TWI834203B true TWI834203B (zh) | 2024-03-01 |
Family
ID=
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210202492A1 (en) | 2017-12-18 | 2021-07-01 | United Microelectronics Corp. | Method of forming a memory device |
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210202492A1 (en) | 2017-12-18 | 2021-07-01 | United Microelectronics Corp. | Method of forming a memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9082784B2 (en) | Method of fabricating a semiconductor device having stacked storage nodes of capacitors in cell region separated from peripheral region | |
| US7972956B2 (en) | Method for manufacturing a wire structure of a semiconductor device | |
| KR20150139223A (ko) | 반도체 소자 | |
| US10439048B2 (en) | Photomask layout, methods of forming fine patterns and method of manufacturing semiconductor devices | |
| US6709972B2 (en) | Methods for fabricating semiconductor devices by forming grooves across alternating elongated regions | |
| US20240015968A1 (en) | Vertical memory devices | |
| US8273652B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| JP2012199381A (ja) | 半導体装置およびその製造方法 | |
| US11658117B2 (en) | Semiconductor devices having improved electrical characteristics and methods of fabricating the same | |
| US11251188B2 (en) | Semiconductor memory device and a method of fabricating the same | |
| KR102460719B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| US20240155830A1 (en) | Semiconductor devices and methods of manufacturing the same | |
| US9070583B2 (en) | Semiconductor device and method of fabricating the same | |
| KR20100092241A (ko) | 반도체 소자의 제조방법. | |
| US11670591B2 (en) | Semiconductor device and method of fabricating same | |
| TWI834203B (zh) | 包括含碳接觸柵的半導體裝置 | |
| US20220028877A1 (en) | Integrated circuit devices with highly integrated memory and peripheral circuits therein | |
| TW202329407A (zh) | 包括含碳接觸柵的半導體裝置 | |
| WO2014123176A1 (ja) | 半導体装置及びその製造方法 | |
| US12009299B2 (en) | Semiconductor device and method of fabricating same | |
| US20230046051A1 (en) | Interconnection structure, semiconductor device with interconnection structure and method for fabricating the same | |
| TW202220174A (zh) | 半導體元件 | |
| KR101116286B1 (ko) | 매립 게이트를 갖는 반도체 장치 제조 방법 | |
| KR20120057462A (ko) | 반도체 소자 및 그 형성 방법 | |
| KR20080068411A (ko) | 반도체 소자 및 그 제조 방법 |