JP5386962B2

JP5386962B2 - エッチング方法およびエッチング方法を用いた半導体装置の製造方法

Info

Publication number: JP5386962B2
Application number: JP2008316785A
Authority: JP
Inventors: 武郎白濱
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2008-12-12
Filing date: 2008-12-12
Publication date: 2014-01-15
Anticipated expiration: 2028-12-12
Also published as: JP2010141178A

Description

本発明は、メタルマスクを用いて半導体基板のエッチングを行うエッチング方法およびエッチング方法を用いた半導体装置の製造方法に関する。

半導体基板内の配線は、半導体基板に対してエッチングを行うことで配線接続孔（ビア孔）や配線溝（トレンチ）を形成し、そこに例えばＣｕなどを埋め込むダマシン法と呼ばれる方法により製造されることが多い。半導体基板に形成されるビア孔やトレンチの形状制御は、配線となるべき材料を埋め込み性良く形成し、所望の配線抵抗および配線容量を得るために重要な要素である。

半導体基板にビア孔やトレンチ（以後、これらを単にビア孔と称する）を形成するためには、半導体基板上に所望のパターンで形成されたマスクを配置した状態でドライエッチングを行うことが一般的である。前述のマスクとしてはレジスト層や絶縁膜を用いることもあるが、これらを材料とするマスクはドライエッチングの際のイオン衝撃によって著しく膜減りすることがある。すなわち、エッチングされるべき半導体基板に対して選択性が悪い。そこで、半導体基板に対して選択性の高いエッチングを行うことができるメタルマスクを用いることが多い。特に半導体基板が難エッチング材である場合には、高い自己バイアスでイオンを加速し半導体基板に衝撃させる反応性イオンエッチングが用いられることが多い。このようなイオン性の高いエッチングを行う場合にはマスクとしてメタルマスクを用いて選択性を高めたエッチングが行われる。

例えば特許文献１には、エッチングされるべき対象がＴｉであり、その上層に電解メッキ法により形成され、かつ、パターニングされたＡｕ層をメタルマスクとして備える構成が開示されている。特許文献１ではＡｕ層のパターニングのためにレジストマスクが用いられる。

特開平０１−１４０６２９号公報特開２００５−３２２８１１号公報特開２００１−１５６１７０号公報特開２００８−０７４０１６号公報特開２００７−２３４７６１号公報特開２００３−２９８１６７号公報特開平０８−１１５６５５号公報

半導体素子の微細化進展に伴い、アスペクト比の高いビア孔に対して埋め込み性良く成膜する必要が生じる場合がある。アスペクト比が高いビア孔に埋め込み性良く成膜するためにはビア孔の形状が重要である。すなわち、ビア孔は孔上部から孔底面に渡って幅が均一ではなく、ビア孔の孔上部から孔底面に向かって幅が低減する形状であることが良好な埋め込み性を得るために好ましい。

ここで、ビア孔の幅は、孔上部から孔底面に向かって緩やかに減少する場合であっても階段状に減少する場合であっても埋め込み性向上のためには好ましい。ビア孔の幅が孔上部から孔底面に向かって緩やかに減少又は階段状に減少するビア孔を「先細状ビア孔」と称する。

デュアルダマシン法などの方法によらず、前述の先細状ビア孔を形成するためには、例えばメタルマスクをテーパ形状に形成し半導体基板のドライエッチングを行うことが考えられる。しかしながら、メタルマスクを蒸着法やスパッタ法により形成する場合にはメタルマスクの側壁をテーパ形状にすることは困難であるという問題があった。さらに蒸着法やスパッタ法を用いて所望のパターンのメタルマスクを形成するためには、レジストマスクを用いたりリフトオフを用いたりする必要があり工程が複雑化する問題も伴う。

ここで、メタルマスクの形成方法としてメッキ法を採用することも考えられる。ところが、例えば特許文献１に記載のメッキ法によりメタルマスク（特許文献１では電解メッキ法で形成されたＡｕ層５）を形成し半導体基板のエッチングを行った場合にはビア孔は幅が均一となり先細状ビア孔を得られないという問題があった。

本発明は、上述のような課題を解決するためになされたもので、メタルマスクを用いて、簡易な方法により半導体基板に先細状ビア孔を形成するエッチング方法およびエッチング方法を用いた半導体装置の製造方法を提供することを目的とする。

本願の発明にかかるエッチング方法は、半導体基板上に開口を有する金属導電層を形成する工程と、該金属導電層を給電層とする電解メッキ法または無電解メッキ法により該金属導電層上に第１の開口を有する第１メッキ層を形成する工程と、該第1メッキ層を給電層とする電解メッキ法または無電解メッキ法により該第１メッキ層の側壁に該第1の開口より幅の狭い第２の開口を有する第２メッキ層を形成する工程とを備える。そして、該第２メッキ層をマスクとして第1のドライエッチングを行い該半導体基板をエッチングする工程と、該第1のドライエッチングの後に該第1メッキ層を残す選択的ウェットエッチングを行い該第２メッキ層をエッチングする工程と、該第２メッキ層をエッチングした後に該第1メッキ層をマスクとして第２のドライエッチングを行い該半導体基板をさらにエッチングする工程とを備えることを特徴とする。

本願の発明にかかるエッチング方法は、半導体基板上に金属導電層を形成する工程と、該金属導電層を給電層とする電解メッキ法または無電解メッキ法により該金属導電層上に開口を有する第１メッキ層を形成する工程と、該開口に、該第１メッキ層の側壁と所定の間隙を有するようにレジスト層を形成する工程と、該第１メッキ層を給電層とする電解メッキ法または無電解メッキ法により該第1メッキ層の側壁に該所定の間隙を埋めるように第２メッキ層を形成する工程とを備える。そして、該レジスト層を剥離する工程と、該レジスト層を剥離した後に該第２メッキ層をマスクとして第１のドライエッチングを行い該半導体基板をエッチングする工程と、該第1のドライエッチングの後に、該第1メッキ層を残す選択的ウェットエッチングを行い該第２メッキ層をエッチングする工程と、該第２メッキ層をエッチングした後に該第1メッキ層をマスクとして第２のドライエッチングを行い該半導体基板をさらにエッチングする工程とを備えることを特徴とする。

本願の発明にかかるエッチング方法は、半導体基板上に金属導電層を形成する工程と、該金属導電層を給電層とする電解メッキ法または無電解メッキ法により該金属導電層上に開口を有する第１メッキ層を形成する工程と、該開口の中、および、該開口近傍の該第１メッキ層上にレジスト層を形成する工程と、該レジスト層を形成した後に該第1メッキ層を給電層とする電解メッキ法または無電解メッキ法により、該レジスト層が形成されていない該第１メッキ層上に該レジスト層と接して第２メッキ層を形成する工程とを備える。そして、該レジスト層を剥離し該開口近傍の該第1メッキ層を露出させる工程と、該レジスト層を剥離した後に該第1メッキ層をマスクとして第1のドライエッチングを行い該半導体基板をエッチングするとともに該開口近傍の該第１メッキ層およびその下層の該金属導電層をエッチングする工程と、該第１のドライエッチングの後に該第２メッキ層をマスクとして第２のドライエッチングを行い、該半導体基板をさらにエッチングする工程とを備えることを特徴とする。

本発明により簡易な方法により半導体基板に先細状ビア孔を形成することができる。

実施の形態１
本実施形態は先細状ビア孔を形成するエッチング方法に関する。このエッチング方法は半導体装置の製造方法として用いられる。本実施形態は図１〜図７を参照して説明する。なお、同一材料または同一、対応する構成要素には同一の符号を付して複数回の説明を省略する場合がある。

図１は本実施形態のエッチング方法を説明するフローチャートである。以後このフローチャートに沿って説明する。まず半導体基板上に開口を有する金属導電層が形成される（ステップ１０）。本実施形態で半導体基板はＧａＮ又はＳｉＮである。また、金属導電層は半導体基板と接してＴｉ層を備え第１メッキ層と接してＡｕ層を備える多層構造である。

ステップ１０を終えるとステップ１２へと処理が進められる。ステップ１２では金属導電層を給電層とする電解メッキ法または無電解メッキ法により金属導電層上に第１の開口を有する第１メッキ層を形成する。図２はステップ１２を説明する図であり、半導体基板の断面図である。図２に示される通り、半導体基板３０上に形成された金属導電層３２には第1メッキ層３４が形成される。本実施形態で第1メッキ層３４はＮｉである。そして第1メッキ層３４の有する第1の開口の幅は同図中Ｗ１で表される。

ステップ１２を終えるとステップ１４へと処理が進められる。ステップ１４では第1メッキ層３４を給電層とする電解メッキ法または無電解メッキ法により第１メッキ層３４の側壁に第２の開口を有する第２メッキ層３６を形成する。図３はステップ１４を説明する図である。図３に示される通り、第1メッキ層３４の側壁および上面を覆うように第２メッキ層３６が形成される。本実施形態で第２メッキ層３６はＣｕである。そして第２メッキ層３６の有する第２の開口の幅は同図中Ｗ２で表される。

第２メッキ層３６は第1メッキ層３４の側壁に形成されるため、第２の開口幅Ｗ２は前述したＷ１より小さい値である。

ステップ１４を終えるとステップ１６へと処理が進められる。ステップ１６では第２メッキ層３６をマスクとして第1のドライエッチングを行い半導体基板３０をエッチングする。図４はステップ１６を説明する図である。第1のドライエッチングにより半導体基板３０に幅Ｗ２の孔が形成される。

ステップ１６を終えるとステップ１８へと処理が進められる。ステップ１８では第1メッキ層３４を残す選択的ウェットエッチングを行い第２メッキ層３６をエッチングする。図５はステップ１８を説明する図である。第２メッキ層３６のウェットエッチングには塩酸等が用いられ、Ｃｕからなる第２メッキ層３６を、第1メッキ層３４に対して選択的にエッチングできる。ステップ１８により、第1メッキ層３４が表面に表れる。

ステップ１８を終えるとステップ２０へと処理が進められる。ステップ２０では第1メッキ層３４をマスクとして第２のドライエッチングを行い半導体基板３０をさらにエッチングする。図６はステップ２０を説明する図である。第２のドライエッチングは第1メッキ層３４をマスクとするので半導体基板３０は幅Ｗ１でエッチングされる。

ステップ２０を終えるとステップ２２へと処理が進められる。ステップ２２では第1メッキ層３４がウェットエッチングによりエッチングされる。第１メッキ層３４のウェットエッチングには硫酸と硝酸の混合液が用いられ、Ｎｉからなる第１メッキ層３４をエッチングする。

ステップ２２を終えたあと適宜に金属導電層３２が除去され、図７に示されるように先細状ビア孔が形成された半導体基板３０を得て、処理を終了する。本実施形態のエッチング方法は上述の処理を備える。

本実施形態のエッチング方法によれば、容易に半導体基板に先細状ビア孔を形成することができる。よってアスペクト比の高いビア孔を形成する際にも埋め込み性の良好な配線の形成ができる。特にビア孔が形成される半導体基板が例えば難エッチング材であるときには高エネルギーでイオンが加速されたイオン性の高いエッチングが行われる。このような場合には、本実施形態のようにマスクとしてメタルマスクを用いると、メタルマスクを残して半導体基板を選択性高くドライエッチングできる。

さらに、本実施形態のエッチング方法では第1メッキ層３４と第２メッキ層３６とからなる２層構造のメタルマスクを用いる。そして、第２のメッキ層３６をマスクとする第1のドライエッチングにより半導体基板３０に幅の狭い（Ｗ２）孔を形成し、第２のメッキ層３６をウェットエッチングにより除去し、第２のドライエッチングにより半導体基板３０に幅の広い（Ｗ１）孔を形成する。このように簡単な工程で先細状ビア孔を形成できるのは、第1メッキ層３４と第２メッキ層３６の材料が異なり、それぞれの溶解液（エッチャント）が異なるから第２のメッキ層３６の選択的なエッチングが容易なためである。

例えばこれと同様にレジストマスクあるいは絶縁膜マスクを２層構造にした場合、それぞれ有機溶剤、フッ酸によりウェットエッチングできるが選択的に一方の層をエッチングすることは困難である。よってレジストマスクあるいは絶縁膜マスクを用いた半導体基板のエッチングではビア孔の幅を制御した先細状ビア孔は形成できない。

このように、一方の層のみを選択的にウェットエッチングできる材料からなる２層構造のメタルマスクを用いてビア孔の幅が制御された先細状ビア孔を形成できることが本実施形態の特徴である。

本実施形態では第1メッキ層３４と第２メッキ層３６の材料はそれぞれＮｉ、Ｃｕとしたが前述の通り選択性の高いウェットエッチングができる限りにおいてこれらに限定されず他の材料であってもよい。例えば、第1メッキ層をＮｉ、第２メッキ層をＡｕとした場合にはヨウ素系エッチング液でＡｕのみを選択的にエッチングすることができるため本実施形態の効果を得ることができる。同様にして、第1メッキ層３４と第２メッキ層３６は、Ｎｉ、Ｃｒ、Ｐｔ、Ａｕ、Ｃｕ、Ｗの中から選ばれる相互に異なる材料で形成されていてもよい。つまり、第1メッキ層と第２メッキ層を選択的にウェットエッチングすることができる限りにおいて本発明の効果を得ることができる。

本実施形態では金属導電層３２は半導体基板３０と接してＴｉ層を備え第１メッキ層３４と接してＡｕ層を備える多層構造とした。このような金属導電層３２を形成する目的は２つある。第1には、第1メッキ層３４を電解あるいは無電解メッキで形成する際に触媒活性化を促進することである。第２には、第1メッキ層３４形成後の第1メッキ層３４の剥がれを防止することである。特に典型的なビア孔は数十μｍの深さであり、メタルマスクである第1メッキ層も数μｍ〜数十μｍの膜厚で形成しなくてはならない場合には第1メッキ層の剥がれによる歩留まり低下が懸念される。よって、本実施形態のようにＴｉ、Ａｕからなる金属導電層を有することは第1メッキ層の密着性を向上できるから歩留まりの観点から好ましい。ここで、金属導電層の膜厚については特に限定しないが、例えば１０μｍのメッキ層に対しては、金属導電層を構成するＴｉ、Ａｕ層をそれぞれ３０ｎｍ程度としてもメッキ層の剥がれ防止効果がある。なお、Ｔｉ層は主に層間の密着性向上に寄与し、Ａｕ層は主にＴｉ表面の酸化を防止することに寄与する。

本実施形態では半導体基板３０はＧａＮ又はＳｉＮであるとしたがこれに限定されない。本実施形態では半導体基板のエッチングにメタルマスクを用いる理由として、半導体基板が難エッチング材でありイオン性の高いエッチングを要するためレジストマスクや絶縁膜マスクでは不適格であることを挙げた。しかしながら、半導体基板が難エッチング材でない場合であってもマスクとしてメタルマスクを用いて先細状ビア孔を形成する場合には上述したエッチング方法が広く応用できる。

本実施形態ではメタルマスクは第1メッキ層３４、第２メッキ層３６の２層構造を採用したが、例えば３層構造とした場合にはより段差の低い先細状ビア孔を形成できる。すなわち、選択的に１の層をウェットエッチングできる３層構造のメタルマスクを用いるとビア孔の幅が底部に向かって漸減するビア孔の形状を得ることができる。よって前述した通り選択的にウェットエッチングができる限り、メタルマスクは複数層であってもよい。

実施の形態２
本実施形態は先細状ビア孔を形成するエッチング方法に関し、特にビア孔形状の高精度の制御が可能であるエッチング方法、および、ビア孔の幅が孔上部から孔底面に向かって緩やかに減少する先細状ビア孔を形成するエッチング方法に関する。本実施形態のエッチング方法も実施形態１と同様に半導体装置の製造方法として用いられる。本実施形態は図８〜図２３を参照して説明する。なお、同一材料または同一、対応する構成要素には同一の符号を付して複数回の説明を省略する場合がある点については実施形態１と同様である。

図８は本実施形態のエッチング方法を説明するフローチャートである。以後このフローチャートに沿って説明する。まず半導体基板上に金属導電層が形成される（ステップ５０）。本実施形態で半導体基板はＧａＮ又はＳｉＮである。また、金属導電層は半導体基板と接してＴｉ層を備え第１メッキ層と接してＡｕ層を備える多層構造である。

ステップ５０を終えるとステップ５２へと処理が進められる。ステップ５２では金属導電層を給電層とする電解メッキ法または無電解メッキ法により金属導電層上に開口を有する第１メッキ層を形成する。図９はステップ５２を説明する図であり、半導体基板の断面図である。図９に示される通り、本実施形態の第1メッキ層７４は、半導体基板３０上に形成された金属導電層７２上に形成される。図９のように第1メッキ層７４をパターニングするには適宜レジスト層形成などが行われる。実施形態１と同様に第1メッキ層７４はＮｉであり、また、幅Ｗ１である第1の開口を有する。

ステップ５２を終えるとステップ５４へと処理が進められる。図１０はステップ５４を説明する図である。ステップ５４では前述した第1の開口に、第１メッキ層７４の側壁と所定の間隙を有するようにレジスト層７６を形成する。レジスト層７６の幅はＷ２であり、Ｗ１より狭い。本実施形態ではレジスト層７６は金属導電層７２の上に形成される。

ステップ５４を終えるとステップ５６へと処理が進められる。図１１はステップ５６を説明する図である。ステップ５６では第１メッキ層７４を給電層とする電解メッキ法または無電解メッキ法により第1メッキ層７４の側壁に第２メッキ層７８を形成する。第２メッキ層７８は前述した所定の間隙を埋める。第２メッキ層７８は実施形態１と同様にＣｕからなる。

ステップ５６を終えるとステップ５８へと処理が進められる。図１２はステップ５８を説明する図である。ステップ５８ではレジスト層７６が剥離される。レジスト層７６の剥離では周知のアッシングなどの方法が用いられる。そして、図１２に示されるようにレジスト層７６が剥離されるとレジスト層７６の幅Ｗ２に相当する開口幅を有する第２の開口を得る。また、ステップ５８ではウェットエッチングなどによりレジスト層７６直下の金属導電層７２の部分もエッチングされて、半導体基板３０の一部が表面に露出する。

ステップ５８を終えるとステップ６０へと処理が進められる。図１３はステップ６０を説明する図である。ステップ６０では第２メッキ層７８をマスクとして第１のドライエッチングを行い半導体基板３０をエッチングする。

ステップ６０を終えるとステップ６２へと処理が進められる。図１４はステップ６２を説明する図である。ステップ６２では第1メッキ層７４を残す選択的ウェットエッチングを行い第２メッキ層７８をエッチングする。選択エッチングの詳細は実施形態１と同様である。ステップ６２を終えると第1メッキ層７４による幅Ｗ１の第1の開口が表れる。

ステップ６２を終えるとステップ６４へと処理が進められる。図１５はステップ６４を説明する図である。ステップ６４では第1メッキ層７４をマスクとして第２のドライエッチングを行い半導体基板３０をさらにエッチングする。ステップ６４を終えると図１５に示すように先細状ビア孔が得られる。

ステップ６４を終えるとステップ６６へと処理が進められる。図１６はステップ６６を説明する図である。ステップ６６ではＮｉからなる第1メッキ層７４を硫酸と硝酸の混合液によりウェットエッチングする。その後適宜に金属導電層７２が除去され、図１６に示されるように先細状ビア孔が形成された半導体基板３０を得て、処理を終了する。本実施形態のエッチング方法は上述の処理を備える。

本実施形態は２層構造のメタルマスクを用いて、実施形態１と同様の効果を得ることができる。さらに、第２メッキ層７８はステップ５６で説明した通り、第1メッキ層７４とレジスト層７６により形成される所定の間隙を埋めるように形成される。よって、第２メッキ層７８の開口はレジスト層７６の幅Ｗ２と一致するため、Ｗ２を精度高く制御できる。

本実施形態のレジスト層７６は金属導電層７２の上に形成される。金属導電層７２は既に述べたとおり、その上層の膜の剥がれを防止する効果があるため、レジスト層の倒れ等を防止できる。このように金属導電層７２上にレジスト層を形成することは、第1メッキ層の開口（第1の開口）が狭く、レジスト層が倒れやすい場合に特に有効である。他方、レジスト層倒れ等の虞のない場合には金属導電層７２上ではなく、基板３０上に直接レジスト層を形成しても良いため、本実施形態においてレジスト層が金属導電層と接して配置されることは必須の要件ではない。

本実施形態で半導体基板に形成される先細状ビア孔は、ビア孔の幅が孔上部から孔底面に向かって階段状に減少することとした。しかしながら、ビア孔の形状をテーパ形状とするとビア孔の埋め込み性向上を図れる場合がある。本実施形態のエッチング方法を応用すれば例えば図１７に示すようにレジスト層８０を逆テーパ形状とすることにより、ビア孔の形状がテーパ形状である先細状ビア孔を形成することができる。

このことを図１７から図２３を参照して説明する。図１７から図２３で説明するエッチング方法のフローは基本的に図８のフローチャートに従うが、レジスト層８０が金属導電層７２に対して垂直ではなく逆テーパ形状で形成される点が相違する。一般にレジスト層の側壁形状は、レジスト層表面に薬液処理を行い同一レジスト層であっても場所によって現像液への溶解度が異なるようにしたり、露光条件の調整を行ったりすることで制御可能である。上述の方法等によりレジスト層形状を逆テーパ形状（オーバーハング形状）とする事ができる。図１７は逆テーパ形状のレジスト層８０を示す図である。レジスト層形成後のフローは本実施形態で既に述べたとおりであるが、図１８から図２３で簡単に説明する。

レジスト層８０が形成されると、第２メッキ層８２が形成される（図１８）。次いでレジスト層８０が剥離される（図１９）。レジスト層８０が逆テーパ形状であったため、第２メッキ層８２は金属導電層７２および半導体基板３０に対してテーパ形状である。次いで、第1のドライエッチングを行い（図２０）、選択性のウェットエッチングで第２メッキ層８２をエッチングする（図２１）。次いで第２のドライエッチングを行い、半導体基板３０をさらにエッチングする（図２２）。次いで適宜金属導電層７２等を除去し図２３に示されるようにテーパ形状を有する先細状ビア孔を形成できる。

このようにメタルマスクをテーパ形状に形成することでビア孔をテーパ形状にエッチングできる。そして、先細状ビア孔の側壁がテーパ状に傾斜していることで、ビア孔にメタルを充填する際にビア孔内の段差に起因する充填物の不連続（段切れ）を防止できる。よって更なる埋め込み性の向上ができる。ここでは第２メッキ層をテーパ形状とする場合を例示したが、多層構造であるメタルマスクのいずれかのメッキ層がテーパ形状に形成されていれば上述の効果を得られる。

本実施形態においてもこの発明の範囲を逸脱せずに例えば半導体基板の材料は特に限定されないなどの、実施形態１と同程度の変形が可能である。

実施の形態３
本実施形態はさらに簡易な工程により先細状ビア孔を形成するエッチング方法に関する。本実施形態は図２４〜図３２を参照して説明する。本実施形態のエッチング方法も実施形態１と同様に半導体装置の製造方法として用いられる。なお、同一材料または同一、対応する構成要素には同一の符号を付して複数回の説明を省略する場合がある点については実施形態１、２と同様である。

図２４は本実施形態のエッチング方法を説明するフローチャートである。以後このフローチャートに沿って説明する。まず半導体基板上に金属導電層が形成される（ステップ１００）。次いで、金属導電層上にＣｕからなる第1メッキ層１２４が、金属導電層を給電層とする電解メッキ法または無電解メッキ法により形成される(ステップ１０２)。図２５はステップ１０２を説明する図である。図２５に示される通り、第1メッキ層１２４は幅がＷ１の開口である第1の開口を有する。第1メッキ層１２４の膜厚は、半導体基板３０に形成されるべきビア孔の深さの１／１０以下となるように形成される。

なお、本実施形態の半導体基板３０はＳｉＣである。また、金属導電層１２２の材料および形成方法は実施形態１と同様であるから説明を省略する。

ステップ１０２を終えるとステップ１０４へと処理が進められる。ステップ１０４ではレジスト層が形成される。図２６はステップ１０４を説明する図である。ステップ１０４では前述した第1の開口の中、および、第1の開口近傍の第１メッキ層１２４上にレジスト層１２６を形成する。図２６に示される通りレジスト層１２６は第1の開口を埋めてさらに第1メッキ層１２４のうち第1の開口近傍の部分を覆うように形成される。レジスト層１２６の幅は、第1の開口を埋める部分では前述のＷ１である。そして第1メッキ層１２４に乗る部分ではＷ１より幅が広い幅であるＷ２となる。

ステップ１０４を終えるとステップ１０６へと処理が進められる。図２７はステップ１０６を説明する図である。ステップ１０６では第1メッキ層１２４を給電層とする電解メッキ法または無電解メッキ法により、レジスト層１２６が形成されていない第１メッキ層１２４上に第２メッキ層１２８を形成する。第２メッキ層１２８はレジスト層１２６と接して形成する。本実施形態で第２メッキ層１２８はＮｉを材料とする。

ステップ１０６を終えるとステップ１０８へと処理が進められる。図２８はステップ１０８を説明する図である。ステップ１０８ではレジスト層１２６を剥離する。レジスト層１２６が周知の方法で剥離されると、第２メッキ層１２８により開口幅Ｗ２で表される第２の開口が表れ、第１メッキ層１２４により開口幅Ｗ１で表される第1の開口も表れる。

なお、実施形態２で説明したように、レジスト層１２６の直下に金属導電層１２２が配置されている場合はステップ１０８においてこれを選択性ウェットエッチなどにより除去しておいてもよい。

ステップ１０８を終えるとステップ１１０へと処理が進められる。図２９はステップ１１０を説明する図である。ステップ１１０では第1メッキ層１２４をマスクとして第1のドライエッチングを行う。第1のドライエッチングは半導体基板３０をエッチングするとともに前述した第1の開口近傍の第１メッキ層１２４およびその下層の金属導電層１２２をエッチングする。

ここで、第1のドライエッチングはフッ化硫黄と酸素の混合ガスを用いて行われる。この条件下では第1のドライエッチングは第1メッキ層１２４および金属導電層１２２に対して選択的に半導体基板３０をエッチングできない。すなわち選択性が悪く、第1のドライエッチングにおいて第1メッキ層１２４およびその直下の金属導電層１２２もエッチングされる。他方、第２メッキ層１２８はＮｉであるから半導体基板３０と選択性高くエッチングでき、膜減りは軽微である。

そして、第1のドライエッチングは図３０で示されるように上層に第２メッキ層１２８がない第1メッキ層１２４の部分（第1の開口の近傍の第1メッキ層）及びその直下の金属導電層１２２をエッチングするまで継続する。

ステップ１１０を終えるとステップ１１２へと処理が進められる。図３１はステップ１１２を説明する図である。ステップ１１２では第２メッキ層１２８をマスクとして第２のドライエッチングを行う。第２メッキ層１２８によって形成される第２の開口は第1の開口より幅が広いため、第２のドライエッチングではビア孔の幅が広いエッチングが行われる。

その後適宜に金属導電層１２２、第２メッキ層１２８直下の第１メッキ層１２４、第２メッキ層１２８が除去され、図３０に示されるように先細状ビア孔が形成された半導体基板３０を得て、処理を終了する。本実施形態のエッチング方法は上述の処理を備える。

実施形態１、２では多層構造のメタルマスクの特定の層をエッチングするために、第1のドライエッチングと第２のドライエッチングとの間に、メタルマスクの開口幅を広めるためのウェットエッチング工程が必須であった。ところが、本実施形態では第1のドライエッチングにおいて、半導体基板のみならず第1の開口近傍の第1メッキ層１２４およびその直下の金属導電層１２２もエッチングされる。よってウェットエッチングなしに、ドライエッチングを継続するだけで開口幅をＷ１からＷ２へと広めることができる。よって本実施形態のエッチング方法によれば簡易な工程により先細状ビア孔を形成することができる。

本実施形態の特徴は上述の通りである。よって第1のドライエッチングにおいて半導体基板とともに、第1メッキ層およびその直下の金属導電層がエッチングされるように両者間の選択比は低くなるように材料選択が行われる。ここで、半導体基板と、第1メッキ層及びその下層の金属導電層との選択比は５未満とすると好ましい。また、第1のドライエッチングにおいて第２メッキ層が膜減りし消滅しないように第２メッキ層を十分厚く形成し、かつ、第２メッキ層と半導体基板との選択比は１０より大きいことが好ましい。ただしこれらの選択比の限定は第1のドライエッチングが行われる環境に応じて適宜定められるからこれらに限定されない。また、本実施形態では半導体基板としてＳｉＣ、金属導電層としてＴｉ、Ａｕからなる多層構造、第1メッキ層としてＣｕ、第２メッキ層としてＮｉ、第1のドライエッチングにはフッ化硫黄と酸素の混合ガスを用いる例を説明したが、本発明の効果を得られる限りにおいて他の材料を採用し得るためこれらに限定されるものではない。

本実施形態では第1のドライエッチングと第２のドライエッチングを別の工程として説明したが、これらは本来的にはガス種の変更等を伴わない同一の工程である。つまり、本実施形態ではメタルマスクの開口幅が第1の開口から第２の開口へと遷移することを説明するために形式的に２のドライエッチング工程に分けたにすぎない。

本実施形態では第1メッキ層１２４の膜厚は、半導体基板に形成されるべきビア孔の深さの１／１０以下であるとしたが、このように第1メッキ層を薄く形成したのは第1のドライエッチングで第1メッキ層の一部をエッチングできるようにするためである。よって、第1メッキ層１２４の膜厚は前述した選択比などを考慮して適宜定められるために本実施形態の膜厚に限定されない。

その他、本発明の範囲を逸脱しない範囲で様々な変形が可能である。

実施形態１のエッチング方法のフローチャートである。第1メッキ層を説明する図である。第２メッキ層を説明する図である。第1のドライエッチングを説明する図である。選択的ウェットエッチングにより第２メッキ層をエッチングする工程を説明する図である。第２のドライエッチングを説明する図である。実施形態１のエッチング方法で形成された先細状ビア孔を説明する図である。実施形態２のエッチング方法のフローチャートである。第1メッキ層を説明する図である。レジスト層を説明する図である。第２メッキ層を説明する図である。レジスト層剥離を説明する図である。第1のドライエッチングを説明する図である。選択的ウェットエッチングにより第２メッキ層をエッチングする工程を説明する図である。第２のドライエッチングを説明する図である。実施形態２のエッチング方法で形成された先細状ビア孔を説明する図である。逆テーパ形状のレジスト層について説明する図である。第２メッキ層を説明する図である。レジスト層剥離を説明する図である。第1のドライエッチングを説明する図である。選択的ウェットエッチングにより第２メッキ層をエッチングする工程を説明する図である。第２のドライエッチングを説明する図である。テーパ形状の先細状ビア孔について説明する図である。実施形態２のエッチング方法のフローチャートである。第1メッキ層を説明する図である。レジスト層を説明する図である。第２メッキ層を説明する図である。レジスト層剥離を説明する図である。第1のドライエッチングを説明する図である。第1のドライエッチング終了時における第1メッキ層等を説明する図である。第２のドライエッチングを説明する図である。実施形態３のエッチング方法で形成された先細状ビア孔を説明する図である。

符号の説明

３０半導体基板、３２金属導電層、３４第１メッキ層、３６第２メッキ層

Claims

半導体基板上に開口を有する金属導電層を形成する工程と、
前記金属導電層を給電層とする電解メッキ法または無電解メッキ法により前記金属導電層上に第１の開口を有する第１メッキ層を形成する工程と、
前記第1メッキ層を給電層とする電解メッキ法または無電解メッキ法により前記第１メッキ層の側壁に前記第1の開口より幅の狭い第２の開口を有する第２メッキ層を形成する工程と、
前記第２メッキ層をマスクとして第1のドライエッチングを行い前記半導体基板をエッチングする工程と、
前記第1のドライエッチングの後に前記第1メッキ層を残す選択的ウェットエッチングを行い前記第２メッキ層をエッチングする工程と、
前記第２メッキ層をエッチングした後に前記第1メッキ層をマスクとして第２のドライエッチングを行い前記半導体基板をさらにエッチングする工程とを備えることを特徴とするエッチング方法。
半導体基板上に金属導電層を形成する工程と、
前記金属導電層を給電層とする電解メッキ法または無電解メッキ法により前記金属導電層上に開口を有する第１メッキ層を形成する工程と、
前記開口に、前記第１メッキ層の側壁と所定の間隙を有するようにレジスト層を形成する工程と、
前記第１メッキ層を給電層とする電解メッキ法または無電解メッキ法により前記第1メッキ層の側壁に前記所定の間隙を埋めるように第２メッキ層を形成する工程と、
前記レジスト層を剥離する工程と、
前記レジスト層を剥離した後に前記第２メッキ層をマスクとして第１のドライエッチングを行い前記半導体基板をエッチングする工程と、
前記第1のドライエッチングの後に、前記第1メッキ層を残す選択的ウェットエッチングを行い前記第２メッキ層をエッチングする工程と、
前記第２メッキ層をエッチングした後に前記第1メッキ層をマスクとして第２のドライエッチングを行い前記半導体基板をさらにエッチングする工程とを備えることを特徴とするエッチング方法。
前記レジスト層を逆テーパ形状で形成することを特徴とする請求項２に記載のエッチング方法。
前記第１メッキ層はＮｉであり、
前記第２メッキ層はＡｕであり、
前記ウェットエッチングではヨウ素系エッチング液が用いられることを特徴とする請求項１〜３のいずれか一項に記載のエッチング方法。
前記第1メッキ層と前記第２メッキ層は、Ｎｉ、Ｃｒ、Ｐｔ、Ａｕ、Ｃｕ、Ｗの中から選ばれる相互に異なる材料で形成されることを特徴とする請求項１〜３のいずれか一項に記載のエッチング方法。
半導体基板上に金属導電層を形成する工程と、
前記金属導電層を給電層とする電解メッキ法または無電解メッキ法により前記金属導電層上に開口を有する第１メッキ層を形成する工程と、
前記開口の中、および、前記開口近傍の前記第１メッキ層上にレジスト層を形成する工程と、
前記レジスト層を形成した後に前記第1メッキ層を給電層とする電解メッキ法または無電解メッキ法により、前記レジスト層が形成されていない前記第１メッキ層上に前記レジスト層と接して第２メッキ層を形成する工程と、
前記レジスト層を剥離し前記開口近傍の前記第1メッキ層を露出させる工程と、
前記レジスト層を剥離した後に前記第1メッキ層をマスクとして第1のドライエッチングを行い前記半導体基板をエッチングするとともに前記開口近傍の前記第１メッキ層およびその下層の前記金属導電層をエッチングする工程と、
前記第１のドライエッチングの後に前記第２メッキ層をマスクとして第２のドライエッチングを行い、前記半導体基板をさらにエッチングする工程とを備えることを特徴とするエッチング方法。
前記金属導電層は前記半導体基板と接してＴｉ層を備え前記第１メッキ層と接してＡｕ層を備える多層構造であることを特徴とする請求項１、２、６のいずれか一項に記載のエッチング方法。
前記半導体基板はＧａＮ基板またはＳｉＣ基板であることを特徴とする請求項１、２、６のいずれか一項に記載のエッチング方法。
請求項１〜８のいずれか一項に記載のエッチング方法を用いた半導体装置の製造方法。