KR20000061321A - 모스 트랜지스터 제조방법 - Google Patents
모스 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR20000061321A KR20000061321A KR1019990010278A KR19990010278A KR20000061321A KR 20000061321 A KR20000061321 A KR 20000061321A KR 1019990010278 A KR1019990010278 A KR 1019990010278A KR 19990010278 A KR19990010278 A KR 19990010278A KR 20000061321 A KR20000061321 A KR 20000061321A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- silicide
- oxide film
- film
- mos transistor
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 43
- 229920005591 polysilicon Polymers 0.000 claims abstract description 31
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 26
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 21
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 20
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 20
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 17
- 238000009792 diffusion process Methods 0.000 claims abstract description 11
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000001301 oxygen Substances 0.000 claims abstract description 9
- 239000000203 mixture Substances 0.000 claims abstract description 4
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 238000010405 reoxidation reaction Methods 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 7
- 241000270730 Alligator mississippiensis Species 0.000 claims description 2
- 229910001873 dinitrogen Inorganic materials 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 32
- 239000007789 gas Substances 0.000 abstract description 15
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 9
- 230000007423 decrease Effects 0.000 abstract description 2
- 230000000903 blocking effect Effects 0.000 abstract 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract 2
- 150000004706 metal oxides Chemical class 0.000 abstract 2
- 239000004065 semiconductor Substances 0.000 abstract 2
- 238000001704 evaporation Methods 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 description 30
- 239000000758 substrate Substances 0.000 description 27
- 239000012535 impurity Substances 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 150000002500 ions Chemical class 0.000 description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 9
- 125000001475 halogen functional group Chemical group 0.000 description 9
- 230000002265 prevention Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 239000000872 buffer Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910008486 TiSix Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910001868 water Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 종래 모스 트랜지스터 제조방법은 TiN을 사용하여 실리사이드가 다결정실리콘측으로 확산되는 것을 방지할 수 있으나, 종래와 같이 산소 또는 수증기와 질소의 혼합가스를 사용하여 게이트전극을 재산화하는 것이 불가능하여 게이트의 전면에 산화막을 증착하여야 하며, 게이트전극의 측면에 식각으로 발생한 손상을 복원시킬 수 없어 소자의 특성이 열화되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 다결정실리콘 게이트의 상부에 확산방지막과 게이트 저항의 저하를 목적으로 하는 실리사이드를 순차적으로 증착하고 패터닝하여 모스 트랜지스터의 게이트전극을 형성하는 공정을 포함하는 모스 트랜지스터 제조방법에 있어서, 상기 확산방지막으로 텅스텐실리사이드를 사용하고, 게이트 저항의 저하를 목적으로 하는 실리사이드를 티타늄실리사이드로 형성함과 아울러 그 게이터 전극의 형성후에 산소 또는 수증기와 질소 혼합가스를 사용하여 상기 텅스텐실리사이드와 티타늄실리사이드 및 다결정실리콘 게이트의 측면을 재산화시킴으로써 다결정실리콘 게이트의 상부측에 게이트저항을 줄이기 위한 티타늄 실리사이드를 형성하며, 그 티타늄 실리사이드가 고온에서 다결정실리콘 게이트측으로 확산되는 것을 방지하는 확산방지층으로 텅스텐 실리사이드를 사용하여 게이트의 특성저하를 방지하는 효과가 있다.
Description
본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 특히 다결정실리콘과 실리사이드게이트를 구비하는 모스 트랜지스터의 게이트를 형성한 후, 그 게이트의 측면 및 기판의 상부에 산화막을 형성하여 소자의 특성을 향상시키는데 적당하도록 한 모스 트랜지스터 제조방법에 관한 것이다.
도1a 내지 도1d는 종래 모스 트랜지스터 제조방법이 일실시 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 필드산화막(2)을 증착하고, 그 필드산화막(2) 사이에 노출된 기판(1) 상에 게이트산화막(3)을 형성하는 단계(도1a)와; 상기 게이트산화막(3)과 필드산화막(2)의 상부전면에 다결정실리콘과 실리사이드 및 산화막을 증착한 후, 사진식각공정을 통해 식각하여 순차적으로 적층된 다결정실리콘 게이트(4), 실리사이드 게이트(5) 및 캡산화막(6)을 형성하고, 상기 실리사이드 게이트(5)와 다결정실리콘 게이트(4)의 측면과 상기 게이트산화막(3)의 상부를 산화시켜 재산화막(7)을 형성한 후, 경사이온주입을 통해 상기 다결정실리콘 게이트(4)의 측면 기판하부에 할로방지영역(8)을 형성하는 단계(도1b)와; 상기 캡산화막(6)을 이온주입마스크로 사용하는 이온주입공정으로 상기 할로방지영역(8)의 상부측에 저농도 소스 및 드레인(9)을 형성하는 단계(도1c)와; 상기 캡산화막(6)의 측면과 상기 다결정실리콘 게이트(4)와 실리사이드 게이트(5)의 측면에 형성된 재산화막(7)의 측면에 측벽(10)을 형성하고, 불순물 이온주입공정을 통해 상기 측벽(10)의 측면 기판하부에 고농도 소스 및 드레인(11)을 형성하는 단계(도1d)로 구성된다.
이하, 상기와 같은 종래 모스 트랜지스터 제조방법을 좀 더 상세히 설명한다.
먼저, 도1a에 도시한 바와 같이 기판(1)의 상부일부에 필드산화막(2)을 형성하여 기판(1)의 일부를 노출시킴으로써 소자형성영역인 액티브영역을 정의하고, 그 액티브영역의 상부에 게이트산화막(3)을 증착한다.
그 다음, 도1b에 도시한 바와 같이 상기 게이트산화막(3)과 필드산화막(2)의 상부전면에 다결정실리콘을 증착하고, 그 다결정실리콘의 상부에 티타늄실리사이드 또는 텅스텐실리사이드인 실리사이드를 증착하고, 이어서 그 증착된 실리사이드의 상부에 두꺼운 산화막을 증착한다.
그 다음, 사진식각공정을 통해 상기 증착된 산화막, 실리사이드, 다결정실리콘을 게이트 패터닝하여 캡산화막(6)에 의해 보호되며 다결정실리콘과 실리사이드가 적층된 구조의 게이트전극을 형성한다.
그 다음, 상기의 식각공정으로 형성된 다결정실리콘 게이트(4)와 실리사이드 게이트(5)의 측면부는 식각공정에 의해 손상되었으므로 이를 복원하기 위해 상기 다결정실리콘 게이트(4)와 실리사이드 게이트(5) 및 게이트산화막(3)의 상부를 재산화(REOXIDATION) 시켜 재산화막(7)을 형성한다.
그 다음, 경사이온주입공정을 통해 상기 다결정실리콘 게이트(4)의 측면 기판(1) 하부에 상기 기판(1)의 도전형과 동일도전형의 불순물 이온주입을 통해 할로방지영역(8)을 형성한다. 이때 할로방지영역(8)은 경사이온주입에 의해 상기 게이트전극의 하부일부영역에도 형성된다.
그 다음, 도1c에 도시한 바와 같이 상기 재산화막(7)과 게이트산화막(3)을 이온주입버퍼로 사용하는 이온주입공정으로 상기 게이트전극의 측면 기판하부에 저농도의 불순물 이온을 이온주입하여 저농도 소스 및 드레인(9)을 형성한다.
그 다음, 도1d에 도시한 바와 같이 상기의 구조상부에 절연막을 증착하고, 그 절연막을 건식식각하여 상기 캡산화막(6)의 측면과 상기 다결정실리콘 게이트(4)와 실리사이드 게이트(5)의 측면에 위치하는 재산화막(7)의 측면에 측벽(10)을 형성한다.
이어서, 상기 측벽(10)과 캡산화막(6)을 이온주입마스크로 사용하는 이온주입공정으로 불순물 이온을 이온주입하여 고농도 소스 및 드레인을 형성한다.
이와 같은 모스 트랜지스터 제조방법은 실리사이드 게이트(5)로 텅스텐 실리사이드를 사용할경우에 그 게이트의 선폭이 감소함에 따라 게이트 저항이 급격히 증가하며, 티타늄 실리사이드를 사용할 경우 고온에서 하부측의 다결정실리콘 게이트(4)와 쉽게 반응하여 게이트산화막의 특성을 열화시키는 문제점이 있어 이를 보완하기 위해 아래의 다른 실시예를 사용하기도 한다.
도2a 내지 도2d는 종래 모스 트랜지스터 제조방법의 다른 실시예를 보인 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 일부영역에 필드산화막(2)을 형성하여 소자형성영역을 정의하고, 그 소자형성영역인 기판(1)의 상부에 게이트산화막(3)을 증착하는 단계(도2a)와; 상기 게이트산화막(3)과 필드산화막(2)의 상부전면에 다결정실리콘, TiN막, 금속, 절연막을 순차적으로 증착하고, 사진식각공정을 통해 상기 적층된 절연막, 금속, 배리어 금속, 다결정실리콘을 패터닝하여 다결정실리콘 게이트(4), TiN막(12), 금속 게이트(5), 캡산화막(6)이 적층된 구조의 게이트전극을 형성하고, 그 게이트전극 및 게이트산화막(3)의 상부전면에 절연막(13)을 증착한 후, 불순물 이온주입공정을 통해 할로방지영역(8)을 형성하는 단계(도2b)와; 상기 절연막(13)을 이온주입 버퍼로 사용하는 이온주입공정으로 불순물 이온을 이온주입하여 상기 게이트전극의 측면 기판하부에 저농도 소스 및 드레인(9)을 형성하는 단계(도2c)와; 상기 절연막(13)의 상부전면에 절연막을 증착하고, 건식식각하여 상기 게이트전극의 측면부에 측벽(10)을 형성하고, 그 측벽(10)을 이온주입마스크로 사용하는 이온주입공정으로 상기 측벽(10)의 측면 기판하부에 불순물 이온을 이온주입하여 고농도 소스 및 드레인(11)을 형성하는 단계(도2d)로 구성된다.
이하, 상기와 같은 종래 모스 트랜지스터 제조방법의 다른 실시예를 좀 더 상세히 설명한다.
먼저, 도2a에 도시한 바와 같이 기판(1)의 상부 일부에 필드산화막(2)을 형성하여, 소자가 형성될 영역인 액티브 영역을 정의하고, 그 액티브 영역간을 전기적으로 분리시킨다.
그 다음, 상기 액티브 영역인 기판(1)의 상부에 게이트산화막(3)을 증착한다.
그 다음, 도2b에 도시한 바와 같이 상기 게이트산화막(3)과 필드산화막(2)의 상부전면에 다결정실리콘, TiN막, 금속 및 산화막을 순차적으로 증착하고, 그 산화막의 상부에 포토레지스트를 도포 및 패턴을 형성한다.
이때의 상기 금속은 티타늄 실리사이드(TiSix)를 사용한다.
그 다음, 포토레지스트 패턴을 식각마스크로 하는 식각공정으로 상기 적층된 산화막, 금속, 배리어 금속 및 다결정실리콘을 순차적으로 식각하여 기판(1) 측으로 부터 다결정실리콘 게이트(4), TiN막(12), 금속 게이트(5), 캡산화막(6)이 순차적으로 증착된 형태의 게이트전극을 형성한다.
그 다음, 상기 게이트전극의 측면 및 상부와 게이트산화막(3) 및 필드산화막(2)의 상부전면에 절연막(13)을 증착한다. 이와 같은 절연막(13)의 증착과정은 이미 TiN막(12)와 금속 게이트(5)가 형성되어 각각의 측면이 노출된 상태이기때문에 H2O와 N2가스만을 사용하는 리옥시데이션(REOXIDATION)공정을 사용할 수 없으며, H2O 가스와 N2가스외에 H2가스를 사용해야 하며, 배리어금속인 텅스텐은 상기 H2O 가스에 의한 산화반응과 H2가스에 의한 환원공정이 반복되어 산화막이 잘 성장되지 않게 되며, H2가스를 추가적으로 사용해야 함으로써, 가스라인의 추가설치 등의 장비개조가 필요하다.
그 다음, 상기 절연막(13)과 그 절연막(13)의 하부에 위치하는 게이트산화막(3)을 이온주입버퍼로 사용하는 경사이온주입공정으로 상기 게이트전극의 하부기판 및 그 게이트전극의 하부영역 일부에 할로방지영역(8)을 형성한다.
그 다음, 도2c에 도시한 바와 같이 다시 불순물 이온을 이온주입하여 상기 게이트전극의 측면 하부측에 형성된 할로방지영역(8)의 상부측에 저농도 소스 및 드레인(9)을 형성한다.
그 다음, 도2d에 도시한 바와 같이 상기 절연막(13)의 상부전면에 산화막 또는 질화막을 증착하고, 그 증착된 산화막 또는 질화막을 건식식각하여 상기 게이트전극의 측면측 절연막(13) 측면에 측벽(10)을 형성한다.
그 다음, 상기 측벽(10)을 이온주입 마스크로 사용하는 불순물 이온주입공정을 통해 고농도 소스 및 드레인(11)을 형성한다.
이와 같이 다결정실리콘 게이트(4)와 티타늄 실리사이드인 금속게이트(5)의 사이에 확산방지영역으로 작용하는 TiN막(12)를 형성하여 열공정에서도 그 TiN 막(12)의 원소가 다결정실리콘 게이트(4) 측으로 확산되는 것을 방지할 수 있게 된다.
그러나, 상기와 같은 종래 모스 트랜지스터 제조방법은 TiN을 사용하여 실리사이드가 다결정실리콘측으로 확산되는 것을 방지할 수 있으나, 종래와 같이 산소 또는 수증기와 질소의 혼합가스를 사용하여 게이트전극을 재산화하는 것이 불가능하여 게이트의 전면에 산화막을 증착하여야 하며, 게이트전극의 측면에 식각으로 발생한 손상을 복원시킬 수 없어 소자의 특성이 열화되는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 티타늄 실리사이드의 다결정실리콘으로의 확산을 방지하면서, 산소 또는 수증기와 질소의 혼합가스를 사용하여 게이트의 재산화가 가능한 모스 트랜지스터 제조방법을 제공함에 그 목적이 있다.
도1a 내지 도1d는 종래 모스 트랜지스터 제조방법의 일실시예를 보인 제조공정 수순단면도.
도2a 내지 도2d는 종래 모스 트랜지스터 제조방법의 다른 실시예를 보인 제조공정 수순단면도.
도3a 내지 도3d는 본 발명 모스 트랜지스터 제조공정 수순단면도.
***도면의 주요 부분에 대한 부호의 설명***
1:기판 2:필드산화막
3:게이트산화막 4:다결정실리콘 게이트
5:텅스텐 실리사이드 게이트 6:티타늄 실리사이드 게이트
7:캡산화막 8:재산화막
9:할로방지영역 10:저농도 소스 및 드레인
11:측벽 12:고농도 소스 및 드레인
상기와 같은 목적은 다결정실리콘 게이트의 상부에 확산방지막과 게이트 저항의 저하를 목적으로 하는 실리사이드를 순차적으로 증착하고 패터닝하여 모스 트랜지스터의 게이트전극을 형성하는 공정을 포함하는 모스 트랜지스터 제조방법에 있어서, 상기 확산방지막으로 텅스텐실리사이드를 사용하고, 게이트 저항의 저하를 목적으로 하는 실리사이드를 티타늄실리사이드로 형성함과 아울러 그 게이터 전극의 형성후에 산소 또는 수증기와 질소 혼합가스를 사용하여 상기 텅스텐실리사이드와 티타늄실리사이드 및 다결정실리콘 게이트의 측면을 재산화시킴으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도3a 내지 도3d는 본 발명 모스 트랜지스터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 일부영역에 필드산화막(2)을 형성하여 소자형성영역을 정의하고, 그 소자형성영역인 기판(1)의 상부에 게이트산화막(3)을 증착하는 단계(도3a)와; 상기 게이트산화막(3)과 필드산화막(2)의 상부전면에 다결정실리콘, 텅스텐실리사이드와 티타늄실리사이드 및 절연막을 순차적으로 증착하고, 사진식각공정을 통해 상기 적층된 절연막, 티타늄 실리사이드, 텅스텐 실리사이드, 다결정실리콘을 패터닝하여 다결정실리콘 게이트(4), 텅스텐 실리사이드 게이트(5), 티타늄 실리사이드 게이트(6), 캡산화막(7)이 적층된 구조의 게이트전극을 형성하고, 그 티타늄 실리사이드 게이트(6)과 텅스텐 실리사이드 게이트(5)와 다결정실리콘 게이트(4)의 측면과 게이트산화막(3)의 상부전면을 재산화시켜 재산화막(8)을 형성한 후, 불순물 이온주입공정을 통해 할로방지영역(9)을 형성하는 단계(도3b)와; 상기 재산화막(8)과 게이트산화막(3)을 이온주입 버퍼로 사용하는 이온주입공정으로 불순물 이온을 이온주입하여 상기 게이트전극의 측면 기판하부에 저농도 소스 및 드레인(10)을 형성하는 단계(도3c)와; 상기 재산화막(8)의 상부전면에 절연막을 증착하고, 건식식각하여 상기 게이트전극의 측면부에 측벽(11)을 형성하고, 그 측벽(11)을 이온주입마스크로 사용하는 이온주입공정으로 상기 측벽(11)의 측면 기판하부에 불순물 이온을 이온주입하여 고농도 소스 및 드레인(12)을 형성하는 단계(도3d)로 구성된다.
이하, 상기와 같이 구성된 본 발명 모스 트랜지스터 제조방법을 좀 더 상세히 설명한다.
먼저, 도3a에 도시한 바와 같이 기판(1)의 일부영역에 필드산화막(2)을 형성하여 소자형성영역을 정의하고, 그 소자형성영역인 기판(1)의 상부에 게이트산화막(3)을 증착한다.
그 다음, 도3b에 도시한 바와 같이 상기 게이트산화막(3)과 필드산화막(2)의 상부전면에 다결정실리콘, 텅스텐실리사이드와 티타늄실리사이드 및 절연막을 순차적으로 증착하고, 사진식각공정을 통해 상기 적층된 절연막, 티타늄 실리사이드, 텅스텐 실리사이드, 다결정실리콘을 패터닝하여 다결정실리콘 게이트(4), 텅스텐 실리사이드 게이트(5), 티타늄 실리사이드 게이트(6), 캡산화막(7)이 적층된 구조의 게이트전극을 형성한다.
이때, 다결정실리콘 게이트(5)의 상부에 텅스텐 실리사이드 게이트(6)를 형성하는 이유는 그 텅스텐 실리사이드 게이트(6)의 상부에 위치하는 저항값이 낮은 티타늄 실리사이드 게이트(7)의 원소인 티타늄이 다결정실리콘 게이트(5)로 확산되는 것을 방지할 수 있게 되며, 티타늄 실리사이드를 사용하여 게이트저항 값을 낮출수 있게 된다.
그 다음, 그 티타늄 실리사이드 게이트(6)와 텅스텐 실리사이드 게이트(5)와 다결정실리콘 게이트(4)의 측면과 게이트산화막(3)의 상부전면을 재산화시켜 재산화막(8)을 형성한다. 이때, 종래와 같이 TiN을 확산방지층으로 사용하는 경우에 산소 또는 수증기와 질소 혼합가스를 사용하여 재산화막(8)을 형성하는 것은 불가능하지만 본 발명에서와 같이 티타늄 실리사이드 게이트(6)의 확산을 방지하기 위한 배리어 금속을 텅스텐 실리사이드를 사용하면 산소 또는 수증기와 질소 혼합가스를 사용하여 재산화막(8)을 형성하는 것이 가능하며, 이와 같은 재산화막(8)을 형성함으로써, 상기 사진식각공정에 의해 각 게이트(4~6)의 측면부에 발생한 손상을 복원할 수 있게 된다.
그 다음, 경사이온주입법을 통해 불순물 이온을 주입하여 기판(1)에 할로방지영역(9)을 형성한다.
그 다음, 도3c에 도시한 바와 같이 상기 재산화막(8)과 게이트산화막(3)을 이온주입 버퍼로 사용하는 이온주입공정으로 불순물 이온을 이온주입하여 상기 게이트전극의 측면 기판하부에 저농도 소스 및 드레인(10)을 형성한다.
그 다음, 도3d에 도시한 바와 같이 상기 재산화막(8)의 상부전면에 절연막을 증착하고, 그 증착된 절연막을 건식식각하여 상기 게이트전극의 측면부에 측벽(11)을 형성하고, 그 측벽(11)을 이온주입마스크로 사용하는 이온주입공정으로 상기 측벽(11)의 측면 기판하부에 불순물 이온을 이온주입하여 고농도 소스 및 드레인(12)을 형성한다.
상기한 바와 같이 본 발명은 다결정실리콘 게이트의 상부측에 게이트저항을 줄이기 위한 티타늄 실리사이드를 형성하며, 그 티타늄 실리사이드가 고온에서 다결정실리콘 게이트측으로 확산되는 것을 방지하는 확산방지층으로 텅스텐 실리사이드를 사용하여 게이트의 특성저하를 방지하고 그 게이트전극을 제조하는 과정에서 발생하는 식각에 의한 손상을 산소 또는 수증기와 질소의 혼합가스를 사용하는 재산화공정으로 복원함으로써 모스 트랜지스터의 특성을 향상시키는 효과가 있다.
Claims (1)
- 다결정실리콘 게이트의 상부에 확산방지막과 게이트 저항의 저하를 목적으로 하는 실리사이드를 순차적으로 증착하고 패터닝하여 모스 트랜지스터의 게이트전극을 형성하는 공정을 포함하는 모스 트랜지스터 제조방법에 있어서, 상기 확산방지막으로 텅스텐실리사이드를 사용하고, 게이트 저항의 저하를 목적으로 하는 실리사이드를 티타늄실리사이드로 형성함과 아울러 그 게이터 전극의 형성후에 산소 또는 수증기와 질소 혼합가스를 사용하여 상기 텅스텐실리사이드와 티타늄실리사이드 및 다결정실리콘 게이트의 측면을 재산화시키는 것을 특징으로 하는 모스 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990010278A KR20000061321A (ko) | 1999-03-25 | 1999-03-25 | 모스 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990010278A KR20000061321A (ko) | 1999-03-25 | 1999-03-25 | 모스 트랜지스터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000061321A true KR20000061321A (ko) | 2000-10-16 |
Family
ID=19577713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990010278A KR20000061321A (ko) | 1999-03-25 | 1999-03-25 | 모스 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000061321A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100472745B1 (ko) * | 2002-10-31 | 2005-03-11 | 삼성전자주식회사 | 게이트 전극 형성 방법, 게이트 전극을 포함하는 반도체장치의 형성 방법 및 기판의 산화 방법. |
| KR100854574B1 (ko) * | 2003-12-30 | 2008-08-26 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
-
1999
- 1999-03-25 KR KR1019990010278A patent/KR20000061321A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100472745B1 (ko) * | 2002-10-31 | 2005-03-11 | 삼성전자주식회사 | 게이트 전극 형성 방법, 게이트 전극을 포함하는 반도체장치의 형성 방법 및 기판의 산화 방법. |
| US6881637B2 (en) | 2002-10-31 | 2005-04-19 | Samsung Electronics Co., Ltd. | Method of forming a gate electrode, method of manufacturing a semiconductor device having the gate electrode, and method of oxidizing a substrate |
| KR100854574B1 (ko) * | 2003-12-30 | 2008-08-26 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4954867A (en) | Semiconductor device with silicon oxynitride over refractory metal gate electrode in LDD structure | |
| KR100195369B1 (ko) | 반도체 디바이스 및 그 제조방법 | |
| US6770571B2 (en) | Barrier in gate stack for improved gate dielectric integrity | |
| US5620919A (en) | Methods for fabricating integrated circuits including openings to transistor regions | |
| US4470189A (en) | Process for making polycide structures | |
| KR19980018751A (ko) | 반도체 장치 및 그 제조 방법 (semiconductor device and method of manufacturing the same) | |
| US7449403B2 (en) | Method for manufacturing semiconductor device | |
| US6236093B1 (en) | Semiconductor device including gate electrode having polymetal structure and method of manufacturing of the same | |
| US6699744B2 (en) | Method of forming a MOS transistor of a semiconductor device | |
| JP2007027348A (ja) | 半導体装置及びその製造方法 | |
| KR100469775B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100261610B1 (ko) | 회로단락과 누설전류가 없는 저 저항 티타늄 실리사이드층을 갖는 반도체 장치의 제조방법 | |
| KR100289808B1 (ko) | 모스 트랜지스터 제조방법 | |
| GB2328078A (en) | Method of making a self-aligned silicide | |
| KR100223736B1 (ko) | 반도체 소자 제조 방법 | |
| KR20000061321A (ko) | 모스 트랜지스터 제조방법 | |
| KR100313943B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| US6221745B1 (en) | High selectivity mask oxide etching to suppress silicon pits | |
| KR19980060621A (ko) | 반도체소자의 제조방법 | |
| US6232172B1 (en) | Method to prevent auto-doping induced threshold voltage shift | |
| KR0129984B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH05347410A (ja) | 半導体装置とその製法 | |
| US7169655B2 (en) | Field effect transistors and methods for manufacturing field effect transistors | |
| JPH08107153A (ja) | 半導体装置の製造方法 | |
| JPH10125617A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E601 | Decision to refuse application |