JP2022022265A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2022022265A JP2022022265A JP2021189817A JP2021189817A JP2022022265A JP 2022022265 A JP2022022265 A JP 2022022265A JP 2021189817 A JP2021189817 A JP 2021189817A JP 2021189817 A JP2021189817 A JP 2021189817A JP 2022022265 A JP2022022265 A JP 2022022265A
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- region
- field effect
- insulating film
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
<SOI技術の有用性>
半導体装置の製造コストを削減する観点から、一枚の半導体ウェハから取得される半導体チップの個数を多くすることが望まれており、一枚の半導体ウェハからの半導体チップの取得数を増加させるために、電界効果トランジスタの微細化が行なわれている。そして、電界効果トランジスタの微細化には、電界効果トランジスタの駆動電圧(ドレイン電圧とゲート電圧)の低減を実現できることが要求される。したがって、電界効果トランジスタの微細化は、電界効果トランジスタの駆動電圧の低減を通じて、半導体装置の低消費電力化を実現できることに繋がる。
図1は、電界効果トランジスタと定電流源とを使用したアナログ増幅回路の一例を示す図である。図1に示すように、アナログ増幅回路は、例えば、カレントミラー回路からなる定電流源CSと、電界効果トランジスタQとを備えている。具体的に、アナログ増幅回路においては、電源端子VDDとグランド端子VSSとの間に定電流源CSと電界効果トランジスタQとが直列接続されている。すなわち、電界効果トランジスタQのドレインDと定電流源CSとが接続されている一方、電界効果トランジスタQのソースSは、グランド端子VSSと接続されている。このとき、電界効果トランジスタQのゲート電極Gは、アナログ増幅回路の入力端子ITとして機能し、電界効果トランジスタQのドレインDと定電流源CSとの間の接続ノードがアナログ増幅回路の出力端子OTとして機能することになる。このように構成されているアナログ増幅回路では、まず、図1に示すように、電界効果トランジスタQのゲート電極Gにゲート電圧Vgsが印加され、かつ、電界効果トランジスタQのドレインDにドレイン電圧Vdsが印加される。この場合、電界効果トランジスタは、飽和領域で動作するように構成されている。そして、このようにオン動作している電界効果トランジスタQのゲート電極Gに入力電圧ΔVgsを加える。すると、電界効果トランジスタQのドレイン電流は、変化することになるが、図1に示すアナログ増幅回路では、電界効果トランジスタQと直列に定電流源CSが接続されているため、電界効果トランジスタQに入力電圧ΔVgsを加えても、定電流源CSによって、電界効果トランジスタQのドレイン電流が一定となるように制御される。具体的には、電界効果トランジスタQに入力電圧ΔVgsを加えても、定電流源CSによって、電界効果トランジスタQのドレイン電流が一定となるように、電界効果トランジスタQのドレイン電圧VdsがVds+ΔVdsに変化する。この結果、アナログ増幅回路の出力端子OTからは、ドレイン電圧(Vds+ΔVds)が出力される。以上のようにして、図1に示すアナログ増幅回路では、入力端子ITに入力された入力電圧ΔVgsに対応して、出力端子OTから出力されるドレイン電圧(出力電圧)がΔVdsだけ変化する。このとき、入力電圧ΔVgsに対して、ドレイン電圧(出力電圧)の変化量であるΔVdsが大きくなるほどアナログ増幅回路のゲインが向上することになる。
次に、図1に示すアナログ増幅回路では、アナログ増幅回路のゲイン(増幅率)が電界効果トランジスタQの飽和特性に依存していることについて、図2と図3とを参照しながら説明する。図2において、まず、電界効果トランジスタQが飽和領域の中の「A」の状態にあるとする。そして、この「A」の状態にある電界効果トランジスタQのゲート電極に入力電圧ΔVgsを加える。ここで、伝達コンダクタンスをgmとすると、電界効果トランジスタQのドレイン電流は、gm×ΔVgsだけ変化することになり、電界効果トランジスタQは、「A」の状態から「B」の状態に変化することになる。このとき、図1に示すアナログ増幅回路では、電界効果トランジスタQと直列に定電流源CSが接続されているため、定電流源CSによって、電界効果トランジスタQのドレイン電流が一定となるように制御される。この結果、図2において、電界効果トランジスタQは、「B」の状態から「C」の状態に変化する。このように、図1に示すアナログ増幅回路では、電界効果トランジスタQのゲート電極に入力電圧ΔVgsを印加すると、電界効果トランジスタQは、「A」の状態から「C」の状態に変化する結果、電界効果トランジスタQのドレイン電圧は、ΔVdsだけ変化することになる。すなわち、図1に示すアナログ増幅回路では、入力端子ITに入力電圧ΔVgsを入力すると、入力電圧ΔVgsに対応して、出力電圧がΔVdsだけ変化することになる。このとき、図1に示すアナログ増幅回路のゲインは、ΔVds/ΔVgsで定義される。したがって、図1に示すアナログ増幅回路のゲインは、入力電圧ΔVgsに対応する出力電圧の変化(ΔVds)が大きくなるほど大きくなることになる。この点に関し、図3では、図2よりも、電界効果トランジスタQの飽和領域において、ドレイン電圧Vdsの変化に対して、ドレイン電流Idsの変化が少ない特性を示している。この場合、図2と図3とを比較するとわかるように、電界効果トランジスタQに同じ入力電圧ΔVgsを加えた場合、ドレイン電圧の変化(ΔVds)が大きくなっていることがわかる。つまり、電界効果トランジスタQの飽和領域において、ドレイン電圧Vdsの変化に対して、ドレイン電流Idsの変化が少ない特性であるほど、図1に示すアナログ増幅回路のゲインが大きくなることになる。そして、電界効果トランジスタQの飽和領域において、ドレイン電圧Vdsの変化に対して、ドレイン電流Idsの変化が少ないということは、電界効果トランジスタQの飽和特性が良好であることを意味している。したがって、図1に示すアナログ増幅回路のゲインは、電界効果トランジスタQの飽和特性に依存しており、電界効果トランジスタQの飽和特性が良好であるほど、図1に示すアナログ増幅回路のゲインが大きくなることがわかる。このことから、アナログ増幅回路に使用される電界効果トランジスタQでは、電界効果トランジスタQの飽和特性を向上することが重要であることがわかる。例えば、デジタル回路に使用される電界効果トランジスタでは、飽和領域でオン動作させる一方、サブスレッショルド領域でオフ動作させるように切り換え動作させればよいことから、デジタル回路の特性は、電界効果トランジスタの飽和特性の傾きにはあまり影響を受けない。これに対し、上述したアナログ増幅回路では、アナログ増幅回路のゲインが電界効果トランジスタQの飽和特性の傾きに大きく依存していることから、電界効果トランジスタQの飽和特性は、アナログ増幅回路の特性に大きな影響を与えるのである。したがって、アナログ増幅回路に使用される電界効果トランジスタQでは、アナログ増幅回路のゲインに代表される特性を向上する観点から、電界効果トランジスタQの飽和特性を良好にすることが重要なのである。
上述したように、アナログ増幅回路のゲインに代表される特性を向上するために、電界効果トランジスタの飽和特性を良好にすることが重要である。そして、本発明者は、SOI基板上に形成された電界効果トランジスタにおいて、アナログ増幅回路の特性向上に直結する電界効果トランジスタの飽和特性を改善するためには、特に、SOI基板を構成する半導体層の厚さに対する工夫を施す必要があるという知見を新規に見出したので、以下に、この新規な知見について説明する。
図7は、本実施の形態1における半導体装置のデバイス構造を示す模式的な断面図である。図7では、nチャネル型電界効果トランジスタ形成領域R1と、pチャネル型電界効果トランジスタ形成領域R2とが図示されており、nチャネル型電界効果トランジスタ形成領域R1にnチャネル型電界効果トランジスタQnが形成されている一方、pチャネル型電界効果トランジスタ形成領域R2にpチャネル型電界効果トランジスタQpが形成されている。
<<第1特徴点>>
続いて、本実施の形態1における特徴点について説明する。本実施の形態1における第1特徴点は、アナログ回路を構成する電界効果トランジスタが形成されたSOI基板の半導体層の厚さが2nm以上、かつ、24nm以下である点にある。これにより、アナログ回路を構成する電界効果トランジスタの飽和特性を向上することができる。この結果、アナログ回路のゲインに代表される回路特性を向上することができる。
次に、本実施の形態1における第2特徴点は、SOI基板上に形成された電界効果トランジスタのチャネル形成領域内における導電型不純物の不純物濃度が、1×1018/cm3以下であり、望ましくは、3×1017/cm3、より望ましくは、1×1017/cm3以下である点にある。具体的に、本実施の形態1における第2特徴点は、例えば、図7において、nチャネル型電界効果トランジスタQnのチャネル形成領域CH1に含まれているp型不純物(ボロンなど)の不純物濃度が、1×1018/cm3以下であり、望ましくは、1×1017/cm3以下である点にある。同様に、本実施の形態1における第2特徴点は、例えば、図7において、pチャネル型電界効果トランジスタQpのチャネル形成領域CH2に含まれているn型不純物(リンや砒素)の不純物濃度が、1×1018/cm3以下であり、望ましくは、1×1017/cm3以下である点にある。これにより、例えば、アナログ回路が複数のnチャネル型電界効果トランジスタQnを含む場合、複数のnチャネル型電界効果トランジスタQn同士において、チャネル形成領域CH1に含まれているp型不純物の不純物濃度のばらつきを低減することができる。例えば、アナログ回路の構成要素として、差動アンプが含まれる場合があり、この差動アンプは、互いに同一特性を有する複数のnチャネル型電界効果トランジスタQnを含むように構成されている。
ただし、SOI基板上に形成された電界効果トランジスタのチャネル形成領域内における導電型不純物の不純物濃度を、1×1018/cm3以下であり、望ましくは、1×1017/cm3以下にするという本実施の形態1における第2特徴点を採用すると、電界効果トランジスタのしきい値電圧が低下してしまうという副作用が生じる。このような電界効果トランジスタのしきい値電圧の低下は、サブスレッドショルドリーク電流の増加を招くことになり、これによって、半導体装置の消費電力が増加してしまうことになる。したがって、サブスレッショルドリーク電流の増加を抑制するためには、電界効果トランジスタのしきい値電圧の低下を抑制する必要があり、SOI基板上に形成された電界効果トランジスタのしきい値電圧を維持するためには、電界効果トランジスタのチャネル形成領域内に含まれる導電型不純物の不純物濃度を高くする必要がある。そこで、本実施の形態1では、第2特徴点を採用することにより誘発されるしきい値電圧の低下という副作用を抑制する工夫を施している。すなわち、本実施の形態1では、サブスレッショルドリーク電流の増加を抑制する手段として、電界効果トランジスタのチャネル形成領域内に含まれる導電型不純物の不純物濃度を高くする手段に頼ることなく、代替え手段を採用する工夫を施している。
副作用を抑制する対策1の基本思想は、SOI基板の支持基板の部分のうち、SOI基板上に形成された電界効果トランジスタのチャネル形成領域の下方に位置し、かつ、埋め込み絶縁層と接する部分にウェル領域を形成し、このウェル領域に、バックゲート電圧を印加するという思想である。これにより、電界効果トランジスタのチャネル形成領域に含まれる導電型不純物の不純物濃度を、1×1018/cm3以下であり、望ましくは、1×1017/cm3以下にするという本実施の形態1における第2特徴点を採用したとしても、ウェル領域に印加するバックゲート電圧によって、電界効果トランジスタのサブスレッショルドリーク電流の増加を抑制することができる。具体的には、例えば、図7において、SOI基板上に形成されたnチャネル型電界効果トランジスタQ1のチャネル形成領域CH1の下方に位置し、かつ、埋め込み絶縁層BOXと接する部分にp型ウェルPWLを形成し、このp型ウェルPWLに負バイアスからなるバックゲート電圧を印加する。これにより、バックゲート電圧によって、nチャネル型電界効果トランジスタQ1のチャネル形成領域CH1のポテンシャルが引き上げられる結果、nチャネル型電界効果トランジスタQ1のサブスレッショルドリーク電流の増加を抑制することができる。特に、本実施の形態1では、nチャネル型電界効果トランジスタQ1の非動作時から動作時にわたって、バックゲート電圧を印加できる。
次に、副作用を抑制する対策2の基本思想は、いわゆる「フェルミレベルピニング」を利用して、電界効果トランジスタのしきい値電圧の低下を抑制する思想である。「フェルミレベルピニング」とは、以下に示す現象である。例えば、nチャネル型電界効果トランジスタに着目した場合、ゲート電極には、n型ポリシリコン膜が使用される。このとき、ゲート絶縁膜に、例えば、ハフニウムやアルミニウムなどの酸化シリコン膜よりも誘電率の高い元素を添加すると、n型ポリシリコン膜のフェルミ準位がシフトする現象である。具体的に、通常、n型ポリシリコン膜のフェルミ準位は、伝導帯の近傍に位置するが、ゲート絶縁膜にハフニウムやアルミニウムを添加すると、n型ポリシリコン膜のフェルミ準位が価電子帯側にシフトする。このことは、nチャネル型電界効果トランジスタのしきい値電圧が上昇することを意味する。通常は、ゲート電極を構成するn型ポリシリコン膜のフェルミ準位が伝導帯近傍に位置する場合に、設計値通りのしきい値電圧を確保できるが、上述した「フェルミレベルピニング」が生じると、nチャネル型電界効果トランジスタのしきい値電圧が設計値から高くなる方向にずれることになる。したがって、通常は、「フェルミレベルピニング」を抑制しようというインセンティブが働くことになる。
本実施の形態2では、アナログ回路を構成する電界効果トランジスタとデジタル回路を構成する電界効果トランジスタとを同一のSOI基板上に形成する例について説明する。
アナログ回路を構成する電界効果トランジスタに要求される特性と、デジタル回路を構成する電界効果トランジスタに要求される特性とは相違する。具体的に、アナログ回路を構成する電界効果トランジスタには、飽和特性が良好なことや、ソースとドレインとの間の耐圧とゲート絶縁膜の耐圧とが高いことが要求される。一方、デジタル回路では、デジタル回路を構成する電界効果トランジスタのスイッチングを頻繁に実施することから、デジタル回路を構成する電界効果トランジスタには、高速なスイッチング特性が要求される。このように、アナログ回路を構成する電界効果トランジスタと、デジタル回路を構成する電界効果トランジスタとでは、要求される特性が異なる。このことから、アナログ回路を構成する電界効果トランジスタのデバイス構造と、デジタル回路を構成する電界効果トランジスタのデバイス構造とは、必然的に相違する。以下では、同一のSOI基板上に形成されたアナログ回路を構成する電界効果トランジスタとデジタル回路を構成する電界効果トランジスタとのデバイス構造について説明する。
図12は、本実施の形態2における複数の電界効果トランジスタのデバイス構造を示す断面図である。具体的に、図12では、アナログ回路形成領域ACR1に、アナログ回路を構成するnチャネル型電界効果トランジスタQn1aが形成されている一方、デジタル回路形成領域DCR1に、デジタル回路を構成するnチャネル型電界効果トランジスタQn1bが形成されている。なお、アナログ回路は、nチャネル型電界効果トランジスタQn1aだけでなく、pチャネル型電界効果トランジスタも構成要素として含み、かつ、デジタル回路も、nチャネル型電界効果トランジスタQn1bだけでなく、pチャネル型電界効果トランジスタも構成要素として含むが、図12では、省略している。ここで、SOI基板の半導体層(シリコン層)SLの厚さは、2nm以上、かつ、24nm以下である。
図12において、SOI基板のアナログ回路形成領域ACR1には、nチャネル型電界効果トランジスタQn1aが形成されている。nチャネル型電界効果トランジスタQn1aは、SOI基板の半導体層(シリコン層)SLに形成されたソース領域SR1aと、SOI基板の半導体層(シリコン層)SLに形成され、ソース領域SR1aと離間して形成されたドレイン領域DR1aとを有している。このとき、ソース領域SR1aは、n型半導体領域NR1aと、このn型半導体領域NR1aよりも不純物濃度の低いエクステンション領域EX1aとから構成されている。同様に、ドレイン領域DR1aも、n型半導体領域NR1aと、このn型半導体領域NR1aよりも不純物濃度の低いエクステンション領域EX1aとから構成されている。そして、nチャネル型電界効果トランジスタQn1aは、ソース領域SR1aとドレイン領域DR1aとの間に挟まれたチャネル形成領域CH1aと、チャネル形成領域CH1a上に形成されたゲート絶縁膜GOX1aと、ゲート絶縁膜GOX1a上に形成されたゲート電極GE1aとを有している。ここで、ゲート電極GE1aの両側の側壁には、サイドウォールスペーサSWが形成されている。一方、SOI基板の支持基板SUBには、nチャネル型電界効果トランジスタQn1aのチャネル形成領域CH1aの下方に位置し、かつ、埋め込み絶縁層BOXと接するp型ウェルPWL1aが形成されている。このp型ウェルPWL1aには、例えば、負バイアスからなるバックゲート電圧が印加可能に構成されている。以上のようにして、SOI基板のアナログ回路形成領域ACR1に、本実施の形態2におけるnチャネル型電界効果トランジスタQn1aが形成されている。
次に、図12において、SOI基板のデジタル回路形成領域DCR1には、nチャネル型電界効果トランジスタQn1bが形成されている。nチャネル型電界効果トランジスタQn1bは、SOI基板の半導体層(シリコン層)SLに形成されたソース領域SR1bと、SOI基板の半導体層(シリコン層)SLに形成され、ソース領域SR1bと離間して形成されたドレイン領域DR1bとを有している。このとき、ソース領域SR1bは、n型半導体領域NR1bと、このn型半導体領域NR1bよりも不純物濃度の低いエクステンション領域EX1bとから構成されている。同様に、ドレイン領域DR1bも、n型半導体領域NR1bと、このn型半導体領域NR1bよりも不純物濃度の低いエクステンション領域EX1bとから構成されている。そして、nチャネル型電界効果トランジスタQn1bは、ソース領域SR1bとドレイン領域DR1bとの間に挟まれたチャネル形成領域CH1bと、チャネル形成領域CH1b上に形成されたゲート絶縁膜GOX1bと、ゲート絶縁膜GOX1b上に形成されたゲート電極GE1bとを有している。ここで、ゲート電極GE1bの両側の側壁には、サイドウォールスペーサSWが形成されている。一方、SOI基板の支持基板SUBには、nチャネル型電界効果トランジスタQn1bのチャネル形成領域CH1bの下方に位置し、かつ、埋め込み絶縁層BOXと接するp型ウェルPWL1bが形成されている。このp型ウェルPWL1bには、例えば、負バイアスからなるバックゲート電圧が印加可能に構成されている。以上のようにして、SOI基板のデジタル回路形成領域DCR1に、本実施の形態2におけるnチャネル型電界効果トランジスタQn1bが形成されている。
上述したように構成されているnチャネル型電界効果トランジスタQn1aとnチャネル型電界効果トランジスタQn1bとは、アナログ回路とデジタル回路のそれぞれに要求される特性の相違に起因して、デバイス構造に相違点が存在する。以下では、nチャネル型電界効果トランジスタQn1aとnチャネル型電界効果トランジスタQn1bとの相違点について説明することにする。
本実施の形態2における半導体装置は、同一のSOI基板上にアナログ回路を構成するnチャネル型電界効果トランジスタQn1aと、デジタル回路を構成するnチャネル型電界効果トランジスタQn1bとが形成されている。このようにアナログ回路とデジタル回路とが混載されている本実施の形態2における半導体装置は、例えば、アナログ回路とデジタル回路とからなるA/D変換器の構成に適用することができる。以下では、本実施の形態2における半導体装置を適用できるA/D変換器の構成について説明する。
本実施の形態2における半導体装置においても、SOI基板上に形成されたnチャネル型電界効果トランジスタQn1aのチャネル形成領域CH1a内における導電型不純物の不純物濃度を、1×1018/cm3以下であり、望ましくは、1×1017/cm3以下にするという前記実施の形態1における第2特徴点を採用する。同様に、本実施の形態2では、SOI基板上に形成されたnチャネル型電界効果トランジスタQn1bのチャネル形成領域CH1b内における導電型不純物の不純物濃度を、1×1018/cm3以下であり、望ましくは、1×1017/cm3以下にするという前記実施の形態1における第2特徴点を採用する。この場合、前記実施の形態1でも説明したように、電界効果トランジスタのしきい値電圧が低下してしまうという副作用が生じる。
副作用を抑制する対策1の基本思想は、SOI基板の支持基板の部分のうち、SOI基板上に形成された電界効果トランジスタ(nチャネル型電界効果トランジスタQn1a、nチャネル型電界効果トランジスタQn1b)のチャネル形成領域(CH1a、CH1b)の下方に位置し、かつ、埋め込み絶縁層BOXと接する部分にp型ウェル(PWL1a、PWL1b)を形成し、このp型ウェル(PWL1a、PWL1b)に、バックゲート電圧を印加するという思想である。これにより、電界効果トランジスタ(nチャネル型電界効果トランジスタQn1a、nチャネル型電界効果トランジスタQn1b)のチャネル形成領域(CH1a、CH1b)に含まれる導電型不純物の不純物濃度を、1×1018/cm3以下であり、望ましくは、1×1017/cm3以下にするという第2特徴点を採用したとしても、p型ウェルPWLに印加するバックゲート電圧によって、電界効果トランジスタ(nチャネル型電界効果トランジスタQn1a、nチャネル型電界効果トランジスタQn1b)のしきい値電圧の低下を抑制することができる。
次に、副作用を抑制する対策2の基本思想は、前記実施の形態1と同様に、いわゆる「フェルミレベルピニング」を利用して、電界効果トランジスタのしきい値電圧の低下を抑制する思想である。ここで、本実施の形態2においては、例えば、アナログ回路を構成するnチャネル型電界効果トランジスタQn1aのゲート絶縁膜GOX1aは、酸化シリコン膜よりも誘電率の高い材料(High―k)材料を含むように構成する一方、デジタル回路を構成するnチャネル型電界効果トランジスタQn1bのゲート絶縁膜GOX1bは、酸化シリコン膜から構成することができる。この場合、アナログ回路を構成するnチャネル型電界効果トランジスタQn1aのしきい値電圧を、デジタル回路を構成するnチャネル型電界効果トランジスタQn1bのしきい値電圧よりも高くすることができる。
支持基板と、
前記支持基板上に形成された絶縁層と、
前記絶縁層上に形成された半導体層と、
前記半導体層内に形成された第1ソース領域と、
前記半導体層内に形成され、かつ、前記第1ソース領域とは離間して形成された第1ドレイン領域と、
前記第1ソース領域と前記第1ドレイン領域とに挟まれた第1チャネル形成領域と、
前記第1チャネル形成領域上に形成された第1ゲート絶縁膜と、
前記第1ゲート絶縁膜上に形成された第1ゲート電極と、
を有し、
前記第1ゲート絶縁膜と、前記第1ゲート電極と、前記第1チャネル形成領域と、前記第1ソース領域と、前記第1ドレイン領域とを含む第1電界効果トランジスタは、第1アナログ回路の構成要素であり、
前記第1アナログ回路は、少なくとも1つ以上の前記第1電界効果トランジスタを含み、
前記半導体層の厚さは、2nm以上、かつ、24nm以下であり、
前記半導体層内に形成され、かつ、前記第1ソース領域と前記第1ドレイン領域とは離間して形成された第2ソース領域と、
前記半導体層内に形成され、かつ、前記第1ソース領域と前記第1ドレイン領域と前記第2ソース領域とは離間して形成された第2ドレイン領域と、
前記第2ソース領域と前記第2ドレイン領域とに挟まれた第2チャネル形成領域と、
前記第2チャネル形成領域上に形成され、かつ、前記第1ゲート絶縁膜とは離間して形成された第2ゲート絶縁膜と、
前記第2ゲート絶縁膜上に形成され、かつ、前記第1ゲート電極とは離間して形成された第2ゲート電極と、
を有し、
前記第2ゲート絶縁膜と、前記第2ゲート電極と、前記第2チャネル形成領域と、前記第2ソース領域と、前記第2ドレイン領域とを含む第2電界効果トランジスタは、第1デジタル回路の構成要素である、半導体装置。
付記1に記載の半導体装置において、
前記第2チャネル形成領域内における導電型不純物の不純物濃度は、1×1017/cm3以下であり、
前記第1ゲート絶縁膜は、酸化シリコン膜よりも誘電率の高い材料を含み、
前記第2ゲート絶縁膜は、酸化シリコン膜から構成される、半導体装置。
付記1に記載の半導体装置において、
前記第2チャネル形成領域内における導電型不純物の不純物濃度は、1×1017/cm3以下であり、
前記第1ゲート絶縁膜は、酸化シリコン膜よりも誘電率の高い材料を含み、
前記第2ゲート絶縁膜は、酸化シリコン膜よりも誘電率の高い材料を含み、
前記第1ゲート絶縁膜における前記材料の含有量は、前記第2ゲート絶縁膜における前記材料の含有量よりも少ない、半導体装置。
支持基板と、
前記支持基板上に形成された絶縁層と、
前記絶縁層上に形成された半導体層と、
前記半導体層内に形成された第1ソース領域と、
前記半導体層内に形成され、かつ、前記第1ソース領域とは離間して形成された第1ドレイン領域と、
前記第1ソース領域と前記第1ドレイン領域とに挟まれた第1チャネル形成領域と、
前記第1チャネル形成領域上に形成された第1ゲート絶縁膜と、
前記第1ゲート絶縁膜上に形成された第1ゲート電極と、
前記半導体層内に形成され、かつ、前記第1ソース領域と前記第1ドレイン領域とは離間して形成された第2ソース領域と、
前記半導体層内に形成され、かつ、前記第1ソース領域と前記第1ドレイン領域と前記第2ソース領域とは離間して形成された第2ドレイン領域と、
前記第2ソース領域と前記第2ドレイン領域とに挟まれた第2チャネル形成領域と、
前記第2チャネル形成領域上に形成され、かつ、前記第1ゲート絶縁膜とは離間して形成されたた第2ゲート絶縁膜と、
前記第2ゲート絶縁膜上に形成され、かつ、前記第1ゲート電極とは離間して形成された第2ゲート電極と、
を有し、
前記第1ゲート絶縁膜と、前記第1ゲート電極と、前記第1チャネル形成領域と、前記第1ソース領域と、前記第1ドレイン領域とを含む第1電界効果トランジスタは、A/Dコンバータのアナログ回路の構成要素であり、
前記第2ゲート絶縁膜と、前記第2ゲート電極と、前記第2チャネル形成領域と、前記第2ソース領域と、前記第2ドレイン領域とを含む第2電界効果トランジスタは、A/Dコンバータのデジタル回路の構成要素であり、
前記半導体層の厚さは、2nm以上、かつ、24nm以下である、半導体装置。
付記4に記載の半導体装置において、
前記第1電界効果トランジスタにおける前記第1ソース領域と前記第1ドレイン領域との間の絶縁耐圧は、前記第2電界効果トランジスタにおける前記第2ソース領域と前記第2ドレイン領域との間の絶縁耐圧よりも大きい、半導体装置。
付記4に記載の半導体装置において、
前記第1ゲート絶縁膜の膜厚は、前記第2ゲート絶縁膜の膜厚よりも厚い、半導体装置。
付記4に記載の半導体装置において、
前記第1ゲート電極のゲート長は、前記第2ゲート電極のゲート長よりも長い、半導体装置。
付記4に記載の半導体装置において、
前記第1ゲート電極を構成する第1導体膜は、前記第2ゲート電極を構成する第2導体膜と構成材料が異なる、半導体装置。
CH1 チャネル形成領域
CH2 チャネル形成領域
DR1 ドレイン領域
DR2 ドレイン領域
GE1 ゲート電極
GE2 ゲート電極
GOX1 ゲート絶縁膜
GOX2 ゲート絶縁膜
NWL n型ウェル
PWL p型ウェル
SR1 ソース領域
SR2 ソース領域
SUB 支持基板
Claims (8)
- 支持基板と、
前記支持基板上に形成された絶縁層と、
前記絶縁層上に形成された半導体層と、
前記半導体層内に形成された第1ソース領域と、
前記半導体層内に形成され、かつ、前記第1ソース領域とは離間して形成された第1ドレイン領域と、
前記第1ソース領域と前記第1ドレイン領域とに挟まれた第1チャネル形成領域と、
前記第1チャネル形成領域上に形成された第1ゲート絶縁膜と、
前記第1ゲート絶縁膜上に形成された第1ゲート電極と、
前記半導体層内に形成され、かつ、前記第1ソース領域と前記第1ドレイン領域とは離間して形成された第2ソース領域と、
前記半導体層内に形成され、かつ、前記第1ソース領域と前記第1ドレイン領域と前記第2ソース領域とは離間して形成された第2ドレイン領域と、
前記第2ソース領域と前記第2ドレイン領域とに挟まれた第2チャネル形成領域と、
前記第2チャネル形成領域上に形成され、かつ、前記第1ゲート絶縁膜とは離間して形成された第2ゲート絶縁膜と、
前記第2ゲート絶縁膜上に形成され、かつ、前記第1ゲート電極とは離間して形成された第2ゲート電極と、
を有し、
前記第1ゲート絶縁膜と、前記第1ゲート電極と、前記第1チャネル形成領域と、前記第1ソース領域と、前記第1ドレイン領域とを含む第1電界効果トランジスタは、第1アナログ回路の構成要素であり、
前記第2ゲート絶縁膜と、前記第2ゲート電極と、前記第2チャネル形成領域と、前記第2ソース領域と、前記第2ドレイン領域とを含む第2電界効果トランジスタは、第1デジタル回路の構成要素であり、
前記第1アナログ回路は、少なくとも1つ以上の前記第1電界効果トランジスタを含み、
前記半導体層の厚さは、2nm以上、かつ、24nm以下である、半導体装置。 - 請求項1に記載の半導体装置において、
前記第2チャネル形成領域内における導電型不純物の不純物濃度は、1×1017/cm3以下であり、
前記第1ゲート絶縁膜は、酸化シリコン膜よりも誘電率の高い材料を含み、
前記第2ゲート絶縁膜は、酸化シリコン膜から構成される、半導体装置。 - 請求項1に記載の半導体装置において、
前記第2チャネル形成領域内における導電型不純物の不純物濃度は、1×1017/cm3以下であり、
前記第1ゲート絶縁膜は、酸化シリコン膜よりも誘電率の高い材料を含み、
前記第2ゲート絶縁膜は、酸化シリコン膜よりも誘電率の高い材料を含み、
前記第1ゲート絶縁膜における前記材料の含有量は、前記第2ゲート絶縁膜における前記材料の含有量よりも少ない、半導体装置。 - 支持基板と、
前記支持基板上に形成された絶縁層と、
前記絶縁層上に形成された半導体層と、
前記半導体層内に形成された第1ソース領域と、
前記半導体層内に形成され、かつ、前記第1ソース領域とは離間して形成された第1ドレイン領域と、
前記第1ソース領域と前記第1ドレイン領域とに挟まれた第1チャネル形成領域と、
前記第1チャネル形成領域上に形成された第1ゲート絶縁膜と、
前記第1ゲート絶縁膜上に形成された第1ゲート電極と、
前記半導体層内に形成され、かつ、前記第1ソース領域と前記第1ドレイン領域とは離間して形成された第2ソース領域と、
前記半導体層内に形成され、かつ、前記第1ソース領域と前記第1ドレイン領域と前記第2ソース領域とは離間して形成された第2ドレイン領域と、
前記第2ソース領域と前記第2ドレイン領域とに挟まれた第2チャネル形成領域と、
前記第2チャネル形成領域上に形成され、かつ、前記第1ゲート絶縁膜とは離間して形成されたた第2ゲート絶縁膜と、
前記第2ゲート絶縁膜上に形成され、かつ、前記第1ゲート電極とは離間して形成された第2ゲート電極と、
を有し、
前記第1ゲート絶縁膜と、前記第1ゲート電極と、前記第1チャネル形成領域と、前記第1ソース領域と、前記第1ドレイン領域とを含む第1電界効果トランジスタは、A/Dコンバータのアナログ回路の構成要素であり、
前記第2ゲート絶縁膜と、前記第2ゲート電極と、前記第2チャネル形成領域と、前記第2ソース領域と、前記第2ドレイン領域とを含む第2電界効果トランジスタは、A/Dコンバータのデジタル回路の構成要素であり、
前記半導体層の厚さは、2nm以上、かつ、24nm以下である、半導体装置。 - 請求項4に記載の半導体装置において、
前記第1電界効果トランジスタにおける前記第1ソース領域と前記第1ドレイン領域との間の絶縁耐圧は、前記第2電界効果トランジスタにおける前記第2ソース領域と前記第2ドレイン領域との間の絶縁耐圧よりも大きい、半導体装置。 - 請求項4に記載の半導体装置において、
前記第1ゲート絶縁膜の膜厚は、前記第2ゲート絶縁膜の膜厚よりも厚い、半導体装置。 - 請求項4に記載の半導体装置において、
前記第1ゲート電極のゲート長は、前記第2ゲート電極のゲート長よりも長い、半導体装置。 - 請求項4に記載の半導体装置において、
前記第1ゲート電極を構成する第1導体膜は、前記第2ゲート電極を構成する第2導体膜と構成材料が異なる、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021189817A JP7228020B2 (ja) | 2017-11-14 | 2021-11-24 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2017/040912 WO2019097568A1 (ja) | 2017-11-14 | 2017-11-14 | 半導体装置 |
JP2019554065A JP6983905B2 (ja) | 2017-11-14 | 2017-11-14 | 半導体装置 |
JP2021189817A JP7228020B2 (ja) | 2017-11-14 | 2021-11-24 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019554065A Division JP6983905B2 (ja) | 2017-11-14 | 2017-11-14 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022022265A true JP2022022265A (ja) | 2022-02-03 |
JP7228020B2 JP7228020B2 (ja) | 2023-02-22 |
Family
ID=87884936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021189817A Active JP7228020B2 (ja) | 2017-11-14 | 2021-11-24 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7228020B2 (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11317445A (ja) * | 1998-02-27 | 1999-11-16 | Hitachi Ltd | アイソレ―タ及びそれを用いるモデム装置 |
JP2006237564A (ja) * | 2005-01-31 | 2006-09-07 | Renesas Technology Corp | 半導体装置及びその製造方法並びに半導体集積回路 |
JP2008198889A (ja) * | 2007-02-15 | 2008-08-28 | Sharp Corp | 半導体装置およびその製造方法 |
JP2010109047A (ja) * | 2008-10-29 | 2010-05-13 | Fujitsu Microelectronics Ltd | 半導体装置及びその製造方法 |
JP2011519152A (ja) * | 2008-04-11 | 2011-06-30 | サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク(セエヌエールエス) | 相補型p、及びnMOSFETトランジスタの製造方法、このトランジスタを包含する電子デバイス、及び少なくとも1つのこのデバイスを包含するプロセッサ |
JP2013026502A (ja) * | 2011-07-22 | 2013-02-04 | Renesas Electronics Corp | 半導体装置 |
JP2013191760A (ja) * | 2012-03-14 | 2013-09-26 | Renesas Electronics Corp | 半導体装置 |
JP2016062993A (ja) * | 2014-09-16 | 2016-04-25 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
2021
- 2021-11-24 JP JP2021189817A patent/JP7228020B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11317445A (ja) * | 1998-02-27 | 1999-11-16 | Hitachi Ltd | アイソレ―タ及びそれを用いるモデム装置 |
JP2006237564A (ja) * | 2005-01-31 | 2006-09-07 | Renesas Technology Corp | 半導体装置及びその製造方法並びに半導体集積回路 |
JP2008198889A (ja) * | 2007-02-15 | 2008-08-28 | Sharp Corp | 半導体装置およびその製造方法 |
JP2011519152A (ja) * | 2008-04-11 | 2011-06-30 | サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク(セエヌエールエス) | 相補型p、及びnMOSFETトランジスタの製造方法、このトランジスタを包含する電子デバイス、及び少なくとも1つのこのデバイスを包含するプロセッサ |
JP2010109047A (ja) * | 2008-10-29 | 2010-05-13 | Fujitsu Microelectronics Ltd | 半導体装置及びその製造方法 |
JP2013026502A (ja) * | 2011-07-22 | 2013-02-04 | Renesas Electronics Corp | 半導体装置 |
JP2013191760A (ja) * | 2012-03-14 | 2013-09-26 | Renesas Electronics Corp | 半導体装置 |
JP2016062993A (ja) * | 2014-09-16 | 2016-04-25 | 株式会社東芝 | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7228020B2 (ja) | 2023-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101522400B1 (ko) | 인버터 및 그를 포함하는 논리소자 | |
KR100659026B1 (ko) | 반도체 기억장치 | |
KR101247876B1 (ko) | 반도체 장치 | |
US8624261B2 (en) | Nitride semiconductor device | |
TWI405333B (zh) | 高崩潰電壓雙閘半導體裝置 | |
US20220406936A1 (en) | Semiconductor device | |
JP3456913B2 (ja) | 半導体装置 | |
KR19990023084A (ko) | 반도체 장치 | |
EP1812964A1 (en) | Transistor structure and method of manufacturing thereof | |
US20130178012A1 (en) | Method for manufacturing a gate-control diode semiconductor device | |
JP5269913B2 (ja) | 高降伏電圧の二重ゲート半導体装置 | |
JP5594753B2 (ja) | トランジスタ及び半導体装置 | |
JP2022022265A (ja) | 半導体装置 | |
US20230097393A1 (en) | Cmos logic element including oxide semiconductor | |
TWI464875B (zh) | 半導體裝置 | |
JP2006179865A (ja) | ショットキー障壁金属酸化物半導体の電界効果トランジスタの両極伝導性を利用した素子及び素子動作方法 | |
CN102983169B (zh) | 高击穿电压的双栅极半导体器件 | |
KR102297385B1 (ko) | 부성 트랜스컨덕턴스 소자, 이를 이용한 부성 저항 소자 그리고 다치 논리 소자 | |
JP6102140B2 (ja) | 半導体装置 | |
JP4595128B2 (ja) | 4端子型ダブルゲート電界効果トランジスタ | |
KR20180047698A (ko) | 트렌치 구조의 수직형 모스펫 | |
JP4763555B2 (ja) | 半導体装置 | |
JP2842188B2 (ja) | Mosトランジスタ | |
TW201513347A (zh) | 電晶體及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7228020 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |