KR101144134B1 - 산화물 반도체 전계 효과형 트랜지스터의 제조 방법 - Google Patents

산화물 반도체 전계 효과형 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR101144134B1
KR101144134B1 KR1020107008452A KR20107008452A KR101144134B1 KR 101144134 B1 KR101144134 B1 KR 101144134B1 KR 1020107008452 A KR1020107008452 A KR 1020107008452A KR 20107008452 A KR20107008452 A KR 20107008452A KR 101144134 B1 KR101144134 B1 KR 101144134B1
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
water vapor
insulating layer
forming
gate
Prior art date
Application number
KR1020107008452A
Other languages
English (en)
Other versions
KR20100061555A (ko
Inventor
료 하야시
히사토 야부타
요시노리 타테이시
노부유키 카지
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20100061555A publication Critical patent/KR20100061555A/ko
Application granted granted Critical
Publication of KR101144134B1 publication Critical patent/KR101144134B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Dram (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

전계 효과형 트랜지스터의 제조 방법을 제공한다. 전계 효과형 트랜지스터는, 기판 위에, 소스 전극, 드레인 전극, 산화물 반도체층, 절연층 및 게이트 전극을 구비한다. 이 방법은, 상기 산화물 반도체층 위에 상기 절연층을 형성한 후에, 수분을 포함하는 분위기에서 어닐링을 행하여서 상기 산화물 반도체층의 전기도전율을 증대시키는 어닐링 단계를 포함한다. 상기 어닐링 단계에서의 수증기압은, 어닐링 온도에 있어서의 대기중의 포화 수증기압보다도 높다.

Description

산화물 반도체 전계 효과형 트랜지스터의 제조 방법{METHOD FOR MANUFACTURING AN OXIDE SEMICONDUCTOR FIELD-EFFECT TRANSISTOR}
본 발명은, 전계 효과형 트랜지스터의 제조 방법에 관한 것이다. 보다 구체적으로, 본 발명은, 산화물막을 반도체층으로서 갖는 전계 효과형 트랜지스터의 제조 방법에 관한 것이다.
최근, 다결정 투명전도성 ZnO계 산화물 박막의 채널 층을 포함한 박막트랜지스터(TFT)의 개발이 활발하게 행해지고 있다(일본국 공개특허공보 특개2002-076356호).
상기 박막이 저온에서 형성되고, 또 가시광에 대해서 투명하기 때문에, 플라스틱판이나 필름등의 기판 위에 유연한 투명 TFT를 형성하는 것이 가능한 것이 일본국 공개특허공보 특개2002-076356호에 기재되어 있다.
그러나, ZnO계 화합물은, 실온에서 안정한 아모퍼스(amorphous) 상태를 형성할 수 없고, 다결정 상태를 형성한다. 그러므로, 입자계면의 산란에 의해 전자 이동도를 크게 하는 것이 곤란했다. 또한, 다결정입자의 형상 및 상호접속이 성막방법에 따라 크게 다르다. 이에 따라, TFT소자의 특성이 변동되어 버린다.
이상의 과제를 해결하기 위해서, 최근에는, In-Ga-Zn-0계의 아모퍼스 산화물을 함유한 박막트랜지스터가 보고되어 있다(K.Noumra et.al., Nature 432, 488(2004)). 이 트랜지스터는, 실온에서 플라스틱기판 또는 유리 기판에 형성될 수 있다. 추가로, 그 트랜지스터는, 전계 효과 이동도가 6～9cm2/Vs정도의 노멀리 오프형(normally-off)이다. 또한, 그 트랜지스터는, 가시광에 대해서 투명하다. 또한, In-Ga-Zn-0계의 아모퍼스 산화물 활성층에 전자빔이나 입자빔 등의 에너지빔을 조사 함에 의해 도전율을 변화시킬 수 있다(US 2007/0054507 A1).
또한, 수증기 산화로서 알려진 수분을 포함하는 분위기에서 어닐링을 행하는 경우, 수증기에 의한 강력한 산화력에 의해, 실리콘 산화막으로 이루어진 게이트 절연층의 절연 내력을 개선할 수 있고, 반도체와 산화물 절연층 사이의 계면을 개질할 수 있다는 것이 보고되어 있다(일본특허 제3225268호).
또한, 일본국 공개특허공보 특개 2007-311404호에는, 장시간의 구동에 있어서 안정한 산화물 반도체 트랜지스터를 얻기 위해서, 산화물 반도체를 형성한 후에 산화성 가스 분위기에서 열처리하는 단계를 포함하는 제조 방법이 개시되어 있다. 산화성 가스로서, 산소 라디칼, 산소, 수증기, 또는 오존을 사용하는 것도 개시되어 있다.
그렇지만, 아모퍼스 In-Ga-Zn-0계를 비롯한 아모퍼스 산화물을 함유한 TFT를 검토한 바, TFT의 트랜지스터 특성이 어떠한 경우에는 변동하는 것을 발견하였다.
이 트랜지스터 특성의 변동은, 예를 들면 디스플레이의 화소회로에서의 트랜지스터에 의해 구동된 유기 발광다이오드(LED)와 액정의 동작에 변동의 원인이 된다. 그 변동은, 소스 전극과 채널의 사이 및 드레인 전극과 채널의 사이에 생긴 기생 저항에 의해 생기기도 한다.
본 발명은, 상기 과제를 감안하여 이루어진 것이므로, 상기 기생 저항을 저감하는 것이 가능한 전계 효과형 트랜지스터의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 목적은, 기판 위에, 소스 전극, 드레인 전극, 산화물 반도체층, 절연층 및 게이트 전극을 적어도 갖는 전계 효과형 트랜지스터의 제조 방법을 제공하는데 있고, 이 제조 방법은, 상기 산화물 반도체층 위에 상기 절연층을 형성한 후에, 수분을 포함하는 분위기에서 어닐링을 행하여서 상기 산화물 반도체층의 전기도전율을 증대시키는 어닐링 단계를 포함하고, 여기서, 상기 어닐링 단계에서의 수증기압은, 상기 어닐링 온도에 있어서의 대기중의 포화 수증기압보다도 높다. 이 방법에서, 상기 절연층은, 게이트 절연층 및 보호층 중 적어도 한쪽이다.
본 발명의 다른 목적은, 상술한 방법에 의해 제조된 전계 효과형 트랜지스터를 제공하는데 있다.
본 발명의 또 다른 목적은, 기판 상에서 표시 소자의 전극이 전계 효과형 트랜지스터의 소스 전극 또는 드레인 전극과 접속되는 표시장치를 제공하는데 있고, 상기 전계 효과형 트랜지스터는, 상술한 전계 효과형 트랜지스터이다.
본 발명의 전계 효과형 트랜지스터의 제조 방법에 의하면, 물, 중수, 수증기 또는 중수 수증기(이하, 수분)를 포함하는 분위기중에서 어닐링을 행하면, 수분이 상기 산화물 반도체 위에 형성된 절연층을 통과해서 산화물 반도체층에 확산한다. 그 결과, 산화물 반도체층의 도전율을 증대할 수 있다.
아울러, 전계 효과형 트랜지스터의 채널영역을 수증기 분위기로부터 보호하는 구조를 사용하면, 상기 소스 전극 및 상기 드레인 전극에 접하는 영역에 있어서의 도전율을 증대할 수 있다. 이에 따라 소스 전극과 산화물 반도체층의 사이, 및 드레인 전극과 산화물 반도체층의 사이에 생기는 기생 저항을 저감할 수 있고, 뛰어난 특성을 갖는 전계 효과형 트랜지스터를 제조할 수 있다.
본 발명의 또 다른 특징들을 첨부된 도면들을 참조하여 아래에 상세히 설명된 예시적 실시예들로부터 명백해질 것이다.
도 1a, 1b, 1c 및 도 1d는 본 발명에 따른 전계 효과형 트랜지스터의 구성 예의 단면도이며, 도 1a는 톱 게이트 스태거형 박막트랜지스터, 도 1b는 톱 게이트/톱 콘택트형 박막트랜지스터, 도 1c는 보텀 게이트 역 스태거형 박막트랜지스터, 도 1d는 보텀 게이트/보텀 콘택트형 박막트랜지스터를 나타낸다.
도 2는 톱 게이트 스태거형 박막트랜지스터의 제조과정동안, 본 발명에 따른 수분을 포함하는 분위기중에서 어닐링시에 산화물 반도체의 전기도전율이 증대하는 영역을 모식적으로 도시한 트랜지스터의 단면도다.
도 3은 톱 게이트/톱 콘택트형 박막트랜지스터의 제조과정동안, 본 발명에 따른 수분을 포함하는 분위기중에서 어닐링시에 산화물 반도체의 전기도전율이 증대하는 영역을 모식적으로 도시한 트랜지스터의 단면도다.
도 4는 보텀 게이트 역 스태거형 박막트랜지스터의 제조과정동안, 본 발명에 따른 수분을 포함하는 분위기중에서 어닐링시에 산화물 반도체의 전기도전율이 증대하는 영역을 모식적으로 도시한 트랜지스터의 단면도다.
도 5는 보텀 게이트 역 스태거형 박막트랜지스터의 제조과정동안, 본 발명에 따른 수분을 포함하는 분위기중에서 어닐링시에 도 4에 도시된 것과는 다른 방식으로, 산화물 반도체의 전기도전율이 증대하는 영역을 모식적으로 도시한 트랜지스터의 단면도다.
도 6은 보텀 게이트/보텀 콘택트형 박막트랜지스터의 제조과정동안, 본 발명에 따른 수분을 포함하는 분위기중에서 어닐링시에 산화물 반도체의 전기도전율이 증대하는 영역을 모식적으로 도시한 트랜지스터의 단면도다.
도 7은 본 발명에 따른 수분을 포함하는 분위기중에서 어닐링을 실시했을 때의 In-Ga-Zn-0계 아모퍼스 산화물막의 시료 형상을 나타내는 그래프다.
도 8은 본 발명에 따른 수분을 포함하는 분위기중에서 어닐링을 실시했을 때의 In-Ga-Zn-0계 아모퍼스 산화물막의 저항률 변화를 도시한 그래프다.
도 9는 본 발명에 따른 표시장치의 일례의 단면도다.
도 10은 본 발명에 따른 표시장치의 다른 예의 단면도다.
도 11은 유기 EL소자와 박막트랜지스터를 포함하는 화소들을 이차원 모양으로 배열한 표시장치의 구성을 도시한 도면이다.
도 12a, 12b, 12c 및 도 12d는 도 1a, 1b, 1c 및 도 1d에 나타내는 전계 효과형 트랜지스터에 있어서 산화물 반도체 전체의 전기도전율을 증대시킬 때의 단면도다. 도 12a는 톱 게이트 스태거형 박막트랜지스터에서의 본 발명에 따른 수분을 포함하는 분위기에서의 어닐링 단계를 실시하는 경우의 단면도, 도 12b는 톱 게이트/톱 콘택트형 박막트랜지스터에서의 본 발명에 따른 수분을 포함하는 분위기에서의 어닐링 단계를 실시하는 경우의 단면도, 도 12c는 보텀 게이트 역 스태거형 박막트랜지스터에서의 본 발명에 따른 수분을 포함하는 분위기에서의 어닐링 단계를 실시하는 경우의 단면도, 도 12d는 보텀 게이트/보텀 콘택트형 박막트랜지스터에 있어서의 본 발명에 따른 수분을 포함하는 분위기에서의 어닐링 단계를 실시하는 경우의 단면도를 나타낸다.
이하, 본 발명의 전계 효과형 트랜지스터의 제조 방법에 대해서, 도면들을 참조하여 상세하게 설명한다.
도 1a 내지 1d는, 본 발명의 전계 효과형 트랜지스터의 구성 예다. 도 1a는 톱 게이트 스태거형 박막트랜지스터의 예, 도 1b는 톱 게이트/톱 콘택트형 박막트랜지스터의 예, 도 1c는 보텀 게이트 역 스태거형 박막트랜지스터의 예, 및 도 1d는 보텀 게이트/보텀 콘택트형 박막트랜지스터의 예다.
상기 도 1a 내지 1d에 있어서, 부호 10은 기판, 부호 11은 소스 전극, 부호 12는 드레인 전극, 부호 13은 산화물 반도체층, 부호 14는 게이트 절연층, 부호 15는 게이트 전극, 부호 16은 층간 절연층, 및 부호 17은 보호층을 나타낸다.
도 2 내지 도 6은, 본 발명에 따른 수분을 포함하는 분위기중에서 어닐링 하는 단계에 있어서의 본 발명에 따른 수분을 포함하는 분위기중에서 어닐링시에 산화물 반도체의 전기도전율이 증대하는 영역을 모식적으로 도시한 트랜지스터의 단면도다. 도 2는 도 1a에 대응하고, 도 3은 도 1b에 대응하고, 도 4 및 도 5는 도 1c에 대응하며, 도 6은 도 1d에 대응한다.
이하, 도 2를 예로, 본 발명의 제조 방법에 있어서의 단계들을 순서적으로 설명한다.
도 2에 나타낸 기판(10)에 전극층이 형성된다. 후에 소스 전극(11) 및 드레인 전극(12)은, 그 전극층으로부터 형성된다. 그 전극층은, 스퍼터링법, 펄스레이저 증착법(PLD), 전자빔증착법 또는 화학기상 증착법(CVD)으로 형성되어도 된다. 기판(10)은, 유리 기판, 플라스틱 기판 또는 플라스틱필름이어도 된다. 전기전도성 재료의 예들은, 예를 들면 In203:Sn, ZnO, InxZnyO등의 산화물 도전체나, Pt, Au, Ni, Al, Mo등의 금속 전극재료를 포함한다.
다음에, 포토리소그래피법을 사용해서 소스 전극(11) 및 드레인 전극(12)의 패턴을 형성한다.
다음에, 패터닝된 소스 전극(11) 및 패터닝된 드레인 전극(12)을 갖는 기판(10) 위에 산화물막으로 이루어진 산화물 반도체층(13)을 형성한다. 산화물 반도체층(13)은, 스퍼터링법, 펄스레이저 증착법(PLD), 전자빔증착법 또는 화학기상증착법(CVD)으로 형성되어도 된다. 또한, 산화물 반도체 재료는, 반도체특성을 갖는 재료로, 수분을 포함하는 분위기에서 어닐링에 의해 전기도전율이 증대하는 재료를 사용할 수 있다. 산화물 반도체 재료의 예들로는, 인듐 산화물과 아연 산화물이 있다. 그 산화물 반도체 재료는, 아모퍼스 산화물 재료로 이루어지는 것이 바람직하고, In, Ga 및 Zn을 함유한 아모퍼스 산화물 재료로 이루어지는 것이 보다 바람직하다.
다음에, 상기 산화물 반도체층(13) 위에 게이트 절연층(14)을 형성한다. 게이트 절연층(14)은, 스퍼터링법, 펄스레이저 증착법(PLD), 전자빔증착법 또는 화학기상증착법(CVD)으로 형성되어도 된다. 게이트 절연재료는, 양호한 절연 특성을 갖는 것이면 된다. 그 절연재료의 예들로는, Al2O3, Y2O3, HfO2 및 적어도 2개의 이들 화합물로 이루어진 혼정 화합물이 있다. 그러나, 게이트 절연층 형성 후에 수분을 포함하는 분위기에서 어닐링을 실시한 경우 충분한 효과를 얻기 위해서는, 게이트 절연재료가 산화물인 것이 바람직하다. 즉, 산화물 반도체층에 형성하는 절연층(후술하는 것과 같은 보호층을 포함한다)은, 산화물 절연층인 것이 바람직하고, 적당한 수증기 투과성 및 산화물 반도체와의 양립 가능성과의 관점에서, 가장 바람직하다.
다음에, 상기 게이트 절연층(14) 위에 게이트 전극(15)을 형성한다. 게이트 전극(15)은, 스퍼터링법, 펄스레이저 증착법(PLD), 전자빔증착법, 또는 화학기상증착법(CVD)으로 형성되어도 된다. 전극재료로서는, 양호한 전기전도성을 갖는 재료를 사용하는 것도 바람직하다. 예를 들면, In203:Sn, ZnO, InxZnyO등의 산화물 도전체나, Pt, Au, Ni, Al, Mo등의 금속전극재료를 사용하여도 된다. 여기에서, 게이트 전극(15)의 패턴은, 포토리소그래피법으로 형성된다. 패턴을 형성하는 위치는, 소스 전극(11)과 드레인 전극(12)간의 위치 관계를 고려하여, 트랜지스터 특성을 얻을 수 있는 위치이면 된다.
다음에, 본 발명의 특징인, 물, 중수, 수증기 또는 중수 수증기를 포함하는 분위기에서 어닐링 하는 단계를 실시한다. 이 경우에, 수증기압은, 대기중의 포화 수증기압보다도 높은 것이 바람직하다. 본 발명에서, "대기중의 포화 수증기압"이란, 1기압에서의 (질소와 산소를 주성분으로 한) 공기에 있어서의 포화 수증기압을 의미한다. 이러한 본 발명에 따른 어닐링을 실시함으로써, 도 2에 나타나 있는 바와 같이, 게이트 전극으로서 수증기 투과성이 낮은 금속을 사용하고, 게이트 전극(15)측에서 본 경우 게이트 전극(15)으로 덮어져 있지 않은 영역에서는 수증기가 게이트 절연층(14)을 투과해서 산화물 반도체(19)의 전기도전율을 증대시킬 수 있다. 보다 구체적으로, 게이트 전극(15)을 마스크로서 사용함으로써, 채널을 형성하는 부분을 보호하면서 소스 전극(11) 및 드레인 전극(12)과 접속하는 영역의 산화물 반도체의 전기도전율을 증대할 수 있다. 또한, 본 발명에 따른 수분을 포함하는 어닐링을 실시할 때, 산화물 반도체층은 게이트 절연층(14)으로 덮어져 있기 때문에, 반도체 계면이 노출한 경우와 비교하여, 불순물의 부착의 영향을 경감할 수 있어, 안정한 특성을 얻는 것이 가능하다.
또한, 게이트 절연층(14) 형성전에 수분을 포함하는 분위기중에서 어닐링을 행하고, 산화물 반도체의 전기도전율을 증대하는 단계를 실시했을 경우, 게이트 절연층(14)의 형성 조건에 따라서는 산화물 반도체의 전기도전율이 다시 변화해버려서, 본 발명의 효과를 충분하게 나타낼 수 없다.
도 3은 톱 게이트/톱 콘택트형 박막트랜지스터의 제조과정동안에 본 발명에 따른 수분을 포함하는 분위기중에서 어닐링 하는 단계에서의 산화물 반도체의 전기도전율이 증대하는 영역을 모식적으로 도시한 트랜지스터의 단면도다.
여기에서, 산화물 반도체층(13), 게이트 절연층(14) 및 게이트 전극(15)은, 상기의 도 2에 도시된 방법으로 형성되어 있다. 상기 게이트 전극(15)을 형성한 후, 본 발명에 따른 수분을 포함하는 분위기중에서 어닐링 함에 의해, 도 2를 참조하여 설명한과 동일한 효과를 얻을 수 있다. 그 후에, 층간 절연층을 게이트 절연층의 형성에 사용된 것과 같은 수단으로 선택적으로 형성하고나서, 콘택트홀을 형성한 후, 소스 전극 및 드레인 전극을 형성하여 전계 효과형 트랜지스터가 완성된다.
도 4는, 보텀 게이트 역 스태거형 박막트랜지스터의 제조과정동안, 본 발명에 따른 수분을 포함하는 분위기중에서 어닐링 하는 단계에서 산화물 반도체의 전기도전율이 증대하는 영역을 모식적으로 도시한 트랜지스터의 단면도다.
도 4에서, 게이트 전극(15), 게이트 절연층(14), 산화물 반도체층(13) 및 보호층(17)은, 도 2를 참조하여 설명한 것과 같이 형성되어 있다. 또한, 보호층은 게이트 절연층과 같은 방법으로 형성되고, 그 때, 보호층은, 어닐링 단계에 있어서의 수증기에 대한 마스크 효과가 요구된다. 그 때문에, 보호층은, 산화물 반도체층(13)과 접하는 SiOx등의 산화물 절연층 부분(17")과 그 위에 SiNx등의 수증기 투과성이 낮은 재료 부분(17')을 갖는 적층구조를 갖는 것이 바람직하다. 이 보호층에 콘택트홀들을 형성하여, 도 4의 형태를 얻는다. 이 처리에서 수분을 포함하는 분위기중에서 어닐링함으로써, 산화물 반도체의 전기도전율을 증대할 수 있다.
이 후, 소스 전극 및 드레인 전극을 형성하여, 전계 효과형 트랜지스터를 완성한다. 그 때, 상기의 보호층이 에칭 스토퍼로서의 기능을 갖기 때문에, 소스 전극 및 드레인 전극의 패터닝은 산화물 반도체에 대한 에칭 선택비에 영향을 받지 않는다.
또한, 보텀 게이트 역 스태거형 박막트랜지스터의 제조과정에 있어서는, 다음이 채용 가능하다. 본 발명에 따른 수분을 포함하는 분위기중에서 어닐링 하는 단계는, 소스 전극 및 드레인 전극으로서 ITO등의 수증기 투과성이 있는 재료를 선택함으로써, 소스 전극 및 드레인 전극의 형성 후에 행할 수 있다.
도 5는, 보텀 게이트 역 스태거형 박막트랜지스터의 제조과정동안, 도 4와는 다른 단계들로 만들어진, 본 발명에 따른 수분을 포함하는 분위기중에서 어닐링 하는 것이 가능한 트랜지스터의 단면도, 및 산화물 반도체의 전기도전율이 증대하는 영역을, 모식적으로 도시하고 있다.
도 5에서, 금속으로 이루어진 게이트 전극(15), 게이트 절연층(14), 산화물 반도체층(13) 및 보호층(17)은, 도 2를 참조하여 상술한 것과 마찬가지로 형성된다. 상기 보호층(17) 위에 수증기 투과성이 낮은 채널 커버(18)를 형성한다. 이렇게 수증기 투과성이 낮은 채널 커버(18)를 형성하는 것이, 본 발명의 실시예의 특징 중 하나이다. 채널 커버(18)는, 게이트 전극(15)을 노광 마스크로서 사용한 산화물 반도체층(13)의 투명성을 이용해서 자기정합적으로 채널 부분에 형성할 수 있다. 채널 커버(18)의 재료로서는, 막 두께를 수 마이크로미터로 하는 경우 포토리소그래피 프로세스에 사용된 감광성 수지를 사용할 수 있다. 이렇게 해서, 도 5의 형태를 얻는다. 이러한 프로세스에서 수분을 포함하는 분위기중에서 어닐링함으로써, 도 2를 참조하여 설명한 것과 같은 효과를 얻을 수 있다.
본 구성에서는, 도 4의 경우와는 달리, 보호층은 수증기에 대해서 마스크 하는 효과를 요구하지 않는다. 또한, 채널 커버(18)는, 수분을 포함하는 분위기중에서 어닐링 단계의 후에 제거되어도 좋다. 이러한 처리 후, 소스 전극 및 드레인 전극을 형성하여, 전계 효과형 트랜지스터를 완성한다. 그 때, 도 4를 참조하여 설명한 것과 마찬가지로, 상기의 보호층은 에칭 스토퍼로서의 기능을 갖기 때문에, 소스 전극 및 드레인 전극의 패터닝은 산화물 반도체에 대한 에칭 선택비에 영향을 받지 않는다.
도 6은 보텀 게이트/보텀 콘택트형 박막트랜지스터의 제조과정동안에 본 발명에 따른 수분을 포함하는 분위기중에서 어닐링 하는 단계에서 산화물 반도체의 전기도전율이 증대하는 영역을 모식적으로 나타내는 트랜지스터 단면도다.
도 6에서, 금속으로 이루어진 게이트 전극(15), 게이트 절연층(14), 투명산화물 도전체로 이루어진 소스 전극(11) 및 드레인 전극(12), 산화물 반도체층(13), 및 보호층(17)을 상기의 도 2를 참조하여 설명한 것과 같이 형성한다. 도 5의 설명과 마찬가지로, 그 보호층(17) 위에 수증기 투과성이 낮은 채널 커버(18)를 형성한다. 그래서, 채널 커버(18)는, 게이트 전극(15)을 노광 마스크로서 사용한, 산화물 반도체층(13)의 투명성을 이용해서 자기정합적으로 채널 부분에 형성할 수 있다. 이렇게 해서, 도 6의 형태를 얻는다. 이 처리에서 수분을 포함하는 분위기중에서 어닐링함으로써, 도 2를 참조하여 설명한 상기의 효과를 얻을 수 있다.
이하, 본 발명에 따른 수분을 포함하는 분위기중에서의 산화물 반도체를 어닐링하는 효과에 대해서, 더 상세하게 설명한다.
통상, 수증기 산화로서 알려진, 수분을 포함하는 분위기에 있어서의 어닐링에서는, 수증기에 의한 강한 산화력에 의해, 실리콘 산화막으로 형성된 게이트 절연층의 절연 내력을 개선할 수 있고, 반도체와 산화물 절연층 사이의 계면을 개질할 수 있다는 것이 보고되어 있다. 그러나, 본 발명자들의 지견에 의하면, 산화물 반도체에 대해서는, 조건에 따라서는 저저항화, 즉 전기도전율의 증대 효과를 나타낸다.
도 7은, 수분을 포함하는 분위기중에서 어닐링된 In-Ga-Zn-0계 아모퍼스 산화물막의 전기도전율의 변화를 측정하기 위해서 제작한 시료의 모식적인 단면도다. 이것은, 코닝 #1737 기판(코닝사제) 위에 막 두께 20nm의 InGaZn04박막을 패터닝하고, 전극을 형성한 후, 보호층으로서 스퍼터링법에 의해 SiOx막을 두께 100nm로 형성하여 형성된다.
도 8에는, 각각 200℃, 250℃, 및 300℃의 어닐링을 행한 후 도 7에 나타낸 시료인 InGaZn04박막의 전기도전율이 도시되어 있다. "○"는 대기중 어닐링을 1시간 실시한 시료의 전기도전율을 의미하고, "●"은 각 온도에서 대기중 어닐링을 1시간 실시한 시료에, 한층 더 같은 온도에서 수증기 어닐링을 1시간 실시했을 때의 전기도전율을 의미한다. 수증기 어닐링은, 도 7에 나타낸 시료와 순수를 유리관에 진공 봉지함으로써 실시된다. 그 때의 순수량은, 그 어닐링 온도에 있어서 약 2기압이 되도록 조정된다. 도 8에 나타나 있는 바와 같이, 수증기 어닐링을 행함으로써, 막 두께 100nm의 SiOx절연층을 투과해서 물 또는 수증기가 산화물 반도체에 도달하기 때문에, 대기중 어닐링의 경우와 비교하여, 산화물 반도체의 전기도전율이 증대하는 것을 안다. 이 결과는, 열적 어닐링 효과 이외에, 물 또는 수증기에 의한 산화물 반도체의 캐리어 밀도 증대 효과의 존재를 보이고 있다. 이 캐리어 밀도 증대 효과는, 수증기에 의한 산화물 반도체에의 H원자의 첨가에 의한 것이라고 생각된다. 또한, 이 결과는, 대기중의 수분이 상술한 효과를 얻는데 불충분하고, 또한 전기도전율의 증대 효과가 어닐링 분위기중의 수분량에 의존하는 것도 시사하고 있다. 보다 구체적으로, 수분을 포함하는 분위기중에서 어닐링 하는 단계에 있어서의 포화 수증기압이, 어닐링 온도에 있어서의 대기중의 포화 수증기압보다도 높은 경우 상기의 효과를 얻을 수 있다.
상술한 것처럼, 일본국 공개특허공보 특개2007-311404호에는, 열처리에 의해 산화를 충분히 진행시키기 위해서, 산소 라디칼, 산소, 수증기, 및 오존을 사용하는 것이 개시되어 있다. 그러나, 본 발명의 저저항화의 효과는, 대기로 대표되는 산화분위기중의 열처리로 얻어진 효과가 아니고, 산화물 반도체에 대한 수분을 포함하는 분위기중에서의 어닐링 특유의 효과다. 또한, 산화물 반도체 위에 형성된 절연층이 수증기 투과성을 갖는 것이 필수조건이 된다.
또한, 본 발명자들의 지견에 의하면, 상기 수분을 포함하는 분위기중에서 어닐링 하는 단계는, 100℃이상 500℃미만에서 실시될 수 있다. 주지와 같이, 수증기압은, 100℃이상의 대기압이상이 되고, 안정하게 수증기를 얻을 수 있다. 그 의미에서는, 수분을 포함하는 분위기중에서 어닐링 하는 단계는 100℃이상에서 안정적으로 실현가능하다. 본 발명자들의 지견에 의하면, 상기 포화 수증기압이 높아짐에 따라, 수증기가 SiOx절연층을 보다 쉽게 투과한다. 포화 수증기압은 온도가 높을수록 높아진다. 이상의 관계로부터, 본 발명에 있어서, 수증기의 온도는, 120℃이상이 바람직하고, 200℃이상이 보다 바람직하다. 예를 들면, 온도가 120℃이상일 때, 2기압이상의 포화 수증기압을 얻는 것이 가능해진다. 또한, SiOx절연층의 수증기 투과성에 대해서는, 수증기압과 크게 상관되고, 수증기압의 상승에 따라 투과성이 높아지게 된다고 생각된다. 도 8에 나타낸 것처럼 전기도전율의 변화를 관측한 수증기압은 약 2기압이었다. SiOx절연층의 수증기 투과성을 고려하면, 120℃이상에서는, 수증기가 막 두께 100nm의 SiOx절연층을 투과해서 효과적으로 산화물 반도체의 표면까지 공급된다고 생각된다.
또한, 고온영역에 있어서는, K.Nomura et.al, Nature 432, 488(2004)에 기재되어 있는 것처럼, 500℃이상의 어닐링에 의해 아모퍼스 상태(phase)로부터 결정상태로의 고체상태에서의 상변이가 발생하기 시작하고, 그 때, 단결정을 얻는 것은 대단히 곤란해서, 다결정화하는 것이 예상된다. 다결정에서는 입계발생에 의한 박막트랜지스터의 특성 변동을 유기해버리기 때문에, 본 발명의 주된 부분인 "수분을 포함하는 분위기중에서 어닐링 하는 단계"로서 바람직하지 못하다.
200℃ 수증기 어닐링의 결과로부터 분명하게 나타나 있는 바와 같이, 본 발명에 의하면, 산화물 반도체 채널층 전체의 전기도전율을 증대하고, 제어하는 것이 가능하다. 도 1a 내지 도 1d는, 수분을 포함하는 분위기에서 어닐링 하는 단계에 있어서의 트랜지스터 단면도, 및 산화물 반도체의 전기도전율이 증대하는 영역이 모식적으로 도시되어 있다. 일반적으로는, 산화물 반도체층의 전기도전율 제어는, 성막 프로세스에서의 산화조건, 구체적으로는 스퍼터링법이나 PLD법에 있어서는 산소 가스 농도를 조정하는 것에 의해 행하여진다. 그러나, 산소농도 증가에 의한 산화물 반도체의 전기도전율 저하는 대단히 급준해서, 재현성을 포함한 제어가 일부의 경우에 곤란하다. 산화물 반도체에 있어서, 반도체에 대해 전기도전율이 지나치게 낮은(즉, 저항률이 지나치게 높은) 조건에서, 산화물 채널층을 형성하고, 산화물 채널층 특성의 재현성을 확보한 후에, 전기도전율을 어닐링에 의해 증대하는 경우가 있다. 이러한 경우, 300℃이상의 온도가 필요하게 된다. 본 발명에 의한 수분을 포함하는 분위기에서의 어닐링으로 인해, 250℃이하의 저온에서 전기도전율을 증대해 원하는 반도체 특성을 가져올 수 있다. 이 경우에, 반도체로서 기능하는 전기도전율의 제어의 관점에서, 수증기의 온도는, 바람직하게는 120℃이상 250℃이하고, 보다 바람직하게는 120℃이상 200℃이하다.
이하에서는, 본 발명의 전계 효과형 트랜지스터의 제조 방법에 의해 제조된 트랜지스터를 사용한 표시장치에 관하여 설명한다.
본 발명의 방법에 의해 형성된 전계 효과형 트랜지스터의 출력 단자인 드레인에, 유기 또는 무기의 일렉트로루미네슨트(EL)소자나, 액정소자등의 표시 소자의 전극에 접속하는 것으로 표시장치를 조립할 수 있다. 이하에, 표시장치의 단면도를 참조해서 구체적인 표시장치를 설명한다.
도 9에 나타나 있는 바와 같이, 전계 효과형 트랜지스터는, 기판(111) 위에, 산화물막(채널층)(112)과, 소스 전극(113)과, 드레인 전극(114)과, 게이트 절연막(115)과, 게이트 전극(116)을 구비한다. 드레인 전극(114)에, 층간 절연막(117)을 거쳐서 제1 전극(118)이 접속된다. 제1 전극(118)은 제2 전극(120)과 접한 발광층(119)과 접하여 있다. 그래서, 발광층(119)에 공급되는 전류를, 소스 전극(113)으로부터 드레인 전극(114)으로 산화물막(112)의 채널을 통해 흐르는 전류에 의해 제어할 수 있다. 따라서, 그 발광층(119)에 공급되는 전류를, 전계 효과형 트랜지스터의 게이트 전극(116)의 전압에 의해 제어할 수 있다. 제1 전극(118), 발광층(119) 및 제2 전극(120)은 무기 혹은 유기의 일렉트로루미네슨트 소자를 구성한다.
혹은, 도 10에 나타나 있는 바와 같이, 연장된 드레인 전극(114)은 제1 전극(118)으로서의 역할도 한다. 전압은, 고저항막 121과 122 사이에 끼워진 액정 셀이나 전기영동형 입자 셀(123)에 상기 제1 전극(118)을 거쳐 인가된다. 액정 셀이나 전기영동형입자 셀(123), 고저항막(121 및 122), 제1 전극(118) 및 제2 전극(120)은, 표시 소자를 구성한다. 그 표시 소자에 인가되는 전압을, 소스 전극(113)으로부터 드레인 전극(114)으로 아모퍼스 산화물 반도체막(112)의 채널을 통해 흐르는 전류에 의해 제어할 수 있다. 따라서, 이 전압을 TFT의 게이트 전극(116)의 전압에 의해 제어할 수 있다. 표시 소자의 표시 매체가 유체와 입자를 절연막중에 함유하는 캡슐이면, 고저항막(121, 122)은 제거될 수 있다.
다음에, 이하 도 11을 참조하여 복수의 2차원으로 배치된 화소들을 포함하는 표시장치를 설명한다. 그 화소들은, EL소자(여기에서는, 유기EL소자라고 함)와 전계 효과형 트랜지스터를 포함한다.
도 11에 있어서, 유기EL층(204)을 구동하는 제1 트랜지스터(201), 및 화소들을 선택하는 제2 트랜지스터(202)가 도시되어 있다. 커패시터(203)는, 선택된 상태를 유지하고, 공통 전극선(207)과 제2 트랜지스터(202)의 소스 전극과의 사이에 전하를 축적하고, 제1 트랜지스터(201)의 게이트 신호를 유지하고 있다. 화소들의 선택은 주사 전극선(205)과 신호 전극선(206)에 의해 결정된다.
보다 구체적으로, 화상신호가 드라이버 회로(도면에 나타내지 않음)로부터 주사 전극선(205)을 통해서 게이트 전극에 펄스신호로서 보내진다. 이와 동시에, 별도의 드라이버 회로(도면에 나타내지 않음)로부터 신호 전극선(206)을 통해서 펄스신호로서 상기 트랜지스터(202)에 화상신호가 보내진다. 그래서, 화소들이 선택된다. 그 때, 트랜지스터(202)가 온(ON)이 되어 신호 전극선(206)과 트랜지스터(202)의 소스전극의 사이에 있는 커패시터(203)에 전하가 축적된다. 이에 따라, 제1 트랜지스터(201)의 게이트 전압이 원하는 전압으로 유지되어, 그 제1 트랜지스터(201)는 온이 된다. 이 상태는, 다음 신호를 받을 때까지 유지된다. 제1 트랜지스터(201)가 "온"상태인 동안, 유기EL층(204)에는 전압 및 전류가 계속 공급되어서, 발광이 유지되게 된다.
이 도 11에 나타낸 표시장치에서는, 1화소가 트랜지스터 2개와, 커패시터 1개로 구성된다. 그렇지만, 1화소는, 성능을 향상시키기 위해서 3개이상의 트랜지스터를 구비하여도 된다.
[실시예]
이하, 본 발명의 실시예들에 관하여 설명하지만, 본 발명은 결코 이들 실시예들에 한정되지 않는다.
(실시예1)
도 1a에, 톱 게이트 스태거형의 전계 효과형 트랜지스터의 제조 방법을 나타낸다.
유리 기판(10)(코닝사제 1737) 위에, 소스 전극 및 드레인 전극을 형성하기 위한 전극층을 스퍼터링법에 의해 형성한다. 그 전극들은, 인듐주석 산화물(ITO)로 형성되고, 막 두께가 50nm이다.
그 후에, 그 전극층은, 포토리소그래피 기술과 에칭 기술에 의해 패터닝되어, 소스 전극(11) 및 드레인 전극(12)을 형성한다.
다음에, 소스 전극(11) 및 드레인 전극(12)을 갖는 유리 기판(10) 위에 In-Zn-Ga-0계 아모퍼스 산화물 반도체층(13)을 30nm두께로 형성한다. 상기 산화물 반도체층은, 고주파(RF) 스퍼터링 장치를 사용해서 실온(25℃)의 기판온도에서 형성된다. 타겟은, 3인치의 In203?ZnO조성을 갖는 다결정 소 결체이다. RF 투입파워는 200W이다. 성막시의 분위기는, 총압력이 0.5Pa이며, 그 때의 가스유량은 Ar:02=95:5이다. 그 후에, 포토리소그래피 기술과 에칭 기술을 사용해서 산화물 반도체층(13)을 패터닝한다.
다음에, 게이트 절연층(14)과 게이트 전극(15)을 형성한다.
그 게이트 절연층(14)은, 스퍼터링법에 의해 타겟으로서 Si02로 형성되고, 두께가 100nm이다. 포토리소그래피법과 리프트 오프법에 의해, 게이트 절연층(14)을 패터닝한다.
게이트 전극(15)은, 스퍼터링법에 의해 Mo로 형성되고, 두께가 100nm이다. 포토리소그래피법과 에칭법에 의해, 게이트 전극(15)을 패터닝한다.
다음에, 가압 수증기로를 사용해서 2기압으로 250℃, 1시간 어닐링 처리를 하고, 소스 전극(11) 및 드레인 전극(12)과 접하는 영역의 In-Zn-Ga-0계 아모퍼스 산화물 반도체의 전기도전율을 증대시킨다. 이렇게 해서, 본 발명에 따른 전계 효과형 트랜지스터가 완성된다.
본 실시예에 의해 제작한 전계 효과형 트랜지스터는, 히스테리시스 특성, 균일성, 고속동작성 등에 관해서 양호한 특성을 실현할 수 있다.
(실시예2)
도 1b에, 톱 게이트/톱 콘택트형의 전계 효과형 트랜지스터의 제조방법을 나타낸다.
우선, 도 1b에 나타낸 유리 기판(10)(코닝사제 1737) 위에 In-Zn-Ga-0계 아모퍼스 산화물 반도체층(13)을 50nm두께로 형성한다. 산화물 반도체막은, RF스퍼터링 장치를 사용해서 기판온도가 실온(25℃)에서 형성된다. 타겟으로서 3인치의 In203?ZnO조성을 갖는 다결정 소결체를 사용하고, RF투입 파워는 200W이다. 성막시의 분위기는, 총압력이 0.5Pa이며, 그 때의 가스유량은 Ar:02=93:7이다. 그 후에, 포토리소그래피 기술과 에칭 기술을 사용해서 산화물 반도체층(13)을 패터닝한다.
다음에, 게이트 절연층(14)과 게이트 전극(15)을 형성한다.
게이트 절연층(14)은, 스퍼터링법에 의해 타겟으로서 Si02로 형성되고, 두께가 100nm이다. 포토리소그래피법과 리프트 오프법에 의해, 게이트 절연층(14)을 패터닝한다.
게이트 전극(15)은, 스퍼터링법에 의해 타겟으로서 Mo로 형성되고, 두께가 100nm이다. 또한, 포토리소그래피법과 에칭법에 의해, 게이트 전극(15)을 패터닝한다.
다음에, 가압 수증기로를 사용해서 2기압으로 250℃, 1시간 어닐링 처리를 하고, 소스 전극(11) 및 드레인 전극(12)과 접하는 영역의 In-Zn-Ga-0계 아모퍼스 산화물 반도체의 전기도전율을 증대시킨다. 이렇게 해서, 도 3에 나타낸 구조를 얻는다.
그 후에, SiNx로 이루어진 층간 절연층(16)을 스퍼터링법에 의해 300nm두께로 형성하고, 포토리소그래피법과 에칭법에 의해 콘택트홀을 형성한다. 최후에, Mo로 이루어진 소스 전극 및 드레인 전극을, 스퍼터링법에 의해 200nm두께로 퇴적하고, 포토리소그래피법과 에칭법에 의해 패터닝 한다. 이렇게 해서, 본 발명의 전계 효과형 트랜지스터가 완성된다.
본 실시예에 따라 제작한 전계 효과형 트랜지스터는, 히스테리시스 특성, 균일성, 고속동작성 등에 관해서 양호한 특성을 실현할 수 있다.
(실시예3)
도 1c에는, 보텀 게이트 톱 콘택트형의 전계 효과형 트랜지스터의 제조방법을 나타낸다.
우선, 기판(10)(코닝사제 1737) 위에, 포토리소그래피 기술과 에칭 기술을 사용해서 게이트 전극(15)을 패터닝하여 형성한다. 그 전극은, 유리 기판(10) 위에 스퍼터링법을 사용해서 Mo를 50nm두께로 형성된다.
다음에, 게이트 절연층(14)은 타겟으로서 Si02을 사용하고, 스퍼터링법을 사용해서 200nm두께의 Si02막을 형성한다. 한층 더, 산화물 반도체막(13)으로서, 30nm두께의 In-Zn-Ga-0계 아모퍼스 산화물 반도체 재료를 사용한다.
산화물 반도체막은, RF스퍼터링 장치를 사용해서 기판온도는 실온(25℃)에서 형성한다. 타겟으로서 3인치의 In203?ZnO조성을 갖는 다결정 소결체를 사용하고, RF투입파워는 200W이다. 성막시의 분위기는, 총압력이 0.5Pa이며, 그 때의 가스유량은 Ar:02=95:5이다. 그 후에, 포토리소그래피 기술과 에칭 기술을 사용해서 산화물 반도체층(13)을 패터닝한다.
다음에, 에칭 스토퍼층을 겸하는 보호층(17)과, 소스 전극(11)과, 드레인 전극(12)을 형성한다.
에칭 스토퍼층을 겸하는 보호층(17)으로서, SiO2과 SiNx의 적층구조를 사용한다. 타겟으로서 Si02와 Si3N4를 사용하고, 스퍼터링법에 의해 Si02 100nm와 SiNx 300nm를 이 순서로 퇴적한다. 또한, 포토리소그래피법과 에칭법에 의해, 보호층(17)에 콘택트홀들을 형성한다.
소스 전극(11) 및 드레인 전극(12)의 전극재료로서는, 인듐 주석 산화물(ITO)을 사용하고, 막 두께는 150nm이다. 또한, 포토리소그래피법과 에칭법에 의해, 소스 전극(11) 및 드레인 전극(12)을 패터닝한다.
다음에, 가압 수증기로를 사용해서 2기압으로 300℃, 1시간 어닐링 처리를 하고, 소스 전극(11) 및 드레인 전극(12)과 접하는 영역의 In-Zn-Ga-0계 아모퍼스 산화물 반도체의 전기도전율을 증대시킨다. 이렇게 해서, 본 발명에 따른 전계 효과형 트랜지스터가 완성된다.
본 실시예에 의해 제조한 전계 효과형 트랜지스터는, 히스테리시스 특성, 균일성, 고속동작성 등에 관해서 양호한 특성을 실현할 수 있다.
(실시예4)
본 실시예는, 실시예3의 다른 프로세스이다. 도 1c는, 보텀 게이트 톱 콘택트형의 전계 효과형 트랜지스터의 제조 방법을 나타낸다.
산화물 반도체층(13)까지는, 실시예3과 마찬가지로 형성한다. 그 후에, 에칭 스토퍼층을 겸하는 보호층(17)에는, 타겟으로서 Si02를 사용하고, 스퍼터링법에 의해 Si02 100nm을 퇴적하고, 그 위에 수증기 투과성이 낮은 채널 커버를 형성한다. 산화물 반도체의 투명성을 이용하여, 채널 커버는 게이트 전극을 노광 마스크로서 자기정합적으로 채널 부분에 형성된다. 또한, 채널 커버의 재료로서는, 막 두께 5㎛의 감광성 폴리이미드를 사용한다.
다음에, 가압수증기로를 사용해서 2기압으로 300℃, 1시간 어닐링 처리를 하고, 소스 전극(11) 및 드레인 전극(12)과 접하는 영역의 In-Zn-Ga-0계 아모퍼스 산화물 반도체의 전기도전율을 증대시킨다. 이렇게 해서, 도 5에 나타낸 형태를 얻는다. 다음에, 채널 커버를 마스크로서 사용하여, 보호층(17)에 콘택트홀들을 형성한다. 그 때, 채널 커버는, 콘택트홀들을 형성한 후에 제거되어도 된다.
소스 전극(11) 및 드레인 전극(12)의 전극재료로서는, Mo를 사용하고, 막 두께는 150nm이다. 또한, 포토리소그래피법과 에칭법에 의해, 소스 전극(11) 및 드레인 전극(12)을 패터닝한다. 이렇게 해서, 본 발명에 따른 전계 효과형 트랜지스터가 완성된다.
본 실시예에 의해 제조한 전계 효과형 트랜지스터는, 히스테리시스 특성, 균일성, 고속동작성 등에 관해서 양호한 특성을 실현할 수 있다.
(실시예5)
도 1d는 보텀 게이트/보텀 콘택트형의 전계 효과형 트랜지스터의 제조방법을 나타낸다.
게이트 절연층(14)까지는, 실시예3 및 4와 마찬가지로 형성한다. 그 후에, 소스 전극 및 드레인 전극을 형성하기 위한 전극층(17)을 스퍼터링법에 의해 형성한다. 전극재료에는 타겟으로서 Mo를 사용하고, 스퍼터링법에 의해 200nm 두께로 퇴적하고, 포토리소그래피법과 에칭법에 의해 패터닝 한다. 다음에, In-Zn-Ga-0계 아모퍼스 산화물 반도체층(13)을 50nm두께로 형성한다. 산화물 반도체막은, RF스퍼터링 장치를 사용해서 기판온도는 실온(25℃)에서 형성한다. 타겟으로서 3인치의 In203?ZnO조성을 갖는 다결정 소결체를 사용하고, RF투입파워는 200W이다. 성막시의 분위기는, 총압력이 0.5Pa이며, 그 때의 가스유량은 Ar:02=90:10이다. 그 후에, 포토리소그래피 기술과 에칭 기술을 사용해서 산화물 반도체층(13)을 패터닝한다. 다음에, 보호층(17)에 관해, 타겟으로서 Si02를 사용하고, 스퍼터링법에 의해 Si02 100nm를 형성한다. 한층 더, 채널 커버층으로서 SiNx 300nm를 퇴적하고, 포토리소그래피법과 에칭법에 의해, 채널 커버(18)를 패터닝한다.
다음에, 가압수증기로를 사용해서 2기압으로 300℃, 1시간 어닐링 처리를 하고, 소스 전극(11) 및 드레인 전극(12)과 접하는 영역의 In-Zn-Ga-0계 아모퍼스 산화물 반도체의 전기도전율을 증대시킨다. 이렇게 해서, 본 발명에 따른 전계 효과형 트랜지스터가 완성된다.
본 실시예에 따라 제조한 전계 효과형 트랜지스터는, 히스테리시스 특성, 균일성, 고속동작성 등에 관해서 양호한 특성을 실현할 수 있다.
(실시예6)
본 실시예에서는, 도 1a 내지 도 1d에 나타낸 각 전계 효과형 트랜지스터에 있어서, In-Zn-Ga-0계 아모퍼스 산화물 반도체층(13) 전체의 전기도전율을 증대시켜, TFT로서 동작하기 위해서 최적의 도전율로 제어하는 경우를 나타낸다.
실시예1 내지 4에 나타낸 각 전계 효과형 트랜지스터에 있어서, In-Zn-Ga-0계 아모퍼스 산화물 반도체층의 형성 조건은 Ar:02=80:20의 가스유량으로 설정하고, 산화물 반도체 위에 게이트 절연층(14) 혹은 보호층(17)을 형성한다. 그 후에, 가압 수증기로를 사용해서 2기압으로 200℃ 1시간 어닐링 처리를 실시하고, In-Zn-Ga-0계 아모퍼스 산화물 반도체의 전기도전율을 증대시킨다. 그 단계에서의 모식도를 도 12a 내지 도 12d에 나타낸다. 그 후에, 이 프로세스이외는 실시예1 내지 4와 마찬가지로 본 발명의 전계 효과형 트랜지스터가 완성된다.
본 실시예에 따라 제조한 각 전계 효과형 트랜지스터는, 히스테리시스 특성, 균일성, 고속동작성 등에 관해서 양호한 특성을 실현할 수 있다.
(실시예7)
본 실시예에서는 톱 게이트형의 TFT를 구비한 표시장치에 관하여 설명한다.
톱 게이트형의 TFT는, 상기 실시예1 또는 2와 마찬가지로 제조된다. 드레인 전극을 형성하는 ITO막의 짧은 변을 100㎛까지 연장한다. 그 연장된 90㎛의 부분이외에, TFT를 절연층으로 피복하고, 소스 전극 및 게이트 전극에의 배선을 확보한다. 이 위에 폴리이미드막을 도포하고, 러빙 처리를 실행한다.
동시에, 플라스틱 기판 위에 ITO막과 폴리이미드막을 같은 방식으로 형성하고, 러빙 처리를 실행한다. 상기 ITO막과 폴리이미드막이 위에 형성된 플라스틱 기판은 상기 톱 게이트형 TFT를 위에 형성한 기판과 5㎛ 거리에 반대로 설치된다. 그 기판들 사이의 공간에는, 네마틱액정으로 충전된다. 더욱이, 이 구조체의 양측에 한쌍의 편광판을 설치한다. 톱 게이트형 TFT의 소스 전극에 전압을 인가하여 그 게이트 전극에 인가된 전압을 변화시키면, 드레인 전극으로부터 연장된 ITO막의 30㎛×90㎛의 부분에서만, 광투과율이 변화한다. 그 광투과율은, 톱 게이트형 TFT가 온 상태가 되는 게이트 전압에서 소스전극과 드레인전극간에 인가된 전압에 의해서도 연속적으로 변화될 수 있다. 이렇게하여, 도 9에 나타낸 것처럼, 액정 셀을 표시 소자로 하는 표시장치를 제조한다.
본 실시예에 있어서, TFT를 형성하는 기판은 백색의 플라스틱 기판이어도 되고, 그 TFT의 전극들의 각각은 금으로 형성되어도 되고, 폴리이미드막과 편광판은 제거되어도 된다. 그리고, 백색 플라스틱 기판과 투명한 플라스틱 기판 사이의 공간에는, 입자와 유체를 절연성 피막에서 피복한 캡슐로 충전된다. 이러한 구조를 갖는 표시장치에 있어서, 본 TFT에 의해 상기 연장된 드레인 전극과 상부의 ITO막간에 인가된 전압이 제어되어서, 캡슐내의 입자가 상하로 이동하고, 그에 따라서 투명 기판측에서 본 상기 연장된 드레인 전극영역의 반사율을 제어 함으로써 표시를 행할 수 있다.
본 실시예에서는, TFT들을 서로 인접하게 형성하고, 예를 들면 일반적인 4트랜지스터-1커패시터 구조를 갖는 전류제어회로를 형성하여도 된다. 그 구조의 최종단 트랜지스터들 중 하나는 도 6에 나타낸 TFT이고, 유기 일렉트로루미네슨트(EL) 소자를 구동하여도 된다. 예를 들면, 상기의 ITO막을 드레인 전극의 역할을 하는 TFT를 사용하여도 된다. 그리고, 드레인 전극으로부터 연장된 ITO막의 30㎛×90㎛의 부분에 전하주입층과 발광층으로 이루어진 유기 EL소자를 형성하여도 된다. 이렇게 해서, EL소자를 사용하는 표시장치를 형성 할 수 있다.
(실시예8)
실시예4의 표시 소자와 TFT는 이차원으로 배열된다. 예를 들면, 사각형의 짧은 변 방향으로 40㎛ 및 장변방향으로 120㎛의 간격으로, 각각 약30㎛×l15㎛의 크기를 갖는 7425×1790화소들이 배열된다. 그 화소들은, 실시예4의 액정 셀이나 EL소자등의 표시 소자와, TFT를 포함한다. 1790개의 게이트선은, 장변방향으로 7425개의 TFT의 게이트 전극을 관통한다. 7425개의 신호선들은, 1790개의 TFT의 소스 전극이 아모퍼스 산화물 반도체막으로부터 5㎛ 비어져 나온 부분을 짧은 변 방향으로 관통한다. 그리고, 게이트 드라이버 회로에 게이트선들이 접속된다. 신호선들은 소스 드라이버 회로에 접속된다. 액정표시 소자일 경우, 액정표시 소자와 같은 크기를 갖는 칼라필터는, 약 211인치당 화소(ppi)를 갖는 A4사이즈의 액티브 매트릭스형 칼라화상 표시장치를 제조하기 위해 액정표시 소자 상에 적절하게 설치되어도 된다. 칼라필터에서, 적색, 녹색 및 청색(RGB)은, 장변 방향으로 반복된다.
EL소자의 경우에도, EL소자에 포함되는 2개의 TFT 중 제１TFT의 게이트 전극은 게이트선에 접속되고, 제 2 TFT의 소스 전극은 신호선에 접속된다. EL소자의 장변방향으로 RGB의 발광 파장을 반복시킨다. 이렇게 하여, 상기 액정표시 소자와 같은 해상도의 발광형 칼라 화상표시장치를 제조할 수 있다.
액티브 매트릭스를 구동하는 드라이버 회로는, 본 발명에 따른 화소 TFT와 같은 TFT나, 기존의 IC칩을 구비하여도 된다.
본 발명을 예시적 실시예들을 참조하여 기재하였지만, 본 발명은 상기 개시된 예시적 실시예들에 한정되지 않는다는 것을 알 것이다. 아래의 청구항의 범위는, 모든 변형, 동등한 구조 및 기능을 포함하도록 아주 넓게 해석해야 한다.
본 출원은 2007년 9월 26일에 출원된 일본특허출원 제2007-249231호와 2008년 9월 1일에 출원된 일본특허출원 제2008-223480호의 이점을 청구하고, 이것들이 전체에 있어서 참고로 포함된다.

Claims (19)

  1. 전계 효과형 트랜지스터의 제조 방법으로서,
    산화물 반도체층(13) 위에 수증기 투과 가능 절연층(14,17,17”)을 형성한 후에, 수분을 포함하는 분위기에서 어닐링을 행하여서 상기 산화물 반도체층의 전기도전율을 증대시키는 어닐링 단계를 포함하고, 여기서, 상기 어닐링 단계에서의 수증기압은, 어닐링 온도에서 1기압에서의 공기에 있어서의 포화 수증기압보다도 높은, 전계 효과형 트랜지스터의 제조 방법.
  2. 제 1 항에 있어서,
    상기 수증기 투과 가능 절연층은, 게이트 절연층(14) 및 보호층(17,17”) 중 적어도 한쪽인, 전계 효과형 트랜지스터의 제조 방법.
  3. 제 1 항에 있어서,
    기판 위에 소스 전극(11) 및 드레인 전극(12)을 형성하는 단계;
    상기 소스 전극 및 드레인 전극이 형성된 기판 위에 상기 산화물 반도체층(13)을 형성하는 단계;
    상기 산화물 반도체층 위에, 상기 수증기 투과 가능 절연층으로서 게이트 수증기 투과 가능 절연층(14)을 형성하는 단계;
    상기 게이트 수증기 투과 가능 절연층 위에 게이트 전극(15)을 형성하는 단계; 및
    상기 수분을 포함하는 분위기에서 상기 어닐링을 행하는 단계를 포함하는, 전계 효과형 트랜지스터의 제조 방법.
  4. 제 1 항에 있어서,
    기판 위에 상기 산화물 반도체층(13)을 형성하는 단계;
    상기 산화물 반도체층 위에, 상기 수증기 투과 가능 절연층으로서 게이트 수증기 투과 가능 절연층(14)을 형성하는 단계;
    상기 게이트 수증기 투과 가능 절연층 위에 게이트 전극(15)을 형성하는 단계; 및
    상기 수분을 포함하는 분위기에서 상기 어닐링을 행하는 단계를 포함하는, 전계 효과형 트랜지스터의 제조 방법.
  5. 제 3 항에 있어서,
    상기 게이트 전극은, 수증기 투과성이 낮은 금속으로 이루어진, 전계 효과형 트랜지스터의 제조 방법.
  6. 제 1 항에 있어서,
    기판 위에 게이트 전극(15)을 형성하는 단계;
    상기 게이트 전극이 형성된 기판 위에 게이트 절연층(14)을 형성하는 단계;
    상기 게이트 절연층 위에 상기 산화물 반도체층(13)을 형성하는 단계;
    상기 산화물 반도체층 위에 보호층(17)을 형성하는 단계;
    상기 보호층에 콘택트홀을 형성하는 단계; 및
    상기 수분을 포함하는 분위기에서 상기 어닐링을 행하는 단계를 포함하고,
    상기 보호층이, 상기 산화물 반도체층과 접하는 상기 수증기 투과 가능 절연층으로서의 산화물 수증기 투과 가능 절연층 부분(17”)과, 그 위에 중첩된 수증기 투과성이 낮은 재료부분(17’)을, 포함하는 적층구조를 갖는, 전계 효과형 트랜지스터의 제조 방법.
  7. 제 6 항에 있어서,
    상기 수분을 포함하는 분위기에서 상기 어닐링을 행하는 단계 전에, 소스 전극 및 드레인 전극이 형성되고,
    상기 소스 전극 및 상기 드레인 전극의 재료는, 수증기 투과성을 갖는, 전계 효과형 트랜지스터의 제조 방법.
  8. 제 1 항에 있어서,
    기판 위에 게이트 전극(15)을 형성하는 단계;
    상기 게이트 전극이 형성된 기판 위에 게이트 절연층(14)을 형성하는 단계;
    상기 게이트 절연층 위에 상기 산화물 반도체층을 형성하는 단계;
    상기 산화물 반도체층 위에, 상기 수증기 투과 가능 절연층으로서 보호층(17)을 형성하는 단계;
    상기 보호층 위에 채널 커버(18)를 형성하는 단계; 및
    수분을 포함하는 분위기에서 상기 어닐링을 행하는 단계를 포함하는, 전계 효과형 트랜지스터의 제조 방법.
  9. 제 1 항에 있어서,
    기판 위에 게이트 전극(15)을 형성하는 단계;
    상기 게이트 전극이 형성된 기판 위에 게이트 절연층(14)을 형성하는 단계;
    상기 게이트 절연층 위에, 투명산화물 도전체로 이루어진 소스 전극(11) 및 드레인 전극(12)을 형성하는 단계;
    상기 소스 전극 및 드레인 전극이 형성된 상기 게이트 전극 위에, 상기 산화물 반도체층(13)을 형성하는 단계;
    상기 산화물 반도체층 위에, 상기 수증기 투과 가능 절연층으로서 보호층(17)을 형성하는 단계;
    상기 보호층 위에 채널 커버(18)를 형성하는 단계; 및
    수분을 포함하는 분위기에서 상기 어닐링을 행하는 단계를 포함하는, 전계 효과형 트랜지스터의 제조 방법.
  10. 제 8 항에 있어서,
    상기 채널 커버는, 수증기 투과성이 낮은 재료로 이루어진, 전계 효과형 트랜지스터의 제조 방법.
  11. 제 1 항에 있어서,
    상기 수분은, 물, 중수, 수증기 또는 중수 수증기인, 전계 효과형 트랜지스터의 제조 방법.
  12. 제 1 항에 있어서,
    상기 산화물 반도체층은, In, Ga 및 Zn을 함유한 아모퍼스 산화물 재료로 이루어진, 전계 효과형 트랜지스터의 제조 방법.
  13. 제 1 항에 있어서,
    상기 수분을 포함하는 분위기에서 어닐링 하는 단계는, 100℃이상 500℃미만에서 행해지는, 전계 효과형 트랜지스터의 제조 방법.
  14. 제 1 항에 있어서,
    상기 산화물 반도체 위에 형성된 상기 수증기 투과 가능 절연층은, 산화물절연층인, 전계 효과형 트랜지스터의 제조 방법.
  15. 산화물 반도체층 위에 형성된 수증기 투과 가능 절연층을 포함하여 기판(10) 위에 형성된 소스 전극(11), 드레인 전극(12), 산화물 반도체층(13), SiOx가 형성된 수증기 투과 가능 절연층(14) 및 게이트 전극(15)을 갖는 전계 효과형 트랜지스터로서,
    상기 산화물 반도체층(13)은, 상기 소스 전극 및 상기 드레인 전극 각각에 인접하고, H 원자 증가에 따라 채널 영역에 대하여 캐리어 응집을 증대시키는 영역을 포함하는 전계 효과형 트랜지스터.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
KR1020107008452A 2007-09-26 2008-09-25 산화물 반도체 전계 효과형 트랜지스터의 제조 방법 KR101144134B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007249231 2007-09-26
JPJP-P-2007-249231 2007-09-26
JP2008223480A JP5354999B2 (ja) 2007-09-26 2008-09-01 電界効果型トランジスタの製造方法
JPJP-P-2008-223480 2008-09-01
PCT/JP2008/067877 WO2009041713A2 (en) 2007-09-26 2008-09-25 Method for manufacturing an oxide semiconductor field-effect transistor

Publications (2)

Publication Number Publication Date
KR20100061555A KR20100061555A (ko) 2010-06-07
KR101144134B1 true KR101144134B1 (ko) 2012-05-24

Family

ID=40512011

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107008452A KR101144134B1 (ko) 2007-09-26 2008-09-25 산화물 반도체 전계 효과형 트랜지스터의 제조 방법

Country Status (7)

Country Link
US (1) US8110436B2 (ko)
EP (1) EP2206155B1 (ko)
JP (1) JP5354999B2 (ko)
KR (1) KR101144134B1 (ko)
CN (1) CN101809748B (ko)
TW (1) TWI389216B (ko)
WO (1) WO2009041713A2 (ko)

Families Citing this family (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5305696B2 (ja) * 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置
JP2010263182A (ja) 2009-04-10 2010-11-18 Toppan Printing Co Ltd 薄膜トランジスタおよび画像表示装置
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR102011616B1 (ko) 2009-06-30 2019-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101810699B1 (ko) 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR101904811B1 (ko) 2009-07-24 2018-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102097932B1 (ko) 2009-07-31 2020-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
KR20190141791A (ko) * 2009-07-31 2019-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5663231B2 (ja) * 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
TWI528527B (zh) * 2009-08-07 2016-04-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
TWI559501B (zh) * 2009-08-07 2016-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP2011071476A (ja) * 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
WO2011027702A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
KR101746198B1 (ko) * 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
WO2011027664A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR20230066115A (ko) * 2009-09-04 2023-05-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
KR101672072B1 (ko) 2009-09-04 2016-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011027656A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR102009813B1 (ko) * 2009-09-16 2019-08-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
KR102157249B1 (ko) * 2009-09-16 2020-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101809759B1 (ko) * 2009-09-24 2018-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자 및 그 제조 방법
WO2011037213A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101763959B1 (ko) 2009-10-08 2017-08-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 및 전자 기기
WO2011043206A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102549638B (zh) 2009-10-09 2015-04-01 株式会社半导体能源研究所 发光显示器件以及包括该发光显示器件的电子设备
KR20240042253A (ko) * 2009-10-29 2024-04-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104867982B (zh) * 2009-10-30 2018-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
KR101082254B1 (ko) 2009-11-04 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR101073272B1 (ko) 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시 장치의 제조 방법
WO2011055660A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011058913A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103151266B (zh) 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法
KR101811999B1 (ko) 2009-11-20 2017-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101662359B1 (ko) 2009-11-24 2016-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 셀을 포함하는 반도체 장치
KR101082174B1 (ko) 2009-11-27 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
CN102648490B (zh) 2009-11-30 2016-08-17 株式会社半导体能源研究所 液晶显示设备、用于驱动该液晶显示设备的方法、以及包括该液晶显示设备的电子设备
KR102462239B1 (ko) * 2009-12-04 2022-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101511076B1 (ko) * 2009-12-08 2015-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011074590A1 (en) * 2009-12-17 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, measurement apparatus, and measurement method of relative permittivity
EP3550604A1 (en) 2009-12-25 2019-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2519972B1 (en) * 2009-12-28 2019-06-12 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
JP5844030B2 (ja) * 2010-01-14 2016-01-13 富士フイルム株式会社 電界効果型トランジスタの製造方法、表示装置の製造方法、ｘ線撮像装置の製造方法及び光センサの製造方法
US8780629B2 (en) 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8415731B2 (en) 2010-01-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor storage device with integrated capacitor and having transistor overlapping sections
WO2011096286A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor and semiconductor device
WO2011099342A1 (en) * 2010-02-10 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
KR101939713B1 (ko) 2010-02-19 2019-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN106340542A (zh) 2010-02-26 2017-01-18 株式会社半导体能源研究所 制造半导体装置的方法
JP5560064B2 (ja) * 2010-03-03 2014-07-23 富士フイルム株式会社 Ｉｇｚｏ系アモルファス酸化物薄膜の製造方法及びそれを用いた電界効果型トランジスタの製造方法
WO2011114866A1 (en) 2010-03-17 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US8906739B2 (en) 2010-04-06 2014-12-09 Sharp Kabushiki Kaisha Thin film transistor substrate and method for manufacturing same
WO2011126076A1 (ja) * 2010-04-09 2011-10-13 大日本印刷株式会社 薄膜トランジスタ基板
EP2579237A4 (en) * 2010-05-24 2017-10-11 Sharp Kabushiki Kaisha Thin film transistor substrate and method for producing same
JP5579848B2 (ja) * 2010-06-21 2014-08-27 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8541053B2 (en) * 2010-07-08 2013-09-24 Molecular Imprints, Inc. Enhanced densification of silicon oxide layers
TWI555128B (zh) 2010-08-06 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8530273B2 (en) * 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
JP2012114245A (ja) * 2010-11-25 2012-06-14 Lg Display Co Ltd 薄膜トランジスタ、表示装置用電極基板およびそれらの製造方法
JP2012114246A (ja) * 2010-11-25 2012-06-14 Lg Display Co Ltd 薄膜トランジスタおよび表示装置用電極基板の製造方法
JP5687885B2 (ja) * 2010-11-25 2015-03-25 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタおよび表示装置用電極基板の製造方法
JP2012142562A (ja) 2010-12-17 2012-07-26 Semiconductor Energy Lab Co Ltd 半導体記憶装置
JP5784479B2 (ja) * 2010-12-28 2015-09-24 株式会社半導体エネルギー研究所 半導体装置
US8912080B2 (en) 2011-01-12 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of the semiconductor device
TWI570809B (zh) 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI658516B (zh) 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
WO2012128030A1 (en) 2011-03-18 2012-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device, and manufacturing method of semiconductor device
WO2012133103A1 (ja) * 2011-03-30 2012-10-04 シャープ株式会社 アクティブマトリクス基板、表示装置、およびアクティブマトリクス基板の製造方法
CN102184864A (zh) * 2011-04-15 2011-09-14 福建华映显示科技有限公司 薄膜晶体管及其制造方法
KR101830170B1 (ko) * 2011-05-17 2018-02-21 삼성디스플레이 주식회사 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법, 산화물 반도체소자를 포함하는 표시 장치 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
JP5890251B2 (ja) * 2011-06-08 2016-03-22 株式会社半導体エネルギー研究所 通信方法
US9130044B2 (en) 2011-07-01 2015-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9178076B2 (en) * 2011-08-11 2015-11-03 Idemitsu Kosan Co., Ltd. Thin-film transistor
US8962386B2 (en) * 2011-11-25 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5856559B2 (ja) * 2011-12-02 2016-02-10 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物薄膜の製造方法
CN102651341B (zh) * 2012-01-13 2014-06-11 京东方科技集团股份有限公司 一种tft阵列基板的制造方法
US20130240875A1 (en) * 2012-03-14 2013-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20130111873A (ko) 2012-04-02 2013-10-11 단국대학교 산학협력단 박막 트랜지스터 표시판 제조 방법
CN102751333A (zh) * 2012-04-13 2012-10-24 友达光电股份有限公司 主动元件及其制造方法
US9379169B2 (en) * 2012-09-14 2016-06-28 Universal Display Corporation Very high resolution AMOLED display
JP6015389B2 (ja) 2012-11-30 2016-10-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6570817B2 (ja) 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 半導体装置
JP2015084418A (ja) 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
JP2016001712A (ja) 2013-11-29 2016-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9929279B2 (en) 2014-02-05 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6527416B2 (ja) * 2014-07-29 2019-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN105785684A (zh) * 2014-12-25 2016-07-20 业鑫科技顾问股份有限公司 薄膜晶体管基板、其制作方法及使用之液晶显示面板
CN107408579B (zh) * 2015-03-03 2021-04-02 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
US9773787B2 (en) 2015-11-03 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, or method for driving the semiconductor device
CN105676259B (zh) * 2016-01-27 2018-12-04 泉州市金太阳电子科技有限公司 一种基于二硫化钼晶体管的闪烁体探测器及其制作方法
US10490116B2 (en) 2016-07-06 2019-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and display system
TW201804613A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 氧化物半導體裝置
CN106371205A (zh) * 2016-08-31 2017-02-01 中山大学 一种可应用于近眼显示的柔性液晶透镜阵列
JP2020004861A (ja) * 2018-06-28 2020-01-09 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
CN111463272B (zh) * 2020-04-29 2021-08-10 中山大学 一种隧穿场效应晶体管结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060110967A1 (en) 2004-11-19 2006-05-25 Hon Hai Precision Ind. Co., Ltd. Land grid array connector without undesired engagement

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2923193B2 (ja) 1993-12-30 1999-07-26 キヤノン株式会社 光電変換素子の製造方法
JP3225268B2 (ja) 1997-09-18 2001-11-05 東京農工大学長 シリコン酸化物の改質方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2004235180A (ja) * 2003-01-28 2004-08-19 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4620046B2 (ja) * 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP4375560B2 (ja) * 2004-12-07 2009-12-02 セイコーエプソン株式会社 トランジスタ型強誘電体メモリの製造方法
CN100456440C (zh) * 2005-08-08 2009-01-28 统宝光电股份有限公司 高压水气退火的多晶硅薄膜晶体管组件的制作方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007109840A (ja) * 2005-10-13 2007-04-26 Ishikawajima Harima Heavy Ind Co Ltd 水蒸気アニール装置および水蒸気アニール方法
JP5376750B2 (ja) * 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
JP5395994B2 (ja) * 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP5386084B2 (ja) * 2005-11-18 2014-01-15 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP5196813B2 (ja) 2006-03-20 2013-05-15 キヤノン株式会社 アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ
JP2007311404A (ja) 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP2008277326A (ja) 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ
JP2009194351A (ja) 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
JP5294651B2 (ja) 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
JP5207885B2 (ja) 2008-09-03 2013-06-12 キヤノン株式会社 画素回路、発光表示装置及びそれらの駆動方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060110967A1 (en) 2004-11-19 2006-05-25 Hon Hai Precision Ind. Co., Ltd. Land grid array connector without undesired engagement

Also Published As

Publication number Publication date
WO2009041713A3 (en) 2009-07-09
US8110436B2 (en) 2012-02-07
US20100203673A1 (en) 2010-08-12
TW200937534A (en) 2009-09-01
JP5354999B2 (ja) 2013-11-27
JP2009099953A (ja) 2009-05-07
KR20100061555A (ko) 2010-06-07
WO2009041713A2 (en) 2009-04-02
CN101809748B (zh) 2012-07-04
TWI389216B (zh) 2013-03-11
CN101809748A (zh) 2010-08-18
EP2206155A2 (en) 2010-07-14
EP2206155B1 (en) 2013-11-06

Similar Documents

Publication Publication Date Title
KR101144134B1 (ko) 산화물 반도체 전계 효과형 트랜지스터의 제조 방법
US10714627B2 (en) Bottom gate type thin film transistor, method of manufacturing the same, and display apparatus
JP5196870B2 (ja) 酸化物半導体を用いた電子素子及びその製造方法
KR101142327B1 (ko) 산화물막을 채널에 사용한 전계 효과형 트랜지스터 및 그 제조 방법
KR101194255B1 (ko) 아모르포스 산화물 반도체 및 그 아모르포스 산화물 반도체를 사용한 박막트랜지스터
JP5196813B2 (ja) アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ
KR101092483B1 (ko) 산화물 반도체를 사용한 박막트랜지스터의 제조 방법
JP4332545B2 (ja) 電界効果型トランジスタ及びその製造方法
US11348948B2 (en) Manufacturing method of a display device
US20100065837A1 (en) Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP2008235871A (ja) 薄膜トランジスタの形成方法及び表示装置
KR20140046017A (ko) 박막 트랜지스터 및 그 제조 방법, 표시 장치, 이미지 센서, x 선 센서 그리고 x 선 디지털 촬영 장치
JP2007250982A (ja) 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP2009135380A (ja) 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
JP2007258223A (ja) 薄膜トランジスタ及び表示装置
KR20140045948A (ko) 박막 트랜지스터 및 그 제조 방법, 표시 장치, 이미지 센서, x 선 센서 그리고 x 선 디지털 촬영 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150424

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160425

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170424

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180425

Year of fee payment: 7