KR101983022B1

KR101983022B1 - 유기발광장치

Info

Publication number: KR101983022B1
Application number: KR1020120139509A
Authority: KR
Inventors: 정한욱; 박기수
Original assignee: 엘지디스플레이 주식회사
Priority date: 2012-12-04
Filing date: 2012-12-04
Publication date: 2019-05-28
Also published as: KR20140071668A

Abstract

본 발명은, 박막 트랜지스터 영역 및 발광 다이오드 영역을 포함하여 이루어지고, 상기 박막 트랜지스터 영역에는 제1 액티브층을 구비하는 제1 박막 트랜지스터 및 제2 액티브층을 구비하는 제2 박막 트랜지스터가 형성되어 있고, 상기 제1 액티브층 위쪽에는 상기 제1 액티브층과 오버랩되는 제1 컬러 필터가 형성되어 있는 것을 특징으로 하는 유기발광장치에 관한 것으로서,
본 발명에 따르면, TFT 영역에 컬러 필터를 형성하여 액티브층 내로 유입되는 광량을 최소화함으로써 박막 트랜지스터의 신뢰성 저하를 방지할 수 있다.

Description

유기발광장치{Organic Light Emitting Device}

본 발명은 유기발광장치에 관한 것으로서, 보다 구체적으로는 유기발광장치에 적용되는 박막 트랜지스터에 관한 것이다.

평판표시장치로서 현재까지는 액정표시장치(Liquid Crystal Display Device)가 널리 이용되었지만, 액정표시장치는 별도의 광원으로 백라이트가 필요하고, 밝기 및 명암비 등에서 기술적 한계가 있다. 이에, 자체발광이 가능하여 별도의 광원이 필요하지 않고, 밝기 및 명암비 등에서 상대적으로 우수한 유기발광장치(Organic Light Emitting Device)에 대한 관심이 증대되고 있다.

유기발광장치는 전자(electron)를 주입하는 음극(cathode)과 정공(hole)을 주입하는 양극(anode) 사이에 발광층이 형성된 구조를 가지며, 음극에서 발생된 전자 및 양극에서 발생된 정공이 발광층 내부로 주입되면 주입된 전자 및 정공이 결합하여 액시톤(exciton)이 생성되고, 생성된 액시톤이 여기상태(excited state)에서 기저상태(ground state)로 떨어지면서 발광을 일으킴으로써 화상을 표시하는 표시장치이다.

이하, 도면을 참조로 종래의 유기발광장치에 대해서 설명하기로 한다.

도 1은 종래의 유기발광장치의 개략적인 단면도이다.

도 1에서 알 수 있듯이, 종래의 유기발광장치는 TFT 영역 및 발광 다이오드 영역을 포함하여 이루어진다. 상기 TFT 영역에는 게이트 전극(12), 액티브층(16), 에치 스톱퍼(18), 소스 전극(20a), 및 드레인 전극(20b)을 포함하여 이루어진 박막 트랜지스터(Thin film transistor)가 형성되어 있다. 상기 발광 다이오드 영역에는 하부 전극(24), 발광부(28), 및 상부 전극(30)을 포함하여 이루어진 발광 다이오드가 형성되어 있다.

보다 구체적으로 설명하면, 종래의 유기발광장치는, 기판(10), 게이트 전극(12), 게이트 절연막(14), 액티브층(16), 에치 스톱퍼(18), 소스 전극(20a), 드레인 전극(20b), 보호막(22), 하부 전극(24), 뱅크층(26), 발광부(28), 및 상부 전극(30)을 포함하여 이루어진다.

상기 게이트 전극(12)은 상기 기판(10) 상에 패턴 형성되어 있고, 상기 게이트 절연막(14)은 상기 게이트 전극(12) 상에 형성되어 있다.

상기 액티브층(16)은 상기 게이트 전극(12)과 오버랩되면서 상기 게이트 절연막(14) 상에 형성되어 있고, 상기 에치 스톱퍼(18)는 상기 액티브층(16) 상에 형성되어 있다.

상기 소스 전극(20a)과 드레인 전극(20b)은 서로 마주하면서 상기 에치 스톱퍼(18) 상에 형성되어 있으며, 상기 소스 전극(20a)은 상기 액티브층(16)의 일 측과 연결되어 있고, 상기 드레인 전극(20b)은 상기 액티브층(16)의 타 측과 연결되어 있다.

상기 보호막(22)은 상기 소스 전극(20a)과 드레인 전극(20b) 상에 형성되어 있고, 상기 하부 전극(24)은 상기 보호막(22) 상에 형성되어 있다. 특히, 상기 하부 전극(24)은 상기 보호막(22)에 구비된 콘택홀을 통해서 상기 드레인 전극(20b)과 연결되어 있다.

상기 뱅크층(26)은 상기 박막 트랜지스터와 오버랩되면서 상기 보호막(22) 상에 형성되어 있다. 상기 뱅크층(26)에 의해서 상기 발광 다이오드 영역이 정의된다.

상기 발광부(28)는 상기 하부 전극(24) 상에 형성되어 있고, 상기 상부 전극(30)은 상기 발광부(28) 상에 형성되어 있다.

이와 같은 종래의 유기발광장치는 다음과 같은 문제점이 있다.

종래의 유기발광장치는 외부의 광 또는 발광부(28)에서 방출된 광이 화살표로 표시된 경로와 같은 다양한 경로를 통해서 상기 액티브층(16)으로 유입될 수 있다. 이와 같이 광이 액티브층(16)으로 유입되면 박막 트랜지스터의 신뢰성이 떨어지는 문제점이 있다.

특히 최근 들어 액티브층(16)으로서 산화물 반도체를 이용하는 방안에 대한 연구가 증가되고 있는데, 산화물 반도체를 상기 액티브층(16)의 재료로 이용할 경우 광에 의해 발생하는 상기와 같은 문제는 더욱 심각해진다.

구체적으로 설명하면, 산화물 반도체는 매우 얇은 두께의 나노미터 수준에서도 그 특성을 유지할 수 있고 비정질 실리콘에 비하여 전자 이동도가 월등히 우수하여 대면적화 및 고해상도에 유리한 반면에, 광에 노출될 경우 쉽게 그 특성이 저하되어 박막 트랜지스터의 Vth 값이 쉽게 변화되는 문제가 있다. 박막 트랜지스터의 Vth 값이 일정하게 유지되지 않으면 디스플레이 장치 내의 데이터 신호 오차가 발생 되어 결과적으로 휘도가 불균일하게 되는 문제가 있다.

본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 박막 트랜지스터의 Vth 값의 변화로 인한 신뢰성 저하 문제를 해소할 수 있는 유기발광장치를 제공하는 것을 목적으로 한다.

본 발명은 상기 목적을 달성하기 위해서, 박막 트랜지스터 영역 및 발광 다이오드 영역을 포함하여 이루어지고, 상기 박막 트랜지스터 영역에는 제1 액티브층을 구비하는 제1 박막 트랜지스터 및 제2 액티브층을 구비하는 제2 박막 트랜지스터가 형성되어 있고, 상기 제1 액티브층 위쪽에는 상기 제1 액티브층과 오버랩되는 제1 컬러 필터가 형성되어 있는 것을 특징으로 하는 유기발광장치를 제공한다.

이상과 같은 본 발명에 따르면 다음과 같은 효과가 있다.

본 발명의 일 실시예에 따르면, TFT 영역에 컬러 필터를 형성하여 액티브층 내로 유입되는 광량을 최소화함으로써 박막 트랜지스터의 신뢰성 저하를 방지할 수 있다.

특히, 본 발명의 다른 실시예에 따르면, TFT 영역에 형성되는 복수 개의 박막 트랜지스터별로 그 특성에 따라 각각의 박막 트랜지스터에 구비된 액티브층 위쪽에 컬러 필터를 형성하지 않을 수도 있고, 컬러 필터를 형성할 수도 있고, 컬러 필터의 두께를 상이하게 조절할 수도 있어, 각각의 박막 트랜지스터의 Vth 값이 정상 Vth 범위 내에 있도록 할 수 있다.

도 1은 종래의 유기발광장치의 개략적인 단면도이다.
도 2는 본 발명의 일 실시예에 따른 유기발광장치의 개략적인 단면도이다.
도 3(a) 내지 도 3(c)는 포지티브 바이어스 절대값에 비하여 네거티브 바이어스 절대값이 큰 경우에 있어서의 시간에 따른 문턱 전압(Vth) 변화를 보여주는 도면이다.
도 4(a) 내지 도 4(c)는 네거티브 바이어스 절대값에 비하여 포지티브 바이어스 절대값이 큰 경우에 있어서의 시간에 따른 문턱 전압(Vth) 변화를 보여주는 도면이다.
도 5는 본 발명의 다른 실시예에 따른 유기발광장치의 회로도이다.
도 6은 본 발명의 다른 실시예에 따른 유기발광장치의 개략적인 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 유기발광장치의 개략적인 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 유기발광장치의 회로도이다.
도 9(a) 내지 도 9(c)는 각각의 스위칭 박막 트랜지스터별 바이어스 절대값 및 펄스 폭을 보여주는 도면이다.

본 명세서에서 기술되는 "상에"라는 용어는 어떤 구성이 다른 구성의 바로 상면 또는 바로 하면에 형성되는 경우 뿐만 아니라 이들 구성들 사이에 제3의 구성이 개재되는 경우까지 포함하는 것을 의미한다.

이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다.

도 2는 본 발명의 일 실시예에 따른 유기발광장치의 개략적인 단면도이다.

도 2에서 알 수 있듯이, 본 발명의 일 실시예에 따른 유기발광장치는 박막트랜지스터 영역(이하, 'TFT 영역'으로 약칭함) 및 발광 다이오드 영역을 포함하여 이루어지며, 이와 같은 TFT 영역 및 발광 다이오드 영역의 조합에 의해서 하나의 화소가 정의될 수 있다.

상기 TFT 영역에는 게이트 전극(120), 액티브층(160), 에치 스톱퍼(180), 소스 전극(200a), 및 드레인 전극(200b)을 포함하여 이루어진 박막 트랜지스터(Thin film transistor) 및 컬러 필터(240)가 형성되어 있다. 상기 TFT 영역에는 복수 개의 박막 트랜지스터가 형성되는데, 도 2에는 편의상 하나의 박막 트랜지스터만을 도시하였다.

상기 발광 다이오드 영역에는 하부 전극(280), 발광부(320), 및 상부 전극(340)을 포함하여 이루어진 발광 다이오드 및 컬러 필터(240)가 형성되어 있다.

보다 구체적으로 설명하면, 본 발명의 일 실시예에 따른 유기발광장치는, 기판(100), 게이트 전극(120), 게이트 절연막(140), 액티브층(160), 에치 스톱퍼(180), 소스 전극(200a), 드레인 전극(200b), 보호막(220), 컬러 필터(240), 평탄화층(260), 하부 전극(280), 뱅크층(300), 발광부(320), 및 상부 전극(340)을 포함하여 이루어진다.

상기 기판(100)은 유리가 주로 이용되지만, 구부리거나 휠 수 있는 투명한 플라스틱, 예로서, 폴리이미드가 이용될 수 있다. 폴리이미드를 상기 기판(100)의 재료로 이용할 경우에는, 상기 기판(100) 상에서 고온의 증착 공정이 이루어짐을 감안할 때, 고온에서 견딜 수 있는 내열성이 우수한 폴리이미드가 이용될 수 있다.

상기 게이트 전극(120)은 상기 기판(100) 상에 패턴 형성되어 있다. 상기 게이트 전극(120)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다.

상기 게이트 절연막(140)은 상기 게이트 전극(120) 상에 형성되어 있어, 상기 게이트 전극(120)을 상기 액티브층(160)으로부터 절연시킨다. 상기 게이트 절연막(140)은 실리콘 산화물 또는 실리콘 질화물과 같은 무기계 절연물질로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 포토아크릴(Photo acryl) 또는 벤조사이클로부텐(BCB) 등과 같은 유기계 절연물질로 이루어질 수도 있다.

상기 액티브층(160)은 상기 게이트 절연막(140) 상에 패턴 형성되어 있다. 상기 액티브층(160)은 상기 게이트 전극(120)과 오버랩되도록 형성되어 있다. 상기 액티브층(160)은 In-Ga-Zn-O(IGZO)와 같은 산화물 반도체로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 실리콘계 반도체로 이루어질 수도 있다.

상기 에치 스톱퍼(180)는 상기 액티브층(160) 상에 패턴 형성되어 있다. 상기 에치 스톱퍼(180)는 상기 소스 전극(200a) 및 드레인 전극(200b)의 패터닝을 위한 에칭 공정시 상기 액티브층(160)의 채널영역이 에칭되는 것을 방지하는 역할을 한다. 상기 에치 스톱퍼(180)는 실리콘 산화물 또는 실리콘 질화물과 같은 무기계 절연물질로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 상기 에치 스톱퍼(180)는 경우에 따라서 생략하는 것도 가능하다.

상기 소스 전극(200a) 및 드레인 전극(200b)은 서로 마주하면서 상기 에치 스톱퍼(180) 상에 패턴 형성되어 있다. 상기 소스 전극(200a)은 상기 에치 스톱퍼(180) 상에서부터 상기 액티브층(160)의 일 측 방향으로 연장되면서 상기 액티브층(160)과 연결되어 있다. 상기 드레인 전극(200b)은 상기 에치 스톱퍼(180) 상에서부터 상기 액티브층(160)의 타 측 방향으로 연장되면서 상기 액티브층(160)과 연결되어 있다. 상기 소스 전극(200a) 및 드레인 전극(200b)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다.

상기 보호막(220)은 상기 소스 전극(200a) 및 드레인 전극(200b) 상에 형성되어 있다. 상기 보호막(220)은 실리콘 산화물 또는 실리콘 질화물과 같은 무기계 절연물질로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 포토아크릴(Photo acryl) 또는 벤조사이클로부텐(BCB) 등과 같은 유기계 절연물질로 이루어질 수도 있다.

상기 컬러 필터(240)는 상기 보호막(220) 상에 형성되어 있다.

상기 컬러 필터(240)는 TFT 영역에 형성되어, 보다 구체적으로는 상기 액티브층(180)과 오버랩되도록 형성되어, 상기 액티브층(180) 내로 광이 유입되는 것을 방지하는 역할을 한다. 이와 같은 컬러 필터(240)는 적어도 상기 소스 전극(200a)과 드레인 전극(200b) 사이의 이격 공간을 덮도록 형성된다.

상기 컬러 필터(240)는 특정 파장의 광만을 투과시키고 나머지 파장의 광은 차단하므로, 상기 컬러 필터(240)를 상기 액티브층(180)과 오버랩되도록 형성할 경우 상기 액티브층(180) 내로 유입되는 광량이 최소화되어 박막 트랜지스터의 신뢰성 저하를 방지할 수 있다.

상기 컬러 필터(240)는 적색, 녹색, 및 청색 중 어느 하나의 컬러 필터로 이루어질 수 있는데, 적색 컬러 필터를 이용하는 것이 바람직할 수 있다. 왜냐하면, 상기 액티브층(180)은 단파장의 광에 의해서는 쉽게 영향을 받지만 장파장의 광에 의해서는 쉽게 영향을 받지 않기 때문이다. 따라서, 상기 TFT 영역에 형성되는 컬러 필터(240)는 적색 화소, 녹색 화소, 및 청색 화소 모두에서 동일한 컬러 필터, 예로서, 적색 컬러 필터로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.

상기 컬러 필터(240)는 발광 다이오드 영역에도 형성될 수 있다. 이 경우는, 상기 발광부(320)에서 발광된 광이 상기 컬러 필터(240)를 경유하여 상기 기판(100) 방향으로 방출되는 소위 바텀 에미션(Bottom Emission) 방식으로 적용된다.

상기 발광 다이오드 영역에 형성되는 컬러 필터(240)는 화소 별로 적색 컬러 필터, 녹색 컬러 필터, 또는 청색 컬러 필터로 이루어진다. 따라서, 만약, 상기 TFT 영역에 형성되는 컬러 필터(240)가 적색 컬러 필터로 이루어진 경우, 적색 화소에서는 TFT 영역에 형성되는 컬러 필터(240)와 발광 다이오드 영역에 형성되는 컬러 필터(240)가 서로 동일한 컬러 필터로 이루어지지만, 녹색 및 청색 화소에서는 TFT 영역에 형성되는 컬러 필터(240)와 발광 다이오드 영역에 형성되는 컬러 필터(240)가 서로 상이한 컬러 필터로 이루어진다.

한편, 본 발명이 탑 에미션(Top Emission) 방식으로 적용될 경우 상기 발광 다이오드 영역에는 컬러 필터(240)가 형성되지 않을 수 있으며, 또한, 본 발명이 바텀 에미션(Bottom Emission) 방식으로 적용된다 하더라도 상기 발광부(320)에서 화소 별로 상이한 색상의 광을 발광할 경우 상기 발광 다이오드 영역에 컬러 필터(240)를 형성하지 않을 수 있다.

상기 평탄화층(260)은 상기 컬러 필터(240) 상에 형성되어, 유기발광장치의 표면 단차를 줄이는 역할을 한다. 이와 같은 평탄화층(260)은 포토아크릴(Photo acryl) 또는 벤조사이클로부텐(BCB) 등과 같은 유기계 절연물질로 이루어질 수 있다.

상기 하부 전극(280)은 상기 평탄화층(260) 상에 패턴 형성되어 있다. 이와 같은 하부 전극(280)은 상기 평탄화층(260) 및 보호막(220)에 구비된 콘택홀을 통해서 상기 드레인 전극(200b)과 연결되어 있다. 상기 하부 전극(280)은 본 발명이 탑 에미션(Top Emission) 방식으로 적용될 경우에는 불투명 도전물로 이루어지고, 본 발명이 바텀 에미션(Bottom Emission) 방식으로 적용될 경우에는 투명 도전물로 이루어진다.

상기 뱅크층(300)은 상기 평탄화층(260) 상에 형성되어 있다. 구체적으로, 상기 뱅크층(300)은 상기 박막 트랜지스터와 오버랩되도록 패턴 형성되어 있으며, 이와 같은 뱅크층(300)에 의해서 상기 발광 다이오드 영역이 정의된다. 상기 뱅크층(300)은 유기절연물질, 예를 들면 폴리이미드(polyimide), 포토아크릴(Photo acryl), 또는 벤조사이클로부텐(BCB)으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.

상기 발광부(320)는 상기 하부 전극(280) 상에 형성되어 있다. 상기 발광부(320)는 도시하지는 않았지만, 정공주입층, 정공수송층, 유기발광층, 전자수송층, 및 전자주입층이 차례로 적층된 구조로 형성될 수 있다. 다만, 상기 정공주입층, 정공수송층, 전자수송층 및 전자주입층 중 하나 또는 둘 이상의 층은 생략이 가능하다. 상기 유기발광층은 화소 별로 동일한 색, 예로서 화이트(white)의 광을 발광하도록 형성될 수도 있고, 화소 별로 상이한 색, 예로서, 적색, 녹색, 또는 청색의 광을 발광하도록 형성될 수도 있다.

상기 상부 전극(340)은 상기 발광부(320) 상에 형성되어 있다. 상기 상부 전극(340)은 화소 별로 구분되지 않고 전체 화소에 공통되는 전극 형태로 형성될 수 있다. 즉, 상기 상부 전극(340)은 상기 발광부(320) 뿐만 아니라 상기 뱅크층(300) 상에도 형성될 수 있다. 상기 상부 전극(340)은 본 발명이 탑 에미션(Top Emission) 방식으로 적용될 경우에는 투명 도전물로 이루어지고, 본 발명이 바텀 에미션(Bottom Emission) 방식으로 적용될 경우에는 불투명 도전물로 이루어진다.

이상과 같이, 본 발명의 일 실시예에 따르면, TFT 영역에 컬러 필터(240)를 형성하여 액티브층(180) 내로 유입되는 광량을 최소화함으로써 박막 트랜지스터의 신뢰성 저하를 방지할 수 있다. 이하에서 언급되는 컬러 필터(240)는 그 앞에 "발광 다이오드 영역에 형성되는"의 수식이 없는 경우 TFT 영역에 형성되는 컬러 필터(240)를 의미한다.

그러나, 박막 트랜지스터에는 스타트 전압(Vst)으로서 포지티브 바이어스(Positive Bias)가 인가되는 경우도 있고 네거티브 바이어스(Negative Bias)가 인가되는 경우도 있는데, 인가되는 바이어스 값에 따라서 상기 컬러 필터(240)를 형성할 경우 박막 트랜지스터의 신뢰성이 향상될 수도 있고 오히려 박막 트랜지스터의 신뢰성이 더 떨어질 수 있다. 이하, 이에 대해서 도면을 참조로 보다 상세히 설명하기로 한다.

도 3(a) 내지 도 3(c)는 포지티브 바이어스 절대값에 비하여 네거티브 바이어스 절대값이 큰 경우에 있어서의 시간에 따른 문턱 전압(Vth) 변화를 보여주는 도면이다.

도 3(a)는 스타트 전압(Vst)의 구동 파형을 도시한 것으로서, 포지티브 바이어스가 인가되는 경우, 즉, 게이트 온(on) 시의 Vst(Vst_high)가 2V이고, 네거티브 바이어스가 인가되는 경우, 즉, 게이트 오프(off) 시의 Vst(Vst_low)가 -20V인 경우이다.

도 3(b)는 컬러 필터가 형성되지 않아서 액티브층(180) 내로 광이 유입되는 상태에서 도 3(a)와 같은 Vst가 인가된 경우의 시간에 따른 Vth 변화를 보여주는 그래프이다. 특히, 도 3(b)에서 ① 곡선은 포지티브 바이어스가 인가된 경우의 시간에 따른 Vth의 변화 곡선이고, ② 곡선은 네거티브 바이어스가 인가된 경우의 시간에 따른 Vth의 변화 곡선이고, ③ 곡선은 ① 곡선과 ② 곡선의 평균 곡선이다.

도 3(b)에서 알 수 있듯이, 포지티브 바이어스가 인가된 경우의 Vth 절대값보다 네거티브 바이어스가 인가된 경우의 Vth 절대값이 훨씬 크게 되어, 평균 Vth 값은 정상 Vth 범위(도면에서 빗금친 박스 영역)를 벗어나게 된다.

도 3(c)는 컬러 필터를 형성함으로써 액티브층(180) 내로 광의 유입이 최소화되는 상태에서 도 3(a)와 같은 Vst가 인가된 경우의 시간에 따른 Vth 변화를 보여주는 그래프이다. 도 3(c)에서 ① 곡선은 포지티브 바이어스가 인가된 경우의 시간에 따른 Vth의 변화 곡선이고, ② 곡선은 네거티브 바이어스가 인가된 경우의 시간에 따른 Vth의 변화 곡선이고, ③ 곡선은 ① 곡선과 ② 곡선의 평균 곡선이다.

도 3(c)에서 알 수 있듯이, 도 3(b)와 비교할 때 포지티브 바이어스가 인가된 경우의 Vth 절대값은 큰 변화가 없지만, 네거티브 바이어스가 인가된 경우의 Vth 절대값은 큰 변화가 있다. 즉, 네거티브 바이어스가 인가된 경우의 Vth 절대값은 도 3(b)에 비하여 줄어들게 됨을 알 수 있다. 다시 말하면, 도 3(c)의 ① 곡선과 도 3(b)의 ① 곡선 사이에는 큰 차이가 없지만, 도 3(c)의 ② 곡선과 도 3(b)의 ② 곡선 사이에는 큰 차이가 있다. 따라서, 평균 Vth 값은 정상 Vth 범위(도면에서 빗금친 박스 영역) 내에 있게 된다.

이상의 도 3(a) 내지 도 3(c)에서 알 수 있듯이, 포지티브 바이어스 값에 비하여 네거티브 바이어스 값이 큰 경우에는, 컬러 필터를 형성함으로써 네거티브 바이어스가 인가된 경우의 Vth 하강 폭을 줄임으로써 평균 Vth 값을 정상 Vth 범위 내로 유지할 수 있다.

도 4(a) 내지 도 4(c)는 네거티브 바이어스 절대값에 비하여 포지티브 바이어스 절대값이 큰 경우에 있어서의 시간에 따른 문턱 전압(Vth) 변화를 보여주는 도면이다.

도 4(a)는 스타트 전압(Vst)의 구동 파형을 도시한 것으로서, 포지티브 바이어스가 인가되는 경우, 즉, 게이트 온(on) 시의 Vst(Vst_high)가 20V이고, 네거티브 바이어스가 인가되는 경우, 즉, 게이트 오프(off) 시의 Vst(Vst_low)가 -2V인 경우이다.

도 4(b)는 컬러 필터를 형성하지 않아서 액티브층(180) 내로 광이 유입되는 상태에서 도 4(a)와 같은 Vst가 인가된 경우의 시간에 따른 Vth 변화를 보여주는 그래프이다. 특히, 도 4(b)에서 ① 곡선은 포지티브 바이어스가 인가된 경우의 시간에 따른 Vth의 변화 곡선이고, ② 곡선은 네거티브 바이어스가 인가된 경우의 시간에 따른 Vth의 변화 곡선이고, ③ 곡선은 ① 곡선과 ② 곡선의 평균 곡선이다.

도 4(b)에서 알 수 있듯이, 포지티브 바이어스가 인가된 경우의 Vth 절대값과 네거티브 바이어스가 인가된 경우의 Vth 절대값 사이에 큰 차이는 없게 되어, 평균 Vth 값은 정상 Vth 범위(도면에서 빗금친 박스 영역) 내에 있다.

도 4(c)는 컬러 필터를 형성함으로써 액티브층(180) 내로 광의 유입이 최소화되는 상태에서 도 4(a)와 같은 Vst가 인가된 경우의 시간에 따른 Vth 변화를 보여주는 그래프이다. 도 4(c)에서 ① 곡선은 포지티브 바이어스가 인가된 경우의 시간에 따른 Vth의 변화 곡선이고, ② 곡선은 네거티브 바이어스가 인가된 경우의 시간에 따른 Vth의 변화 곡선이고, ③ 곡선은 ① 곡선과 ② 곡선의 평균 곡선이다.

도 4(c)에서 알 수 있듯이, 도 4(b)와 비교할 때 포지티브 바이어스가 인가된 경우의 Vth 절대값은 큰 변화가 없지만, 네거티브 바이어스가 인가된 경우의 Vth 절대값은 큰 변화가 있다. 즉, 네거티브 바이어스가 인가된 경우의 Vth 절대값은 도 4(b)에 비하여 줄어들게 됨을 알 수 있다. 다시 말하면, 도 4(c)의 ① 곡선과 도 4(b)의 ① 곡선 사이에는 큰 차이가 없지만, 도 4(c)의 ② 곡선과 도 4(b)의 ② 곡선 사이에는 큰 차이가 있다. 따라서, 평균 Vth 값은 정상 Vth 범위(도면에서 빗금친 박스 영역)를 벗어나게 된다.

이상의 도 4(a) 내지 도 4(c)에서 알 수 있듯이, 네거티브 바이어스 절대값에 비하여 포지티브 바이어스 절대값이 큰 경우에는, 컬러 필터를 형성하지 않을 경우 평균 Vth 값이 정상 Vth 범위 내로 유지되고 컬러 필터를 형성하게 되면 오히려 평균 Vth 값이 정상 Vth 범위를 벗어나게 된다.

이상의 도 3(a)~(c) 및 도 4(a)~(c)를 참조하면, 광에 의한 Vth 값의 변화는 인가되는 바이어스(Bias)에 따라 상이하게 됨을 알 수 있다. 즉, 포지티브 바이어스(Positive Bias)를 인가하는 경우에는 광에 의한 Vth 값의 변화가 없거나 미미한 반면에 네거티브 바이어스(Negative Bias)를 인가하는 경우에는 광에 의한 Vth 값의 변화가 크게 된다. 따라서, 컬러 필터를 형성한 경우에 있어서, 포지티브 바이어스를 인가하는 경우의 Vth 값의 변화는 거의 없지만, 네거티브 바이어스를 인가하는 경우의 Vth 값은 그 하강 폭이 줄어들게 된다.

결과적으로, 포지티브 바이어스 절대값에 비하여 네거티브 바이어스 절대값이 큰 경우에는, 광에 의해서 포지티브 바이어스 인가시의 Vth 값은 거의 상승하지 않고 네거티브 바이어스 인가시의 Vth 값은 크게 하강하므로, 컬러 필터를 형성하여 네거티브 바이어스 인가시의 Vth 값의 하강 폭을 줄여 평균 Vth 값을 정상 Vth 범위 내로 유지할 필요가 있다.

그에 반하여, 네거티브 바이어스 절대값에 비하여 포지티브 바이어스 절대값이 큰 경우에는, 광에 의해서 포지티브 바이어스 인가시의 Vth 값은 거의 상승하지 않고 네거티브 바이어스 인가시의 Vth 값은 크게 하강하므로, 오히려 컬러 필터를 형성하지 않음으로써 평균 Vth 값을 정상 Vth 범위 내로 유지할 수 있고, 컬러 필터를 형성할 경우 네거티브 바이어스 인가시의 Vth 값의 하강 폭이 줄어들어 평균 Vth 값이 정상 Vth 범위를 벗어나게 된다.

이상의 결과로부터, 화소 내에 형성된 복수 개의 모든 박막 트랜지스터에서 도 2에서와 같은 컬러 필터(240)가 형성되는 것이 바람직하지 않을 수 있다는 것을 알 수 있다. 이하에서는, 화소 내에 형성된 복수 개의 모든 박막 트랜지스터 각각이 서로 상이한 컬러 필터(240)가 구비되는 본 발명의 다양한 실시예에 대해서 설명하기로 한다.

도 5는 본 발명의 다른 실시예에 따른 유기발광장치의 회로도이고, 도 6은 본 발명의 다른 실시예에 따른 유기발광장치의 개략적인 단면도이고, 도 7은 본 발명의 또 다른 실시예에 따른 유기발광장치의 개략적인 단면도이다.

도 5에서 알 수 있듯이, 가로 방향으로 스캔(Scan) 신호가 인가되는 스캔 라인이 배열되어 있고, 세로 방향으로 데이터 전압(Vdata)이 인가되는 데이터 라인 및 구동 전원(VDD)이 인가되는 파워 라인이 배열되어 있다.

상기 스캔 라인, 데이터 라인, 및 파워 라인에 의해서 정의되는 화소 내에는 스캔 박막 트랜지스터(Scan TFT), 구동 박막 트랜지스터(Driving TFT), 스토리지 커패시터(Cst), 및 발광 다이오드가 형성되어 있다.

도 6에서 알 수 있듯이, 본 발명의 다른 실시예에 따른 유기발광장치는 TFT 영역 및 발광 다이오드 영역을 포함하여 이루어진다. 상기 TFT 영역에는 스캔 박막 트랜지스터(Scan TFT), 구동 박막 트랜지스터(Driving TFT) 및 컬러 필터(240)가 형성되어 있고, 상기 발광 다이오드 영역에는 발광 다이오드 및 컬러 필터(240)가 형성되어 있다. 전술한 도 2에 따른 실시예와 동일한 구성에 대해서는 동일한 도면부호를 부여하였고, 동일한 구성에 대한 반복 설명은 생략하기로 한다.

상기 구동 박막 트랜지스터(Driving TFT)는 기판(100) 상에 형성된 제1 게이트 전극(121), 상기 제1 게이트 전극(121) 상에 형성된 게이트 절연막(140), 상기 게이트 절연막(140) 상에 형성된 제1 액티브층(161), 상기 제1 액티브층(161) 상에 형성된 제1 에치 스톱퍼(181), 및 상기 제1 에치 스톱퍼(181) 상에 형성된 제1 소스 전극(201a)과 제1 드레인 전극(201b)을 포함하여 이루어진다.

상기 스캔 박막 트랜지스터(Scan TFT)는 기판(100) 상에 형성된 제2 게이트 전극(122), 상기 제2 게이트 전극(122) 상에 형성된 게이트 절연막(140), 상기 게이트 절연막(140) 상에 형성된 제2 액티브층(162), 상기 제2 액티브층(162) 상에 형성된 제2 에치 스톱퍼(182), 및 상기 제2 에치 스톱퍼(182) 상에 형성된 제2 소스 전극(202a)과 제2 드레인 전극(202b)을 포함하여 이루어진다.

상기 스캔 박막 트랜지스터(Scan TFT)의 제2 드레인 전극(202b)은 상기 구동 박막 트랜지스터(Driving TFT)의 제1 게이트 전극(121)과 연결되어 있다. 도 6에는 상기 제2 드레인 전극(202b)과 제1 게이트 전극(121)이 직접 연결된 모습을 도시하였지만, 반드시 그에 한정되는 것은 아니고, 보호막(220)과 평탄화층(260)에 콘택홀을 형성하고, 상기 콘택홀을 통해서 상기 제2 드레인 전극(202b) 및 제1 게이트 전극(121)과 각각 연결되는 연결 전극을 형성함으로써, 상기 연결 전극을 통해서 상기 제2 드레인 전극(202b)과 제1 게이트 전극(121)이 연결될 수도 있다.

상기 스캔 박막 트랜지스터(Scan TFT)는 네거티브 바이어스 절대값에 비하여 포지티브 바이어스 절대값이 큰 경우에 해당하는 것으로서, 별도의 컬러 필터(240)를 형성하지 않아도 평균 Vth 값이 정상 Vth 범위 내에 있다. 따라서, 상기 스캔 박막 트랜지스터(Scan TFT) 위에는, 보다 구체적으로는 상기 보호막(220) 상에는 상기 제2 액티브층(162)과 오버랩되는 컬러 필터(240)가 형성되지 않는다.

상기 구동 박막 트랜지스터(Driving TFT)는 포지티브 바이어스 절대값에 비하여 네거티브 바이어스 절대값이 큰 경우에 해당하는 것으로서, 별도의 컬러 필터(240)를 형성해야 평균 Vth 값이 정상 Vth 범위 내에 있게 된다. 따라서, 상기 구동 박막 트랜지스터(Driving TFT) 위에는, 보다 구체적으로는 상기 보호막(220) 상에는 상기 제1 액티브층(161)과 오버랩되는 컬러 필터(240)가 형성된다.

도 7은 스캔 박막 트랜지스터(Scan TFT) 위에도 컬러 필터가 형성된 점을 제외하고 전술한 도 6에 따른 유기발광장치와 동일하며, 이하에서는 상이한 구성에 대해서만 설명하기로 한다.

도 7에서 알 수 있듯이, 구동 박막 트랜지스터(Driving TFT) 위에는, 보다 구체적으로 보호막(220) 상에는 제1 액티브층(161)과 오버랩되는 제1 컬러 필터(241)가 형성되어 있다. 또한, 스캔 박막 트랜지스터(Scan TFT) 위에는, 보다 구체적으로 보호막(220) 상에는 제2 액티브층(162)과 오버랩되는 제2 컬러 필터(242)가 형성되어 있다.

다만, 상기 제1 컬러 필터(241)는 제1 두께(D1)를 가지도록 형성되어 있고, 상기 제2 컬러 필터(242)는 상기 제1 두께(D1)보다 얇은 제2 두께(D2)를 가지도록 형성되어 있다.

도 7에 따르면, 구동 박막 트랜지스터(Driving TFT)는 포지티브 바이어스 절대값에 비하여 네거티브 바이어스 절대값이 큰 경우에 해당하는 것으로서, 별도의 컬러 필터(240)를 형성해야 평균 Vth 값이 정상 Vth 범위 내에 있게 된다. 따라서, 상기 구동 박막 트랜지스터(Driving TFT) 위에는 제1 컬러 필터(241)가 형성된다.

한편, 스캔 박막 트랜지스터(Scan TFT)는 네거티브 바이어스 절대값에 비하여 포지티브 바이어스 절대값이 큰 경우에 해당하지만 그 차이가 크지 않아 별도의 컬러 필터를 형성하지 않을 경우에는 평균 Vth 값이 정상 Vth 범위를 벗어나게 되는 경우에 해당한다. 따라서, 스캔 박막 트랜지스터(Scan TFT) 위에 제2 컬러 필터(242)가 형성된다. 그러나, 제2 컬러 필터(242)의 두께가 너무 두꺼울 경우에는 오히려 평균 Vth 값이 정상 Vth 범위를 벗어나게 될 수 있으므로, 제2 컬러 필터(242)의 제2 두께(D2)는 구동 박막 트랜지스터(Driving TFT) 위에 형성되는 제1 컬러 필터(241)의 제1 두께(D1)보다 얇게 형성된다.

도 7에는, 발광 다이오드 영역에도 상기 보호막(220) 상에 제1 두께(D1)를 가지는 제1 컬러 필터(241)가 형성된 모습을 도시하였지만, 반드시 그에 한정되는 것은 아니고, 상기 발광 다이오드 영역에 제2 두께(D2)를 가지는 제2 컬러 필터(242)가 형성되는 것도 가능하다.

이상은 포지티브 바이어스 절대값 및 네거티브 바이어스 절대값에 따라서 평균 Vth 값이 정상 Vth 범위 내에 있을 수도 있고 없을 수도 있으며, 평균 Vth 값이 정상 Vth 범위 내에 있는 경우에는 별도의 컬러 필터를 형성하지 않고, 평균 Vth 값이 정상 Vth 범위를 벗어나게 되면 별도의 컬러 필터를 형성하며, 또한, 별도의 컬러 필터를 형성할 때 그 두께를 조절할 수 있음에 대해서 설명하였다.

이와 같이 평균 Vth 값은 바이어스 절대값에 의해서 결정되지만, 반드시 바이어스 절대값 만에 의해서 평균 Vth 값이 변경되는 것은 아니며, 바이어스 펄스 폭도 평균 Vth 값의 변경에 영향을 미친다. 이에 대해서 이하, 도 8 및 도 9(a) 내지 도 9(c)를 참조하여 설명한다.

도 8은 본 발명의 다른 실시예에 따른 유기발광장치의 회로도이고, 도 9(a) 내지 도 9(c)는 각각의 스위칭 박막 트랜지스터별 바이어스 절대값 및 펄스 폭을 보여주는 도면이다.

도 8에서 알 수 있듯이, 가로 방향으로 EM 신호가 인가되는 EM 라인, 스캔(Scan) 신호가 인가되는 스캔 라인, 및 초기화(Initial) 신호가 인가되는 초기화(Initial) 라인이 배열되어 있고, 세로 방향으로 데이터 전압(Vdata)이 인가되는 데이터 라인, 구동 전원(VDD)이 인가되는 파워 라인, 초기화 전압(Vinitial)이 인가되는 초기화 전압 라인이 배열되어 있다.

또한, 각각의 라인들과 연결되는 스위칭 박막 트랜지스터(Switching TFT), 구동 박막 트랜지스터(Driving TFT), 스토리지 커패시터(Cst), 및 발광 다이오드가 형성되어 있다. 상기 스위칭 박막 트랜지스터(Switching TFT)는 스캔 박막 트랜지스터(Scan TFT), EM 박막 트랜지스터(Em TFT), 및 초기화 박막 트랜지스터(Initial TFT)를 포함한다.

도 9(a)는 스위칭 박막 트랜지스터(Switching TFT) 중에서 스캔 박막 트랜지스터(Scan TFT)의 바이어스 절대값 및 펄스 폭을 보여주는 도면이다.

도 9(a)에서 알 수 있듯이, 스캔 박막 트랜지스터(Scan TFT)는 포지티브 바이어스가 인가되는 경우, 즉, 게이트 온(on) 시의 Vst(Vst_high)가 14.7V이고, 네거티브 바이어스가 인가되는 경우, 즉, 게이트 오프(off) 시의 Vst(Vst_low)가 -10.2V로서, 포지티브 바이어스 절대값이 네거티브 바이어스 절대값 보다 크므로, 기본적으로 스캔 박막 트랜지스터(Scan TFT) 위에는 별도의 컬러 필터를 형성하지 않을 수 있다. 그러나, 도 9(a)에 따르면, 포지티브 바이어스의 펄스 폭(x)에 비하여 네거티브 바이어스의 펄스 폭(y)이 훨씬 크므로, 네거티브 바이어스에 의해서 평균 Vth 값이 변동되어 스캔 박막 트랜지스터(Scan TFT) 위에 별도의 컬러 필터를 형성하는 것이 바람직할 수 있다. 이 경우, 컬러 필터는 전술한 도 7에서 두께가 상대적으로 작은 제2 두께(D2)를 가지는 제2 컬러필터(242)를 형성하는 것이 바람직하다.

도 9(b)는 스위칭 박막 트랜지스터(Switching TFT) 중에서 EM 박막 트랜지스터(EM TFT)의 바이어스 절대값 및 펄스 폭을 보여주는 도면이다.

도 9(b)에서 알 수 있듯이, EM 박막 트랜지스터(EM TFT)는 포지티브 바이어스가 인가되는 경우, 즉, 게이트 온(on) 시의 Vst(Vst_high)가 16.2V이고, 네거티브 바이어스가 인가되는 경우, 즉, 게이트 오프(off) 시의 Vst(Vst_low)가 -20.9V로서, 네거티브 바이어스 절대값이 포지티브 바이어스 절대값 보다 크므로, 기본적으로 EM 박막 트랜지스터(EM TFT) 위에는 별도의 컬러 필터를 형성하는 것이 바람직할 수 있다. 또한, 도 9(b)에 따르면, 포지티브 바이어스의 펄스 폭(x)과 네거티브 바이어스의 펄스 폭(y)이 유사하므로, 펄스 폭 차이에 의한 평균 Vth 값의 변경 가능성은 적다. 따라서, EM 박막 트랜지스터(EM TFT) 위에는 별도의 컬러 필터를 형성하는 것이 바람직하다. 이 경우, 컬러 필터는 전술한 도 7에서 두께가 상대적으로 두꺼운 제1 두께(D1)를 가지는 제1 컬러필터(241)를 형성하는 것이 바람직하다.

도 9(c)에서 알 수 있듯이, 초기화 박막 트랜지스터(Initial TFT)는 포지티브 바이어스가 인가되는 경우, 즉, 게이트 온(on) 시의 Vst(Vst_high)가 29.5V이고, 네거티브 바이어스가 인가되는 경우, 즉, 게이트 오프(off) 시의 Vst(Vst_low)가 -4.5V로서, 포지티브 바이어스 절대값이 네거티브 바이어스 절대값 보다 훨씬 크므로, 기본적으로 스캔 박막 트랜지스터(Scan TFT) 위에는 별도의 컬러 필터를 형성하지 않을 수 있다. 한편, 도 9(c)에 따르면, 포지티브 바이어스의 펄스 폭(x)에 비하여 네거티브 바이어스의 펄스 폭(y)이 다소 크지만 그 차이가 크지 않다. 따라서, 결과적으로 초기화 박막 트랜지스터(Initial TFT) 위에는 별도의 컬러 필터를 형성하지 않는다.

100: 기판
120, 121, 122: 게이트 전극, 제1 게이트 전극, 제2 게이트 전극
140: 게이트 절연막
160, 161, 162: 액티브층, 제1 액티브층, 제2 액티브층
180, 181, 182: 에치 스톱퍼, 제1 에치 스톱퍼, 제2 에치 스톱퍼
200a, 201a, 202a: 소스 전극, 제1 소스 전극, 제2 소스 전극
200b, 201b, 202b: 드레인 전극, 제1 드레인 전극, 제2 드레인 전극
220: 보호막
240, 241, 242: 컬러 필터, 제1 컬러 필터, 제2 컬러 필터
260: 평탄화층 280: 하부 전극
300: 뱅크층 320: 발광부
340: 상부 전극

Claims

박막 트랜지스터 영역 및 발광 다이오드 영역을 포함하여 이루어지고,
상기 박막 트랜지스터 영역에는 제1 액티브층을 구비하는 제1 박막 트랜지스터 및 제2 액티브층을 구비하는 제2 박막 트랜지스터가 형성되어 있고,
상기 제1 박막 트랜지스터는 포지티브 바이어스가 인가되는 경우의 스타트 전압의 절대값에 비하여 네거티브 바이어스가 인가되는 경우의 스타트 전압의 절대값이 크거나 또는 포지티브 바이어스의 펄스 폭에 비하여 네거티브 바이어스의 펄스 폭이 크며,
상기 제1 액티브층 위쪽에는 상기 제1 액티브층과 오버랩되는 제1 컬러 필터가 형성되고,
상기 제2 박막 트랜지스터는 네거티브 바이어스가 인가되는 경우의 스타트 전압의 절대값에 비하여 포지티브 바이어스가 인가되는 경우의 스타트 전압의 절대값이 크며,
상기 제2 액티브층 위쪽에는 컬러 필터가 형성되지 않거나, 상기 제1 컬러 필터의 두께보다 얇은 제2 컬러 필터가 형성되어 있는 것을 특징으로 하는 유기발광장치.
삭제
삭제
삭제
제1항에 있어서,
상기 제2 컬러 필터는, 상기 제2 액티브층 위쪽에서 상기 제2 액티브층과 오버랩되는 것을 특징으로 하는 유기발광장치.
제1항에 있어서,
상기 박막 트랜지스터 영역에는 제3 액티브층을 구비하는 제3 박막 트랜지스터가 추가로 형성되어 있고,
상기 제3 액티브층 위쪽에는 컬러 필터가 형성되지 않는 것을 특징으로 하는 유기발광장치.
제6항에 있어서,
상기 제1 박막 트랜지스터는 EM 박막 트랜지스터이고, 상기 제2 박막 트랜지스터는 스캔 박막 트랜지스터이고, 상기 제3 박막 트랜지스터는 초기화 박막 트랜지스터인 것을 특징으로 하는 유기발광장치.
제1항에 있어서,
상기 제1 컬러 필터는 적색 컬러 필터로 이루어진 것을 특징으로 하는 유기발광장치.
제1항에 있어서,
상기 발광 다이오드 영역에는 상기 제1 컬러 필터와 동일한 층에 컬러 필터가 추가로 형성되어 있고,
적색, 녹색, 및 청색 화소 중 어느 하나의 화소에서는 상기 박막 트랜지스터 영역에 형성된 제1 컬러 필터와 상기 발광 다이오드 영역에 형성된 컬러 필터가 동일하고, 나머지 두 개의 화소에서는 상기 박막 트랜지스터 영역에 형성된 제1 컬러 필터와 상기 발광 다이오드 영역에 형성된 컬러 필터가 상이한 것을 특징으로 하는 유기발광장치.