CN104362091A - 双沟槽场效应管的制造方法 - Google Patents
双沟槽场效应管的制造方法 Download PDFInfo
- Publication number
- CN104362091A CN104362091A CN201410523119.7A CN201410523119A CN104362091A CN 104362091 A CN104362091 A CN 104362091A CN 201410523119 A CN201410523119 A CN 201410523119A CN 104362091 A CN104362091 A CN 104362091A
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive type
- trench
- semiconductor substrate
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 44
- 239000004065 semiconductor Substances 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000007769 metal material Substances 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- 238000000407 epitaxy Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 6
- 230000005684 electric field Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 abstract 7
- 239000002344 surface layer Substances 0.000 abstract 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- -1 phosphonium ion Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000004062 sedimentation Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 108091006146 Channels Proteins 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种双沟槽场效应管的制造方法，包括步骤：提供第一导电类型的半导体衬底以及第一导电类型的掺杂层、制作沟槽栅区结构、制作深沟槽、氧化层及深沟槽电极、于掺杂层的表层形成第二导电类型层、于第二导电类型层的表层成第一导电类型层、制作隔离层、制备源区接触电极的区域、形成上电极、减薄半导体衬底、形成下电极。本发明采用纵向设置的栅区，由于实际覆盖面积小，有效减小了栅电荷和栅漏电荷，从而提高开关速度。在侧壁深沟槽中设置的电极区，由于其电场调制和电荷补偿效应，使得漂移区的掺杂浓度可以做的更高，从而可以有效降低漏源导通电阻。
Description
技术领域
本发明属于半导体器件制造技术领域，特别是涉及一种双沟槽场效应管的制造方法。
背景技术
功率晶体管一般用于控制功率电子器件合理工作，通过功率电子器件为负载提供大功率的输出。功率晶体管已广泛用于控制功率输出，高频大功率晶体管的应用电子设备的扫描电路中，如彩电，显示器，示波器，大型游戏机的水平扫描电路，视放电路，发射机的功率放大器等，亦广泛地应用到例如对讲机，手机的射频输出电路，高频振荡电路和高速电子开关电路等电路中。
一般说来，功率器件通常工作于高电压、大电流的条件下，普遍具备耐压高、工作电流大、自身耗散功率大等特点，因此在使用时与一般小功率器件存在一定差别。为了让开关器件的功能得到良好的发挥，功率半导体场效应晶体管需要满足两个基本要求：1、当器件处于导通状态时，能拥有非常低的导通电阻，最小化器件本身的功率损耗；2、当器件处于关断状态时，能拥有足够高的反向击穿电压。
鉴于以上所述，提供一种可以实现有足够高的反向击穿电压并且拥有非常低的导通电阻，且工艺简单的晶体管制造方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种双沟槽场效应管的制造方法，以可以采用较简单的工艺实现一种具有足够高的反向击穿电压并且拥有非常低的导通电阻的功率晶体管。
为实现上述目的及其他相关目的，本发明提供一种双沟槽场效应管的制造方法，包括步骤：
1)提供第一导电类型的半导体衬底以及结合于所述半导体衬底表面的第一导电类型的掺杂层；
2)于所述掺杂层内制作沟槽栅区结构；
3)刻蚀所述掺杂层以分别在与所述栅区结构的两侧形成深沟槽，并在所述深沟槽表面形成氧化层；
4)于所述深沟槽内沉积导电材料以形成深沟槽电极；
5)于所述第一导电类型的掺杂层的表层形成第二导电类型层；
6)于所述第二导电类型层的表层成第一导电类型层；
7)于所述第一导电类型层表面制作隔离层；
8)刻蚀所述隔离层以露出所述深沟槽电极并露出欲制备源区接触电极的区域，然后沉积金属材料以形成上电极；
9)减薄所述第一导电类型的半导体衬底，然后淀积金属材料以形成下电极。
作为本发明的双沟槽场效应管的制造方法的一种优选方案，所述源区接触电极与所述沟槽栅区结构之间的距离大于所述源区接触电极与所述深沟槽之间的距离。
作为本发明的双沟槽场效应管的制造方法的一种优选方案，所述深沟槽的深度大于所述栅区结构的深度。
作为本发明的双沟槽场效应管的制造方法的一种优选方案，所述氧化层的厚度为0.3～0.6um。
作为本发明的双沟槽场效应管的制造方法的一种优选方案，所述步骤1)包括步骤：
提供第一导电类型的半导体衬底，通过外延工艺于所述半导体衬底表面形成第一导电类型的掺杂层；
或者：
提供一半导体衬底，对所述半导体衬底进行两次不同掺杂浓度的掺杂工艺形成第一导电类型的半导体衬底以及第一导电类型的掺杂层。
作为本发明的双沟槽场效应管的制造方法的一种优选方案，步骤5)通过第二导电类型离子注入以在所述第一导电类型的掺杂层的表层形成第二导电类型层。
作为本发明的双沟槽场效应管的制造方法的一种优选方案，步骤6)通过第一导电类型离子注入以在所述第二导电类型层的表层形成第一导电类型层。
作为本发明的双沟槽场效应管的制造方法的一种优选方案，所述半导体衬底为重掺杂的第一导电类型半导体材料，所述掺杂层为轻掺杂的第一导电类型半导体材料。
如上所述，本发明提供一种双沟槽场效应管的制造方法，包括步骤：1)提供第一导电类型的半导体衬底以及结合于所述半导体衬底表面的第一导电类型的掺杂层；2)于所述掺杂层内制作沟槽栅区结构；3)刻蚀所述掺杂层以分别在与所述栅区结构的两侧形成深沟槽，并在所述深沟槽表面形成氧化层；4)于所述深沟槽内沉积导电材料以形成深沟槽电极；5)于所述第一导电类型的掺杂层的表层形成第二导电类型层；6)于所述第二导电类型层的表层成第一导电类型层；7)于所述第一导电类型层表面制作隔离层；8)刻蚀所述隔离层以露出所述深沟槽电极并露出欲制备源区接触电极的区域，然后沉积金属材料以形成上电极；9)减薄所述第一导电类型的半导体衬底，然后淀积金属材料以形成下电极。本发明采用纵向设置的栅区，由于实际覆盖面积小，有效减小了栅电荷(Qg)和栅漏电荷(Qgd)，从而提高开关速度。在侧壁深沟槽中设置的电极区，由于其电场调制和电荷补偿效应，使得漂移区的掺杂浓度可以做的更高，从而可以有效降低漏源导通电阻(Rdson)。
附图说明
图1显示为本发明的双沟槽场效应管的制造方法步骤1)所呈现的结构示意图。
图2～图4显示为本发明的双沟槽场效应管的制造方法步骤2)所呈现的结构示意图。
图5～图6显示为本发明的双沟槽场效应管的制造方法步骤3)所呈现的结构示意图。
图7显示为本发明的双沟槽场效应管的制造方法步骤4)所呈现的结构示意图。
图8显示为本发明的双沟槽场效应管的制造方法步骤5)所呈现的结构示意图。
图9显示为本发明的双沟槽场效应管的制造方法步骤6)所呈现的结构示意图。
图10显示为本发明的双沟槽场效应管的制造方法步骤7)所呈现的结构示意图。
图11～图12显示为本发明的双沟槽场效应管的制造方法步骤8)所呈现的结构示意图。
图13显示为本发明的双沟槽场效应管的制造方法步骤9)所呈现的结构示意图。
元件标号说明
101 半导体衬底
102 掺杂层
103 栅区沟槽
104 栅氧层
105 栅极材料
106 第二导电类型层
107 深沟槽
108 氧化层
109 第一导电类型层
110 导电材料
111 隔离层
112 电极通孔
113 上电极
114 下电极
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图13。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图13所示，本实施例提供一种双沟槽场效应管的制造方法，包括步骤：
如图1所示，首先进行步骤1)，提供第一导电类型的半导体衬底101以及结合于所述半导体衬底101表面的第一导电类型的掺杂层102。
作为示例，步骤1)可以采用以下步骤实现：
提供第一导电类型的半导体衬底101，通过外延工艺于所述半导体衬底101表面形成第一导电类型的掺杂层102；
或者：
提供一半导体衬底，对所述半导体衬底进行两次不同掺杂浓度的掺杂工艺形成第一导电类型的半导体衬底101以及第一导电类型的掺杂层102。
所述第一导电类型的半导体衬底101作为晶体管的漏极，并且为重掺杂的N型半导体材料，然后在所述半导体衬底101上形成第一导电类型的掺杂层102，所述掺杂层102为轻掺杂的N型半导体材料，所述掺杂层102作为晶体管的漂移区。
如图2～图4所示，然后进行步骤2)，于所述掺杂层102内制作沟槽栅区结构。
具体地，首先制作掩膜版并刻蚀所述掺杂层102以形成栅区沟槽103，接着采用热氧化方法或沉积法在在所述栅区沟槽103内形成栅氧层104，所述栅氧层104为SiO2层，最后在所述栅区沟槽103内沉积栅极材料105以形成所述栅区结构，所述栅极材料105使用多晶硅材料。
本发明采用纵向设置的沟槽栅区结构，由于实际覆盖面积小，可以有效减小了栅电荷(Qg)和栅漏电荷(Qgd)，从而提高开关速度。
如图5～图6所示，接着进行步骤3)，刻蚀所述掺杂层102以分别在与所述栅区结构的两侧形成深沟槽107，并在所述深沟槽107表面形成氧化层108。
在本实施例中，首先以SiO2或Si3N4作为掩膜层刻蚀所述掺杂层102以分别在所述栅区结构的两侧形成深沟槽107，所述深沟槽107与所述栅区结构具有间隔，并且所述深沟槽107的深度大于所述栅区结构的深度。在本实施例中，所述深沟槽107的深度小于所述掺杂层102的厚度。当然，在其它的实施例中，所述深沟槽107的深度也可以大于或者等于所述掺杂层102的厚度。
然后在所述深沟槽107表面形成氧化层108，所述氧化层108为SiO2层，可采用热氧化或沉积法进行制备，所述氧化层108的厚度为0.3～0.6um，在本实施例中，所述氧化层108的厚度为0.5um，最后去除所述掩膜层。当然，所述氧化层108的厚度需根据晶体管的工作电压与所需的最低击穿电压值等条件所限定，在其它的实施例中，其厚度可以超出本实施例所述的数值范围。在本实施例中，在制作好栅区结构后再制作深沟槽107结构，相比现有技术中在前期制作深沟槽107结构的工艺来说，能减少对深沟槽107进行氧化和电极沉积工艺对晶体管的影响，减少所需的CMP工艺次数，能大大地降低晶体管的制作成本。
如图7所示，然后进行步骤4)，于所述深沟槽107内沉积导电材料110以形成深沟槽107电极。
在本实施例中，所述导电材料110为多晶硅材料，当然，在其它的实施例中，所述导电材料110可为期望的其它所有导电材料110。
本发明在侧壁深沟槽107中设置的电极区，由于其电场调制和电荷补偿效应，使得漂移区的掺杂浓度可以做的更高，从而可以有效降低漏源导通电阻(Rdson)。
如图8所示，接着进行步骤5)，于所述第一导电类型的掺杂层102的表层形成第二导电类型层106。
在本实施例中，通过第一导电类型离子注入以在所述第二导电类型层106表面形成第一导电类型层109，在具体的实施过程中，对所述P型沟道区采用砷或磷离子进行重掺杂，以在所述P型沟道区中形成重掺杂N型层，所述重掺杂N型层作为晶体管的源区。
需要说明的是，所述第一导电类型与第二导电类型互为反型导电类型。在本实施例中，所述第一导电类型为N型导电类型，所述第二导电类型为P型导电类型。显然，在其它的实施例中，所述第一导电类型也可以为P型导电类型，所述第二导电类型可以为N型导电类型。
如图9所示，然后进行步骤6)，于所述第二导电类型层106的表层成第一导电类型层109。
在本实施例中，通过第二导电类型离子注入以在所述掺杂层102上形成第二导电类型层106，即对所述轻掺杂的N型漂移区进行离子注入以形成第二导电类型层106，此处采用硼离子进行注入以形成P型层，并作为晶体管的沟道区。
如图10所示，然后进行步骤7)，于所述第一导电类型层109表面制作隔离层111；
在本实施例中，先在所述第一导电类型层109即重掺杂N型源区表面制作低温SiO2层(LTO)，然后在所述低温SiO2层上制备硼磷硅玻璃(BPSG)，以完成所述隔离层111的制备。
如图11～图12所示，接着进行步骤8)，刻蚀所述隔离层111以露出所述深沟槽107电极并露出欲制备源区接触电极的区域，然后沉积金属材料以形成上电极113。
在本实施例中，刻蚀所述隔离层111以露出所述深沟槽107电极并露出欲制备源区接触电极的区域，即形成电极通孔112，然后沉积金属材料以形成上电极113，使所述源区接触电极同时与所述第二导电类型层106及第一导电类型层109接触，以完成所述深沟槽107功率半导体场效应晶体管的制作。
需要重点说明的是，在本实施例中，所述源区接触电极与所述沟槽栅区结构之间的距离大于所述源区接触电极与所述深沟槽107之间的距离。所述沟槽栅区结构与所述深沟槽107之间的距离为不大于0.8um，所述源区接触电极的宽度为不小于0.3um，这种设置提高了源区接触电极与沟槽栅区结构之间的距离，可以大大降低源区接触电极与沟槽栅区结构之间出现短路的风险。
如图13所示，最后进行步骤9)，减薄所述第一导电类型的半导体衬底101，然后淀积金属材料以形成下电极114，以完成所述双沟槽场效应管的制造。
如上所述，本发明提供一种双沟槽场效应管的制造方法，包括步骤：1)提供第一导电类型的半导体衬底101以及结合于所述半导体衬底101表面的第一导电类型的掺杂层102；2)于所述掺杂层102内制作沟槽栅区结构；3)刻蚀所述掺杂层102以分别在与所述栅区结构的两侧形成深沟槽107，并在所述深沟槽107表面形成氧化层108；4)于所述深沟槽107内沉积导电材料110以形成深沟槽107电极；5)于所述第一导电类型的掺杂层102的表层形成第二导电类型层106；6)于所述第二导电类型层106的表层成第一导电类型层109；7)于所述第一导电类型层109表面制作隔离层111；8)刻蚀所述隔离层111以露出所述深沟槽107电极并露出欲制备源区接触电极的区域，然后沉积金属材料以形成上电极113；9)减薄所述第一导电类型的半导体衬底101，然后淀积金属材料以形成下电极114。本发明采用纵向设置的栅区，由于实际覆盖面积小，有效减小了栅电荷(Qg)和栅漏电荷(Qgd)，从而提高开关速度。在侧壁深沟槽107中设置的电极区，由于其电场调制和电荷补偿效应，使得漂移区的掺杂浓度可以做的更高，从而可以有效降低漏源导通电阻(Rdson)。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (8)
1.一种双沟槽场效应管的制造方法，其特征在于，包括步骤：
1)提供第一导电类型的半导体衬底以及结合于所述半导体衬底表面的第一导电类型的掺杂层；
2)于所述掺杂层内制作沟槽栅区结构；
3)刻蚀所述掺杂层以分别在与所述栅区结构的两侧形成深沟槽，并在所述深沟槽表面形成氧化层；
4)于所述深沟槽内沉积导电材料以形成深沟槽电极；
5)于所述第一导电类型的掺杂层的表层形成第二导电类型层；
6)于所述第二导电类型层的表层成第一导电类型层；
7)于所述第一导电类型层表面制作隔离层；
8)刻蚀所述隔离层以露出所述深沟槽电极并露出欲制备源区接触电极的区域，然后沉积金属材料以形成上电极；
9)减薄所述第一导电类型的半导体衬底，然后淀积金属材料以形成下电极。
2.根据权利要求1所述的双沟槽场效应管的制造方法，其特征在于：所述源区接触电极与所述沟槽栅区结构之间的距离大于所述源区接触电极与所述深沟槽之间的距离。
3.根据权利要求1所述的双沟槽场效应管的制造方法，其特征在于：所述深沟槽的深度大于所述栅区结构的深度。
4.根据权利要求1所述的双沟槽场效应管的制造方法，其特征在于：所述氧化层的厚度为0.3～0.6um。
5.根据权利要求1所述的双沟槽场效应管的制造方法，其特征在于：所述步骤1)包括步骤：
提供第一导电类型的半导体衬底，通过外延工艺于所述半导体衬底表面形成第一导电类型的掺杂层；
或者：
提供一半导体衬底，对所述半导体衬底进行两次不同掺杂浓度的掺杂工艺形成第一导电类型的半导体衬底以及第一导电类型的掺杂层。
6.根据权利要求1所述的双沟槽场效应管的制造方法，其特征在于：步骤5)通过第二导电类型离子注入以在所述第一导电类型的掺杂层的表层形成第二导电类型层。
7.根据权利要求1所述的双沟槽场效应管的制造方法，其特征在于：步骤6)通过第一导电类型离子注入以在所述第二导电类型层的表层形成第一导电类型层。
8.根据权利要求1所述的双沟槽场效应管的制造方法，其特征在于：所述半导体衬底为重掺杂的第一导电类型半导体材料，所述掺杂层为轻掺杂的第一导电类型半导体材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410523119.7A CN104362091B (zh) | 2014-09-30 | 2014-09-30 | 双沟槽场效应管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410523119.7A CN104362091B (zh) | 2014-09-30 | 2014-09-30 | 双沟槽场效应管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104362091A true CN104362091A (zh) | 2015-02-18 |
| CN104362091B CN104362091B (zh) | 2017-08-18 |
Family
ID=52529343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410523119.7A Active CN104362091B (zh) | 2014-09-30 | 2014-09-30 | 双沟槽场效应管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104362091B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107221500A (zh) * | 2017-05-10 | 2017-09-29 | 无锡同方微电子有限公司 | 双沟槽场效应管及其制备方法 |
| CN112436057A (zh) * | 2020-10-15 | 2021-03-02 | 上海芯导电子科技股份有限公司 | 一种低导通电阻mos器件及制备工艺 |
| CN114743893A (zh) * | 2022-06-13 | 2022-07-12 | 绍兴中芯集成电路制造股份有限公司 | 导电插塞的深度的监控方法、检测结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070267663A1 (en) * | 2006-05-19 | 2007-11-22 | Mitsubishi Electric Corporation | Semiconductor device having improved insulated gate bipolar transistor and method for manufacturing the same |
| CN103325685A (zh) * | 2012-03-23 | 2013-09-25 | 无锡维赛半导体有限公司 | 深沟槽功率半导体场效应晶体管及其制作方法 |
| CN203288599U (zh) * | 2013-04-22 | 2013-11-13 | 无锡新洁能股份有限公司 | 一种新型结构的vdmos器件 |
| CN103515242A (zh) * | 2012-06-29 | 2014-01-15 | 无锡维赛半导体有限公司 | 一种功率晶体管及其制作方法 |
-
2014
- 2014-09-30 CN CN201410523119.7A patent/CN104362091B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070267663A1 (en) * | 2006-05-19 | 2007-11-22 | Mitsubishi Electric Corporation | Semiconductor device having improved insulated gate bipolar transistor and method for manufacturing the same |
| CN103325685A (zh) * | 2012-03-23 | 2013-09-25 | 无锡维赛半导体有限公司 | 深沟槽功率半导体场效应晶体管及其制作方法 |
| CN103515242A (zh) * | 2012-06-29 | 2014-01-15 | 无锡维赛半导体有限公司 | 一种功率晶体管及其制作方法 |
| CN203288599U (zh) * | 2013-04-22 | 2013-11-13 | 无锡新洁能股份有限公司 | 一种新型结构的vdmos器件 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107221500A (zh) * | 2017-05-10 | 2017-09-29 | 无锡同方微电子有限公司 | 双沟槽场效应管及其制备方法 |
| CN112436057A (zh) * | 2020-10-15 | 2021-03-02 | 上海芯导电子科技股份有限公司 | 一种低导通电阻mos器件及制备工艺 |
| CN114743893A (zh) * | 2022-06-13 | 2022-07-12 | 绍兴中芯集成电路制造股份有限公司 | 导电插塞的深度的监控方法、检测结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104362091B (zh) | 2017-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103035721B (zh) | 超级结器件及其制造方法 | |
| CN108962989B (zh) | 一种沟槽型mos器件及其制造方法 | |
| CN103928516A (zh) | 具有双平行沟道结构的半导体器件及其制造方法 | |
| CN103035720B (zh) | 超级结器件及其制作方法 | |
| CN104347420A (zh) | Ldmos器件及其形成方法 | |
| CN103022140A (zh) | 横向晶体管及其制造方法 | |
| CN105070759A (zh) | Nldmos器件及其制造方法 | |
| CN108400168B (zh) | Ldmos器件及其制造方法 | |
| CN102610641B (zh) | 高压ldmos器件及其制造方法 | |
| CN102856385A (zh) | 一种具有沟槽源极场板的Trench MOSFET晶体管及其制备方法 | |
| CN104658901A (zh) | 一种分裂栅型沟槽mosfet的制备方法 | |
| CN103325685A (zh) | 深沟槽功率半导体场效应晶体管及其制作方法 | |
| CN104362091A (zh) | 双沟槽场效应管的制造方法 | |
| CN107221500A (zh) | 双沟槽场效应管及其制备方法 | |
| US10217828B1 (en) | Transistors with field plates on fully depleted silicon-on-insulator platform and method of making the same | |
| CN104821334B (zh) | N型ldmos器件及工艺方法 | |
| CN105097921A (zh) | 一种vdmos晶体管结构及其制作方法 | |
| CN104638011A (zh) | 一种沟槽mosfet器件及其制作方法 | |
| CN204391119U (zh) | 一种双沟槽场效应管 | |
| CN103515242A (zh) | 一种功率晶体管及其制作方法 | |
| CN206819994U (zh) | 一种电子元件 | |
| CN104637822B (zh) | 一种双沟槽场效应管及其制备方法 | |
| US20240222473A1 (en) | Dmos device having junction field plate and manufacturing method therefor | |
| CN103107094B (zh) | 一种耗尽型功率场效应晶体管及其制备方法 | |
| CN204361105U (zh) | 一种沟槽mosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 214135 D2 four, China International Innovation Network, China sensor network, No. 200 Linghu Avenue, new Wu District, Wuxi, Jiangsu. Patentee after: Wuxi violet Micro Electronics Co., Ltd. Address before: 214000 Second Floor, G8 International Innovation Park, China Sensor Network, 200 Linghu Avenue, Wuxi New District, Jiangsu Province Patentee before: WUXI TONGFANG MICROELECTRONICS CO., LTD. |
|
| CP03 | Change of name, title or address |