CN203288599U - 一种新型结构的vdmos器件 - Google Patents

Abstract

本实用新型公开一种新型结构的VDMOS器件，在有源区内设置第一沟槽，并且第一沟槽内壁生长厚的绝缘氧化层，第一沟槽的深度深于元胞沟槽，其深度超过半导体基板第一导电类型外延层厚度的一半，以满足器件的耐压需求。同时，在第一沟槽内的第一导电多晶硅上方设置了第一金属，第一金属与第一导电多晶硅等电位电性连接，进一步提升器件的耐压能力。本实用新型通过引入第一沟槽增加器件的耐压能力，从而可以选择更低电阻率的外延层，因此器件在满足更高耐压需求的同时也拥有较低的特征导通电阻。

Description

一种新型结构的VDMOS器件

技术领域

本实用新型涉及一种半导体器件，尤其是一种新型结构的VDMOS器件。

背景技术

传统VDMOS（Vertical Double Diffusion MOS）器件的漏源耐压（Vds）上限一般不超过1500V。在这其中，200V耐压以内的器件通常采用沟槽（Trench）结构的元胞，目的是增加单位面积内的元胞集成度，从而有效降低器件的特征导通电阻（Rsp）；而500V耐压以上的器件通常采用平面（Planar）结构的元胞，因为这样可以确保元胞的耐压需求。

为了同时获得较低的特征导通电阻和较高的漏源耐压，具有超结（SuperJunction）结构的功率MOSFET器件应运而生，它利用植入器件外延耐压层中的P-N柱对来实现电场水平-垂直的二维耐压结构，这样既可以满足器件耐压需求，同时又可以降低器件外延层的电阻率，因此，有效降低了器件的特征导通电阻。

然而，超结功率MOSFET器件也有其劣势，具体包括以下两方面：

1.超结功率MOSFET器件的制造工艺比较复杂，工艺稳定性、一致性相对较差。目前已经广泛用于商业化生产的超结MOS器件制造方法有两种：1）.多层外延生长法（Multi-epitaxial growth）；2）.深沟槽填充法（Deep trenchfilling）。

前者通过多次外延生长、光刻及离子注入形成外延层内的P-N柱对，器件性能非常容易受到外延生长质量和光刻与注入的套准精度的影响，并且工艺流程较长，成本很高；后者通过深沟槽刻蚀以及深沟槽内的外延填充来形成外延层内的P-N柱对，沟槽深度通常需要达到40um-50um，这对沟槽刻蚀设备来说是一个非常大的挑战，同时，深沟槽填充容易产生多种物理缺陷，使得器件的耐压性能受到影响。

2.超结功率MOSFET器件广泛用于500V-900V耐压范围内的产品，而对于200V-500V耐压范围内的产品，其对器件特征导通电阻的贡献已经大幅下降，甚至丧失了优势，这主要是因为耐压越低的器件，外延层电阻占器件总体导通电阻（Rdson）的比重越低，超结结构已经并非最佳选择了。

不过，对于200V-500V耐压范围内的产品，传统的沟槽元胞结构又很难实现耐压要求，沟槽深度、沟槽内绝缘栅氧化层的厚度都成为影响耐压能力的重要因素，因此，市场上鲜见达到这类耐压需求的沟槽VDMOS器件。

实用新型内容

本实用新型的目的在于克服现有技术中存在的不足，提供一种新型结构的VDMOS器件，其既可以满足传统沟槽结构VDMOS器件很难达到的200V-500V的耐压需求，又可以获得传统平面结构VDMOS器件以及超结VDMOS器件在200V-500V耐压范围内难以实现的低特征导通电阻，并且具有简单稳定的制造工艺。

本实用新型的技术方案如下：

按照本实用新型所提供的技术方案，一种新型结构的VDMOS器件，在所述VDMOS器件的俯视平面上，包括位于半导体基板上的有源区和终端保护区，所述终端保护区环绕包围有源区；所述有源区内包括规则排布设置的元胞；在所述VDMOS器件的截面上，所述半导体基板包括位于基板上方的第一导电类型外延层和位于基板下方的第一导电类型衬底层，所述第一导电类型外延层与第一导电类型衬底层相连接，所述第一导电类型外延层的上表面为半导体基板的第一主面，所述第一导电类型衬底层的下表面为半导体基板的第二主面，所述第一导电类型外延层的上部设置有第二导电类型层；所述半导体基板的第二主面上设置有漏极金属；

在所述VDMOS器件有源区的截面上，在所述第一导电类型外延层内设置有第一沟槽，所述第一沟槽由半导体基板的第一主面垂直向下延伸，深度伸入至第二导电类型层下方的第一导电类型外延层内，所述第一沟槽内壁表面生长有绝缘氧化层，在内壁生长有绝缘氧化层的第一沟槽内填充有第一导电多晶硅；

在所述VDMOS器件有源区的截面上，在所述第一沟槽槽口覆盖有第一绝缘介质层，在所述第一绝缘介质层上设置有第一接触孔，所述第一接触孔位于第一导电多晶硅上方，在所述第一接触孔内填充有第一金属，所述第一金属与第一导电多晶硅等电位电性连接；

在所述VDMOS器件有源区的截面上，在每两个相邻的第一沟槽之间设置有元胞沟槽，所述元胞沟槽由半导体基板的第一主面垂直向下延伸，深度伸入至第二导电类型层下方的第一导电类型外延层内，所述元胞沟槽内壁表面生长有绝缘栅氧化层，在内壁生长有绝缘栅氧化层的元胞沟槽内填充有第二导电多晶硅，在所述元胞沟槽槽口覆盖有第二绝缘介质层，所述元胞沟槽的两侧均设置有源极接触孔，所述源极接触孔内填充有源极金属，所述元胞沟槽相对应的两侧外壁上方均设置有第一导电类型注入区，所述源极金属与第二导电类型层和第一导电类型注入区欧姆接触。

其进一步的技术方案为：

在所述VDMOS器件有源区的截面上，所述第一金属与源极金属互不相连。

在所述VDMOS器件有源区的截面上，所述第一沟槽的深度大于元胞沟槽的深度。

注：上述“第一导电类型”和“第二导电类型”两者中，对于N型VDMOS器件，第一导电类型为N型，第二导电类型为P型；对于P型VDMOS器件，第一导电类型与第二导电类型所指的类型与N型半导体器件正好相反。

本实用新型的有益技术效果是：

一、本实用新型在有源区内设置了第一沟槽，并且第一沟槽内壁生长有厚的绝缘氧化层，同时，第一沟槽的深度远深于元胞沟槽，其深度超过了半导体基板第一导电类型外延层厚度的一半，因此，当VDMOS器件关断耐压工作时，器件漏极施加一个相对于源极的高电位，首先该高电位会使得位于第二导电类型层下方的第一沟槽外壁附近感应出大量的第二导电类型电荷，电荷会使相邻第一沟槽之间的第一导电类型外延层耗尽，形成耐压层，同时，第一沟槽内壁上的厚绝缘氧化层也一起耐压，这样一来，就如同在元胞沟槽下方增加了一个水平耐压层，从而满足器件的耐压需求。

二、本实用新型在第一沟槽内的第一导电多晶硅上方设置了第一金属，第一金属与第一导电多晶硅等电位电性连接，当VDMOS器件关断耐压工作时，第一金属上施加一个与漏极电位相同极性的偏执电压，偏执电压大小低于漏极电压，第一金属上施加的偏执电压会部分抵消在相邻第一沟槽之间第二导电类型层下方的第一导电类型外延层中的电场强度，并使该区域内的电场峰值向元胞沟槽底部转移，这样，也可以进一步提升器件的耐压能力。

三、本实用新型的VDMOS器件通过引入了第一沟槽来增加了器件的耐压能力，因而，摆脱了传统VDMOS器件单纯通过增加外延层电阻率和外延层厚度来实现高耐压的方式，从而可以选择更低电阻率的外延层，因此，器件在满足更高耐压需求的同时也拥有了较低的特征导通电阻。

四、在本实用新型结构中，形成元胞结构的制造工艺都是借助于已广泛使用的一些半导体制造技术来实现的，并未增加工艺实施难度和成本，因此，利于推广和批量生产。

附图说明

图1是本实用新型VDMOS器件的俯视图。

图2是本实用新型VDMOS器件的有源区横截面剖视图。

图3～图17是本实用新型VDMOS器件具体实施工艺各阶段的剖视图，其中：

图3是半导体基板的剖视图。

图4是形成第一沟槽硬掩膜开口后的剖视图。

图5是形成第一沟槽后的剖视图。

图6是生长绝缘氧化层后的剖视图。

图7是刻蚀第一导电多晶硅后的剖视图。

图8是去除第一主面上绝缘氧化层后的剖视图。

图9是形成元胞沟槽硬掩膜开口后的剖视图。

图10是形成元胞沟槽后的剖视图。

图11是生长绝缘栅氧化层后的剖视图。

图12是刻蚀第二导电多晶硅后的剖视图。

图13是形成第二导电类型层后的剖视图。

图14是形成第一导电类型注入区后的剖视图。

图15是形成源极接触孔和第一接触孔后的剖视图。

图16是形成第一金属和源极金属后的剖视图。

图17是形成漏极金属后的剖视图。

图18是在第一金属上不施加正偏压与施加某指定正偏压两种不同情况下电场峰值的对应位置。

图19是在第一金属上施加不同正偏压后对应的漏源耐压（BVdss）变化曲线。

具体实施方式

下面结合附图对本实用新型的具体实施方式做进一步说明。

如图1所示，在VDMOS器件的俯视平面上，包括位于半导体基板中心区的有源区及位于所述有源区外圈的终端保护区，所述有源区内包括若干规则排布且相互平行设置的元胞。

如图2所示，在VDMOS器件的截面上，所述半导体基板包括N型外延层及位于所述N型外延层下方的N+衬底层，所述N+衬底层邻接N型外延层，N+衬底层的浓度大于N型外延层的浓度。所述N型外延层的上部设置有P阱层。

在所述VDMOS器件有源区的横截面上，在所述N型外延层上部设置有第一沟槽，所述第一沟槽位于P阱层，深度伸入至P阱层下方的N型外延层内，第一沟槽深度约为N型外延层厚度的50%-90%（本实施例中取70%），所述第一沟槽内壁表面生长有绝缘氧化层，所述绝缘氧化层厚度为2000A-10000A（本实施例中取8000A），在内壁生长有绝缘氧化层的第一沟槽内填充有第一导电多晶硅。

在所述VDMOS器件有源区的横截面上，在所述第一沟槽槽口覆盖有第一绝缘介质层，在所述第一绝缘介质层上设置有第一接触孔，所述第一接触孔位于第一导电多晶硅上方，在所述第一接触孔内填充有第一金属，所述第一金属与第一导电多晶硅等电位电性连接。

在所述VDMOS器件有源区的横截面上，在每两个相邻的第一沟槽之间设置有元胞沟槽，所述元胞沟槽位于P阱层，深度伸入至P阱层下方的N型外延层内，元胞沟槽的深度小于第一沟槽的深度，所述元胞沟槽内壁表面生长有绝缘栅氧化层，在内壁生长有绝缘栅氧化层的元胞沟槽内填充有第二导电多晶硅，在所述元胞沟槽槽口覆盖有第二绝缘介质层，所述元胞沟槽的两侧均设置有源极接触孔，所述源极接触孔内填充有源极金属，所述元胞沟槽相对应的两侧外壁上方均设置有N+型注入区，所述N+型注入区的掺杂浓度高于N型外延层的浓度，所述源极金属与P阱层和N+型注入区欧姆接触。

在所述VDMOS器件有源区的横截面上，所述第一金属与源极金属互不相连。

在所述VDMOS器件有源区的横截面上，所述半导体基板的N+衬底层表面设置有漏极金属。

上述结构的VDMOS器件，通过下述工艺步骤制造而成：

步骤a、提供具有两个相对主面的半导体基板，所述半导体基板包括第一导电类型衬底层及位于所述第一导电类型衬底层上方的第一导电类型外延层；所述两个相对主面包括第一主面与第二主面；如图3所示。

所述N型外延层对应的表面形成第一主面，N+衬底层对应的表面形成第二主面；所述N+衬底层邻接N型外延层；半导体基板的材料包括硅；如图3所示。

步骤b、在上述半导体基板的第一主面上，淀积第一沟槽硬掩膜层；如图4所示。

步骤c、选择性的掩蔽和刻蚀第一沟槽硬掩膜层，形成第一沟槽刻蚀的硬掩膜窗口；如图4所示。

步骤d、利用上述硬掩膜窗口，在第一主面上各向异性干法刻蚀半导体基板，形成第一沟槽，所述第一沟槽深度小于第一导电类型外延层厚度；如图5所示。

步骤e、去除第一主面上的第一沟槽硬掩膜层，在第一主面上及第一沟槽内壁生长绝缘氧化层，所述绝缘氧化层厚度为8000A；如图6所示。

步骤f、在上述绝缘氧化层上面淀积第一导电多晶硅，所述第一导电多晶硅同时填充内壁生长有绝缘氧化层的第一沟槽；如图7所示。

步骤g、刻蚀去除第一主面上方的第一导电多晶硅，得到第一沟槽内的第一导电多晶硅；如图7所示。

步骤h、腐蚀去除第一主面上的绝缘氧化层；如图8所示。

步骤i、在半导体基板的第一主面上淀积元胞沟槽硬掩膜层；如图9所示。

步骤j、选择性的掩蔽和刻蚀元胞沟槽硬掩膜层，形成元胞沟槽刻蚀的硬掩膜窗口；如图9所示。

步骤k、利用上述硬掩膜窗口，在第一主面上各向异性干法刻蚀半导体基板，形成元胞沟槽，所述元胞沟槽位于第一沟槽之间，并且深度浅于第一沟槽；如图10所示。

步骤l、去除第一主面上的元胞沟槽硬掩膜层，在第一主面上及元胞沟槽内壁生长绝缘栅氧化层；如图11所示。

步骤m、在上述绝缘栅氧化层上面淀积第二导电多晶硅，所述第二导电多晶硅同时填充内壁生长有绝缘栅氧化层的元胞沟槽；如图12所示。

步骤n、刻蚀去除第一主面上方的第二导电多晶硅，得到元胞沟槽内的第二导电多晶硅；如图12所示。

步骤o、在第一主面上，自对准离子注入P型杂质离子，并通过高温推结形成位于半导体基板N型外延层上部的P阱层，所述P阱层的深度小于第二导电多晶硅在元胞沟槽内向下延伸的距离；如图13所示。

步骤p、在所述第一主面上，进行源区光刻，并注入高浓度的N型杂质离子，并通过高温推结形成位于元胞沟槽相对应的两侧外壁上方的N+型注入区；如图14所示。

步骤q、在上述第一主面上，淀积绝缘介质层；如图15所示。

步骤r、在所述绝缘介质层上进行接触孔光刻和刻蚀，从而在第一沟槽槽口上方形成第一接触孔，在元胞沟槽两侧形成源极接触孔，同时，在第一沟槽槽口上方和元胞沟槽槽口上方分别形成第一绝缘介质层和第二绝缘介质层；如图15所示。

步骤s、在所述第一绝缘介质层上和第二绝缘介质层上淀积金属层，并且所述金属层填充第一接触孔和源极接触孔；如图16所示。

步骤t、在所述金属层上进行光刻和刻蚀，形成第一金属和源极金属，所述第一金属与第一沟槽内的第一导电多晶硅等电位电性连接，所述源极金属与P阱层和N+型注入区欧姆接触；如图16所示。

步骤u、在所述半导体基板的第二主面上淀积漏极金属；如图17所示。

本实用新型的VDMOS器件的工作机理为：在所述器件的有源区内设置了第一沟槽，并且第一沟槽内壁生长有厚的绝缘氧化层，同时，第一沟槽的深度远深于元胞沟槽，其深度超过了半导体基板N型外延层厚度的一半。当所述VDMOS器件需要关断耐压工作时，器件漏极施加一个正电压，器件源极接零电位，首先该正电压会使得位于P阱层下方的第一沟槽外壁附近感应出大量的正电荷，所述正电荷与相邻第一沟槽之间的N型外延层中的电子构成了一组类似于P-N结的结构，该P-N结在漏极正电压下反向偏执，并且迅速耗尽，形成耐压层，同时，第一沟槽内壁上的厚绝缘氧化层也一起耐压，这样一来，就如同在元胞沟槽下方增加了一个水平耐压层，从而增加了器件的耐压能力。

除此以外，在所述第一沟槽内的第一导电多晶硅上方设置了第一金属，所述第一金属与第一导电多晶硅等电位电性连接，当所述VDMOS器件需要关断耐压工作时，所述第一金属上施加一个正偏压，该正偏压要小于漏极电压，所述第一金属上施加的正偏压会部分抵消在相邻第一沟槽之间P阱层下方的N型外延层中的电场强度，并使该区域内的电场峰值向元胞沟槽底部转移，如图18所示，未加正偏压时，电场峰值位于位置A，当增加正偏压后，电场峰值逐渐向上移动，并且正偏压越大，电场峰值约靠近位置B，这样通过合理控制正偏压的大小来调节最佳的电场峰值位置可以进一步提升器件的耐压能力。如下表和图19所示，以一款200V的N沟道增强型VDMOS器件为例，逐渐增加第一金属上正偏压的大小，器件的漏源击穿电压（BVdss）也相应增加。

所述VDMOS器件通过引入了第一沟槽来增加了器件的耐压能力，因而，摆脱了传统VDMOS器件单纯通过增加外延层电阻率和外延层厚度来实现高耐压的方式，从而可以选择更低电阻率的外延层，因此，器件在满足更高耐压需求的同时也拥有了较低的特征导通电阻，以200V的N沟道增强型VDMOS器件为例，本实用新型器件的特征导通电阻对比传统沟槽型VDMOS器件的特征导通电阻，由5.8mΩ-cm2降低至3.9mΩ-cm2，降低了约33%。

注，上述实施例是以N型VDMOS器件为例加以描述的。本实用新型也可以用于P型VDMOS器件，仅需要上述实施例中的导电类型由P型改为N型、N型改为P型即可。

以上所述的仅是本实用新型的优选实施方式，本实用新型不限于以上实施例。可以理解，本领域技术人员在不脱离本实用新型的基本构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本实用新型的保护范围之内。

Claims (3)

1.一种新型结构的VDMOS器件，在所述VDMOS器件的俯视平面上，包括位于半导体基板上的有源区和终端保护区，所述终端保护区环绕包围有源区；所述有源区内包括规则排布设置的元胞；在所述VDMOS器件的截面上，所述半导体基板包括位于基板上方的第一导电类型外延层和位于基板下方的第一导电类型衬底层，所述第一导电类型外延层与第一导电类型衬底层相连接，所述第一导电类型外延层的上表面为半导体基板的第一主面，所述第一导电类型衬底层的下表面为半导体基板的第二主面，所述第一导电类型外延层的上部设置有第二导电类型层；所述半导体基板的第二主面上设置有漏极金属；

其特征在于：

在所述VDMOS器件有源区的截面上，在所述第一导电类型外延层内设置有第一沟槽，所述第一沟槽由半导体基板的第一主面垂直向下延伸，深度伸入至第二导电类型层下方的第一导电类型外延层内，所述第一沟槽内壁表面生长有绝缘氧化层，在内壁生长有绝缘氧化层的第一沟槽内填充有第一导电多晶硅；

在所述VDMOS器件有源区的截面上，在所述第一沟槽槽口覆盖有第一绝缘介质层，在所述第一绝缘介质层上设置有第一接触孔，所述第一接触孔位于第一导电多晶硅上方，在所述第一接触孔内填充有第一金属，所述第一金属与第一导电多晶硅等电位电性连接；

在所述VDMOS器件有源区的截面上，在每两个相邻的第一沟槽之间设置有元胞沟槽，所述元胞沟槽由半导体基板的第一主面垂直向下延伸，深度伸入至第二导电类型层下方的第一导电类型外延层内，所述元胞沟槽内壁表面生长有绝缘栅氧化层，在内壁生长有绝缘栅氧化层的元胞沟槽内填充有第二导电多晶硅，在所述元胞沟槽槽口覆盖有第二绝缘介质层，所述元胞沟槽的两侧均设置有源极接触孔，所述源极接触孔内填充有源极金属，所述元胞沟槽相对应的两侧外壁上方均设置有第一导电类型注入区，所述源极金属与第二导电类型层和第一导电类型注入区欧姆接触；

对于N型VDMOS器件，所述第一导电类型为N型，所述第二导电类型为P型；对于P型VDMOS器件，所述第一导电类型为P型，所述第二导电类型为N型。

2.根据权利要求1所述新型结构的VDMOS器件，其特征在于：在所述VDMOS器件有源区的截面上，所述第一金属与源极金属互不相连。

3.根据权利要求1所述新型结构的VDMOS器件，其特征在于：在所述VDMOS器件有源区的截面上，所述第一沟槽的深度大于元胞沟槽的深度。

Images