CN104934465A - 一种超结结构的制备方法 - Google Patents
一种超结结构的制备方法 Download PDFInfo
- Publication number
- CN104934465A CN104934465A CN201510238045.7A CN201510238045A CN104934465A CN 104934465 A CN104934465 A CN 104934465A CN 201510238045 A CN201510238045 A CN 201510238045A CN 104934465 A CN104934465 A CN 104934465A
- Authority
- CN
- China
- Prior art keywords
- type
- super
- oxide layer
- junction structure
- filling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 10
- 238000000407 epitaxy Methods 0.000 claims description 31
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 6
- 238000007639 printing Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000004151 rapid thermal annealing Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 12
- 238000005516 engineering process Methods 0.000 abstract description 11
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 238000005429 filling process Methods 0.000 abstract 1
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
本发明提供了一种超结结构的制备方法，属于半导体工艺制造技术领域。包括以下步骤：1)在衬底上制备第一N型外延层，并在需要制作P型柱的区域刻蚀出沟槽；2)在步骤1)形成的沟槽中填充P型材料，并平坦化表面；3)在平坦化处理后的第一N型外延层和填充的P型材料上形成第二N型外延层，并在需要制作P型柱的区域刻蚀出沟槽；4)在步骤3)形成的沟槽中填充P型材料，并平坦化表面；5)重复步骤3)、4)的“外延-刻槽-填充”过程，直至达到超结结构的耐压要求。本发明采用多次“外延-刻槽-填充”的方法实现了较大深宽比槽的刻蚀和填充，且可以得到P、N条宽较小的超结结构，有效降低了超结结构的导通电阻，优化了超结结构的性能。
Description
技术领域
本发明属于半导体工艺制造技术领域，具体涉及一种超结结构的制备方法。
背景技术
功率半导体器件由于具有输入阻抗高、损耗低、开关速度快、无二次击穿、安全工作区宽等特性，已被广泛应用于消费电子、计算机及外设、网络通信，电子专用设备与仪器仪表、汽车电子、LED显示屏以及电子照明等多个方面。虽然功率半导体器件在功率处理能力上已经有了较大提高，但在高压领域，由于导通电阻的问题使得功率半导体器件的导通损耗随着耐压的提高而急速上升。为了提高耐压、降低导通损耗，一系列的新结构、新技术应运而生。而其中用来提高功率半导体性能的超结(Super Junctuion)技术在高压领域中的作用非常显著，引起了众多研究者的关注。具有超结结构的功率金属氧化物半导体场效应管(MOSFET)是重要的功率器件之一。通过在传统MOSFET的轻掺杂漂移区引入掺杂较高的交错排列的N型柱和P型柱，当器件工作在阻断情况下时，根据电荷平衡理论，N型柱和P型柱完全耗尽，漂移区就相当于一个本征层，则击穿电压就只和漂移区的深度有关而与掺杂浓度无关。即在相同的击穿电压下，可以增加超结MOSFET漂移层的掺杂浓度，降低其导通电阻，从而大大改善了击穿电压和导通电阻之间的矛盾关系，使得其在功率系统中获得了广泛的应用。
超结结构可以应用于功率二极管、MOS、IGBT等功率器件中，现有的形成超结结构的方法主要有：申请号为US20130196489A1的美国专利“method fordeep-trench super pn junctions”中公开了一种多次外延注入，然后退火形成超结结构的方法，具体步骤如图1所示。第一步：准备衬底101，在衬底101上形成第一N外延层102a；第二步：在第一N外延层102a上注入P型掺杂，形成第一注入区103a；第三步：在第一N外延层102a上形成第二N型外延层102b；第四步：在第二N外延层102b上注入P型掺杂，形成第二注入区103b；重复以上步骤直到外延层厚度满足要求，最后退火推结，形成连续P区即P柱104。该方法需要多次外延注入，工艺复杂，耗时长，成本高；采用热退火推结形成P柱，导致P条横扩严重，在实际生产中很难缩小P、N条宽，难以实现高压超结结构的制备。
申请号为US008440529B2的美国专利“method of manufacturing superjunction structure”中公开了刻槽、填充制备超结结构的方法，具体步骤如图2所示。第一步：准备衬底201，在衬底201上形成厚N外延层202；第二步：在厚N外延层202上刻槽形成深沟槽203；第三步：外延填充P型材料204于沟槽203中；第四步：利用CMP(化学机械平坦化)平坦化沟槽。该方法只需进行一次深槽刻蚀和一次深槽外延生长即可形成满足耐压要求的外延层及超结厚度，工艺相对多次外延方法简单，也降低了成本，但进行深槽外延时容易形成空洞，且刻蚀深宽比大的沟槽的工艺难度大，很难通过垂直角度实现，且槽宽不易控制，因此，该方法也不适用于高压超结结构的制备。
为了克服800V乃至1000V以上高压低功耗功率MOS器件的制备难度，国际上提出了一种半SJ结构(Semi-Super Juntion)，如图3所示，半SJ结构的漂移区由SJ(Super Junction，超结)301和BAL(Bottom Assist Layer)302两部分构成，它将SJ特性与传统VDMOS结构结合，具有良好的电特性，且工艺难度和制造成本大大降低，但此种结构已经不是传统意义上的超结结构。
发明内容
本发明针对背景技术存在的缺陷，提出了一种能减小元胞间距尺寸、降低导通电阻的超结结构的制备方法。
本发明的技术方案如下：
一种超结结构的制备方法，包括以下步骤：
步骤1：在衬底上制备第一N型外延层，并在需要制作P型柱的区域刻蚀出沟槽；
步骤2：在步骤1形成的沟槽中填充P型材料，并平坦化表面；
步骤3：在平坦化处理后的第一N型外延层和填充的P型材料上形成第二N型外延层，并在需要制作P型柱的区域刻蚀出沟槽；
步骤4：在步骤3形成的沟槽中填充P型材料，并平坦化表面；
步骤5：重复步骤3、4的“外延-刻槽-填充”过程，直至达到超结结构的耐压要求。
进一步地，步骤1和步骤3中的N型外延层还可以为P型外延层，则对应地，步骤2和步骤4中采用N型杂质填充。
进一步地，所述外延层的厚度为30μm以下。
进一步地，步骤5所述“外延-刻槽-填充”的次数可由超结结构的耐压要求决定。
一种超结结构的制备方法，具体包括以下步骤：
步骤1：在衬底401上依次形成第一N型外延层402和第一氧化层403；
步骤2：采用光刻刻蚀工艺，在所有需要制作P型柱的区域刻蚀掉第一氧化层；具体方法为：在第一氧化层表面淀积正性光刻胶，采用掩膜板进行光刻显影后，再刻蚀第一氧化层，其中，掩膜板上有多个透光的矩形图形区域，将第一氧化层对应刻蚀掉多个矩形区域；
步骤3：去除剩余的光刻胶，并采用步骤2刻蚀后剩余的第一氧化层作为掩膜，刻蚀第一N型外延层402形成沟槽406，然后刻蚀掉剩余的第一氧化层；
步骤4：外延生长P型Si，填充步骤3形成的沟槽406，形成第一P型柱，并平坦化沟槽；
步骤5：在步骤4处理后的第一N外延层402和第一P型柱上形成第二N型外延层408，并在第二N型外延层408上形成第二氧化层409；
步骤6：采用光刻刻蚀工艺，在所有需要制作P型柱的区域刻蚀掉第二氧化层；具体方法为：在第二氧化层表面淀积正性光刻胶，采用掩膜板进行光刻显影后，再刻蚀第二氧化层，其中，掩膜板上有多个透光的矩形图形区域，将第二氧化层对应刻蚀掉多个矩形区域；
步骤7：去除剩余的光刻胶，并采用步骤6刻蚀后剩余的第二氧化层作为掩膜，刻蚀第二N型外延层408形成沟槽411，然后刻蚀掉剩余的第二氧化层；
步骤8：外延生长P型Si，填充步骤7形成的沟槽411，形成第二P型柱，并平坦化沟槽；
步骤9：重复步骤5至步骤8，完成多次“外延-刻槽-填充”过程，直至达到超结结构的耐压要求；
步骤10：采用快速热退火激活P型Si，即得到所述超结结构。
进一步地，步骤1和步骤5中的N型外延层还可以为P型外延层，则对应地，步骤4和步骤8中采用N型杂质填充。
进一步地，步骤1和步骤5所述外延层的厚度为30μm以下。
进一步地，所述“外延-刻槽-填充”的次数可由超结结构的耐压要求决定。
本发明的有益效果为：本发明采用多次“外延-刻槽-填充”的方法实现了较大深宽比的槽的刻蚀和填充，且可以得到P、N条宽较小的超结结构，有效降低了超结结构的导通电阻，优化了超结结构的性能。
附图说明
图1为传统多次外延注入法制备超结结构的示意图；
图2为传统刻槽填充法制备超结结构的示意图；
图3为半超结结构的示意图；
图4a为本发明实施例中步骤1得到的器件的剖面结构示意图；
图4b为本发明实施例中步骤2得到的器件的剖面结构示意图；
图4c为本发明实施例中步骤3得到的器件的剖面结构示意图；
图4d为本发明实施例中步骤4得到的器件的剖面结构示意图；
图4e为本发明实施例中步骤5得到的器件的剖面结构示意图；
图4f为本发明实施例中步骤6得到的器件的剖面结构示意图；
图4g为本发明实施例中步骤7得到的器件的剖面结构示意图；
图4h为本发明实施例中步骤8得到的器件的剖面结构示意图；
图4i为本发明实施例中步骤9得到的器件的剖面结构示意图；
图4j为本发明实施例中步骤10得到的器件的剖面结构示意图；
图4k为本发明实施例中步骤11得到的器件的剖面结构示意图；
图4l为本发明实施例中步骤12得到的器件的剖面结构示意图；
图4m为本发明实施例中步骤13得到的器件的剖面结构示意图；
图4n为本发明实施例中步骤16得到的器件的剖面结构示意图；
具体实施方式
下面结合附图和实施例，详述本发明的技术方案。
本发明通过多次“外延-刻槽-填充”的方法实现了大深宽比的P柱区和N柱区的制备，不需要刻蚀大深宽比的沟槽，工艺难度小，且能有效减小器件的元胞尺寸，降低导通电阻。
实施例
以N沟道超结MOSFET为例，说明本发明的实施方案，本例中制备有2个P条、3个N条的超结结构，具体工艺步骤如下：
步骤1：准备N+衬底401，在N+衬底401上形成第一N型外延层402，在第一N型外延层402上表面淀积第一氧化层403，如图4a所示；
步骤2：采用光刻刻蚀工艺，在所有需要制作P型柱的区域刻蚀掉第一氧化层403；具体方法为：如图4b所示，在第一氧化层表面淀积正性光刻胶404，采用掩膜板405进行光刻显影后，再刻蚀第一氧化层，其中，掩膜板上有多个透光的矩形图形区域，将第一氧化层对应刻蚀掉多个矩形区域；
步骤3：去除剩余的光刻胶404，得到刻蚀后的第一氧化层，如图4c所示；
步骤4：采用刻蚀后剩余的第一氧化层作为作为掩膜，刻蚀第一N型外延层402形成沟槽406，然后刻蚀掉剩余的第一氧化层，得到如图4d所示的结构；
步骤5：外延生长P型Si，填充步骤4形成的沟槽406，形成第一P型柱407，如图4e所示；
步骤6：利用CMP平坦化沟槽，得到如图4f的结构；
步骤7：在步骤6得到的结构上形成第二N型外延层408，并在第二N型外延层408上表面淀积第二氧化层409，如图4g所示；
步骤8：采用光刻刻蚀工艺，在所有需要制作P型柱的区域刻蚀掉第二氧化层409；具体方法为：如图4h所示，在第二氧化层表面淀积正性光刻胶410，采用掩膜板405进行光刻显影后，再刻蚀第二氧化层，其中，掩膜板上有多个透光的矩形图形区域，将第二氧化层对应刻蚀掉多个矩形区域；
步骤9：去除剩余的光刻胶410，得到刻蚀后的第二氧化层，如图4i所示；
步骤10：采用刻蚀后剩余的第二氧化层作为作为掩膜，刻蚀第二N型外延层408形成沟槽411，然后刻蚀掉剩余的第二氧化层，得到如图4j所示的结构；
步骤11：外延生长P型Si，填充步骤10形成的沟槽411，形成第二P型柱412，如图4k所示；
步骤12：利用CMP平坦化沟槽，得到如图4l的结构；
步骤13：重复步骤7到步骤12，完成多次“外延-刻槽-填充”过程，直至达到超结结构的耐压要求，如图4m所示。
步骤14：采用有源区掩膜板，刻蚀出有源区，生长栅氧化层413，然后进行多晶硅淀积414，采用多晶硅掩膜板，刻蚀多晶硅414；
步骤15：Pbody区415注入、推结，源区N+416注入；
步骤16：完成包括接触孔刻蚀、金属化源极417和漏极418在内的后续工艺，如图4n所示。
多次“外延-刻槽-填充”形成的第一P型柱、第二P型柱……构成了超结结构的P型柱。
进一步地，所述第一N型外延层、第二N型外延层……厚度为30μm以下。
进一步地，步骤15中所述Pbody区415宽度可以大于超结结构的P型柱，可以等于超结结构的P型柱，也可以小于超结结构的P型柱。
进一步地，本发明所述超结结构可以应用于P沟道超结器件的制造。
进一步地，本发明所述超结结构可以应用于槽栅、平面栅超结场效应晶体管的制造。
进一步地，本发明所述超结结构可以应用于超结DIODE和超结IGBT的制造。
Claims (8)
1.一种超结结构的制备方法，包括以下步骤：
步骤1：在衬底上制备第一N型外延层，并在需要制作P型柱的区域刻蚀出沟槽；
步骤2：在步骤1形成的沟槽中填充P型材料，并平坦化表面；
步骤3：在平坦化处理后的第一N型外延层和填充的P型材料上形成第二N型外延层，并在需要制作P型柱的区域刻蚀出沟槽；
步骤4：在步骤3形成的沟槽中填充P型材料，并平坦化表面；
步骤5：重复步骤3、4的“外延-刻槽-填充”过程，直至达到超结结构的耐压要求。
2.根据权利要求1所述的超结结构的制备方法，其特征在于，步骤1和步骤3中的N型外延层替换为P型外延层，则对应地，步骤2和步骤4中采用N型杂质填充。
3.根据权利要求1所述的超结结构的制备方法，其特征在于，所述外延层的厚度为30μm以下。
4.根据权利要求1所述的超结结构的制备方法，其特征在于，步骤5所述“外延-刻槽-填充”的次数由超结结构的耐压要求决定。
5.一种超结结构的制备方法，具体包括以下步骤：
步骤1：在衬底(401)上依次形成第一N型外延层(402)和第一氧化层(403)；
步骤2：采用光刻刻蚀工艺，在所有需要制作P型柱的区域刻蚀掉第一氧化层；具体方法为：在第一氧化层表面淀积正性光刻胶，采用掩膜板进行光刻显影后，再刻蚀第一氧化层，其中，掩膜板上有多个透光的矩形图形区域，将第一氧化层对应刻蚀掉多个矩形区域；
步骤3：去除剩余的光刻胶，并采用步骤2刻蚀后剩余的第一氧化层作为掩膜，刻蚀第一N型外延层(402)形成沟槽(406)，然后刻蚀掉剩余的第一氧化层；
步骤4：外延生长P型Si，填充步骤3形成的沟槽(406)，形成第一P型柱，并平坦化沟槽；
步骤5：在步骤4处理后的第一N外延层(402)和第一P型柱上形成第二N型外延层(408)，并在第二N型外延层(408)上形成第二氧化层(409)；
步骤6：采用光刻刻蚀工艺，在所有需要制作P型柱的区域刻蚀掉第二氧化层；具体方法为：在第二氧化层表面淀积正性光刻胶，采用掩膜板进行光刻显影后，再刻蚀第二氧化层，其中，掩膜板上有多个透光的矩形图形区域，将第二氧化层对应刻蚀掉多个矩形区域；
步骤7：去除剩余的光刻胶，并采用步骤6刻蚀后剩余的第二氧化层作为掩膜，刻蚀第二N型外延层(408)形成沟槽(411)，然后刻蚀掉剩余的第二氧化层；
步骤8：外延生长P型Si，填充步骤7形成的沟槽(411)，形成第二P型柱，并平坦化沟槽；
步骤9：重复步骤5至步骤8，完成多次“外延-刻槽-填充”过程，直至达到超结结构的耐压要求；
步骤10：采用快速热退火激活P型Si，即得到所述超结结构。
6.根据权利要求5所述的超结结构的制备方法，其特征在于，步骤1和步骤5中的N型外延层替换为P型外延层，则对应地，步骤4和步骤8中采用N型杂质填充。
7.根据权利要求5所述的超结结构的制备方法，其特征在于，步骤1和步骤5所述外延层的厚度为30μm以下。
8.根据权利要求5所述的超结结构的制备方法，其特征在于，步骤9所述“外延-刻槽-填充”的次数由超结结构的耐压要求决定。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510238045.7A CN104934465A (zh) | 2015-05-12 | 2015-05-12 | 一种超结结构的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510238045.7A CN104934465A (zh) | 2015-05-12 | 2015-05-12 | 一种超结结构的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104934465A true CN104934465A (zh) | 2015-09-23 |
Family
ID=54121550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510238045.7A Pending CN104934465A (zh) | 2015-05-12 | 2015-05-12 | 一种超结结构的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104934465A (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105489498A (zh) * | 2015-12-04 | 2016-04-13 | 矽力杰半导体技术(杭州)有限公司 | 超结半导体器件及其制造方法 |
| CN107359118A (zh) * | 2017-07-31 | 2017-11-17 | 电子科技大学 | 一种超结功率器件耐压层的制作方法 |
| CN107871664A (zh) * | 2016-09-26 | 2018-04-03 | 北大方正集团有限公司 | 超结功率器件及其制造方法 |
| CN111463262A (zh) * | 2020-04-13 | 2020-07-28 | 南京芯长征科技有限公司 | 高压超结衬底的制备方法 |
| CN112652661A (zh) * | 2019-10-10 | 2021-04-13 | 珠海格力电器股份有限公司 | 一种晶体管及其制备方法 |
| CN113299739A (zh) * | 2021-05-21 | 2021-08-24 | 江苏东海半导体科技有限公司 | 一种功率器件外延结构及其制造方法 |
| CN113871455A (zh) * | 2021-09-28 | 2021-12-31 | 上海华虹宏力半导体制造有限公司 | 半导体结构及其形成方法 |
| CN115763521A (zh) * | 2022-11-03 | 2023-03-07 | 上海功成半导体科技有限公司 | 超结器件终端结构及其制备方法 |
| CN117276348A (zh) * | 2023-11-17 | 2023-12-22 | 深圳辰达半导体有限公司 | 一种高耐压超结mosfet及其制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060216896A1 (en) * | 2005-03-24 | 2006-09-28 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing same |
| CN101645459A (zh) * | 2008-08-08 | 2010-02-10 | 索尼株式会社 | 半导体器件及其制造方法 |
| US20100096692A1 (en) * | 2008-10-16 | 2010-04-22 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN101853786A (zh) * | 2005-10-06 | 2010-10-06 | 胜高股份有限公司 | 半导体衬底的制造方法 |
| CN101901767A (zh) * | 2009-05-26 | 2010-12-01 | 上海华虹Nec电子有限公司 | 获得垂直型沟道高压超级结半导体器件的方法 |
| TW201240016A (en) * | 2011-03-25 | 2012-10-01 | Taiwan Semiconductor Co Ltd | Manufacturing method of semiconductor substrate |
-
2015
- 2015-05-12 CN CN201510238045.7A patent/CN104934465A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060216896A1 (en) * | 2005-03-24 | 2006-09-28 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing same |
| CN101853786A (zh) * | 2005-10-06 | 2010-10-06 | 胜高股份有限公司 | 半导体衬底的制造方法 |
| CN101645459A (zh) * | 2008-08-08 | 2010-02-10 | 索尼株式会社 | 半导体器件及其制造方法 |
| US20100096692A1 (en) * | 2008-10-16 | 2010-04-22 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN101901767A (zh) * | 2009-05-26 | 2010-12-01 | 上海华虹Nec电子有限公司 | 获得垂直型沟道高压超级结半导体器件的方法 |
| TW201240016A (en) * | 2011-03-25 | 2012-10-01 | Taiwan Semiconductor Co Ltd | Manufacturing method of semiconductor substrate |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105489498A (zh) * | 2015-12-04 | 2016-04-13 | 矽力杰半导体技术(杭州)有限公司 | 超结半导体器件及其制造方法 |
| CN107871664A (zh) * | 2016-09-26 | 2018-04-03 | 北大方正集团有限公司 | 超结功率器件及其制造方法 |
| CN107359118A (zh) * | 2017-07-31 | 2017-11-17 | 电子科技大学 | 一种超结功率器件耐压层的制作方法 |
| CN107359118B (zh) * | 2017-07-31 | 2019-11-29 | 电子科技大学 | 一种超结功率器件耐压层的制作方法 |
| CN112652661A (zh) * | 2019-10-10 | 2021-04-13 | 珠海格力电器股份有限公司 | 一种晶体管及其制备方法 |
| CN111463262A (zh) * | 2020-04-13 | 2020-07-28 | 南京芯长征科技有限公司 | 高压超结衬底的制备方法 |
| CN113299739A (zh) * | 2021-05-21 | 2021-08-24 | 江苏东海半导体科技有限公司 | 一种功率器件外延结构及其制造方法 |
| CN113871455A (zh) * | 2021-09-28 | 2021-12-31 | 上海华虹宏力半导体制造有限公司 | 半导体结构及其形成方法 |
| CN113871455B (zh) * | 2021-09-28 | 2023-08-18 | 上海华虹宏力半导体制造有限公司 | 半导体结构及其形成方法 |
| CN115763521A (zh) * | 2022-11-03 | 2023-03-07 | 上海功成半导体科技有限公司 | 超结器件终端结构及其制备方法 |
| CN115763521B (zh) * | 2022-11-03 | 2023-09-15 | 上海功成半导体科技有限公司 | 超结器件终端结构及其制备方法 |
| CN117276348A (zh) * | 2023-11-17 | 2023-12-22 | 深圳辰达半导体有限公司 | 一种高耐压超结mosfet及其制作方法 |
| CN117276348B (zh) * | 2023-11-17 | 2024-03-08 | 深圳辰达半导体有限公司 | 一种高耐压超结mosfet及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104934465A (zh) | 一种超结结构的制备方法 | |
| CN107204372B (zh) | 一种优化终端结构的沟槽型半导体器件及制造方法 | |
| CN107316899B (zh) | 半超结器件及其制造方法 | |
| CN109686781B (zh) | 一种多次外延的超结器件制作方法 | |
| CN102214678B (zh) | 一种功率半导体器件的3d-resurf结终端结构 | |
| CN102376762B (zh) | 超级结ldmos器件及制造方法 | |
| CN101969073A (zh) | 快速超结纵向双扩散金属氧化物半导体管 | |
| CN103681817B (zh) | Igbt器件及其制作方法 | |
| CN104851915A (zh) | 槽栅型化合物半导体功率vdmos器件及提高其击穿电压的方法 | |
| CN104103522A (zh) | 一种高耐压超结终端结构的制备方法 | |
| CN104779296B (zh) | 一种非对称超结mosfet结构及其制作方法 | |
| CN104779295A (zh) | 一种半超结mosfet结构及其制作方法 | |
| CN104779297A (zh) | 一种高压超结mosfet结构及其制作方法 | |
| CN109256428B (zh) | 一种鳍式超结功率半导体晶体管及其制备方法 | |
| CN105633153A (zh) | 超级结半导体器件及其形成方法 | |
| CN104979214A (zh) | 一种超结结构的制备方法 | |
| CN103730355B (zh) | 一种超结结构的制造方法 | |
| CN101834208A (zh) | 一种低导通电阻的功率mos场效应管及制造方法 | |
| CN201749852U (zh) | 快速超结纵向双扩散金属氧化物半导体管 | |
| CN104518021A (zh) | 一种vdmos器件元胞结构及其制作方法 | |
| CN104037206A (zh) | 超级结器件及制造方法 | |
| CN102184859A (zh) | 冷mos超结结构的制造方法以及冷mos超结结构 | |
| CN104201203B (zh) | 高耐压ldmos器件及其制造方法 | |
| CN113659011A (zh) | 基于超结mosfet的集成器件及其制造方法 | |
| CN207993871U (zh) | 一种低压槽栅超结mos器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150923 |
|
| RJ01 | Rejection of invention patent application after publication |