CN109256428B - 一种鳍式超结功率半导体晶体管及其制备方法 - Google Patents

一种鳍式超结功率半导体晶体管及其制备方法 Download PDF

Info

Publication number
CN109256428B
CN109256428B CN201811155824.0A CN201811155824A CN109256428B CN 109256428 B CN109256428 B CN 109256428B CN 201811155824 A CN201811155824 A CN 201811155824A CN 109256428 B CN109256428 B CN 109256428B
Authority
CN
China
Prior art keywords
type
type body
body region
epitaxial layer
columnar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811155824.0A
Other languages
English (en)
Other versions
CN109256428A (zh
Inventor
刘斯扬
童鑫
钊雪会
徐浩
孙伟锋
陆生礼
时龙兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN201811155824.0A priority Critical patent/CN109256428B/zh
Publication of CN109256428A publication Critical patent/CN109256428A/zh
Priority to PCT/CN2019/081807 priority patent/WO2020062829A1/zh
Application granted granted Critical
Publication of CN109256428B publication Critical patent/CN109256428B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

一种鳍式超结功率半导体晶体管及其制备方法，包括N型衬底，在N型衬底上设有N型外延层，在N型外延层内两侧设有柱状第一P型体区和第二P型体区，在第二P型体区表面设有第一N型重掺杂源区，在N型外延层顶部设有第三P型体区，该区表面两端设有第二N型重掺杂源区，第三P型体区两侧分别设有栅极多晶硅，且栅极多晶硅下方覆盖第二P型体区，柱状第一P型体区、第二P型体区及部分N型外延层低于第三P型体区下表面。第二P型体区表面的第一N型重掺杂源区止于栅氧化层的外侧边界，第一N型重掺杂源区与第二P型体区向晶体管外侧同步外凸并呈脉冲形状。本发明器件在保证击穿电压的前提下进一步降低导通电阻，降低器件EMI噪声。

Description

一种鳍式超结功率半导体晶体管及其制备方法
技术领域
本发明涉及功率半导体器件技术领域，具体涉及一种鳍式超结功率半导体晶体管及其制备方法。
背景技术
功率半导体器件作为电力电子系统中的核心元件，自20世纪70年代发明以来，一直是现代生活不可或缺的重要电子元件。过去三十年里，功率金属氧化物半导体场效应管(MOSFET)取得了飞跃式的发展，20世纪90年代初提出了“超结”的概念，利用相互交替的P柱与N柱代替传统的功率器件的N漂移区，从而有效降低了导通电阻，得到较低的导通功耗。相比于传统MOSFET，具有超结结构的场效应管虽然在降低导通电阻方面已经有不错的表现，但是仍然没有达到理想的预期。20世纪90年代末胡正明教授提出了鳍式场效应晶体管，鳍式结构的栅增大了沟道面积，加强了栅对沟道的控制。鉴于此，本发明提出一种鳍式超结功率半导体晶体管及其制备方法，在保证击穿电压的前提下进一步降低导通电阻，降低器件开启速度，降低EMI噪声。
发明内容
本发明针对上述不足提出了一种能够进一步降低导通电阻，并且有效降低器件EMI噪声的鳍式超结功率半导体晶体管及其制备方法。
本发明采用如下结构技术方案：
一种鳍式超结功率半导体晶体管，包括：N型衬底，在N型衬底上设有N型外延层，在N型外延层内的两侧分别设有柱状第一P型体区，在N型外延层内的两侧还分别设有第二P型体区，位于同侧的柱状第一P型体区和第二P型体区相触及，在第二P型体区表面设有第一N型重掺杂源区，在N型外延层的顶部设有第三P型体区，在第三P型体区表面两端分别设有第二N型重掺杂源区，其特征在于，第三P型体区的两侧分别设有栅极多晶硅，且所述栅极多晶硅的下方覆盖所述第二P型体区，在栅极多晶硅与第二P型体区、N型外延层及第三P型体区之间设有栅氧化层，所述柱状第一P型体区、第二P型体区及部分N型外延层低于第三P型体区的下表面。
一种鳍式超结功率半导体晶体管，其特征在于，第二P型体区表面的第一N型重掺杂源区止于栅氧化层的外侧边界，第一N型重掺杂源区与第二P型体区向晶体管外侧同步外凸并呈脉冲形状。
本发明提供如下方法技术方案：
第一步：首先选取N型硅材料作为衬底并外延生长N型外延层；
第二步：利用掩膜板在N型外延层上选择刻蚀出深沟槽，回填P型材料形成柱状第一P型体区；
第三步：选择性刻蚀N型外延层形成台阶形外延层；
第四步：利用掩膜板对台阶形N型外延层选择性注入硼，退火后形成第二P型体区和第三P型体区；
第五步：利用掩膜板在第二P型体区表面选择性注入离子砷或磷形成凸形N型重掺杂源区，在第三P型体区表面选择性注入离子砷或磷形成N型重掺杂源区；
第六步：在柱状第一P型体区、第二P型体区、第三P型体区上表面选择性高能量(80KeV～200KeV)注入硼形成P型重掺杂半导体接触区；
第七步：在N型外延层表面热生长形成栅氧化层，再淀积一层多晶硅；
第八步：利用掩膜板刻蚀多余的多晶硅形成栅极多晶硅；
第九步：淀积一层氧化层作为接触绝缘层，选择性刻蚀绝缘层，在N型外延层表面形成接触孔；
第十步：淀积制作源极金属，且源极金属与第二P型体区和第三P型体区形成良好的欧姆接触或肖特基接触。
与现有技术相比，本发明具有如下优点：
1.本发明器件利用鳍式栅极多晶硅栅10对P型体区分隔，使其形成相互分离的第二P型体区4与第三P型体区5，从而使导电沟道增加，进一步降低导通电阻。传统超结结构器件中，柱状第一P型体区与第二P型体区相连，器件导通时，只有第二P型体区内形成反型沟道，电子从N型重掺杂源区经过沟道流向漏极。本发明器件中栅极多晶硅10使第二P型体区4与第三P型体区5相互分离。器件导通时，第二P型体区4与第三P型体区5内分别形成横向和纵向反型沟道，大量电子从源极通过横向和纵向的多个导电沟道流向漏极，正向导通电流增加。因此，相比于传统超结结构器件，本发明器件导电沟道增加，使得器件导通电阻进一步降低，导通功耗降低。
2.本发明器件中栅极多晶硅10和栅氧化层9的外侧边界随第一N型重掺杂源区6边界向晶体管外侧同步外凸并呈脉冲形状，使得栅漏电容增大，有效降低了器件EMI噪声。与传统器件相比，本发明器件中，边界呈脉冲形状的栅氧化层9与N型外延层2的接触面积增加，栅极与漏极形成的覆盖电容增大，使得器件总栅漏电容增大，因此晶体管开启速度降低，电流与电压随时间的变化率降低，器件EMI噪声降低。
3.本发明器件结构设计工艺保留了传统沟槽金属氧化物半导体型场效应晶体管结构的设计工艺，工艺简单，可行性高。
附图说明
图1所示为传统沟槽超结功率半导体晶体管的三维立体图。
图2所示为本发明提出的新型鳍式超结功率半导体晶体管的三维立体图。
图3～图8所示为本发明提出的新型鳍式超结功率半导体晶体管制备方法的工艺流程图。
具体实施方式
本发明器件利用鳍式栅极多晶硅和栅氧化层使第二P型体区与第三P型体区相互分离。器件导通时，第二P型体区与第三P型体区内均可形成反型沟道，大量电子从源区通过多个导电沟道流向漏极，正向导通电流增加，导通电阻进一步降低。并且，由于器件中栅极多晶硅和栅氧化层下表面边界随N型重掺杂源区边界横向向柱状第一P型体区延伸，栅氧化层与N型外延层的接触面积增加，栅极与漏极形成的覆盖电容增大，使得器件总栅漏电容增大，因此晶体管开启速度降低，电流与电压随时间的变化率降低，器件EMI噪声水平降低。所述器件制备方法保留了传统沟槽金属氧化物半导体型场效应晶体管结构的设计工艺，工艺简单，可行性高。
实施例1
下面结合图2，对本发明进行详细说明，一种鳍式超结功率半导体晶体管，包括：N型衬底1，在N型衬底1上设有N型外延层2，在N型外延层2内的两侧分别设有柱状第一P型体区3，在N型外延层2内的两侧还分别设有第二P型体区4，位于同侧的柱状第一P型体区3和第二P型体区4相触及，在第二P型体区4表面设有第一N型重掺杂源区6，在N型外延层2的顶部设有第三P型体区5，在第三P型体区5表面两端分别设有第二N型重掺杂源区7，第三P型体区5的两侧分别设有栅极多晶硅10，且所述栅极多晶硅10的下方覆盖所述第二P型体区4，在栅极多晶硅10与第二P型体区4、N型外延层2及第三P型体区5之间设有栅氧化层9，所述柱状第一P型体区3、第二P型体区4及部分N型外延层2低于第三P型体区5的下表面。在本实施例中，第二P型体区4表面的第一N型重掺杂源区6止于栅氧化层9的外侧边界，第一N型重掺杂源区6与第二P型体区4向晶体管外侧同步外凸并呈脉冲形状。
实施例2
下面结合图3～图8，对本发明进行详细说明，一种鳍式超结功率半导体晶体管的制备方法：
第一步：首先选取N型硅材料作为衬底并外延生长N型外延层；
第二步：利用掩膜板在N型外延层上选择刻蚀出深沟槽，回填P型材料形成柱状第一P型体区；
第三步：选择性刻蚀N型外延层形成台阶形外延层；
第四步：利用掩膜板对台阶形N型外延层选择性注入硼，退火后形成第二P型体区和第三P型体区；
第五步：利用掩膜板在第二P型体区表面选择性注入离子砷或磷形成凸形N型重掺杂源区，在第三P型体区表面选择性注入离子砷或磷形成N型重掺杂源区；
第六步：在柱状第一P型体区、第二P型体区、第三P型体区上表面选择性高能量(80kev～200kev)注入硼形成P型重掺杂半导体接触区8；
第七步：在N型外延层表面热生长形成栅氧化层，再淀积一层多晶硅；
第八步：利用掩膜板刻蚀多余的多晶硅形成栅极多晶硅；
第九步：淀积一层氧化层作为接触绝缘层，选择性刻蚀绝缘层，在N型外延层表面形成接触孔；
第十步：淀积制作源极金属，且源极金属与第二P型体区和第三P型体区形成良好的欧姆接触或肖特基接触。

Claims (2)

1.一种鳍式超结功率半导体晶体管，包括：N型衬底(1)，在N型衬底(1)上设有N型外延层(2)，在N型外延层(2)内的两侧分别设有柱状第一P型体区(3)，在N型外延层(2)内的两侧还分别设有第二P型体区(4)，位于同侧的柱状第一P型体区(3)和第二P型体区(4)相触及，在第二P型体区(4)表面设有第一N型重掺杂源区(6)，在N型外延层(2)的顶部设有第三P型体区(5)，在第三P型体区(5)表面两端分别设有第二N型重掺杂源区(7)，其特征在于，第三P型体区(5)的两侧分别设有栅极多晶硅(10)，且所述栅极多晶硅(10)的下方覆盖所述第二P型体区(4)，在栅极多晶硅(10)与第二P型体区(4)、N型外延层(2)及第三P型体区(5)之间设有栅氧化层(9)，所述柱状第一P型体区(3)、第二P型体区(4)及部分N型外延层(2)低于第三P型体区(5)的下表面，第二P型体区(4)表面的第一N型重掺杂源区(6)止于栅氧化层(9)的外侧边界，第一N型重掺杂源区(6)与第二P型体区(4)向晶体管外侧同步外凸并呈脉冲形状。
2.一种权利要求1所述的鳍式超结功率半导体晶体管的制备方法，其特征在于：
第一步：首先选取N型硅材料作为衬底(1)并外延生长N型外延层；
第二步：利用掩膜板在N型外延层上选择刻蚀出深沟槽，回填P型材料形成柱状第一P型体区(3)；
第三步：选择性刻蚀N型外延层形成台阶形外延层(2)；
第四步：利用掩膜板对台阶形N型外延层(2)选择性注入硼，退火后形成第二P型体区(4)和第三P型体区(5)；
第五步：利用掩膜板在第二P型体区表面选择性注入离子砷或磷形成凸形N型重掺杂源区(6)，在第三P型体区表面选择性注入离子砷或磷形成N型重掺杂源区(7)；
第六步：在柱状第一P型体区(3)、第二P型体区(4)、第三P型体区(5)上表面选择性高能量80KeV～200KeV注入硼形成P型重掺杂半导体接触区(8)；
第七步：在N型外延层表面热生长形成栅氧化层，再淀积一层多晶硅；
第八步：利用掩膜板刻蚀多余的多晶硅形成栅极多晶硅(10)；
第九步：淀积一层氧化层作为接触绝缘层，选择性刻蚀绝缘层，在N型外延层表面形成接触孔；
第十步：淀积制作源极金属，且源极金属与第二P型体区和第三P型体区形成良好的欧姆接触或肖特基接触。
CN201811155824.0A 2018-09-29 2018-09-29 一种鳍式超结功率半导体晶体管及其制备方法 Active CN109256428B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811155824.0A CN109256428B (zh) 2018-09-29 2018-09-29 一种鳍式超结功率半导体晶体管及其制备方法
PCT/CN2019/081807 WO2020062829A1 (zh) 2018-09-29 2019-04-08 一种鳍式超结功率半导体晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811155824.0A CN109256428B (zh) 2018-09-29 2018-09-29 一种鳍式超结功率半导体晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN109256428A CN109256428A (zh) 2019-01-22
CN109256428B true CN109256428B (zh) 2021-07-09

Family

ID=65045208

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811155824.0A Active CN109256428B (zh) 2018-09-29 2018-09-29 一种鳍式超结功率半导体晶体管及其制备方法

Country Status (2)

Country Link
CN (1) CN109256428B (zh)
WO (1) WO2020062829A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109256428B (zh) * 2018-09-29 2021-07-09 东南大学 一种鳍式超结功率半导体晶体管及其制备方法
CN113488525B (zh) * 2021-07-01 2023-05-26 重庆邮电大学 一种具有电荷积累效应的超结ea-sj-finfet器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105431946A (zh) * 2014-02-04 2016-03-23 马克斯半导体股份有限公司 具有平面状通道的垂直功率金氧半场效晶体管元胞
CN106024910A (zh) * 2016-05-26 2016-10-12 东南大学 鳍式快恢复超结功率半导体晶体管及其制备方法
CN206163496U (zh) * 2016-10-17 2017-05-10 无锡同方微电子有限公司 具有缓冲层结构的高压超结mosfet器件
CN107591453A (zh) * 2017-10-24 2018-01-16 贵州芯长征科技有限公司 沟槽栅超结mosfet器件及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63141375A (ja) * 1986-12-03 1988-06-13 Fuji Electric Co Ltd 絶縁ゲ−ト電界効果トランジスタ
US7932583B2 (en) * 2008-05-13 2011-04-26 Infineon Technologies Austria Ag Reduced free-charge carrier lifetime device
US20120018800A1 (en) * 2010-07-22 2012-01-26 Suku Kim Trench Superjunction MOSFET with Thin EPI Process
CN106206734B (zh) * 2016-07-11 2019-10-29 中国科学院微电子研究所 一种超结mos晶体管
CN109256428B (zh) * 2018-09-29 2021-07-09 东南大学 一种鳍式超结功率半导体晶体管及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105431946A (zh) * 2014-02-04 2016-03-23 马克斯半导体股份有限公司 具有平面状通道的垂直功率金氧半场效晶体管元胞
CN106024910A (zh) * 2016-05-26 2016-10-12 东南大学 鳍式快恢复超结功率半导体晶体管及其制备方法
CN206163496U (zh) * 2016-10-17 2017-05-10 无锡同方微电子有限公司 具有缓冲层结构的高压超结mosfet器件
CN107591453A (zh) * 2017-10-24 2018-01-16 贵州芯长征科技有限公司 沟槽栅超结mosfet器件及其制备方法

Also Published As

Publication number Publication date
CN109256428A (zh) 2019-01-22
WO2020062829A1 (zh) 2020-04-02

Similar Documents

Publication Publication Date Title
CN110556388B (zh) 一种可集成功率半导体器件及其制造方法
KR20100064263A (ko) 반도체 소자 및 이의 제조 방법
CN105580139A (zh) 半导体装置
US11888022B2 (en) SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof
EP3509101B1 (en) Device integrating a junction field effect transistor and manufacturing method therefor
CN108400168B (zh) Ldmos器件及其制造方法
CN109686781B (zh) 一种多次外延的超结器件制作方法
CN104934465A (zh) 一种超结结构的制备方法
WO2016058277A1 (zh) 一种浅沟槽半超结vdmos器件及其制造方法
CN102376762A (zh) 超级结ldmos器件及制造方法
CN105895533B (zh) 超结结构的制造方法
CN107785411B (zh) 集成有结型场效应晶体管的器件及其制造方法
CN109256428B (zh) 一种鳍式超结功率半导体晶体管及其制备方法
CN107785365B (zh) 集成有结型场效应晶体管的器件及其制造方法
CN109713029B (zh) 一种改善反向恢复特性的多次外延超结器件制作方法
CN113066865B (zh) 降低开关损耗的半导体器件及其制作方法
CN206976353U (zh) 一种优化终端结构的沟槽型半导体器件
KR101539880B1 (ko) 전력 반도체 소자
CN107342325B (zh) 一种横向双扩散金属氧化物半导体器件
CN116031303B (zh) 超结器件及其制作方法和电子器件
CN107785416B (zh) 结型场效应晶体管及其制造方法
CN108091567B (zh) 半超结fs iegt结构及其制造方法
CN104409500A (zh) 射频ldmos及其制作方法
CN111697058B (zh) 半导体器件
CN109994550A (zh) 一种低压槽栅超结mos器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant