CN206163496U - 具有缓冲层结构的高压超结mosfet器件 - Google Patents
具有缓冲层结构的高压超结mosfet器件 Download PDFInfo
- Publication number
- CN206163496U CN206163496U CN201621129067.6U CN201621129067U CN206163496U CN 206163496 U CN206163496 U CN 206163496U CN 201621129067 U CN201621129067 U CN 201621129067U CN 206163496 U CN206163496 U CN 206163496U
- Authority
- CN
- China
- Prior art keywords
- resistance
- low
- type
- buffer layer
- mosfet device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型涉及一种具有缓冲层结构的高压超结MOSFET器件，包括若干元胞结构，其特征是：单个元胞包括N+衬底，在N+衬底的正面设置低阻N型缓冲层，在低阻N型缓冲层的正面设置低阻N型外延层，在低阻N型外延层两侧形成由低阻N型外延层正面向背面延伸的P柱；在所述低阻N型外延层的顶部两侧设置P型体区，P型体区位于两侧的P柱之间；在所述P型体区的顶部形成N+源区，N+源区位于P柱的顶部一侧；在所述低阻N型外延层的正面设置正面金属。所述低阻N型缓冲层的电阻率小于低阻N型外延层的电阻率。本实用新型所述具有缓冲层结构的高压超结MOSFET器件可以显著改善二极管的软度。
Description
技术领域
本实用新型涉及一种具有缓冲层结构的高压超结MOSFET器件，属于半导体技术领域。
背景技术
普通VDMOS想要提高耐压，需要更高电阻率、更厚的Nepi（N型外延层），但这样会极大的增加导通电阻；超结MOSFET通过在器件内部引入深槽（Trench）结构，可以实现横向的Ppillar（P柱）/Nepi耗尽，这样可以在很低电阻率的Nepi下，就实现很高耐压，并降低导通电阻。超结MOS器件由于引入的深槽Ppillar结构，在加反向偏压的时候，其耗尽区很容易就扩展到衬底下面，加入低阻N-型缓冲层后，耗尽区在通过缓冲层结构时扩展明显减缓，从而提高器件二极管的下降时间tf，提高软度因子。
发明内容
本实用新型的目的是克服现有技术中存在的不足，提供一种具有缓冲层结构的高压超结MOSFET器件，能够有效提高器件的软度因子。
按照本实用新型提供的技术方案，所述具有缓冲层结构的高压超结MOSFET器件，包括若干元胞结构，其特征是：单个元胞包括N+衬底，在N+衬底的正面设置低阻N型缓冲层，在低阻N型缓冲层的正面设置低阻N型外延层，在低阻N型外延层两侧形成由低阻N型外延层正面向背面延伸的P柱；在所述低阻N型外延层的顶部两侧设置P型体区，P型体区位于两侧的P柱之间；在所述P型体区的顶部形成N+源区，N+源区位于P柱的顶部一侧；在所述低阻N型外延层的正面设置正面金属。
进一步的，所述低阻N型缓冲层的电阻率小于低阻N型外延层的电阻率。
进一步的，所述正面金属包括栅氧化层、栅极多晶和源极金属，栅氧化层和栅极多晶作为栅极，栅极和源极金属之间由隔离介质实现隔离。
本实用新型所述具有缓冲层结构的高压超结MOSFET器件，可以显著改善二极管的软度 ，因为经过少数载流子存储时间ts 之后在缓冲层中还有大量的载流子未被复合或抽走，使得复合时间相应增加，从而提高了二极管的软度因子。
附图说明
图1为本实用新型所述超结MOSFET器件的结构示意图。
图2为所述超结MOSFET器件制作方法步骤（1）的示意图。
图3为所述超结MOSFET器件制作方法步骤（2）的示意图。
图4为所述超结MOSFET器件制作方法步骤（3）的示意图。
图5为所述超结MOSFET器件制作方法步骤（4）的示意图。
图6为所述超结MOSFET器件制作方法步骤（5）的示意图。
图7为所述超结MOSFET器件制作方法步骤（6）的示意图。
图中：N+衬底1、低阻N型缓冲层2、低阻N型外延层3、P柱4、P型体区5、N+源区6、隔离介质8、栅极多晶7、源极金属9、栅氧化层10。
具体实施方式
下面结合具体附图对本实用新型作进一步说明。
本实用新型所述具有缓冲层结构的高压超结MOSFET器件，包括若干元胞结构，如图1所示，单个元胞包括N+衬底1，在N+衬底1的正面设置低阻N型缓冲层2，在低阻N型缓冲层2的正面设置低阻N型外延层3，在低阻N型外延层3两侧形成由低阻N型外延层3正面向背面延伸的P柱4；在所述低阻N型外延层3的顶部两侧设置P型体区5，P型体区5位于两侧的P柱4之间；在所述P型体区5的顶部形成N+源区6，N+源区6位于P柱4的顶部一侧；
在所述低阻N型外延层3的正面设置栅氧化层10、栅极多晶7和源极金属9，栅氧化层10和栅极多晶7作为栅极，栅极和源极金属9之间由隔离介质8实现隔离。
所述低阻N型缓冲层2的电阻率小于低阻N型外延层3的电阻率。
本实用新型所述具有缓冲层结构的高压超结MOSFET器件的制作方法，包括以下步骤：
（1）如图2所示，首先在N+衬底1正面生长低阻N型缓冲层2；
（2）如图3所示，在低阻N型缓冲层2正面生长低阻N型外延层3；
（3）如图4所示，然后在低阻N型外延层3顶部左右两端边沿进行超结深槽——P柱槽的刻蚀，P柱槽由低阻N型外延层3的正面向背面延伸、并且P柱槽的深度小于低阻N型外延层3的厚度，在两侧的P柱槽中填充P柱4（Ppillar），两侧的P柱4分别位于低阻N型外延层3的上部的左右两侧；
（4）如图5所示，在低阻N型外延层3正面生长栅氧化层10（GATE oxide）和栅极多晶7（poly gate），栅氧化层10（GATE oxide）和栅极多晶7（poly gate）共同构成栅极；
（5）如图6所示，在低阻N型外延层3顶部进行P型体区5（Pbody）的自对准注入，由于栅极多晶7的阻挡，P型体区5（Pbody）只在低阻N型外延层3的左右两端形成，作为超结MOS的体区，P型体区结深要进行控制，以便形成本实用新型所述的结构，此时，两侧的P型体区5（Pbody）分别位于低阻N型外延层3的顶部左右两侧；紧接着在P型体区5的上表面进行N+源区6的注入，N+源区6未注满P型体区，留出一定区域以便注入P+，N+源区6位于栅极下方的左右两侧；
（6）如图7所示，淀积介质层形成隔离介质8，隔离介质8包覆栅氧化层10和栅极多晶7，作为栅极和源极金属9的隔离；然后将隔离介质8的左右两侧均刻蚀出接触孔，接触孔位于P型体区5上方，然后通过接触孔进行P+注入，最后淀积源极金属9形成正面电极，最终形成如图1所示的结构。
Claims (3)
1.一种具有缓冲层结构的高压超结MOSFET器件，包括若干元胞结构，其特征是：单个元胞包括N+衬底（1），在N+衬底（1）的正面设置低阻N型缓冲层（2），在低阻N型缓冲层（2）的正面设置低阻N型外延层（3），在低阻N型外延层（3）两侧形成由低阻N型外延层（3）正面向背面延伸的P柱（4）；在所述低阻N型外延层（3）的顶部两侧设置P型体区（5），P型体区（5）位于两侧的P柱（4）之间；在所述P型体区（5）的顶部形成N+源区（6），N+源区（6）位于P柱（4）的顶部一侧；在所述低阻N型外延层（3）的正面设置正面金属。
2.如权利要求1所述的具有缓冲层结构的高压超结MOSFET器件，其特征是：所述低阻N型缓冲层（2）的电阻率小于低阻N型外延层（3）的电阻率。
3.如权利要求1所述的具有缓冲层结构的高压超结MOSFET器件，其特征是：所述正面金属包括栅氧化层（10）、栅极多晶（7）和源极金属（9），栅氧化层（10）和栅极多晶（7）作为栅极，栅极和源极金属（9）之间由隔离介质（8）实现隔离。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201621129067.6U CN206163496U (zh) | 2016-10-17 | 2016-10-17 | 具有缓冲层结构的高压超结mosfet器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201621129067.6U CN206163496U (zh) | 2016-10-17 | 2016-10-17 | 具有缓冲层结构的高压超结mosfet器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206163496U true CN206163496U (zh) | 2017-05-10 |
Family
ID=58653309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201621129067.6U Active CN206163496U (zh) | 2016-10-17 | 2016-10-17 | 具有缓冲层结构的高压超结mosfet器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206163496U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109256428A (zh) * | 2018-09-29 | 2019-01-22 | 东南大学 | 一种鳍式超结功率半导体晶体管及其制备方法 |
-
2016
- 2016-10-17 CN CN201621129067.6U patent/CN206163496U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109256428A (zh) * | 2018-09-29 | 2019-01-22 | 东南大学 | 一种鳍式超结功率半导体晶体管及其制备方法 |
| CN109256428B (zh) * | 2018-09-29 | 2021-07-09 | 东南大学 | 一种鳍式超结功率半导体晶体管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102903746B (zh) | 一种大电流密度的横向超薄绝缘栅双极型晶体管 | |
| CN102945804B (zh) | 一种沟槽栅型igbt芯片制作方法 | |
| CN107256864A (zh) | 一种碳化硅TrenchMOS器件及其制作方法 | |
| CN103579353A (zh) | 一种具有p型辅助埋层的半超结vdmos | |
| CN103367157B (zh) | 一种超结mosfet的制备方法 | |
| CN102130153B (zh) | 绝缘体上硅的n型横向绝缘栅双极晶体管及其制备方法 | |
| CN110504310A (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN109686781A (zh) | 一种多次外延的超结器件制作方法 | |
| CN102130000A (zh) | 沟槽型双层栅mos器件的制备方法 | |
| CN107305909A (zh) | 一种逆导型igbt背面结构及其制备方法 | |
| CN106449744B (zh) | 一种具有栅极内嵌二极管的沟槽栅igbt及其制备方法 | |
| CN103872101B (zh) | 一种绝缘栅场效应晶体管及其制作方法 | |
| CN110429077A (zh) | 一种适用于功率半导体器件的抗单粒子烧毁结构 | |
| CN104681438B (zh) | 一种半导体器件的形成方法 | |
| CN206163496U (zh) | 具有缓冲层结构的高压超结mosfet器件 | |
| CN109713029A (zh) | 一种改善反向恢复特性的多次外延超结器件制作方法 | |
| CN205564758U (zh) | 超低功耗半导体功率器件 | |
| CN103378141B (zh) | 绝缘栅双极型晶体管及其制作方法 | |
| CN103730355B (zh) | 一种超结结构的制造方法 | |
| CN103855197B (zh) | 一种igbt器件及其形成方法 | |
| CN206134689U (zh) | 高集成度的低压沟槽栅dmos器件 | |
| CN109994550A (zh) | 一种低压槽栅超结mos器件 | |
| CN103578999A (zh) | 一种超级结的制备工艺方法 | |
| CN204144267U (zh) | 一种注入增强型绝缘栅双极型晶体管 | |
| CN103855204B (zh) | 逆导型igbt的集电极结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |