CN106024910A - 鳍式快恢复超结功率半导体晶体管及其制备方法 - Google Patents

鳍式快恢复超结功率半导体晶体管及其制备方法 Download PDF

Info

Publication number
CN106024910A
CN106024910A CN201610363983.4A CN201610363983A CN106024910A CN 106024910 A CN106024910 A CN 106024910A CN 201610363983 A CN201610363983 A CN 201610363983A CN 106024910 A CN106024910 A CN 106024910A
Authority
CN
China
Prior art keywords
type
district
pxing
epitaxy layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610363983.4A
Other languages
English (en)
Other versions
CN106024910B (zh
Inventor
孙伟锋
童鑫
杨卓
宋慧滨
祝靖
陆生礼
时龙兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN201610363983.4A priority Critical patent/CN106024910B/zh
Publication of CN106024910A publication Critical patent/CN106024910A/zh
Application granted granted Critical
Publication of CN106024910B publication Critical patent/CN106024910B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8618Diodes with bulk potential barrier, e.g. Camel diodes, Planar Doped Barrier diodes, Graded bandgap diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种鳍式快恢复超结功率半导体晶体管及其制备方法,包括N型衬底,在N型衬底上设有N型外延层,在N型外延层的内设有柱状第二P型体区,在N型外延层的顶部设有第一P型体区且区位于两柱状第二P型体区之间,其表面设有N型重掺杂源区和P型重掺杂半导体接触区,在N型重掺杂源区、P型重掺杂半导体接触区和第二P型体区上连接有源极金属,在第一P型体区的两侧分别设有多晶硅栅,柱状第二P型体区止于多晶硅栅的下表面,且柱状第二P型体区低于第一P型体区,在多晶硅栅与第一P型体区、N型外延层及第二P型体区之间设有栅氧化层,在多晶硅栅与源极金属之间设有绝缘层,并且,栅氧化层使第一P型体区与第二P型体区相互分离。

Description

鳍式快恢复超结功率半导体晶体管及其制备方法
技术领域
本发明主要涉及功率半导体器件技术领域,具体涉及一种鳍式快恢复超结功率半导体晶体管及其制备方法,该晶体管特别适用于桥式整流系统。
背景技术
功率半导体器件是不断发展的功率-电子系统的内在驱动力,尤其在节约能源、动态控制、噪音减少等方面。在过去的三十年里,功率器件取得了飞跃式的发展,特别是功率金属氧化物半导体场效应管(MetalOxideSemiconductorFieldEffect Transistor,MOSFET),为了拓宽其应用领域,满足低功耗需求,必须有效的降低导通电阻,在保证击穿电压的前提下,为了获得较大的导通电流,20世纪90年代初提出了“超结”概念,利用相互交替的P柱与N柱代替传统的功率器件的N型漂移区,成功的打破了“硅限”,它可以在保证击穿电压的前提下,同时得到低导通功耗和高的开关速度。但是相比于传统MOSFET,超结结构具一个显著的缺点:体二极管反向恢复硬度高,时间长。由于在超结结构PN结结面积比较大,在其反向恢复过程中,反向恢复峰值电流大,会导致较大的反向恢复损耗,且容易导致芯片寄生三极管开启失效。为了避免超结MOSFET的寄生三极管开启失效,需要在P柱上方制备P型重掺杂半导体接触区,但这会进一步增加反向恢复电荷及反向恢复电流,从而进一步增大反向恢复损耗。传统方法通过电子辐照或者重金属掺杂进行少子寿命控制,减小反向恢复电荷,降低反向恢复峰值电流,但这样会增加器件的制造成本并导致漏电大,长程可靠性降低。本发明提出一种鳍式快恢复超结功率半导体晶体管及其制备方法,在不采用少子寿命控制技术的前提下,可以降低反向恢复电荷,减小反向恢复峰值电流,抑制寄生三极管开启,提高器件可靠性,降低系统中的损耗。
发明内容
本发明针对上述不足,提出一种能够改变空穴电流路径、抑制了寄生三极管开启并能有效改善体二极管反向恢复特性的鳍式快恢复超结功率半导体晶体管及其制备方法。
本发明提供如下结构技术方案:
一种鳍式快恢复超结功率半导体晶体管,包括:N型衬底,在N型衬底上设有N型外延层,在N型外延层的内设有柱状第二P型体区,在N型外延层的顶部设有第一P型体区且所述第一P型体区位于两柱状第二P型体区之间,在第一P型体区的表面设有N型重掺杂源区和P型重掺杂半导体接触区,在N型重掺杂源区、P型重掺杂半导体接触区和第二P型体区上连接有源极金属,其特征在于,在第一P型体区的两侧分别设有多晶硅栅,所述柱状第二P型体区止于多晶硅栅的下表面,且所述柱状第二P型体区低于第一P型体区,在多晶硅栅与第一P型体区、N型外延层及第二P型体区之间设有栅氧化层,在多晶硅栅与源极金属之间设有绝缘层,并且,所述栅氧化层使第一P型体区与第二P型体区相互分离,第二P型体区的表面与源极金属为高阻欧姆接触或者肖特基接触。
本发明提供如下方法技术方案:
第一步:首先选取N型硅材料作为衬底并外延生长N型外延层;
第二步:先利用一块掩膜板在N型外延层选择刻蚀出深沟槽,并外延生长形成第二P型体区;
第三步:选择性刻蚀N型外延层形成凸形外延层;
第四步:在凸形外延层表面热生长形成栅氧化层,再淀积多晶硅,将N型外延层凹下部分填满;
第五步:刻蚀多晶硅至N型外延层凸起部分的表面,并离子注入硼,退火形成第一P型体区;
第六步:选择性离子注入砷或磷形成N型源极,高能量(80kev~200kev)注入硼形成P型重掺杂半导体接触区;
第七步:选择性刻蚀N型外延层凹下部分的多晶硅和栅氧化层,形成多晶硅栅极;
第八步:淀积一层氧化层作为接触绝缘层,选择性刻蚀绝缘层,在N型外延层表面形成接触孔;
第九步:淀积铝制作源极金属,且源极金属与第二P型体区形成高阻欧姆接触或者肖特基接触。
与现有技术相比,本发明具有如下优点:
1、本发明器件利用栅氧化层7及多晶硅栅8的隔离作用,并通过改变空穴电流路径,抑制了寄生三极管的开启。由于传统结构中第一P型体区与第二P型体区相连,在器件体二极管反向恢复过程中,第一P型体区下方的N型外延层接高电位,第二P型体区接低电位,在第一P型体区底部与N外延层交界处,形成一个至下而上指向第一P型体区内部的內建电场,该內建电场会使大量空穴电流流经第一P型体区,导致寄生三极管开启,器件失效;而本发明将栅氧化层7及多晶硅栅8设置在第一P型体区与第二P型体区之间,由此将第一P型体区与第二P型体区隔离开来,且将第二P型体区低于第一P型体区,在器件体二极管反向恢复过程中,第一P型体区下方的N型外延层接高电位,第二P型体区接低电位,在第一P型体区底部与N外延层交界处,会形成一个至上而下的指向第二P型体区内部的內建电场(为了便于理解,在图9中添加虚线箭头来示意內建电场方向和內建电场区域),该內建电场对空穴具有排斥作用,使得该內建电场区域的空穴被迫流入第二P型体区,从而阻止空穴流入第一P型体区,改变了空穴电流路径,并有效抑制寄生三极管开启的效果。
2、本发明器件利用栅的隔离作用有效地改善了体二极管的反向恢复特性。由于传统结构中第一P型体区与第二P型体区相连,大量空穴电流流经第一P型体区时,为减小寄生三极管开启导致器件失效的风险,必须在第二P型上方做高浓度的P型注入;而本发明因为利用栅将第二P型体区与第一P型体区隔离,如优点1所述会形成一个至上而下的指向第二P型体区内部的內建电场,阻止空穴电流流入第一P型体区,达到改变空穴电流路径、有效抑制寄生三极管开启的效果,所以在第二P型体区表面不需要高浓度P型注入,从而减少了器件在体二极管正向导通时向N型漂移区内注入的少子空穴,即减少了反向恢复过程中所需抽取的载流子数目(Qrr),改善超结体二极管的反向恢复特性。
3、本发明器件结构设计工艺保留了传统沟槽金属氧化物半导体型场效应晶体管结构的设计工艺,工艺简单,可行性高。
附图说明
图1所示为传统沟槽超结功率半导体晶体管的器件剖面结构图。
图2所示为本发明提出的新型鳍式快恢复超级功率半导体晶体管的器件剖面结构图。
图3所示为本发明提出的新型鳍式快恢复超结功率半导体晶体管与传统超结沟槽功率半导体晶体管击穿电压的特性曲线对比图。
图4所示为本发明新型鳍式快恢复超级功率半导体晶体管与传统沟槽超结功率半导体晶体管导通时的电流-电压的特性曲线对比图。
图5所示为本发明提出的新型鳍式快恢复超结功率半导体晶体管与传统沟槽超结功率半导体晶体管体二极管反向恢复特性曲线对比图。
图6所示为本发明提出的新型鳍式快恢复超结功率半导体晶体管与传统沟槽超结功率半导体晶体管体二极管正向导通时空穴载流子浓度分度对比图。
图7所示为本发明提出的新型鳍式快恢复超结功率半导体晶体管的体二极管在反向恢复状态下的局部电场分布示意图。
图8所示为传统沟槽超结功率半导体晶体管的体二极管在反向恢复状态下的空穴电流的路径。
图9所示为本发明提出的新型鳍式快恢复超结功率半导体晶体管的体二极管在反向恢复状态下的空穴电流路径。
图10~图18所示为本发明提出的新型鳍式快恢复超结功率半导体晶体管结构的制备方法的工艺流程图。
具体实施方式
本发明器件利用栅将第一P型体区与第二P型体区隔离,且第二P型体区处于第一P型体区下方,在器件体二极管反向恢复过程中,第一P型体区下方的N型外延层接高电位,第二P型体区接低电位,在第一P型体区底部与N外延层交界处,会形成一个至上而下的指向第二P型体区内部的內建电场,该內建电场对空穴具有排斥作用,使得该內建电场区域的空穴被迫流入第二P型体区,从而阻止空穴流入第一P型体区,达到改变空穴电流路径、有效抑制寄生三极管开启的效果。正因为抑制了寄生三极管的开启,所以在第二P型体区表面不需要高浓度P型注入,从而减少了器件在体二极管正向导通时向N型漂移区内注入的少子空穴,即减少了反向恢复过程中所需抽取的载流子数目(Qrr),改善超结体二极管的反向恢复特性。所述器件制备方法保留了传统沟槽金属氧化物半导体型场效应晶体管结构的设计工艺,工艺简单,可行性高。
实施例1
下面结合图2,对本发明做详细说明,一种鳍式快恢复超结功率半导体晶体管,包括:N型衬底1,在N型衬底1上设有N型外延层2,在N型外延层2的内设有柱状第二P型体区3,在N型外延层2的顶部设有第一P型体区4且所述第一P型体区4位于两柱状第二P型体区3之间,在第一P型体区4的表面设有N型重掺杂源区5和P型重掺杂半导体接触区6,在N型重掺杂源区5、P型重掺杂半导体接触区6和第二P型体区3上连接有源极金属10,其特征在于,在第一P型体区4的两侧分别设有多晶硅栅8,所述柱状第二P型体区3止于多晶硅栅8的下表面,且所述柱状第二P型体区3低于第一P型体区4,在多晶硅栅8与第一P型体区4、N型外延层2及第二P型体区3之间设有栅氧化层7,在多晶硅栅8与源极金属10之间设有绝缘层9,并且,所述栅氧化层7使第一P型体区4与第二P型体区3相互分离。
实施例2
下面结合图10~图18,对本发明做详细说明,一种鳍式快恢复超结功率半导体晶体管的制备方法,其特征在于:
第一步:首先选取N型硅材料作为衬底并外延生长N型外延层;
第二步:先利用一块掩膜板在N型外延层选择刻蚀出深沟槽,并外延生长形成第二P型体区3;
第三步:选择性刻蚀N型外延层形成凸形外延层2;
第四步:在凸形外延层2表面热生长形成栅氧化层7,再淀积多晶硅,将N型外延层2凹下部分填满;
第五步:刻蚀多晶硅至N型外延层2凸起部分的表面,并离子注入硼,退火形成第一P型体区4;
第六步:选择性离子注入砷或磷形成N型源极5,高能量(80kev~200kev)注入硼形成P型重掺杂半导体接触区6;
第七步:选择性刻蚀N型外延层2凹下部分的多晶硅和栅氧化层7,形成多晶硅栅极8;
第八步:淀积一层氧化层作为接触绝缘层9,选择性刻蚀绝缘层9,在N型外延层表面形成接触孔;
第九步:淀积铝制作源极金属10,且源极金属10与第二P型体区形成高阻欧姆接触或者肖特基接触。
下面结合附图对本发明进行进一步说明。
本发明的工作原理:
导通原理:栅极接高电位,漏极接高电位,源极接低电位,电子沟道开启,在漏极高电位的作用下,形成从漏极流向源极的电子电流。
正向关断:栅极接低电位,漏极接高电位,源极接低电位,P型体区保持低电位,沟道关断,P型体区与其下方的N型外延层形成耗尽区承受正向电压。
体二极管正向导通:栅极接低电位,漏极接低电位,源极接高电位,沟道关断,体二极管PN结正向导通,大量空穴注入N型外延层中。
体二极管反向恢复:栅极与源极短接,并接低电位,漏极接高电位,体二极管由正向导通状态进入反向恢复过程,在第一P型体区与N型外延层处形成空间电荷区,并逐渐扩展,同时较高的反向电压对通态时所存储的空穴从漏极向源极进行抽取,经过空间电荷区,形成反向恢复电流。由于本发明器件中第一P型体区与第二P型体区相互隔离,且第二P型体区处于第一P型体区下方,在器件体二极管反向恢复过程中,第一P型体区下方的N型外延层接高电位,第二P型体区接低电位,在第一P型体区底部与N外延层交界处,会形成一个至上而下的指向第二P型体区内部的內建电场,该內建电场对空穴具有排斥作用,使得该內建电场区域的空穴被迫流入第二P型体区,从而阻止空穴流入第一P型体区,达到改变空穴电流路径、消除寄生三极管开启的影响的效果。正因为本发明器件中不需要考虑寄生三极管开启的影响,所以第二P型体区上部不需要高浓度的P型注入。在体二极管正向导通时,第二P型体区空穴发射效率低,注入N型外延层中的空穴总量少,反向恢复过程中抽取的空穴数目就少,从而加快了反向恢复速度,改善了体二极管反向恢复特性。
为了验证本发明结构的好处,本专利对器件结构进行了流片验证,如图3~图6所示。在对器件结构进行了实测后,本专利通过半导体器件仿真软件Sentaurus TCAD对结构进行了对比仿真,如图7~图8所示。图3所示为本发明提出的新型鳍式快恢复超结功率半导体晶体管与传统超结沟槽功率半导体晶体管击穿电压BV特性曲线对比图,从图中可以看出,新型鳍式快恢复超结功率半导体晶体管与传统超结沟槽功率半导体晶体管在相同条件下击穿电压有所增加;图4所示为本发明新型鳍式快恢复超级功率半导体晶体管与传统沟槽超结功率半导体晶体管导通时的I-V特性曲线对比图,从图中可以看出新型鳍式快恢复超级功率半导体晶体管与传统沟槽超结功率半导体晶体管在相同电流条件下导通压降几乎相当,即导通电阻几乎不变;图5所示为本发明提出的新型鳍式快恢复超结功率半导体晶体管与传统沟槽超结功率半导体晶体管体二极管反向恢复特性曲线对比图,从图中可以发现,新型鳍式快恢复超结功率半导体晶体管的体二极管在反向恢复状态下相比于传统沟槽超结功率半导体晶体管的反向恢复时间(trr)减小,峰值电流降低,体二极管反向恢复过程中所需抽取的空穴总量(Qrr)也相应减少,即额外损耗减少,体二极管的反向恢复特性得到改善;图6所示为本发明提出的新型鳍式快恢复超结功率半导体晶体管与传统沟槽超结功率半导体晶体管体二极管正向导通时空穴浓度分度对比图,从图中可以看出,新型鳍式快恢复超结功率半导体晶体管的体二极管工作在正向导通状态下时,第二P型体区的表面空穴注入效率相比于传统沟槽超结功率半导体晶体管低,即注入到N型外延层的空穴数目也相应减少,从而可以使体二极管在反向恢复过程中所需抽取的空穴数目(Qrr)减少,抽取速度加快,反向恢复时间缩短,体二极管的反向恢复特性得到改善,额外损耗降低;图7所示为本发明提出的新型鳍式快恢复超结功率半导体晶体管的体二极管在反向恢复状态下局部电场分布,从图中可以发现,由于第一P型体区下方的N型外延层电势高于第二P型体区,在第一P型体区底部与N外延层交界处,形成一个至上而下的指向第二P型体区内部的內建电场,该內建电场对空穴具有排斥作用,使得该內建电场区域的空穴被迫流入第二P型体区,从而阻止空穴流入第一P型体区,有效抑制寄生三极管的开启;图8、图9所示分别为传统沟槽超结功率半导体晶体管、新型鳍式快恢复超结功率半导体晶体管的体二极管在反向恢复状态下的空穴电流的路径,从图中可以发现,传统的沟槽超结功率半导体晶体管的体二极管在反向恢复过程中的空穴均从第一P型体区与第二P型体区流出,且由于沟槽与第一P型体区、第二P型体区之间设有重掺杂N型源极,较易引起寄生三极管的开启,损坏晶体管,而新型鳍式快恢复超结功率半导体晶体管的体二极管在反向恢复过程中的空穴几乎全部从第二P型体区流出,而不从第一P型体区流出,从而很好地抑制了寄生三极管的开启。
本发明采用如下方法来制备:
第一步:首先选取N型硅材料作为衬底并外延生长N型外延层;
第二步:先利用一块掩膜板在N型外延层选择刻蚀出深沟槽,并外延生长形成第二P型体区3;
第三步:选择性刻蚀N型外延层形成凸形外延层2;
第四步:在凸形外延层2表面热生长形成栅氧化层7,再淀积多晶硅,将N型外延层2凹下部分填满;
第五步:刻蚀多晶硅至N型外延层2凸起部分的表面,并离子注入硼,退火形成第一P型体区4;
第六步:选择性离子注入砷或磷形成N型源极5,高能量(80kev~200kev)注入硼形成P型重掺杂半导体接触区6;
第七步:选择性刻蚀N型外延层2凹下部分的多晶硅和栅氧化层7,形成多晶硅栅极8;
第八步:淀积一层氧化层作为接触绝缘层9,选择性刻蚀绝缘层9,在N型外延层表面形成接触孔;
第九步:淀积铝制作源极金属10,且源极金属10与第二P型体区形成高阻欧姆接触或者肖特基接触。

Claims (3)

1.一种鳍式快恢复超结功率半导体晶体管,包括:N型衬底(1),在N型衬底(1)上设有N型外延层(2),在N型外延层(2)的内设有柱状第二P型体区(3),在N型外延层(2)的顶部设有第一P型体区(4)且所述第一P型体区(4)位于两柱状第二P型体区(3)之间,在第一P型体区(4)的表面设有N型重掺杂源区(5)和P型重掺杂半导体接触区(6),在N型重掺杂源区(5)、P型重掺杂半导体接触区(6)和第二P型体区(3)上连接有源极金属(10),其特征在于,在第一P型体区(4)的两侧分别设有多晶硅栅(8),所述柱状第二P型体区(3)止于多晶硅栅(8)的下表面,且所述柱状第二P型体区(3)低于第一P型体区(4),在多晶硅栅(8)与第一P型体区(4)、N型外延层(2)及第二P型体区(3)之间设有栅氧化层(7),在多晶硅栅(8)与源极金属(10)之间设有绝缘层(9),并且,所述栅氧化层(7)使第一P型体区(4)与第二P型体区(3)相互分离。
2.根据权利要求1所述的一种鳍式快恢复超结功率半导体晶体管,其特征在于,第二P型体区(3)的表面与源极金属(10)为高阻欧姆接触或者肖特基接触。
3.一种权利要求1所述鳍式超结快恢复功率半导体晶体管的制备方法,其特征在于:
第一步:首先选取N型硅材料作为衬底并外延生长N型外延层;
第二步:先利用一块掩膜板在N型外延层选择刻蚀出深沟槽,并外延生长形成第二P型体区(3);
第三步:选择性刻蚀N型外延层形成凸形外延层(2);
第四步:在凸形外延层(2)表面热生长形成栅氧化层(7),再淀积多晶硅,将N型外延层(2)凹下部分填满;
第五步:刻蚀多晶硅至N型外延层(2)凸起部分的表面,并离子注入硼,退火形成第一P型体区(4);
第六步:选择性离子注入砷或磷形成N型源极(5),高能量(80kev~200kev)注入硼形成P型重掺杂半导体接触区(6);
第七步:选择性刻蚀N型外延层(2)凹下部分的多晶硅和栅氧化层(7),形成多晶硅栅极(8);
第八步:淀积一层氧化层作为接触绝缘层(9),选择性刻蚀绝缘层(9),在N型外延层表面形成接触孔;
第九步:淀积铝制作源极金属(10),且源极金属(10)与第二P型体区形成高阻欧姆接触或者肖特基接触。
CN201610363983.4A 2016-05-26 2016-05-26 鳍式快恢复超结功率半导体晶体管及其制备方法 Active CN106024910B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610363983.4A CN106024910B (zh) 2016-05-26 2016-05-26 鳍式快恢复超结功率半导体晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610363983.4A CN106024910B (zh) 2016-05-26 2016-05-26 鳍式快恢复超结功率半导体晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN106024910A true CN106024910A (zh) 2016-10-12
CN106024910B CN106024910B (zh) 2019-03-29

Family

ID=57091245

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610363983.4A Active CN106024910B (zh) 2016-05-26 2016-05-26 鳍式快恢复超结功率半导体晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN106024910B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109256428A (zh) * 2018-09-29 2019-01-22 东南大学 一种鳍式超结功率半导体晶体管及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291856B1 (en) * 1998-11-12 2001-09-18 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
JP2005175220A (ja) * 2003-12-11 2005-06-30 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
JP2010056246A (ja) * 2008-08-27 2010-03-11 Sony Corp 半導体装置
JP5541069B2 (ja) * 2010-10-15 2014-07-09 富士電機株式会社 半導体装置の製造方法
CN104051540A (zh) * 2014-07-03 2014-09-17 肖胜安 超级结器件及其制造方法
CN104576730A (zh) * 2013-10-16 2015-04-29 上海华虹宏力半导体制造有限公司 超级结器件及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291856B1 (en) * 1998-11-12 2001-09-18 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
JP2005175220A (ja) * 2003-12-11 2005-06-30 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
JP2010056246A (ja) * 2008-08-27 2010-03-11 Sony Corp 半導体装置
JP5541069B2 (ja) * 2010-10-15 2014-07-09 富士電機株式会社 半導体装置の製造方法
CN104576730A (zh) * 2013-10-16 2015-04-29 上海华虹宏力半导体制造有限公司 超级结器件及其制造方法
CN104051540A (zh) * 2014-07-03 2014-09-17 肖胜安 超级结器件及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109256428A (zh) * 2018-09-29 2019-01-22 东南大学 一种鳍式超结功率半导体晶体管及其制备方法
WO2020062829A1 (zh) * 2018-09-29 2020-04-02 东南大学 一种鳍式超结功率半导体晶体管及其制备方法
CN109256428B (zh) * 2018-09-29 2021-07-09 东南大学 一种鳍式超结功率半导体晶体管及其制备方法

Also Published As

Publication number Publication date
CN106024910B (zh) 2019-03-29

Similar Documents

Publication Publication Date Title
CN103703566B (zh) 半导体装置及其制造方法
CN103180961B (zh) 改进的肖特基整流器
CN103441148B (zh) 一种集成肖特基二极管的槽栅vdmos器件
CN101552291B (zh) N沟道超结纵向双扩散金属氧化物半导体管
CN109830524B (zh) 一种极低反向恢复电荷超结功率vdmos
CN105870179B (zh) 一种沟槽栅电荷存储型rc-igbt及其制造方法
CN101969073A (zh) 快速超结纵向双扩散金属氧化物半导体管
CN106067480A (zh) 一种双通道rc‑ligbt器件及其制备方法
CN102544114A (zh) 一种积累型槽栅二极管
CN102593154B (zh) 一种具有p型埋层结构的槽栅二极管
CN103762230B (zh) N沟道注入效率增强型绝缘栅双极型晶体管
CN106129117A (zh) 一种高可靠性的横向双扩散金属氧化物半导体管
CN109755289B (zh) 一种沟槽型超结功率器件
CN102709317B (zh) 一种低开启电压二极管
CN106024876A (zh) 用于消除回滞现象的逆导型横向绝缘栅双极型晶体管器件
CN104051546A (zh) 一种功率二极管及其制备方法
CN105742372A (zh) 一种开启电压可调的槽栅型金属氧化物半导体二极管
CN103594503A (zh) 具有浮结结构的igbt
CN205564758U (zh) 超低功耗半导体功率器件
CN110473872A (zh) 一种带有多数载流子二极管的碳化硅mos器件
CN106098799A (zh) 一种积累型沟槽二极管
CN106024910B (zh) 鳍式快恢复超结功率半导体晶体管及其制备方法
CN106847923B (zh) 超结器件及其制造方法
CN110429137A (zh) 具有部分氮化镓/硅半导体材料异质结的vdmos及其制作方法
CN103325846B (zh) 一种斜沟槽肖特基势垒整流器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant