KR101539880B1 - 전력 반도체 소자 - Google Patents

전력 반도체 소자 Download PDF

Info

Publication number
KR101539880B1
KR101539880B1 KR1020140000244A KR20140000244A KR101539880B1 KR 101539880 B1 KR101539880 B1 KR 101539880B1 KR 1020140000244 A KR1020140000244 A KR 1020140000244A KR 20140000244 A KR20140000244 A KR 20140000244A KR 101539880 B1 KR101539880 B1 KR 101539880B1
Authority
KR
South Korea
Prior art keywords
region
semiconductor
impurity concentration
semiconductor region
active
Prior art date
Application number
KR1020140000244A
Other languages
English (en)
Other versions
KR20150080776A (ko
Inventor
박재훈
김지혜
모규현
서동수
송인혁
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140000244A priority Critical patent/KR101539880B1/ko
Priority to US14/243,873 priority patent/US9252212B2/en
Publication of KR20150080776A publication Critical patent/KR20150080776A/ko
Application granted granted Critical
Publication of KR101539880B1 publication Critical patent/KR101539880B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

본 개시는 온-동작 시에 형성되는 채널을 통해 전류가 흐르는 활성 영역; 상기 활성 영역의 주변에 형성되는 단부 영역; 상기 단부 영역에 형성되며, 상기 활성 영역으로부터 상기 단부 영역 방향으로 길게 형성되는 제1 도전형의 제1 반도체 영역 ; 및 상기 단부 영역에 형성되며, 상기 활성 영역으로부터 길게 형성되고, 상기 제1 반도체 영역과 교번하여 형성되는 제2 도전형의 제2 반도체 영역;을 포함하는 전력 반도체 소자에 관한 것이다.

Description

전력 반도체 소자{Power semiconductor device}
본 개시는 전력 반도체 소자에 관한 것이다.
절연 게이트 바이폴라 트랜지스터(IGBT; Insulated Gate Bipolar Transistor)란 게이트를 MOS(Metal Oxide semiconductor)를 이용하여 제작하고, 후면에 p 형의 콜랙터층을 형성시킴으로써 바이폴라(bipolar)를 갖는 트랜지스터를 의미한다.
종래 전력용 MOSFET(Metal Oxide semiconductor Field Effect Transistor)이 개발된 이후, MOSFET은 고속의 스위칭 특성이 요구되는 영역에서 사용되어 왔다.
하지만, MOSFET은 구조적 한계로 인해 높은 전압이 요구되는 영역에서는 바이폴라 트랜지스터(bipolar transistor), 싸이리스터(thyristor), GTO(Gate Turn-off Thyristors) 등이 사용되어 왔었다.
IGBT는 낮은 도통 손실과 빠른 스위칭 스피드를 특징으로 하여, 기존의 싸이리스터(thyristor), 바이폴라 트랜지스터(bipolar transistor), MOSFET(Metal Oxide semiconductor Field Effect Transistor) 등으로는 실현이 불가능하였던 분야를 대상으로 적용이 확대되어 가고 있는 추세이다.
IGBT의 동작 원리를 살펴보면, IGBT 소자가 온(on)된 경우에 양극(anode)에 음극(cathode)보다 높은 전압이 인가되고, 게이트 전극에 소자의 문턱 전압보다 높은 전압이 인가되면, 상기 게이트 전극의 하단에 위치하는 p형의 바디 영역의 표면의 극성이 역전되어 n형의 채널(channel)이 형성된다.
채널(channel)을 통해 드리프트(drift) 영역으로 주입된 전자 전류는 바이폴라 트랜지스터(bipolar transistor)의 베이스(base) 전류와 마찬가지로 IGBT 소자의 하부에 위치하는 고농도의 p형의 콜랙터층으로부터 정공(hole) 전류의 주입을 유도한다.
이러한 소수 캐리어(carrier)의 고농도 주입으로 인해 드리프트(drift) 영역에서의 전도도가 수십에서 수 백배 증가하는 전도도 변조(conductivity modulation)가 발생하게 된다.
MOSFET과 달리 전도도 변조로 인하여 드리프트 영역에서의 저항 성분이 매우 작아지므로, 매우 큰 고압에서의 응용이 가능하다.
음극으로 흐르는 전류는 채널을 통해 흐르는 전자 전류와 p형의 바디와 n형의 드리프트 영역의 접합을 통해 흐르는 정공 전류로 나누어진다.
IGBT는 기판의 구조상 양극과 음극 간의 pnp 구조이므로 MOSFET과 달리 다이오드(diode)가 내장되어 있지 않으므로 별도의 다이오드를 역 병렬로 연결해주어야 한다.
이러한 IGBT는 크게 내압(blocking voltage) 유지, 도통 손실의 감소 및 스위칭 속도의 증가를 주요 특성으로 한다.
특히, 내압을 유지하기 위하여 IGBT의 동작 시에 전류가 흐르는 활성 영역의 주위에 단부 영역을 형성시키게 된다.
전력 반도체 소자의 전체 크기는 한정되어 있기 때문에, 전력 반도체 소자에서 단부 영역이 증가하게 되는 경우에는 전력 반도체 소자의 활성 영역이 줄어들게 되므로 소자의 성능이 감소하게 된다.
따라서 전력 반도체 소자의 내압을 충분히 유지시킬 수 있으면서, 동시에 단부 영역의 크기를 줄일 수 있는 방안이 필요한 실정이다.
하기의 선행기술문헌의 특허문헌 1에 기재된 발명은 접합 구조를 갖는 반도체 장치에 관한 발명으로써, 셀 영역의 내전압보다 높은 내전압을 갖는 주변 영역을 개시하고 있다.
한국 공개특허공보 제2006-0066655호
본 개시는 내압이 향상되고, 단부 영역의 크기가 작은 전력 반도체 소자를 제공하고자 한다.
본 개시의 일 실시 예에 따른 전력 반도체 소자는 온-동작 시에 형성되는 채널을 통해 전류가 흐르는 활성 영역; 상기 활성 영역의 주변에 형성되는 단부 영역; 상기 단부 영역에 형성되며, 상기 활성 영역으로부터 상기 단부 영역 방향으로 길게 연장 형성되는 제1 도전형의 제1 반도체 영역; 및 상기 단부 영역에 형성되며, 상기 활성 영역으로부터 길게 형성되고, 상기 제1 반도체 영역과 교번하여 형성되는 제2 도전형의 제2 반도체 영역;을 포함할 수 있다.
일 실시 예에 있어서, 상기 제1 반도체 영역의 불순물 농도와 상기 제1 반도체 영역의 폭의 곱은 상기 제2 반도체 영역의 불순물 농도와 상기 제2 반도체 영역의 폭의 곱과 같을 수 있다.
일 실시예에 있어서, 상기 제1 반도체 영역의 불순물 농도와 상기 제2 반도체 영역의 불순물 농도는 상기 활성 영역에서 멀어질수록 점점 낮아질 수 있다.
일 실시 예에 있어서, 상기 제1 반도체 영역의 두께와 상기 제2 반도체 영역의 두께는 상기 활성 영역에서 멀어질수록 점점 얇아질 수 있다.
일 실시 예에 있어서, 블로킹 모드에서 상기 제1 반도체 영역 및 상기 제2 반도체 영역의 경계는 전압에 따라 공핍 영역이 확장할 수 있다 .
일 실시 예에 있어서, 상기 활성 영역과 상기 단부 영역의 사이에 형성되며, 상기 활성 영역의 전계를 상기 단부 영역으로 확장하는 역할을 수행하는 중간 영역을 더 포함할 수 있다.
일 실시 예에 있어서, 상기 중간 영역에 형성되는 제2 도전형의 깊은 바디 영역을 더 포함할 수 있다.
일 실시 예에 있어서, 상기 제1 반도체 영역 및 상기 제2 반도체 영역의 불순물 농도는 상기 깊은 바디 영역의 불순물 농도보다 낮을 수 있다.
본 개시의 다른 실시 예에 따른 전력 반도체 소자는 온-동작 시에 형성되는 채널을 통해 전류가 흐르는 활성 영역; 상기 활성 영역의 주변에 형성되는 단부 영역; 및 상기 단부 영역에 형성되며, 상기 활성 영역으로부터 길게 형성되는 리써프 영역;을 포함할 수 있다.
다른 실시 예에 있어서, 상기 리써프 영역은 제1 도전형의 제1 반도체 영역 및 제2 도전형의 제2 반도체 영역이 교번하여 형성될 수 있다.
다른 실시 예에 있어서, 상기 제1 반도체 영역의 불순물 농도와 상기 제1 반도체 영역의 폭의 곱은 상기 제2 반도체 영역의 불순물 농도와 상기 제2 반도체 영역의 폭의 곱과 같을 수 있다.
다른 실시 예에 있어서, 상기 리써프 영역의 불순물 농도는 상기 활성 영역에서 멀어질수록 점점 낮아질 수 있다.
다른 실시 예에 있어서, 상기 리써프 영역의 두께는 상기 활성 영역에서 멀어질수록 점점 얇아질 수 있다.
다른 실시 예에 있어서, 상기 활성 영역과 상기 단부 영역의 사이에 형성되며, 상기 활성 영역의 전계를 상기 단부 영역으로 확장하는 역할을 수행하는 중간 영역을 더 포함할 수 있다.
다른 실시 예에 있어서, 상기 중간 영역에 형성되는 제2 도전형의 깊은 바디 영역을 더 포함할 수 있다.
다른 실시 예에 있어서, 상기 리써프 영역의 불순물 농도는 상기 깊은 바디 영역의 불순물 농도보다 낮을 수 있다.
본 개시의 일 실시 예에 다른 전력 반도체 소자는 단부 영역에 형성되며, 활성 영역에 수직하도록 길게 형성되는 n형의 제1 반도체 영역 및 단부 영역에 형성되며, 활성 영역으로부터 길게 형성되고, 상기 제1 반도체 영역과 교번하여 형성되는 p형의 제2 반도체 영역을 포함하기 때문에, 전력 반도체 소자에 역전압이 인가되었을 때에 단부 영역에 공핍층이 확장함으로써 내압을 증가시킬 수 있다.
이에 따라, 동일한 내압에서 단부 영역으로 확장되는 공핍층의 길이를 단축함으로써 전력 반도체 소자에서 단부 영역이 차지하는 면적을 감소시킬 수 있다.
도 1은 본 개시의 일 실시 예에 따른 전력 반도체 소자의 개략적인 사시도를 도시한 것이다.
도 2는 도 1의 A-A`의 개략적인 단면도를 도시한 것이다.
도 3은 도 1의 B-B`의 개략적인 단면도를 도시한 것이다.
도 4는 본 개시의 다른 실시 예에 따른 전력 반도체 소자의 개략적인 단면도를 도시한 것이다.
후술하는 본 개시에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다.
이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다.
본 개시의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다.
예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다.
또한, 각각의 개시된 실시 예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다.
따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 개시의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다.
도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
이하에서는, 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자가 본 개시의 실시 예들을 용이하게 실시할 수 있도록 하기 위하여, 본 개시의 실시 예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
전력용 스위치는 전력용 MOSFET, IGBT, 여러 형태의 싸이리스터 및 이와 유사한 것들 중 어느 하나에 의해 구현될 수 있다. 여기에 개시된 신규한 기술들 대부분은 IGBT를 기준으로 설명된다. 그러나 여기에서 개시된 여러 실시예들이 IGBT로 한정되는 것은 아니며, 예컨대 IGBT 외에도, 전력용 MOSFET와 여러 종류의 싸이리스터를 포함하는 다른 형태의 전력용 스위치 기술에도 대부분 적용될 수 있다. 더욱이, 본 개시의 여러 실시 예들은 특정 p형 및 n형 영역을 포함하는 것으로 묘사된다. 그러나 여기에서 개시되는 여러 영역의 도전형이 반대인 소자에 대해서도 동일하게 적용될 수 있다는 것은 당연하다.
*또한, 여기서 사용되는 n형, p형은 제1 도전형 또는 제2 도전형이라고 정의될 수 있다. 한편, 제1 도전형, 제2 도전형은 상이한 도전형을 의미한다.
또한, 일반적으로, '+'는 고농도로 도핑된 상태를 의미하고, '-'는 저농도로 도핑된 상태를 의미한다.
이하에서 명확한 설명을 위하여, 제1 도전형은 n형, 제2 도전형을 p형으로 표시하도록 하지만, 이에 제한되는 것은 아니다.
도면에서 x는 폭 방향, y는 길이 방향, z는 깊이 방향을 의미한다.
도 1은 본 개시의 일 실시 예에 따른 전력 반도체 소자의 개략적인 사시도를 도시한 것이며, 도 2 및 도 3은 각각 도 1의 A-A` 및 B-B`의 개략적인 단면도를 도시한 것이다.
도 1은 본 개시의 일 실시 예에 따른 전력 반도체 소자(100)의 개략적인 사시도를 도시한 것이며, 도 2는 전력 반도체 소자(100)의 개략적인 실시 형태를 도시한 것이다.
우선 활성 영역(A)의 구조에 대해서 살펴보도록 한다.
상기 활성 영역(A)은 드리프트 영역(110), 바디 영역(120), 에미터 영역(130) 및 콜랙터 영역(150)으로 구성될 수 있다.
상기 드리프트 영역(110)은 n형의 불순물을 저농도로 주입하여 형성될 수 있다.
따라서 상기 드리프트 영역(110)은 소자의 내압을 유지하기 위해 비교적 두꺼운 두께를 가지게 된다.
상기 드리프트 영역(110)은 하부에 버퍼 영역(111)을 더 포함할 수 있다.
상기 버퍼 영역(111)은 n형의 불순물을 상기 드리프트 영역(110)의 후면에 주입하여 형성시킬 수 있다.
상기 버퍼 영역(111)은 소자의 공핍 영역이 확장될 때, 이를 저지하는 역할을 함으로써 소자의 내압을 유지하는 것에 도움을 준다.
따라서 상기 버퍼 영역(111)이 형성되는 경우에는 상기 드리프트 영역(110)의 두께를 얇게 할 수 있어, 전력 반도체 소자의 소형화를 가능케 할 수 있다.
상기 드리프트 영역(110)은 상부에 p형의 불순물을 주입하여 바디 영역(120)을 형성할 수 있다.
상기 바디 영역(120)은 p형의 도전형을 가짐으로써 상기 드리프트 영역(110)과 pn 접합을 형성하게 된다.
상기 바디 영역(120)의 상면 내측에는 n형의 불순물을 고농도로 주입하여 에미터 영역(130)을 형성할 수 있다.
상기 에미터 영역(130)으로부터 상기 바디 영역(120)을 관통하여 상기 드리프트 영역(110)까지 트랜치 게이트(140)가 형성될 수 있다.
즉, 상기 트랜치 게이트(140)는 깊이 방향(z방향)으로 상기 에미터 영역(130)으로부터 상기 드리프트 영역(110)의 일부까지 관입하도록 형성될 수 있다.
상기 트랜치 게이트(140)는 일 방향(y방향)으로 길게 형성될 수 있으며, 길게 형성된 방향에 수직한 방향(x방향)으로 일정한 간격을 가지며 배열될 수 있다.
상기 트랜치 게이트(140)는 상기 드리프트 영역(110), 상기 바디 영역(120) 및 상기 에미터 영역(130)과 접하는 부분에 게이트 절연층(141)이 형성될 수 있다.
상기 게이트 절연층(141)은 실리콘 옥사이드(SiO2)일 수 있으나, 이에 제한되는 것은 아니다.
상기 트랜치 게이트(140)의 내부에는 도전성 물질(142)이 충전될 수 있다.
상기 도전성 물질(142)은 폴리 실리콘(Poly-Si) 또는 금속일 수 있으나, 이에 제한되는 것 아니다.
상기 도전성 물질(142)은 게이트 전극(미도시)와 전기적으로 연결되어, 본 발명의 일 실시 예에 따른 전력 반도체 소자(100)의 동작을 제어하게 된다.
상기 도전성 물질(142)에 양의 전압이 인가되는 경우, 상기 바디 영역(120)에 채널(C)이 형성된다.
구체적으로, 상기 도전성 물질(142)에 양의 전압이 인가되는 경우, 상기 바디 영역(120)에 존재하는 전자가 상기 트랜치 게이트(140) 쪽으로 끌려오게 되는데, 전자가 상기 트랜치 게이트(140)에 모여서 채널(C)이 형성되는 것이다.
즉, pn 접합으로 인해 전자와 정공이 재결합(recombination)되어 캐리어가 없는 공핍 영역에 상기 트랜치 게이트(140)가 전자를 끌어당겨 채널(C)이 형성됨으로써 전류가 흐를 수 있게 된다.
상기 드리프트 영역(110)의 하부 또는 상기 버퍼 영역(111)의 하부에는 p형의 불순물을 주입하여 콜랙터 영역(150)을 형성시킬 수 있다.
전력 반도체 소자가 IGBT인 경우, 상기 콜랙터 영역(150)은 전력 반도체 소자에 정공을 제공할 수 있다.
전력 반도체 소자가 MOSFET인 경우에는 상기 콜랙터 영역(150)은 n형의 도전형을 가질 수 있다.
상기 에미터 영역(130) 및 상기 바디 영역(120)의 노출된 상면에는 에미터 금속층(160)이 형성될 수 있으며, 상기 콜랙터 영역(150)의 하면에는 콜랙터 금속층(170)이 형성될 수 있다.
내압을 향상시키기 위하여, 상기 활성 영역(A)과 상기 단부 영역(T)의 경계에는 깊은 바디 영역(181)이 형성될 수 있다.
즉, 상기 활성 영역(A)과 상기 단부 영역(T)의 경계에 위치하는 중간 영역(I)을 더 포함하고, 상기 중간 영역(I)에는 p형의 깊은 바디 영역(181)이 형성될 수 있다.
상기 중간 영역(I)은 상기 활성 영역(A)의 전계를 상기 단부 영역(T)으로 확장하는 역할을 수행할 수 있다.
상기 깊은 바디 영역(181)은 바디 영역(120)에 비해 표면으로부터 깊게 형성되며, 표면의 일부 절연층을 개구하여 에미터 금속층(160)과 접할 수 있다.
상기 깊은 바디 영역(181)이 에미터 금속층(170)과 접하는 경우, 전력 반도체 소자의 스위칭 동작 시에 활성 영역(A)에서 존재하는 정공이 빠져나갈 수 있는 경로가 될 수 있다.
다음으로 단부 영역(T)의 구조에 대해 설명하도록 한다.
상기 단부 영역(T)에는 리써프 영역(180)이 형성될 수 있다.
상기 리써프 영역(180)은 단부 영역(T)의 드리프트 영역(110)의 상부에 형성될 수 있다.
상기 리써프 영역(180)은 n형의 제1 반도체 영역(180a)와 p형의 제2 반도체 영역(180b)이 서로 교번하는 형상을 가지도록 형성될 수 있다.
상기 리써프 영역(180)은 상기 활성 영역(A)으로부터 단부 영역(T)으로 길게 형성될 수 있다.
예를 들어, 상기 리써프 영역(180)은 상기 활성 영역(A)과 상기 단부 영역(T)의 경계선 또는 상기 중간 영역(I)과 상기 단부 영역(T)의 경계선으로부터 전력 반도체 소자의 외곽 방향으로 상기 단부 영역(T)에 길게 형성될 수 있다.
바람직하게, 상기 리써프 영역(180)은 상기 활성 영역(A)과 상기 단부 영역(T)의 경계선 또는 상기 중간 영역(I)과 상기 단부 영역(T)의 경계선에 수직하도록 상기 단부 영역(T)으로 길게 형성될 수 있다.
상기 리써프 영역(180)은 n형의 불순물과 p형의 불순물을 각각 제1 반도체 영역(180a) 및 제2 반도체 영역(180b)에 주입하여 형성될 수 있다.
상기 리써프 영역(180)은 활성 영역(A)의 바디 영역(120)이 표면으로부터 형성된 깊이보다 작게 형성될 수 있다.
전력 반도체 소자가 중간 영역(I) 및 상기 중간 영역(I)에 형성되는 상기 깊은 바디 영역(181)을 더 포함하는 경우, 상기 리써프 영역(180)의 불순물 농도는 상기 깊은 바디 영역(181)의 불순물 농도보다 낮을 수 있다.
즉, 상기 제1 반도체 영역(181a) 및 상기 제2 반도체 영역(181b)의 불순물 농도는 상기 깊은 바디 영역(181)의 불순물 농도보다 낮을 수 있다.
상기 리써프 영역(180)의 상부에는 절연막(161)이 형성되어 에미터 금속층(160)과 절연될 수 있다.
상기 제1 반도체 영역(180a) 및 상기 제2 반도체 영역(180b)는 서로 교번하여 형성될 수 있다.
즉, 상기 제1 반도체 영역(180a) 및 상기 제2 반도체 영역(180b)는 상기 활성 영역(A)과 상기 단부 영역(T)의 경계와 수평한 방향으로 서로 교번하여 형성될 수 있다.
예를 들어, 상기 제1 반도체 영역(180a) 및 상기 제2 반도체 영역(180b)은 스트라이프 형상을 가지도록 형성될 수 있다.
상기 제1 반도체 영역(180a) 및 상기 제2 반도체 영역(180b)은 상기 활성 영역(A)으로부터 단부 영역(T) 방향으로 줄무늬가 길게 형성될 수 있다.
상기 제1 반도체 영역(180a)은 n형의 반도체 영역이고, 상기 제2 반도체 영역(180b)은 p형의 반도체 영역이기 때문에 상기 제1 반도체 영역(180a)과 상기 제2 반도체 영역(180b)이 접하는 경계에 공핍 영역이 형성된다.
전력 반도체 소자에 역전아비 인가되거나 블로킹 모드로 작동하는 경우에 상기 제1 반도체 영역(180a)과 상기 제2 반도체 영역(180b)이 접하는 경계에 공핍 영역이 점차 확장하게 된다.
블로킹 모드에서 공핍 영역을 형성하는 전계(electric field)의 확장 방향은 리써프 영역(180)의 길이 방향 및 길이 방향과 직교하는 방향으로 형성될 수 있다.
종래의 기술과 달리, 본 개시의 일 실시 예에 따른 전력 반도체 소자는 블로킹 모드에서 공핍 영역이 상기 제1 반도체 영역(180a)과 상기 제2 반도체 영역(180b)에서 먼저 확장하고, 상기 제1 반도체 영역(180a) 및 상기 제2 반도체 영역(180b)이 모두 공핍화된 후에 공핍 영역이 단부 영역 방향으로 확장하게 된다.
따라서 종래의 기술과 비교하였을 때, 동일한 역전압이 인가되었을 때에 실시예의 전력 반도체 소자의 전계가 단부 영역으로 덜 확장하게 된다.
즉, 종래의 기술에 비해 실시예의 전력 반도체 소자의 내압이 향상될 수 있다.
또한, 동일한 내압 하에서 단부 영역의 면적을 감소시켜, 전력 반도체 소자를 소형화시킬 수 있다.
상기 제1 반도체 영역(180a) 및 상기 제2 반도체 영역(180b)이 모두 공핍화되는 역 전압을 향상시키기 위해서, 상기 제1 반도체 영역(180a)의 폭과 상기 제1 반도체 영역(180a)의 불순물 농도의 곱과 상기 제2 반도체 영역(180b)의 폭과 상기 제2 반도체 영역(180b)의 불순물 농도의 곱이 동일하도록 형성될 수 있다.
상기 제1 반도체 영역(180a)의 폭과 상기 제1 반도체 영역(180a)의 불순물 농도의 곱과 상기 제2 반도체 영역(180b)의 폭과 상기 제2 반도체 영역(180b)의 불순물 농도의 곱이 동일하게 형성되는 경우, 상기 제1 반도체 영역(180a)과 상기 제2 반도체 영역(180b)이 동시에 전부 공핍화될 수 있다.
종래의 경우, p형의 불순물을 주입하여 단부 영역에 복수의 가드링을 형성시킴으로써, 단부 영역의 내압을 향상시키고 있었다.
종래와 같이 가드링을 이용하여, 단부 영역의 내압을 향상시키는 경우에는 전계가 확장할 수 있는 충분한 공간이 필요하기 때문에 단부 영역의 면적을 충분히 증가시킬 필요가 있었다.
단부 영역은 전력 반도체 소자의 신뢰성 확보와 직접적인 연관이 있지만, 전류가 흐르는 부분은 활성 영역이기 때문에 한정된 전력 반도체 소자의 크기에서 단부 영역이 증가하는 것은 활성 영역이 줄어드는 것과 같다.
즉, 소자의 신뢰성을 향상시키기 위하여 단부 영역을 증가시키면, 그에 따라 전력 반도체 소자에서 전류가 흐를 수 있는 영역이 감소하여 전력 반도체 소자의 성능이 감소하게 된다.
하지만 본 개시의 일 실시예에 따른 전력 반도체 소자와 같이 단부 영역에 리써프 영역을 형성시키는 경우, 블로킹 모드에서 상기 리써프 영역에서 공핍 영역이 확장하며 내압을 지지하게 되기 때문에 종래에 비해 단부 영역의 면적을 최소 40% 이상 감소시킬 수 있다.
즉, 본 개시의 일 실시예에 따른 전력 반도체 소자는 단부 영역의 면적을 최소화함으로써, 전력 반도체 소자에서 전류가 흐를 수 있는 활성 영역을 극대화하여 전력 반도체 소자의 성능을 향상시킬 수 있다.
이와 달리, 단부 영역의 면적을 감소시키지 않는 경우, 본 개시의 일 실시 예에 따른 전력 반도체 소자는 고내압의 전력 반도체 소자에 적용될 수 있다.
일반적으로 전계는 활성 영역에서 멀어질수록 약해지게 된다.
따라서 상기 리써프 영역(180)의 불순물 농도는 상기 활성 영역(A)에서 멀어질수록 점차 낮아질 수 있다.
즉, 상기 제1 반도체 영역(180a) 또는 제2 반도체 영역(180b)를 형성할 때, 각각 상기 활성 영역(A)에서 멀어질수록 주입되는 불순물 농도가 작게 하여 형성될 수 있다.
상기 리써프 영역(180)의 불순물 농도는 선형적으로 감소하거나, 계단식으로 감소할 수 있으나, 이에 제한되는 것은 아니다.
도 4는 본 개시의 다른 실시 예에 따른 전력 반도체 소자의 개략적인 단면도를 도시한 것이다.
도 4는 제1 반도체 영역(180a)가 나타나는 단면이지만, 이하에서 설명하는 사항은 제2 반도체 영역(180b)에도 적용될 수 있다.
앞에서 설명한 바와 같이, 전계는 활성 영역에서 멀어질수록 약해지게 된다.
따라서 도 4에 보이는 것과 같이, 상기 리써프 영역(180)의 상면으로부터 깊이를 상기 활성 영역(A)에서 멀어질수록 점점 작아지게 할 수 있다.
즉, 전계가 약해지는 만큼 상기 리써프 영역(180)이 형성되는 깊이를 작게 함으로써 전계가 균일하게 확장할 수 있도록 조절할 수 있다.
전계가 큰 곡률을 가지고 변화하는 경우, 변화하는 부분에 전계가 집중되어 내압이 감소하게 된다.
하지만 본 개시의 일 실시 예에 따른 전력 반도체 소자는 단부 영역(T)에서 전계가 감소하는 것에 맞춰 상기 리써프 영역(180)의 상면으로부터 깊이를 작게 함으로써 전계가 집중되는 것을 막아, 내압을 향상시킬 수 있다.
즉, 상기 리써프 영역(180)은 상기 활성 영역(A)으로부터 멀어질수록 더 얇은 두께를 가지기 때문에, 전계가 일정하게 확장할 수 있도록 하여 내압을 향상시킬 수 있다.
상기 리써프 영역(180)이 형성되는 깊이를 조절하기 위하여, 상기 제1 반도체 영역(180a) 또는 상기 제2 반도체 영역(180b)를 형성할 때, 주입되는 불순물의 에너지를 조절할 수 있다.
또는 상기 제1 반도체 영역(180a) 또는 상기 제2 반도체 영역(180b)을 형성할 때, 주입되는 불순물의 양을 달리한 뒤 열처리를 통해 확산되는 깊이를 달리하여 조절할 수 있다.
상기 리써프 영역(180)이 형성되는 깊이를 조절하는 것은 선형적으로 깊이가 감소하도록 할 수 있으며, 필요에 따라 계단식으로 형성되는 깊이를 조절할 수 있다. 다만, 이에 제한되는 것은 아니다.
또한, 이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속한다.
100: 전력 반도체 소자
110: 드리프트 영역
120: 바디 영역
130: 에미터 영역
140: 트랜치 게이트
150: 콜랙터 영역
160: 에미터 금속층
170: 콜랙터 금속층

Claims (16)

  1. 온-동작 시에 형성되는 채널을 통해 전류가 흐르는 활성 영역;
    상기 활성 영역의 주변에 형성되는 단부 영역;
    상기 활성 영역과 상기 단부 영역의 사이에 형성되며, 제2 도전형의 깊은 바디 영역을 포함하는 중간 영역;
    상기 단부 영역에 형성되며, 상기 중간 영역으로부터 상기 단부 영역 방향으로 길게 형성되는 제1 도전형의 제1 반도체 영역 ; 및
    상기 단부 영역에 형성되며, 상기 중간 영역으로부터 상기 단부 영역 방향으로 길게 형성되고, 상기 제1 반도체 영역과 교번하여 형성되는 제2 도전형의 제2 반도체 영역;을 포함하는 전력 반도체 소자.
  2. 제1항에 있어서,
    상기 제1 반도체 영역의 불순물 농도와 상기 제1 반도체 영역의 폭의 곱은 상기 제2 반도체 영역의 불순물 농도와 상기 제2 반도체 영역의 폭의 곱과 같은 전력 반도체 소자.
  3. 제1항에 있어서,
    상기 제1 반도체 영역의 불순물 농도와 상기 제2 반도체 영역의 불순물 농도는 상기 중간 영역에서 멀어질수록 점점 낮아지는 전력 반도체 소자.
  4. 제1항에 있어서,
    상기 제1 반도체 영역의 두께와 상기 제2 반도체 영역의 두께는 상기 중간 영역에서 멀어질수록 점점 얇아지는 전력 반도체 소자.
  5. 제1항에 있어서,
    블로킹 모드에서 상기 제1 반도체 영역 및 상기 제2 반도체 영역의 경계는 전압에 따라 공핍 영역이 확장하는 전력 반도체 소자.
  6. 제1항에 있어서,
    상기 중간 영역은, 상기 활성 영역의 전계를 상기 단부 영역으로 확장하는 역할을 수행하는 전력 반도체 소자.
  7. 삭제
  8. 제1항에 있어서,
    상기 제1 반도체 영역 및 상기 제2 반도체 영역의 불순물 농도는 상기 깊은 바디 영역의 불순물 농도보다 낮은 전력 반도체 소자.
  9. 온-동작 시에 형성되는 채널을 통해 전류가 흐르는 활성 영역;
    상기 활성 영역의 주변에 형성되는 단부 영역;
    상기 활성 영역과 상기 단부 영역 사이에 형성되며, 제2 도전형의 깊은 바디 영역을 포함하는 중간 영역; 및
    상기 단부 영역에 형성되며, 상기 중간 영역으로부터 상기 단부 영역 방향으로 길게 형성되는 리써프 영역;을 포함하고,
    상기 리써프 영역은, 상기 중간 영역으로부터 상기 단부 영역 방향으로 길게 형성된 제1 도전형의 제1 반도체 영역 및 상기 중간 영역으로부터 상기 단부 영역 방향으로 길게 형성된 제2 도전형의 제2 반도체 영역이 교번하여 형성된 전력 반도체 소자.
  10. 삭제
  11. 제9항에 있어서,
    상기 제1 반도체 영역의 불순물 농도와 상기 제1 반도체 영역의 폭의 곱은 상기 제2 반도체 영역의 불순물 농도와 상기 제2 반도체 영역의 폭의 곱과 같은 전력 반도체 소자.
  12. 제9항에 있어서,
    상기 리써프 영역의 불순물 농도는 상기 중간 영역에서 멀어질수록 점점 낮아지는 전력 반도체 소자.
  13. 제9항에 있어서,
    상기 리써프 영역의 두께는 상기 중간 영역에서 멀어질수록 점점 얇아지는 전력 반도체 소자.
  14. 제9항에 있어서,
    상기 중간 영역은, 상기 활성 영역의 전계를 상기 단부 영역으로 확장하는 역할을 수행하는 전력 반도체 소자.
  15. 삭제
  16. 제9항에 있어서,
    상기 리써프 영역의 불순물 농도는 상기 깊은 바디 영역의 불순물 농도보다 낮은 전력 반도체 소자.
KR1020140000244A 2014-01-02 2014-01-02 전력 반도체 소자 KR101539880B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140000244A KR101539880B1 (ko) 2014-01-02 2014-01-02 전력 반도체 소자
US14/243,873 US9252212B2 (en) 2014-01-02 2014-04-02 Power semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140000244A KR101539880B1 (ko) 2014-01-02 2014-01-02 전력 반도체 소자

Publications (2)

Publication Number Publication Date
KR20150080776A KR20150080776A (ko) 2015-07-10
KR101539880B1 true KR101539880B1 (ko) 2015-07-27

Family

ID=53482780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140000244A KR101539880B1 (ko) 2014-01-02 2014-01-02 전력 반도체 소자

Country Status (2)

Country Link
US (1) US9252212B2 (ko)
KR (1) KR101539880B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10861931B2 (en) * 2016-12-08 2020-12-08 Cree, Inc. Power semiconductor devices having gate trenches and buried edge terminations and related methods
JP7091714B2 (ja) * 2018-03-01 2022-06-28 株式会社デンソー 半導体装置
DE112021002247B4 (de) 2020-06-26 2023-09-07 Rohm Co., Ltd. Halbleiterbauelement
WO2021261222A1 (ja) * 2020-06-26 2021-12-30 ローム株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100425435B1 (ko) * 2002-02-08 2004-03-30 페어차일드코리아반도체 주식회사 감소된 표면 전계 구조를 갖는 수평형 디모스 트랜지스터및 그 제조방법
KR20050067227A (ko) * 2002-11-06 2005-06-30 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 반도체 디바이스 및 그 제조 방법
JP2013038329A (ja) * 2011-08-10 2013-02-21 Toshiba Corp 半導体装置
KR101339574B1 (ko) * 2012-08-30 2013-12-10 삼성전기주식회사 절연 게이트형 바이폴라 트랜지스터

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4765012B2 (ja) 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
JP4940546B2 (ja) 2004-12-13 2012-05-30 株式会社デンソー 半導体装置
WO2012049872A1 (ja) 2010-10-15 2012-04-19 三菱電機株式会社 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100425435B1 (ko) * 2002-02-08 2004-03-30 페어차일드코리아반도체 주식회사 감소된 표면 전계 구조를 갖는 수평형 디모스 트랜지스터및 그 제조방법
KR20050067227A (ko) * 2002-11-06 2005-06-30 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 반도체 디바이스 및 그 제조 방법
JP2013038329A (ja) * 2011-08-10 2013-02-21 Toshiba Corp 半導体装置
KR101339574B1 (ko) * 2012-08-30 2013-12-10 삼성전기주식회사 절연 게이트형 바이폴라 트랜지스터

Also Published As

Publication number Publication date
US20150187868A1 (en) 2015-07-02
US9252212B2 (en) 2016-02-02
KR20150080776A (ko) 2015-07-10

Similar Documents

Publication Publication Date Title
US10157983B2 (en) Vertical power MOS-gated device with high dopant concentration N-well below P-well and with floating P-islands
US9093522B1 (en) Vertical power MOSFET with planar channel and vertical field plate
US20150187877A1 (en) Power semiconductor device
US9263560B2 (en) Power semiconductor device having reduced gate-collector capacitance
EP3025373B1 (en) Mos-bipolar device
KR101539880B1 (ko) 전력 반도체 소자
KR101422953B1 (ko) 전력 반도체 소자 및 그 제조 방법
US20150144989A1 (en) Power semiconductor device and method of manufacturing the same
KR20150061202A (ko) 전력 반도체 소자
KR20150061201A (ko) 전력 반도체 소자 및 그 제조 방법
US9245986B2 (en) Power semiconductor device and method of manufacturing the same
US20150171198A1 (en) Power semiconductor device
US20150187922A1 (en) Power semiconductor device
KR101994728B1 (ko) 전력 반도체 소자
US20150144993A1 (en) Power semiconductor device
KR20150076768A (ko) 전력 반도체 소자
US20150144992A1 (en) Power semiconductor device
US9502498B2 (en) Power semiconductor device
KR101870823B1 (ko) 전력 반도체 소자 및 그 제조방법
KR101870824B1 (ko) 전력 반도체 소자 및 그 제조방법
US9147757B2 (en) Power semiconductor device and method for manufacturing the same
CN115377197A (zh) 一种soi横向绝缘栅双极晶体管
US20150187921A1 (en) Power semiconductor device
KR20150056433A (ko) 전력 반도체 소자 및 그 제조 방법
KR20160004563A (ko) 전력 반도체 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 5