CN107871664A - 超结功率器件及其制造方法 - Google Patents

超结功率器件及其制造方法 Download PDF

Info

Publication number
CN107871664A
CN107871664A CN201610851978.8A CN201610851978A CN107871664A CN 107871664 A CN107871664 A CN 107871664A CN 201610851978 A CN201610851978 A CN 201610851978A CN 107871664 A CN107871664 A CN 107871664A
Authority
CN
China
Prior art keywords
doping type
doped region
epitaxial layer
body area
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610851978.8A
Other languages
English (en)
Inventor
赵圣哲
马万里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201610851978.8A priority Critical patent/CN107871664A/zh
Publication of CN107871664A publication Critical patent/CN107871664A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种超结功率器件及其制造方法，该方法包括：在具有第一掺杂类型的基底中形成第二掺杂类型的柱状掺杂区；在形成有柱状掺杂区的基底上，形成具有第一掺杂类型的第一外延层，第一外延层与柱状掺杂区接触；在第一外延层上形成栅极结构；在栅极结构两侧的第一外延层中，分别形成第二掺杂类型的两个体区，体区的顶部与栅极结构接触，每个体区的底端分别与一个柱状掺杂区接触。由于柱状掺杂区中的离子浓度不会影响到体区中的离子浓度，进而可以根据实际需求设置相邻两个体区的距离，在一定程度上缩小超结功率器件的体积。同时也实现了沟道的浓度可控，也即开启电压的可控，从而保证了超结功率器件的质量。

Description

超结功率器件及其制造方法
技术领域
本发明属于半导体器件技术领域，尤其是涉及一种超结功率器件及其制造方法。
背景技术
随着国内外计算机和电子类产品轻量化，小型化，超薄化，超低损耗的发展需求，要求功率电子器件导通损耗小，开关速度快，同时开关损耗小，体积小。传统的功率器件已经无法满足需求，因此需要更节能，性能更好的器件来满足要求。因此，引入了超结功率器件。
目前，超结功率器件的制造方法如图1-4所示，该方法包括：步骤一：如图1所示，在第一掺杂类型的衬底101上部形成第一掺杂类型的衬底外延层102；并在该衬底外延层102内形成至少两个第二掺杂类型的柱状掺杂区103。步骤二：如图2所示，在形成有柱状掺杂区103的衬底外延层102的表面形成栅氧介质层104，并在栅氧介质层104上部形成多晶硅介质层；通过对多晶硅介质层刻蚀形成器件的多晶栅极105。步骤三：如图3所示，在柱状掺杂区103的顶部形成第二掺杂类型的体区106，体区106必须超出相对应的柱状掺杂区103两侧并延伸至衬底外延层102内，并直接在体区106进行第一掺杂类型的掺杂注入，在体区106内形成器件的第一掺杂类型的源区107。步骤四：如图4所示，通过对栅氧介质层104的刻蚀后，在栅氧介质层104、体区106和源区107的表面上覆盖所形成的结构淀积绝缘介质层108，之后刻蚀绝缘介质层108，在绝缘介质层108内形成接触孔；并进行第二掺杂类型的掺杂注入，在体区106内形成体区106接触区；覆盖所形成结构淀积金属层，金属层覆盖栅极并填满接触孔。
上述制造方法是在第二掺杂类型的柱状掺杂区103上形成相应的第二掺杂类型的体区106，并在体区106内形成第一掺杂类型的源区107，其中，柱状掺杂区103第二掺杂类型的浓度大于体区106的第二掺杂类型浓度。由于超结器件在工作中存在热扩散，会导致第二掺杂类型的柱状掺杂区103和第一掺杂类型的源区107相互扩散，电荷分布不均。因此，在设计制造过程中，体区106的宽度必须大于相对应的柱状掺杂区103的宽度。也就是说，相邻的两个柱状掺杂区103之间的间距必须大于相邻的两个体区106之间的间距宽度，这样会限制限制了大规模集成电路的发展。
发明内容
针对上述存在的问题，本发明提供一种超结功率器件及其制造方法，即能保证超结功率器件质量的性能，又能降低其体积。
一方面，本发明提供了一种超结功率器件的制造方法，包括：
在具有第一掺杂类型的基底中形成第二掺杂类型的柱状掺杂区；
在形成有所述柱状掺杂区的基底上，形成具有第一掺杂类型的第一外延层，所述第一外延层与所述柱状掺杂区接触；
在所述第一外延层上形成栅极结构；
在所述栅极结构两侧的所述第一外延层中，分别形成第二掺杂类型的两个体区，所述体区的顶部与所述栅极结构接触，每个所述体区的底端分别与一个所述柱状掺杂区接触。
另一方面，本发明提供了一种超结功率器件，包括：
第一掺杂类型的基底；
柱状掺杂区，位于所述基底中；
第一外延层，位于所述基底上，所述第一外延层与所述柱状掺杂区接触；
栅极结构，位于所述第一外延层上；
两个体区，分别位于栅极结构两侧的所述第一外延层内，且所述体区的底部与所述柱状掺杂区接触，所述体区的顶部与所述栅极结构接触。
本发明提供的一种超结功率器件及其制造方法，通过在形成有柱状掺杂区的基底上，形成具有第一掺杂类型的第一外延层，并在该外延层中形成体区，体区与柱状掺杂区一一对应，由于柱状掺杂区中的离子浓度不会影响到体区中的离子浓度，进而可以根据实际需求设置相邻两个体区的距离，在性能上：由于相邻两个体区之间的距离可控，就保证了沟道的浓度可控，即开启电压的可控，也就是当导通电阻减小时，击穿电压增大或保持在某一设定值，有效的保证了超结功率器件的质量。在体积上，由于相邻两个体区之间距离不受对应的相邻两个柱状掺杂区距离的影响，也即相邻两体区的宽度可以小于或等于柱状掺杂区的宽度，所以能在一定程度上缩小超结功率器件的体积，从而有效的促进了电路的集成化。
附图说明
图1至图4为现有技术中超结功率器件的制造方法的剖面结构示意图；
图5为本发明超结功率器件的制造方法的流程图；
图6至图10为本发明实施例中超结功率器件的剖面结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要注意的是，除非另有说明，本申请使用的技术术语或者科学术语应当为本发明所属领域技术人员所理解的通常意义。在本申请的描述中，术语"第一"、"第二"等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
实施例一
本发明提供一种超结功率器件的制造方法，用于制造超结功率器件。图5为本发明一超结功率器件的制造方法的流程图，如图5所示，本实施例的方法包括：
S11，在具有第一掺杂类型的基底中形成第二掺杂类型的柱状掺杂区。
举例来说，本实施例的基底包括：具有第一掺杂类型的衬底以及形成于所述衬底之上的具有第一掺杂类型的第二外延层。
柱状掺杂区是通过在第一掺杂类型的基底顶部进行刻蚀，形成深槽，在深槽内注入第二掺杂类型的离子，通过外延工艺所形成的。
S12，在形成有所述柱状掺杂区的基底上，形成具有第一掺杂类型的第一外延层，所述第一外延层与所述柱状掺杂区接触。
第一外延层与柱状掺杂区接触，即第一外延层的底部与柱状掺杂区接触。
S13，在所述第一外延层上形成栅极结构。
该栅极结构可以包括栅氧化层以及形成于栅氧化层之上的栅极材料层。具体如何形成栅极结构属于现有技术，在此不再赘述。
S14，在所述栅极结构两侧的所述第一外延层中，分别形成第二掺杂类型的两个体区，所述体区的顶部与所述栅极结构接触，所述体区的底端与一个所述柱状掺杂区接触。
体区与柱状掺杂区是一一对应的关系。即一个体区对应一个柱状掺杂区，且一个柱状掺杂区对应一个体区。
体区是通过在栅极结构两侧的第一外延层中分别进行刻蚀，之后注入第二掺杂类型的离子所形成。
其中，第一掺杂类型包括N掺杂，第二掺杂类型包括P掺杂；或者第一掺杂类型包括P掺杂，第二掺杂类型包括N掺杂。
根据本实施例，通过在形成有柱状掺杂区的基底上，形成具有第一掺杂类型的第一外延层，并在该外延层中形成体区，体区与柱状掺杂区一一对应，由于柱状掺杂区中的离子浓度不会影响到体区中的离子浓度进而可以根据实际需求设置相邻两个体区的距离，在性能上：由于相邻两个体区之间的距离可控，就保证了沟道的浓度可控，即开启电压的可控，也就是当导通电阻减小时，击穿电压增大或保持在某一设定值，有效的保证了超结功率器件的质量。在体积上，由于相邻两个体区之间距离不受对应的相邻两个柱状掺杂区距离的影响，也即相邻两体区的宽度可以小于或等于柱状掺杂区的宽度，所以能在一定程度上缩小超结功率器件的体积，从而有效的促进了电路的集成化。
实施例二
本实施例对实施例一的超结功率器件的制造方法做进一步补充说明。
如图6至图10所示，为本发明实施例中超结功率器件制造过程中的剖面结构示意图。
如图6所示，在具有第一掺杂类型的基底201中形成第二掺杂类型的柱状掺杂区202。
基底201包括具有第一掺杂类型的衬底2011以及形成于衬底2011之上的具有第一掺杂类型的第二外延层2012。其中，第二外延层2012形成在衬底2011上，第二外延层2012的第一掺杂类型的浓度可以小于衬底2011第一掺杂类型的浓度，在此不做特别的限制。
具体的，在第一掺杂类型基底201的第二外延层2012在顶部进行刻蚀，形成深槽，在深槽内注入第二掺杂类型的离子，通过外延工艺，形成第一掺杂类型的柱状掺杂区202。当然也可以在第二掺杂类型的基底201的第二外延层2012在顶部进行刻蚀，形成深槽，在深槽内注入第一掺杂类型的离子，并通过外延工艺，形成第二掺杂类型的柱状掺杂区202。其中，刻蚀包括：干法刻蚀和湿法刻蚀。
需要说明的是，第一掺杂类型和第二掺杂类型只是为了区分离子的类型不同，当然也可以在具有第二掺杂类型的基底201中形成第一掺杂类型的柱状掺杂区202。
如图7所示，在形成有柱状掺杂区202的第二外延层2012上，形成具有第一掺杂类型的第一外延层203，第一外延层203与柱状掺杂区202接触。
其中，第一外延层203形成在有柱状掺杂区202的第二外延层2012上，可将柱状掺杂区202的表面全部覆盖。进一步的，第一外延层203的高度可以小于或等于基底201的高度。更进一步的，第一外延层203全部覆盖基底201的表面。
第一外延层203中的第一掺杂类型的离子浓度和第二外延层2012中的第一掺杂类型的离子浓度相同或相近。这样就保证了体区205与柱状掺杂区202内的离子结构相同或相似。
柱状掺杂区202的第二掺杂类型的离子浓度高于体区205第二掺杂类型的离子浓度。保证了沟道内第二掺杂类型的离子浓度不会过高，从而能实现了对开启电压的控制。
如图8所示，在第一外延层203上形成栅极结构204。
该栅极结构204包括：栅介质层2041和栅极材料层2042，其中，栅介质层2041可以形成在第一外延层203的表面上，栅极材料层2042可以形成在栅介质层2041上。
具体的，通过对第一外延层203通过化学反应后，在第一外延层203上生长出的栅介质膜层，再在该膜层上生长栅极材料膜层。之后对栅介质膜层和栅极材料膜层进行刻蚀，形成在第一外延层203的表面上的栅介质层2041；和形成在栅介质层2041上的栅极材料层2042。其中，该化学反应包括但不限于对第一外延层203进行氧化或氮化等。栅介质层2041的材质可以包括：氧化硅、氮化硅、氮氧化硅、氧化铪或高介电常数的绝缘材料，此处不做特别的限制。栅极材料层2042的材质可以包括：多晶硅，多晶锗硅等。进一步的，栅极材料层2042覆盖栅介质层2041。
如图9所示，在栅极结构204两侧的第一外延层203中，分别形成第二掺杂类型的两个体区205，体区205的顶部与栅极结构204接触，每个体区203的底端分别与一个柱状掺杂区202接触。
具体的，需在栅极结构204两侧的第一外延层203中分别进行刻蚀，之后注入第二掺杂类型的离子形成体区205。需要说明的是，在刻蚀并注入第二掺杂类型的离子的体区205的顶端需与栅极结构204中的栅介质层接触，每个体区203的底端分别与一个柱状掺杂区202接触。可选地，相邻的两个体区205之间的距离可以小于或等于相邻两柱状掺杂区202之间的距离，具体可以根据实际需要进行选择。
体区205的宽度可以小于所接触的柱状掺杂区202的宽度。当体区205的宽度小于柱状掺杂区202的宽度时，就能在保证超结功率器件击穿电压一定的情况下，在一定程度上降低超结功率器件的体积。
进一步的，第一掺杂类型包括N掺杂，第二掺杂类型包括P掺杂；或者第一掺杂类型包括P掺杂，第二掺杂类型包括N掺杂，此处对掺杂类型不做特别的限制，只要满足需求即可。
接下来，进行后续的制作工艺，如图10所示，
在栅极结构204两侧的体区205中形成第一掺杂类型的源区206和漏区207，其中，源区206和漏区207均与栅极结构204接触。
具体的，在栅极结构204两侧的体区205中进行刻蚀后，注入第一掺杂类型的离子，从而形成第一掺杂类型的源区206和漏区207。
在栅极结构204上形成绝缘介质层208。
具体的，在栅介质层2041和多晶栅极的表面，通过淀积形成绝缘介质层208，并刻蚀绝缘介质层208，在绝缘介质层208内形成接触孔；绝缘介质层208的材质可以为硅玻璃、硼磷硅玻璃或磷硅玻璃等。
在绝缘介质层208上形成金属层209，金属层209与源区206、体区205和漏区207相接触。
具体的，在绝缘介质层208上通过淀积形成金属层209，金属层209覆盖栅极结构204的多晶栅极，并填满接触孔。金属层209的材质可以为铜、铝、钨、钛、氮化钛或氮化钨中的一种或两种或两种以上形成的合金。
根据本实施例，通过在形成有柱状掺杂区的基底上，形成具有第一掺杂类型的第一外延层，并在该外延层中形成体区，体区与柱状掺杂区一一对应，由于柱状掺杂区中的离子浓度不会影响到体区中的离子浓度进而可以根据实际需求设置相邻两个体区的距离，在性能上：由于相邻两个体区之间的距离可控，就保证了沟道的浓度可控，即开启电压的可控，也就是当导通电阻减小时，击穿电压增大或保持在某一设定值，有效的保证了超结功率器件的质量。在体积上，由于相邻两个体区之间距离不受对应的相邻两个柱状掺杂区距离的影响，也即相邻两体区的宽度可以小于或等于柱状掺杂区的宽度，所以能在一定程度上缩小超结功率器件的体积，从而有效的促进了电路的集成化。
实施例三
本发明提供的一种超结功率器件。
如图9所示，本实施例的器件包括：第一掺杂类型的基底201，柱状掺杂区202，第一外延层203，栅极结构204和体区205，其中，柱状掺杂区202，位于基底201中；第一外延层203，位于基底201上，第一外延层203与柱状掺杂区202接触；栅极结构204，位于第一外延层203上；两个体区205，分别位于栅极结构204两侧的第一外延层203内，且体区205的底部与柱状掺杂区202接触，体区205的顶部与栅极结构204接触。相邻的两个体区205之间的距离可以小于相邻两柱状掺杂区202之间的距离。
本实施例的超结功率器件，可以用于执行上述方法实施例的技术方案，此处不再赘述。
根据本实施例，通过在形成有柱状掺杂区的基底上，形成具有第一掺杂类型的第一外延层，并在该外延层中形成体区，体区与柱状掺杂区一一对应，由于柱状掺杂区中的离子浓度不会影响到体区中的离子浓度进而可以根据实际需求设置相邻两个体区的距离，在性能上：由于相邻两个体区之间的距离可控，就保证了沟道的浓度可控，即开启电压的可控，也就是当导通电阻减小时，击穿电压增大或保持在某一设定值，有效的保证了超结功率器件的质量。在体积上，由于相邻两个体区之间距离不受对应的相邻两个柱状掺杂区距离的影响，也即相邻两体区的宽度可以小于或等于柱状掺杂区的宽度，所以能在一定程度上缩小超结功率器件的体积，从而有效的促进了电路的集成化。
实施例四
本发明提供的一种超结功率器件。
如图10所示，本实施例是在上述实施例的基础上进一步包括：第一掺杂类型的源区206和漏区207、绝缘介质层208和金属层209。
其中，第一掺杂类型的源区206和漏区207分别位于所述栅极结构204两侧的体区205中，且与所述栅极结构204接触；绝缘介质层208覆盖在所述栅极结构上，且与所述源区和漏区207接触；金属层209覆盖在所述绝缘介质层208上，且与所述源区206、漏区207和体区205接触。
可选地，体区203的宽度小于所接触的柱状掺杂区202的宽度。
进一步的，基底201包括：第一掺杂类型的衬底2011和第一掺杂类型的第二外延层2012。其中，第一掺杂类型的第二外延层2012位于衬底2011上，柱状掺杂区202位于第二外延层2012内。
本实施例的超结功率器件，可以用于执行上述方法实施例的技术方案，其实现原理此处不再赘述。
据本实施例，通过在形成有柱状掺杂区的基底上，形成具有第一掺杂类型的第一外延层，并在该外延层中形成体区，体区与柱状掺杂区一一对应，由于柱状掺杂区中的离子浓度不会影响到体区中的离子浓度进而可以根据实际需求设置相邻两个体区的距离，在性能上：由于相邻两个体区之间的距离可控，就保证了沟道的浓度可控，即开启电压的可控，也就是当导通电阻减小时，击穿电压增大或保持在某一设定值，有效的保证了超结功率器件的质量。在体积上，由于相邻两个体区之间距离不受对应的相邻两个柱状掺杂区距离的影响，也即相邻两体区的宽度可以小于或等于柱状掺杂区的宽度，所以能在一定程度上缩小超结功率器件的体积，从而有效的促进了电路的集成化。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种超结功率器件的制造方法，其特征在于，包括：
在具有第一掺杂类型的基底中形成第二掺杂类型的柱状掺杂区；
在形成有所述柱状掺杂区的基底上，形成具有第一掺杂类型的第一外延层，所述第一外延层与所述柱状掺杂区接触；
在所述第一外延层上形成栅极结构；
在所述栅极结构两侧的所述第一外延层中，分别形成第二掺杂类型的两个体区，所述体区的顶部与所述栅极结构接触，每个所述体区的底端分别与一个所述柱状掺杂区接触。
2.根据权利要求1所述的方法，其特征在于，所述体区的宽度小于或等于所接触的柱状掺杂区的宽度。
3.根据权利要求1所述的方法，其特征在于，所述基底包括具有第一掺杂类型的衬底以及形成于所述衬底之上的具有第一掺杂类型的第二外延层。
4.根据权利要求3所述的方法，其特征在于，所述第一外延层中的第一掺杂类型的离子浓度和所述第二外延层中的第一掺杂类型的离子浓度相同。
5.根据权利要求1所述的方法，其特征在于，所述柱状掺杂区的第二掺杂类型的离子浓度高于所述体区第二掺杂类型的离子浓度。
6.根据权利要求1-5任一项所述的方法，其特征在于，所述第一掺杂类型包括N掺杂，所述第二掺杂类型包括P掺杂；或者
所述第一掺杂类型包括P掺杂，所述第二掺杂类型包括N掺杂。
7.一种超结功率器件，其特征在于，包括：
第一掺杂类型的基底；
柱状掺杂区，位于所述基底中；
第一外延层，位于所述基底上，所述第一外延层与所述柱状掺杂区接触；
栅极结构，位于所述第一外延层上；
两个体区，分别位于栅极结构两侧的所述第一外延层内，且所述体区的底部与所述柱状掺杂区接触，所述体区的顶部与所述栅极结构接触。
8.根据权利要求7所述的超结功率器件，其特征在于，所述体区的宽度小于所接触的柱状掺杂区的宽度。
9.根据权利要求7所述的超结功率器件，其特征在于，所述基底包括：
第一掺杂类型的衬底；
第一掺杂类型的第二外延层，位于所述衬底上，所述柱状掺杂区位于所述第二外延层内。
10.根据权利要求7-9中任一项所述的超结功率器件，其特征在于，还包括：
第一掺杂类型的源区和漏区，分别位于所述栅极结构两侧的所述体区中，且与所述栅极结构接触；
绝缘介质层，覆盖在所述栅极结构上，且与所述源区和漏区接触；
金属层，覆盖在所述绝缘介质层上，且与所述源区、漏区和体区接触。
CN201610851978.8A 2016-09-26 2016-09-26 超结功率器件及其制造方法 Pending CN107871664A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610851978.8A CN107871664A (zh) 2016-09-26 2016-09-26 超结功率器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610851978.8A CN107871664A (zh) 2016-09-26 2016-09-26 超结功率器件及其制造方法

Publications (1)

Publication Number Publication Date
CN107871664A true CN107871664A (zh) 2018-04-03

Family

ID=61751825

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610851978.8A Pending CN107871664A (zh) 2016-09-26 2016-09-26 超结功率器件及其制造方法

Country Status (1)

Country Link
CN (1) CN107871664A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090200559A1 (en) * 2008-02-13 2009-08-13 Denso Corporation Silicon carbide semiconductor device including deep layer
US20100096692A1 (en) * 2008-10-16 2010-04-22 Kabushiki Kaisha Toshiba Semiconductor device
CN102299073A (zh) * 2010-06-25 2011-12-28 无锡华润上华半导体有限公司 Vdmos器件及其制作方法
CN102832248A (zh) * 2012-09-10 2012-12-19 西安电子科技大学 基于半超结的碳化硅mosfet及制作方法
US20140363938A1 (en) * 2012-02-27 2014-12-11 Kabushiki Kaisha Toshiba Electric power semiconductor device and manufacturing method of the same
CN104934465A (zh) * 2015-05-12 2015-09-23 电子科技大学 一种超结结构的制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090200559A1 (en) * 2008-02-13 2009-08-13 Denso Corporation Silicon carbide semiconductor device including deep layer
US20100096692A1 (en) * 2008-10-16 2010-04-22 Kabushiki Kaisha Toshiba Semiconductor device
CN102299073A (zh) * 2010-06-25 2011-12-28 无锡华润上华半导体有限公司 Vdmos器件及其制作方法
US20140363938A1 (en) * 2012-02-27 2014-12-11 Kabushiki Kaisha Toshiba Electric power semiconductor device and manufacturing method of the same
CN102832248A (zh) * 2012-09-10 2012-12-19 西安电子科技大学 基于半超结的碳化硅mosfet及制作方法
CN104934465A (zh) * 2015-05-12 2015-09-23 电子科技大学 一种超结结构的制备方法

Similar Documents

Publication Publication Date Title
CN103650148B (zh) 绝缘栅双极晶体管
CN102169902B (zh) 一种深槽和深注入型超结器件
CN107403839B (zh) 适用于深沟槽的功率半导体器件结构及制造方法
CN102751195A (zh) 横向晶体管及其制作方法
CN108962989B (zh) 一种沟槽型mos器件及其制造方法
CN102792429A (zh) 形成存储器单元阵列的方法、形成多个场效应晶体管的方法、形成源极/漏极区域及隔离沟槽的方法及在衬底中形成一系列间隔沟槽的方法
CN102479805A (zh) 一种超级结半导体元件及其制造方法
CN104051540A (zh) 超级结器件及其制造方法
CN104916544B (zh) 一种沟槽式分栅功率器件的制造方法
CN106409676A (zh) 半导体结构及其制造方法
CN105914231B (zh) 电荷存储型igbt及其制造方法
CN102760754A (zh) 耗尽型vdmos及其制造方法
CN103985746A (zh) 沟槽型igbt器件及其制造方法
CN103681817B (zh) Igbt器件及其制作方法
CN104409334A (zh) 一种超结器件的制备方法
CN102148164A (zh) Vdmos器件的形成方法
CN104900697B (zh) 半导体装置及其制作方法
CN104966732B (zh) GaAs基pHEMT器件及其制备方法
CN104282751B (zh) 高集成度高迁移率源漏栅辅控型无结晶体管
CN104779297A (zh) 一种高压超结mosfet结构及其制作方法
CN104779296A (zh) 一种非对称超结mosfet结构及其制作方法
CN105633171A (zh) 一种薄膜晶体管及其制作方法、显示装置
CN108807506A (zh) 带沟槽栅结构的深槽超结mosfet器件及其加工工艺
CN107871664A (zh) 超结功率器件及其制造方法
CN106158922A (zh) 一种超结半导体器件的外延片及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180403

RJ01 Rejection of invention patent application after publication