CN208045509U - 低漏电流深沟槽功率mos器件 - Google Patents
低漏电流深沟槽功率mos器件 Download PDFInfo
- Publication number
- CN208045509U CN208045509U CN201721813698.4U CN201721813698U CN208045509U CN 208045509 U CN208045509 U CN 208045509U CN 201721813698 U CN201721813698 U CN 201721813698U CN 208045509 U CN208045509 U CN 208045509U
- Authority
- CN
- China
- Prior art keywords
- layer
- power mos
- groove
- gate electrode
- well layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 55
- 229920005591 polysilicon Polymers 0.000 claims abstract description 36
- 230000005516 deep trap Effects 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 13
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims description 17
- 238000009413 insulation Methods 0.000 claims description 10
- 229910008814 WSi2 Inorganic materials 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 238000002955 isolation Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 8
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 230000005684 electric field Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 69
- 230000003071 parasitic effect Effects 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本实用新型涉及一种低漏电流深沟槽功率MOS器件，所述MOS器件包括至少2个功率MOS器件单胞，所述功率MOS器件单胞进一步包括：位于硅片背面的重掺杂P掺杂漏极区；相邻功率MOS器件单胞之间的N掺杂阱层内具有一轻掺杂P型锥形深阱部和重掺杂P型阱接触区，此轻掺杂P型锥形深阱部的上端延伸至N掺杂阱层的上表面，沟槽顶部淀积有绝缘介质层，在位于所述栅极导电多晶硅上方和源极区上方的绝缘介质层分别开孔，在孔内设有金属连线，分别实现栅极导电多晶硅和源极区电性连接，所述金属连线与绝缘介质层之间设置有一WSi2层。本实用新型加强了器件的可靠性和并改善了崩溃效应，有助于组件在反向偏压时（Vds bias），使电场曲线趋于平缓，改善漏电流的增加程度，且改善欧姆接触，降低导通电阻。
Description
技术领域
本实用新型涉及沟槽式功率MOS器件技术领域，具体涉及一种低漏电流深沟槽功率MOS器件。
背景技术
在半导体集成电路中，现有典型的沟槽型功率MOS 器件由下至上包括硅衬底、漏极、体区、源区、栅极沟槽、接触孔、层间电介质和顶层金属，栅极沟槽内依次生长栅氧和多晶硅。目前普通的沟槽型功率MOS 器件，影响栅极电阻的因素主要是沟槽尺寸以及多晶硅参杂浓度。现有的沟槽型功率MOS 器件普遍存在的问题是栅极电阻较高。
随着产品应用的发展，对功率MOS器件的开关速度和开关损耗的要求越来越高，其中开关损耗占据总损耗70％左右，普通的沟槽式MOS器件在开关特性上显得越来越不足，如何提高开关速度并降低开关损耗对于节能及高频应用具有十分重要的意义。但是，该技术的不足在于只能降低约30％左右栅-漏电容Cgd，仍然不能满足节能及高频应用的需求。
因此，如何进一步加强了器件的可靠性和并改善了崩溃效应，有助于组件在反向偏压时（Vds bias），使电场曲线趋于平缓，改善漏电流的增加程度，成为本技术领域技术人员的努力方向。
发明内容
本实用新型目的是提供一种低漏电流深沟槽功率MOS器件，该低漏电流深沟槽功率MOS器件加强了器件的可靠性和并改善了崩溃效应，有助于组件在反向偏压时（Vdsbias），使电场曲线趋于平缓，改善漏电流的增加程度，且改善欧姆接触，降低导通电阻。
为达到上述目的，本实用新型采用的技术方案是：一种低漏电流深沟槽功率MOS器件，所述MOS器件包括至少2个功率MOS器件单胞，所述功率MOS器件单胞进一步包括：位于硅片背面的重掺杂P掺杂的漏极区，位于所述漏极区上方的轻掺杂P掺杂杂质外延层；位于所述外延层上方的N掺杂阱层；位于所述N掺杂阱层并伸入所述外延层的沟槽；在所述N掺杂阱层上部且在所述沟槽四周形成具有P掺杂源极区，所述沟槽内设有一个栅极导电多晶硅和一个屏蔽栅导电多晶硅，屏蔽栅导电多晶硅位于栅极导电多晶硅下方；所述栅极导电多晶硅两侧与沟槽内壁之间设有绝缘栅氧化层；所述屏蔽栅导电多晶硅两侧及底部均由屏蔽栅氧化层包围，所述栅极导电多晶硅与屏蔽栅导电多晶硅由导电多晶硅间绝缘介质层隔开，相邻所述功率MOS器件单胞之间通过N掺杂阱层隔离；
相邻功率MOS器件单胞之间的N掺杂阱层内具有一轻掺杂P型锥形深阱部和位于P掺杂杂质外延层内的重掺杂P型阱接触区，此轻掺杂P型锥形深阱部的上端延伸至N掺杂阱层）的上表面，所述轻掺杂P型锥形深阱部的下端延伸至P掺杂杂质外延层中部并与重掺杂P型阱接触区上表面接触，所述轻掺杂P型锥形深阱部的深度与沟槽的深度比例为10：（8~12）；
所述沟槽顶部淀积有绝缘介质层，在位于所述栅极导电多晶硅上方和源极区上方的绝缘介质层分别开孔，在孔内设有金属连线，分别实现栅极导电多晶硅和源极区电性连接，所述金属连线与绝缘介质层之间设置有一WSi2层。
上述技术方案中的有关内容解释如下：
1、上述方案中，所述屏蔽栅氧化层的厚度大于所述绝缘栅氧化层的最小厚度。
2、上述方案中，所述轻掺杂P型锥形深阱部（13）的侧壁与底部的夹角为130°~140°。
3、上述方案中，所述绝缘栅氧化层的厚度从所述N掺杂阱层中部位置开始往下逐渐变厚，相应地栅极导电多晶硅的宽度从所述N掺杂阱层中部位置开始往下也逐渐变窄。
由于上述技术方案运用，本实用新型与现有技术相比具有下列优点和效果：
1、本实用新型低漏电流深沟槽功率MOS器件，其相邻功率MOS器件单胞之间的N掺杂阱层内具有一轻掺杂P型锥形深阱部和位于P掺杂杂质外延层内的重掺杂P型阱接触区，此轻掺杂P型锥形深阱部的上端延伸至N掺杂阱层）的上表面，所述轻掺杂P型锥形深阱部的下端延伸至P掺杂杂质外延层中部并与重掺杂P型阱接触区上表面接触，所述轻掺杂P型锥形深阱部的深度与沟槽的深度比例为10：（8~12），在两个2个功率MOS器件单胞中间置入超结接面，加强了器件的可靠性和并改善了崩溃效应，有助于组件在反向偏压时（Vds bias），使电场曲线趋于平缓，改善漏电流的增加程度，进而使崩溃效应不容易产生。
2、本实用新型低漏电流深沟槽功率MOS器件，其采用增加一个屏蔽多晶硅有效降低了寄生电容，提高了高频性能且降低了开关损耗；其次，其金属连线与绝缘介质层之间设置有一WSi2层，可改善欧姆接触，降低导通电阻；再次，其降低了导电多晶硅侧壁和底部的栅极与漏极之间寄生电容Cgd；再次，其导电多晶硅宽度渐变部位从阱区中部开始，既降低了栅极与漏极之间寄生电容Cgd，也降低了栅极与源极之间寄生电容Cgs。
附图说明
附图1为本实用新型低漏电流深沟槽功率MOS器件结构示意图。
以上附图中：1、漏极区；2、P掺杂杂质外延层；3、N掺杂阱层；4、沟槽；5、绝缘栅氧化层；6、P掺杂源极区；7、栅极导电多晶硅；8、屏蔽栅导电多晶硅；9、屏蔽栅氧化层； 10、导电多晶硅间绝缘介质层；11、绝缘介质层；12、金属连线；13、轻掺杂P型锥形深阱部；14、重掺杂P型阱接触区；15、WSi2层。
具体实施方式
下面结合附图及实施例对本实用新型作进一步描述：
实施例1：一种低漏电流深沟槽功率MOS器件，所述MOS器件包括至少2个功率MOS器件单胞，所述功率MOS器件单胞进一步包括：位于硅片背面的重掺杂P掺杂的漏极区1，位于所述漏极区1上方的轻掺杂P掺杂杂质外延层2；位于所述外延层2上方的N掺杂阱层3；位于所述N掺杂阱层3并伸入所述外延层2的沟槽4；在所述N掺杂阱层3上部且在所述沟槽4四周形成具有P掺杂源极区6，所述沟槽4内设有一个栅极导电多晶硅7和一个屏蔽栅导电多晶硅8，屏蔽栅导电多晶硅8位于栅极导电多晶硅7下方；所述栅极导电多晶硅7两侧与沟槽4内壁之间设有绝缘栅氧化层5；所述屏蔽栅导电多晶硅8两侧及底部均由屏蔽栅氧化层9包围，所述栅极导电多晶硅7与屏蔽栅导电多晶硅8由导电多晶硅间绝缘介质层10隔开，相邻所述功率MOS器件单胞之间通过N掺杂阱层3隔离；
相邻功率MOS器件单胞之间的N掺杂阱层3内具有一轻掺杂P型锥形深阱部13和位于P掺杂杂质外延层2内的重掺杂P型阱接触区14，此轻掺杂P型锥形深阱部13的上端延伸至N掺杂阱层3的上表面，所述轻掺杂P型锥形深阱部13的下端延伸至P掺杂杂质外延层2中部并与重掺杂P型阱接触区14上表面接触，所述轻掺杂P型锥形深阱部13的深度与沟槽4的深度比例为10：9；
所述沟槽4顶部淀积有绝缘介质层11，在位于所述栅极导电多晶硅7上方和P掺杂源极区6上方的绝缘介质层11分别开孔，在孔内设有金属连线12，分别实现栅极导电多晶硅7和P掺杂源极区6电性连接，所述金属连线12与绝缘介质层11之间设置有一WSi2层15。
上述绝缘栅氧化层5的厚度从所述N掺杂阱层3中部位置开始往下逐渐变厚，相应地栅极导电多晶硅7的宽度从所述N掺杂阱层3中部位置开始往下也逐渐变窄。
上述轻掺杂P型锥形深阱部13的侧壁与底部的夹角为134°。
实施例2：一种低漏电流深沟槽功率MOS器件，所述MOS器件包括至少2个功率MOS器件单胞，所述功率MOS器件单胞进一步包括：位于硅片背面的重掺杂P掺杂的漏极区1，位于所述漏极区1上方的轻掺杂P掺杂杂质外延层2；位于所述外延层2上方的N掺杂阱层3；位于所述N掺杂阱层3并伸入所述外延层2的沟槽4；在所述N掺杂阱层3上部且在所述沟槽4四周形成具有P掺杂源极区6，所述沟槽4内设有一个栅极导电多晶硅7和一个屏蔽栅导电多晶硅8，屏蔽栅导电多晶硅8位于栅极导电多晶硅7下方；所述栅极导电多晶硅7两侧与沟槽4内壁之间设有绝缘栅氧化层5；所述屏蔽栅导电多晶硅8两侧及底部均由屏蔽栅氧化层9包围，所述栅极导电多晶硅7与屏蔽栅导电多晶硅8由导电多晶硅间绝缘介质层10隔开，相邻所述功率MOS器件单胞之间通过N掺杂阱层3隔离；
相邻功率MOS器件单胞之间的N掺杂阱层3内具有一轻掺杂P型锥形深阱部13和位于P掺杂杂质外延层2内的重掺杂P型阱接触区14，此轻掺杂P型锥形深阱部13的上端延伸至N掺杂阱层3的上表面，所述轻掺杂P型锥形深阱部13的下端延伸至P掺杂杂质外延层2中部并与重掺杂P型阱接触区14上表面接触，所述轻掺杂P型锥形深阱部13的深度与沟槽4的深度比例为10：11；
所述沟槽4顶部淀积有绝缘介质层11，在位于所述栅极导电多晶硅7上方和P掺杂源极区6上方的绝缘介质层11分别开孔，在孔内设有金属连线12，分别实现栅极导电多晶硅7和P掺杂源极区6电性连接，所述金属连线12与绝缘介质层11之间设置有一WSi2层15。
上述屏蔽栅氧化层9的厚度大于所述绝缘栅氧化层5的最小厚度。
上述沟槽4顶部淀积有绝缘介质层11，并在位于栅极导电多晶硅7上方和P掺杂源极区6上方的绝缘介质层11分别开孔，在孔内设有金属连线12，分别实现栅极导电多晶硅7和P掺杂源极区6电性连接。
上述轻掺杂P型锥形深阱部13的侧壁与底部的夹角为138°。
采用上述低漏电流深沟槽功率MOS器件时，其在两个2个功率MOS器件单胞中间置入超结接面，加强了器件的可靠性和并改善了崩溃效应，有助于组件在反向偏压时（Vdsbias），使电场曲线趋于平缓，改善漏电流的增加程度, 进而使崩溃效应不容易产生；再次，其采用增加一个屏蔽多晶硅有效降低了寄生电容，提高了高频性能且降低了开关损耗；其次，其降低了导电多晶硅侧壁和底部的栅极与漏极之间寄生电容Cgd；再次，其导电多晶硅宽度渐变部位从阱区中部开始，既降低了栅极与漏极之间寄生电容Cgd，也降低了栅极与源极之间寄生电容Cgs；再次，其金属连线与绝缘介质层之间设置有一WSi2层，可改善欧姆接触，降低导通电阻。
上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之内。
Claims (4)
1.一种低漏电流深沟槽功率MOS器件，所述MOS器件包括至少2个功率MOS器件单胞，所述功率MOS器件单胞进一步包括：位于硅片背面的重掺杂P掺杂的漏极区（1），位于所述漏极区（1）上方的P掺杂杂质外延层（2）；位于所述P掺杂杂质外延层（2）上方的N掺杂阱层（3）；位于所述N掺杂阱层（3）并伸入所述P掺杂杂质外延层（2）的沟槽（4）；在所述N掺杂阱层（3）上部且在所述沟槽（4）四周形成具有P掺杂源极区（6），所述沟槽（4）内设有一个栅极导电多晶硅（7）和一个屏蔽栅导电多晶硅（8），屏蔽栅导电多晶硅（8）位于栅极导电多晶硅（7）下方；所述栅极导电多晶硅（7）两侧与沟槽（4）内壁之间设有绝缘栅氧化层（5）；所述屏蔽栅导电多晶硅（8）两侧及底部均由屏蔽栅氧化层（9）包围，所述栅极导电多晶硅（7）与屏蔽栅导电多晶硅（8）由导电多晶硅间绝缘介质层（10）隔开，相邻所述功率MOS器件单胞之间通过N掺杂阱层（3）隔离；
其特征在于：相邻功率MOS器件单胞之间的N掺杂阱层（3）内具有一轻掺杂P型锥形深阱部（13）和位于P掺杂杂质外延层（2）内的重掺杂P型阱接触区（14），此轻掺杂P型锥形深阱部（13）的上端延伸至N掺杂阱层（3）的上表面，所述轻掺杂P型锥形深阱部（13）的下端延伸至P掺杂杂质外延层（2）中部并与重掺杂P型阱接触区（14）上表面接触，所述轻掺杂P型锥形深阱部（13）的深度与沟槽（4）的深度比例为10：（8~12）；
所述沟槽（4）顶部淀积有绝缘介质层（11），在位于所述栅极导电多晶硅（7）上方和P掺杂源极区（6）上方的绝缘介质层（11）分别开孔，在孔内设有金属连线（12），分别实现栅极导电多晶硅（7）和P掺杂源极区（6）电性连接，所述金属连线（12）与绝缘介质层（11）之间设置有一WSi2层（15）。
2.根据权利要求1所述的低漏电流深沟槽功率MOS器件，其特征在于：所述屏蔽栅氧化层（9）的厚度大于所述绝缘栅氧化层（5）的最小厚度。
3.根据权利要求1或2所述的低漏电流深沟槽功率MOS器件，其特征在于：所述绝缘栅氧化层（5）的厚度从所述N掺杂阱层（3）中部位置开始往下逐渐变厚，相应地栅极导电多晶硅（7）的宽度从所述N掺杂阱层（3）中部位置开始往下也逐渐变窄。
4.根据权利要求1所述的低漏电流深沟槽功率MOS器件，其特征在于：所述轻掺杂P型锥形深阱部（13）的侧壁与底部的夹角为130°~140°。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721813698.4U CN208045509U (zh) | 2017-12-22 | 2017-12-22 | 低漏电流深沟槽功率mos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721813698.4U CN208045509U (zh) | 2017-12-22 | 2017-12-22 | 低漏电流深沟槽功率mos器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208045509U true CN208045509U (zh) | 2018-11-02 |
Family
ID=63955187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201721813698.4U Active CN208045509U (zh) | 2017-12-22 | 2017-12-22 | 低漏电流深沟槽功率mos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208045509U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111180342A (zh) * | 2020-02-18 | 2020-05-19 | 中芯集成电路制造(绍兴)有限公司 | 屏蔽栅场效应晶体管及其形成方法 |
| CN113851533A (zh) * | 2020-06-28 | 2021-12-28 | 苏州硅能半导体科技股份有限公司 | 低功耗垂直功率mos器件 |
-
2017
- 2017-12-22 CN CN201721813698.4U patent/CN208045509U/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111180342A (zh) * | 2020-02-18 | 2020-05-19 | 中芯集成电路制造(绍兴)有限公司 | 屏蔽栅场效应晶体管及其形成方法 |
| CN113851533A (zh) * | 2020-06-28 | 2021-12-28 | 苏州硅能半导体科技股份有限公司 | 低功耗垂直功率mos器件 |
| CN113851533B (zh) * | 2020-06-28 | 2023-08-22 | 苏州硅能半导体科技股份有限公司 | 低功耗垂直功率mos器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102610643B (zh) | 沟槽金属氧化物半导体场效应晶体管器件 | |
| CN108198851A (zh) | 一种具有增强载流子存储效应的超结igbt | |
| US11211485B2 (en) | Trench power transistor | |
| CN109119461B (zh) | 一种超结mos型功率半导体器件及其制备方法 | |
| CN109166924B (zh) | 一种横向mos型功率半导体器件及其制备方法 | |
| CN109103257A (zh) | 高可靠性深沟槽功率mos器件 | |
| CN108091685A (zh) | 一种提高耐压的半超结mosfet结构及其制备方法 | |
| CN103022134B (zh) | 一种超低比导通电阻的soi横向高压功率器件 | |
| CN115424932A (zh) | Ldmos器件及工艺方法 | |
| CN109755310B (zh) | 一种分栅结构的功率晶体管 | |
| CN105789291A (zh) | 一种双分裂沟槽栅电荷存储型igbt及其制造方法 | |
| CN208045509U (zh) | 低漏电流深沟槽功率mos器件 | |
| CN103515443B (zh) | 一种超结功率器件及其制造方法 | |
| CN101593773B (zh) | 沟槽型功率mos晶体管及利用其的集成电路 | |
| CN105957894A (zh) | 一种具有复合介质层结构的dmos | |
| CN208835068U (zh) | 高可靠性深沟槽功率mos器件 | |
| CN103199119A (zh) | 一种具有超结结构的沟槽肖特基半导体装置及其制备方法 | |
| CN201374335Y (zh) | 集成纵向沟道soi ldmos器件单元 | |
| CN208045505U (zh) | 低漏电流深沟槽功率mos器件 | |
| CN208422922U (zh) | 一种优化开关速度的沟槽栅超结半导体器件 | |
| CN103441151A (zh) | 一种低正向压降的二极管 | |
| CN110534558A (zh) | 一种栅控双极-场效应复合氮化镓垂直双扩散金属氧化物半导体晶体管 | |
| CN109256428A (zh) | 一种鳍式超结功率半导体晶体管及其制备方法 | |
| CN211017087U (zh) | 低电容的沟槽型vdmos器件 | |
| CN103762241B (zh) | 一种梳状栅纵向沟道soi ldmos单元 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240205 Address after: 518000 Room 201, building A, 1 front Bay Road, Shenzhen Qianhai cooperation zone, Shenzhen, Guangdong Patentee after: Shenzhen Hemeiyuan Technology Co.,Ltd. Country or region after: Zhong Guo Address before: Room 501, Building NW20, Suzhou Nano City, No. 99 Jinjihu Avenue, Industrial Park, Suzhou City, Jiangsu Province, 215123 Patentee before: SUZHOU SILIKRON SEMICONDUCTOR TECHNOLOGY CO.,LTD. Country or region before: Zhong Guo |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240319 Address after: Room 306, Building 2, No.1 Qingshan Road, High tech Zone, Suzhou City, Jiangsu Province, 215100 Patentee after: New Silicon Microelectronics (Suzhou) Co.,Ltd. Country or region after: Zhong Guo Address before: 518000 Room 201, building A, 1 front Bay Road, Shenzhen Qianhai cooperation zone, Shenzhen, Guangdong Patentee before: Shenzhen Hemeiyuan Technology Co.,Ltd. Country or region before: Zhong Guo |