CN102723304B - 用于直接驱动功率器件的n阱高压栅驱动芯片的制备方法 - Google Patents
用于直接驱动功率器件的n阱高压栅驱动芯片的制备方法 Download PDFInfo
- Publication number
- CN102723304B CN102723304B CN201210179641.9A CN201210179641A CN102723304B CN 102723304 B CN102723304 B CN 102723304B CN 201210179641 A CN201210179641 A CN 201210179641A CN 102723304 B CN102723304 B CN 102723304B
- Authority
- CN
- China
- Prior art keywords
- silicon dioxide
- area
- territory
- trap
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种用于直接驱动功率器件的N阱高压栅驱动芯片的制备方法，通过在抛光硅晶圆上直接注入N型杂质的方式、推阱的方式和采用高压结隔离工艺将高压侧驱动控制模块和低压侧驱动控制模块隔离开，且在常规CMOS管工艺PN结隔离的基础上，通过在PN结表面形成降低表面电场区域，利用两层多晶硅形成电容分压器，有效地改变了PN结表面电场分布，形成了高压LDMOS管的高压隔离，再通过形成P-BODY区域，制备得到高压N型LDMOS管，与常规LDMOS管相比较，通过增加RESURF区域结构和双层多晶硅电容结构，可以达到700V以上的耐压要求；同时本制备方法工序简洁、成本较低，仅需要14块结构层次就可以形成直接驱动功率器件的高压栅驱动电路器件。
Description
技术领域
本发明涉及一种半导体芯片的制备工艺，尤其是涉及一种用于直接驱动功率器件的N阱高压栅驱动芯片的制备方法。
背景技术
高压栅驱动芯片也称功率集成电路（PIC，POWER INTERGARTED CIRCUIT），其是电力电子器件技术与微电子技术相结合的产物，是机电一体化的关键元件。高压栅驱动芯片的应用范围很广，如应用于电子镇流器、马达驱动、调光、逆变电路、各种电源模块等等。
将功率器件及其驱动电路、保护电路、接口电路等外围电路集成在一个或几个芯片上，就制成了功率模块。随着功率模块的应用越来越广泛，功率模块逐渐由简单的触发功能向多功能的应用需要发展，如采用多芯片封装模块（MCM）把功率集成电路和功率半导体器件或无源元件封装在同一个封装体中，形成功率模块；还有如采用简单的基岛隔离，将高压栅驱动芯片和功率器件封装在同一个封装体中，形成功率模块，达到减小功率模块体积、提高工作可靠性的目的。早期，功率模块中的驱动电路采用的是分立器件方案，由于分立器件方案需要多个元件，集成度低、可靠性也不高，渐渐地被集成驱动电路的方案所替代，但早期的集成驱动电路方案由于其制备工艺无法实现高压，因此，早期的集成驱动电路不能直接驱动高压功率器件，应用时需要增加一个变压器才能实现相同的功能。
随着功率半导体工艺技术和常规CMOS工艺技术兼容的发展，采用高压隔离工艺，把高压侧驱动控制模块、低压侧驱动控制模块以及电平转移模块集成在同一芯片内形成高压栅驱动芯片成为可能，所以最终的技术发展将以集成度更高、功能更为强大的直接驱动功率器件的高压栅驱动芯片为主。在高压栅驱动芯片中，低压侧驱动控制模块在常规电压下工作，作为控制信号部分；高压侧驱动控制模块主要包括高压控制信号部分，控制高压侧栅极信号；而电平转移模块则考虑将低压侧控制信号向高压侧控制区传递，因而在实现这些功能时，主要考虑以下三个方面问题：其一是高压侧驱动控制模块和低压侧驱动控制模块的隔离问题，从工艺技术角度讲，高压隔离技术主要分PN结隔离、介质隔离和自隔离三种，自隔离工艺最为简单，但漏电流大；介质隔离成本较高，工序复杂，较难实现；PN结隔离技术的优点是工序简单、成本低，因此在常规CMOS工艺中，大多采用PN结隔离技术，但根据PN结击穿的基本原理，其耐压击穿点一般不在平面结，而发生在结的表面，使PN结提前击穿，致使达不到设计的需求，从而导致在常规CMOS工艺中无法实现几百伏甚至几十伏以上的高压；其二是实现高压侧驱动控制模块的高压器件（即LDMOS管），需要在常规CMOS器件工艺的基础上，通过增加RESURF区域（即降低表面电场区域）和P-BODY区域，形成N型LDMOS器件；其三是在抛光硅晶圆上采用N阱技术，实现需要的高耐压。
发明内容
本发明所要解决的技术问题是提供一种能够产生700伏高压的直接驱动功率器件的N阱高压栅驱动芯片的制备方法。
本发明解决上述技术问题所采用的技术方案为：一种用于直接驱动功率器件的N阱高压栅驱动芯片的制备方法，其包括以下步骤：
①选择晶向为（100）、电阻率为50～70ohm·cm的P型硅片作为衬底层，然后在衬底层上注入N型杂质磷，扩散形成N阱扩散层；
②制备P型隔离区域，具体过程为：
②-1、在N阱扩散层上生长一层厚度为590～730nm的二氧化硅，然后在二氧化硅上涂覆一层光刻掩膜层；②-2、利用光刻机在光刻掩膜层上打开用于隔离高压侧驱动控制模块和低压侧驱动控制模块的隔离区域，然后使用腐蚀液去除隔离区域的二氧化硅；②-3、向隔离区域隔离注入剂量为9.0E15ions/cm2，且能量为50Kev的硼离子；②-4、注入结束后利用等离子去胶设备和硫酸去除光刻掩膜层；
③制备P阱区域和RESURF区域，具体过程为：
③-1、在N阱扩散层上的二氧化硅上涂覆一层光刻掩膜层，然后利用光刻机在光刻掩膜层上打开P阱区域和RESURF区域，再使用腐蚀液去除P阱区域和RESURF区域的二氧化硅；③-2、在P阱区域和RESURF区域上分别生长一层厚度为80～100nm的二氧化硅；③-3、再一次在N阱扩散层上的二氧化硅上涂覆一层光刻掩膜层，然后利用光刻机在光刻掩膜层上打开P阱区域，向P阱区域注入剂量为2.95E13～3.15E13ions/cm2且能量为80Kev的硼离子，再在注入结束后利用等离子去胶设备和硫酸去除N阱扩散层上的二氧化硅上的光刻掩膜层；③-4、高温推进P阱区域，再对P阱区域和RESURF区域进行普注，注入剂量为7.0E12ions/cm2且能量为80Kev的硼离子；③-5、在氧化炉中推进P阱区域和RESURF区域，然后同时在P阱区域和RESURF区域上生长一层厚度为1200～1400nm的二氧化硅；
④制备高压LDMOS管的浓硼区域，具体过程为：
④-1、在N阱扩散层上的二氧化硅上涂覆一层光刻掩膜层，然后利用光刻机在光刻掩膜层上打开浓硼区域，再使用腐蚀液去除浓硼区域的二氧化硅；④-2、利用等离子去胶设备和硫酸去除N阱扩散层上的二氧化硅上的光刻掩膜层；④-3、在浓硼区域上生长一层厚度为80～100nm的二氧化硅；④-4、向浓硼区域注入剂量为4.0E14ions/cm2且能量为80Kev的硼离子；④-5、在氧化炉中推进浓硼区域；
⑤制备多晶电阻和多晶电容，具体过程为：
⑤-1、利用低温化学气相淀积的方式在N阱扩散层上的二氧化硅上淀积一层厚度为500～600nm的多晶硅，作为底层多晶硅；⑤-2、向底层多晶硅内注入剂量为2.7E14ions/cm2且能量为80Kev的硼离子进行多晶硅掺杂；⑤-3、利用光刻掩膜层形成多晶电阻和多晶电容的下极板；⑤-4、在氧化炉中对多晶电容的下极板进行湿氧氧化，在多晶电容的下极板上生长一层厚度为500～700nm的二氧化硅，作为电容介质层；
⑥制备高压LDMOS管和常规CMOS管的有源区和栅多晶硅，具体过程为：
⑥-1、在N阱扩散层上的二氧化硅上涂覆一层光刻掩膜层，然后利用光刻机在光刻掩膜层上打开有源器件的有源区，再使用腐蚀液去除有源区的二氧化硅；⑥-2、在有源区上生长一层栅氧；⑥-3、在栅氧上淀积一层厚度为390～470nm的多晶硅，作为栅多晶硅，形成多晶电容的上极板和栅多晶硅电极；
⑦制备高压LDMOS管的P-BODY区域，具体过程为：
⑦-1、在N阱扩散层上的二氧化硅上涂覆一层光刻掩膜层，然后利用光刻机在光刻胶掩膜层上打开P-BODY区域；⑦-2、向P-BODY区域注入剂量为5.6E13ions/cm2且能量为80Kev的硼离子；⑦-3、注入结束后利用等离子去胶设备和硫酸去除N阱扩散层上的二氧化硅上的光刻掩膜层；⑦-4、在氧化炉中推进P-BODY区域；
⑧制备常规CMOS管的源极和漏极，具体过程为：
⑧-1、在N阱扩散层上的二氧化硅上涂覆一层光刻掩膜层，然后利用光刻机在光刻掩膜层上打开CMOS管N型源/漏区域，再使用腐蚀液去除N型源/漏区域的二氧化硅；⑧-2、向N型源/漏区域注入剂量为5.0E15ions/cm2且能量为60Kev的砷离子，注入结束后利用等离子去胶设备和硫酸去除N型源/漏区域之外表面上的光刻掩膜层；⑧-3在氧化炉中推进；⑧-4、对N型源/漏区域的漏极区域进行LDD注入，在N型源/漏区域的漏极区域形成LDD结构，同时形成偏置栅MOS管，其中，LDD注入为普注，注入剂量为5.0E12ions/cm2，且能量为120Kev的磷离子；⑧-5、再利用光刻机在光刻掩膜层上打开CMOS管P型源/漏区域，向P型源/漏区域注入剂量为7.0E14ions/cm2且能量为50Kev的硼离子；⑧-6、注入结束后利用等离子去胶设备和硫酸去除P型源/漏区域之外表面上的光刻掩膜层；⑧-7、再在P型源/漏区域上低温淀积二氧化硅，然后在氧化炉中主扩推进。
所述的N阱扩散层的结深为13.5μm，所述的N阱扩散层的薄层方块电阻为1.2KΩ/□。
所述的步骤③-2中在P阱区域和RESURF区域上生长二氧化硅的生长温度为900℃，生长时间为30分钟；所述的步骤③-4中推进P阱区域的推进温度为1200℃，推进时间为360分钟；所述的步骤③-5中推进P阱区域和RESURF区域的推进温度为1200℃，推进时间为470分钟。
所述的步骤③中RESURF区域的方块电阻为7.0～9.8kohm/sq。
所述的步骤④-3中在浓硼区域上生长二氧化硅的生长温度为900℃，生长时间为20分钟；所述的步骤④-5中推进浓硼区域的推进温度为1050℃，推进时间为50～60分钟。
所述的步骤⑤-4中进行湿氧氧化前，先在多晶电容的下极板上扩散硼杂质，扩散温度为1050℃，扩散时间为10分钟；所述的步骤⑤-4中湿氧氧化的时间为55分钟。
所述的步骤⑥-2中在有源区上生长的栅氧的厚度为78～88nm，生长温度为920℃。
所述的步骤⑦-4中推进P-BODY区域的推进温度为1175℃，推进时间为85分钟。
所述的步骤⑦中形成的P-BODY区域的方块电阻为580～760ohm/sq。
所述的腐蚀液为带缓冲剂的6：1氢氟酸腐蚀液。
与现有技术相比，本发明的优点在于直接采用抛光硅晶圆作为衬底材料，通过形成N阱的方法，而无需在其上面生长外延层，通过采用注入N型杂质和推阱的方式，及高压结隔离工艺（HVJI）将高压侧驱动控制模块和低压侧驱动控制模块隔离开，且在常规CMOS管工艺PN结隔离的基础上，通过在PN结表面形成RESURF区域，利用两层多晶硅（即底层多晶硅和栅多晶硅）形成电容分压器，有效地改变了PN结表面电场分布，形成了高压LDMOS管的高压隔离，再通过形成P-BODY区域，制备得到高压N型LDMOS管，与常规LDMOS管相比较，通过增加RESURF结构和双层多晶硅电容结构，可以达到700V以上的耐压要求；同时本制备方法工序简洁、成本较低，仅需要14块结构层次就可以形成直接驱动功率器件的高压栅驱动电路器件；而且工艺设计时采用了N阱注入扩散工艺，通过N阱注入扩散工艺方法，而无需在抛光硅晶圆（即衬底层）上生长外延层，大大地节约了器件制造成本，具有明显的经济效益。
附图说明
图1为高压栅驱动芯片（PIC）的高压结隔离结构剖面示意图；
图2为高压LDMOS管的结构剖面示意图；
图3为衬底层和N阱扩散层的位置示意图；
图4为制备P型隔离区域的过程示意图；
图5为制备P阱区域和RESURF区域的过程示意图；
图6为制备高压LDMOS管的浓硼区域的过程示意图；
图7为制备多晶电阻的过程示意图；
图8为制备多晶电容的过程示意图
图9为制备高压LDMOS管和常规CMOS管的有源区和多晶硅栅的过程示意图；
图10为制备高压LDMOS管的P-BODY区域的过程示意图；
图11为制备常规CMOS管源极和漏极的过程示意图。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
实施例一：
本发明提出的一种用于直接驱动功率器件的N阱高压栅驱动芯片的制备方法，其是将高压工艺和常规的CMOS工艺兼容在一起，在使用常规的PN结隔离的基础上，通过注入掺杂硼离子在N阱扩散层上形成P型降低表面电场（RESURF）区域，同时在PN结的表面使用两层多晶硅（即底层多晶硅和栅多晶硅）形成一系列电容分压器，如图1所示，在电路连接时，使最外端的电容分压器的下极板接地，最内侧的电容分压器的上极板接高电位，这样有效地改变了PN结表面电场，改变PN结表面的电力线方向，有助于降低隔离PN结表面的电场。同时在设计时考虑PN结击穿的边缘效应，高压隔离设计时可设计成环型或带有圆形边角的跑道型结构，最小的半径尺寸不小于100μm。
本发明的N阱高压栅驱动芯片的制备方法主要包括以下步骤：
①选择晶向为（100）、电阻率为50ohm·cm的P型硅片（抛光硅晶圆）作为衬底层1，然后在衬底层1上注入N型杂质磷，扩散形成N阱扩散层2，如图3所示。
在此，为了提高寄生CMOS管的阈值，减少CMOS管的闩锁效应，在制备时充分考虑N阱扩散层2的结深和浓度，因此本实施例中设计N阱扩散层2的结深为13.5μm，设计N阱扩散层2的薄层方块电阻为1.2KΩ/□。
②采用高压结隔离工艺（HVJI）制备P型隔离区域，如图4所示，其具体过程如下：
②-1、在N阱扩散层2上生长一层厚度为590nm的二氧化硅，然后在二氧化硅上涂覆一层光刻掩膜层；②-2、利用光刻机在光刻掩膜层上打开用于隔离高压侧驱动控制模块和低压侧驱动控制模块的隔离区域，然后使用腐蚀液去除隔离区域的二氧化硅；②-3、向隔离区域隔离注入剂量为9.0E15ions/cm2（即9.0×1015ions/cm2）且能量为50Kev的硼离子B11+；②-4、注入结束后利用等离子去胶设备和硫酸去除光刻掩膜层。
在后续P阱区域推进过程的同时形成P型隔离区域3，P型隔离区域3形成后，N阱扩散层2被分开为高压侧部分和低压侧部分。
③制备P阱区域和RESURF区域，如图5所示，其具体过程如下：
③-1、在N阱扩散层2上的二氧化硅上涂覆一层光刻掩膜层，然后利用光刻机在光刻掩膜层上打开P阱区域11和RESURF区域4，再使用腐蚀液去除P阱区域11和RESURF区域4的二氧化硅；③-2、在P阱区域11和RESURF区域4上分别生长一层厚度为80nm的二氧化硅，生长温度为900℃，生长时间为30分钟；③-3、再一次在N阱扩散层2上的二氧化硅上涂覆一层光刻掩膜层，然后利用光刻机在光刻掩膜层上打开P阱区域11，向P阱区域11注入剂量为2.95E13ions/cm2且能量为80Kev的硼离子B11+，再在注入结束后利用等离子去胶设备和硫酸去除N阱扩散层2上的二氧化硅上的光刻掩膜层；③-4、高温推进P阱区域11，推进温度为1200℃，推进时间为360分钟，其中在P阱区域推进过程的同时形成P型隔离区域；再对P阱区域11和RESURF区域4进行普注，注入剂量为7.0E12ions/cm2且能量为80Kev的硼离子；③-5、在氧化炉中推进P阱区域11和RESURF区域4，推进温度为1200℃，推进时间为470分钟，然后同时在P阱区域11和RESURF区域4上生长一层厚度为1300nm的二氧化硅。
在此，形成的RESURF区域4的方块电阻约为7.0～9.8kohm/sq。
④制备高压LDMOS管的浓硼区域，如图6所示，其制备过程与P阱区域11的制备过程相似，其具体过程如下：
④-1、在N阱扩散层2上的二氧化硅上涂覆一层光刻掩膜层，然后利用光刻机在光刻掩膜层上打开浓硼区域9，再使用腐蚀液去除浓硼区域9的二氧化硅；④-2、利用等离子去胶设备和硫酸去除N阱扩散层2上的二氧化硅上的光刻掩膜层；④-3、在浓硼区域9上生长一层厚度为80nm的二氧化硅，生长温度为900℃，生长时间为20分钟；④-4、向浓硼区域9注入剂量为4.0E14ions/cm2且能量为80Kev的硼离子；④-5、在氧化炉中推进浓硼区域9，推进温度为1050℃，推进时间为50分钟。
⑤制备多晶电阻和多晶电容，多晶电阻的制备过程如图7所示，多晶电容的制备过程如图8所示，具体过程如下：
⑤-1、利用低温化学气相淀积的方式在N阱扩散层2上的二氧化硅上淀积一层厚度为500nm的多晶硅，作为底层多晶硅6；⑤-2、向底层多晶硅6内注入剂量为2.7E14ions/cm2且能量为80Kev的硼离子进行多晶硅掺杂；⑤-3、利用光刻掩膜层形成多晶电阻和多晶电容的下极板；⑤-4、在多晶电容的下极板上扩散硼杂质，扩散温度为1050℃，扩散时间为10分钟；再在氧化炉中对多晶电容的下极板进行55分钟的湿氧氧化，在多晶电容的下极板上生长一层厚度为500nm的二氧化硅，作为电容介质层。
⑥制备高压LDMOS管和常规CMOS管的有源区和栅多晶硅，如图9所示，其具体过程如下：
⑥-1、在N阱扩散层2上的二氧化硅上涂覆一层光刻掩膜层，然后利用光刻机在光刻掩膜层上打开有源器件的有源区，再使用腐蚀液去除有源区的二氧化硅；⑥-2、在有源区上生长一层厚度为78nm的栅氧，生长温度为920℃；⑥-3、在栅氧上淀积一层厚度为390nm的多晶硅，作为栅多晶硅5，形成多晶电容的上极板和栅多晶硅电极。
⑦制备高压LDMOS管的P-BODY区域，如图10所示，其具体过程如下：
⑦-1、在N阱扩散层2上的二氧化硅上涂覆一层光刻掩膜层，然后利用光刻机在光刻胶掩膜层上打开P-BODY区域10；⑦-2、向P-BODY区域注入剂量为5.6E13ions/cm2且能量为80Kev的硼离子；⑦-3、注入结束后利用等离子去胶设备和硫酸去除N阱扩散层2上的二氧化硅上的光刻掩膜层；⑦-4、在氧化炉中推进P-BODY区域10，推进温度为1175℃，推进时间为85分钟，形成的P-BODY区域10的方块电阻约为580～760ohm/sq。
⑧制备常规CMOS管的源极和漏极，如图11所示，其具体过程如下：
⑧-1、在N阱扩散层2上的二氧化硅上涂覆一层光刻掩膜层，然后利用光刻机在光刻掩膜层上打开CMOS管N型源/漏区域，再使用腐蚀液去除N型源/漏区域的二氧化硅；⑧-2、向N型源/漏区域注入剂量为5.0E15ions/cm2且能量为60Kev的砷离子，注入结束后利用等离子去胶设备和硫酸去除N型源/漏区域之外表面上的光刻掩膜层；⑧-3、在氧化炉中推进；⑧-4、对N型源/漏区域的漏极区域进行LDD注入，在N型源/漏区域的漏极区域形成LDD结构，同时形成偏置栅MOS管，其中，LDD注入为普注，注入剂量为5.0E12ions/cm2，且能量为120Kev的磷离子；⑧-5、再利用光刻机在光刻掩膜层上打开CMOS管P型源/漏区域，向P型源/漏区域注入剂量为7.0E14ions/cm2且能量为50Kev的硼离子；⑧-6、注入结束后利用等离子去胶设备和硫酸去除P型源/漏区域之外表面上的光刻掩膜层；⑧-7、再在P型源/漏区域上低温淀积二氧化硅（LTO，low temperature oxide），然后在氧化炉中主扩推进。
在此具体实施例中，腐蚀液可采用半导体工艺经常使用的带缓冲剂的6：1氢氟酸腐蚀液（BOE，Buffered oxide etch），这种带缓冲剂的6：1氢氟酸腐蚀液中水与氢氟酸的体积比为6：1，同时为了稳定腐蚀速率，减少聚合物的产生，加入氟化氨作为缓冲剂。
上述工艺步骤以后，N阱高压栅驱动芯片制造过程基本完成，再通过形成接触孔、金属淀积、形成金属互连线，最后形成芯片表面钝化保护层，完成N阱高压栅驱动芯片的整个制备工艺。
本发明方法是在常规CMOS工艺基础上，通过注入P型杂质硼离子B11+，形成RESURF区域，在源、漏区域间形成和高压隔离一样的高压终端。通过增加注入杂质硼离子B11+，形成P-BODY区域，P-BODY区域和N型重掺杂源/漏区域形成LDMOS管，由此仅增加RESURF和P-BODY两个层次，就可形成带有RESURF结构的LDMOS器件，与一般的BICMOS工艺比较，本制备方法工艺流程较短，工艺加工周期短，光刻机仅需要14个层次就可以完成，采用和常规CMOS工艺兼容的工艺制程，工艺成熟，生产易于达到量产。
本制备方法采用N阱注入扩散工艺，与常规工艺相比，由于N阱注入扩散工艺无需N型硅外延，因此有效降低了加工成本。
本发明方法制备得到的N阱高压栅驱动芯片包括700V的高压LDMOS管、25V的CMOS管、NPN晶体管、多晶硅电阻、多晶硅电容等器件，其核心器件是高压LDMOS管，其剖面结构示意图如图2所示。高压LDMOS管包括RESURF区域、P-BPDY区域、浓硼区域、N型重掺杂区域等区域。N型重掺杂区域和P-BPDY区域共同形成高压LDMOS管。当器件工作在正常电压条件下，RESURF区域右端形成反偏PN结，随着电压的增加，增加的耗尽区使得表面电压在此迅速下降，根据降低表面电场的RESURF理论，场极板的作用使击穿电压不发生在器件的表面，而同时在P型衬底层和N阱扩散层处也形成反偏PN结，高压终端的击穿主要发生在体内衬底与N阱的PN结处。
在本发明中，高压LDMOS管相当于一系列电容和一个反向PN并联而成。高压大小由电容介质厚度和电容数量确定，例如，根据试验，电容间介质为左右时，其电容的耐压值为200V左右，为了可靠起见，设计有冗余，所以700V的高压LDMOS管为6个电容的串联，1200V的高压LDMOS管为12个电容的串联。其结构和连接与高压隔离结构中的一样，第一层栅多晶硅环连接至源端，第四层多晶硅栅环连接漏端，高压N型LDMOS结构是一个圆型或者跑道型结构。
实施例二：
本实施例与实施例一基本相同，本实施例的制备过程具体如下：
①选择晶向为（100）、电阻率为70ohm·cm的P型硅片作为衬底层1，然后在衬底层1上注入N型杂质磷，扩散形成N阱扩散层2，如图3所示。
在此，为了提高寄生CMOS管的阈值，减少CMOS管的闩锁效应，在制备时充分考虑N阱扩散层2的结深和浓度，因此本实施例中设计N阱扩散层2的结深为13.5μm，设计N阱扩散层2的薄层方块电阻为1.2KΩ/□。
②采用高压结隔离工艺（HVJI）制备P型隔离区域，如图4所示，其具体过程如下：
②-1、在N阱扩散层2上生长一层厚度为730nm的二氧化硅，然后在二氧化硅上涂覆一层光刻掩膜层；②-2、利用光刻机在光刻掩膜层上打开用于隔离高压侧驱动控制模块和低压侧驱动控制模块的隔离区域，然后使用腐蚀液去除隔离区域的二氧化硅；②-3、向隔离区域隔离注入剂量为9.0E15ions/cm2（即9.0×1015ions/cm2）且能量为50Kev的硼离子B11+；②-4、注入结束后利用等离子去胶设备和硫酸去除光刻掩膜层。
在后续P阱推进过程的同时形成P型隔离区域3，P型隔离区域3形成后，N阱扩散层2被分开为高压侧部分和低压侧部分。
③制备P阱区域和RESURF区域，如图5所示，其具体过程如下：
③-1、在N阱扩散层2上的二氧化硅上涂覆一层光刻掩膜层，然后利用光刻机在光刻掩膜层上打开P阱区域11和RESURF区域4，再使用腐蚀液去除P阱区域11和RESURF区域4的二氧化硅；③-2、在P阱区域11和RESURF区域4上分别生长一层厚度为100nm的二氧化硅，生长温度为900℃，生长时间为30分钟；③-3、再一次在N阱扩散层2上的二氧化硅上涂覆一层光刻掩膜层，然后利用光刻机在光刻掩膜层上打开P阱区域11，向P阱区域11注入剂量为3.15E13ions/cm2且能量为80Kev的硼离子B11+，再在注入结束后利用等离子去胶设备和硫酸去除N阱扩散层2上的二氧化硅上的光刻掩膜层；③-4、高温推进P阱区域11，推进温度为1200℃，推进时间为360分钟，其中在P阱区域推进过程的同时形成P型隔离区域；再对P阱区域11和RESURF区域4进行普注，注入剂量为7.0E12ions/cm2且能量为80Kev的硼离子；③-5、在氧化炉中推进P阱区域11和RESURF区域4，推进温度为1200℃，推进时间为470分钟，然后同时在P阱区域11和RESURF区域4上生长一层厚度为1200nm的二氧化硅。
在此，形成的RESURF区域4的方块电阻约为7.0～9.8kohm/sq。
④制备高压LDMOS管的浓硼区域，如图6所示，其制备过程与P阱区域的制备过程相似，其具体过程如下：
④-1、在N阱扩散层2上的二氧化硅上涂覆一层光刻掩膜层，然后利用光刻机在光刻掩膜层上打开浓硼区域9，再使用腐蚀液去除浓硼区域9的二氧化硅；④-2、利用等离子去胶设备和硫酸去除N阱扩散层2上的二氧化硅上的光刻掩膜层；④-3、在浓硼区域9上生长一层厚度为100nm的二氧化硅，生长温度为900℃，生长时间为20分钟；④-4、向浓硼区域9注入剂量为4.0E14ions/cm2且能量为80Kev的硼离子；④-5、在氧化炉中推进浓硼区域9，推进温度为1050℃，推进时间为60分钟。
⑤制备多晶电阻和多晶电容，多晶电阻的制备过程如图7所示，多晶电容的制备过程如图8所示，具体过程如下：
⑤-1、利用低温化学气相淀积的方式在N阱扩散层2上的二氧化硅上淀积一层厚度为600nm的多晶硅，作为底层多晶硅6；⑤-2、向底层多晶硅6内注入剂量为2.7E14ions/cm2且能量为80Kev的硼离子进行多晶硅掺杂；⑤-3、利用光刻掩膜层形成多晶电阻和多晶电容的下极板；⑤-4、在多晶电容的下极板上扩散硼杂质，扩散温度为1050℃，扩散时间为10分钟；再在氧化炉中对多晶电容的下极板进行55分钟的湿氧氧化，在多晶电容的下极板上生长一层厚度为700nm的二氧化硅，作为电容介质层。
⑥制备高压LDMOS管和常规CMOS管的有源区和栅多晶硅，如图9所示，其具体过程如下：
⑥-1、在N阱扩散层2上的二氧化硅上涂覆一层光刻掩膜层，然后利用光刻机在光刻掩膜层上打开有源器件的有源区，再使用腐蚀液去除有源区的二氧化硅；⑥-2、在有源区上生长一层厚度为88nm的栅氧，生长温度为920℃；⑥-3、在栅氧上淀积一层厚度为470nm的多晶硅，作为栅多晶硅5，形成多晶电容的上极板和栅多晶硅电极。
⑦制备高压LDMOS管的P-BODY区域，如图10所示，其具体过程如下：
⑦-1、在N阱扩散层2上的二氧化硅上涂覆一层光刻掩膜层，然后利用光刻机在光刻胶掩膜层上打开P-BODY区域10；⑦-2、向P-BODY区域注入剂量为5.6E13ions/cm2且能量为80Kev的硼离子；⑦-3、注入结束后利用等离子去胶设备和硫酸去除N阱扩散层2上的二氧化硅上的光刻掩膜层；⑦-4、在氧化炉中推进P-BODY区域10，推进温度为1175℃，推进时间为85分钟，形成的P-BODY区域10的方块电阻约为580～760ohm/sq。
⑧制备常规CMOS管的源极和漏极，如图11所示，其具体过程如下：
⑧-1、在N阱扩散层2上的二氧化硅上涂覆一层光刻掩膜层，然后利用光刻机在光刻掩膜层上打开CMOS管N型源/漏区域，再使用腐蚀液去除N型源/漏区域的二氧化硅；⑧-2、向N型源/漏区域注入剂量为5.0E15ions/cm2且能量为60Kev的砷离子，注入结束后利用等离子去胶设备和硫酸去除N型源/漏区域之外表面上的光刻掩膜层；⑧-3在氧化炉中推进；⑧-4、对N型源/漏区域的漏极区域进行LDD注入，在N型源/漏区域的漏极区域形成LDD结构，同时形成偏置栅MOS管，其中，LDD注入为普注，注入剂量为5.0E12ions/cm2，且能量为120Kev的磷离子；⑧-5、再利用光刻机在光刻掩膜层上打开CMOS管P型源/漏区域，向P型源/漏区域注入剂量为7.0E14ions/cm2且能量为50Kev的硼离子；⑧-6、注入结束后利用等离子去胶设备和硫酸去除P型源/漏区域之外表面上的光刻掩膜层；⑧-7、再在P型源/漏区域上低温淀积二氧化硅，然后在氧化炉中主扩推进。
实施例三：
本实施例的N阱高压栅驱动芯片的制备方法与实施例一、实施例二给出的制备方法基本相同，不同之处仅在于：在本实施例的步骤①中选择晶向为（100）、电阻率为60ohm·cm的P型硅片作为衬底层1；在步骤②-1中在N阱扩散层2上生长的二氧化硅的厚度为660nm；在步骤③-2中在P阱区域11和RESURF区域4上分别生长的二氧化硅的厚度为90nm；在步骤③-3中向P阱区域11注入的硼离子B11+的剂量为3.00E13ions/cm2且能量为80Kev；在步骤③-5中在P阱区域11和RESURF区域4上生长的二氧化硅的厚度为1400nm；在步骤④-3中在浓硼区域9上生长的二氧化硅的厚度为90nm；在步骤④-5中在氧化炉中推进浓硼区域9的推进时间为55分钟；在步骤⑤-1中利用低温化学气相淀积的方式在N阱扩散层2上的二氧化硅上淀积的底层多晶硅6的厚度为550nm；在步骤⑤-4中在多晶电容的下极板上生长的二氧化硅的厚度为600nm；在步骤⑥-2中在有源区上生长的栅氧的厚度为83nm；在步骤⑥-3中在栅氧上淀积的栅多晶硅5的厚度为430nm。
Claims (10)
1.一种用于直接驱动功率器件的N阱高压栅驱动芯片的制备方法，其特征在于包括以下步骤：
①选择晶向为（100）、电阻率为50～70ohm·cm的P型硅片作为衬底层，然后在衬底层上注入N型杂质磷，扩散形成N阱扩散层；
②制备P型隔离区域，具体过程为：
②-1、在N阱扩散层上生长一层厚度为590～730nm的二氧化硅，然后在二氧化硅上涂覆一层光刻掩膜层；②-2、利用光刻机在光刻掩膜层上打开用于隔离高压侧驱动控制模块和低压侧驱动控制模块的隔离区域，然后使用腐蚀液去除隔离区域的二氧化硅；②-3、向隔离区域隔离注入剂量为9.0E15ions/cm2，且能量为50Kev的硼离子；②-4、注入结束后利用等离子去胶设备和硫酸去除光刻掩膜层；
③制备P阱区域和RESURF区域，具体过程为：
③-1、在N阱扩散层上的二氧化硅上涂覆一层光刻掩膜层，然后利用光刻机在光刻掩膜层上打开P阱区域和RESURF区域，再使用腐蚀液去除P阱区域和RESURF区域的二氧化硅；③-2、在P阱区域和RESURF区域上分别生长一层厚度为80～100nm的二氧化硅；③-3、再一次在N阱扩散层上的二氧化硅上涂覆一层光刻掩膜层，然后利用光刻机在光刻掩膜层上打开P阱区域，向P阱区域注入剂量为2.95E13～3.15E13ions/cm2且能量为80Kev的硼离子，再在注入结束后利用等离子去胶设备和硫酸去除N阱扩散层上的二氧化硅上的光刻掩膜层；③-4、高温推进P阱区域，再对P阱区域和RESURF区域进行普注，注入剂量为7.0E12ions/cm2且能量为80Kev的硼离子；③-5、在氧化炉中推进P阱区域和RESURF区域，然后同时在P阱区域和RESURF区域上生长一层厚度为1200～1400nm的二氧化硅；
④制备高压LDMOS管的浓硼区域，具体过程为：
④-1、在N阱扩散层上的二氧化硅上涂覆一层光刻掩膜层，然后利用光刻机在光刻掩膜层上打开浓硼区域，再使用腐蚀液去除浓硼区域的二氧化硅；④-2、利用等离子去胶设备和硫酸去除N阱扩散层上的二氧化硅上的光刻掩膜层；④-3、在浓硼区域上生长一层厚度为80～100nm的二氧化硅；④-4、向浓硼区域注入剂量为4.0E14ions/cm2且能量为80Kev的硼离子；④-5、在氧化炉中推进浓硼区域；
⑤制备多晶电阻和多晶电容，具体过程为：
⑤-1、利用低温化学气相淀积的方式在N阱扩散层上的二氧化硅上淀积一层厚度为500～600nm的多晶硅，作为底层多晶硅；⑤-2、向底层多晶硅内注入剂量为2.7E14ions/cm2且能量为80Kev的硼离子进行多晶硅掺杂；⑤-3、利用光刻掩膜层形成多晶电阻和多晶电容的下极板；⑤-4、在氧化炉中对多晶电容的下极板进行湿氧氧化，在多晶电容的下极板上生长一层厚度为500～700nm的二氧化硅，作为电容介质层；
⑥制备高压LDMOS管和常规CMOS管的有源区和栅多晶硅，具体过程为：
⑥-1、在N阱扩散层上的二氧化硅上涂覆一层光刻掩膜层，然后利用光刻机在光刻掩膜层上打开有源器件的有源区，再使用腐蚀液去除有源区的二氧化硅；⑥-2、在有源区上生长一层栅氧；⑥-3、在栅氧上淀积一层厚度为390～470nm的多晶硅，作为栅多晶硅，形成多晶电容的上极板和栅多晶硅电极；
⑦制备高压LDMOS管的P-BODY区域，具体过程为：
⑦-1、在N阱扩散层上的二氧化硅上涂覆一层光刻掩膜层，然后利用光刻机在光刻胶掩膜层上打开P-BODY区域；⑦-2、向P-BODY区域注入剂量为5.6E13ions/cm2且能量为80Kev的硼离子；⑦-3、注入结束后利用等离子去胶设备和硫酸去除N阱扩散层上的二氧化硅上的光刻掩膜层；⑦-4、在氧化炉中推进P-BODY区域；
⑧制备常规CMOS管的源极和漏极，具体过程为：
⑧-1、在N阱扩散层上的二氧化硅上涂覆一层光刻掩膜层，然后利用光刻机在光刻掩膜层上打开CMOS管N型源/漏区域，再使用腐蚀液去除N型源/漏区域的二氧化硅；⑧-2、向N型源/漏区域注入剂量为5.0E15ions/cm2且能量为60Kev的砷离子，注入结束后利用等离子去胶设备和硫酸去除N型源/漏区域之外表面上的光刻掩膜层；⑧-3在氧化炉中推进；⑧-4、对N型源/漏区域的漏极区域进行LDD注入，在N型源/漏区域的漏极区域形成LDD结构，同时形成偏置栅MOS管，其中，LDD注入为普注，注入剂量为5.0E12ions/cm2，且能量为120Kev的磷离子；⑧-5、再利用光刻机在光刻掩膜层上打开CMOS管P型源/漏区域，向P型源/漏区域注入剂量为7.0E14ions/cm2且能量为50Kev的硼离子；⑧-6、注入结束后利用等离子去胶设备和硫酸去除P型源/漏区域之外表面上的光刻掩膜层；⑧-7、再在P型源/漏区域上低温淀积二氧化硅，然后在氧化炉中主扩推进。
2.根据权利要求1所述的用于直接驱动功率器件的N阱高压栅驱动芯片的制备方法，其特征在于所述的N阱扩散层的结深为13.5μm，所述的N阱扩散层的薄层方块电阻为1.2KΩ/□。
3.根据权利要求1或2所述的用于直接驱动功率器件的N阱高压栅驱动芯片的制备方法，其特征在于所述的步骤③-2中在P阱区域和RESURF区域上生长二氧化硅的生长温度为900℃，生长时间为30分钟；所述的步骤③-4中推进P阱区域的推进温度为1200℃，推进时间为360分钟；所述的步骤③-5中推进P阱区域和RESURF区域的推进温度为1200℃，推进时间为470分钟。
4.根据权利要求3所述的用于直接驱动功率器件的N阱高压栅驱动芯片的制备方法，其特征在于所述的步骤③中RESURF区域的方块电阻为7.0～9.8kohm/sq。
5.根据权利要求4所述的用于直接驱动功率器件的N阱高压栅驱动芯片的制备方法，其特征在于所述的步骤④-3中在浓硼区域上生长二氧化硅的生长温度为900℃，生长时间为20分钟；所述的步骤④-5中推进浓硼区域的推进温度为1050℃，推进时间为50～60分钟。
6.根据权利要求5所述的用于直接驱动功率器件的N阱高压栅驱动芯片的制备方法，其特征在于所述的步骤⑤-4中进行湿氧氧化前，先在多晶电容的下极板上扩散硼杂质，扩散温度为1050℃，扩散时间为10分钟；所述的步骤⑤-4中湿氧氧化的时间为55分钟。
7.根据权利要求6所述的用于直接驱动功率器件的N阱高压栅驱动芯片的制备方法，其特征在于所述的步骤⑥-2中在有源区上生长的栅氧的厚度为78～88nm，生长温度为920℃。
8.根据权利要求7所述的用于直接驱动功率器件的N阱高压栅驱动芯片的制备方法，其特征在于所述的步骤⑦-4中推进P-BODY区域的推进温度为1175℃，推进时间为85分钟。
9.根据权利要求8所述的用于直接驱动功率器件的N阱高压栅驱动芯片的制备方法，其特征在于所述的步骤⑦中形成的P-BODY区域的方块电阻为580～760ohm/sq。
10.根据权利要求1所述的用于直接驱动功率器件的N阱高压栅驱动芯片的制备方法，其特征在于所述的腐蚀液为带缓冲剂的6：1氢氟酸腐蚀液。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210179641.9A CN102723304B (zh) | 2012-05-31 | 2012-05-31 | 用于直接驱动功率器件的n阱高压栅驱动芯片的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210179641.9A CN102723304B (zh) | 2012-05-31 | 2012-05-31 | 用于直接驱动功率器件的n阱高压栅驱动芯片的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102723304A CN102723304A (zh) | 2012-10-10 |
| CN102723304B true CN102723304B (zh) | 2014-07-16 |
Family
ID=46949027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210179641.9A Active CN102723304B (zh) | 2012-05-31 | 2012-05-31 | 用于直接驱动功率器件的n阱高压栅驱动芯片的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102723304B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105261615B (zh) * | 2015-09-02 | 2018-04-06 | 电子科技大学 | 一种硅基薄外延单resurf电平位移结构 |
| US10998439B2 (en) | 2018-12-13 | 2021-05-04 | Ningbo Semiconductor International Corporation | Gate driver integrated circuit |
| CN111326579B (zh) * | 2018-12-13 | 2021-06-25 | 中芯集成电路（宁波）有限公司 | 栅驱动集成电路 |
| CN115377099B (zh) * | 2022-08-31 | 2023-07-04 | 拓尔微电子股份有限公司 | 负压隔离器件及其工艺方法、芯片 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101542697A (zh) * | 2006-05-31 | 2009-09-23 | 先进模拟科技公司 | 高压双极-cmos-dmos集成电路器件及其模块形成方法 |
| CN101714577A (zh) * | 2008-10-01 | 2010-05-26 | 东部高科股份有限公司 | 横向dmos晶体管及其制造方法 |
| CN102130060A (zh) * | 2010-12-24 | 2011-07-20 | 日银Imp微电子有限公司 | 一种用于直接驱动功率器件的高压栅驱动芯片的制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7180152B2 (en) * | 2004-07-08 | 2007-02-20 | International Rectifier Corporation | Process for resurf diffusion for high voltage MOSFET |
-
2012
- 2012-05-31 CN CN201210179641.9A patent/CN102723304B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101542697A (zh) * | 2006-05-31 | 2009-09-23 | 先进模拟科技公司 | 高压双极-cmos-dmos集成电路器件及其模块形成方法 |
| CN101714577A (zh) * | 2008-10-01 | 2010-05-26 | 东部高科股份有限公司 | 横向dmos晶体管及其制造方法 |
| CN102130060A (zh) * | 2010-12-24 | 2011-07-20 | 日银Imp微电子有限公司 | 一种用于直接驱动功率器件的高压栅驱动芯片的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102723304A (zh) | 2012-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102130060B (zh) | 一种用于直接驱动功率器件的高压栅驱动芯片的制备方法 | |
| CN107316899B (zh) | 半超结器件及其制造方法 | |
| CN103066059A (zh) | 具有穿过衬底通路(tsv)的半导体结构及其形成方法 | |
| CN102723304B (zh) | 用于直接驱动功率器件的n阱高压栅驱动芯片的制备方法 | |
| CN104465779A (zh) | 漏端隔离的高压ldmos的结构及制作方法 | |
| CN103280462B (zh) | 一种高鲁棒性的p型对称横向双扩散场效应晶体管 | |
| CN102412162B (zh) | 提高nldmos击穿电压的方法 | |
| CN103022006A (zh) | 一种基于外延技术的三维集成功率半导体及其制作方法 | |
| CN103178013B (zh) | 半导体装置的制造方法 | |
| CN103094359A (zh) | 高压肖特基二极管及其制作方法 | |
| CN104658913B (zh) | Nldmos的制造方法 | |
| CN104022162A (zh) | Bcd工艺中的隔离型横向齐纳二极管及其制造方法 | |
| CN103178087A (zh) | 超高压ldmos器件结构及制备方法 | |
| EP3509102A1 (en) | Component integrated with depletion-mode junction field-effect transistor and method for manufacturing component | |
| CN108074963B (zh) | 超结器件及其制造方法 | |
| CN103035525B (zh) | 高压隔离n型ldmos器件的制造方法 | |
| CN103840008B (zh) | 基于bcd工艺的高压ldmos器件及制造工艺 | |
| CN103456783B (zh) | 高击穿电压p型ldmos器件及制造方法 | |
| CN106463544A (zh) | 具有复合沟槽和植入柱的半导体器件 | |
| CN102751198B (zh) | 半导体器件中mos晶体管的形成方法 | |
| CN104157689A (zh) | 一种具有自隔离的半导体结构 | |
| CN103811402B (zh) | 一种超高压bcd工艺的隔离结构制作工艺方法 | |
| CN113725213B (zh) | 具有补偿阱可控硅结构的瞬态电压抑制保护器件及其制作方法 | |
| CN104821334A (zh) | N型ldmos器件及工艺方法 | |
| US20080283915A1 (en) | High voltage semiconductor device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20161202 Address after: 315809 Beilun City, Ningbo Province, Wan Chai street, Wan Jing Road, No. G, block, floor three, 12-3, 213 Patentee after: Core integrated circuit (Ningbo) Co., Ltd. Address before: Ningbo city science and Technology Park in Zhejiang province 315040 lease Poplar Road No. 7 Lane 578 Patentee before: Daily Silver IMP Microelectronics Co., Ltd. |