CN215377413U - 设备和电子部件 - Google Patents

设备和电子部件 Download PDF

Info

Publication number
CN215377413U
CN215377413U CN202120476924.4U CN202120476924U CN215377413U CN 215377413 U CN215377413 U CN 215377413U CN 202120476924 U CN202120476924 U CN 202120476924U CN 215377413 U CN215377413 U CN 215377413U
Authority
CN
China
Prior art keywords
layer
thickness
range
glass
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202120476924.4U
Other languages
English (en)
Inventor
P·奥特克尔
V·卡洛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Tours SAS
Original Assignee
STMicroelectronics Tours SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Tours SAS filed Critical STMicroelectronics Tours SAS
Application granted granted Critical
Publication of CN215377413U publication Critical patent/CN215377413U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H01L29/66386—Bidirectional thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本公开涉及设备和电子部件。一种设备包括半导体衬底。在半导体衬底的外围处形成台阶。由掺杂有氧的多晶硅制成的第一层被沉积在衬底的第一表面的顶部上并且与该第一表面接触。该第一层至少在台阶的壁和底部上延伸。由玻璃制成的第二层被沉积在第一层的顶部上，并且被沉积在第一层的边缘上。第二层在台阶与设备的中心区域之间形成凸台。

Description

设备和电子部件
技术领域
本公开总体上涉及半导体电子部件，并且更具体地涉及晶闸管、三端双向可控硅和瞬态电压抑制二极管。
背景技术
不同的晶闸管制造技术是已知的。
需要改进晶闸管及其制造方法。更具体地，需要减少晶闸管类型的电子部件中的泄漏电流。
实用新型内容
本领域中存在对克服已知晶闸管的全部或部分缺点的需求。
在一个方面，提供了一种设备，其包括：半导体衬底，包括在半导体衬底的外围处的台阶；第一层，在半导体衬底的第一表面的顶部上并且与第一表面接触，并且至少在台阶的壁和底部上延伸并且与壁和底部接触，其中第一层由掺杂有氧的多晶硅制成；以及第二层，在第一层上延伸并且与第一层接触，并且在第一层的边缘上延伸，第二层在台阶与设备的中心区域之间形成凸台，其中第二层由玻璃制成。
在一个实施例中，第二层包括第一玻璃子层和第二玻璃子层，第一玻璃子层在第一层上并且与第一层接触，并且与第一层对准，第二玻璃子层在第一玻璃子层上延伸并且与第一玻璃子层接触，并且覆盖第一层的边缘和第一玻璃子层的边缘。
在一个实施例中，在凸台的层级处，第一玻璃子层具有在5μm至 30μm的范围内的厚度。
在一个实施例中，在凸台的层级处，第一玻璃子层具有在10μm至 20μm的范围内的厚度。
在一个实施例中，在凸台的层级处，第一玻璃子层具有等于近似 13μm的厚度。
在一个实施例中，在台阶的底部处，第一玻璃子层具有在20μm至 60μm的范围内的厚度。
在一个实施例中，在台阶的底部处，第一玻璃子层具有在30μm至 40μm的范围内的厚度。
在一个实施例中，在台阶的底部处，第一玻璃子层具有等于近似 35μm的厚度。
在一个实施例中，第二玻璃子层具有在5μm至20μm的范围内的厚度。
在一个实施例中，第二玻璃子层具有等于近似13μm的厚度。
在一个实施例中，第一层具有在0.2μm至1μm的范围内的厚度。
在一个实施例中，第一层具有等于近似0.5μm的厚度。
在一个实施例中，凸台具有在10μm至50μm的范围内的厚度。
在一个实施例中，凸台具有在10μm至35μm的范围内的厚度。
在一个实施例中，凸台具有等于近似15μm的厚度。
在一个实施例中，台阶具有在80μm至200μm的范围内的深度。
在一个实施例中，台阶具有等于近似105μm的深度。
在另一方面，提供了一种电子部件，其包括根据上述方面的设备，该电子部件在半导体衬底的每个表面上包括台阶、第一层和第二层，以形成选自由以下组成的组的电路部件：晶闸管、三端双向可控硅和瞬态电压抑制二极管。
一个实施例提供了一种设备，其包括：半导体衬底，该半导体衬底在其外围处包括台阶；由掺杂有氧的多晶硅制成的第一层，在衬底的第一表面的顶部上并且与该第一表面接触，并且至少在所述台阶的壁和底部上延伸；以及由玻璃制成的第二层，在第一层和第一层的边缘上延伸，所述第二层在台阶与设备的中心区域之间形成凸台。
根据一个实施例，第二层包括：第一玻璃子层，在第一层上并且与第一层对准；以及第二玻璃子层，在第一子层上延伸，并且覆盖第一层的边缘和第一玻璃子层的边缘。
根据一个实施例：第一玻璃子层在凸台的层级处具有的厚度在5μm 至30μm的范围内，优选在10μm至20μm的范围内，更优选等于近似 13μm，再更优选等于13μm；和/或第一子层在台阶的底部处具有的厚度在20μm至60μm的范围内，优选在30μm至40μm的范围内，更优选等于近似35μm，再更优选等于35μm。
根据一个实施例，第二玻璃子层具有在5μm至20μm的范围内，优选等于近似13μm，更优选等于13μm的厚度。
根据一个实施例，第一层具有在0.2μm至1μm的范围内，优选等于近似0.5μm，更优选等于0.5μm的厚度。
根据一个实施例，凸台具有的厚度在10μm至50μm的范围内，优选在10μm至35μm的范围内，更优选等于近似15μm，例如等于15μm。
根据一个实施例，台阶具有在80μm至200μm的范围内，优选等于近似105μm，更优选等于105μm的深度。
一个实施例提供了一种电子部件，其包括在衬底的每个表面上的设备，以形成晶闸管、三端双向可控硅或瞬态电压抑制二极管。
所描述的实施例的一个优点是，它们使得能够将SIPOS层集成到晶闸管的结构中，这使得能够减小泄漏电流。
附图说明
将在下面结合附图对具体实施例的非限制性描述中，详细讨论前述及其他特征和优点。
图1以局部简化截面图示出了晶闸管类型的电子部件的一个实施例；
图2以局部简化俯视图示出了电子部件晶片；
图3以局部简化截面图示出了制造图1中所示的部件的方法的实施方式的步骤；
图4以局部简化截面图示出了制造图1中所示的部件的方法的实施方式的另一步骤；
图5以局部简化截面图示出了制造图1中所示的部件的方法的实施方式的另一步骤；
图6以局部简化截面图示出了制造图1中所示的部件的方法的实施方式的另一步骤；
图7以局部简化截面图示出了制造图1中所示的部件的方法的实施方式的另一步骤；
图8以局部简化截面图示出了制造图1中所示的部件的方法的实施方式的另一步骤；
图9以局部简化截面图示出了制造图1中所示的部件的方法的实施方式的另一步骤；以及
图10以局部简化截面图示出了制造图1中所示的部件的方法的实施方式的另一步骤。
具体实施方式
在不同的附图中，相同的元件用相同的附图标记指定。特别地，不同实施例共同的结构和/或功能元件可以用相同的附图标记指定，并且可以具有完全相同的结构、尺寸和材料特性。
为清楚起见，仅示出和详述了对理解所描述的实施例有用的那些步骤和元件。特别地，没有详述晶闸管的制造的前面步骤，仅描述了防止电流泄漏的步骤。
贯穿本公开，术语“连接”用于指定电路元件之间的直接电连接，而术语“耦合”用于指定电路元件之间的电连接，该电连接可以是直接的或者可以是经由一个或多个其他元件。
在下面的描述中，当提及修饰绝对位置(诸如术语“前”、“后”、“顶”、“底”、“左”、“右”等)或相对位置(诸如术语“上方”、“下方”、“上”、“下”等)的术语时，或者当提及修饰方向(诸如术语“层级”、“垂直”等)的术语时，除非另外指出，否则它指的是附图的定向。
术语“约”、“近似”、“基本上”和“大约”在本文中用于指定所讨论的值的正负10％、优选正负5％的容差。
图1以局部简化截面图示出了晶闸管类型的电子部件的一个实施例。
更具体地，图1图示了高电压电子部件11，例如，具有大于近似 1200V的导通电压的晶闸管。
在下面的描述中，在图1的定向上，结构的上表面被视为正面，并且在图1的定向上，结构的下表面被视为背面。
例如，在俯视图中，图1中图示的电子部件11具有方圆形(具有圆角的正方形)、具有圆角的矩形或圆形的形状。
例如，部件11在其上表面和下表面的边缘中的每个边缘上包括第一堆叠或设备13。更具体地，部件11在其下表面的(一个或多个)边缘上包括堆叠13，并且在其上表面的(一个或多个)边缘上包括完全相同的堆叠13。
堆叠或设备13包括：半导体衬底15，半导体衬底15在其外围包括台阶17；由掺杂有氧的多晶硅或SIPOS制成的第一层19，其在衬底15 的第一表面的顶部上并且与该第一表面接触，并且至少在台阶17的壁和底部上延伸；以及由玻璃制成的第二层21，其在第一层19和第一层19 的边缘上延伸，并且在台阶17的内周处形成超厚度或凸台22。
SIPOS对应于掺杂有氧的多晶硅，即，通常具有大于近似10％的氧浓度的硅。在本描述中，SIPOS的氧浓度优选在20％至60％的范围内，并且更优选大约为40％。
第二层21例如包括两个子层：
第一玻璃子层23，其在第一层19的顶部上并且与第一层19接触，并且与第一层19对准；以及
第二玻璃子层25，其在第一玻璃子层23上延伸，并且覆盖第一层 19的边缘和第一玻璃子层23的边缘。
根据图1中所示的实施例，第二玻璃子层25进一步覆盖衬底15的未被第一层19覆盖的部分。
在部件在其两个表面上具有堆叠13的情况下，两个堆叠共用衬底15。
在图1的实施例中，部件11还包括：在衬底15的背面上的第一电极27，其在部件11的中心，使得第一电极27被第二玻璃子层25围绕；掺杂的掩埋区域29，其在衬底15的上表面侧，并且与该相同表面齐平，其中区域29在上表面上不居中，并且优选位于比结构的中心更靠近堆叠 13处，例如在衬底15的上表面上的右侧(在图1的定向上)；第二电极31，其在衬底的正面上并且与区域29垂直成直线，所述第二电极31 在右侧(在图1的定向上)朝着堆叠13的第二子层25延伸，并且一直延伸到堆叠13的第二子层25；第三电极33，其在衬底15的正面上，在衬底15的所述表面的未被第二电极31覆盖的部分上，所述第三电极33 例如在衬底15的上表面上的左侧(在图1的定向上)，并且在左侧(在图1的定向上)一直延伸到第二玻璃子层25，而电极33和电极31彼此不触碰；以及第二堆叠，其在第二电极31与第三电极33之间。
根据图1中所示的实施例，衬底15包括第一导电类型n的材料的第一中心部分151。衬底15包括第二导电类型p的材料的第二部分153，第二部分153位于衬底15的第一部分151的上表面上。衬底15还包括由第二导电类型p的材料制成的第三部分155，第三部分155位于衬底 15的下表面上。衬底15的第二部分153和第三部分155的材料可以具有基本上相同的成分、完全相同的成分或不同的成分。
例如，区域29由第一导电类型n的重掺杂材料(比部分153更重掺杂)制成。
堆叠34被提供在衬底15的正面上，并且包括：第一层19的部分 19’，其在衬底15的正面的顶部上并且与衬底15的正面接触，其中侧向边缘不触碰电极31和33；子层23的部分23’，其在部分19’的正面的顶部上并且与部分19’的正面接触；以及子层25的部分25’，其在部分23’的正面的顶部上并且与部分23’的正面接触，其中子层25 的部分25’覆盖子层23的部分23’的侧向边缘，并且覆盖层19的部分 19’的侧向边缘。
因此，部件11由四个交替的n和p掺杂层155、151、153和29形成，这限定了晶闸管。
晶闸管阳极是与衬底15的部分155接触的电极27。晶闸管阴极是与区域29接触的电极31，并且栅极是与衬底15的部分153接触的电极 33。
图2以局部简化俯视图示出了电子部件晶片。
更具体地，图2示出了晶片或晶片部分，该晶片或晶片部分具有形成在其上的多个部件11。图1是沿着图2的截面平面AA的截面图。
部件11通常在晶片中被制造。换句话说，在例如由硅制成的相同半导体晶片上，同时制造多个部件11。在制造过程结束时，将部件11个体化。
图2示出了多个部件11(一个完整的部件和八个部分示出的部件)，每个部件11具有外围部分和中心部分36。每个部件11的外围部分由堆叠13形成，堆叠13包括台阶17和在所述台阶17的边界处的凸台22。
如图2中所示，每个部件11的中心部分36的正面包括电极31和电极33，电极31在部件11的拐角中的一个拐角或部件11的边缘中的一个边缘上。电极31和电极33由堆叠34分开。堆叠34从部件11的一个边缘延伸到另一边缘。堆叠34例如取用圆弧的形状。
通过沿着锯切路径35进行切割(例如通过锯切)，将不同的部件 11个体化。
图3至图10示意性并且部分地图示了制造图1中所示的电子部件 11的方法的实施方式的相继步骤。更具体地，图3至图10示意性并且部分地图示了制造堆叠13的方法的实施例的相继步骤。
为了简化描述，除非另外指出，否则以与在步骤结束时获得的结构相同的方式指定制造步骤。
图3以局部简化截面图示出了制造图1中所示的部件的方法的实施方式的步骤。
更具体地，图3示出了包括衬底15的结构，衬底15具有形成在其中的台阶17。台阶17具有宽度A和深度B。
例如，沿着未来晶闸管的位置之间的网格图案，通过非贯穿部分锯切或通过湿法蚀刻，在晶片的层级处形成台阶17。锯切线形成凹槽，该凹槽后续限定了锯切路径35。
优选利用刀片形成部件11(图2)的个体化的锯切路径35，该刀片比使得能够形成台阶17的凹槽的刀片薄。
台阶的宽度A例如在200μm至400μm的范围内，优选在250μm至 350μm的范围内。宽度A更优选等于300μm。
台阶17的深度B例如在80μm至200μm的范围内，优选等于近似 105μm。深度B更优选等于105μm。
因此，在晶片具有例如300μm至400μm的厚度的情况下，部件11 的衬底的边缘的残留厚度例如在90μm至200μm的范围内。
图4以局部简化截面图示出了制造图1中所示的部件的方法的实施方式的另一步骤。
更具体地，图4图示了沉积第一SIPOS层19的步骤，第一SIPOS 层19在图3中所示的结构的正面上并且与该正面接触。
层19被沉积在整个结构(全板)之上，即，它被沉积在衬底15的上表面上并且与该上表面接触，并且被沉积在台阶17的边缘和底部上并且与台阶17的边缘和底部接触。层19在整个表面之上具有基本上恒定的厚度C。在该上下文中，将注意，台阶17的形成可以不产生作为边缘和底部的分立表面，这里应当理解，在边缘和底部上的沉积意指在由图 3中执行的非贯穿部分锯切或湿法蚀刻限定的(一个或多个)表面上的沉积。
第一层19的厚度C例如在0.2μm至1μm的范围内，优选等于近似 0.5μm。厚度C更优选等于0.5μm。
通过低压化学气相沉积(LPCVD)，或通过等离子体增强化学气相沉积(PECVD)，执行层19的沉积。
图5以局部简化截面图示出了制造图1中所示的部件的方法的实施方式的另一步骤。
更具体地，图5图示了沉积第二层21(图1)的第一子层23的步骤，第一子层23在图3和图4的步骤结束时获得的结构的前表面上并且与该前表面接触。
子层23被全板沉积。因此，它覆盖整个层19，在台阶17中并且与台阶17成直线，在中心部分36的层级处。例如，子层23通过旋涂被沉积在层19的前表面上并且与层19的前表面接触。结果，子层23的厚度不是恒定的，而是在台阶17的底部处(在部件11之间的晶片凹槽中) 的厚度大于在台阶17的顶部处和在中心部分36中的厚度。
因此，在中心部分36中的厚度D小于在台阶17的底部处的厚度E。
在中心部分36中，第一子层23的厚度D例如在5μm至30μm的范围内，优选在10μm至20μm的范围内。厚度D更优选等于近似13μm，再更优选等于13μm。
在台阶17的底部处，第一子层23的厚度E例如在20μm至60μm 的范围内，优选在30μm至40μm的范围内。厚度E更优选等于35μm，再更优选等于35μm。
部分36与台阶17的底部之间的厚度差使得能够削减在台阶17的顶部处存在的角度(以使该角度张开)。
子层23例如由玻璃制成。
图6以局部简化截面图示出了制造图1中所示的部件的方法的实施方式的另一步骤。
更具体地，图6图示了在图3至图5的步骤结束时获得的结构的正面上的第一树脂的第三层37的沉积和光刻的步骤。
在本实施例中，第一子层23被第三层37覆盖。通过旋涂沉积第三层37以覆盖第一子层23。
然后，使层37经受光刻，即，使层37通过第一掩模暴露于紫外线，并且然后在溶剂中显影。
根据一个实施例，第一树脂是正性树脂，即，树脂的暴露于紫外线的部分变得可溶于溶剂。
根据另一实施例，第一树脂是负性树脂，即，树脂的暴露于紫外线的部分变得不溶于溶剂。
在光刻步骤结束时，层37延伸到台阶17中，并且在中心部分36 的方向上延伸距离F。距离F对应于衬底表面和层37的指向中心部分 36的侧向边缘。
距离F例如在5μm至15μm的范围内，优选在6μm至14μm的范围内。距离F更优选等于10μm。
在下一步骤，层37被用作掩模，以用于对下面的层(即层19和层 23)进行第一蚀刻。
图7以局部简化俯视图示出了制造图1中所示的部件的方法的实施方式的另一步骤。
更具体地，图7图示了从在图3至图6的步骤结束时获得的结构湿法蚀刻第一层19和第一子层23的步骤。
层23和层19的未被层37加盖的部分通过蚀刻被去除。
在浴中执行第一蚀刻，该浴由近似59％(体积)的氟化铵(即近似 10份)、近似6％的氟化氢(即近似1份)和近似35％的过氧化氢(即近似6份)制成。
在如下浴中实现第一蚀刻，该浴具有在18摄氏度至30摄氏度之间、优选在20摄氏度至25摄氏度的范围内的温度。在具有例如等于22摄氏度的温度的浴中实现第一蚀刻。
第一蚀刻具有在30分钟至60分钟的范围内、优选在40分钟至50 分钟的范围内的持续时间。第一蚀刻的持续时间更优选等于近似46分钟，更优选等于46分钟。
在该步骤期间，层37被去除。因此，在图7中所示的步骤结束时，结构不再包括层37。
图8以局部简化截面图示出了制造图1中所示的部件的方法的实施方式的另一步骤。
更具体地，图8图示了第二层21的第二子层25的沉积的步骤，第二子层25在图3至图7的步骤结束时获得的结构的正面上并且与该正面接触。第二子层25使得能够填充在第一子层23的沉积期间在第一子层 23中形成的可能的孔。第二子层25使得能够与第一子层23一起封装第一层19。
在该步骤期间，第二子层25被全板沉积，并且因此覆盖第一子层 23的前表面，并且覆盖衬底15的未被层19覆盖的部分。例如，子层25 通过旋涂被沉积在结构的正面上并且与该正面接触。与子层23类似，子层25不具有恒定的厚度，而是在台阶17的底部处具有比在台阶17的顶部处更大的厚度。然而，在子层25的情况下，这种现象更轻，因为子层 25的平均厚度小于子层23的厚度。
沉积具有厚度G的子层25，厚度G在衬底的未被层19覆盖的部分上，即在中心部分36中被测量。子层25与子层23垂直成直线地形成凸台22，凸台22具有其取决于层19、23和25的相应厚度C、D和G的高度H。
第二子层25的厚度G在5μm至20μm的范围内。厚度G优选等于近似13μm，更优选等于13μm。
凸台22的厚度H在10μm至50μm的范围内，优选在10μm至35μm 的范围内。厚度H更优选等于近似15μm，再更优选等于15μm。
第二子层25例如由玻璃制成。
图9以局部简化截面图示出了制造图1中所示的部件的方法的实施方式的另一步骤。
更具体地，图9图示了在图3至图8的步骤结束时获得的结构的正面上沉积第二树脂的第四层39，随后对其进行光刻的步骤。
在该步骤期间，第四层39被全板沉积，因此覆盖子层25的前表面。层39例如通过旋涂被沉积在结构的正面上。
然后使层39经受光刻，即，使层39通过第二掩模暴露于紫外线，在这之后，在溶剂中将层39显影。
根据一个实施例，第二树脂是正性树脂。
根据另一实施例，第二树脂是负性树脂。
在光刻步骤结束时，层39在层19和层23上延伸，并且超过层19 和层23，朝着部件11的中心部分36延伸距离I。距离I对应于层39的侧向边缘与层19和层23的侧向边缘之间的距离。
距离I在5μm至20μm的范围内，优选等于近似10μm。距离I更优选等于10μm。
在光刻步骤结束时，在中心部分36中不再存在层39。在接下来的步骤中，层39被用作对下面的层(即层25)的第二蚀刻的掩模。
图10以局部简化截面图示出了制造图1中所示的部件的方法的实施方式的另一步骤。
更具体地，图10图示了从在图3至图9的步骤结束时获得的结构蚀刻第二子层25的步骤。
子层25的未被层39加盖的部分通过蚀刻被去除。
在浴中执行第二蚀刻，该浴由近似50％(体积)的氟化氢和50％的盐酸制成。
第二蚀刻的浴的温度与第一蚀刻的浴的温度基本上相同。
第二蚀刻具有在1分钟至2分钟的范围内，优选在1分15秒至1 分40秒的范围内的持续时间。第二蚀刻的持续时间更优选等于近似1 分30秒，再更优选等于1分30秒。
在该步骤期间，层39也跨其整个厚度被蚀刻。在图10中所示的步骤结束时，结构不再包括层39。
可以设计成沉积SIPOS层，并且然后，在沉积两个玻璃层并且同时蚀刻它们之前，蚀刻该相同层。然而，由于台阶17的深度，这将具有在蚀刻SIPOS之前需要两个光刻步骤的缺点。在本描述中，通过具有部分平坦化效果的子层23减小了台阶17的深度。
所描述的实施例的一个优点是，它们使得能够将SIPOS层集成到晶闸管的结构中，这使得能够减小泄漏电流。
所描述的实施例和实施方式的另一优点是，它们使得能够在每个台阶的顶部处形成的角度的层级处，形成具有连续SIPOS和玻璃层的设备，而没有孔的风险。
所描述的实施例的另一优点是，它们使得能够去掉光刻步骤，并且因此，一方面，降低了所考虑的晶闸管的制造成本，另一方面，获得了不同层的对准的准确性。
已经描述了各种实施例和变型。本领域技术人员将理解，可以将该各种实施例和变型的某些特征进行组合，并且本领域技术人员将想到其他变型。所描述的实施例不限于上文提到的尺寸和材料的示例。
最后，基于上文给出的功能指示，所描述的实施例和变型的实际实施在本领域技术人员的能力范围内。

Claims (18)

1.一种设备，其特征在于，包括：
半导体衬底，包括在所述半导体衬底的外围处的台阶；
第一层，在所述半导体衬底的第一表面的顶部上并且与所述第一表面接触，并且至少在所述台阶的壁和底部上延伸并且与所述壁和底部接触，其中所述第一层由掺杂有氧的多晶硅制成；以及
第二层，在所述第一层上延伸并且与所述第一层接触，并且在所述第一层的边缘上延伸，所述第二层在所述台阶与所述设备的中心区域之间形成凸台，其中所述第二层由玻璃制成。
2.根据权利要求1所述的设备，其特征在于，所述第二层包括第一玻璃子层和第二玻璃子层，所述第一玻璃子层在所述第一层上并且与所述第一层接触，并且与所述第一层对准，所述第二玻璃子层在所述第一玻璃子层上延伸并且与所述第一玻璃子层接触，并且覆盖所述第一层的边缘和所述第一玻璃子层的边缘。
3.根据权利要求2所述的设备，其特征在于，在所述凸台的层级处，所述第一玻璃子层具有在5μm至30μm的范围内的厚度。
4.根据权利要求2所述的设备，其特征在于，在所述凸台的层级处，所述第一玻璃子层具有在10μm至20μm的范围内的厚度。
5.根据权利要求2所述的设备，其特征在于，在所述凸台的层级处，所述第一玻璃子层具有等于近似13μm的厚度。
6.根据权利要求2所述的设备，其特征在于，在所述台阶的所述底部处，所述第一玻璃子层具有在20μm至60μm的范围内的厚度。
7.根据权利要求2所述的设备，其特征在于，在所述台阶的所述底部处，所述第一玻璃子层具有在30μm至40μm的范围内的厚度。
8.根据权利要求2所述的设备，其特征在于，在所述台阶的所述底部处，所述第一玻璃子层具有等于近似35μm的厚度。
9.根据权利要求2所述的设备，其特征在于，所述第二玻璃子层具有在5μm至20μm的范围内的厚度。
10.根据权利要求2所述的设备，其特征在于，所述第二玻璃子层具有等于近似13μm的厚度。
11.根据权利要求1所述的设备，其特征在于，所述第一层具有在0.2μm至1μm的范围内的厚度。
12.根据权利要求1所述的设备，其特征在于，所述第一层具有等于近似0.5μm的厚度。
13.根据权利要求1所述的设备，其特征在于，所述凸台具有在10μm至50μm的范围内的厚度。
14.根据权利要求1所述的设备，其特征在于，所述凸台具有在10μm至35μm的范围内的厚度。
15.根据权利要求1所述的设备，其特征在于，所述凸台具有等于近似15μm的厚度。
16.根据权利要求1所述的设备，其特征在于，所述台阶具有在80μm至200μm的范围内的深度。
17.根据权利要求1所述的设备，其特征在于，所述台阶具有等于近似105μm的深度。
18.一种电子部件，其特征在于，包括根据权利要求1-17中任一项所述的设备，所述电子部件在所述半导体衬底的每个表面上包括所述台阶、所述第一层和所述第二层，以形成选自由以下组成的组的电路部件：晶闸管、三端双向可控硅和瞬态电压抑制二极管。
CN202120476924.4U 2020-03-05 2021-03-05 设备和电子部件 Active CN215377413U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2002211 2020-03-05
FR2002211A FR3107988B1 (fr) 2020-03-05 2020-03-05 Formation d'un thyristor, triac ou diode de suppression de tensions transitoires

Publications (1)

Publication Number Publication Date
CN215377413U true CN215377413U (zh) 2021-12-31

Family

ID=70228335

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202120476924.4U Active CN215377413U (zh) 2020-03-05 2021-03-05 设备和电子部件
CN202110244078.8A Pending CN113363310A (zh) 2020-03-05 2021-03-05 晶闸管、三端双向可控硅和瞬态电压抑制二极管制造

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202110244078.8A Pending CN113363310A (zh) 2020-03-05 2021-03-05 晶闸管、三端双向可控硅和瞬态电压抑制二极管制造

Country Status (4)

Country Link
US (2) US11610988B2 (zh)
EP (1) EP3876288A1 (zh)
CN (2) CN215377413U (zh)
FR (1) FR3107988B1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN218939670U (zh) * 2022-08-10 2023-04-28 力特半导体（无锡）有限公司 过电压保护装置
CN116053133B (zh) * 2022-12-08 2023-11-17 江苏长晶科技股份有限公司 一种包括两步湿刻的双向tvs器件的制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4047196A (en) * 1976-08-24 1977-09-06 Rca Corporation High voltage semiconductor device having a novel edge contour
US4297393A (en) * 1980-02-28 1981-10-27 Rca Corporation Method of applying thin metal deposits to a substrate
KR0149840B1 (ko) * 1989-11-29 1998-10-01 빈센트 죠셉 로너 고속 댐퍼 다이오드 및 방법
US5119148A (en) * 1989-11-29 1992-06-02 Motorola, Inc. Fast damper diode and method
US4978636A (en) * 1989-12-26 1990-12-18 Motorola Inc. Method of making a semiconductor diode
US5146297A (en) * 1991-10-25 1992-09-08 Raytheon Company Precision voltage reference with lattice damage
US20030085416A1 (en) * 2001-11-08 2003-05-08 Tyco Electronics Corporation Monolithically integrated pin diode and schottky diode circuit and method of fabricating same
US7345309B2 (en) * 2004-08-31 2008-03-18 Lockheed Martin Corporation SiC metal semiconductor field-effect transistor
US7598576B2 (en) * 2005-06-29 2009-10-06 Cree, Inc. Environmentally robust passivation structures for high-voltage silicon carbide semiconductor devices
EP2677540A1 (en) * 2012-06-19 2013-12-25 Nxp B.V. Electronic device and method of manufacturing the same
CN108735599A (zh) * 2017-04-24 2018-11-02 敦南科技股份有限公司 半导体器件及其制作方法
CN110828562A (zh) * 2019-11-29 2020-02-21 力特半导体（无锡）有限公司 晶闸管及其制造方法

Also Published As

Publication number Publication date
EP3876288A1 (fr) 2021-09-08
US20230197835A1 (en) 2023-06-22
US11610988B2 (en) 2023-03-21
FR3107988B1 (fr) 2023-11-10
CN113363310A (zh) 2021-09-07
US20210280698A1 (en) 2021-09-09
FR3107988A1 (fr) 2021-09-10

Similar Documents

Publication Publication Date Title
CN215377413U (zh) 设备和电子部件
TWI469221B (zh) 溝渠式蕭基二極體及其製作方法
TWI503891B (zh) 溝渠式蕭基二極體及其製作方法
KR20110086714A (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN117542882B (zh) 一种氮化镓器件及其制备方法
US11728158B2 (en) Semiconductor structure and method for preparing the same
CN111682401B (zh) 一种vcsel芯片及其制造方法
RU2752470C1 (ru) Стопкообразный многопереходный солнечный элемент и способ его получения
CN105244382B (zh) 一种变容二极管管芯及其制备方法
US7226870B2 (en) Forming of oblique trenches
JP2757919B2 (ja) 半導体装置の製造方法
CN116487418B (zh) 半导体结构及其制备方法
US11973046B2 (en) Semiconductor structure and method for preparing the same
CN113223949B (zh) 屏蔽栅功率器件制造方法及其功率器件
TWI759131B (zh) 反向傳導絕緣閘雙極電晶體的製造方法
US12009324B2 (en) Semiconductor structure and method for forming semiconductor structure
US20220028810A1 (en) Semiconductor structure and method for forming semiconductor structure
US20240021376A1 (en) Method for manufacturing capacitor
CN117976619A (zh) 互联层中空气间隙的形成方法
TWI466294B (zh) 用於半導體元件之多溝渠終端結構及其製作方法
CN115884672A (zh) 半导体结构及其制作方法以及电容器
CN111106007A (zh) 一种半导体台面及蚀刻方法
CN114975619A (zh) 半导体装置以及半导体装置的制造方法
CN111900187A (zh) 一种艺术品展示屏及其制作方法
CN117894682A (zh) 一种半导体器件结构及其制备方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant