CN218939670U - 过电压保护装置 - Google Patents

过电压保护装置 Download PDF

Info

Publication number
CN218939670U
CN218939670U CN202222104140.6U CN202222104140U CN218939670U CN 218939670 U CN218939670 U CN 218939670U CN 202222104140 U CN202222104140 U CN 202222104140U CN 218939670 U CN218939670 U CN 218939670U
Authority
CN
China
Prior art keywords
layer
type
semiconductor substrate
overvoltage protection
protection device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202222104140.6U
Other languages
English (en)
Inventor
张环
张锋
何磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Littelfuse Semiconductor (Wuxi) Co Ltd
Original Assignee
Littelfuse Semiconductor (Wuxi) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Littelfuse Semiconductor (Wuxi) Co Ltd filed Critical Littelfuse Semiconductor (Wuxi) Co Ltd
Priority to CN202222104140.6U priority Critical patent/CN218939670U/zh
Application granted granted Critical
Publication of CN218939670U publication Critical patent/CN218939670U/zh
Priority to EP23188719.1A priority patent/EP4322208A1/en
Priority to US18/229,501 priority patent/US20240055312A1/en
Priority to KR1020230101587A priority patent/KR20240021710A/ko
Priority to TW112129490A priority patent/TW202414943A/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/298—Semiconductor material, e.g. amorphous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种过电压保护装置，可以包括n型半导体衬底、设置在n型半导体衬底上的p型层以及形成在n型半导体衬底和p型层中的钝化区域，其中该钝化区域包含半绝缘多晶硅(SIPOS)层。

Description

过电压保护装置
技术领域
本申请涉及电路保护装置的领域，更具体地说，涉及用于防止瞬态过电压的半导体装置，特别是过电压保护装置。
背景技术
半导体装置广泛用于通过利用P/N结的特性来提供针对瞬态条件(比如瞬态过电压事件)的保护。在P/N结中，在具有第一导电类型(P或N)的半导体装置的区域与具有与第一导电类型相反的第二导电类型(N或P)的第二区域之间形成界面。为了形成一些常规的瞬态保护装置，将具有第一类型导电性的半导体衬底暴露于第二类型物质的注入、扩散或沉积，包括具有第二类型物质的层的外延生长。在提供第二类型的物质之后，可以进行退火以扩散和激活第二导电类型的物质。
通常，在装置的钝化区域中提供玻璃钝化层。然而，玻璃钝化层容易开裂。正是考虑到这一点和其它因素，才提供了本改进。
实用新型内容
本概述部分被提供来以简化形式引入一些构思，其将在以下在具体实施方式中被进一步描述。本概述部分不旨在确认本发明主题的关键特征或必要特征，也不旨在用于帮助确定本发明主题的范围。
本申请的一个目的是提供一种过电压保护装置，其能够消除或显著减少开裂对装置的损坏的问题。
在根据本公开的一种方案中，一种过电压保护装置可以包括n型半导体衬底、设置在n型半导体上的p型层以及形成在n型半导体衬底和p型层中的钝化区域，其中该钝化区域包含半绝缘多晶硅(SIPOS)层。
在另一种方案中，一种形成过电压保护装置或功率装置的方法可以包括形成设置在n型半导体上的p型层以及在n型半导体衬底和p型层中形成钝化区域，其中该钝化区域包含半绝缘多晶硅(SIPOS)层。
在另一种方案中，台面结构过电压保护装置可以包括n型半导体衬底、设置在n型半导体上的p型层以及形成在n型半导体衬底和p型层中的钝化区域，其中该钝化区域包含沿着钝化区域的上表面的半绝缘多晶硅(SIPOS)层。
根据本申请，通过提供具有半绝缘多晶硅(SIPOS)层和氧化物-氮化物-氧(ONO)层的钝化区域，可以消除或显著减少开裂对装置的损坏。
附图说明
附图示出了所公开实施例的迄今为止为其原理的实际应用而设计的示例性方案，其中：
图1是根据本公开实施例的过电压保护装置的局部侧视图；并且
图2示出了用于形成根据本公开实施例的过电压保护装置的方法。
附图不一定按比例绘制。附图仅仅是示意，并不旨在描写本公开的具体参数。附图旨在描绘本公开的典型实施例，因此不应被视为在范围上进行限制。在附图中，相似的编号代表相似的元件。此外，为了说明清楚，一些图中的某些元件可以省略，或者不按比例示出。此外，为了清楚起见，在某些附图中可以省略一些附图标记。
具体实施方式
现将在下文中参考附图对本实施例进行更全面的描述，附图中示出了各种实施例。这些实施例可以以许多不同的形式来实施并且不应被解释为限于本文中给出的实施例。这些实施例被提供来使得本公开将变得充分和完整，并且将向本领域的技术人员全面传达实施例的范围。在附图中，相似的附图标记始终指代相似的元件。
本实施例通常涉及在半导体衬底内形成的瞬态保护装置。本实施例也可以用于需要高阻断电压的功率装置。各种实施例涉及多层装置结构和形成该装置结构(下文称为“装置”)的方法。该装置可以包括一个或更多个钝化区域，所述钝化区域包括半绝缘多晶硅(SIPOS)层。在一些实施例中，可以通过提供使用第一掺杂剂类型掺杂的半导体衬底来形成装置。可以将第二掺杂剂类型引入到半导体衬底的相对侧中，以形成由多个半导体层制成的PNP或NPN装置结构。装置层是高压整流二极管的一部分。
现在转向图1，将对装置100进行更详细的描述。如图所示，装置100可以由包括本体区域102的半导体衬底101形成，其中本体区域102通过对半导体衬底101掺杂而形成。在一些实施例中，本体区域102可以是n型掺杂的，n型掺杂剂的浓度在1E13/cm3到1E16/cm3之间。在特定实施例中，本体区域102中的掺杂剂浓度可以被定制成产生1Ohm-cm至5Ohm-cm范围内的电阻，从而对应于例如1E16/cm3至1/E14/cm3的n型掺杂剂水平。然而，实施例在这点上不受限制。在特定实施例中，可以使用磷来掺杂本体区域。
如图所示，装置100进一步包括设置在n型半导体101上的p型层114。根据一些实施例，p型层114可以包括活性掺杂剂浓度(术语“掺杂剂浓度”可以表示“活性掺杂剂浓度”，除非本文另有说明)在1E18/cm3和1E21/cm3之间的硼掺杂区域。实施例在这点上不受限制。
根据各种实施例，p型层114可以通过多次驱入操作形成。结合给定的驱入操作，通过将掺杂剂暴露于包含作为蒸气的掺杂剂的环境、通过沉积包含掺杂剂的层、通过离子注入包含掺杂剂的离子、或上述的任何组合，可以将掺杂剂引入到半导体衬底101。在一些实施例中，半导体衬底101可以在暴露于包含掺杂剂的环境期间被加热。
如进一步所示，装置100可以包括一个或更多个钝化区域118。在所示的实施例中，装置100可以是台面型装置结构，该装置结构通过台面蚀刻半导体衬底101和p型层114并且以被图案化为形成钝化区域118的SIPOS层122钝化P/N结而得以形成。尽管仅示出了单个钝化区域118，但是应当理解的是在装置100中存在附加的钝化区域118。在一些实施例中，可以在SIPOS层122上方形成(例如沉积)氧化物-氮化物-氧(ONO)层124。如图所示，SIPOS层122和ONO层124可以部分地沿着p型层114的上表面126延伸。通过提供具有SIPOS层122和ONO层124(而不是玻璃钝化层)的钝化区域118，可以消除或显著减少从开裂对装置100的损坏。
现在转向图2，将描述形成装置100的方法200。在方框201处，方法200可以包括在n型半导体衬底上形成p型层。
在方框202处，方法200可以包括在n型半导体衬底和p型层中形成钝化区域，其中钝化区域包括半绝缘多晶硅(SIPOS)层。在一些实施例中，通过蚀刻n型半导体衬底和p型层，然后在蚀刻区域上方沉积SIPOS层，来形成钝化区域。
在方框203中，方法200可以包括在SIPOS层上形成氧化物-氮化物-氧化物(ONO)层。在一些实施例中，ONO层通过低温沉积而形成。
前述的讨论是为了说明和描述的目的而提出的，并且不旨在将本公开限制于本文所公开的一种或更多种形式。例如，出于精简本公开的目的，本公开的各种特征可以在一个或更多个方面、实施例或配置中组合在一起。然而，应当理解的是本公开的某些方面、实施例或配置的各种特征可以在一些替代方面、实施例或配置中组合。此外，所附权利要求通过引用并入到本详细描述中，每个权利要求作为本公开的单独实施例独立存在。
如本文中使用的，以单数叙述并以词语“一”或“一个”开头的要素或步骤应该被理解为不排除多个要素或步骤，除非明确叙述了这种排除。更进一步，对本公开的“一个实施例”的提及并不旨在解释为排除附加实施例(其也包含所列举的特征)的存在。
本文中的“包括”、“包含”或“具有”及其变型意味着涵盖其后列出的项目及其等同物以及附加项目。因此，术语“包括”、“包含”或“具有”及其变体是开放式表达，并且可以在本文中互换使用。
如本文所使用的，短语“至少一个”、“一个或更多个”以及“和/或”是开放式表达，它们在操作中既是连接词又是转折连词。例如，表达“A、B和C中的至少一个”、“A、B或C中的至少一个”、“A、B和C中的一个或更多个”、“A、B或C中的一个或更多个”以及“A、B和/或C”中的每一个意味着A单独、B单独、C单独、A和B一起、A和C一起、B和C一起、或者A、B和C一起。
所有方向引言(例如，近侧、远侧、上部、下部、向上、向下、左、右、侧向、纵向、前、后、顶、底、上方、下方、竖直、水平、径向、轴向、顺时针和逆时针)仅用于标识目的，以帮助读者理解本公开，并且不产生限制特别是对于本公开的位置、取向或用途的限制。除非另有说明，否则连接引言(例如，附接、联接、连接和连结)应作广义解释，并且可以包括一组元件之间的中间构件和元件之间的相对移动。因此，连接引言并不一定可以推断出两个元件是直接连接并且彼此是固定关系。
此外，标识引言(例如，主要、次要、第一、第二、第三、第四等)并不旨在意味着重要性或优先级，而是用来区分一个特征和另一个特征。附图仅供说明之用，并且在本文所附的附图中反映的尺寸、位置、顺序和相对大小可能有所不同。
此外，术语“基本”或“基本上”以及术语“约”或“大约”在一些实施例中可以互换使用，并且可以使用本领域的普通技术人员可接受的任何相关度量来描述。例如，这些术语可以用作与基准参数的比较，以指示能够提供预期功能的偏差。虽然不是限制性的，但是与基准参数的偏差可以是例如小于1％、小于3％、小于5％、小于10％、小于15％、小于20％等的量。
本公开的范围不受本文所述的特定实施例的限制。事实上，除了本文所述的实施例之外，本公开的其它各种实施例和修改对于本领域的普通技术人员来说从前述的描述和附图中显而易见的。因此，这些其它实施例和修改旨在落入本公开的范围内。此外，本文出于特定目的在特定环境中的特定实施方式的上下文中描述了本公开。本领域的普通技术人员将认识到有用性不限于此并且本公开可以出于任何目的在任何数量的环境中有益地在实施。因此，下面给出的权利要求将根据本文中描述的本公开的全面广度和精神进行解释。

Claims (3)

1.一种过电压保护装置，其特征在于，包括：
n型半导体衬底；
设置在所述n型半导体衬底上的p型层；和
钝化区域，其形成在所述n型半导体衬底和所述p型层中，其中所述钝化区域包括半绝缘多晶硅层。
2.根据权利要求1所述的过电压保护装置，其特征在于，进一步包括位于所述半绝缘多晶硅层上的氧化物-氮化物-氧化物层。
3.根据权利要求1所述的过电压保护装置，其特征在于，所述半绝缘多晶硅层部分地沿着所述p型层的顶部表面延伸。
CN202222104140.6U 2022-08-10 2022-08-10 过电压保护装置 Active CN218939670U (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202222104140.6U CN218939670U (zh) 2022-08-10 2022-08-10 过电压保护装置
EP23188719.1A EP4322208A1 (en) 2022-08-10 2023-07-31 Mesa device with stack thin film passivation
US18/229,501 US20240055312A1 (en) 2022-08-10 2023-08-02 Mesa device with stack thin film passivation
KR1020230101587A KR20240021710A (ko) 2022-08-10 2023-08-03 스택 박막 패시베이션이 있는 mesa 장치
TW112129490A TW202414943A (zh) 2022-08-10 2023-08-07 過電壓保護裝置及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202222104140.6U CN218939670U (zh) 2022-08-10 2022-08-10 过电压保护装置

Publications (1)

Publication Number Publication Date
CN218939670U true CN218939670U (zh) 2023-04-28

Family

ID=86086679

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202222104140.6U Active CN218939670U (zh) 2022-08-10 2022-08-10 过电压保护装置

Country Status (5)

Country Link
US (1) US20240055312A1 (zh)
EP (1) EP4322208A1 (zh)
KR (1) KR20240021710A (zh)
CN (1) CN218939670U (zh)
TW (1) TW202414943A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735599A (zh) * 2017-04-24 2018-11-02 敦南科技股份有限公司 半导体器件及其制作方法
FR3107988B1 (fr) * 2020-03-05 2023-11-10 St Microelectronics Tours Sas Formation d'un thyristor, triac ou diode de suppression de tensions transitoires
CN113161238B (zh) * 2021-04-20 2024-04-09 江苏韦达半导体有限公司 高温度特性门极灵敏型触发可控硅芯片的制作工艺

Also Published As

Publication number Publication date
US20240055312A1 (en) 2024-02-15
EP4322208A1 (en) 2024-02-14
TW202414943A (zh) 2024-04-01
KR20240021710A (ko) 2024-02-19

Similar Documents

Publication Publication Date Title
US8377757B2 (en) Device and method for transient voltage suppressor
US6600204B2 (en) Low-voltage punch-through bi-directional transient-voltage suppression devices having surface breakdown protection and methods of making the same
US5418185A (en) Method of making schottky diode with guard ring
US20200203333A1 (en) Vertical bipolar transistor for esd protection and method for fabricating
US8754479B2 (en) Semiconductor device
US8809988B2 (en) Low leakage and/or low turn-on voltage Schottky diode
CN110690270B (zh) 一种内嵌硅控整流器的pmos器件及其实现方法
CN110518012B (zh) 一种栅约束硅控整流器esd器件及其实现方法
CN112002767B (zh) 齐纳二极管及其制造方法
CN218939670U (zh) 过电压保护装置
US7199404B2 (en) Semiconductor substrate and semiconductor device using the same
US9831327B2 (en) Electrostatic discharge protection devices and methods of forming the same
US6815732B1 (en) High-voltage silicon controlled rectifier structure
CN211605156U (zh) 一种静电放电保护器件
US6919588B1 (en) High-voltage silicon controlled rectifier structure with improved punch through resistance
CN117727798A (zh) 双向非对称瞬态电压抑制器器件
CN111430305B (zh) 一种制作静电放电保护器件的方法及静电放电保护器件
US8618584B2 (en) Semiconductor device
US7387918B1 (en) Method of forming a silicon controlled rectifier structure with improved punch through resistance
EP4358151A2 (en) Unidirectional high voltage punch through tvs diode and method of fabrication
CN116487382B (zh) 一种ldmos工艺tvs器件及其制造方法
CN211182203U (zh) 开关器件
CN116387363B (zh) 一种ldmos工艺tvs器件及其制造方法
US12051690B2 (en) Symmetric bi-directional silicon-controlled rectifier for electrostatic discharge protection
US10586877B2 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant