JP4747260B2 - 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法 - Google Patents

Description

本発明は電力変換装置などに使用される絶縁ゲート形バイポーラトランジスタ（ＩＧＢＴ）に関する。さらに詳しくは双方向の耐圧特性を有する双方向ＩＧＢＴデバイスまたは逆阻止ＩＧＢＴデバイスの製造方法に関する。

図５に示したような従来のプレーナ型ｐｎ接合構造を有するＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）は、主要な用途であるインバータ回路やチョパー回路では、直流電源下で使用されるので、順方向の耐圧さえ確保できれば問題はなく、素子設計の段階から逆方向耐圧確保を考慮せずに作られていた。
しかし、最近、半導体電力変換装置において、ＡＣ（交流）／ＡＣ変換、ＡＣ／ＤＣ（直流）変換、ＤＣ／ＡＣ変換を行うため、直接リンク形変換回路等のマトリクスコンバータの用途に双方向スイッチング素子を使用することにより、回路の小型化、軽量化、高効率化、高速応答化および低コスト化を図る研究がなされるようになった。そこで、逆耐圧ＩＧＢＴを逆並列接続することにより前記双方向スイッチング素子とするために、逆耐圧を持ったＩＧＢＴが要望されるようになった。

従来のＩＧＢＴは、前記したように、有効な逆阻止能力を確保するような素子設計および製造方法がとられていないので、逆耐圧を確保するためには直列にダイオードを接続して変換装置を構成する必要がある。その結果、ダイオードも含めた発生損失が大きくなり、変換装置の変換効率の低下を招く。さらに、素子点数が多くなって変換装置の小型化、軽量化、低コスト化が困難となる。これらの点に、逆阻止能力を持ったＩＧＢＴの存在意義が生じる。
前記図５は、前述の逆耐圧を実質的に有しない従来のＩＧＢＴの要部断面図である。このＩＧＢＴについて説明すると、高比抵抗のｎ形半導体基板の第一主面１１５にｐベース領域１０２が選択的に複数形成され、裏面側の第二主面１１６にｐコレクタ層１０３が形成されている。ｐベース領域１０２とｐコレクタ層１０３とによって前記半導体基板の厚み方向において挟まれた領域がもともと半導体基板でもあるｎベース領域１０１である。矢印で示す活性領域１１４におけるｐベース領域１０２内の表面層には選択的にｎエミッタ領域１０４が形成されている。この活性領域１１４の外側には矢印で示すプレーナ形ｐｎ接合表面の耐圧構造の一種であるガードリング構造１１３が形成され、このＩＧＢＴの順方向阻止耐圧を確保している。点線１１８は順方向電圧印加時のｎベース側空乏層を示している。このガードリング構造１１３は、第一主面内で前記活性領域１１４の外側にあって、ｎ形半導体基板の表面層にリング状に形成されるｐ領域１１１、酸化膜１１２および金属膜１２４等を組み合わせて作られる。ｎエミッタ領域１０４とｎベース領域１０１に挟まれたｐベース領域１０２の表面と、複数のｐベース領域１０２間のｎベース領域１０１の表面とにはゲート酸化膜１０５を介してそれぞれゲート電極１０６が形成される。ｎエミッタ領域１０４表面にエミッタ電極１０８、ｐコレクタ層１０３表面にはコレクタ電極１０９がそれぞれ被覆される。エミッタ電極１０８とゲート電極１０６との層間には絶縁膜１０７が設けられている。

前述の従来ＩＧＢＴは逆バイアスされないことを前提として作製されているので、エミッタをグラウンド電位としコレクタを負電位とする逆バイアスを加えた場合に電界が集中しやすい符号Ａ（図５）で示すコレクタ接合表面近傍は、ダイシング等による機械的な切断歪を備えたままの切断部１２５で何らの処理もされておらず、当然ながら十分な逆耐圧は得られない。
一方、図７に示したメサ型逆阻止ＩＧＢＴ２００のような逆阻止型も知られている。このＩＧＢＴは、ｐコレクタ層１０３とｎベース１０１間に形成されるｐｎ接合１１９表面が露出するメサ型溝２０１とこのメサ溝を保護するパッシベーッション膜２０２を備える。前記メサ溝は第一主面側からエッチング等により形成される。このＩＧＢＴは逆バイアス時に前記ｐｎ接合１１９の前後に拡がる空乏層１１７がダイシング部（切断部）１２５およびそのダメージ領域に広がらなければ、十分な逆耐圧が得られる。

しかしながら、このメサ型溝を備えるＩＧＢＴ２００を形成するには、割れ不良を少なくするためにコレクタ層１０３の厚いエピタキシャルウェハを必要とするためにターンオフ損失が大きくなり、オン電圧特性とターンオフ損失との間がトレードオフに関係に入り、しかも、その回避が困難である（下記特許文献１、２参照）。
またさらに、図６に示したような分離層１２０を表面から拡散のみによって形成した分離層型の逆阻止ＩＧＢＴ３００の場合（その他の機能領域は前記図５に示すＩＧＢＴと同じのため、図６では同一符号を付けた。符号１１７はｐコレクタ層１０３とｎベース層１０１間のｐｎ接合に付加される逆バイアスによる空乏層を示す。）は、ＮＰＴ（Ｎｏｎ Ｐｕｎｃｈ Ｔｈｒoｕｇｈ）ウェハ（１００μｍ）を用いることができる。この場合はコレクタ層１０３を薄くし、その不純物濃度を低く制御することにより、従来問題となっていたオン電圧特性とターンオフ損失に関するトレードオフ関係をなくし、共に小さくすることが可能になる。

しかしながら、前記分離層の形成については、前記図６に示す逆阻止ＩＧＢＴ３００のように基板厚さが１００μｍ厚程度の薄いＮＰＴウェハであっても、表面からボロン拡散により、１２０μｍ程度（逆阻止耐圧６００Ｖ素子用ウェハの厚さ１００μｍの場合）の深さの分離層１２０を作るために分離層幅（面に平行な方向）は片側（一方の辺あたり）５０μｍの初期領域から熱拡散を始めると、横方向（面に平行な方向）にも約１００μｍ程度、前記初期領域が拡がるために１チップあたり分離層は片側で１５０μｍにもなる。両側を合わせると３００μｍとなる。これは、活性領域の面積を大幅に減少させ、同一電流容量あたりのチップ面積を増大させるので、チップ面積の利用効率が悪いだけでなく、コスト面でも不利益となる。ウェハ（基板）厚が１５０μｍとした場合は、さらに分離領域１２０が横方向に大きく拡がるので、さらにチップ面積の利用効率が悪くなるばかりか、拡散時間も極めて長時間になるので、実用的で無くなる（下記特許文献１、２参照）という問題がある。
特開２００１−１８５７２７号公報 特開２００２−３１９６７６号公報

以上、前記メサ型逆阻止ＩＧＢＴは、オン電圧とターンオフ損失とがトレードオフの関係になるという問題があり、分離層を表面から拡散のみによって形成した分離層型の前記逆阻止ＩＧＢＴの場合は、チップ面積の利用効率が悪いだけでなく、コスト面でも不利益という問題がある。
本発明は、これらの問題点に鑑みてなされたものであり、その目的は、オン電圧特性とターンオフ損失とのトレードオフを回避できる１５０μｍ以下の薄いウェハ（半導体基板）の場合でも問題となる一チップあたりの分離領域の占有面積比率を小さくすることができ、拡散時間の短縮も図れる逆阻止型絶縁ゲート形バイポーラトランジスタおよびその製造方法の提供である。

特許請求の範囲の請求項１記載の発明によれば、第一導電形半導体基板の第一主面側にトレンチ溝の形成後、該トレンチ溝表面からの第二導電形不純物拡散により分離領域を形成する工程と、前記分離領域に囲まれた第一主面にベース領域、エミッタ領域、ゲート絶縁膜、ゲート電極を含むＭＯＳゲート構造を形成する工程と、第二主面側から前記基板を前記トレンチ溝が露出するまで減厚する工程と、第二主面に第二導電形コレクタ層を形成する工程とをこの順に行う逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法とすることにより、達成される。

本発明によれば、オン電圧特性とターンオフ損失とのトレードオフを回避できる１５０μｍ以下の薄いウェハ（半導体基板）の場合でも問題となる一チップあたりの分離領域の占有面積比率を小さくすることができ、拡散時間の短縮も図れる逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法を提供できる。

図１、図２、図８、図９はそれぞれ本発明にかかる逆阻止型絶縁ゲート形バイポーラトランジスタ（以下ＩＧＢＴと略す）の断面図であり、図３と図４は前記図１に示すＩＧＢＴの製造方法をシリコン基板の要部の断面により示した製造工程図である。本発明の要旨を超えない限り、本発明は以下説明する実施例の記載に限定されるものではない。

この発明にかかる逆阻止型ＩＧＢＴおよびその製造方法の実施例について、前記図１、図３、図４（それぞれ断面図）を用いて詳細に説明する。この逆阻止型ＩＧＢＴは６００Ｖ耐圧の逆阻止ＩＧＢＴである。厚さ５２５μｍ、ｎ導電型不純物濃度１．５×１０^１４ｃｍ^−３のＦＺシリコン基板（ウェハ）１の表面に厚さ１．６μｍの初期酸化膜１２を形成し、チップ外周部の分離領域相当部に酸化膜１２のパターンニングを行い、幅５μｍでリング状または格子状の開口部を形成する（図３（ａ））。
前記パターニングされた酸化膜をマスクとして、前記開口部に幅５μｍで深さ５０μｍのトレンチ溝２３をＨＢｒ、ＮＦ_３、Ｏ_２ガスを用いたＲＩＥエッチング等の異方性エッチングにより形成する（図３（ｂ））。基板表面にボロンソース３３を塗布し（図３（ｃ））、１３００℃で、９６時間の熱処理を行い、深さ１２０μｍの分離層３２を形成する（図３（ｄ））。次に前記拡散によって形成されたボロンガラス３４のエッチングを行う。ボロンガラス３４除去後（図３（ｅ））、前記エッチ溝２３にポリシリコン３５を埋める（図３（ｆ））。さらにその後にポリシリコン３５の表面の平坦化を行い、溝以外のポリシリコン３５を取り除く（図４（ａ））。次に前記図５に記載したプレーナ形ＩＧＢＴ構造と同様のプロセスでＰベース領域、ゲート酸化膜、ゲート電極、Ｎ＋エミッタ領域、エミッタ電極等のＭＯＳゲート構造を形成する（図４（ｂ））。このＭＯＳゲート構造の形成方法は図６と同様であるため、重複説明を避けるために省略する。そのため、同じところは同じ符号を図１に記した。次に、シリコン基板１の裏面（第二主面）を図４（ｃ）に示す鎖線２２まで削り、シリコン基板を１００μｍ程度の厚さに減厚する（図４（ｃ））。次に分離層３２が露出した裏面（第二主面）に、ドーズ量１×１０^１３ｃｍ^−２のボロンをイオン注入し３５０℃程度で１時間程度の低温アニ−ルを行い、活性化したボロンのピーク濃度が１×１０^１７ｃｍ^−３程度で厚さが１μｍ程度の裏面コレクタ層を形成する（図４（ｄ））。最後に鎖線２１の位置でウェハ１をダイシングにより切断すると（図４（ｅ））、図１のような逆阻止ＩＧＢＴが作られる。図１では隣接する分離領域間でダイシングされているが、分離領域のパターニングの問題であり、図４（ｅ）のように格子状の分離領域のパターンとすれば、分離領域内の中央でダイシングすることもできる。以上説明した本発明にかかる製造方法によれば、シリコン基板の厚さ方向に関しては、トレンチ溝２３の底部からボロンが拡散するために、深さ方向に関する拡散時間を短縮できる。拡散時間の短縮に伴い、横方向拡散広がりも少なくなるので、１チップの当りの分離層の片側幅は６０μｍ程度となり従来の表面からの拡散を用いた逆阻止ＩＧＢＴと比べると半分以下にすることができる。

図２は本発明にかかるトレンチ型分離層を有する逆阻止型絶縁ゲート形バイポーラトランジスタ（ＩＧＢＴ）であって、図１とは製造方法の異なる実施例の要部断面図である。前記図１、図３、図４を用いて説明した実施例１のＩＧＢＴと同様に、チップ外周部に深さ５０μｍのトレンチ溝２３を形成後、新たに溝の側壁にのみ酸化膜２２を形成し、主として酸化膜の無い溝の底部からボロンを拡散させることにより、分離層３１を形成する。前述と同等以上の効果が得られる。すなわち、この場合はさらに、溝の側面からのウェハーの横方向（主面に平行な方向）拡散がほとんど無くなるため、さらに分離層３１幅を少なくすることができる。
前記実施例１、２と図１，２，３，４では、ボロンソースによる塗布拡散をしているが、塗布をボロンイオン注入に変えると、イオン注入はほとんど溝底部のみにされる傾向が強いので、前記図２の場合のように溝の側壁への酸化膜２２を形成しなくても、横方向拡散を少なくすることができる。この場合のボロンのドーズ量は１×１０^１６ｃｍ^−２、加速電圧１００ｋｅｖとした。イオン注入後の熱拡散は、イオン注入後にポリシリコン３５でトレンチ溝２３を埋めた後で熱拡散し、分離拡散後に、溝以外のシリコン基板上のポリシリコン３５を除去して、基板表面の平坦化を行なった。その後の工程は前記図１、３、４で説明したボロン塗布拡散の場合の工程と同じであってよい。

さらに、前記実施例１、２の逆阻止型絶縁ゲート形バイポーラトランジスタ（ＩＧＢＴ）の製造の際に行った前記図３（ｆ）と図４（ａ）で示すトレンチ溝の平坦化工程を省略してしまうことも好ましい。この場合はシリコン基板を分割してＩＧＢＴチップとする工程をダイシングではなく、トレンチ溝２３の底部の薄いシリコン基板を外力で壁開して割ることにより得られるので、工程の簡略化とダイシング装置が不要になる利益がある。この場合のＩＧＢＴチップの断面図を図８に示す。図中の符号は図１と同じところには同符号を付けた。
トレンチ溝を平坦化しない場合のイオン注入の一例を挙げると、加速電圧を１００ｋｅＶ、ドーズ量を１×１０^１６ｃｍ^―２とし、アニ-ル時間を１４４０分とすると拡散深さは４０μｍになるので、トレンチ溝の深さを９０μｍとすれば、裏面研削によりシリコン基板厚さを１２０μｍとしたとき、コレクタ領域と分離領域とがつながる。

前記実施例３において、トレンチ溝の深さを表面側から５０μｍ〜９０μｍ程度のように前述の１４０μｍよりは浅く形成した後、同様にシリコン基板を裏面から１２０μｍ厚になるまで研削し、トレンチ溝が裏面に貫通しないように製作してもよい。実施例３ではいずれのトレンチ深さの場合でも、実施例１と異なり、トレンチ溝をポリシリコンで埋めて平坦化する工程を設けないことが必要である。このようにすると、裏面研削後の段階で、前述のようにシリコン基板がチップに分割されないので、裏面側のコレクタ領域、コレクタ電極の形成が容易になる。この場合のチップへの分割はトレンチ溝の底部のシリコン基板を壁開により分割できるので、やはり、ダイシング工程を省略することができる。

実施例１と同様に、６００Ｖ耐圧の逆阻止ＩＧＢＴを製作するために、厚さ５２５μｍ、ｎ導電型不純物濃度１．５×１０^１４ｃｍ^−３のＦＺシリコン基板（ウェハ）１の表面に厚さ１．６μｍの初期酸化膜１２を形成し、チップ外周部の分離領域相当部に酸化膜１２のパターンニングを行い、幅５μｍで格子状の開口部を形成する。実施例１と同様の異方性エッチングにより、開口幅５μｍで、深さが実施例１より深い１４０μｍのトレンチ溝を形成する。
次に実施例１と同様にトレンチ溝を中心にボロンを不純物とするｐ形分離領域と、このｐ形分離領域に囲まれたシリコン基板表面にｐベース領域、ゲート酸化膜、ゲート電極、ｎエミッタ領域、エミッタ電極を形成する。表面側に保護テープを貼り付けた後、裏面からシリコン基板を１２０μｍ程度の厚さにまで削る。

前記トレンチ溝の深さは１４０μｍであるから、この段階でトレンチ溝がシリコン基板を貫通して半導体チップに分割されるが、表面側の保護テープに接着して保持された状態となる。この状態でシリコン基板の裏面側にドーズ量１×１０^１３ｃｍ^―２のボロンをイオン注入し、３５０℃、１時間程度の低温アニールを行い、活性化したボロンのピーク濃度が１×１０^１７ｃｍ^−３程度で厚さが１μｍ程度の裏面コレクタ層を形成する。コレクタ電極を形成後、裏面全体にテープを貼り、表面側テープを剥がしてから（逆阻止ＩＧＢＴ）チップを取り出す。この場合のＩＧＢＴチップの断面図を図９に示す。図中の符号は図１と同じところには同符号を付けた。
この製造方法によれば、チップに分割するためにダイシングをする必要がなくなり、ダイシングに起因する欠け不良が無くなる他、ダイシング自体の切りしろ幅が無くなるので、その分、活性領域の面積を増やすことができる。

以上の実施例１〜４では、分離拡散について、表面側のＭＯＳゲート構造の形成前にボロン塗布拡散およびイオン注入をする場合について説明したが、ＭＯＳゲート構造の金属電極を形成する前に前記分離拡散を行ってもよい。他の拡散方法としては、固体、気体、液体等をそれぞれソースとする拡散として用い。固体ソースとしてはＢＮ、気体ソースとしてはＢＢｒ_３、液体ソースとしては、Ｂ_２Ｈ_６等をそれぞれ用いることができる。ただし、前記三つの拡散方法の場合にシリコン基板表面の平坦化を行なう場合は、イオン注入の場合と異なり、拡散後にポリシリコンの埋め込みをすることになる。

本発明にかかる逆阻止型絶縁ゲート形バイポーラトランジスタの模式的断面図 本発明にかかる逆阻止型絶縁ゲート形バイポーラトランジスタの異なる模式的断面図 本発明にかかる逆阻止ＩＧＢＴの製造方法を示す工程断面図 本発明にかかる逆阻止ＩＧＢＴの製造方法について、図３の後工程を示す工程断面図 従来の絶縁ゲート形バイポーラトランジスタの模式的断面図 従来の逆阻止型絶縁ゲート形バイポーラトランジスタの模式的断面図 従来の逆阻止型絶縁ゲート形バイポーラトランジスタの異なる模式的断面図 本発明にかかる逆阻止型絶縁ゲート形バイポーラトランジスタの異なる模式的断面図 本発明にかかる逆阻止型絶縁ゲート形バイポーラトランジスタの異なる模式的断面図

１ ｎベース層（半導体基板）
１２ 酸化膜
２３ トレンチ溝
３１、３２分離領域
３５ ポリシリコン
１０２ ｐベース領域
１０３ ｐ＋コレクタ層
１０４ ｎ＋エミッタ領域
１０５ ゲート酸化膜
１０６ ゲート電極
１０８ エミッタ電極
１０９ コレクタ電極
１３３ ボロンソース
１３４ ボロンガラス。

Claims (1)

1. 第一導電形半導体基板の第一主面側にトレンチ溝の形成後、該トレンチ溝表面からの第二導電形不純物拡散により分離領域を形成する工程と、前記分離領域に囲まれた第一主面にベース領域、エミッタ領域、ゲート絶縁膜、ゲート電極を含むＭＯＳゲート構造を形成する工程と、第二主面側から前記基板を前記トレンチ溝が露出するまで減厚する工程と、第二主面に第二導電形コレクタ層を形成する工程とをこの順に行うことを特徴とする逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法。

Images