JP2005026294A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005026294A
JP2005026294A JP2003187377A JP2003187377A JP2005026294A JP 2005026294 A JP2005026294 A JP 2005026294A JP 2003187377 A JP2003187377 A JP 2003187377A JP 2003187377 A JP2003187377 A JP 2003187377A JP 2005026294 A JP2005026294 A JP 2005026294A
Authority
JP
Japan
Prior art keywords
lead
electrode lead
electrode
semiconductor device
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003187377A
Other languages
English (en)
Other versions
JP4248953B2 (ja
Inventor
Yukihiro Sato
幸弘 佐藤
Toshiyuki Namita
俊幸 波多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Renesas Technology Corp
Renesas Eastern Japan Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2003187377A priority Critical patent/JP4248953B2/ja
Application filed by Renesas Technology Corp, Renesas Eastern Japan Semiconductor Inc filed Critical Renesas Technology Corp
Priority to US10/823,734 priority patent/US7084491B2/en
Publication of JP2005026294A publication Critical patent/JP2005026294A/ja
Priority to US11/450,333 priority patent/US7541672B2/en
Application granted granted Critical
Publication of JP4248953B2 publication Critical patent/JP4248953B2/ja
Priority to US12/453,043 priority patent/US7800215B2/en
Priority to US12/805,113 priority patent/US8304890B2/en
Priority to US13/628,899 priority patent/US8796838B2/en
Priority to US14/331,289 priority patent/US9165901B2/en
Priority to US14/845,357 priority patent/US9824996B2/en
Priority to US15/816,568 priority patent/US20180090463A1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142Sealing arrangements between parts, e.g. adhesion promotors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/4952Additional leads the additional leads being a bump or a wire
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/49524Additional leads the additional leads being a tape carrier or flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034Bonding areas specifically adapted for strap connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005Shape
    • H01L2224/4009Loop shape
    • H01L2224/40091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247Connecting the strap to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45014Ribbon connectors, e.g. rectangular cross-section
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4846Connecting portions with multiple bonds on the same bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48699Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48699Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48739Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48699Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48744Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901Structure
    • H01L2224/4903Connectors having different sizes, e.g. different diameters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905Shape
    • H01L2224/49051Connectors having different shapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494Connecting portions
    • H01L2224/4943Connecting portions the connecting portions being staggered
    • H01L2224/49431Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73221Strap and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842Applying energy for connecting
    • H01L2224/84201Compression bonding
    • H01L2224/84205Ultrasonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00015Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/1016Shape being a cuboid
    • H01L2924/10161Shape being a cuboid with a rectangular active surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1811Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • H01L2924/2075Diameter ranges larger or equal to 1 micron less than 10 microns
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • H01L2924/20752Diameter ranges larger or equal to 20 microns less than 30 microns
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • H01L2924/20753Diameter ranges larger or equal to 30 microns less than 40 microns
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • H01L2924/20754Diameter ranges larger or equal to 40 microns less than 50 microns
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • H01L2924/20755Diameter ranges larger or equal to 50 microns less than 60 microns
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • H01L2924/20756Diameter ranges larger or equal to 60 microns less than 70 microns
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • H01L2924/20757Diameter ranges larger or equal to 70 microns less than 80 microns
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • H01L2924/20758Diameter ranges larger or equal to 80 microns less than 90 microns
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • H01L2924/20759Diameter ranges larger or equal to 90 microns less than 100 microns
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • H01L2924/2076Diameter ranges equal to or larger than 100 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】低オン抵抗のパワートランジスタを提供する。
【解決手段】金属性のヘッダと、このヘッダ上に固定されるパワーMOSFETを構成する半導体チップと、半導体チップやヘッダ等を被う絶縁性樹脂からなる封止体とを有し、ヘッダに連なり封止体の一側面から突出するドレインリードと、封止体の一側面から並んで突出するソースリードおよびゲートリードと、封止体内に位置し半導体チップの上面の電極とソースリードおよびゲートリードを接続するワイヤとを有する半導体装置であって、ゲートリード及びソースリードのリードポストに対して、ゲート電極パッドは近い位置にあり、ソース電極パッドは遠い位置にある。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は半導体装置に係わり、特にパワーMOSFET,IGBT(Insulated Gate Bipolar Transistor),バイポーラパワートランジスタ等の電源用トランジスタチップを封止した半導体装置に適用して有効な技術に関する。上記半導体装置は、携帯機器、レーザビームプリンタ、自動車電装機器等で使用されている。
【0002】
【従来の技術】
携帯電話,ビデオカメラなどの充電器,オフィスオートメーション(OA)機器等の電源回路,自動車電装機器等に使用される電源用トランジスタとして、低電圧駆動用パワートランジスタが知られている(例えば、特許文献1)。
【0003】
また、工業規格パッケージ外形がTO220型やTO247型となるハイパワーMOSFETも提案されている(例えば、特許文献2)。
【0004】
【特許文献1】
特開2000−49184号公報
【特許文献2】
特開2000−77588号公報
【0005】
【発明が解決しようとする課題】
TO220型の半導体装置(パッケージ)90は、図23及び図24に示すような外観形状をしている。図23はパッケージの平面図であり、図24はパッケージの側面図である。ヘッダと呼称される金属製の支持基板91の上面側は絶縁性樹脂からなる封止体92によって被われ、この封止体92の一端から三本のリード93〜95が平行に突出している。リード93〜95はゲート(G)リード,ドレイン(D)リード,ソース(S)リードとなっている。また、中央のリード94は封止体92の内部でオフセットされ、ヘッダ91と一体に形成されている。図示はしないが、ヘッダ91の上面にはMOSFETが形成された半導体チップが固定されている。半導体チップの裏面はドレイン電極となり、ヘッダ91と電気的に接続されている。また、半導体チップの上面にはゲート電極パッド及びソース電極パッドが設けられている。これらゲート電極パッド及びソース電極パッドと、ゲートリード93,ソースリード95のワイヤ接続部(リードポスト)は導電性のワイヤで各々接続されている。
【0006】
図25及び図26は本発明に先立って検討したTO220型の半導体装置である。図25は樹脂封止体を取り除いた場合の模式的平面図、図26は図25に対応する断面図である。図25及び図26において、各部の符号は図23及び図24と共通な構成は、その参照番号をそのまま使用する。
【0007】
ヘッダ91はパッケージ90を実装基板に固定するため使用する取付孔96を有する。半導体チップ97は矩形リング状に形成されたV溝枠98の内側の領域に接着材を介して固定されている。
【0008】
半導体チップ97の上面(第1主面)には、ゲート電極パッド99及びソース電極パッド100が設けられている。ゲート電極パッド99とゲートリード93のワイヤ接続部(リードポスト)93aは導電性のワイヤ101で接続され、ソース電極パッド100とソースリード95のワイヤ接続部95aは導電性のワイヤ102で接続されている。オン抵抗を低減するため、ソース電極パッド100とソースリード95を接続するワイヤ102は2本使用される。このワイヤ102はゲート電極パッド99とゲートリード93を接続するワイヤ101(例えば、直径125μmのアルミニウム線)に比較して、各々が太く(例えば直径300〜500μmのアルミニウム)形成される。
【0009】
半導体チップ97の上面には絶縁性の保護膜が形成されているが、この保護膜を部分的に除去した開口部の底にそれぞれ電極が露出し、この露出部分がゲート電極パッド99、ソース電極パッド100となる。ソース電極パッド100は2本のワイヤを接続するため幅広に形成されている。即ち、リードの延在方向に直交する方向に長く形成されている。ソース電極パッド100は半導体チップ97の略中央に形成されている。ゲート電極パッド99は細いワイヤを接続することから、ソース電極パッド100に比較して充分小さい。また、特許文献2にも示されているように、ゲート電極パッド99は、半導体チップ97の隅(コーナ)で、かつゲートリード93の先端のリードポスト93aに近接した位置に設けられている。即ち、ゲート電極パッド99はソース電極パッド100よりもリード93,95のリードポスト93a,95a側に近接している。換言するならば、ゲートリードポスト93aとソース電極パッド100との間にゲート電極パッド99が位置している。
【0010】
しかし、このようにゲート電極パッド99がリードポストに近い半導体チップ97のコーナ側に配置される構成の場合、半導体チップのチップサイズが大きくなると、ゲート電極パッド99とリードポスト93aが更に近接することになる。このため、パッケージの製造工程におけるワイヤボンディング時、リード段差部にボンディングツールが接触し、ボンディングが困難になる。即ち、ワイヤボンディングはウエッジボンディングツールを用いた超音波ボンディングであるため、第1ボンディングとしてゲート電極パッド99にワイヤの一端を接続する際、ワイヤを保持するボンディングツール(キャピラリ)がゲートリードポスト93aに接触し、超音波振動をワイヤ接合部に効果的に加えられなくなり、信頼性の高いワイヤボンディングが困難になる。
【0011】
また、ソースリード95は、パッケージの外側に配置され、一方、ソース電極パッド100は、パッケージの中央側に配置されているため、ソース用ワイヤ102は、リードの延びる方向に対して交差する方向に延びる。
【0012】
従って、ソース用ワイヤ102をリードの延びる方向に延ばして形成した場合に比べて、ソース用ワイヤ102間のピッチを広く設定する必要があり、多数本のソース用ワイヤ102の形成が困難になる。
【0013】
更に、ソース電極パッド100に接続するワイヤ102は、前述のように300〜500μm直径の太いワイヤが使用されることから、ソース電極パッド及びリードポスト95aに接続するワイヤの本数も制限され、パッケージの低ON抵抗化にも限度がある。
【0014】
本発明の一つの目的は、低オン抵抗の半導体装置を提供することにある。
本発明の一つの目的は、支持基板上により大きいサイズの半導体チップを固定できる半導体装置を提供することにある。
本発明の一つの目的は、電気的信頼性の高い半導体装置の製造方法を提供することにある。
【0015】
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【0016】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【0017】
(1)本発明の半導体装置は、絶縁性樹脂からなる封止体によって少なくとも一部が被われ下面が前記封止体から露出しかつ第1電極になる金属製の支持基板と、前記支持基板に連なり前記封止体の一側面から突出する第1電極リードと、前記封止体の前記一側面から突出し、前記第1電極リードと並んで延在する第2電極リード及び制御電極リードと、前記封止体に被われるとともに下面に第1電極を有し上面に第2電極パッドと制御電極パッドを有し下面が導電性の接合材を介して前記支持基板に固定される半導体チップと、前記封止体内に位置し前記第2電極パッドと前記第2電極リードを電気的に接続する接続手段と、前記封止体内に位置し前記制御電極パッドと前記制御電極リードを電気的に接続する接続手段とを有し、前記制御電極リード及び前記第2電極リードに対して、前記第2電極パッドは近い位置にあり、前記制御電極パッドは遠い位置にあることを特徴とする。
【0018】
前記半導体チップには電界効果トランジスタが組み込まれ、前記第1電極リードはドレインリード、前記制御電極リードはゲートリード、前記第2電極リードはソースリードである。四角形からなる半導体チップの1辺がゲートリード及びソースリードのリードポストに対面し、対面した辺の反対側の辺に連なる半導体チップの1コーナ部分にゲート電極パッドが位置している。
【0019】
ゲート電極パッドとゲートリードは1本のワイヤで接続され、ソース電極パッドとソースリードは複数本のワイヤで接続され、該複数本のワイヤはゲート電極パッドとゲートリードを接続するワイヤよりも太くかつ短い。
【0020】
(2)前記手段(1)の構成において、ソース電極パッド及びソースリードは幅が広くなり、ソース電極パッドとソースリードは、可撓性のリボン・ストラップや所定形状に成形された金属板からなる幅広の導体板で接続されている。
【0021】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【0022】
(実施形態1)
図1乃至図8は本発明の一実施形態(実施形態1)である半導体装置に係わる図である。図1は樹脂封止体を取り除いた半導体装置の模式的平面図、図2は半導体装置の断面図、図3は半導体装置に組み込まれる半導体チップの模式的平面図、図4は図3のA−A線に沿う断面図、図5はゲート電極パッドをチップのコーナに配置した状態を示すチップの一部を示す平面図、図6はゲート電極パッドをチップの辺の途中に配置した状態を示すチップの一部を示す平面図である。
【0023】
本実施形態1では、本発明を縦型パワートランジスタ(半導体装置)1に適用した例について説明する。即ち、第1電極としてドレイン(D)電極、第2電極としてソース(S)電極、制御電極としてゲート(G)電極となる電界効果トランジスタを組み込んだ半導体チップが、半導体装置1に組み込まれている。
【0024】
パワートランジスタ1は、図1および図2に示すように、絶縁性樹脂からなる封止体2と、前記封止体2によって少なくとも一部が被われ下面が前記封止体2から露出しかつ第1電極になる金属製の支持基板(ヘッダ)3と、前記支持基板3に連なり前記封止体2の一端面から突出しかつ途中で一段階段状に屈曲する第1電極リード(ドレインリード)4と、前記封止体2の前記一端面から並んで突出する第2電極リード(ソースリード)5および制御電極リード(ゲートリード)6を有している。ソースリード5及びゲートリード6はドレインリード4と同じ高さになっている。支持基板3は厚く、リードは薄くなり、これらは部分的に厚さが異なる異型材から製造される。
【0025】
また、前記封止体(パッケージ)2内には半導体チップ7が配置されている。この半導体チップ7には、図4に示すように縦型パワーMOSFETが形成され下面に第1電極(ドレイン電極)10を有し、図3及び図1に示すように、主面(上面)には第2電極(ソース電極)パッド11と制御電極(ゲート電極)パッド12を有した構造になっている。ドレイン電極はTi・Ni・Auによって形成されている。また、ソース電極パッド11及びゲート電極パッド12はAlで形成されている。
【0026】
半導体チップ7は、図2に示すように、図示しない下面のドレイン電極が導電性の接合材(図示せず)を介して前記支持基板(ヘッダ)3に固定されている。また、前記封止体2内に延在するソースリード5及びゲートリード6の先端は幅広になるリードポスト5a,6aとなっている。これらリードポスト5a,6aは、ワイヤ14,15を介して半導体チップ7のソース電極パッド11及びゲート電極パッド12にそれぞれ接続されている。
【0027】
ゲートリード6のリードポスト6aとゲート電極パッド12を接続するワイヤ15は直径が、例えば、125μmと細いAl線である。ソースリード5のリードポスト5aとソース電極パッド11は複数本のワイヤ14で接続されている。図では2本になっているが、オン抵抗を低減するためにさらに多くてもよい。このワイヤ14は直径が300〜500μm程度、例えば500μmとなり、ワイヤ15に比較して太い。このワイヤ15もAl線である。また、オン抵抗の低減を図るため、ワイヤ14の接続長さは5mm以内となっている。また、いずれのワイヤも超音波によくこすり付けによって接続される。従って、半導体チップ7の主面の電極パッドにワイヤボンディングを行うときは、ワイヤを保持するボンディングツールが一段高い位置にあるリードポストに接触しないようにして行う必要がある。
【0028】
本実施形態1では、図1に示すように、ゲート電極パッド12はリードポストから遠い位置にあり、ソース電極パッド11は大きく、ワイヤ14はこのソース電極パッド11の中心線に沿う位置にそれぞれボンディングされることから、ボンディングツールがリードポストに接触することがなく、確実なワイヤボンディングが可能になる。
【0029】
ここで、簡単に半導体チップ7について説明する。半導体チップ7は図3に示すように、平面的に見て四角形である。ソース電極パッド11は幅広(長方形)となるとともに、チップの一方の辺側に偏った位置に設けられている。ソース電極パッド11に近接する辺(図3では下縁になる辺)が、支持基板3に固定されるときリードポストに対面する辺である。そして、この対面する辺の反対側の辺(図3では上縁になる辺)に連なるチップの1コーナ部分(図3では左側のコーナ)にゲート電極パッド12が位置している。図1に示すように、ソース電極パッド11の中心線からゲート電極パッド12は距離eずれている。
【0030】
半導体チップ7は、特に限定はされないが、1辺が8〜9mmの大きさである。そして、ゲート電極パッド12はワイヤ15の太さが125μm直径であることから、その大きさは一辺が0.3〜0.5mm程度となる正方形である。これに対して、ソース電極パッド11は、例えば、ソース電極パッド11の中心線に沿って複数本のワイヤ14を接続することから、例えば、縦4mm、横(幅)7mm程度である。
【0031】
図4は図3のA−A線に沿う一部の拡大断面図である。半導体チップ7は、主面にn型のエピタキシャル層21を有するn型のシリコン半導体基板20を基に形成されている。パワートランジスタ1は縦型MOSFETであり、平面的に見て多数のセル(トランジスタ)が整列配置されている。この例では、各トランジスタセルはトレンチ構成になっている。エピタキシャル層21の所定領域には、p型のチャネル(ch)層22が形成されるとともに、その外周にはガードリングとなるp型のウエル層23が形成されている。
【0032】
また、チャネル(ch)層22を貫通するようにセル形成領域には多数のトレンチ(溝)25が形成される。このトレンチ25はウエル層23にも設けられる。ウエル層23に設けられるトレンチと、その内側の最外周に位置するセルを構成するトレンチとの間の領域は、セルとして使用されない無効領域fとなる。この無効領域fは、図3では二点鎖線で示される2本線に挟まれた領域である。無効領域fで囲まれた領域はセルが形成される有効領域hになる。この有効領域hが広い程セルの数を多くでき、パワートランジスタ1の出力増大を図ることができる。
【0033】
本実施形態1では、ゲート電極パッド12は半導体チップ7の1隅(コーナ)に設けられ、無効領域fで囲まれる領域(有効領域h)の外側に位置している。図6に示すように、リードポストに対面したチップの辺に連なりかつこの対面した辺に直交するチップの辺の途中部分にゲート電極パッド12を位置させることも可能である。ゲートリード6のリードポスト6aに対応するため、ゲート電極パッド12はチップの左側の辺の途中に配置してある。
【0034】
ゲート電極パッド12をチップの一辺の途中部分に設けると、図6に示すように、無効領域fはゲート電極パッド12の三辺に沿って現れるが、ゲート電極パッド12を半導体チップ7のコーナに配置すると、図5に示すように、無効領域fはゲート電極パッド12の二辺に現れるだけである。従って、ゲート電極パッド12をコーナに設ければ、無効領域fの面積を減らすことができ、その減らした分だけ有効領域hの面積が増大することから、セル数の増大を図ることができる。本実施形態1の場合、例えば、セルの大きさは一辺が3〜5μmとなる正方形状である。ゲート電極パッド12の一辺は300〜500μmであることから、ゲート電極パッド12をコーナに設けることによってより多くのセルを形成することができる。
【0035】
トレンチ25内にはゲート電極となるポリシリコンゲート層26が設けられ、この層の下にはゲート絶縁膜27が設けられている。そして、トレンチに囲まれたチャネル層22の中央表層部分にはp領域28が形成されている。セル部分のチャネル層22においては、p領域28の外側からトレンチに到る領域に亘ってn型からなるソース領域29が設けられている。トレンチ部分、即ち、ゲート絶縁膜27及びポリシリコンゲート層26は絶縁膜32で被われ、この絶縁膜32上にはソース電極33が形成されている。このソース電極33は絶縁膜32が設けられない開口部分でp領域28及びソース領域29と電気的に接続されている。
【0036】
無効領域fの外側に位置するトレンチ25部分では、ゲート絶縁膜27に連なって厚い絶縁膜(LOCOS)34が設けられている。この厚い絶縁膜34はウエル層23の外周を超えて延在している。無効領域fの外側に位置するトレンチ25に埋め込まれたポリシリコンゲート層26は厚い絶縁膜34上の途中部分にまで延在して周辺ゲート配線35を形成している。また、この周辺ゲート配線35及び厚い絶縁膜34も絶縁膜32で被われている。この絶縁膜32部分上にはゲート電極配線36が設けられている。このゲート電極配線36は絶縁膜32に部分的に設けられた開口を通してポリシリコンゲート層26に電気的に接続されている。
【0037】
図4に示すように、絶縁膜32は半導体チップ7の周縁まで到達しない状態となっている。また、絶縁膜32から外れたエピタキシャル層21の表面はわずかにエッチングされて一段低くなっている。そしてこの低くなった部分において、絶縁膜32の周縁はドレイン電極と同電位となるガードリング37で被われている。ガードリング37の下のエピタキシャル層21の表層には、p型からなるガードリングコンタクト層(HCNT)38が設けられている。このガードリングコンタクト層(HCNT)38は半導体チップ7の縁にまで延在している。また、ガードリング37の内側のエピタキシャル層21の表層部分には、n型からなるチャネルストッパ層(S)39が設けられている。ガードリングコンタクト層(HCNT)38はガードリングの電位をとるためで、チャネルストッパ層(S)39は、空乏層の進行をガードする効果がある。
【0038】
半導体チップ7の主面は、図4に示すように、絶縁膜40で被われて保護されている。また、この絶縁膜40は選択的に開口されている。この開口部分が、図3及び図1に示すソース電極パッド11及びゲート電極パッド12になる。
【0039】
一方、半導体チップ7から外れる封止体2の中央部分には、パワートランジスタ1を実装基板等に取り付ける際利用する取付用孔8が設けられている。この取付用孔8が設けられる支持基板3には、この取付用孔8と同心円からなるとともに、取付用孔8よりも大きな孔9が設けられている。また、支持基板3の主面には四角枠状にV溝が形成されている。このV溝枠41のV溝内にも封止体2を形成する樹脂が充填される。このV溝枠41の存在によって、支持基板3と封止体2との界面における水分の浸入もし難くなる。また、支持基板3の両側はそれぞれ2箇所に亘って押し潰し部分42が設けられている。この押し潰し部分42の上下には封止体2を形成する樹脂が位置し、支持基板3から封止体2が剥離し難くなっている。これによりパワートランジスタ1の耐湿性が向上する。
【0040】
つぎに、本実施形態1の半導体装置(パワートランジスタ1)の製造方法について、図7及び図8を参照しながら説明する。図7はパワートランジスタの製造において、チップを固定したリードフレームを示す平面図であり、図8はワイヤを接続したリードフレームを示す平面図である。
【0041】
パワートランジスタ1の製造においては、図7に示すようにリードフレーム45が用意される。このリードフレーム45は複数個のパワートランジスタ1を製造するように、1個のパワートランジスタ1を製造する単位リードフレーム46が、並列に複数繋がる短冊形状になっている。
【0042】
単位リードフレーム46は、図1で説明した3本のリード6,4,5を所定長さ長く延在させるパターンになるとともに、これら3本のリード6,4,5を支持するようにリードに直交する方向に延在する細いダム47と、3本のリード6,4,5の先端部分を接続する枠片48とを有する。ダム47は封止体2に近接した位置に設けられている。
【0043】
単位リードフレーム46は、これらダム47及び枠片48によって繋がっている。また、支持基板(ヘッダ)3の先端側部も隣接するヘッダに連結部50で繋がる構造になっている。単位リードフレーム46を3個並列にした状態が図7である。また、支持基板3は各リードよりも一段低くなる(図2参照)。枠片48にはガイド孔49が設けられている。ガイド孔49はリードフレーム45を移送したり、リードフレーム45の位置決め時に使用される。リードフレーム45は、一側が所定の幅で厚くなる帯状の銅合金等からなる金属板(異形材)を精密プレスで打ち抜いてパターニングするとともに、薄い一部で屈曲させて薄い部分を厚い部分よりも一段高くした構造(段差は1.8mm)になっている。厚い部分が前記支持基板3であり1.26mmの厚さになり、薄い部分がゲートリード6,ドレインリード4,ソースリード5であり0.6mmの厚さになっている。ソースリード5及びゲートリード6の先端は幅広のリードポスト5a,6aになっている。
【0044】
このようなリードフレーム45の各支持基板3上の所定位置に半導体チップ7を接着材を介して固定する。この際、リードポスト5a,6aに近い位置にソース電極パッド11が位置し、リードポスト5a,6aから遠い位置にゲート電極パッド12が位置する状態で半導体チップ7の固定を行う(図7参照)。
【0045】
つぎに、図8に示すように、ソース電極パッド11とソースリード5のリードポスト5aを、500μm直径のAlワイヤで電気的に接続する。ソース電極パッド11とソースリード5は2本のワイヤ14で接続する。ワイヤ14は超音波ワイヤボンディングによって接続される。
【0046】
つぎに、ゲート電極パッド12とゲートリード6のリードポスト6aを、125μmのAlワイヤ15で接続する。ワイヤ15は超音波ワイヤボンディングによって接続される。ゲート電極パッド12にワイヤ15の先端を超音波ボンディングしても、ゲート電極パッド12がリードポスト6aから遠い位置にあることから、ボンディングツールがリードポスト6aに接触することがなく、確実なワイヤボンディングができる。このため、半導体チップ7をリードポスト5a,6aに近づけるようにして支持基板3に固定することができる。これは、支持基板3の長さを短くしたり、あるいは固定する半導体チップ7のサイズの大型化が図れることになり、パワートランジスタ1の小型化やチップ大型化による出力増大が可能になる。
【0047】
つぎに、図8の点線で示すように、トランスファモールディング等によって絶縁性樹脂によって封止体2を形成する。つぎに、各リード間のダム47及び連結部50を切断除去し、ついで各リードを切断して図1及び図2に示すパワートランジスタ1を複数製造する。
【0048】
つぎに、必要に応じて封止体2から突出するリード表面に半田メッキ処理を行い、リードや支持基板3の所定箇所に図示しない実装用の半田メッキ膜を形成する。
【0049】
本実施形態1のパワートランジスタ1は、例えば、自動車の制御系のスイッチとしても使用できる。例えば、出力は10〜15W(電源電圧が10〜20V)のものである。
本実施形態1によれば、以下の効果を奏する。
【0050】
(1)ゲート電極パッド12がゲートリード6のリードポスト6aから遠い位置にあることから、ワイヤボンディング時、ワイヤを保持するボンディングツールがゲートリード6のリードポスト6aに接触しなくなる。この結果、支持基板(ヘッダ)3に固定する半導体チップ7をゲートリード6のリードポスト6a側に近接させて配置することができるため、その分支持基板3を小さくでき、パワートランジスタ(半導体装置)1の小型化が可能になる。
【0051】
(2)上記(1)により、支持基板3に固定する半導体チップ7をゲートリード6のリードポスト6a側に近接させて配置することができるため、支持基板3により大きいサイズの半導体チップ7を固定することができる。この結果、パワートランジスタ1の出力増大を図ることができる。
【0052】
(3)ソース電極パッド11をソースリード5に近づけることができるため、ソース電極パッド11とソースリード5を接続するワイヤ14の長さを短くでき、オン抵抗の低減を図ることができる。
【0053】
(実施形態2)
図9は本発明の他の実施形態(実施形態2)である半導体装置の樹脂封止体を取り除いた模式的平面図、図10は半導体装置の断面図である。
【0054】
本実施形態2は実施形態1のパワートランジスタ1において、ソース電極パッド11とソースリード5を導体板52で接続した例である。この実施形態では、導体板52として、厚さ150〜250μm程度の可撓性のAl箔からなるリボン・ストラップ53を使用する。
【0055】
本実施形態では、導体板52による接続がしやすいようにするため、図9に示すように、ソースリード5が中央に位置させている。ソースリード5の左側にゲートリード6が位置し、右側にドレインリード4が位置している。ソースリード5のリードポスト5aは、導体板52を接続できるように他のリードの幅よりも広くなり、例えば、ソース電極パッド11と略同じ幅となっている。このため、幅広いリボン・ストラップを接続することができる。リボン・ストラップ53は可撓性のAl箔からなり、超音波ボンディングによってソース電極パッド11やソースリード5のリードポスト5aに接続される。
【0056】
即ち、パワートランジスタ1の製造においては、最初に、図7に示すようなリードフレーム45が用意される。このリードフレーム45は、パターニングされかつ一部で1段屈曲させた一枚の金属板からなり、第1電極(ドレイン電極)を構成するとともに半導体チップが固定される支持基板と、支持基板を先端に支持する第1電極リード(ドレインリード4)と、第1電極リードと並んで延在する第2電極リード(ソースリード5)及び制御電極リード(ゲートリード6)を有する。
【0057】
また、下面に第1電極(ドレイン電極)を有し上面に第2電極パッド(ソース電極パッド11)と制御電極パッド(ゲート電極パッド12)を有する四角形の半導体チップ7が用意される。
【0058】
つぎに、半導体チップ7をその第1電極部分(ドレイン電極)で導電性の接合材を介して支持基板3上に固定する。
【0059】
つぎに、半導体チップ7のソース電極パッド11とソース電極パッド11を接続手段で電気的に接続するとともに、半導体チップ7のゲート電極パッド12とゲートリード6を接続手段で電気的に接続する。ゲート電極パッド12とゲートリード6は直径125μmのAlワイヤ15で接続するが、ソース電極パッド11とソース電極パッド11は前述のリボン・ストラップ53で接続する。この場合、図9に示すように、ワイヤ15はリボン・ストラップ53の角部を横切るため、リボン・ストラップ53の接続が終了した後、ゲート電極パッド12とゲートリード6のリードポスト6aをワイヤ15で接続する必要がある。
【0060】
つぎに、半導体チップ7,接続手段であるワイヤ15及びリボン・ストラップ53,ソースリード5及びゲートリード6の一部を絶縁性樹脂で封止して封止体2で被う。
【0061】
つぎに、実施形態1と同様にリードフレーム45の不要部分を切断除去するとともにリードを所定長さで切断する。
【0062】
本実施形態によれば、幅広いのリボン・ストラップ53を用いることから、さらにオン抵抗の低減が可能になる。本実施形態2のパワートランジスタ1も実施形態1のパワートランジスタ1と同様の効果を有する。
【0063】
(実施形態3)
図11は本発明の他の実施形態(実施形態3)である半導体装置の樹脂封止体を取り除いた模式的平面図、図12は半導体装置の断面図である。
【0064】
本実施形態では、実施形態2と同様にソース電極パッド11とソースリード5を導体板52で接続するが、本例では、導体板52として、所定形状に成形した金属板54を使用する。金属板54は、例えば銅板からなっている。図11に示すように、成形された金属板54は、ソース電極パッド11及びソースリード5のリードポスト5aに接着材55によって電気的に接続される。接着材55は導電性樹脂や半田等を使用する。ただし、この場合、ソース電極パッド11の表面にアンダーバリアメタル加工が必要である。これは、Al表面酸化膜によって導通阻害を防止するためである。アンダーバリアメタル層は、例えば、Alパッド表面にNi層を形成し、最上部はNiの酸化を防止するAuまたはAgからなっている。
【0065】
本実施形態3においてもオン抵抗の低減が図れる。また、接着材55を用いて金属板54を接続することから,作業が容易になる。本実施形態3のパワートランジスタ1も実施形態2のパワートランジスタ1と同様の効果を有する。
【0066】
(実施形態4)
図13は本発明の他の実施形態(実施形態4)である半導体装置の樹脂封止体を取り除いた模式的平面図である。
【0067】
本実施形態4は、実施形態1のパワートランジスタ1におけるソース電極パッド11を、ソース電極パッド11a,bの2本で構成し、それぞれのソース電極パッド11a,bとソースリード5のリードポスト5aをそれぞれワイヤ14で接続したものである。そして、この例においても、リードポスト5a,6aに近いソース電極パッド11aの中心線から距離g程ゲート電極パッド12はリードポスト5a,6aから遠ざかる構造になっている。図13においては、封止体2は省略してある。
【0068】
本実施形態4のパワートランジスタ1も実施形態1と同様にゲート電極パッド12がゲートリード6のリードポスト6aから遠い位置にあることから、ワイヤボンディングに支障を来さない。また、ソース電極パッド11aの中心線部分は、半導体チップ7のソースリード5のリードポスト5a寄りの辺から、例えば、2mm程度となり、かつこの部分に第1ボンディングとしてワイヤ14が接続されるため、ボンディングツールがリードポスト5aに接触することもなく良好なワイヤボンディングが可能になる。このようにワイヤボンディングを支障を来さない位置となるならば、ソース電極パッド11を3本,4本と多くしても問題はない。
【0069】
本実施形態4の構成では、ソース電極パッド11を複数本としたことから、ワイヤを接続する場所が多くなり、さらに多い本数のワイヤボンディングが可能になり、オン抵抗の低減が可能になる。本実施形態4のパワートランジスタ1も実施形態1のパワートランジスタ1と同様の効果を有する。
【0070】
(実施形態5)
図14は本発明の他の実施形態(実施形態5)である半導体装置の樹脂封止体を取り除いた模式的平面図、図15は半導体装置の断面図、図16は半導体装置の製造で使用するリードフレームの平面図である。
【0071】
本実施形態5は、実施形態4と同様にソース電極パッド11を複数設け、かつ各ソース電極パッド11とソースリード5をワイヤ等の接続手段で電気的に接続する技術思想のものである。
【0072】
本実施形態5では、図14に示すように、ソース電極パッド11をゲート電極パッド12と同じ大きさの四角形とし、各リードの延在方向に交差する方向に(支持基板3の幅方向)沿って千鳥足跡状に複数設けた構造になっている。そして、ワイヤボンディングを効果的に行うため、ソースリード5を中央に配列させている。
【0073】
図16は本実施形態5のパワートランジスタ1を製造する際用いるリードフレーム45aである。このリードフレーム45aは、実施形態1のリードフレーム45において、リードの配列が異なる。また、ソースリード5のリードポスト5aの幅(長さ)が他のリード、即ち、ゲートリード6よりも広い点等においても異なる。
【0074】
即ち、本実施形態1のパワートランジスタ1は、図14に示すように、ソースリード5を中央に位置させ、ソースリード5の一側(左側)にゲートリード6を位置させ、ソースリード5の他側(右側)にドレインリード4を位置させている。そして、ソースリード5の幅、即ち、ソースリード5のリードポスト5aの幅を、他のリードの幅(ゲートリード6のリードポスト6aの幅)よりも広く形成している。即ち、千鳥足跡状に配列した各ソース電極パッド11に接続するワイヤ14の全てに接続するに充分な幅(長さ)になっている。そして、図15にも示すように、各ソース電極パッド11とソースリード5のリードポスト5aはワイヤ14によって接続されている。
【0075】
本実施形態5においても、千鳥足跡状配列のソース電極パッド11よりも遠い位置にゲート電極パッド12が配置され、ゲート電極パッド12へのワイヤボンディング時、ボンディングツールがリードポスト5aに接触しないようになっている。千鳥足跡状配列のソース電極パッド11においてもソースリード5のリードポスト5aから充分離れていることから、ソース電極パッド11へのワイヤボンディング時、ボンディングツールがソースリード5のリードポスト5aに接触することもなく、確実なワイヤボンディングが可能になる。
【0076】
本実施形態5のパワートランジスタ1においても、6本と多数のワイヤ14でソース電極パッド11とソースリード5を接続するため、オン抵抗の低減を図ることができる。本実施形態5のパワートランジスタ1も実施形態4のパワートランジスタ1と同様の効果を有する。
【0077】
(実施形態6)
図17は本発明の他の実施形態(実施形態6)である半導体装置の樹脂封止体を取り除いた模式的平面図、図18は半導体装置の断面図である。
【0078】
本実施形態6は実施形態5において、ソース電極パッド11を千鳥足跡状配列とせず、実施形態4のように、平行に延在する2本の長いソース電極パッド11a,11bとしたものである。そして、複数のワイヤ14のうちの各ワイヤは、図18に示すように、ソース電極パッド11a,11bとソースリード5のリードポスト5aに接続されるものである。
【0079】
本実施形態6におけるワイヤボンディングにおいては、ボンディングツールで保持したワイヤの先端を、第1ボンディング点として半導体チップ7のリードポスト5aから遠い位置にあるソース電極パッド11aに接続し、その後ボンディングツールでワイヤを引き回し、その途中部分を半導体チップ7のソース電極パッド11bに接続し、さらにソースリード5のリードポスト5aに接続し、その後リードポスト5aの接続部分近傍でワイヤを切断して1張りのワイヤボンディングを終了する。即ち、本実施形態6ではステッチボンディングによってワイヤ14の接続を行うものである。このステッチボンディングによってソース電極パッド11a,11bとソースリード5のリードポスト5aを複数のワイヤ14で接続する。図19には7本のワイヤ14が使用された例が示されている。
【0080】
本実施形態6の場合においても、ソース電極パッド11a,11bとソースリード5を接続する複数のワイヤ14のうち、ゲート電極パッド12とゲートリード6を接続するワイヤ15に近い側のワイヤ14のワイヤボンディング時、ワイヤ15と接触してショート不良を発生させることも考えられるので、ソース電極パッド11a,11bとソースリード5のワイヤボンディングを終了した後にゲート電極パッド12とゲートリード6とのワイヤボンディングを行う必要がある。
【0081】
本実施形態6においても、ソース電極パッド11a,11bよりも遠い位置にゲート電極パッド12が配置され、ゲート電極パッド12へのワイヤボンディング時、ボンディングツールがリードポスト5aに接触しないようになっている。また、ソース電極パッド11a,11bとソースリード5とのワイヤボンディングにおいては、ソースリード5が中央に位置し、ソースリード5のリードポスト5aとソース電極パッド11a,11bは同じ幅で対面していることから、ワイヤボンディングは他のリードポスト等に接触することもなく、良好なワイヤボンディングが可能になる。この結果、大きな半導体チップ7を支持基板3に固定することも可能になる。
【0082】
本実施形態6のパワートランジスタ1においても、7本と多数のワイヤ14でソース電極パッド11とソースリード5を接続するため、オン抵抗の低減を図ることができる。本実施形態6のパワートランジスタ1も実施形態5のパワートランジスタ1と同様の効果を有する。
【0083】
(実施形態7)
図19は本発明の他の実施形態(実施形態7)である半導体装置の樹脂封止体を取り除いた模式的平面図、図20は半導体装置の断面図である。
【0084】
本実施形態7は、実施形態6において、中央のソースリード5を太くしたものである。ソースリード5のリードポスト5aは多数のワイヤ14を接続するため当然にして幅広であるが、リードポスト5aから外れた封止体2から外部に突出する部分をも含み全体を他のリード(ドレインリード4,ゲートリード6)よりも幅広としてある。これにより、封止体2内の半導体チップ7で発生する熱を多数のワイヤ14を介在させて太いソースリード5から外部に放散することができ、パワートランジスタ1の安定動作が可能になる。本実施形態7のパワートランジスタ1も実施形態6のパワートランジスタ1と同様の効果を有する。
【0085】
(実施形態8)
図21は本発明の他の実施形態(実施形態8)である半導体装置の樹脂封止体を取り除いた模式的平面図である。
【0086】
本実施形態8は、実施形態1等と同様に制御電極リード(ゲートリード)及び第2電極リード(ソースリード)のリードポストに対して、第2電極パッド(ソース電極パッド)は近い位置にあり、制御電極パッド(ゲート電極パッド)は遠い位置にあるという技術思想のものである。
【0087】
そして、さらに第2電極パッドを複数設けた場合、複数の第2電極パッドにおいて、リードポスト寄りの第2電極パッドは、リードポストに対して、制御電極パッドよりも近い位置にあるという技術思想のものである。
【0088】
本実施形態8のパワートランジスタ1は、実施形態4のパワートランジスタ1において、ゲート電極パッド12を四角形からなる半導体チップ7の左側の辺の途中部分に配置したものである。辺の途中にゲート電極パッド12を設けるため、並列配置されるソース電極パッド11a,11bはその分短くなっている。
【0089】
換言するならば、四角形からなる半導体チップ7の1辺はゲートリード6及びソースリード5の先端のリードポスト5a,6aに対面している。そこで、この対面した辺に連なりかつ前記対面した辺に直交する左辺の途中部分にゲート電極パッド12を位置させる。図21に示すように、リードポスト5a,6aに近いソース電極パッド11aの中心線からゲート電極パッド12は距離m程遠い位置に配置されている。しかし、この例では、リードポスト5a,6aから遠い位置にあるソース電極パッド11bに比較して、ゲート電極パッド12はリードポスト5a,6aに近くなっている。これにより、本実施形態8のパワートランジスタ1も実施形態1のパワートランジスタ1と同様の効果を有する。
【0090】
(実施形態9)
図22は本発明の他の実施形態(実施形態9)である半導体装置の模式的断面図である。本実施形態9は、実施形態1のパワートランジスタ1において、封止体2の端面から突出するドレインリード4,ソースリード5,ゲートリード6の3本のリードを、途中で折れ曲がるように成形し、先端は支持基板3の下面と略同じ高さに位置させて延在させた構造になっている。この先端の延在部分60は、パワートランジスタ1を実装基板等に支持基板3を固定する際、3本のリードの先端の延在部分60は実装基板に設けた配線との接続部分になる。実施形態9のパワートランジスタ1は面実装構造になっている。なお、ドレインリード4は支持基板3と同じ電位になることから、封止体2から突出する付け根部分で切断して実装基板には接続しない構造としてもよい。本実施形態8のパワートランジスタ1も実施形態1のパワートランジスタ1と同様の効果を有する。
【0091】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。実施形態では、第1電極,第2電極,制御電極をそれぞれ電極とするパワーMOSFETを半導体チップに組み込んだ例を示したが、組み込む素子としてはパワーバイポーラトランジスタ,IGBT等のトランジスタ、あるいはトランジスタを含むICでもよい。本発明は少なくともTO−220構造の半導体装置には適用できる。
【0092】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
(1)低オン抵抗の半導体装置を提供することができる。
(2)支持基板上により大きいサイズの半導体チップを固定できる半導体装置を提供することができ、高出力の半導体装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態(実施形態1)である半導体装置の樹脂封止体を取り除いた模式的平面図である。
【図2】本実施形態1の半導体装置の断面図である。
【図3】本実施形態1の半導体装置に組み込まれる半導体チップの模式的平面図である。
【図4】図3のA−A線に沿う断面図である。
【図5】ゲートパッドをチップのコーナに配置した状態を示すチップの一部を示す平面図である。
【図6】ゲートパッドをチップの辺の途中に配置した状態を示すチップの一部を示す平面図である。
【図7】本実施形態1の半導体装置の製造において、チップを固定したリードフレームを示す平面図である。
【図8】本実施形態1の半導体装置の製造において、ワイヤを接続したリードフレームを示す平面図である。
【図9】本発明の他の実施形態(実施形態2)である半導体装置の樹脂封止体を取り除いた模式的平面図である。
【図10】本実施形態2の半導体装置の断面図である。
【図11】本発明の他の実施形態(実施形態3)である半導体装置の樹脂封止体を取り除いた模式的平面図である。
【図12】本実施形態3の半導体装置の断面図である。
【図13】本発明の他の実施形態(実施形態4)である半導体装置の樹脂封止体を取り除いた模式的平面図である。
【図14】本発明の他の実施形態(実施形態5)である半導体装置の樹脂封止体を取り除いた模式的平面図である。
【図15】本実施形態5の半導体装置の断面図である。
【図16】本実施形態5の半導体装置の製造で使用するリードフレームの平面図である。
【図17】本発明の他の実施形態(実施形態6)である半導体装置の樹脂封止体を取り除いた模式的平面図である。
【図18】本実施形態6の半導体装置の断面図である。
【図19】本発明の他の実施形態(実施形態7)である半導体装置の樹脂封止体を取り除いた模式的平面図である。
【図20】本実施形態7の半導体装置の断面図である。
【図21】本発明の他の実施形態(実施形態8)である半導体装置の樹脂封止体を取り除いた模式的平面図である。
【図22】本発明の他の実施形態(実施形態9)である半導体装置の模式的断面図である。
【図23】従来の半導体装置の模式的平面図である。
【図24】図23に示す半導体装置の側面図である。
【図25】本発明に先立って検討した半導体装置の樹脂封止体を取り除いた模式的平面図である。
【図26】図25に示す半導体装置の断面図である。
【符号の説明】
1…半導体装置(パワートランジスタ)、2…封止体(パッケージ)、3…支持基板(ヘッダ)、4…第1電極リード(ドレインリード)、5…第2電極リード(ソースリード)、5a,6a…リードポスト、6…制御電極リード(ゲートリード)、7…半導体チップ、8…取付用孔、9…孔、10…第1電極(ドレイン電極)、11…第2電極(ソース電極)パッド、12…制御電極(ゲート電極)パッド、14,15…ワイヤ、20…シリコン半導体基板、21…エピタキシャル層、22…チャネル(ch)層、23…ウエル層、25…トレンチ(溝)、26…ポリシリコンゲート層、27…ゲート絶縁膜、28…p領域、29…ソース領域、32…絶縁膜、33…ソース電極、34…厚い絶縁膜、35…周辺ゲート配線、36…ゲート電極配線、37…ガードリング、38…ガードリングコンタクト、39…チャネルストッパ、40…絶縁膜、41…V溝枠、42…押し潰し部分、45…リードフレーム、46…単位リードフレーム、47…ダム、48…枠片、49…ガイド孔、50…連結部、52…導体板、53…リボン・ストラップ、54…金属板、55…接着材、60…延在部分、90…半導体装置(パッケージ)、91…支持基板(ヘッダ)、92…封止体、93…ゲートリード、94…ドレインリード、95…ソースリード、96…取付孔、97…半導体チップ、98…V溝枠、99…ゲート電極パッド、100…ソース電極パッド、101,102…ワイヤ。

Claims (37)

  1. 絶縁性樹脂からなる封止体と、
    前記封止体によって少なくとも一部が被われ下面が前記封止体から露出しかつ第1電極になる金属製の支持基板と、
    前記支持基板に連なり前記封止体の一側面から突出する第1電極リードと、
    前記封止体の前記一側面から突出し、前記第1電極リードと並んで延在する第2電極リード及び制御電極リードと、
    前記封止体に被われるとともに下面に第1電極を有し上面に第2電極パッドと制御電極パッドを有し下面が導電性の接合材を介して前記支持基板に固定される半導体チップと、
    前記封止体内に位置し前記第2電極パッドと前記第2電極リードを電気的に接続する接続手段と、
    前記封止体内に位置し前記制御電極パッドと前記制御電極リードを電気的に接続する接続手段とを有し、
    前記制御電極リード及び前記第2電極リードに対して、前記制御電極パッドは、前記第2電極パッドより遠い位置にあることを特徴とする半導体装置。
  2. 前記半導体チップは四角形であり、その1辺が前記制御電極リード及び前記第2電極リードの先端のリードポストに対面し、前記対面した辺の反対側の辺に連なる前記半導体チップの1コーナ部分に前記制御電極パッドが位置していることを特徴とする請求項1に記載の半導体装置。
  3. 前記半導体チップは四角形であり、その1辺が前記制御電極リード及び前記第2電極リードの先端のリードポストに対面し、前記対面した辺に連なりかつ前記対面した辺に直交する辺の途中部分に前記制御電極パッドが位置していることを特徴とする請求項1に記載の半導体装置。
  4. 前記接続手段は導電性のワイヤからなり、前記前記第2電極パッドと前記第2電極リードは複数本のワイヤで接続されるとともに、該ワイヤは前記制御電極パッドと前記制御電極リードを接続するワイヤよりも太いワイヤであることを特徴とする請求項1に記載の半導体装置。
  5. 前記第2電極リードの幅は他のリードの幅よりも広くなっていることを特徴とする請求項1に記載の半導体装置。
  6. 前記第1電極リードは中央に位置し、該第1電極リードの一側に前記制御電極リードが位置し、該第1電極リードの他側に前記第2電極リードが位置することを特徴とする請求項1に記載の半導体装置。
  7. 前記第2電極リードは中央に位置し、該第2電極リードの一側に前記制御電極リードが位置し、該第2電極リードの他側に前記第1電極リードが位置することを特徴とする請求項1に記載の半導体装置。
  8. 前記第2電極パッドは複数設けられ、かつ各第2電極パッドと前記第2電極リードは前記接続手段によって電気的に接続されていることを特徴とする請求項1に記載の半導体装置。
  9. 前記第2電極パッドは前記各リードの延在方向に沿って複数設けられ、前記第2電極リードに接続される前記接続手段は前記複数の前記第2電極パッドにそれぞれ接続されるステッチボンディング構成になっていることを特徴とする請求項8に記載の半導体装置。
  10. 前記第2電極パッドは前記各リードの延在方向に交差する方向に沿って千鳥足跡状に複数設けられていることを特徴とする請求項8に記載の半導体装置。
  11. 前記第2電極パッドと前記第2電極リードを接続する前記接続手段は導体板であり、
    前記制御電極パッドと前記制御電極リードを接続する前記接続手段はワイヤであることを特徴とする請求項1に記載の半導体装置。
  12. 前記導体板は可撓性のリボン・ストラップからなり、超音波ボンディング接続によって前記第2電極パッド及び前記第2電極リードに接続されていることを特徴とする請求項11に記載の半導体装置。
  13. 前記導体板は所定形状に成形された金属板からなり、接着材によって前記第2電極パッド及び前記第2電極リードに接続されていることを特徴とする請求項11に記載の半導体装置。
  14. 前記封止体から突出するリードにおいて、
    前記第2電極リード及び前記制御電極リードは途中で折れ曲がり先端は前記支持基板と同じ高さに位置して延在する面実装構造になり、
    前記支持基板に連なる前記第1電極リードは前記封止体の近傍で切断されて電極として使用されないリード、または前記第2電極リード及び前記制御電極リードと同様構成の面実装構造になっていることを特徴とする請求項1に記載の半導体装置。
  15. 前記半導体チップには第1電極,第2電極,制御電極をそれぞれ電極とするパワーMOSFET,パワーバイポーラトランジスタ,IGBTのうちのいずれかのトランジスタを有することを特徴とする請求項1に記載の半導体装置。
  16. 前記半導体チップには電界効果トランジスタが組み込まれ、前記第1電極リードはドレインリード、前記制御電極リードはゲートリード、前記第2電極リードはソースリードであることを特徴とする請求項1に記載の半導体装置。
  17. 絶縁性樹脂からなる封止体と、
    前記封止体によって少なくとも一部が被われ下面が前記封止体から露出しかつ第1電極になる金属製の支持基板と、
    前記支持基板に連なり前記封止体の一側面から突出する第1電極リードと、
    前記封止体の前記一側面から突出し、前記第1電極リードと並んで延在する第2電極リード及び制御電極リードと、
    前記封止体に被われるとともに下面に第1電極を有し上面に第2電極パッドと制御電極パッドを有し下面が導電性の接合材を介して前記支持基板に固定される半導体チップと、
    前記封止体内に位置し前記第2電極パッドと前記第2電極リードを電気的に接続する接続手段と、
    前記封止体内に位置し前記制御電極パッドと前記制御電極リードを電気的に接続する接続手段とを有し、
    前記第2電極パッドは複数設けられ、
    前記複数の前記第2電極パッドにおいて、
    前記制御電極リード及び前記第2電極リード寄りの前記第2電極パッドは、前記制御電極リード及び前記第2電極リードに対して、前記制御電極パッドよりも近い位置にあることを特徴とする半導体装置。
  18. 前記半導体チップは四角形であり、その1辺が前記制御電極リード及び前記第2電極リードの先端のリードポストに対面し、前記対面した辺に連なりかつ前記対面した辺に直交する辺の途中部分に前記制御電極パッドが位置していることを特徴とする請求項17に記載の半導体装置。
  19. 前記接続手段は導電性のワイヤからなり、前記前記第2電極パッドと前記第2電極リードは複数本のワイヤで接続されるとともに、該ワイヤは前記制御電極パッドと前記制御電極リードを接続するワイヤよりも太いワイヤであることを特徴とする請求項17に記載の半導体装置。
  20. 前記第2電極リードの幅は他のリードの幅よりも広くなっていることを特徴とする請求項17に記載の半導体装置。
  21. 前記第1電極リードは中央に位置し、該第1電極リードの一側に前記制御電極リードが位置し、該第1電極リードの他側に前記第2電極リードが位置することを特徴とする請求項17に記載の半導体装置。
  22. 前記第2電極リードは中央に位置し、該第2電極リードの一側に前記制御電極リードが位置し、該第2電極リードの他側に前記第1電極リードが位置することを特徴とする請求項17に記載の半導体装置。
  23. 前記第2電極パッドは複数設けられ、かつ各第2電極パッドと前記第2電極リードは前記接続手段によって電気的に接続されていることを特徴とする請求項17に記載の半導体装置。
  24. 前記第2電極パッドは前記各リードの延在方向に沿って複数設けられ、前記第2電極リードに接続される前記接続手段は前記複数の前記第2電極パッドにそれぞれ接続されるステッチボンディング構成になっていることを特徴とする請求項17に記載の半導体装置。
  25. 前記第2電極パッドは前記各リードの延在方向に交差する方向に沿って千鳥足跡状に複数設けられていることを特徴とする請求項17に記載の半導体装置。
  26. 前記第2電極パッドと前記第2電極リードを接続する前記接続手段は導体板であり、
    前記制御電極パッドと前記制御電極リードを接続する前記接続手段はワイヤであることを特徴とする請求項17に記載の半導体装置。
  27. 前記導体板は可撓性のリボン・ストラップからなり、超音波ボンディング接続によって前記第2電極パッド及び前記第2電極リードに接続されていることを特徴とする請求項17に記載の半導体装置。
  28. 前記導体板は所定形状に成形された金属板からなり、接着材によって前記第2電極パッド及び前記第2電極リードに接続されていることを特徴とする請求項17に記載の半導体装置。
  29. 前記封止体から突出するリードにおいて、
    前記第2電極リード及び前記制御電極リードは途中で折れ曲がり先端は前記支持基板と同じ高さに位置して延在する面実装構造になり、
    前記支持基板に連なる前記第1電極リードは前記封止体の近傍で切断されて電極として使用されないリード、または前記第2電極リード及び前記制御電極リードと同様構成の面実装構造になっていることを特徴とする請求項17に記載の半導体装置。
  30. 前記半導体チップには第1電極,第2電極,制御電極をそれぞれ電極とするパワーMOSFET,パワーバイポーラトランジスタ,IGBTのうちのいずれかのトランジスタを有することを特徴とする請求項17に記載の半導体装置。
  31. 前記半導体チップには電界効果トランジスタが組み込まれ、前記第1電極リードはドレインリード、前記制御電極リードはゲートリード、前記第2電極リードはソースリードであることを特徴とする請求項17に記載の半導体装置。
  32. パターニングされかつ一部で1段屈曲させた一枚の金属板からなり、第1電極を構成するとともに半導体チップが固定される支持基板と、前記支持基板を先端に支持する第1電極リードと、前記第1電極リードと並んで延在する第2電極リード及び制御電極リードを有するリードフレームを用意する工程と、
    下面に第1電極を有し上面に第2電極パッドと制御電極パッドを有する四角形の半導体チップを用意する工程と、
    前記半導体チップをその第1電極部分で導電性の接合材を介して前記支持基板上に固定する工程と、
    前記半導体チップの第2電極パッドと前記第2電極リードを接続手段で電気的に接続するとともに、前記半導体チップの制御電極パッドと前記制御電極リードを接続手段で電気的に接続する工程と、
    前記半導体チップ,前記接続手段,第2電極リードおよび制御電極リードの一部を絶縁性樹脂で封止して封止体で被う工程と、
    前記リードフレームの不要部分を切断除去するとともにリードを挿入実装構造または面実装構造に形成する工程とを有する半導体装置の製造方法であって、
    前記半導体チップの形成においては、前記制御電極リード及び前記第2電極リードに対して、前記第2電極パッドが近い位置にあり、前記制御電極パッドが遠い位置になるように前記第2電極パッド及び前記制御電極パッドを形成し、
    前記支持基板に前記半導体チップを固定する際、前記制御電極リード及び前記第2電極リードに対して、前記第2電極パッドが近い位置にあり、前記制御電極パッドが遠い位置にあるような状態で固定し、
    前記接続手段の接続においては、前記第2電極パッドと前記第2電極リードを前記接続手段で接続した後に、前記制御電極パッドと前記制御電極リードを前記接続手段で接続することを特徴とする半導体装置の製造方法。
  33. 前記四角形の半導体チップの形成において、その1辺が前記制御電極リード及び前記第2電極リードの先端のリードポストに対面させた場合、前記対面した辺の反対側の辺に連なる前記半導体チップの1コーナ部分に前記制御電極パッドを形成することを特徴とする請求項32に記載の半導体装置の製造方法。
  34. 前記接続手段として導電性のワイヤを使用し、前記第2電極パッドと前記第2電極リードの接続には前記制御電極パッドと前記制御電極リードを接続するワイヤの本数よりも多い本数で接続し、かつ前記第2電極パッドと前記第2電極リードの接続に用いるワイヤは前記前記制御電極パッドと前記制御電極リードを接続するワイヤよりも太いワイヤを使用することを特徴とする請求項32に記載の半導体装置の製造方法。
  35. 前記第2電極パッドと前記第2電極リードを導体板で接続し、
    前記制御電極パッドと前記制御電極リードをワイヤで接続することを特徴とする請求項32に記載の半導体装置の製造方法。
  36. 前記導体板として可撓性のリボンを使用し、超音波ボンディング接続によって前記第2電極パッド及び前記第2電極リードに接続することを特徴とする請求項35に記載の半導体装置の製造方法。
  37. 前記導体板として所定形状に成形した金属板を使用し、接着材によって前記第2電極パッド及び前記第2電極リードに接続することを特徴とする請求項35に記載の半導体装置の製造方法。
JP2003187377A 2003-06-30 2003-06-30 半導体装置およびその製造方法 Expired - Lifetime JP4248953B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2003187377A JP4248953B2 (ja) 2003-06-30 2003-06-30 半導体装置およびその製造方法
US10/823,734 US7084491B2 (en) 2003-06-30 2004-04-14 Semiconductor device
US11/450,333 US7541672B2 (en) 2003-06-30 2006-06-12 Semiconductor device
US12/453,043 US7800215B2 (en) 2003-06-30 2009-04-28 Semiconductor device
US12/805,113 US8304890B2 (en) 2003-06-30 2010-07-13 Semiconductor device
US13/628,899 US8796838B2 (en) 2003-06-30 2012-09-27 Semiconductor device
US14/331,289 US9165901B2 (en) 2003-06-30 2014-07-15 Semiconductor device
US14/845,357 US9824996B2 (en) 2003-06-30 2015-09-04 Semiconductor device having low on resistance
US15/816,568 US20180090463A1 (en) 2003-06-30 2017-11-17 Semiconductor device having low on resistance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003187377A JP4248953B2 (ja) 2003-06-30 2003-06-30 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008030458A Division JP4746061B2 (ja) 2008-02-12 2008-02-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2005026294A true JP2005026294A (ja) 2005-01-27
JP4248953B2 JP4248953B2 (ja) 2009-04-02

Family

ID=33535477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003187377A Expired - Lifetime JP4248953B2 (ja) 2003-06-30 2003-06-30 半導体装置およびその製造方法

Country Status (2)

Country Link
US (8) US7084491B2 (ja)
JP (1) JP4248953B2 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310508A (ja) * 2005-04-28 2006-11-09 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2006319079A (ja) * 2005-05-12 2006-11-24 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2008294384A (ja) * 2007-04-27 2008-12-04 Renesas Technology Corp 半導体装置
JP2010267789A (ja) * 2009-05-14 2010-11-25 Renesas Electronics Corp 半導体装置
JP2012129393A (ja) * 2010-12-16 2012-07-05 Shindengen Electric Mfg Co Ltd 半導体装置
KR101399481B1 (ko) 2006-02-13 2014-05-27 페어차일드 세미컨덕터 코포레이션 배터리 전력 제어를 위한 멀티 칩 모듈
JP2014158000A (ja) * 2013-02-18 2014-08-28 Shindengen Electric Mfg Co Ltd リードフレーム、半導体装置、及び、半導体装置の製造方法
JP2016072376A (ja) * 2014-09-29 2016-05-09 ルネサスエレクトロニクス株式会社 半導体装置
WO2018159018A1 (ja) * 2017-03-01 2018-09-07 住友電気工業株式会社 半導体装置
JP2018527762A (ja) * 2015-09-01 2018-09-20 マコム テクノロジー ソリューションズ ホールディングス, インコーポレイテッドMacom Technology Solutions Holdings, Inc. エアキャビティパッケージ
US10504869B2 (en) 2016-09-30 2019-12-10 Renesas Electronics Corporation Semiconductor device
US10672687B2 (en) 2016-07-14 2020-06-02 Sumitomo Electric Industries, Ltd. Semiconductor device
JP2020155704A (ja) * 2019-03-22 2020-09-24 三菱電機株式会社 半導体装置
WO2020235410A1 (ja) * 2019-05-20 2020-11-26 ローム株式会社 半導体装置
JP2020205380A (ja) * 2019-06-18 2020-12-24 株式会社東芝 半導体装置
JP2021068781A (ja) * 2019-10-21 2021-04-30 富士電機株式会社 半導体装置
CN113169163A (zh) * 2019-06-12 2021-07-23 富士电机株式会社 半导体装置

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4248953B2 (ja) * 2003-06-30 2009-04-02 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2006032871A (ja) * 2004-07-22 2006-02-02 Toshiba Corp 半導体装置
US7375424B2 (en) * 2005-05-03 2008-05-20 International Rectifier Corporation Wirebonded device packages for semiconductor devices having elongated electrodes
WO2007010315A2 (en) * 2005-07-20 2007-01-25 Infineon Technologies Ag Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
DE102005039940B4 (de) * 2005-08-24 2009-07-02 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Bondverbindung der Leistungshalbleiterbauelemente
US7791182B2 (en) * 2005-09-27 2010-09-07 Infineon Technologies Ag Semiconductor component having maximized bonding areas of electrically conductive members connected to semiconductor device and connected to leadframe and method of producing
KR20080065153A (ko) 2007-01-08 2008-07-11 페어차일드코리아반도체 주식회사 메탈 태브 다이 접착 패들(dap)을 구비한 파워소자패키지 및 그 패키지 제조방법
TW200903806A (en) * 2007-07-11 2009-01-16 Promos Technologies Inc Power MOSFET structure and manufacturing method for the same
US7800207B2 (en) * 2007-10-17 2010-09-21 Fairchild Semiconductor Corporation Method for connecting a die attach pad to a lead frame and product thereof
US7965126B2 (en) 2008-02-12 2011-06-21 Transphorm Inc. Bridge circuits and their components
JP5561922B2 (ja) 2008-05-20 2014-07-30 三菱電機株式会社 パワー半導体装置
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
JP5083229B2 (ja) * 2009-01-21 2012-11-28 三菱電機株式会社 高周波半導体装置
JP4865829B2 (ja) * 2009-03-31 2012-02-01 シャープ株式会社 半導体装置およびその製造方法
US20110075392A1 (en) * 2009-09-29 2011-03-31 Astec International Limited Assemblies and Methods for Directly Connecting Integrated Circuits to Electrically Conductive Sheets
US8138529B2 (en) 2009-11-02 2012-03-20 Transphorm Inc. Package configurations for low EMI circuits
US8816497B2 (en) * 2010-01-08 2014-08-26 Transphorm Inc. Electronic devices and components for high efficiency power circuits
US8624662B2 (en) 2010-02-05 2014-01-07 Transphorm Inc. Semiconductor electronic components and circuits
JP5719167B2 (ja) * 2010-12-28 2015-05-13 ルネサスエレクトロニクス株式会社 半導体装置
US8786327B2 (en) 2011-02-28 2014-07-22 Transphorm Inc. Electronic components with reactive filters
US8643176B2 (en) * 2011-07-27 2014-02-04 Infineon Technologies Ag Power semiconductor chip having two metal layers on one face
WO2013047533A1 (ja) * 2011-09-29 2013-04-04 シャープ株式会社 半導体装置
US9209176B2 (en) 2011-12-07 2015-12-08 Transphorm Inc. Semiconductor modules and methods of forming the same
JP2013149779A (ja) * 2012-01-19 2013-08-01 Semiconductor Components Industries Llc 半導体装置
US8803185B2 (en) * 2012-02-21 2014-08-12 Peiching Ling Light emitting diode package and method of fabricating the same
US8648643B2 (en) 2012-02-24 2014-02-11 Transphorm Inc. Semiconductor power modules and devices
US8803246B2 (en) 2012-07-16 2014-08-12 Transphorm Inc. Semiconductor electronic components with integrated current limiters
DE102012019391A1 (de) * 2012-10-02 2014-04-03 Infineon Technologies Ag Leitungshalbleitergehäuse mit redundanter Funktionalität
US10068834B2 (en) * 2013-03-04 2018-09-04 Cree, Inc. Floating bond pad for power semiconductor devices
US9059076B2 (en) 2013-04-01 2015-06-16 Transphorm Inc. Gate drivers for circuits based on semiconductor devices
WO2015006111A1 (en) 2013-07-09 2015-01-15 Transphorm Inc. Multilevel inverters and their components
CN103617971A (zh) * 2013-11-08 2014-03-05 张轩 一种便于注塑的引线框架
CN103617977A (zh) * 2013-11-08 2014-03-05 张轩 一种大功率塑封引线框架
CN104051402A (zh) * 2014-05-23 2014-09-17 沈健 一种局部镀银的引线框架
CN104051403A (zh) * 2014-07-02 2014-09-17 沈健 一种局部镀银的引线框架
US9543940B2 (en) 2014-07-03 2017-01-10 Transphorm Inc. Switching circuits having ferrite beads
CN104051404A (zh) * 2014-07-08 2014-09-17 沈健 一种局部镀银的引线框架
US9590494B1 (en) 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
JP6327564B2 (ja) * 2014-11-12 2018-05-23 パナソニックIpマネジメント株式会社 半導体デバイス
JP6462367B2 (ja) 2015-01-13 2019-01-30 ルネサスエレクトロニクス株式会社 半導体装置
DE102015102041A1 (de) * 2015-02-12 2016-08-18 Danfoss Silicon Power Gmbh Leistungsmodul
US10200030B2 (en) 2015-03-13 2019-02-05 Transphorm Inc. Paralleling of switching devices for high power circuits
TWI666754B (zh) * 2015-09-18 2019-07-21 財團法人工業技術研究院 半導體封裝結構
US20170084521A1 (en) 2015-09-18 2017-03-23 Industrial Technology Research Institute Semiconductor package structure
CN106992125A (zh) * 2016-01-21 2017-07-28 江苏海德半导体有限公司 一种环保型串式中心进胶塑封工艺
CN106298722B (zh) * 2016-09-26 2019-10-11 无锡新洁能股份有限公司 一种大电流功率半导体器件的封装结构及制造方法
WO2018061711A1 (ja) * 2016-09-27 2018-04-05 パナソニックIpマネジメント株式会社 半導体装置および製造方法
US10319648B2 (en) 2017-04-17 2019-06-11 Transphorm Inc. Conditions for burn-in of high power semiconductors
US10199303B1 (en) 2017-08-07 2019-02-05 Nxp Usa, Inc. Molded air cavity packages and methods for the production thereof
DE112019001917T5 (de) * 2018-04-11 2020-12-24 Rohm Co., Ltd. Halbleiterbauteil
CN110858574A (zh) * 2018-08-22 2020-03-03 珠海格力电器股份有限公司 一种超薄芯片的封装结构
CN110911376A (zh) * 2018-09-14 2020-03-24 珠海格力电器股份有限公司 一种半导体芯片封装件及其制造方法
US11927431B1 (en) 2018-12-11 2024-03-12 Northrop Grumman Systems Corporation Firing switch for compact capacitive discharge unit
TWI726313B (zh) * 2019-04-30 2021-05-01 作同 柯 功率半導體
US11581632B1 (en) 2019-11-01 2023-02-14 Northrop Grumman Systems Corporation Flexline wrap antenna for projectile
JP2023044582A (ja) * 2021-09-17 2023-03-30 株式会社東芝 半導体装置
CN117116773B (zh) * 2023-08-21 2024-09-27 黄山市振亿电子有限公司 一种连体控制极成型工艺

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631805A (en) * 1981-03-23 1986-12-30 Motorola Inc. Semiconductor device including plateless package fabrication method
JP2714037B2 (ja) 1988-09-26 1998-02-16 株式会社日立製作所 半導体装置
JPH0770642B2 (ja) 1989-03-30 1995-07-31 三菱電機株式会社 半導体装置
JPH03232246A (ja) 1989-12-12 1991-10-16 Fuji Electric Co Ltd 半導体装置
JPH05166984A (ja) 1991-12-16 1993-07-02 Hitachi Ltd 半導体装置
JP2807396B2 (ja) 1993-05-25 1998-10-08 ローム株式会社 半導体装置
JP3485655B2 (ja) 1994-12-14 2004-01-13 株式会社ルネサステクノロジ 複合型mosfet
US5530284A (en) 1995-03-06 1996-06-25 Motorola, Inc. Semiconductor leadframe structure compatible with differing bond wire materials
WO1998021751A2 (de) 1996-11-11 1998-05-22 Siemens Aktiengesellschaft Optimierung der leistungsverbindung zwischen chip und leiterrahmen für leistungsschalter
JP3675603B2 (ja) 1997-03-19 2005-07-27 株式会社ルネサス東日本セミコンダクタ 半導体装置
US6476481B2 (en) 1998-05-05 2002-11-05 International Rectifier Corporation High current capacity semiconductor device package and lead frame with large area connection posts and modified outline
JP2000049184A (ja) 1998-05-27 2000-02-18 Hitachi Ltd 半導体装置およびその製造方法
US6040626A (en) 1998-09-25 2000-03-21 International Rectifier Corp. Semiconductor package
JP2001068498A (ja) 1999-08-27 2001-03-16 Toshiba Corp 半導体装置
JP2001351929A (ja) * 2000-06-09 2001-12-21 Hitachi Ltd 半導体装置およびその製造方法
GB0018643D0 (en) 2000-07-31 2000-09-13 Koninkl Philips Electronics Nv Semiconductor devices
JP3602453B2 (ja) * 2000-08-31 2004-12-15 Necエレクトロニクス株式会社 半導体装置
JP2003110077A (ja) * 2001-10-02 2003-04-11 Mitsubishi Electric Corp 半導体装置
JP4010792B2 (ja) 2001-10-19 2007-11-21 株式会社ルネサステクノロジ 半導体装置
US7183616B2 (en) 2002-03-31 2007-02-27 Alpha & Omega Semiconductor, Ltd. High speed switching MOSFETS using multi-parallel die packages with/without special leadframes
JP2004079760A (ja) 2002-08-19 2004-03-11 Nec Electronics Corp 半導体装置及びその組立方法
US6906386B2 (en) 2002-12-20 2005-06-14 Advanced Analogic Technologies, Inc. Testable electrostatic discharge protection circuits
US20040217488A1 (en) 2003-05-02 2004-11-04 Luechinger Christoph B. Ribbon bonding
JP4248953B2 (ja) * 2003-06-30 2009-04-02 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4842118B2 (ja) * 2006-01-24 2011-12-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2008294384A (ja) * 2007-04-27 2008-12-04 Renesas Technology Corp 半導体装置
JP5166984B2 (ja) 2008-06-11 2013-03-21 ライト工業株式会社 遮水壁の構築方法

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310508A (ja) * 2005-04-28 2006-11-09 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2006319079A (ja) * 2005-05-12 2006-11-24 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
KR101399481B1 (ko) 2006-02-13 2014-05-27 페어차일드 세미컨덕터 코포레이션 배터리 전력 제어를 위한 멀티 칩 모듈
JP2008294384A (ja) * 2007-04-27 2008-12-04 Renesas Technology Corp 半導体装置
JP2010267789A (ja) * 2009-05-14 2010-11-25 Renesas Electronics Corp 半導体装置
US8222651B2 (en) 2009-05-14 2012-07-17 Renesas Electronics Corporation Semiconductor device
US8629467B2 (en) 2009-05-14 2014-01-14 Renesas Electronics Corporation Semiconductor device
JP2012129393A (ja) * 2010-12-16 2012-07-05 Shindengen Electric Mfg Co Ltd 半導体装置
JP2014158000A (ja) * 2013-02-18 2014-08-28 Shindengen Electric Mfg Co Ltd リードフレーム、半導体装置、及び、半導体装置の製造方法
JP2016072376A (ja) * 2014-09-29 2016-05-09 ルネサスエレクトロニクス株式会社 半導体装置
JP7049611B2 (ja) 2015-09-01 2022-04-07 マコム テクノロジー ソリューションズ ホールディングス, インコーポレイテッド エアキャビティパッケージ
JP2018527762A (ja) * 2015-09-01 2018-09-20 マコム テクノロジー ソリューションズ ホールディングス, インコーポレイテッドMacom Technology Solutions Holdings, Inc. エアキャビティパッケージ
US10672687B2 (en) 2016-07-14 2020-06-02 Sumitomo Electric Industries, Ltd. Semiconductor device
US10854535B2 (en) 2016-07-14 2020-12-01 Sumitomo Electric Industries, Ltd. Semiconductor device
US10504869B2 (en) 2016-09-30 2019-12-10 Renesas Electronics Corporation Semiconductor device
JPWO2018159018A1 (ja) * 2017-03-01 2019-12-26 住友電気工業株式会社 半導体装置
WO2018159018A1 (ja) * 2017-03-01 2018-09-07 住友電気工業株式会社 半導体装置
JP2020155704A (ja) * 2019-03-22 2020-09-24 三菱電機株式会社 半導体装置
JP7188210B2 (ja) 2019-03-22 2022-12-13 三菱電機株式会社 半導体装置
WO2020235410A1 (ja) * 2019-05-20 2020-11-26 ローム株式会社 半導体装置
US11990392B2 (en) 2019-05-20 2024-05-21 Rohm Co., Ltd. Semiconductor device
JP7485662B2 (ja) 2019-05-20 2024-05-16 ローム株式会社 半導体装置
CN113169163A (zh) * 2019-06-12 2021-07-23 富士电机株式会社 半导体装置
JP7222822B2 (ja) 2019-06-18 2023-02-15 株式会社東芝 半導体装置
US11688711B2 (en) 2019-06-18 2023-06-27 Kabushiki Kaisha Toshiba Semiconductor device having second connector that overlaps a part of first connector
JP2020205380A (ja) * 2019-06-18 2020-12-24 株式会社東芝 半導体装置
JP7380071B2 (ja) 2019-10-21 2023-11-15 富士電機株式会社 半導体装置
JP2021068781A (ja) * 2019-10-21 2021-04-30 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20140332866A1 (en) 2014-11-13
US9824996B2 (en) 2017-11-21
US20040262720A1 (en) 2004-12-30
US20130020715A1 (en) 2013-01-24
US20150380378A1 (en) 2015-12-31
US7541672B2 (en) 2009-06-02
US20180090463A1 (en) 2018-03-29
US20060226532A1 (en) 2006-10-12
JP4248953B2 (ja) 2009-04-02
US8796838B2 (en) 2014-08-05
US9165901B2 (en) 2015-10-20
US7084491B2 (en) 2006-08-01
US20090236728A1 (en) 2009-09-24
US8304890B2 (en) 2012-11-06
US20100276798A1 (en) 2010-11-04
US7800215B2 (en) 2010-09-21

Similar Documents

Publication Publication Date Title
JP4248953B2 (ja) 半導体装置およびその製造方法
JP4746061B2 (ja) 半導体装置
US7763967B2 (en) Semiconductor device with surface mounting terminals
JP4294405B2 (ja) 半導体装置
US8629467B2 (en) Semiconductor device
JP2008294384A (ja) 半導体装置
JP2009147103A (ja) 半導体装置およびその製造方法
JP5271778B2 (ja) 半導体装置の製造方法
JP2013016837A (ja) 半導体装置
JP5665206B2 (ja) 半導体装置
JP2005243685A (ja) 半導体装置
JP2015019115A (ja) 半導体装置
JP2005101293A (ja) 半導体装置
JP5388235B2 (ja) 半導体装置
JP2016040839A (ja) 半導体装置の製造方法
JP5512845B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4248953

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140123

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term