JP2005026294A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005026294A
JP2005026294A JP2003187377A JP2003187377A JP2005026294A JP 2005026294 A JP2005026294 A JP 2005026294A JP 2003187377 A JP2003187377 A JP 2003187377A JP 2003187377 A JP2003187377 A JP 2003187377A JP 2005026294 A JP2005026294 A JP 2005026294A
Authority
JP
Japan
Prior art keywords
lead
electrode lead
electrode
semiconductor device
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003187377A
Other languages
English (en)
Other versions
JP4248953B2 (ja
Inventor
Yukihiro Sato
幸弘 佐藤
Toshiyuki Namita
俊幸 波多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Renesas Technology Corp
Renesas Eastern Japan Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2003187377A priority Critical patent/JP4248953B2/ja
Application filed by Renesas Technology Corp, Renesas Eastern Japan Semiconductor Inc filed Critical Renesas Technology Corp
Priority to US10/823,734 priority patent/US7084491B2/en
Publication of JP2005026294A publication Critical patent/JP2005026294A/ja
Priority to US11/450,333 priority patent/US7541672B2/en
Application granted granted Critical
Publication of JP4248953B2 publication Critical patent/JP4248953B2/ja
Priority to US12/453,043 priority patent/US7800215B2/en
Priority to US12/805,113 priority patent/US8304890B2/en
Priority to US13/628,899 priority patent/US8796838B2/en
Priority to US14/331,289 priority patent/US9165901B2/en
Priority to US14/845,357 priority patent/US9824996B2/en
Priority to US15/816,568 priority patent/US20180090463A1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48739—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48744—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H01L2224/84205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1811—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2075—Diameter ranges larger or equal to 1 micron less than 10 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20754—Diameter ranges larger or equal to 40 microns less than 50 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20755—Diameter ranges larger or equal to 50 microns less than 60 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20756—Diameter ranges larger or equal to 60 microns less than 70 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20757—Diameter ranges larger or equal to 70 microns less than 80 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20758—Diameter ranges larger or equal to 80 microns less than 90 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20759—Diameter ranges larger or equal to 90 microns less than 100 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2076—Diameter ranges equal to or larger than 100 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】低オン抵抗のパワートランジスタを提供する。
【解決手段】金属性のヘッダと、このヘッダ上に固定されるパワーＭＯＳＦＥＴを構成する半導体チップと、半導体チップやヘッダ等を被う絶縁性樹脂からなる封止体とを有し、ヘッダに連なり封止体の一側面から突出するドレインリードと、封止体の一側面から並んで突出するソースリードおよびゲートリードと、封止体内に位置し半導体チップの上面の電極とソースリードおよびゲートリードを接続するワイヤとを有する半導体装置であって、ゲートリード及びソースリードのリードポストに対して、ゲート電極パッドは近い位置にあり、ソース電極パッドは遠い位置にある。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置に係わり、特にパワーＭＯＳＦＥＴ，ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ），バイポーラパワートランジスタ等の電源用トランジスタチップを封止した半導体装置に適用して有効な技術に関する。上記半導体装置は、携帯機器、レーザビームプリンタ、自動車電装機器等で使用されている。
【０００２】
【従来の技術】
携帯電話，ビデオカメラなどの充電器，オフィスオートメーション（ＯＡ）機器等の電源回路，自動車電装機器等に使用される電源用トランジスタとして、低電圧駆動用パワートランジスタが知られている（例えば、特許文献１）。
【０００３】
また、工業規格パッケージ外形がＴＯ２２０型やＴＯ２４７型となるハイパワーＭＯＳＦＥＴも提案されている（例えば、特許文献２）。
【０００４】
【特許文献１】
特開２０００−４９１８４号公報
【特許文献２】
特開２０００−７７５８８号公報
【０００５】
【発明が解決しようとする課題】
ＴＯ２２０型の半導体装置（パッケージ）９０は、図２３及び図２４に示すような外観形状をしている。図２３はパッケージの平面図であり、図２４はパッケージの側面図である。ヘッダと呼称される金属製の支持基板９１の上面側は絶縁性樹脂からなる封止体９２によって被われ、この封止体９２の一端から三本のリード９３〜９５が平行に突出している。リード９３〜９５はゲート（Ｇ）リード，ドレイン（Ｄ）リード，ソース（Ｓ）リードとなっている。また、中央のリード９４は封止体９２の内部でオフセットされ、ヘッダ９１と一体に形成されている。図示はしないが、ヘッダ９１の上面にはＭＯＳＦＥＴが形成された半導体チップが固定されている。半導体チップの裏面はドレイン電極となり、ヘッダ９１と電気的に接続されている。また、半導体チップの上面にはゲート電極パッド及びソース電極パッドが設けられている。これらゲート電極パッド及びソース電極パッドと、ゲートリード９３，ソースリード９５のワイヤ接続部（リードポスト）は導電性のワイヤで各々接続されている。
【０００６】
図２５及び図２６は本発明に先立って検討したＴＯ２２０型の半導体装置である。図２５は樹脂封止体を取り除いた場合の模式的平面図、図２６は図２５に対応する断面図である。図２５及び図２６において、各部の符号は図２３及び図２４と共通な構成は、その参照番号をそのまま使用する。
【０００７】
ヘッダ９１はパッケージ９０を実装基板に固定するため使用する取付孔９６を有する。半導体チップ９７は矩形リング状に形成されたＶ溝枠９８の内側の領域に接着材を介して固定されている。
【０００８】
半導体チップ９７の上面（第１主面）には、ゲート電極パッド９９及びソース電極パッド１００が設けられている。ゲート電極パッド９９とゲートリード９３のワイヤ接続部（リードポスト）９３ａは導電性のワイヤ１０１で接続され、ソース電極パッド１００とソースリード９５のワイヤ接続部９５ａは導電性のワイヤ１０２で接続されている。オン抵抗を低減するため、ソース電極パッド１００とソースリード９５を接続するワイヤ１０２は２本使用される。このワイヤ１０２はゲート電極パッド９９とゲートリード９３を接続するワイヤ１０１（例えば、直径１２５μｍのアルミニウム線）に比較して、各々が太く（例えば直径３００〜５００μｍのアルミニウム）形成される。
【０００９】
半導体チップ９７の上面には絶縁性の保護膜が形成されているが、この保護膜を部分的に除去した開口部の底にそれぞれ電極が露出し、この露出部分がゲート電極パッド９９、ソース電極パッド１００となる。ソース電極パッド１００は２本のワイヤを接続するため幅広に形成されている。即ち、リードの延在方向に直交する方向に長く形成されている。ソース電極パッド１００は半導体チップ９７の略中央に形成されている。ゲート電極パッド９９は細いワイヤを接続することから、ソース電極パッド１００に比較して充分小さい。また、特許文献２にも示されているように、ゲート電極パッド９９は、半導体チップ９７の隅（コーナ）で、かつゲートリード９３の先端のリードポスト９３ａに近接した位置に設けられている。即ち、ゲート電極パッド９９はソース電極パッド１００よりもリード９３，９５のリードポスト９３ａ，９５ａ側に近接している。換言するならば、ゲートリードポスト９３ａとソース電極パッド１００との間にゲート電極パッド９９が位置している。
【００１０】
しかし、このようにゲート電極パッド９９がリードポストに近い半導体チップ９７のコーナ側に配置される構成の場合、半導体チップのチップサイズが大きくなると、ゲート電極パッド９９とリードポスト９３ａが更に近接することになる。このため、パッケージの製造工程におけるワイヤボンディング時、リード段差部にボンディングツールが接触し、ボンディングが困難になる。即ち、ワイヤボンディングはウエッジボンディングツールを用いた超音波ボンディングであるため、第１ボンディングとしてゲート電極パッド９９にワイヤの一端を接続する際、ワイヤを保持するボンディングツール（キャピラリ）がゲートリードポスト９３ａに接触し、超音波振動をワイヤ接合部に効果的に加えられなくなり、信頼性の高いワイヤボンディングが困難になる。
【００１１】
また、ソースリード９５は、パッケージの外側に配置され、一方、ソース電極パッド１００は、パッケージの中央側に配置されているため、ソース用ワイヤ１０２は、リードの延びる方向に対して交差する方向に延びる。
【００１２】
従って、ソース用ワイヤ１０２をリードの延びる方向に延ばして形成した場合に比べて、ソース用ワイヤ１０２間のピッチを広く設定する必要があり、多数本のソース用ワイヤ１０２の形成が困難になる。
【００１３】
更に、ソース電極パッド１００に接続するワイヤ１０２は、前述のように３００〜５００μｍ直径の太いワイヤが使用されることから、ソース電極パッド及びリードポスト９５ａに接続するワイヤの本数も制限され、パッケージの低ＯＮ抵抗化にも限度がある。
【００１４】
本発明の一つの目的は、低オン抵抗の半導体装置を提供することにある。
本発明の一つの目的は、支持基板上により大きいサイズの半導体チップを固定できる半導体装置を提供することにある。
本発明の一つの目的は、電気的信頼性の高い半導体装置の製造方法を提供することにある。
【００１５】
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【００１６】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１７】
（１）本発明の半導体装置は、絶縁性樹脂からなる封止体によって少なくとも一部が被われ下面が前記封止体から露出しかつ第１電極になる金属製の支持基板と、前記支持基板に連なり前記封止体の一側面から突出する第１電極リードと、前記封止体の前記一側面から突出し、前記第１電極リードと並んで延在する第２電極リード及び制御電極リードと、前記封止体に被われるとともに下面に第１電極を有し上面に第２電極パッドと制御電極パッドを有し下面が導電性の接合材を介して前記支持基板に固定される半導体チップと、前記封止体内に位置し前記第２電極パッドと前記第２電極リードを電気的に接続する接続手段と、前記封止体内に位置し前記制御電極パッドと前記制御電極リードを電気的に接続する接続手段とを有し、前記制御電極リード及び前記第２電極リードに対して、前記第２電極パッドは近い位置にあり、前記制御電極パッドは遠い位置にあることを特徴とする。
【００１８】
前記半導体チップには電界効果トランジスタが組み込まれ、前記第１電極リードはドレインリード、前記制御電極リードはゲートリード、前記第２電極リードはソースリードである。四角形からなる半導体チップの１辺がゲートリード及びソースリードのリードポストに対面し、対面した辺の反対側の辺に連なる半導体チップの１コーナ部分にゲート電極パッドが位置している。
【００１９】
ゲート電極パッドとゲートリードは１本のワイヤで接続され、ソース電極パッドとソースリードは複数本のワイヤで接続され、該複数本のワイヤはゲート電極パッドとゲートリードを接続するワイヤよりも太くかつ短い。
【００２０】
（２）前記手段（１）の構成において、ソース電極パッド及びソースリードは幅が広くなり、ソース電極パッドとソースリードは、可撓性のリボン・ストラップや所定形状に成形された金属板からなる幅広の導体板で接続されている。
【００２１】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００２２】
（実施形態１）
図１乃至図８は本発明の一実施形態（実施形態１）である半導体装置に係わる図である。図１は樹脂封止体を取り除いた半導体装置の模式的平面図、図２は半導体装置の断面図、図３は半導体装置に組み込まれる半導体チップの模式的平面図、図４は図３のＡ−Ａ線に沿う断面図、図５はゲート電極パッドをチップのコーナに配置した状態を示すチップの一部を示す平面図、図６はゲート電極パッドをチップの辺の途中に配置した状態を示すチップの一部を示す平面図である。
【００２３】
本実施形態１では、本発明を縦型パワートランジスタ（半導体装置）１に適用した例について説明する。即ち、第１電極としてドレイン（Ｄ）電極、第２電極としてソース（Ｓ）電極、制御電極としてゲート（Ｇ）電極となる電界効果トランジスタを組み込んだ半導体チップが、半導体装置１に組み込まれている。
【００２４】
パワートランジスタ１は、図１および図２に示すように、絶縁性樹脂からなる封止体２と、前記封止体２によって少なくとも一部が被われ下面が前記封止体２から露出しかつ第１電極になる金属製の支持基板（ヘッダ）３と、前記支持基板３に連なり前記封止体２の一端面から突出しかつ途中で一段階段状に屈曲する第１電極リード（ドレインリード）４と、前記封止体２の前記一端面から並んで突出する第２電極リード（ソースリード）５および制御電極リード（ゲートリード）６を有している。ソースリード５及びゲートリード６はドレインリード４と同じ高さになっている。支持基板３は厚く、リードは薄くなり、これらは部分的に厚さが異なる異型材から製造される。
【００２５】
また、前記封止体（パッケージ）２内には半導体チップ７が配置されている。この半導体チップ７には、図４に示すように縦型パワーＭＯＳＦＥＴが形成され下面に第１電極（ドレイン電極）１０を有し、図３及び図１に示すように、主面（上面）には第２電極（ソース電極）パッド１１と制御電極（ゲート電極）パッド１２を有した構造になっている。ドレイン電極はＴｉ・Ｎｉ・Ａｕによって形成されている。また、ソース電極パッド１１及びゲート電極パッド１２はＡｌで形成されている。
【００２６】
半導体チップ７は、図２に示すように、図示しない下面のドレイン電極が導電性の接合材（図示せず）を介して前記支持基板（ヘッダ）３に固定されている。また、前記封止体２内に延在するソースリード５及びゲートリード６の先端は幅広になるリードポスト５ａ，６ａとなっている。これらリードポスト５ａ，６ａは、ワイヤ１４，１５を介して半導体チップ７のソース電極パッド１１及びゲート電極パッド１２にそれぞれ接続されている。
【００２７】
ゲートリード６のリードポスト６ａとゲート電極パッド１２を接続するワイヤ１５は直径が、例えば、１２５μｍと細いＡｌ線である。ソースリード５のリードポスト５ａとソース電極パッド１１は複数本のワイヤ１４で接続されている。図では２本になっているが、オン抵抗を低減するためにさらに多くてもよい。このワイヤ１４は直径が３００〜５００μｍ程度、例えば５００μｍとなり、ワイヤ１５に比較して太い。このワイヤ１５もＡｌ線である。また、オン抵抗の低減を図るため、ワイヤ１４の接続長さは５ｍｍ以内となっている。また、いずれのワイヤも超音波によくこすり付けによって接続される。従って、半導体チップ７の主面の電極パッドにワイヤボンディングを行うときは、ワイヤを保持するボンディングツールが一段高い位置にあるリードポストに接触しないようにして行う必要がある。
【００２８】
本実施形態１では、図１に示すように、ゲート電極パッド１２はリードポストから遠い位置にあり、ソース電極パッド１１は大きく、ワイヤ１４はこのソース電極パッド１１の中心線に沿う位置にそれぞれボンディングされることから、ボンディングツールがリードポストに接触することがなく、確実なワイヤボンディングが可能になる。
【００２９】
ここで、簡単に半導体チップ７について説明する。半導体チップ７は図３に示すように、平面的に見て四角形である。ソース電極パッド１１は幅広（長方形）となるとともに、チップの一方の辺側に偏った位置に設けられている。ソース電極パッド１１に近接する辺（図３では下縁になる辺）が、支持基板３に固定されるときリードポストに対面する辺である。そして、この対面する辺の反対側の辺（図３では上縁になる辺）に連なるチップの１コーナ部分（図３では左側のコーナ）にゲート電極パッド１２が位置している。図１に示すように、ソース電極パッド１１の中心線からゲート電極パッド１２は距離ｅずれている。
【００３０】
半導体チップ７は、特に限定はされないが、１辺が８〜９ｍｍの大きさである。そして、ゲート電極パッド１２はワイヤ１５の太さが１２５μｍ直径であることから、その大きさは一辺が０．３〜０．５ｍｍ程度となる正方形である。これに対して、ソース電極パッド１１は、例えば、ソース電極パッド１１の中心線に沿って複数本のワイヤ１４を接続することから、例えば、縦４ｍｍ、横（幅）７ｍｍ程度である。
【００３１】
図４は図３のＡ−Ａ線に沿う一部の拡大断面図である。半導体チップ７は、主面にｎ−型のエピタキシャル層２１を有するｎ＋型のシリコン半導体基板２０を基に形成されている。パワートランジスタ１は縦型ＭＯＳＦＥＴであり、平面的に見て多数のセル（トランジスタ）が整列配置されている。この例では、各トランジスタセルはトレンチ構成になっている。エピタキシャル層２１の所定領域には、ｐ−型のチャネル（ｃｈ）層２２が形成されるとともに、その外周にはガードリングとなるｐ−型のウエル層２３が形成されている。
【００３２】
また、チャネル（ｃｈ）層２２を貫通するようにセル形成領域には多数のトレンチ（溝）２５が形成される。このトレンチ２５はウエル層２３にも設けられる。ウエル層２３に設けられるトレンチと、その内側の最外周に位置するセルを構成するトレンチとの間の領域は、セルとして使用されない無効領域ｆとなる。この無効領域ｆは、図３では二点鎖線で示される２本線に挟まれた領域である。無効領域ｆで囲まれた領域はセルが形成される有効領域ｈになる。この有効領域ｈが広い程セルの数を多くでき、パワートランジスタ１の出力増大を図ることができる。
【００３３】
本実施形態１では、ゲート電極パッド１２は半導体チップ７の１隅（コーナ）に設けられ、無効領域ｆで囲まれる領域（有効領域ｈ）の外側に位置している。図６に示すように、リードポストに対面したチップの辺に連なりかつこの対面した辺に直交するチップの辺の途中部分にゲート電極パッド１２を位置させることも可能である。ゲートリード６のリードポスト６ａに対応するため、ゲート電極パッド１２はチップの左側の辺の途中に配置してある。
【００３４】
ゲート電極パッド１２をチップの一辺の途中部分に設けると、図６に示すように、無効領域ｆはゲート電極パッド１２の三辺に沿って現れるが、ゲート電極パッド１２を半導体チップ７のコーナに配置すると、図５に示すように、無効領域ｆはゲート電極パッド１２の二辺に現れるだけである。従って、ゲート電極パッド１２をコーナに設ければ、無効領域ｆの面積を減らすことができ、その減らした分だけ有効領域ｈの面積が増大することから、セル数の増大を図ることができる。本実施形態１の場合、例えば、セルの大きさは一辺が３〜５μｍとなる正方形状である。ゲート電極パッド１２の一辺は３００〜５００μｍであることから、ゲート電極パッド１２をコーナに設けることによってより多くのセルを形成することができる。
【００３５】
トレンチ２５内にはゲート電極となるポリシリコンゲート層２６が設けられ、この層の下にはゲート絶縁膜２７が設けられている。そして、トレンチに囲まれたチャネル層２２の中央表層部分にはｐ＋領域２８が形成されている。セル部分のチャネル層２２においては、ｐ＋領域２８の外側からトレンチに到る領域に亘ってｎ＋型からなるソース領域２９が設けられている。トレンチ部分、即ち、ゲート絶縁膜２７及びポリシリコンゲート層２６は絶縁膜３２で被われ、この絶縁膜３２上にはソース電極３３が形成されている。このソース電極３３は絶縁膜３２が設けられない開口部分でｐ＋領域２８及びソース領域２９と電気的に接続されている。
【００３６】
無効領域ｆの外側に位置するトレンチ２５部分では、ゲート絶縁膜２７に連なって厚い絶縁膜（ＬＯＣＯＳ）３４が設けられている。この厚い絶縁膜３４はウエル層２３の外周を超えて延在している。無効領域ｆの外側に位置するトレンチ２５に埋め込まれたポリシリコンゲート層２６は厚い絶縁膜３４上の途中部分にまで延在して周辺ゲート配線３５を形成している。また、この周辺ゲート配線３５及び厚い絶縁膜３４も絶縁膜３２で被われている。この絶縁膜３２部分上にはゲート電極配線３６が設けられている。このゲート電極配線３６は絶縁膜３２に部分的に設けられた開口を通してポリシリコンゲート層２６に電気的に接続されている。
【００３７】
図４に示すように、絶縁膜３２は半導体チップ７の周縁まで到達しない状態となっている。また、絶縁膜３２から外れたエピタキシャル層２１の表面はわずかにエッチングされて一段低くなっている。そしてこの低くなった部分において、絶縁膜３２の周縁はドレイン電極と同電位となるガードリング３７で被われている。ガードリング３７の下のエピタキシャル層２１の表層には、ｐ＋型からなるガードリングコンタクト層（ＨＣＮＴ）３８が設けられている。このガードリングコンタクト層（ＨＣＮＴ）３８は半導体チップ７の縁にまで延在している。また、ガードリング３７の内側のエピタキシャル層２１の表層部分には、ｎ＋型からなるチャネルストッパ層（Ｓ）３９が設けられている。ガードリングコンタクト層（ＨＣＮＴ）３８はガードリングの電位をとるためで、チャネルストッパ層（Ｓ）３９は、空乏層の進行をガードする効果がある。
【００３８】
半導体チップ７の主面は、図４に示すように、絶縁膜４０で被われて保護されている。また、この絶縁膜４０は選択的に開口されている。この開口部分が、図３及び図１に示すソース電極パッド１１及びゲート電極パッド１２になる。
【００３９】
一方、半導体チップ７から外れる封止体２の中央部分には、パワートランジスタ１を実装基板等に取り付ける際利用する取付用孔８が設けられている。この取付用孔８が設けられる支持基板３には、この取付用孔８と同心円からなるとともに、取付用孔８よりも大きな孔９が設けられている。また、支持基板３の主面には四角枠状にＶ溝が形成されている。このＶ溝枠４１のＶ溝内にも封止体２を形成する樹脂が充填される。このＶ溝枠４１の存在によって、支持基板３と封止体２との界面における水分の浸入もし難くなる。また、支持基板３の両側はそれぞれ２箇所に亘って押し潰し部分４２が設けられている。この押し潰し部分４２の上下には封止体２を形成する樹脂が位置し、支持基板３から封止体２が剥離し難くなっている。これによりパワートランジスタ１の耐湿性が向上する。
【００４０】
つぎに、本実施形態１の半導体装置（パワートランジスタ１）の製造方法について、図７及び図８を参照しながら説明する。図７はパワートランジスタの製造において、チップを固定したリードフレームを示す平面図であり、図８はワイヤを接続したリードフレームを示す平面図である。
【００４１】
パワートランジスタ１の製造においては、図７に示すようにリードフレーム４５が用意される。このリードフレーム４５は複数個のパワートランジスタ１を製造するように、１個のパワートランジスタ１を製造する単位リードフレーム４６が、並列に複数繋がる短冊形状になっている。
【００４２】
単位リードフレーム４６は、図１で説明した３本のリード６，４，５を所定長さ長く延在させるパターンになるとともに、これら３本のリード６，４，５を支持するようにリードに直交する方向に延在する細いダム４７と、３本のリード６，４，５の先端部分を接続する枠片４８とを有する。ダム４７は封止体２に近接した位置に設けられている。
【００４３】
単位リードフレーム４６は、これらダム４７及び枠片４８によって繋がっている。また、支持基板（ヘッダ）３の先端側部も隣接するヘッダに連結部５０で繋がる構造になっている。単位リードフレーム４６を３個並列にした状態が図７である。また、支持基板３は各リードよりも一段低くなる（図２参照）。枠片４８にはガイド孔４９が設けられている。ガイド孔４９はリードフレーム４５を移送したり、リードフレーム４５の位置決め時に使用される。リードフレーム４５は、一側が所定の幅で厚くなる帯状の銅合金等からなる金属板（異形材）を精密プレスで打ち抜いてパターニングするとともに、薄い一部で屈曲させて薄い部分を厚い部分よりも一段高くした構造（段差は１．８ｍｍ）になっている。厚い部分が前記支持基板３であり１．２６ｍｍの厚さになり、薄い部分がゲートリード６，ドレインリード４，ソースリード５であり０．６ｍｍの厚さになっている。ソースリード５及びゲートリード６の先端は幅広のリードポスト５ａ，６ａになっている。
【００４４】
このようなリードフレーム４５の各支持基板３上の所定位置に半導体チップ７を接着材を介して固定する。この際、リードポスト５ａ，６ａに近い位置にソース電極パッド１１が位置し、リードポスト５ａ，６ａから遠い位置にゲート電極パッド１２が位置する状態で半導体チップ７の固定を行う（図７参照）。
【００４５】
つぎに、図８に示すように、ソース電極パッド１１とソースリード５のリードポスト５ａを、５００μｍ直径のＡｌワイヤで電気的に接続する。ソース電極パッド１１とソースリード５は２本のワイヤ１４で接続する。ワイヤ１４は超音波ワイヤボンディングによって接続される。
【００４６】
つぎに、ゲート電極パッド１２とゲートリード６のリードポスト６ａを、１２５μｍのＡｌワイヤ１５で接続する。ワイヤ１５は超音波ワイヤボンディングによって接続される。ゲート電極パッド１２にワイヤ１５の先端を超音波ボンディングしても、ゲート電極パッド１２がリードポスト６ａから遠い位置にあることから、ボンディングツールがリードポスト６ａに接触することがなく、確実なワイヤボンディングができる。このため、半導体チップ７をリードポスト５ａ，６ａに近づけるようにして支持基板３に固定することができる。これは、支持基板３の長さを短くしたり、あるいは固定する半導体チップ７のサイズの大型化が図れることになり、パワートランジスタ１の小型化やチップ大型化による出力増大が可能になる。
【００４７】
つぎに、図８の点線で示すように、トランスファモールディング等によって絶縁性樹脂によって封止体２を形成する。つぎに、各リード間のダム４７及び連結部５０を切断除去し、ついで各リードを切断して図１及び図２に示すパワートランジスタ１を複数製造する。
【００４８】
つぎに、必要に応じて封止体２から突出するリード表面に半田メッキ処理を行い、リードや支持基板３の所定箇所に図示しない実装用の半田メッキ膜を形成する。
【００４９】
本実施形態１のパワートランジスタ１は、例えば、自動車の制御系のスイッチとしても使用できる。例えば、出力は１０〜１５Ｗ（電源電圧が１０〜２０Ｖ）のものである。
本実施形態１によれば、以下の効果を奏する。
【００５０】
（１）ゲート電極パッド１２がゲートリード６のリードポスト６ａから遠い位置にあることから、ワイヤボンディング時、ワイヤを保持するボンディングツールがゲートリード６のリードポスト６ａに接触しなくなる。この結果、支持基板（ヘッダ）３に固定する半導体チップ７をゲートリード６のリードポスト６ａ側に近接させて配置することができるため、その分支持基板３を小さくでき、パワートランジスタ（半導体装置）１の小型化が可能になる。
【００５１】
（２）上記（１）により、支持基板３に固定する半導体チップ７をゲートリード６のリードポスト６ａ側に近接させて配置することができるため、支持基板３により大きいサイズの半導体チップ７を固定することができる。この結果、パワートランジスタ１の出力増大を図ることができる。
【００５２】
（３）ソース電極パッド１１をソースリード５に近づけることができるため、ソース電極パッド１１とソースリード５を接続するワイヤ１４の長さを短くでき、オン抵抗の低減を図ることができる。
【００５３】
（実施形態２）
図９は本発明の他の実施形態（実施形態２）である半導体装置の樹脂封止体を取り除いた模式的平面図、図１０は半導体装置の断面図である。
【００５４】
本実施形態２は実施形態１のパワートランジスタ１において、ソース電極パッド１１とソースリード５を導体板５２で接続した例である。この実施形態では、導体板５２として、厚さ１５０〜２５０μｍ程度の可撓性のＡｌ箔からなるリボン・ストラップ５３を使用する。
【００５５】
本実施形態では、導体板５２による接続がしやすいようにするため、図９に示すように、ソースリード５が中央に位置させている。ソースリード５の左側にゲートリード６が位置し、右側にドレインリード４が位置している。ソースリード５のリードポスト５ａは、導体板５２を接続できるように他のリードの幅よりも広くなり、例えば、ソース電極パッド１１と略同じ幅となっている。このため、幅広いリボン・ストラップを接続することができる。リボン・ストラップ５３は可撓性のＡｌ箔からなり、超音波ボンディングによってソース電極パッド１１やソースリード５のリードポスト５ａに接続される。
【００５６】
即ち、パワートランジスタ１の製造においては、最初に、図７に示すようなリードフレーム４５が用意される。このリードフレーム４５は、パターニングされかつ一部で１段屈曲させた一枚の金属板からなり、第１電極（ドレイン電極）を構成するとともに半導体チップが固定される支持基板と、支持基板を先端に支持する第１電極リード（ドレインリード４）と、第１電極リードと並んで延在する第２電極リード（ソースリード５）及び制御電極リード（ゲートリード６）を有する。
【００５７】
また、下面に第１電極（ドレイン電極）を有し上面に第２電極パッド（ソース電極パッド１１）と制御電極パッド（ゲート電極パッド１２）を有する四角形の半導体チップ７が用意される。
【００５８】
つぎに、半導体チップ７をその第１電極部分（ドレイン電極）で導電性の接合材を介して支持基板３上に固定する。
【００５９】
つぎに、半導体チップ７のソース電極パッド１１とソース電極パッド１１を接続手段で電気的に接続するとともに、半導体チップ７のゲート電極パッド１２とゲートリード６を接続手段で電気的に接続する。ゲート電極パッド１２とゲートリード６は直径１２５μｍのＡｌワイヤ１５で接続するが、ソース電極パッド１１とソース電極パッド１１は前述のリボン・ストラップ５３で接続する。この場合、図９に示すように、ワイヤ１５はリボン・ストラップ５３の角部を横切るため、リボン・ストラップ５３の接続が終了した後、ゲート電極パッド１２とゲートリード６のリードポスト６ａをワイヤ１５で接続する必要がある。
【００６０】
つぎに、半導体チップ７，接続手段であるワイヤ１５及びリボン・ストラップ５３，ソースリード５及びゲートリード６の一部を絶縁性樹脂で封止して封止体２で被う。
【００６１】
つぎに、実施形態１と同様にリードフレーム４５の不要部分を切断除去するとともにリードを所定長さで切断する。
【００６２】
本実施形態によれば、幅広いのリボン・ストラップ５３を用いることから、さらにオン抵抗の低減が可能になる。本実施形態２のパワートランジスタ１も実施形態１のパワートランジスタ１と同様の効果を有する。
【００６３】
（実施形態３）
図１１は本発明の他の実施形態（実施形態３）である半導体装置の樹脂封止体を取り除いた模式的平面図、図１２は半導体装置の断面図である。
【００６４】
本実施形態では、実施形態２と同様にソース電極パッド１１とソースリード５を導体板５２で接続するが、本例では、導体板５２として、所定形状に成形した金属板５４を使用する。金属板５４は、例えば銅板からなっている。図１１に示すように、成形された金属板５４は、ソース電極パッド１１及びソースリード５のリードポスト５ａに接着材５５によって電気的に接続される。接着材５５は導電性樹脂や半田等を使用する。ただし、この場合、ソース電極パッド１１の表面にアンダーバリアメタル加工が必要である。これは、Ａｌ表面酸化膜によって導通阻害を防止するためである。アンダーバリアメタル層は、例えば、Ａｌパッド表面にＮｉ層を形成し、最上部はＮｉの酸化を防止するＡｕまたはＡｇからなっている。
【００６５】
本実施形態３においてもオン抵抗の低減が図れる。また、接着材５５を用いて金属板５４を接続することから，作業が容易になる。本実施形態３のパワートランジスタ１も実施形態２のパワートランジスタ１と同様の効果を有する。
【００６６】
（実施形態４）
図１３は本発明の他の実施形態（実施形態４）である半導体装置の樹脂封止体を取り除いた模式的平面図である。
【００６７】
本実施形態４は、実施形態１のパワートランジスタ１におけるソース電極パッド１１を、ソース電極パッド１１ａ，ｂの２本で構成し、それぞれのソース電極パッド１１ａ，ｂとソースリード５のリードポスト５ａをそれぞれワイヤ１４で接続したものである。そして、この例においても、リードポスト５ａ，６ａに近いソース電極パッド１１ａの中心線から距離ｇ程ゲート電極パッド１２はリードポスト５ａ，６ａから遠ざかる構造になっている。図１３においては、封止体２は省略してある。
【００６８】
本実施形態４のパワートランジスタ１も実施形態１と同様にゲート電極パッド１２がゲートリード６のリードポスト６ａから遠い位置にあることから、ワイヤボンディングに支障を来さない。また、ソース電極パッド１１ａの中心線部分は、半導体チップ７のソースリード５のリードポスト５ａ寄りの辺から、例えば、２ｍｍ程度となり、かつこの部分に第１ボンディングとしてワイヤ１４が接続されるため、ボンディングツールがリードポスト５ａに接触することもなく良好なワイヤボンディングが可能になる。このようにワイヤボンディングを支障を来さない位置となるならば、ソース電極パッド１１を３本，４本と多くしても問題はない。
【００６９】
本実施形態４の構成では、ソース電極パッド１１を複数本としたことから、ワイヤを接続する場所が多くなり、さらに多い本数のワイヤボンディングが可能になり、オン抵抗の低減が可能になる。本実施形態４のパワートランジスタ１も実施形態１のパワートランジスタ１と同様の効果を有する。
【００７０】
（実施形態５）
図１４は本発明の他の実施形態（実施形態５）である半導体装置の樹脂封止体を取り除いた模式的平面図、図１５は半導体装置の断面図、図１６は半導体装置の製造で使用するリードフレームの平面図である。
【００７１】
本実施形態５は、実施形態４と同様にソース電極パッド１１を複数設け、かつ各ソース電極パッド１１とソースリード５をワイヤ等の接続手段で電気的に接続する技術思想のものである。
【００７２】
本実施形態５では、図１４に示すように、ソース電極パッド１１をゲート電極パッド１２と同じ大きさの四角形とし、各リードの延在方向に交差する方向に（支持基板３の幅方向）沿って千鳥足跡状に複数設けた構造になっている。そして、ワイヤボンディングを効果的に行うため、ソースリード５を中央に配列させている。
【００７３】
図１６は本実施形態５のパワートランジスタ１を製造する際用いるリードフレーム４５ａである。このリードフレーム４５ａは、実施形態１のリードフレーム４５において、リードの配列が異なる。また、ソースリード５のリードポスト５ａの幅（長さ）が他のリード、即ち、ゲートリード６よりも広い点等においても異なる。
【００７４】
即ち、本実施形態１のパワートランジスタ１は、図１４に示すように、ソースリード５を中央に位置させ、ソースリード５の一側（左側）にゲートリード６を位置させ、ソースリード５の他側（右側）にドレインリード４を位置させている。そして、ソースリード５の幅、即ち、ソースリード５のリードポスト５ａの幅を、他のリードの幅（ゲートリード６のリードポスト６ａの幅）よりも広く形成している。即ち、千鳥足跡状に配列した各ソース電極パッド１１に接続するワイヤ１４の全てに接続するに充分な幅（長さ）になっている。そして、図１５にも示すように、各ソース電極パッド１１とソースリード５のリードポスト５ａはワイヤ１４によって接続されている。
【００７５】
本実施形態５においても、千鳥足跡状配列のソース電極パッド１１よりも遠い位置にゲート電極パッド１２が配置され、ゲート電極パッド１２へのワイヤボンディング時、ボンディングツールがリードポスト５ａに接触しないようになっている。千鳥足跡状配列のソース電極パッド１１においてもソースリード５のリードポスト５ａから充分離れていることから、ソース電極パッド１１へのワイヤボンディング時、ボンディングツールがソースリード５のリードポスト５ａに接触することもなく、確実なワイヤボンディングが可能になる。
【００７６】
本実施形態５のパワートランジスタ１においても、６本と多数のワイヤ１４でソース電極パッド１１とソースリード５を接続するため、オン抵抗の低減を図ることができる。本実施形態５のパワートランジスタ１も実施形態４のパワートランジスタ１と同様の効果を有する。
【００７７】
（実施形態６）
図１７は本発明の他の実施形態（実施形態６）である半導体装置の樹脂封止体を取り除いた模式的平面図、図１８は半導体装置の断面図である。
【００７８】
本実施形態６は実施形態５において、ソース電極パッド１１を千鳥足跡状配列とせず、実施形態４のように、平行に延在する２本の長いソース電極パッド１１ａ，１１ｂとしたものである。そして、複数のワイヤ１４のうちの各ワイヤは、図１８に示すように、ソース電極パッド１１ａ，１１ｂとソースリード５のリードポスト５ａに接続されるものである。
【００７９】
本実施形態６におけるワイヤボンディングにおいては、ボンディングツールで保持したワイヤの先端を、第１ボンディング点として半導体チップ７のリードポスト５ａから遠い位置にあるソース電極パッド１１ａに接続し、その後ボンディングツールでワイヤを引き回し、その途中部分を半導体チップ７のソース電極パッド１１ｂに接続し、さらにソースリード５のリードポスト５ａに接続し、その後リードポスト５ａの接続部分近傍でワイヤを切断して１張りのワイヤボンディングを終了する。即ち、本実施形態６ではステッチボンディングによってワイヤ１４の接続を行うものである。このステッチボンディングによってソース電極パッド１１ａ，１１ｂとソースリード５のリードポスト５ａを複数のワイヤ１４で接続する。図１９には７本のワイヤ１４が使用された例が示されている。
【００８０】
本実施形態６の場合においても、ソース電極パッド１１ａ，１１ｂとソースリード５を接続する複数のワイヤ１４のうち、ゲート電極パッド１２とゲートリード６を接続するワイヤ１５に近い側のワイヤ１４のワイヤボンディング時、ワイヤ１５と接触してショート不良を発生させることも考えられるので、ソース電極パッド１１ａ，１１ｂとソースリード５のワイヤボンディングを終了した後にゲート電極パッド１２とゲートリード６とのワイヤボンディングを行う必要がある。
【００８１】
本実施形態６においても、ソース電極パッド１１ａ，１１ｂよりも遠い位置にゲート電極パッド１２が配置され、ゲート電極パッド１２へのワイヤボンディング時、ボンディングツールがリードポスト５ａに接触しないようになっている。また、ソース電極パッド１１ａ，１１ｂとソースリード５とのワイヤボンディングにおいては、ソースリード５が中央に位置し、ソースリード５のリードポスト５ａとソース電極パッド１１ａ，１１ｂは同じ幅で対面していることから、ワイヤボンディングは他のリードポスト等に接触することもなく、良好なワイヤボンディングが可能になる。この結果、大きな半導体チップ７を支持基板３に固定することも可能になる。
【００８２】
本実施形態６のパワートランジスタ１においても、７本と多数のワイヤ１４でソース電極パッド１１とソースリード５を接続するため、オン抵抗の低減を図ることができる。本実施形態６のパワートランジスタ１も実施形態５のパワートランジスタ１と同様の効果を有する。
【００８３】
（実施形態７）
図１９は本発明の他の実施形態（実施形態７）である半導体装置の樹脂封止体を取り除いた模式的平面図、図２０は半導体装置の断面図である。
【００８４】
本実施形態７は、実施形態６において、中央のソースリード５を太くしたものである。ソースリード５のリードポスト５ａは多数のワイヤ１４を接続するため当然にして幅広であるが、リードポスト５ａから外れた封止体２から外部に突出する部分をも含み全体を他のリード（ドレインリード４，ゲートリード６）よりも幅広としてある。これにより、封止体２内の半導体チップ７で発生する熱を多数のワイヤ１４を介在させて太いソースリード５から外部に放散することができ、パワートランジスタ１の安定動作が可能になる。本実施形態７のパワートランジスタ１も実施形態６のパワートランジスタ１と同様の効果を有する。
【００８５】
（実施形態８）
図２１は本発明の他の実施形態（実施形態８）である半導体装置の樹脂封止体を取り除いた模式的平面図である。
【００８６】
本実施形態８は、実施形態１等と同様に制御電極リード（ゲートリード）及び第２電極リード（ソースリード）のリードポストに対して、第２電極パッド（ソース電極パッド）は近い位置にあり、制御電極パッド（ゲート電極パッド）は遠い位置にあるという技術思想のものである。
【００８７】
そして、さらに第２電極パッドを複数設けた場合、複数の第２電極パッドにおいて、リードポスト寄りの第２電極パッドは、リードポストに対して、制御電極パッドよりも近い位置にあるという技術思想のものである。
【００８８】
本実施形態８のパワートランジスタ１は、実施形態４のパワートランジスタ１において、ゲート電極パッド１２を四角形からなる半導体チップ７の左側の辺の途中部分に配置したものである。辺の途中にゲート電極パッド１２を設けるため、並列配置されるソース電極パッド１１ａ，１１ｂはその分短くなっている。
【００８９】
換言するならば、四角形からなる半導体チップ７の１辺はゲートリード６及びソースリード５の先端のリードポスト５ａ，６ａに対面している。そこで、この対面した辺に連なりかつ前記対面した辺に直交する左辺の途中部分にゲート電極パッド１２を位置させる。図２１に示すように、リードポスト５ａ，６ａに近いソース電極パッド１１ａの中心線からゲート電極パッド１２は距離ｍ程遠い位置に配置されている。しかし、この例では、リードポスト５ａ，６ａから遠い位置にあるソース電極パッド１１ｂに比較して、ゲート電極パッド１２はリードポスト５ａ，６ａに近くなっている。これにより、本実施形態８のパワートランジスタ１も実施形態１のパワートランジスタ１と同様の効果を有する。
【００９０】
（実施形態９）
図２２は本発明の他の実施形態（実施形態９）である半導体装置の模式的断面図である。本実施形態９は、実施形態１のパワートランジスタ１において、封止体２の端面から突出するドレインリード４，ソースリード５，ゲートリード６の３本のリードを、途中で折れ曲がるように成形し、先端は支持基板３の下面と略同じ高さに位置させて延在させた構造になっている。この先端の延在部分６０は、パワートランジスタ１を実装基板等に支持基板３を固定する際、３本のリードの先端の延在部分６０は実装基板に設けた配線との接続部分になる。実施形態９のパワートランジスタ１は面実装構造になっている。なお、ドレインリード４は支持基板３と同じ電位になることから、封止体２から突出する付け根部分で切断して実装基板には接続しない構造としてもよい。本実施形態８のパワートランジスタ１も実施形態１のパワートランジスタ１と同様の効果を有する。
【００９１】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。実施形態では、第１電極，第２電極，制御電極をそれぞれ電極とするパワーＭＯＳＦＥＴを半導体チップに組み込んだ例を示したが、組み込む素子としてはパワーバイポーラトランジスタ，ＩＧＢＴ等のトランジスタ、あるいはトランジスタを含むＩＣでもよい。本発明は少なくともＴＯ−２２０構造の半導体装置には適用できる。
【００９２】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）低オン抵抗の半導体装置を提供することができる。
（２）支持基板上により大きいサイズの半導体チップを固定できる半導体装置を提供することができ、高出力の半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態（実施形態１）である半導体装置の樹脂封止体を取り除いた模式的平面図である。
【図２】本実施形態１の半導体装置の断面図である。
【図３】本実施形態１の半導体装置に組み込まれる半導体チップの模式的平面図である。
【図４】図３のＡ−Ａ線に沿う断面図である。
【図５】ゲートパッドをチップのコーナに配置した状態を示すチップの一部を示す平面図である。
【図６】ゲートパッドをチップの辺の途中に配置した状態を示すチップの一部を示す平面図である。
【図７】本実施形態１の半導体装置の製造において、チップを固定したリードフレームを示す平面図である。
【図８】本実施形態１の半導体装置の製造において、ワイヤを接続したリードフレームを示す平面図である。
【図９】本発明の他の実施形態（実施形態２）である半導体装置の樹脂封止体を取り除いた模式的平面図である。
【図１０】本実施形態２の半導体装置の断面図である。
【図１１】本発明の他の実施形態（実施形態３）である半導体装置の樹脂封止体を取り除いた模式的平面図である。
【図１２】本実施形態３の半導体装置の断面図である。
【図１３】本発明の他の実施形態（実施形態４）である半導体装置の樹脂封止体を取り除いた模式的平面図である。
【図１４】本発明の他の実施形態（実施形態５）である半導体装置の樹脂封止体を取り除いた模式的平面図である。
【図１５】本実施形態５の半導体装置の断面図である。
【図１６】本実施形態５の半導体装置の製造で使用するリードフレームの平面図である。
【図１７】本発明の他の実施形態（実施形態６）である半導体装置の樹脂封止体を取り除いた模式的平面図である。
【図１８】本実施形態６の半導体装置の断面図である。
【図１９】本発明の他の実施形態（実施形態７）である半導体装置の樹脂封止体を取り除いた模式的平面図である。
【図２０】本実施形態７の半導体装置の断面図である。
【図２１】本発明の他の実施形態（実施形態８）である半導体装置の樹脂封止体を取り除いた模式的平面図である。
【図２２】本発明の他の実施形態（実施形態９）である半導体装置の模式的断面図である。
【図２３】従来の半導体装置の模式的平面図である。
【図２４】図２３に示す半導体装置の側面図である。
【図２５】本発明に先立って検討した半導体装置の樹脂封止体を取り除いた模式的平面図である。
【図２６】図２５に示す半導体装置の断面図である。
【符号の説明】
１…半導体装置（パワートランジスタ）、２…封止体（パッケージ）、３…支持基板（ヘッダ）、４…第１電極リード（ドレインリード）、５…第２電極リード（ソースリード）、５ａ，６ａ…リードポスト、６…制御電極リード（ゲートリード）、７…半導体チップ、８…取付用孔、９…孔、１０…第１電極（ドレイン電極）、１１…第２電極（ソース電極）パッド、１２…制御電極（ゲート電極）パッド、１４，１５…ワイヤ、２０…シリコン半導体基板、２１…エピタキシャル層、２２…チャネル（ｃｈ）層、２３…ウエル層、２５…トレンチ（溝）、２６…ポリシリコンゲート層、２７…ゲート絶縁膜、２８…ｐ＋領域、２９…ソース領域、３２…絶縁膜、３３…ソース電極、３４…厚い絶縁膜、３５…周辺ゲート配線、３６…ゲート電極配線、３７…ガードリング、３８…ガードリングコンタクト、３９…チャネルストッパ、４０…絶縁膜、４１…Ｖ溝枠、４２…押し潰し部分、４５…リードフレーム、４６…単位リードフレーム、４７…ダム、４８…枠片、４９…ガイド孔、５０…連結部、５２…導体板、５３…リボン・ストラップ、５４…金属板、５５…接着材、６０…延在部分、９０…半導体装置（パッケージ）、９１…支持基板（ヘッダ）、９２…封止体、９３…ゲートリード、９４…ドレインリード、９５…ソースリード、９６…取付孔、９７…半導体チップ、９８…Ｖ溝枠、９９…ゲート電極パッド、１００…ソース電極パッド、１０１，１０２…ワイヤ。

Claims (37)

  1. 絶縁性樹脂からなる封止体と、
    前記封止体によって少なくとも一部が被われ下面が前記封止体から露出しかつ第１電極になる金属製の支持基板と、
    前記支持基板に連なり前記封止体の一側面から突出する第１電極リードと、
    前記封止体の前記一側面から突出し、前記第１電極リードと並んで延在する第２電極リード及び制御電極リードと、
    前記封止体に被われるとともに下面に第１電極を有し上面に第２電極パッドと制御電極パッドを有し下面が導電性の接合材を介して前記支持基板に固定される半導体チップと、
    前記封止体内に位置し前記第２電極パッドと前記第２電極リードを電気的に接続する接続手段と、
    前記封止体内に位置し前記制御電極パッドと前記制御電極リードを電気的に接続する接続手段とを有し、
    前記制御電極リード及び前記第２電極リードに対して、前記制御電極パッドは、前記第２電極パッドより遠い位置にあることを特徴とする半導体装置。
  2. 前記半導体チップは四角形であり、その１辺が前記制御電極リード及び前記第２電極リードの先端のリードポストに対面し、前記対面した辺の反対側の辺に連なる前記半導体チップの１コーナ部分に前記制御電極パッドが位置していることを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体チップは四角形であり、その１辺が前記制御電極リード及び前記第２電極リードの先端のリードポストに対面し、前記対面した辺に連なりかつ前記対面した辺に直交する辺の途中部分に前記制御電極パッドが位置していることを特徴とする請求項１に記載の半導体装置。
  4. 前記接続手段は導電性のワイヤからなり、前記前記第２電極パッドと前記第２電極リードは複数本のワイヤで接続されるとともに、該ワイヤは前記制御電極パッドと前記制御電極リードを接続するワイヤよりも太いワイヤであることを特徴とする請求項１に記載の半導体装置。
  5. 前記第２電極リードの幅は他のリードの幅よりも広くなっていることを特徴とする請求項１に記載の半導体装置。
  6. 前記第１電極リードは中央に位置し、該第１電極リードの一側に前記制御電極リードが位置し、該第１電極リードの他側に前記第２電極リードが位置することを特徴とする請求項１に記載の半導体装置。
  7. 前記第２電極リードは中央に位置し、該第２電極リードの一側に前記制御電極リードが位置し、該第２電極リードの他側に前記第１電極リードが位置することを特徴とする請求項１に記載の半導体装置。
  8. 前記第２電極パッドは複数設けられ、かつ各第２電極パッドと前記第２電極リードは前記接続手段によって電気的に接続されていることを特徴とする請求項１に記載の半導体装置。
  9. 前記第２電極パッドは前記各リードの延在方向に沿って複数設けられ、前記第２電極リードに接続される前記接続手段は前記複数の前記第２電極パッドにそれぞれ接続されるステッチボンディング構成になっていることを特徴とする請求項８に記載の半導体装置。
  10. 前記第２電極パッドは前記各リードの延在方向に交差する方向に沿って千鳥足跡状に複数設けられていることを特徴とする請求項８に記載の半導体装置。
  11. 前記第２電極パッドと前記第２電極リードを接続する前記接続手段は導体板であり、
    前記制御電極パッドと前記制御電極リードを接続する前記接続手段はワイヤであることを特徴とする請求項１に記載の半導体装置。
  12. 前記導体板は可撓性のリボン・ストラップからなり、超音波ボンディング接続によって前記第２電極パッド及び前記第２電極リードに接続されていることを特徴とする請求項１１に記載の半導体装置。
  13. 前記導体板は所定形状に成形された金属板からなり、接着材によって前記第２電極パッド及び前記第２電極リードに接続されていることを特徴とする請求項１１に記載の半導体装置。
  14. 前記封止体から突出するリードにおいて、
    前記第２電極リード及び前記制御電極リードは途中で折れ曲がり先端は前記支持基板と同じ高さに位置して延在する面実装構造になり、
    前記支持基板に連なる前記第１電極リードは前記封止体の近傍で切断されて電極として使用されないリード、または前記第２電極リード及び前記制御電極リードと同様構成の面実装構造になっていることを特徴とする請求項１に記載の半導体装置。
  15. 前記半導体チップには第１電極，第２電極，制御電極をそれぞれ電極とするパワーＭＯＳＦＥＴ，パワーバイポーラトランジスタ，ＩＧＢＴのうちのいずれかのトランジスタを有することを特徴とする請求項１に記載の半導体装置。
  16. 前記半導体チップには電界効果トランジスタが組み込まれ、前記第１電極リードはドレインリード、前記制御電極リードはゲートリード、前記第２電極リードはソースリードであることを特徴とする請求項１に記載の半導体装置。
  17. 絶縁性樹脂からなる封止体と、
    前記封止体によって少なくとも一部が被われ下面が前記封止体から露出しかつ第１電極になる金属製の支持基板と、
    前記支持基板に連なり前記封止体の一側面から突出する第１電極リードと、
    前記封止体の前記一側面から突出し、前記第１電極リードと並んで延在する第２電極リード及び制御電極リードと、
    前記封止体に被われるとともに下面に第１電極を有し上面に第２電極パッドと制御電極パッドを有し下面が導電性の接合材を介して前記支持基板に固定される半導体チップと、
    前記封止体内に位置し前記第２電極パッドと前記第２電極リードを電気的に接続する接続手段と、
    前記封止体内に位置し前記制御電極パッドと前記制御電極リードを電気的に接続する接続手段とを有し、
    前記第２電極パッドは複数設けられ、
    前記複数の前記第２電極パッドにおいて、
    前記制御電極リード及び前記第２電極リード寄りの前記第２電極パッドは、前記制御電極リード及び前記第２電極リードに対して、前記制御電極パッドよりも近い位置にあることを特徴とする半導体装置。
  18. 前記半導体チップは四角形であり、その１辺が前記制御電極リード及び前記第２電極リードの先端のリードポストに対面し、前記対面した辺に連なりかつ前記対面した辺に直交する辺の途中部分に前記制御電極パッドが位置していることを特徴とする請求項１７に記載の半導体装置。
  19. 前記接続手段は導電性のワイヤからなり、前記前記第２電極パッドと前記第２電極リードは複数本のワイヤで接続されるとともに、該ワイヤは前記制御電極パッドと前記制御電極リードを接続するワイヤよりも太いワイヤであることを特徴とする請求項１７に記載の半導体装置。
  20. 前記第２電極リードの幅は他のリードの幅よりも広くなっていることを特徴とする請求項１７に記載の半導体装置。
  21. 前記第１電極リードは中央に位置し、該第１電極リードの一側に前記制御電極リードが位置し、該第１電極リードの他側に前記第２電極リードが位置することを特徴とする請求項１７に記載の半導体装置。
  22. 前記第２電極リードは中央に位置し、該第２電極リードの一側に前記制御電極リードが位置し、該第２電極リードの他側に前記第１電極リードが位置することを特徴とする請求項１７に記載の半導体装置。
  23. 前記第２電極パッドは複数設けられ、かつ各第２電極パッドと前記第２電極リードは前記接続手段によって電気的に接続されていることを特徴とする請求項１７に記載の半導体装置。
  24. 前記第２電極パッドは前記各リードの延在方向に沿って複数設けられ、前記第２電極リードに接続される前記接続手段は前記複数の前記第２電極パッドにそれぞれ接続されるステッチボンディング構成になっていることを特徴とする請求項１７に記載の半導体装置。
  25. 前記第２電極パッドは前記各リードの延在方向に交差する方向に沿って千鳥足跡状に複数設けられていることを特徴とする請求項１７に記載の半導体装置。
  26. 前記第２電極パッドと前記第２電極リードを接続する前記接続手段は導体板であり、
    前記制御電極パッドと前記制御電極リードを接続する前記接続手段はワイヤであることを特徴とする請求項１７に記載の半導体装置。
  27. 前記導体板は可撓性のリボン・ストラップからなり、超音波ボンディング接続によって前記第２電極パッド及び前記第２電極リードに接続されていることを特徴とする請求項１７に記載の半導体装置。
  28. 前記導体板は所定形状に成形された金属板からなり、接着材によって前記第２電極パッド及び前記第２電極リードに接続されていることを特徴とする請求項１７に記載の半導体装置。
  29. 前記封止体から突出するリードにおいて、
    前記第２電極リード及び前記制御電極リードは途中で折れ曲がり先端は前記支持基板と同じ高さに位置して延在する面実装構造になり、
    前記支持基板に連なる前記第１電極リードは前記封止体の近傍で切断されて電極として使用されないリード、または前記第２電極リード及び前記制御電極リードと同様構成の面実装構造になっていることを特徴とする請求項１７に記載の半導体装置。
  30. 前記半導体チップには第１電極，第２電極，制御電極をそれぞれ電極とするパワーＭＯＳＦＥＴ，パワーバイポーラトランジスタ，ＩＧＢＴのうちのいずれかのトランジスタを有することを特徴とする請求項１７に記載の半導体装置。
  31. 前記半導体チップには電界効果トランジスタが組み込まれ、前記第１電極リードはドレインリード、前記制御電極リードはゲートリード、前記第２電極リードはソースリードであることを特徴とする請求項１７に記載の半導体装置。
  32. パターニングされかつ一部で１段屈曲させた一枚の金属板からなり、第１電極を構成するとともに半導体チップが固定される支持基板と、前記支持基板を先端に支持する第１電極リードと、前記第１電極リードと並んで延在する第２電極リード及び制御電極リードを有するリードフレームを用意する工程と、
    下面に第１電極を有し上面に第２電極パッドと制御電極パッドを有する四角形の半導体チップを用意する工程と、
    前記半導体チップをその第１電極部分で導電性の接合材を介して前記支持基板上に固定する工程と、
    前記半導体チップの第２電極パッドと前記第２電極リードを接続手段で電気的に接続するとともに、前記半導体チップの制御電極パッドと前記制御電極リードを接続手段で電気的に接続する工程と、
    前記半導体チップ，前記接続手段，第２電極リードおよび制御電極リードの一部を絶縁性樹脂で封止して封止体で被う工程と、
    前記リードフレームの不要部分を切断除去するとともにリードを挿入実装構造または面実装構造に形成する工程とを有する半導体装置の製造方法であって、
    前記半導体チップの形成においては、前記制御電極リード及び前記第２電極リードに対して、前記第２電極パッドが近い位置にあり、前記制御電極パッドが遠い位置になるように前記第２電極パッド及び前記制御電極パッドを形成し、
    前記支持基板に前記半導体チップを固定する際、前記制御電極リード及び前記第２電極リードに対して、前記第２電極パッドが近い位置にあり、前記制御電極パッドが遠い位置にあるような状態で固定し、
    前記接続手段の接続においては、前記第２電極パッドと前記第２電極リードを前記接続手段で接続した後に、前記制御電極パッドと前記制御電極リードを前記接続手段で接続することを特徴とする半導体装置の製造方法。
  33. 前記四角形の半導体チップの形成において、その１辺が前記制御電極リード及び前記第２電極リードの先端のリードポストに対面させた場合、前記対面した辺の反対側の辺に連なる前記半導体チップの１コーナ部分に前記制御電極パッドを形成することを特徴とする請求項３２に記載の半導体装置の製造方法。
  34. 前記接続手段として導電性のワイヤを使用し、前記第２電極パッドと前記第２電極リードの接続には前記制御電極パッドと前記制御電極リードを接続するワイヤの本数よりも多い本数で接続し、かつ前記第２電極パッドと前記第２電極リードの接続に用いるワイヤは前記前記制御電極パッドと前記制御電極リードを接続するワイヤよりも太いワイヤを使用することを特徴とする請求項３２に記載の半導体装置の製造方法。
  35. 前記第２電極パッドと前記第２電極リードを導体板で接続し、
    前記制御電極パッドと前記制御電極リードをワイヤで接続することを特徴とする請求項３２に記載の半導体装置の製造方法。
  36. 前記導体板として可撓性のリボンを使用し、超音波ボンディング接続によって前記第２電極パッド及び前記第２電極リードに接続することを特徴とする請求項３５に記載の半導体装置の製造方法。
  37. 前記導体板として所定形状に成形した金属板を使用し、接着材によって前記第２電極パッド及び前記第２電極リードに接続することを特徴とする請求項３５に記載の半導体装置の製造方法。
JP2003187377A 2003-06-30 2003-06-30 半導体装置およびその製造方法 Expired - Lifetime JP4248953B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2003187377A JP4248953B2 (ja) 2003-06-30 2003-06-30 半導体装置およびその製造方法
US10/823,734 US7084491B2 (en) 2003-06-30 2004-04-14 Semiconductor device
US11/450,333 US7541672B2 (en) 2003-06-30 2006-06-12 Semiconductor device
US12/453,043 US7800215B2 (en) 2003-06-30 2009-04-28 Semiconductor device
US12/805,113 US8304890B2 (en) 2003-06-30 2010-07-13 Semiconductor device
US13/628,899 US8796838B2 (en) 2003-06-30 2012-09-27 Semiconductor device
US14/331,289 US9165901B2 (en) 2003-06-30 2014-07-15 Semiconductor device
US14/845,357 US9824996B2 (en) 2003-06-30 2015-09-04 Semiconductor device having low on resistance
US15/816,568 US20180090463A1 (en) 2003-06-30 2017-11-17 Semiconductor device having low on resistance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003187377A JP4248953B2 (ja) 2003-06-30 2003-06-30 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008030458A Division JP4746061B2 (ja) 2008-02-12 2008-02-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2005026294A true JP2005026294A (ja) 2005-01-27
JP4248953B2 JP4248953B2 (ja) 2009-04-02

Family

ID=33535477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003187377A Expired - Lifetime JP4248953B2 (ja) 2003-06-30 2003-06-30 半導体装置およびその製造方法

Country Status (2)

Country Link
US (8) US7084491B2 (ja)
JP (1) JP4248953B2 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310508A (ja) * 2005-04-28 2006-11-09 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2006319079A (ja) * 2005-05-12 2006-11-24 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2008294384A (ja) * 2007-04-27 2008-12-04 Renesas Technology Corp 半導体装置
JP2010267789A (ja) * 2009-05-14 2010-11-25 Renesas Electronics Corp 半導体装置
JP2012129393A (ja) * 2010-12-16 2012-07-05 Shindengen Electric Mfg Co Ltd 半導体装置
KR101399481B1 (ko) 2006-02-13 2014-05-27 페어차일드 세미컨덕터 코포레이션 배터리 전력 제어를 위한 멀티 칩 모듈
JP2014158000A (ja) * 2013-02-18 2014-08-28 Shindengen Electric Mfg Co Ltd リードフレーム、半導体装置、及び、半導体装置の製造方法
JP2016072376A (ja) * 2014-09-29 2016-05-09 ルネサスエレクトロニクス株式会社 半導体装置
WO2018159018A1 (ja) * 2017-03-01 2018-09-07 住友電気工業株式会社 半導体装置
JP2018527762A (ja) * 2015-09-01 2018-09-20 マコム テクノロジー ソリューションズ ホールディングス， インコーポレイテッドＭａｃｏｍ Ｔｅｃｈｎｏｌｏｇｙ Ｓｏｌｕｔｉｏｎｓ Ｈｏｌｄｉｎｇｓ， Ｉｎｃ． エアキャビティパッケージ
US10504869B2 (en) 2016-09-30 2019-12-10 Renesas Electronics Corporation Semiconductor device
US10672687B2 (en) 2016-07-14 2020-06-02 Sumitomo Electric Industries, Ltd. Semiconductor device
JP2020155704A (ja) * 2019-03-22 2020-09-24 三菱電機株式会社 半導体装置
WO2020235410A1 (ja) * 2019-05-20 2020-11-26 ローム株式会社 半導体装置
JP2020205380A (ja) * 2019-06-18 2020-12-24 株式会社東芝 半導体装置
JP2021068781A (ja) * 2019-10-21 2021-04-30 富士電機株式会社 半導体装置
CN113169163A (zh) * 2019-06-12 2021-07-23 富士电机株式会社 半导体装置

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4248953B2 (ja) * 2003-06-30 2009-04-02 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2006032871A (ja) * 2004-07-22 2006-02-02 Toshiba Corp 半導体装置
US7375424B2 (en) * 2005-05-03 2008-05-20 International Rectifier Corporation Wirebonded device packages for semiconductor devices having elongated electrodes
WO2007010315A2 (en) * 2005-07-20 2007-01-25 Infineon Technologies Ag Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
DE102005039940B4 (de) * 2005-08-24 2009-07-02 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Bondverbindung der Leistungshalbleiterbauelemente
US7791182B2 (en) * 2005-09-27 2010-09-07 Infineon Technologies Ag Semiconductor component having maximized bonding areas of electrically conductive members connected to semiconductor device and connected to leadframe and method of producing
KR20080065153A (ko) 2007-01-08 2008-07-11 페어차일드코리아반도체 주식회사 메탈 태브 다이 접착 패들（ｄａｐ）을 구비한 파워소자패키지 및 그 패키지 제조방법
TW200903806A (en) * 2007-07-11 2009-01-16 Promos Technologies Inc Power MOSFET structure and manufacturing method for the same
US7800207B2 (en) * 2007-10-17 2010-09-21 Fairchild Semiconductor Corporation Method for connecting a die attach pad to a lead frame and product thereof
US7965126B2 (en) 2008-02-12 2011-06-21 Transphorm Inc. Bridge circuits and their components
JP5561922B2 (ja) 2008-05-20 2014-07-30 三菱電機株式会社 パワー半導体装置
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
JP5083229B2 (ja) * 2009-01-21 2012-11-28 三菱電機株式会社 高周波半導体装置
JP4865829B2 (ja) * 2009-03-31 2012-02-01 シャープ株式会社 半導体装置およびその製造方法
US20110075392A1 (en) * 2009-09-29 2011-03-31 Astec International Limited Assemblies and Methods for Directly Connecting Integrated Circuits to Electrically Conductive Sheets
US8138529B2 (en) 2009-11-02 2012-03-20 Transphorm Inc. Package configurations for low EMI circuits
US8816497B2 (en) * 2010-01-08 2014-08-26 Transphorm Inc. Electronic devices and components for high efficiency power circuits
US8624662B2 (en) 2010-02-05 2014-01-07 Transphorm Inc. Semiconductor electronic components and circuits
JP5719167B2 (ja) * 2010-12-28 2015-05-13 ルネサスエレクトロニクス株式会社 半導体装置
US8786327B2 (en) 2011-02-28 2014-07-22 Transphorm Inc. Electronic components with reactive filters
US8643176B2 (en) * 2011-07-27 2014-02-04 Infineon Technologies Ag Power semiconductor chip having two metal layers on one face
WO2013047533A1 (ja) * 2011-09-29 2013-04-04 シャープ株式会社 半導体装置
US9209176B2 (en) 2011-12-07 2015-12-08 Transphorm Inc. Semiconductor modules and methods of forming the same
JP2013149779A (ja) * 2012-01-19 2013-08-01 Semiconductor Components Industries Llc 半導体装置
US8803185B2 (en) * 2012-02-21 2014-08-12 Peiching Ling Light emitting diode package and method of fabricating the same
US8648643B2 (en) 2012-02-24 2014-02-11 Transphorm Inc. Semiconductor power modules and devices
US8803246B2 (en) 2012-07-16 2014-08-12 Transphorm Inc. Semiconductor electronic components with integrated current limiters
DE102012019391A1 (de) * 2012-10-02 2014-04-03 Infineon Technologies Ag Leitungshalbleitergehäuse mit redundanter Funktionalität
US10068834B2 (en) * 2013-03-04 2018-09-04 Cree, Inc. Floating bond pad for power semiconductor devices
US9059076B2 (en) 2013-04-01 2015-06-16 Transphorm Inc. Gate drivers for circuits based on semiconductor devices
WO2015006111A1 (en) 2013-07-09 2015-01-15 Transphorm Inc. Multilevel inverters and their components
CN103617971A (zh) * 2013-11-08 2014-03-05 张轩 一种便于注塑的引线框架
CN103617977A (zh) * 2013-11-08 2014-03-05 张轩 一种大功率塑封引线框架
CN104051402A (zh) * 2014-05-23 2014-09-17 沈健 一种局部镀银的引线框架
CN104051403A (zh) * 2014-07-02 2014-09-17 沈健 一种局部镀银的引线框架
US9543940B2 (en) 2014-07-03 2017-01-10 Transphorm Inc. Switching circuits having ferrite beads
CN104051404A (zh) * 2014-07-08 2014-09-17 沈健 一种局部镀银的引线框架
US9590494B1 (en) 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
JP6327564B2 (ja) * 2014-11-12 2018-05-23 パナソニックＩｐマネジメント株式会社 半導体デバイス
JP6462367B2 (ja) 2015-01-13 2019-01-30 ルネサスエレクトロニクス株式会社 半導体装置
DE102015102041A1 (de) * 2015-02-12 2016-08-18 Danfoss Silicon Power Gmbh Leistungsmodul
US10200030B2 (en) 2015-03-13 2019-02-05 Transphorm Inc. Paralleling of switching devices for high power circuits
TWI666754B (zh) * 2015-09-18 2019-07-21 財團法人工業技術研究院 半導體封裝結構
US20170084521A1 (en) 2015-09-18 2017-03-23 Industrial Technology Research Institute Semiconductor package structure
CN106992125A (zh) * 2016-01-21 2017-07-28 江苏海德半导体有限公司 一种环保型串式中心进胶塑封工艺
CN106298722B (zh) * 2016-09-26 2019-10-11 无锡新洁能股份有限公司 一种大电流功率半导体器件的封装结构及制造方法
WO2018061711A1 (ja) * 2016-09-27 2018-04-05 パナソニックＩｐマネジメント株式会社 半導体装置および製造方法
US10319648B2 (en) 2017-04-17 2019-06-11 Transphorm Inc. Conditions for burn-in of high power semiconductors
US10199303B1 (en) 2017-08-07 2019-02-05 Nxp Usa, Inc. Molded air cavity packages and methods for the production thereof
DE112019001917T5 (de) * 2018-04-11 2020-12-24 Rohm Co., Ltd. Halbleiterbauteil
CN110858574A (zh) * 2018-08-22 2020-03-03 珠海格力电器股份有限公司 一种超薄芯片的封装结构
CN110911376A (zh) * 2018-09-14 2020-03-24 珠海格力电器股份有限公司 一种半导体芯片封装件及其制造方法
US11927431B1 (en) 2018-12-11 2024-03-12 Northrop Grumman Systems Corporation Firing switch for compact capacitive discharge unit
TWI726313B (zh) * 2019-04-30 2021-05-01 作同 柯 功率半導體
US11581632B1 (en) 2019-11-01 2023-02-14 Northrop Grumman Systems Corporation Flexline wrap antenna for projectile
JP2023044582A (ja) * 2021-09-17 2023-03-30 株式会社東芝 半導体装置
CN117116773B (zh) * 2023-08-21 2024-09-27 黄山市振亿电子有限公司 一种连体控制极成型工艺

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631805A (en) * 1981-03-23 1986-12-30 Motorola Inc. Semiconductor device including plateless package fabrication method
JP2714037B2 (ja) 1988-09-26 1998-02-16 株式会社日立製作所 半導体装置
JPH0770642B2 (ja) 1989-03-30 1995-07-31 三菱電機株式会社 半導体装置
JPH03232246A (ja) 1989-12-12 1991-10-16 Fuji Electric Co Ltd 半導体装置
JPH05166984A (ja) 1991-12-16 1993-07-02 Hitachi Ltd 半導体装置
JP2807396B2 (ja) 1993-05-25 1998-10-08 ローム株式会社 半導体装置
JP3485655B2 (ja) 1994-12-14 2004-01-13 株式会社ルネサステクノロジ 複合型ｍｏｓｆｅｔ
US5530284A (en) 1995-03-06 1996-06-25 Motorola, Inc. Semiconductor leadframe structure compatible with differing bond wire materials
WO1998021751A2 (de) 1996-11-11 1998-05-22 Siemens Aktiengesellschaft Optimierung der leistungsverbindung zwischen chip und leiterrahmen für leistungsschalter
JP3675603B2 (ja) 1997-03-19 2005-07-27 株式会社ルネサス東日本セミコンダクタ 半導体装置
US6476481B2 (en) 1998-05-05 2002-11-05 International Rectifier Corporation High current capacity semiconductor device package and lead frame with large area connection posts and modified outline
JP2000049184A (ja) 1998-05-27 2000-02-18 Hitachi Ltd 半導体装置およびその製造方法
US6040626A (en) 1998-09-25 2000-03-21 International Rectifier Corp. Semiconductor package
JP2001068498A (ja) 1999-08-27 2001-03-16 Toshiba Corp 半導体装置
JP2001351929A (ja) * 2000-06-09 2001-12-21 Hitachi Ltd 半導体装置およびその製造方法
GB0018643D0 (en) 2000-07-31 2000-09-13 Koninkl Philips Electronics Nv Semiconductor devices
JP3602453B2 (ja) * 2000-08-31 2004-12-15 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2003110077A (ja) * 2001-10-02 2003-04-11 Mitsubishi Electric Corp 半導体装置
JP4010792B2 (ja) 2001-10-19 2007-11-21 株式会社ルネサステクノロジ 半導体装置
US7183616B2 (en) 2002-03-31 2007-02-27 Alpha & Omega Semiconductor, Ltd. High speed switching MOSFETS using multi-parallel die packages with/without special leadframes
JP2004079760A (ja) 2002-08-19 2004-03-11 Nec Electronics Corp 半導体装置及びその組立方法
US6906386B2 (en) 2002-12-20 2005-06-14 Advanced Analogic Technologies, Inc. Testable electrostatic discharge protection circuits
US20040217488A1 (en) 2003-05-02 2004-11-04 Luechinger Christoph B. Ribbon bonding
JP4248953B2 (ja) * 2003-06-30 2009-04-02 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4842118B2 (ja) * 2006-01-24 2011-12-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2008294384A (ja) * 2007-04-27 2008-12-04 Renesas Technology Corp 半導体装置
JP5166984B2 (ja) 2008-06-11 2013-03-21 ライト工業株式会社 遮水壁の構築方法

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310508A (ja) * 2005-04-28 2006-11-09 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2006319079A (ja) * 2005-05-12 2006-11-24 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
KR101399481B1 (ko) 2006-02-13 2014-05-27 페어차일드 세미컨덕터 코포레이션 배터리 전력 제어를 위한 멀티 칩 모듈
JP2008294384A (ja) * 2007-04-27 2008-12-04 Renesas Technology Corp 半導体装置
JP2010267789A (ja) * 2009-05-14 2010-11-25 Renesas Electronics Corp 半導体装置
US8222651B2 (en) 2009-05-14 2012-07-17 Renesas Electronics Corporation Semiconductor device
US8629467B2 (en) 2009-05-14 2014-01-14 Renesas Electronics Corporation Semiconductor device
JP2012129393A (ja) * 2010-12-16 2012-07-05 Shindengen Electric Mfg Co Ltd 半導体装置
JP2014158000A (ja) * 2013-02-18 2014-08-28 Shindengen Electric Mfg Co Ltd リードフレーム、半導体装置、及び、半導体装置の製造方法
JP2016072376A (ja) * 2014-09-29 2016-05-09 ルネサスエレクトロニクス株式会社 半導体装置
JP7049611B2 (ja) 2015-09-01 2022-04-07 マコム テクノロジー ソリューションズ ホールディングス， インコーポレイテッド エアキャビティパッケージ
JP2018527762A (ja) * 2015-09-01 2018-09-20 マコム テクノロジー ソリューションズ ホールディングス， インコーポレイテッドＭａｃｏｍ Ｔｅｃｈｎｏｌｏｇｙ Ｓｏｌｕｔｉｏｎｓ Ｈｏｌｄｉｎｇｓ， Ｉｎｃ． エアキャビティパッケージ
US10672687B2 (en) 2016-07-14 2020-06-02 Sumitomo Electric Industries, Ltd. Semiconductor device
US10854535B2 (en) 2016-07-14 2020-12-01 Sumitomo Electric Industries, Ltd. Semiconductor device
US10504869B2 (en) 2016-09-30 2019-12-10 Renesas Electronics Corporation Semiconductor device
JPWO2018159018A1 (ja) * 2017-03-01 2019-12-26 住友電気工業株式会社 半導体装置
WO2018159018A1 (ja) * 2017-03-01 2018-09-07 住友電気工業株式会社 半導体装置
JP2020155704A (ja) * 2019-03-22 2020-09-24 三菱電機株式会社 半導体装置
JP7188210B2 (ja) 2019-03-22 2022-12-13 三菱電機株式会社 半導体装置
WO2020235410A1 (ja) * 2019-05-20 2020-11-26 ローム株式会社 半導体装置
US11990392B2 (en) 2019-05-20 2024-05-21 Rohm Co., Ltd. Semiconductor device
JP7485662B2 (ja) 2019-05-20 2024-05-16 ローム株式会社 半導体装置
CN113169163A (zh) * 2019-06-12 2021-07-23 富士电机株式会社 半导体装置
JP7222822B2 (ja) 2019-06-18 2023-02-15 株式会社東芝 半導体装置
US11688711B2 (en) 2019-06-18 2023-06-27 Kabushiki Kaisha Toshiba Semiconductor device having second connector that overlaps a part of first connector
JP2020205380A (ja) * 2019-06-18 2020-12-24 株式会社東芝 半導体装置
JP7380071B2 (ja) 2019-10-21 2023-11-15 富士電機株式会社 半導体装置
JP2021068781A (ja) * 2019-10-21 2021-04-30 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20140332866A1 (en) 2014-11-13
US9824996B2 (en) 2017-11-21
US20040262720A1 (en) 2004-12-30
US20130020715A1 (en) 2013-01-24
US20150380378A1 (en) 2015-12-31
US7541672B2 (en) 2009-06-02
US20180090463A1 (en) 2018-03-29
US20060226532A1 (en) 2006-10-12
JP4248953B2 (ja) 2009-04-02
US8796838B2 (en) 2014-08-05
US9165901B2 (en) 2015-10-20
US7084491B2 (en) 2006-08-01
US20090236728A1 (en) 2009-09-24
US8304890B2 (en) 2012-11-06
US20100276798A1 (en) 2010-11-04
US7800215B2 (en) 2010-09-21

Similar Documents

Publication Publication Date Title
JP4248953B2 (ja) 半導体装置およびその製造方法
JP4746061B2 (ja) 半導体装置
US7763967B2 (en) Semiconductor device with surface mounting terminals
JP4294405B2 (ja) 半導体装置
US8629467B2 (en) Semiconductor device
JP2008294384A (ja) 半導体装置
JP2009147103A (ja) 半導体装置およびその製造方法
JP5271778B2 (ja) 半導体装置の製造方法
JP2013016837A (ja) 半導体装置
JP5665206B2 (ja) 半導体装置
JP2005243685A (ja) 半導体装置
JP2015019115A (ja) 半導体装置
JP2005101293A (ja) 半導体装置
JP5388235B2 (ja) 半導体装置
JP2016040839A (ja) 半導体装置の製造方法
JP5512845B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4248953

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140123

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term