JP2014158000A - リードフレーム、半導体装置、及び、半導体装置の製造方法 - Google Patents
リードフレーム、半導体装置、及び、半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2014158000A JP2014158000A JP2013029498A JP2013029498A JP2014158000A JP 2014158000 A JP2014158000 A JP 2014158000A JP 2013029498 A JP2013029498 A JP 2013029498A JP 2013029498 A JP2013029498 A JP 2013029498A JP 2014158000 A JP2014158000 A JP 2014158000A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- main body
- frame
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】長手方向に延びて形成されると共に、長手方向に直交する幅方向に間隔をあけて配列されて半導体装置のリードを構成する複数のリード本体部12と、リード本体部12の長手方向の中途部に接続されて複数のリード本体部12を一体に連結する枠体部13と、互いに隣り合う二つのリード本体部12の長手方向の他端部24に一体に形成されるリード拡幅部15と、を備えるリードフレーム1を提供する。
【選択図】図2
Description
しかしながら、従来のリードフレームでは、全てのリードの太さ(幅寸法)が同一に設定されているため、半導体装置の仕様に合わせて個別にリードフレームを用意する必要がある。すなわち、リードフレームの汎用性が低い、という問題がある。
以下、図1〜12を参照して本発明の第一実施形態について説明する。
図1〜3に示すように、この実施形態に係るリードフレーム1は、後述する樹脂封止型の半導体装置30(図4〜12参照)の製造に使用するものであり、銅板等のように導電性を有する板材にプレス加工等を施すことで得られる。
このリードフレーム1は、ダイパッド11、リード本体部12、枠体部13、支持用リード14、リード拡幅部15を備えている。
また、本実施形態のダイパッド11は、板厚の大きい厚板部21と、厚板部21よりも厚さ寸法の小さい薄板部22を有している。前述した搭載面11aは厚板部21に形成されている。厚板部21の厚さ寸法は、リード本体部12、枠体部13、支持用リード14、リード拡幅部15よりも大きく設定されている。
薄板部22は、リード本体部12が隣り合せて配されるダイパッド11の一端と反対側に位置するダイパッド11の他端をなしている。この薄板部22は、搭載面11aよりも高さ位置を低く設定した段差面11cを有する。
なお、図示例では、各リード本体部12の一端部23が他端部24よりも幅広に設定されているが、これに限ることはない。例えばリード本体部12の一端部23及び他端部24が同一の幅寸法に設定されてもよい。
なお、図示例のリード拡幅部15は、枠体部13の連結部分13Aにも一体に連結されているが、例えば連結されずに枠体部13との間に間隔をあけて配されてもよい。
さらに、各リード本体部12の他端部24とリード拡幅部15との接続部分には、リードフレーム1の厚さ方向に貫通する切欠孔27が形成されている。この切欠孔27は、前述の凹所26に対してリード本体部12の他端部24の延出方向基端側に間隔をあけて配されている。この切欠孔27により、各リード本体部12の他端部24の延出方向基端部が、リード拡幅部15に対して間隔をあけて配される。
すなわち、本実施形態のリードフレーム1では、リード拡幅部15が、各リード本体部12の他端部24の延出方向中途部のみに接続されている。
また、本実施形態のリードフレーム1には、互いに隣り合うダイパッド11の他端同士を連結する連結部16が形成されている。これにより、各ダイパッド11の両端が枠体部13及び連結部16によって支持され、リードフレーム1の剛性が高められている。
まず、図3〜6を参照して第一の半導体装置30Aを製造する方法について説明する。
第一の半導体装置30Aを製造する際には、はじめに、上記構成のリードフレーム1を用意する(フレーム準備工程)。また、フレーム準備工程では、支持用リード14を折り曲げることで、ダイパッド11の搭載面11aがリード本体部12よりも下方に位置するようにダイパッド11をその厚さ方向にずらすダウンセット加工を実施する(図3参照)。
そして、このめっき工程後に、リードフレーム1の各部を適宜切断する(切断工程)。
また、切断工程では、各リード本体部12とリード拡幅部15とを凹所26及び切欠孔27において切り離すようにリードフレーム1を切断する。さらに、枠体部13のうち二つのリード本体部12を連結する連結部分13Aを二つのリード本体部12及び支持用リード14から切り離すようにリードフレーム1を切断する。これにより、ダイパッド11と二つのリード本体部12とが分離する。また、リード拡幅部15が切り落とされ、二つのリード本体部12が互いに電気的に独立する。
さらに、これら二つのめっき領域41a,41cの間に位置する第一非めっき領域41bは、リードフレーム1における各リード本体部12とリード拡幅部15との接続部分に対応している。また、第二めっき領域41cよりもリード本体部12の一端部23側に位置する第二非めっき領域41dは、リードフレーム1において各リード本体部12の中途部25と枠体部13の連結部分13Aとが接続されていた部分に対応している。
折り曲げ工程では、図5,6に示すように、リード本体部12の他端部24の延出方向先端部(第一めっき領域41aを含む部分)と延出方向中途部(第一非めっき領域41bを含む部分)との境界部分、及び、リード本体部12の中途部25(第二非めっき領域41dを含む部分)の二か所において折り曲げる。
これにより、リード本体部12の他端部24の延出方向先端部(先端部37)が、リード本体部12の一端部23よりも低く位置してダイパッド11の下面11bと共に同一平面をなすように配される。また、リード本体部12の他端部24の延出方向中途部及び延出方向基端部(立ち上がり部38)が、延出方向先端部に対して上方に立ち上がる。
半導体チップ31は、ダイオードのように両面に電極を有するものであり、半導体チップ31の一方の電極がはんだ等により搭載面11aに接合されることで、ダイパッド11に電気接続されている。
リード34の他端部36のうち最も延出方向先端側に位置する第一めっき領域41aは、リード34の先端部37に形成されている。また、第一めっき領域41aに隣り合うように順番に配列される第一非めっき領域41b及び第二めっき領域41cは、リード34の立ち上がり部38に形成されている。
モールド樹脂33は、半導体チップ31、ダイパッド11、各リード34の一端部35及びワイヤー32を封止している。本実施形態のモールド樹脂33は、ダイパッド11の下面11bが露出するように、また、ダイパッド11の薄板部22の一部が外部に突出するように形成されている。さらに、モールド樹脂33は、各リード34の他端部36が外部に配されるように形成されている。
具体的に説明すれば、リード34の先端部37の側面には第一めっき領域41aが形成され、リード34の先端部37に隣り合う立ち上がり部38の側面には第一非めっき領域41bが形成されるため、前述したはんだが立ち上がり部38に濡れ広がることを抑制できる。したがって、必要最小限のはんだ量によってリード34の先端部37を実装基板のランドに対して強固に固定できる。
まず、図7,8を参照して第二の半導体装置30Bを製造する方法について説明する。
第二の半導体装置30Bを製造する際には、はじめに、前述した第一の半導体装置30Aの場合と同様のフレーム準備工程、搭載工程、接続工程を順番に実施する。ただし、接続工程では、図7に示すように、第一の半導体装置30Aと比較して半導体チップ31に大電流を流すことができるように、二つのリード本体部12の両方にワイヤー32が接合される。また、各リード本体部12と半導体チップ31との間にワイヤー32が二本ずつ配される。
その後、第一の半導体装置30Aの場合と同様のモールド工程、めっき工程を順番に実施する。
さらに、めっき工程後に、リードフレーム1の各部を適宜切断する(切断工程)。
さらに、切断工程では、枠体部13の連結部分13Aを支持用リード14から切り離すようにリードフレーム1を切断する。これにより、ダイパッド11と二つのリード本体部12とが分離される。切断工程後の状態では、二つのリード本体部12がこれらの間の枠体部13の連結部分13A及びリード拡幅部15によって一体に形成されている。なお、枠体部13の連結部分13Aは、例えば切断工程において切り落とされてもよい。
リード34は、リードフレーム1のうち二つのリード本体部12及びリード拡幅部15によって構成されている。なお、図示例のリード34は、枠体部13の連結部分13Aも含んで構成されている。
さらに、リード34の他端部36には、その延出方向先端から基端側に窪む凹所26が二つ形成されている。これら二つの凹所26は、リード34の幅方向に間隔をあけて配列されている。さらに、リード34の他端部36には、各凹所26よりもリード34の他端部36の延出方向基端側に間隔をあけた位置に切欠孔27が形成されている。
さらに、第二の半導体装置30Bでは、リード34の通電面積が第一の半導体装置30Aよりも大きいため、リード34に大電流を流すことができる。また、通電によってワイヤー32に生じる熱を、効率よくリード34の他端部36に逃がして、ワイヤー32の温度上昇を抑えることができるため、ワイヤー32にも大電流を流すことが可能となる。以上のことから、第二の半導体装置30Bには、大電流を流すことができる。
まず、図9,10を参照して第三の半導体装置30Cを製造する方法について説明する。第三の半導体装置30Cを製造する際には、はじめに、前述した第二の半導体装置30Bの場合と同様のフレーム準備工程、搭載工程、接続工程、モールド工程、めっき工程を順番に実施する。そして、このめっき工程後に、リードフレーム1の各部を適宜切断する(切断工程)。
また、切断工程では、各リード本体部12とリード拡幅部15とを凹所26及び切欠孔27において切り離すように、また、各リード本体部12の他端部24を一端部23から切り離すように、リードフレーム1を切断する。これにより、各リード本体部12の他端部24が切り落とされる。切断工程後の状態においては、二つのリード本体部12の他端部24が枠体部13の連結部分13Aを介してリード拡幅部15と一体に形成されている。また、リード拡幅部15が枠体部13の連結部分13Aからダイパッド11に対して離れる方向に延出している。
これにより、リード拡幅部15の先端部(先端部37)が、第一の半導体装置30Aの場合と同様に、リード本体部12の一端部23よりも低く位置してダイパッド11の下面11bと共に同一平面をなすように配される。また、リード拡幅部15の基端部(立ち上がり部38)が、リード拡幅部15の先端部に対して上方に立ち上がる(図6参照)。
まず、図11,12を参照して第四の半導体装置30Dを製造する方法について説明する。
第四の半導体装置30Dを製造する際には、はじめに、第一〜第三の半導体装置30A〜30Cの場合と同様のフレーム準備工程、搭載工程を順番に実施する。ただし、搭載工程において搭載される半導体チップ31は、上面にゲート電極及びソース電極を有し、下面にドレイン電極を有するMOSFETである。搭載工程では、半導体チップ31の下面をはんだ等によりダイパッド11の搭載面11aに接合することで、半導体チップ31のドレイン電極がダイパッド11に電気接続される。
その後、第一〜第三の半導体装置30A〜30Cの場合と同様のモールド工程、めっき工程を順番に実施する。
そして、このめっき工程後に、リードフレーム1の各部を適宜切断する(切断工程)。
また、切断工程では、第一リード本体部12Aとリード拡幅部15とを凹所26及び切欠孔27において切り離すように、リードフレーム1を切断する。これにより、第一リード本体部12Aとリード拡幅部15とが分離される。切断工程後の状態においては、第二リード本体部12Bが枠体部13の連結部分13A及びリード拡幅部15と一体に形成されている。なお、枠体部13の連結部分13Aは、例えば切断工程において切り落とされてもよい。
これにより、第一リード本体部12Aの他端部24の延出方向先端部(先端部37)が、第一リード本体部12Aの一端部23よりも低く位置してダイパッド11の下面11bと共に同一平面をなすように配される。また、第一リード本体部12Aの他端部24の延出方向中途部及び延出方向基端部(立ち上がり部38)が、延出方向先端部に対して上方に立ち上がる(図6参照)。
これにより、第二リード本体部12Bの他端部24の延出方向先端部、及び、これに対応するリード拡幅部15の先端部(先端部37)が、第一リード本体部12Aと同様に、ダイパッド11の下面11bと共に同一平面をなすように配される。また、第二リード本体部12Bの他端部24の延出方向中途部及び延出方向基端部、並びにこれに対応するリード拡幅部15の基端部(立ち上がり部38)が、第二リード本体部12Bの他端部24の延出方向先端部に対して上方に立ち上がる(図6参照)。
半導体チップ31は、上面にゲート電極及びソース電極を有し、下面にドレイン電極を有するMOSFETである。そして、半導体チップ31の下面がはんだ等により搭載面11aに接合されることで、半導体チップ31のドレイン電極がダイパッド11に電気接続されている。
一方、第二リード34Bの他端部36の先端部37は、第二リード本体部12Bの延出方向先端部及びこれに隣り合うリード拡幅部15の先端部に対応している。また、第二リード34Bの他端部36に形成されて先端部37に対して上方に立ち上がる立ち上がり部38は、第二リード本体部12Bの他端部24の延出方向中途部及び延出方向基端部、及び、これに隣り合うリード拡幅部15の基端部に対応している。
さらに、第四の半導体装置30Dでは、第二リード34Bの通電面積が第一の半導体装置30Aよりも大きいため、第二の半導体装置30Bの場合と同様に、大電流を流すことができる。
次に、図13〜23を参照して本発明の第二実施形態について説明する。
この実施形態では、第一実施形態のリードフレーム1と比較して、同一のダイパッド11に対するリード本体部12や枠体部13、リード拡幅部15の数や配置のみが異なっており、その他の構成については、第一実施形態と同様である。本実施形態では、第一実施形態と同様の構成については同一符号を付す等して、その説明を省略する。
このリードフレーム2は、ダイパッド11、リード本体部12、枠体部13、支持用リード14、リード拡幅部15を備えている。
本実施形態のダイパッド11は、厚さが均一の板状に形成されているが、第一実施形態と同様の搭載面11aを有している。なお、ダイパッド11の厚さ寸法は、リード本体部12、枠体部13、支持用リード14、リード拡幅部15よりも大きく設定されてもよいが、例えば同等であってもよい。
さらに、枠体部13は、ダイパッド11の両端に配されたリード本体部12同士を接続する接続部分13Bを有している。この接続部分13Bは、ダイパッド11の側部を回り込むようにリード本体部12の長手方向に延びて形成され、その長手方向の両端がリード本体部12の長手方向の中途部25に接続されている。また、接続部分13Bはダイパッド11の両側部に配される。
そして、本実施形態の枠体部13は、ダイパッド11及び四つのリード本体部12の一端部23を囲む平面視矩形環状に形成されている。
リード拡幅部15は、第一実施形態と同様であり、ダイパッド11の同一端において互いに隣り合う二つのリード本体部12の他端部24の間に配され、これら二つのリード本体部12の他端部24に一体に形成されている。
また、ダイパッド11の同一端に配された二つのリード本体部12の他端部24とリード拡幅部15との各接続部分には、第一実施形態と同様の凹所26及び切欠孔27が形成されている。
まず、図14,15を参照して第五の半導体装置30Eを製造する方法について説明する。
第五の半導体装置30Eを製造する際には、はじめに、上記構成のリードフレーム2を用意する(フレーム準備工程)。次いで、図14に示すように、ダイパッド11の搭載面11aに半導体チップ31を搭載する(搭載工程)。半導体チップ31は、ダイオードのように両面に電極を有するものである。この搭載工程では、半導体チップ31の一方の電極をはんだ等によりダイパッド11の搭載面11aに接合することで、半導体チップ31がダイパッド11に電気接続される。
また、この工程では、半導体チップ31に大電流を流すことができるように、第一リード本体部12A及び第二リード本体部12Bと半導体チップ31との各間にワイヤー32が二本ずつ配される。
そして、このめっき工程後に、リードフレーム2の各部を適宜切断する(切断工程)することで、第五の半導体装置30Eの製造が完了する。切断工程では、枠体部13の接続部分13Bを切り落とす。また、切断工程では、ダイパッド11の他端側に配された第三、第四リード本体部12C,12Dの他端部24、枠体部13の連結部分13A、リード拡幅部15を切り落とす。切断工程後の状態は、前述した第二の半導体装置20Bの場合(図7参照)と同様である。
なお、切断工程後には、前述した第二の半導体装置20Bの場合と同様に、モールド樹脂33から延出する二つのリード本体部12の他端部24、リード拡幅部15及び枠体部13の連結部分13Aに折り曲げ加工を施してもよい(図8参照)。
すなわち、リード34は、リードフレーム2のうちダイパッド11の一端側に配された二つのリード本体部12及びリード拡幅部15によって構成されている。なお、図示例のリード34は、枠体部13の連結部分13Aも含んで構成されている。また、リード34の他端部36には、凹所26及び切欠孔27が二つずつ形成されている。
第五の半導体装置30Eによれば、第二の半導体装置20Bと同様の効果を奏する。
まず、図16,17を参照して第六の半導体装置30Fを製造する方法について説明する。
第六の半導体装置30Fを製造する際には、はじめに、第五の半導体装置30Eの場合と同様のフレーム準備工程、搭載工程、接続工程を順番に実施する。ただし、接続工程では、図16に示すように、四つのリード本体部12全てにワイヤー32が接合される。また、この工程では、半導体チップ31に大電流を流すことができるように、各リード本体部12と半導体チップ31との間にワイヤー32が二本ずつ配される。
その後、第五の半導体装置30Eの場合と同様のモールド工程、めっき工程を順番に実施する。
なお、切断工程後には、前述した第二の半導体装置30Bの場合と同様に、ダイパッド11の同一端側に配されてモールド樹脂33から延出する二つのリード本体部12の他端部24、リード拡幅部15及び枠体部13の連結部分13Aに折り曲げ加工を施してもよい(図8参照)。
各リード34の形状及び構成要素は、前述した第五の半導体装置30Eと同様である。そして、二つのリード34の他端部36は、モールド樹脂33から互いに逆向きに延びている。
この第六の半導体装置30Fによれば、第五の半導体装置30Eと同様の効果を奏する。さらに、第六の半導体装置30Fによれば、半導体チップ31に接続されるリード34の数が、第五の半導体装置30Eと比較して多いため、より大きな電流を流すことができる。
まず、図18,19を参照して第七の半導体装置30Gを製造する方法について説明する。
第七の半導体装置30Gを製造する際には、はじめに、第五の半導体装置30Eの場合と同様のフレーム準備工程、搭載工程を順番に実施する。ただし、搭載工程において搭載される半導体チップ31は、上面にゲート電極及びソース電極を有し、下面にドレイン電極を有するMOSFETである。搭載工程では、半導体チップ31をはんだ等によりダイパッド11の搭載面11aに接合することで、半導体チップ31のドレイン電極がダイパッド11に電気接続される。
その後、第五の半導体装置30Eの場合と同様のモールド工程、めっき工程を順番に実施する。
さらに、この切断工程では、第四の半導体装置20Dの場合と同様に、第一リード本体部12Aとリード拡幅部15とを凹所26及び切欠孔27において切り離すように、リードフレーム2を切断する。これにより、第一リード本体部12Aとリード拡幅部15とが分離される。
なお、切断工程後には、第四の半導体装置30Dの場合と同様に、ダイパッド11の同一端側に配されてモールド樹脂33から延出する二つのリード本体部12、リード拡幅部15及び枠体部13の連結部分13Aに折り曲げ加工を施してもよい(図12参照)。
すなわち、第一リード34Aが第一リード本体部12Aのみによって構成され、第二リード34Bが第二リード本体部12B及びリード拡幅部15によって構成されている。
また、二つのリード34の他端部36のうち互いに対向する各側面には、リード34の他端部36の延出方向先端側から基端側に向けてめっきを施しためっき領域41a,41cと、めっきが施されていない非めっき領域41b,41dとが順番に配列されている。
第七の半導体装置30Gによれば、第四の半導体装置30Dと同様の効果を奏する。
まず、図20,21を参照して第八の半導体装置30Hを製造する方法について説明する。
第八の半導体装置30Hを製造する際には、はじめに、第七の半導体装置30Gの場合と同様のフレーム準備工程、搭載工程、接続工程を順番に実施する。接続工程では、第七の半導体装置30Gの場合と同様に、ダイパッド11の一端側に配された第一リード本体部12Aと、半導体チップ31のゲート電極とを細いワイヤー32により接続する。また、第二リード本体部12Bと半導体チップ31のソース電極とを太いワイヤー32により接続する。さらに、接続工程では、ダイパッド11の他端側に配された第三、第四リード本体部12C,12Dと、半導体チップ31のソース電極とを太いワイヤー32により接続する。なお、第二〜第四リード本体部12B〜12Dと半導体チップ31との各間には、大電流を流すことができるように、太いワイヤー32が二本ずつ配される。
その後、第五の半導体装置30Eの場合と同様のモールド工程、めっき工程を順番に実施する。
また、切断後の状態においては、ダイパッド11の他端側の構成が、第六の半導体装置30Fの場合(図16参照)と同様である。すなわち、ダイパッド11の他端側には、第三、第四リード本体部12C,12D、枠体部13の連結部分13A、リード拡幅部15が一体に形成された状態で残っている。
なお、上記切断工程後には、第二の半導体装置30Bや第四の半導体装置30Dの場合と同様の折り曲げ加工を施してもよい(図8,12参照)。
この第八の半導体装置30Hによれば、第七の半導体装置30Gと同様の効果を奏する。また、第八の半導体装置30Hによれば、第二リード12Bに加えて通電面積が大きい第三リード12Cもソース電極として機能するため、第七の半導体装置30Gと比較して、大電流を流すことができる。
まず、図22,23を参照して第九の半導体装置30Iを製造する方法について説明する。
第九の半導体装置30Iを製造する際には、はじめに、第七の半導体装置30Gの場合と同様のフレーム準備工程、搭載工程、接続工程を順番に実施する。接続工程では、第七の半導体装置30Gの場合と同様に、ダイパッド11の一端側に配された第一リード本体部12Aと、半導体チップ31のゲート電極とを細いワイヤー32により接続する。また、接続工程では、ダイパッド11の他端側に配された第四リード本体部12Dと、半導体チップ31のソース電極とを太いワイヤー32により接続する。第四リード本体部12Dと半導体チップ31との間には、大電流を流すことができるように、太いワイヤー32が二本配される。なお、ダイパッド11の一端側に配された第二リード本体部12B、及び、ダイパッド11の他端側に配された第三リード本体部12Cは、半導体チップ31に接続されない。
その後、第五の半導体装置30Eの場合と同様のモールド工程、めっき工程を順番に実施する。
また、第一リード本体部12Aとリード拡幅部15とを凹所26及び切欠孔27において切り離すように、リードフレーム2を切断する。その上で、第二リード本体部12Bの他端部24、リード拡幅部15及び枠体部13の連結部分13Aを切り落とす。これにより、ダイパッド11の一端側には、第一リード本体部12Aの全体と、第二リード本体部12Bの一端部23のみが残る。
この第九の半導体装置30Iによれば、第七の半導体装置30Gと同様の効果を奏する。また、第九の半導体装置30Iによれば、二つのリード34がダイパッド11を挟み込むように位置するため、すなわち、二つのリード34が互いに離れて位置するため、二つのリード同士の絶縁距離を十分に確保できる。さらに、二つのリード34をはんだによって実装基板のランドに接合する際に、二つのリード34が接続されてしまうことを容易に防止できる。
例えば、リードフレーム1,2を構成するリード本体部12の本数は、上記実施形態に記載したものに限らず、任意の本数であってよい。
さらに、上記実施形態のリードフレーム1,2では、リード本体部12の他端部24とリード拡幅部15との接続部分に、凹所26や切欠孔27が形成されなくてもよい。
さらに、上記実施形態のリードフレーム1,2は、ダイパッド11を備えているが、例えば備えなくてもよい。このようなリードフレームを用いて半導体装置を製造する場合には、例えばダイパッドをリードフレームと別個に用意すればよい。
例えば、図5に示す第一半導体装置30Aをスルーホール実装型とする場合には、リード34に折り曲げ加工を施さず、さらに、リード拡幅部15を支持リード14に連結させた状態で残し、これら支持リード14及びリード拡幅部15をダイパッド11に接続されたリードとして活用してもよい。
12 リード本体部
13 枠体部
15 リード拡幅部
23 リード本体部の一端部
24 リード本体部の他端部
25 リード本体部の中途部
26 凹所
30 半導体装置
31 半導体チップ
32 ワイヤー(接続子)
33 モールド樹脂
34 リード
35 リードの一端部
36 リードの他端部
41a,41c めっき領域
41b,41d 非めっき領域
Claims (7)
- リードの長手方向の一端部を半導体チップに電気接続した上で、前記リードの一端部及び前記半導体チップをモールド樹脂により封止し、前記リードの他端部を前記モールド樹脂から延出させてなる半導体装置の製造に用いるリードフレームであって、
前記長手方向に延びて形成されると共に、前記長手方向に直交する幅方向に間隔をあけて配列されて前記リードを構成する複数のリード本体部と、前記リード本体部の長手方向の中途部に接続されて複数の前記リード本体部を一体に連結する枠体部と、互いに隣り合う二つの前記リード本体部の長手方向の他端部に一体に形成されるリード拡幅部と、を備えることを特徴とするリードフレーム。 - 前記リード拡幅部と前記リード本体部の他端部との接続部分に、前記枠体部から前記長手方向に延びる前記リード本体部の他端部の延出方向先端側から基端側に窪む凹所が形成されていることを特徴とする請求項1に記載のリードフレーム。
- 前記リード拡幅部の前記幅方向の寸法が、前記枠体部から前記長手方向に延びる前記リード本体部の他端部の前記幅方向の寸法よりも大きいことを特徴とする請求項1又は請求項2に記載のリードフレーム。
- 請求項1から請求項3のいずれか一項に記載のリードフレームを用いて製造される半導体装置であって、
半導体チップと、前記リード本体部の少なくとも一端部を含んで構成されるリードと、前記半導体チップ及び前記リード本体部の一端部を電気接続する接続子と、前記半導体チップ、前記リードの一端部及び前記接続子を封止するモールド樹脂と、を備え、
前記リードの長手方向の他端部が前記モールド樹脂から延出していることを特徴とする半導体装置。 - 前記モールド樹脂から延出する前記リードの他端部のうち前記リードの幅方向に向く側面に、前記リードの他端部の延出方向先端側から基端側に向けてめっきを施しためっき領域と、めっきが施されていない非めっき領域とが順番に配列されていることを特徴とする請求項4に記載の半導体装置。
- 前記リードの他端部が、前記リード拡幅部を含んで構成されていることを特徴とする請求項4又は請求項5に記載の半導体装置。
- 請求項1から請求項3のいずれか一項に記載のリードフレームを用いて半導体装置を製造する方法であって、
前記リード拡幅部と前記リード本体部の他端部との接続部分に、前記枠体部から延びる前記リード本体部の他端部の延出方向先端側から前記長手方向に窪む凹所が形成された前記リードフレームを用意するフレーム準備工程と、
前記半導体チップと前記リード本体部の一端部とを接続子により電気接続する接続工程と、
前記半導体チップ及び前記リードの一端部をモールド樹脂により封止するモールド工程と、
前記モールド樹脂の外側に位置する前記リードフレームの表面にめっきを施すめっき工程と、
前記リード拡幅部と前記リード本体部の他端部とを前記凹所において切り離すように前記リードフレームを切断する切断工程と、を備えることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013029498A JP6029237B2 (ja) | 2013-02-18 | 2013-02-18 | リードフレーム、半導体装置、及び、半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013029498A JP6029237B2 (ja) | 2013-02-18 | 2013-02-18 | リードフレーム、半導体装置、及び、半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014158000A true JP2014158000A (ja) | 2014-08-28 |
JP6029237B2 JP6029237B2 (ja) | 2016-11-24 |
Family
ID=51578678
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013029498A Active JP6029237B2 (ja) | 2013-02-18 | 2013-02-18 | リードフレーム、半導体装置、及び、半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6029237B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017117840A (ja) * | 2015-12-21 | 2017-06-29 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02156558A (ja) * | 1988-12-08 | 1990-06-15 | Sharp Corp | 半導体装置のリードフレームおよびこれを用いた半導体装置の製造方法 |
JP2005026294A (ja) * | 2003-06-30 | 2005-01-27 | Renesas Technology Corp | 半導体装置およびその製造方法 |
-
2013
- 2013-02-18 JP JP2013029498A patent/JP6029237B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02156558A (ja) * | 1988-12-08 | 1990-06-15 | Sharp Corp | 半導体装置のリードフレームおよびこれを用いた半導体装置の製造方法 |
JP2005026294A (ja) * | 2003-06-30 | 2005-01-27 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017117840A (ja) * | 2015-12-21 | 2017-06-29 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN106971996A (zh) * | 2015-12-21 | 2017-07-21 | 瑞萨电子株式会社 | 半导体器件 |
CN106971996B (zh) * | 2015-12-21 | 2021-04-30 | 瑞萨电子株式会社 | 半导体器件 |
Also Published As
Publication number | Publication date |
---|---|
JP6029237B2 (ja) | 2016-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6345300B2 (ja) | 電力用半導体装置、電力用半導体装置組み込み機器、および電力用半導体装置組み込み機器の製造方法 | |
US10886203B2 (en) | Packaging structure with recessed outer and inner lead surfaces | |
US9779966B2 (en) | Lead frame and semiconductor device | |
JP4698234B2 (ja) | 表面実装型半導体素子 | |
US9013030B2 (en) | Leadframe, semiconductor package including a leadframe and method for producing a leadframe | |
KR102011559B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP6275292B1 (ja) | 半導体装置及びその製造方法 | |
JP2012199436A (ja) | 半導体装置及びその製造方法 | |
JP2023036823A (ja) | 半導体装置 | |
JP2015056638A (ja) | 半導体装置およびその製造方法 | |
JPWO2013047231A1 (ja) | 半導体装置及びその製造方法 | |
JP6029237B2 (ja) | リードフレーム、半導体装置、及び、半導体装置の製造方法 | |
JP6080305B2 (ja) | 半導体装置の製造方法、半導体装置及びリードフレーム | |
JP2015228447A (ja) | 半導体装置の製造方法 | |
JP2009164240A (ja) | 半導体装置 | |
JP2014103183A (ja) | 電子回路、その製造方法、および電子部品 | |
US9252086B2 (en) | Connector and resin-sealed semiconductor device | |
JP5564369B2 (ja) | リードフレーム、半導体装置及びその製造方法 | |
JP2009182265A (ja) | フィルムコンデンサ用電極端子及びフィルムコンデンサ | |
JP6128687B2 (ja) | 半導体装置の製造方法、半導体装置及びリードフレーム | |
CN110890336A (zh) | 一种半导体器件封装结构 | |
JP6407042B2 (ja) | 半導体装置及びその製造方法 | |
CN210668336U (zh) | 一种半导体器件封装结构 | |
JP5048627B2 (ja) | リードフレーム及び半導体装置 | |
JP5341389B2 (ja) | 樹脂封止型半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150818 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160920 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161017 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6029237 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |