JPH02156558A - 半導体装置のリードフレームおよびこれを用いた半導体装置の製造方法 - Google Patents

半導体装置のリードフレームおよびこれを用いた半導体装置の製造方法

Info

Publication number
JPH02156558A
JPH02156558A JP31166788A JP31166788A JPH02156558A JP H02156558 A JPH02156558 A JP H02156558A JP 31166788 A JP31166788 A JP 31166788A JP 31166788 A JP31166788 A JP 31166788A JP H02156558 A JPH02156558 A JP H02156558A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
frame
pieces
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31166788A
Other languages
English (en)
Inventor
Junzo Ishizaki
石崎 順三
Hajime Kashida
樫田 元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP31166788A priority Critical patent/JPH02156558A/ja
Publication of JPH02156558A publication Critical patent/JPH02156558A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、樹脂封止型半導体装置のリードフレーム、お
よびそのリードフレームを用いた、デュアル・インライ
ン・パッケージ(以下、DIPという)型とシングル・
インライン・パッケージ(以下、SIPという)型との
二種類の半導体装置の製造方法に関するしのである。
〈従来技術〉 一般に、半導体装置は、DTP型半導体装置とSIP型
半導体装置に大別される。SIP型半導体装置は、第1
0図(a) (b)の如く、半導体素子が搭載または半
導体素子に内部結線された折曲形(L字形)のリード端
子1,2,3.4と、該リード端子1.2,3.4を樹
脂により封止して成る外装5とから構成されている。
一方、DIP型半導体装置は、第11図(aXb)の如
く、リード端子1,2,3.4が直線的に形成されたも
のであり、その他の構成はSIP型半導体装置と同様で
ある。
そして、DIP型半導体装置に利用される両持ちのリー
ドフレームは、第8図の如く、一対の横枠6.7と、該
横枠6.7に連結する縦枠8と、横枠6から縦枠8に平
行して突出するリード端子l。
2.3.4と、該リード端子1,2,3.4と直交する
タイバー9.toとを備えている。
一方、SIP型半導体装置は、第9図の如く、横枠6と
、該横枠6に連結する縦枠8aと、前記横枠6から縦枠
8aに平行して突出する前記リード端子1.2と、該リ
ード端子1.2と、前記縦枠8aと直交してリード端子
1.2と縦枠8aとを連結するタイバー9とを備えた片
持ち状の第一リードフレームXを利用する。そして、こ
れと同様の構造の横枠7、縦枠8b、リード端子3,4
、およびタイバーlOとを有する片持ち状の第二リード
フレームYを、第一リードフレームXに対向させてこれ
らを樹脂封止して製造される。
く 発明が解決しようとする問題点 〉従来のSIP型
およびDIP型半導体装置のリードフレームにおいて、
タイバー9.10の切断部Aは、第8.9図の如く、各
リード端子1、2゜3.4につき一箇所であるが、その
構造がIMP型半導体装置のリードフレームの場合、第
8図の如く、両持ちフレームであり、SIP型半導体装
置のリードフレームの場合、第9図の如く、片持ちフレ
ームであるため、モールド時には別々のモールド金型が
必要であり、またその他の製造設備においても共用でき
ないものが多く、DTP型、SIP型半導体装置に応じ
た別個の設備が必要であった。
そこで、本発明は、上記問題点に鑑み、同一のリードフ
レームにてDTP型およびSIP型半導体装置を供給で
き、またダイパー切断時までの製造設備の共用化が可能
な半導体装置のリードフレームおよびこれを用いた半導
体装置の製造方法の提供を目的とする。
く 問題点を解決するための手段 〉 本発明請求項1による問題点解決手段は、第1゜2図の
如く、一対の横枠20.21と、該横枠20.2Iを連
結する縦枠22と、前記一方の横枠20から縦枠22に
平行して突出する複数のリード片23.24と、該複数
のリード片23.24の少なくとも一個の載置片吊り用
のリード片23に設けられた半導体素子載置片25と、
前記他方の横枠21から縦枠22に平行して突出する複
数のリード片26.27とを備えた半導体装置のリード
フレームにおいて、前記各リード片23,24゜26.
27に直交して該リード片23,24,26゜27を縦
枠に連結するリード兼用タイバー28゜29.30.3
1が複数本設けられ、前記リード片のみを利用するリー
ド、端子と、前記リード片の一部とリード兼用タイバー
の一部とを利用するリード端子とを選択的に形成可能と
されたものである。
また、請求項2では、このリードフレームを用い、その
リード片のみを利用して直線的なリード端子を形成する
ことにより、DIP型半導体装置を製造する。
さらに、請求項3では、上記のリードフレームを用い、
そのリード片の一部とリード兼用タイバーの一部とを利
用して、折曲リード端子を形成することにより、SIP
型半導体装置を製造する。
〈作用〉 上記問題点解決手段において、載置片25に半導体素子
を搭載し、リード片23,24,26.27に内部結線
を施す。その後、これらをトランスファーモールド法等
により樹脂モールドする。
次に、各リード片23,24,26.27の両側に配さ
れたリード兼用タイバー28.29,30゜31を各リ
ード片23,24,26.27に沿って切断して直線的
なリード端子を形成し、DIP型半導体装置が完成する
また、各リード片23,24,26.27の一部と、各
リード兼用タイバー28.29,30.31の一部とに
より形成されるL字形を残して切断して折曲リード端子
を形成し、SIP型半導体装置が完成する。
このように、各リード片23,24,26.27と直交
してリード片23,24.26.27と縦枠22とを連
結する複数のリード兼用タイバー28゜29.30.3
1を設けることにより、リード片23.24,26.2
7とリード兼用タイバー28.29.30.31の切断
箇所を変えるだけでDIP型およびSIP型半導体装置
を自由に供給することができる。
〈実施例〉 以下、本発明の一実施例について図面により説明する。
第1図は本発明半導体装置のリードフレームの一実施例
を示す平面図、第2図は同じくそのリードフレームにお
いてモールド工程完了時を示す図、第3図は同じくその
リードフレームにおいてDIP型半導体装置を得るため
の切断状態を示す図、第4図は同じくそのリードフレー
ムにおいてSIP型半導体装置を得るための切断状態を
示す図、第5図(a) (b)は同じくそのリードフレ
ームを利用したDIP型半導体装置を示す図、第6図(
aXb)は同じくそのリードフレームを利用したSIP
型半導体装置を示す図、第7図(a) (b) (c)
は同じくSIP型半導体装置の実装状態を示す図である
本実施例の樹脂封止型半導体装置のリードフレームは、
第1図の如く、一対の横枠20.21と、該横枠20,
2+を連結する縦枠22と、前記−方の横枠20から縦
枠22に平行して突出する一対のリード片23.24と
、該リード片23.24の一方に設けられた半導体素子
載置片25と、前記他方の横枠21から縦枠22に平行
して突出する一対のリード片26.27とを一構造単位
とし、該−構造単位を前記横枠20,21の長手方向に
複数個連結して成る。
そして、前記縦枠22とリード片23.24と直交して
縦枠22とリード片23.24とを連結する第一、第二
リード兼用タイバー28.29と、前記縦枠22とリー
ド片26.27と直交して縦枠22とリード片26.2
7とを連結する第三、第四リード兼用タイバー30.3
1とが設けられている。
前記リード片23の横枠21側の先端には、前記載置片
25が一体成形されている。該載置片25は、第2図の
如く、半導体素子(例えば、発光素子または受光素子等
のチップ)32が搭載されるよう長方形に形成されてい
る。
前記リード片24の横枠21側の先端およびリード片2
6.27の横枠20側の先端には、ボンディングワイヤ
33により前記半導体素子32と内部結線される短冊形
の接続片24a、26a、27aが夫々一体成形されて
いる。
前記第一リード兼用タイバー28は、第1図の如く、前
記第二リード兼用タイバー29よりも載置片25側に配
され、前記第三リード兼用タイバー30は、前記第四リ
ード兼用タイバー31よりも載置片25側に配されてい
る。
上記の如く構成されたリードフレームを利用したDIP
型半導体装置は、第5図(aXb)の如く、半導体素子
が搭載または半導体素子に内部結線され、リード片23
.24,6.27のみを利用して直線的に形成されたリ
ード端子34,35,36゜37と、これらを樹脂によ
り封止されて成る外装38とから構成されている。
一方、SIP型半導体装置は、第6図(a) (b)の
如く、リード片23,24,26.27の一部およびタ
イバー28.29,30.31の一部を利用してリード
端子34,35.36.37が折曲形成されたものであ
り、その他の構成はDIP型半導体装置と同様である。
次に、DIP型およびSIP型半導体装置の製造方法に
ついて説明する。
まず、DIP型半導体装置の製造方法について説明する
。第2図の如く、載置片25に半導体素子32を接着用
ペーストにより搭載し、また半導体素子32と各リード
片23,24,26.27との間にボンディングワイヤ
33により内部結線を施す。その後、樹脂(例えば、エ
ポキシ樹脂)を用いてトランスファーモールド法等によ
り外装38を形成する。そして、プラスター等を用いて
不用な樹脂パリを除去し、外装めっき(例えば、錫めっ
き等)をリードフレーム全体に施す。
次に、第3図の如く、切断部Bにおいて、各リード片2
3,24,26.27の両側に配されたリード兼用タイ
バー28.29,30.31を各リード片23.24,
26.27に沿って切断して(図中、斜線部)リード端
子34,35,36.37を形成し、第5図(aXb)
の如きDTP型半導体装置が完成する。
次に、SIP型半導体装置の製造方法について説明する
。リードフレームの切断前までの工程はDIP型半導体
装置の製造方法と同様である。そして、リード片23.
24,26.27の一部とリード兼用タイバー28.2
9,30.31の一部とを利用して、第4図に示すよう
に切断すればSIP型半導体装置が得られる。その切断
方法は、以下に示す通りである。
(1)切断部C1において、タイバー28はリード片2
3.24間を切断し、リード片23はタイバー28.2
9間を切断して折曲リード端子34とする。切断部C2
において、タイバー30はリード片26.27間を切断
し、リード片26はタイバー30.31間を切断するこ
とにより折曲り一ド端子36を得る。
(2)切断部DIにおいて、リード片24の両側のタイ
バー28を切断する。切断部Elにおいて、タイバー2
9はその縦枠22側を切断し、リード片24はその横枠
20側を切断する。また、切断部Flにおいて、タイバ
ー29の両側のリード片23を切断することにより折曲
リード端子35を得る。
(3)切断部D2において、リード片27の両側のタイ
バー30を切断する。切断部E2において、タイ/(−
31はその縦枠22側を切断し、リード片27は横枠2
1側を切断する。また、切断部F2において、タイバー
31の両側のリード片26を夫々切断することにより折
曲されたリード端子37を得る。
すなわち、各リード片23.24.26.27の一部と
、各リード兼用タイバー28.29,3 Q。
31の一部とにより形成されるL字形を残して切断して
(図中、斜線部)リード端子34,35,36゜37を
形成シ、第6図(a)(b)ノ如きsrp型半導体装置
が完成する。
このように、縦枠22とリード片23.24と直交して
縦枠22とリード片23.24とを連結する第一、第二
リード兼用タイバー28.29と、縦枠22とリード片
26.29と直交して縦枠22とリード片26.27と
を連結する第三、第四リード兼用タイバー30.31と
を設けることにより、リード片23,24.26.27
とリード兼用タイバー28.29,30.31ノ切断箇
所を変えるだけでDIP型およびSIP型半導体装置を
自由に供給することができる。
したがって、同一のリードフレームにてDIP型および
SIP型半導体装置を供給でき、またタイバー切断時ま
での製造設備の共用化が可能となまた、本発明リードフ
レームを利用してSIP型半導体装置を実装すると、そ
の高さを低くすることができる。すなわち、第7図(a
) (b) (c)に示す蛇く、iP型半導体装置を実
装するとき、基板39に形成されたランド孔40にリー
ド端子34.35,36,37を挿入し、外装38の底
面38aで支持した状態で半田41にて固定し、基板3
9上に形成された回路パターンと導通を図る。
上記SIP型半導体装置は、外装38の底面38aにて
支持され、実装の高さhが外装38の幅で決定されるた
め、従来の半導体装置のリードフレームを利用したSI
P型半導体装置(第1O図(a)(b)に示す)に比べ
て高さを低く抑えることかできる。
なお、本発明は、上記実施例に限定されるものではなく
、本発明の範囲内で上記実施例に多くの修正および変更
を加え得ることは勿論である。
例えば、本実施例では、四端子型半導体装置のリードフ
レームについて記載したが、端子の敗に応じてリード兼
用タイバーを増すことにより所望の端子数に半導体装置
(例えば、六端子型半導体装置)に利用できる。
〈発明の効果〉 以上の説明から明らかな通り、本発明きよると、請求項
1では、一対の横枠と、該横枠を連結する縦枠と、前記
一方の横枠から縦枠に平行して突出する複数のリード片
と、該複数のリード片の少なくとも一個の載置片吊り用
のリード片に設けられた半導体素子載置片と、前記他方
の横枠から縦枠に平行して突出する複数のリード片とを
備えた半導体装置のリードフレームにおいて、前記各リ
ード片に直交して該リード片を縦枠に連結するリード兼
用タイバーが複数本設けられているので、タイバー切断
時までの製造設備の共用化が可能となる。
また、請求項2では、請求項1記載のリードフレームを
用い、前記リード片のみを利用して直線的なリード端子
を形成するので、DIP型半導体装置を供給できる。
さらに、請求項3では、請求項1記載のリードフレーム
を用い、前記リード片の一部とリード兼用タイバーの一
部とを利用して折曲リード端子を形成するので、SIP
型半導体装置を供給できる。
すなわち、リード片およびリード兼用タイバーの切断箇
所を選択的に変更するだけでDIP型およびSIP型半
導体装置を自由に供給することができる。
【図面の簡単な説明】
第1図は本発明半導体装置のリードフレームの一実施例
を示す平面図、第2図は同じくそのリードフレームにお
いてモールド工程完了時を示す図、第3図は同じくその
リードフレームにおいてDIP型半導体装置を得るため
の切断状態を示す図、第4図は同じくそのリードフレー
ムにおいてSIP型半導体装置を得るための切断状態を
示す図、第5図(a)(b)は同じくそのリードフレー
ムを利用したDIP型半導体装置を示す図、第6図(a
Xb)は同じくそのリードフレームを利用したSIP型
半導体装置を示す図、第7図(a)(bXc)は同じく
SIP型半導体装置の実装状態を示す図、第8図は従来
のSIP型半導体装置のリードフレームの平面図、第9
図はDIP型半導体装置のリードフレームの平面図、第
1O図(a) (b)は従来のSIP型半導体装置のリ
ードフレームが利用されたSIP型半導体装置を示す図
、第11図(a) (b)は従来のDIP型半導体装置
のリードフレームが利用されたDIP型半導体装置を示
す図である。 20.21 :横枠、22:縦枠、23,24,26゜
27:リード片、25:載置片、28,29,30゜3
1:リード兼用タイバー

Claims (1)

  1. 【特許請求の範囲】 1、一対の横枠と、該横枠を連結する縦枠と、前記一方
    の横枠から縦枠に平行して突出する複数のリード片と、
    該複数のリード片の少なくとも一個の載置片吊り用のリ
    ード片に設けられた半導体素子載置片と、前記他方の横
    枠から縦枠に平行して突出する複数のリード片とを備え
    た半導体装置のリードフレームにおいて、前記各リード
    片に直交して該リード片を縦枠に連結するリード兼用タ
    イバーが複数本設けられ、前記リード片のみを利用する
    リード端子と、前記リード片の一部とリード兼用タイバ
    ーの一部とを利用するリード端子とを選択的に形成可能
    とされたことを特徴とする半導体装置のリードフレーム
    。 2、請求項1記載のリードフレームを用い、そのリード
    片のみを利用して直線的なリード端子を形成することを
    特徴とするデュアル・インライン・パッケージ型半導体
    装置の製造方法。 3、請求項1記載のリードフレームを用い、そのリード
    片の一部とリード兼用タイバーの一部とを利用して、折
    曲リード端子を形成することを特徴とするシングル・イ
    ンライン・パッケージ型半導体装置の製造方法。
JP31166788A 1988-12-08 1988-12-08 半導体装置のリードフレームおよびこれを用いた半導体装置の製造方法 Pending JPH02156558A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31166788A JPH02156558A (ja) 1988-12-08 1988-12-08 半導体装置のリードフレームおよびこれを用いた半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31166788A JPH02156558A (ja) 1988-12-08 1988-12-08 半導体装置のリードフレームおよびこれを用いた半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02156558A true JPH02156558A (ja) 1990-06-15

Family

ID=18020036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31166788A Pending JPH02156558A (ja) 1988-12-08 1988-12-08 半導体装置のリードフレームおよびこれを用いた半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH02156558A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821457A (en) * 1994-03-11 1998-10-13 The Panda Project Semiconductor die carrier having a dielectric epoxy between adjacent leads
US5819403A (en) * 1994-03-11 1998-10-13 The Panda Project Method of manufacturing a semiconductor chip carrier
US6432745B1 (en) * 1993-09-30 2002-08-13 Siemens Aktiengesellschaft Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof
US6857173B1 (en) 1998-10-26 2005-02-22 Silicon Bandwidth, Inc. Apparatus for and method of manufacturing a semiconductor die carrier
US7102215B2 (en) 1997-07-29 2006-09-05 Osram Gmbh Surface-mountable light-emitting diode structural element
JP2014158000A (ja) * 2013-02-18 2014-08-28 Shindengen Electric Mfg Co Ltd リードフレーム、半導体装置、及び、半導体装置の製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7102212B2 (en) 1993-09-30 2006-09-05 Osram Gmbh Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof
US7005311B2 (en) 1993-09-30 2006-02-28 Osram Gmbh Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof
US6432745B1 (en) * 1993-09-30 2002-08-13 Siemens Aktiengesellschaft Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof
US6716673B2 (en) 1993-09-30 2004-04-06 Siemens Aktiengesellschaft Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof
US7288831B2 (en) 1993-09-30 2007-10-30 Osram Gmbh Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof
US6977432B2 (en) 1994-03-11 2005-12-20 Quantum Leap Packaging, Inc. Prefabricated semiconductor chip carrier
US5819403A (en) * 1994-03-11 1998-10-13 The Panda Project Method of manufacturing a semiconductor chip carrier
US5821457A (en) * 1994-03-11 1998-10-13 The Panda Project Semiconductor die carrier having a dielectric epoxy between adjacent leads
US6828511B2 (en) 1994-03-11 2004-12-07 Silicon Bandwidth Inc. Prefabricated semiconductor chip carrier
US7183632B2 (en) 1997-07-29 2007-02-27 Osram Gmbh Surface-mountable light-emitting diode structural element
US7102215B2 (en) 1997-07-29 2006-09-05 Osram Gmbh Surface-mountable light-emitting diode structural element
US7508002B2 (en) 1997-07-29 2009-03-24 Osram Gmbh Surface-mountable light-emitting diode structural element
US6857173B1 (en) 1998-10-26 2005-02-22 Silicon Bandwidth, Inc. Apparatus for and method of manufacturing a semiconductor die carrier
JP2014158000A (ja) * 2013-02-18 2014-08-28 Shindengen Electric Mfg Co Ltd リードフレーム、半導体装置、及び、半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US10090229B2 (en) Semiconductor device and method for manufacturing the same
DE102017129563B4 (de) Halbleiterbauelemente mit freiliegenden entgegengesetzten chip-pads und herstellungverfahren dafür
JPH02156558A (ja) 半導体装置のリードフレームおよびこれを用いた半導体装置の製造方法
JPH03295266A (ja) 高集積半導体装置
US6775145B1 (en) Construction for high density power module package (case II)
US6975513B2 (en) Construction for high density power module package
WO2021083032A1 (zh) 封装结构及其制作方法
KR970007848B1 (ko) 적층형 반도체 패키지 및 그 제조방법
JP2003282810A (ja) 半導体装置及びその製造方法
JP3466354B2 (ja) 半導体装置
KR970002136B1 (ko) 반도체 패키지
JP2001203301A (ja) 樹脂封止型半導体装置及びその製造方法
JPH0778938A (ja) 複合半導体装置及びその製造方法
JPH07147368A (ja) 半導体集積回路装置およびその実装構造
KR100252861B1 (ko) 적층형 반도체 패키지 및 그의 어셈블리 방법
JPH065756A (ja) 樹脂封止型半導体装置および製造方法
KR20230158860A (ko) 파워 모듈 및 그 제조 방법
JP3211116B2 (ja) 電子部品及びそのモジュール構造
JPH08236672A (ja) リードフレーム及びそれを用いた面実装パッケージ半導体電子部品の製造方法
JPH0648875Y2 (ja) 半導体装置
JPH11312781A (ja) ブリッジ型半導体装置及びその製造方法
JPH0974167A (ja) 半導体モジュール
JPS6038291Y2 (ja) チツプ搭載用のプリント配線板
JPH05102532A (ja) 光半導体装置および製造方法
JPH11243174A (ja) 半導体装置および半導体パッケージユニット