JPH11243174A - 半導体装置および半導体パッケージユニット - Google Patents
半導体装置および半導体パッケージユニットInfo
- Publication number
- JPH11243174A JPH11243174A JP4391498A JP4391498A JPH11243174A JP H11243174 A JPH11243174 A JP H11243174A JP 4391498 A JP4391498 A JP 4391498A JP 4391498 A JP4391498 A JP 4391498A JP H11243174 A JPH11243174 A JP H11243174A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- semiconductor
- terminals
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 高密度な実装回路装置の形成に適する垂立
（垂直）実装型の半導体装置および半導体パッケージユ
ニットの提供。 【解決手段】 半導体装置３の発明は、基板４と、前記
基板４の一主面に配設された被接続端子群と、前記被接
続端子群に対応する電極群を接合して基板４の一主面に
搭載配置された半導体チップと、前記被接続端子群に電
気的に接続し、かつ基板の周辺部で両主面の相対する位
置に貫通露出させた外部端子6a，6b群とを有することを
特徴とする半導体装置である。ここで、外部端子6a，6b
の露出部が、ボール状、一方が突起状ピン、他方が
突起状ピンの嵌合する孔、一方が突起状ピン、他方が
突起状ピンの嵌合する筒状体などが挙げられる。
（垂直）実装型の半導体装置および半導体パッケージユ
ニットの提供。 【解決手段】 半導体装置３の発明は、基板４と、前記
基板４の一主面に配設された被接続端子群と、前記被接
続端子群に対応する電極群を接合して基板４の一主面に
搭載配置された半導体チップと、前記被接続端子群に電
気的に接続し、かつ基板の周辺部で両主面の相対する位
置に貫通露出させた外部端子6a，6b群とを有することを
特徴とする半導体装置である。ここで、外部端子6a，6b
の露出部が、ボール状、一方が突起状ピン、他方が
突起状ピンの嵌合する孔、一方が突起状ピン、他方が
突起状ピンの嵌合する筒状体などが挙げられる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に係り、
さらに詳しくは実装用配線板面に対し、縦方向に搭載・
実装する垂直実装型の半導体装置および半導体装置の着
脱で性能を自在に選択できる半導体パッケージユニット
に関する。
さらに詳しくは実装用配線板面に対し、縦方向に搭載・
実装する垂直実装型の半導体装置および半導体装置の着
脱で性能を自在に選択できる半導体パッケージユニット
に関する。
【０００２】
【従来の技術】実装回路装置のコンパクト化ないし高機
能化などに対応して、実装用配線板面に、たとえば樹脂
封止型の半導体装置を垂直（垂立もしくは縦型）に搭載
・実装して成る実装回路装置が開発されている。図５
(a)， (b)は垂直実装型の樹脂封止型の半導体装置を実
装用配線板面に搭載・実装した構成の要部要部を示すも
ので、図５ (a)は厚さ方向の側面図、図５ (b)は主面方
向の側面図である。図５ (a)， (b)において、１は実装
用配線板、1aは実装用配線板１の一主面に配設された接
続用ソケット（被接続端子）、２は樹脂封止型の半導体
装置である。
能化などに対応して、実装用配線板面に、たとえば樹脂
封止型の半導体装置を垂直（垂立もしくは縦型）に搭載
・実装して成る実装回路装置が開発されている。図５
(a)， (b)は垂直実装型の樹脂封止型の半導体装置を実
装用配線板面に搭載・実装した構成の要部要部を示すも
ので、図５ (a)は厚さ方向の側面図、図５ (b)は主面方
向の側面図である。図５ (a)， (b)において、１は実装
用配線板、1aは実装用配線板１の一主面に配設された接
続用ソケット（被接続端子）、２は樹脂封止型の半導体
装置である。
【０００３】ここで、樹脂封止型の半導体装置２は、基
板2aと、この基板の一主面に搭載された半導体チップ
（図示を省略）と、前記半導体チップを封止する樹脂層
2bと、前記半導体チップの電極端子に一端側が接続し、
他端側が樹脂層2bから基板2aの一周辺部に導出された外
部端子2c群とを有する構造と成っている。そして、半導
体装置２の外部端子2cを実装用配線板１の接続用ソケッ
ト1aに対応させて嵌合し、電気的な接続および機械的な
一体化によって実装回路装置を構成している。
板2aと、この基板の一主面に搭載された半導体チップ
（図示を省略）と、前記半導体チップを封止する樹脂層
2bと、前記半導体チップの電極端子に一端側が接続し、
他端側が樹脂層2bから基板2aの一周辺部に導出された外
部端子2c群とを有する構造と成っている。そして、半導
体装置２の外部端子2cを実装用配線板１の接続用ソケッ
ト1aに対応させて嵌合し、電気的な接続および機械的な
一体化によって実装回路装置を構成している。
【０００４】なお、上記半導体装置２の構成において、
一周辺部に外部端子2c群を延設・導出させ、かつこの外
部端子2c群を一定の方向にＵ字状に折り曲げ、この折り
曲げ部を実装用配線板１の被接続端子に半田付けし、電
気的および機械的に接続・一体化する構成も知られてい
る（特開平8-279586号公報）。
一周辺部に外部端子2c群を延設・導出させ、かつこの外
部端子2c群を一定の方向にＵ字状に折り曲げ、この折り
曲げ部を実装用配線板１の被接続端子に半田付けし、電
気的および機械的に接続・一体化する構成も知られてい
る（特開平8-279586号公報）。
【０００５】
【発明が解決しようとする課題】上記、垂立実装型の半
導体装置は、面実装型に比べて実装用配線板に対する実
装面を大幅に低減できるため、平面的なコンパクト化が
図られる。しかし、搭載・実装する実装用配線板１の構
成としては、垂直実装型の半導体装置（半導体パッケー
ジ）２の外部端子2c群に対応した接続用ソケット1aを備
えている必要がある。つまり、半導体装置２の外部端子
2c群を電気的に接続するために、実装用配線板１は外部
端子2c群に対応した接続用ソケット1aを備えていること
が前提になる。したがって、搭載実装する半導体装置２
の外部端子2c数や、半導体装置の数に対応した接続用ソ
ケット1aを有する専用的な実装用配線板が必要となる。
導体装置は、面実装型に比べて実装用配線板に対する実
装面を大幅に低減できるため、平面的なコンパクト化が
図られる。しかし、搭載・実装する実装用配線板１の構
成としては、垂直実装型の半導体装置（半導体パッケー
ジ）２の外部端子2c群に対応した接続用ソケット1aを備
えている必要がある。つまり、半導体装置２の外部端子
2c群を電気的に接続するために、実装用配線板１は外部
端子2c群に対応した接続用ソケット1aを備えていること
が前提になる。したがって、搭載実装する半導体装置２
の外部端子2c数や、半導体装置の数に対応した接続用ソ
ケット1aを有する専用的な実装用配線板が必要となる。
【０００６】上記、専用的な実装用配線板を用意する必
要性は、実装用配線板の多品種・少量生産性に繋がるの
で、結果的に、実装用配線板１の製造工程や製品管理な
どの煩雑化を招来するという問題がある。一方、実装用
配線板１の接続用ソケット1a数を多数列化した構成と
し、複数個の半導体装置２を搭載実装できるように汎用
性をもたせて、製造工程や製品管理の煩雑性を回避する
試みもある。しかし、搭載実装する半導体装置２の数に
よっては、結果的に、不要な接続用ソケット1a列を備え
た実装用配線板１の使用となるため、実装面積の低減化
を招来するだけでなく、コンパクト化が阻害されたり、
使い分けが煩雑化する恐れがある。
要性は、実装用配線板の多品種・少量生産性に繋がるの
で、結果的に、実装用配線板１の製造工程や製品管理な
どの煩雑化を招来するという問題がある。一方、実装用
配線板１の接続用ソケット1a数を多数列化した構成と
し、複数個の半導体装置２を搭載実装できるように汎用
性をもたせて、製造工程や製品管理の煩雑性を回避する
試みもある。しかし、搭載実装する半導体装置２の数に
よっては、結果的に、不要な接続用ソケット1a列を備え
た実装用配線板１の使用となるため、実装面積の低減化
を招来するだけでなく、コンパクト化が阻害されたり、
使い分けが煩雑化する恐れがある。
【０００７】本発明は、このような事情に対してなされ
たもので、高密度な実装回路装置の形成に適する垂立
（垂直）実装型の半導体装置および半導体パッケージユ
ニットの提供を目的とする。
たもので、高密度な実装回路装置の形成に適する垂立
（垂直）実装型の半導体装置および半導体パッケージユ
ニットの提供を目的とする。
【０００８】
【課題を解決するための手段】請求項１の発明は、基板
と、前記基板の一主面に配設された被接続端子群と、前
記被接続端子群に対応する電極群を接合して基板の一主
面に搭載配置された半導体チップと、前記被接続端子群
に電気的に接続し、かつ基板の周辺部で両主面の相対す
る位置に貫通露出させた外部端子群とを有することを特
徴とする半導体装置である。
と、前記基板の一主面に配設された被接続端子群と、前
記被接続端子群に対応する電極群を接合して基板の一主
面に搭載配置された半導体チップと、前記被接続端子群
に電気的に接続し、かつ基板の周辺部で両主面の相対す
る位置に貫通露出させた外部端子群とを有することを特
徴とする半導体装置である。
【０００９】請求項２の発明は、請求項１記載の半導体
装置において、外部端子の露出部が、ボール状であるこ
とを特徴とする。
装置において、外部端子の露出部が、ボール状であるこ
とを特徴とする。
【００１０】請求項３の発明は、請求項１記載の半導体
装置において、外部端子の露出部の一方が突起状ピン、
他方が突起状ピンの嵌合する孔であることを特徴とす
る。
装置において、外部端子の露出部の一方が突起状ピン、
他方が突起状ピンの嵌合する孔であることを特徴とす
る。
【００１１】請求項４の発明は、請求項１記載の半導体
装置におい、外部端子の露出部の一方が突起状ピン、他
方が突起状ピンの嵌合する筒状体であることを特徴とす
る。請求項５の発明は、請求項４記載の半導体装置にお
いて、突起状ピンの嵌合する筒状体の側壁の一部が、軸
方向に沿って切り欠ていることを特徴とする。
装置におい、外部端子の露出部の一方が突起状ピン、他
方が突起状ピンの嵌合する筒状体であることを特徴とす
る。請求項５の発明は、請求項４記載の半導体装置にお
いて、突起状ピンの嵌合する筒状体の側壁の一部が、軸
方向に沿って切り欠ていることを特徴とする。
【００１２】請求項６の発明は、請求項１ないし請求項
５いずれか一記載の半導体装置において、基板の一主面
に搭載配置された半導体チップが樹脂で封止されている
ことを特徴とする。
５いずれか一記載の半導体装置において、基板の一主面
に搭載配置された半導体チップが樹脂で封止されている
ことを特徴とする。
【００１３】請求項７の発明は、請求項１ないし請求項
６いずれか一記載の半導体装置において、基板周辺部
で、かつ外部端子に支障ない位置に基板の厚さ方向に貫
通する孔が離隔して少なくとも２個形設されていること
を特徴とする。
６いずれか一記載の半導体装置において、基板周辺部
で、かつ外部端子に支障ない位置に基板の厚さ方向に貫
通する孔が離隔して少なくとも２個形設されていること
を特徴とする。
【００１４】請求項８の発明は、基板、この基板の一主
面に配設された被接続端子群、この被接続端子群に対応
する電極群を接合して基板の一主面に搭載配置された半
導体チップ、この被接続端子群に電気的に接続し、かつ
基板の周辺部で両主面の相対する位置に貫通露出させた
外部端子とを有する複数個の半導体装置から成り、前記
複数個の半導体装置は垂立的に配置され、かつ互いに対
向する外部端子同士を着脱自在に、電気的および機械的
に接合し一体化されていることを特徴とする半導体パッ
ケージユニットである。
面に配設された被接続端子群、この被接続端子群に対応
する電極群を接合して基板の一主面に搭載配置された半
導体チップ、この被接続端子群に電気的に接続し、かつ
基板の周辺部で両主面の相対する位置に貫通露出させた
外部端子とを有する複数個の半導体装置から成り、前記
複数個の半導体装置は垂立的に配置され、かつ互いに対
向する外部端子同士を着脱自在に、電気的および機械的
に接合し一体化されていることを特徴とする半導体パッ
ケージユニットである。
【００１５】すなわち、本発明は、垂立（垂直）実装型
の半導体装置（半導体パッケージ）において、半導体チ
ップを搭載配置する基板の周辺部で、両主面の相対する
位置に、前記半導体チップの電極とそれぞれ接続する外
部接続用端子を導出（露出）・配置することにより、隣
接配置する他の垂立実装型の半導体装置や電極端子板に
導出・配置された外部接続用端子と圧着もしくは嵌合な
どで、対向ないし対応する外部接続用端子同士を着脱自
在型に電気的および機械的に接合できるように構成した
ことを骨子としたものである。
の半導体装置（半導体パッケージ）において、半導体チ
ップを搭載配置する基板の周辺部で、両主面の相対する
位置に、前記半導体チップの電極とそれぞれ接続する外
部接続用端子を導出（露出）・配置することにより、隣
接配置する他の垂立実装型の半導体装置や電極端子板に
導出・配置された外部接続用端子と圧着もしくは嵌合な
どで、対向ないし対応する外部接続用端子同士を着脱自
在型に電気的および機械的に接合できるように構成した
ことを骨子としたものである。
【００１６】
【発明の実施の形態】以下、図１ないし図４を参照して
実施例を説明する。
実施例を説明する。
【００１７】図１ (a)， (b)， (c)は、第１の実施例に
係る半導体装置３の要部構成を示すもので、図１ (a)は
上面図、図１ (b)は側面図、図１ (c)は裏面図である。
係る半導体装置３の要部構成を示すもので、図１ (a)は
上面図、図１ (b)は側面図、図１ (c)は裏面図である。
【００１８】図１ (a)， (b)， (c)において、４は半導
体チップ（図示省略）、たとえばICチップを搭載した基
板、５は前記半導体チップを被覆封止する樹脂層、6a，
6bは前記樹脂層５で被覆封止され半導体チップの各電極
に一端側がそれぞれ電気的に接続し、他端側が基板４の
周辺の両主面に、基板４を貫通して導出（露出）された
外部端子である。ここで、基板４は、たとえば厚さ 0.6
mm，20×30mm角のガラス・エポキシ樹脂板であり、被覆
・封止樹脂層５は、たとえばシリカ粉末などを含有する
エポキシ樹脂層である。そして、樹脂による被覆封止
は、モールド法もしくはポッティング法のいずれの手段
でもよい。また、外部端子6a，6bは、たとえば半田ボー
ルであって、基板４面からの突出高さが、樹脂層５の高
さの 1/2〜2/3程度に設定されている。
体チップ（図示省略）、たとえばICチップを搭載した基
板、５は前記半導体チップを被覆封止する樹脂層、6a，
6bは前記樹脂層５で被覆封止され半導体チップの各電極
に一端側がそれぞれ電気的に接続し、他端側が基板４の
周辺の両主面に、基板４を貫通して導出（露出）された
外部端子である。ここで、基板４は、たとえば厚さ 0.6
mm，20×30mm角のガラス・エポキシ樹脂板であり、被覆
・封止樹脂層５は、たとえばシリカ粉末などを含有する
エポキシ樹脂層である。そして、樹脂による被覆封止
は、モールド法もしくはポッティング法のいずれの手段
でもよい。また、外部端子6a，6bは、たとえば半田ボー
ルであって、基板４面からの突出高さが、樹脂層５の高
さの 1/2〜2/3程度に設定されている。
【００１９】さらに、７は前記樹脂層５および外部端子
6a，6bに支障のない基板４領域に、その厚さ方向に貫通
して穿設された固定用支持体の挿通孔であり、同種ない
し同一規格の半導体装置では、一定の少なくとも２か所
に穿設される。一般的には、基板４の対角線上、対向す
る２もしくは４つのコーナー部、ほぼ等間隔的に離隔す
る３か所などが挙げられる。
6a，6bに支障のない基板４領域に、その厚さ方向に貫通
して穿設された固定用支持体の挿通孔であり、同種ない
し同一規格の半導体装置では、一定の少なくとも２か所
に穿設される。一般的には、基板４の対角線上、対向す
る２もしくは４つのコーナー部、ほぼ等間隔的に離隔す
る３か所などが挙げられる。
【００２０】このように構成された半導体装置は、実装
用配線板面に垂立に搭載実装する場合、外部端子6a，6b
の少なくともいずれか一方側に接触する接点部（たとえ
ばソケット片）列を設けた実装用配線板を使用し、この
実装用配線板に垂立・固定する手段などで、実装回路装
置を構成できる。
用配線板面に垂立に搭載実装する場合、外部端子6a，6b
の少なくともいずれか一方側に接触する接点部（たとえ
ばソケット片）列を設けた実装用配線板を使用し、この
実装用配線板に垂立・固定する手段などで、実装回路装
置を構成できる。
【００２１】図２は、上記構成の半導体装置３を使用し
た半導体パッケージユニット８の要部構成例を示す側面
図である。すなわち、上記構成の複数個の半導体装置３
を、垂立的に配置・組み合わせて、半導体パッケージユ
ニット８化したものである。そして、この半導体パッケ
ージユニット８化は、次ぎのような手段で行える。すな
わち、互いに対向する半田ボール6a，6b同士を位置決め
して、各半導体装置３を隣接配置する一方、各半導体装
置３の基板４に穿設されている挿通孔７に、一端がスト
ッパー化9aされた固定用支持体９を挿通させる。その
後、他端側に固定止め具9bを嵌着し、半導体装置３同士
を締め付けて、対向する半田ボール6a，6b同士を圧着
（圧接）して電気的および機械的に接続・一体化するこ
とにより、半導体パッケージユニット８が構成される。
た半導体パッケージユニット８の要部構成例を示す側面
図である。すなわち、上記構成の複数個の半導体装置３
を、垂立的に配置・組み合わせて、半導体パッケージユ
ニット８化したものである。そして、この半導体パッケ
ージユニット８化は、次ぎのような手段で行える。すな
わち、互いに対向する半田ボール6a，6b同士を位置決め
して、各半導体装置３を隣接配置する一方、各半導体装
置３の基板４に穿設されている挿通孔７に、一端がスト
ッパー化9aされた固定用支持体９を挿通させる。その
後、他端側に固定止め具9bを嵌着し、半導体装置３同士
を締め付けて、対向する半田ボール6a，6b同士を圧着
（圧接）して電気的および機械的に接続・一体化するこ
とにより、半導体パッケージユニット８が構成される。
【００２２】この半導体パッケージユニットの場合は、
組み合わせる半導体装置３の数を任意に、かつ着脱自在
に選択できるので、用途に応じて半導体パッケージユニ
ットの性能ないし容量などを容易に調整できる。また、
実装用配線板に対する搭載・実装に当たっては、少なく
とも一端側の半導体装置３の外部端子（半田ボール）6a
列もしくは6b列に導通する被接続端子（たとえばソケッ
ト片）列を有すればよいので、実装用配線板の汎用性を
高めるとともに、実装面積拡大化も図られる。なお、こ
の場合、半導体パッケージユニットを構成する半導体装
置の数に拘らず、いずれも同電位の電源電圧などを供給
できる。
組み合わせる半導体装置３の数を任意に、かつ着脱自在
に選択できるので、用途に応じて半導体パッケージユニ
ットの性能ないし容量などを容易に調整できる。また、
実装用配線板に対する搭載・実装に当たっては、少なく
とも一端側の半導体装置３の外部端子（半田ボール）6a
列もしくは6b列に導通する被接続端子（たとえばソケッ
ト片）列を有すればよいので、実装用配線板の汎用性を
高めるとともに、実装面積拡大化も図られる。なお、こ
の場合、半導体パッケージユニットを構成する半導体装
置の数に拘らず、いずれも同電位の電源電圧などを供給
できる。
【００２３】図３ (a)， (b)は、第２の実施例に係る半
導体装置３の要部構成を示すもので、図３ (a)は上面
図、図３ (b)は裏面図である。
導体装置３の要部構成を示すもので、図３ (a)は上面
図、図３ (b)は裏面図である。
【００２４】図３ (a)， (b)において、４は半導体チッ
プ（図示省略）、たとえばICチップを搭載した基板、５
は前記半導体チップを被覆封止する樹脂層、6a，6bは前
記樹脂層５で被覆封止され半導体チップの各電極に一端
側がそれぞれ電気的に接続し、他端側が基板４の周辺の
両主面に、基板４を貫通して導出（露出）された外部端
子である。ここで、基板４は、たとえば厚さ 0.6mm，20
×30mm角のガラス・エポキシ樹脂板であり、被覆・封止
樹脂層５は、たとえばシリカ粉末などを含有するエポキ
シ樹脂層である。そして、樹脂による被覆封止は、モー
ルド法もしくはポッティング法のいずれの手段でもよ
い。また、外部端子6a，6bは、たとえば一端側が突起状
ピン6a′に、他端側が前記突起状ピン6a′を嵌合する筒
状6b′にそれぞれ形成されたAuメッキ付きCu製であっ
て、基板４面からの突起状ピン6a′の突出高さは、樹脂
層５の高さの 1/2〜 2/3程度に設定されている。
プ（図示省略）、たとえばICチップを搭載した基板、５
は前記半導体チップを被覆封止する樹脂層、6a，6bは前
記樹脂層５で被覆封止され半導体チップの各電極に一端
側がそれぞれ電気的に接続し、他端側が基板４の周辺の
両主面に、基板４を貫通して導出（露出）された外部端
子である。ここで、基板４は、たとえば厚さ 0.6mm，20
×30mm角のガラス・エポキシ樹脂板であり、被覆・封止
樹脂層５は、たとえばシリカ粉末などを含有するエポキ
シ樹脂層である。そして、樹脂による被覆封止は、モー
ルド法もしくはポッティング法のいずれの手段でもよ
い。また、外部端子6a，6bは、たとえば一端側が突起状
ピン6a′に、他端側が前記突起状ピン6a′を嵌合する筒
状6b′にそれぞれ形成されたAuメッキ付きCu製であっ
て、基板４面からの突起状ピン6a′の突出高さは、樹脂
層５の高さの 1/2〜 2/3程度に設定されている。
【００２５】上記構成の半導体装置３の複数個を、垂立
的に配置・組み合わせて、前記図２に図示した構成に準
じた半導体パッケージユニット８化を行える。すなわ
ち、互いに対向する突起状ピン6a′と筒状6b′とを位置
決めし、かつ突起状ピン6a′を対向する筒状6b′に嵌合
して、電気的および機械的に接続・一体化する。
的に配置・組み合わせて、前記図２に図示した構成に準
じた半導体パッケージユニット８化を行える。すなわ
ち、互いに対向する突起状ピン6a′と筒状6b′とを位置
決めし、かつ突起状ピン6a′を対向する筒状6b′に嵌合
して、電気的および機械的に接続・一体化する。
【００２６】そして、この半導体パッケージユニット８
の構成においても、半導体装置３同士の電気的および機
械的接合は機械的に着脱自在型であるため、使用目的に
応じて、垂立的な半導体装置３の配置・組み合わせ数を
自由に選ぶことができる。
の構成においても、半導体装置３同士の電気的および機
械的接合は機械的に着脱自在型であるため、使用目的に
応じて、垂立的な半導体装置３の配置・組み合わせ数を
自由に選ぶことができる。
【００２７】また、実装用配線板に対する搭載・実装に
当たっては、少なくとも一端側の半導体装置３の外部端
子（突起状ピン）6a′列もしくは筒状6b′列に導通する
被接続端子（たとえばソケット）列を有すればよいの
で、実装用配線板の汎用性を高めるとともに、実装面積
拡大化も図られる。なお、この場合も、半導体パッケー
ジユニットを構成する半導体装置の数に拘らず、いずれ
も同電位の電源電圧などを供給できる。
当たっては、少なくとも一端側の半導体装置３の外部端
子（突起状ピン）6a′列もしくは筒状6b′列に導通する
被接続端子（たとえばソケット）列を有すればよいの
で、実装用配線板の汎用性を高めるとともに、実装面積
拡大化も図られる。なお、この場合も、半導体パッケー
ジユニットを構成する半導体装置の数に拘らず、いずれ
も同電位の電源電圧などを供給できる。
【００２８】図４ (a)， (b)は、第３の実施例に係る半
導体装置３の要部構成を示すもので、図４ (a)は上面
図、図４ (b)は裏面図である。
導体装置３の要部構成を示すもので、図４ (a)は上面
図、図４ (b)は裏面図である。
【００２９】図４ (a)， (b)において、４は半導体チッ
プ（図示省略）、たとえばICチップを搭載した基板、５
は前記半導体チップを被覆封止する樹脂層、6a，6bは前
記樹脂層５で被覆封止され半導体チップの各電極に一端
側がそれぞれ電気的に接続し、他端側が基板４の周辺の
両主面に、基板４を貫通して導出（露出）された外部端
子である。ここで、基板４は、厚さ 0.6mm，20×30mm角
のガラス・エポキシ樹脂板であり、被覆・封止樹脂層５
は、たとえばシリカ粉末などを含有するエポキシ樹脂層
である。そして、樹脂による被覆封止は、モールド法も
しくはポッティング法のいずれの手段でもよい。また、
外部端子6a，6bは、たとえば円筒状ピン6a″，6b″であ
り、たとえば円筒状ピン6b″に円筒状ピン6a″が嵌合す
る構成と成っている。なお、円筒状ピン6b″には、その
軸方向に切り欠き部6b1 ″が設けられて円筒状ピン6a″
の嵌合が行われ易く成っており、また、それら円筒状ピ
ン6a″，6b″の突出高さは、基板４面から樹脂層５の高
さの 1/2〜 2/3程度に設定されている。
プ（図示省略）、たとえばICチップを搭載した基板、５
は前記半導体チップを被覆封止する樹脂層、6a，6bは前
記樹脂層５で被覆封止され半導体チップの各電極に一端
側がそれぞれ電気的に接続し、他端側が基板４の周辺の
両主面に、基板４を貫通して導出（露出）された外部端
子である。ここで、基板４は、厚さ 0.6mm，20×30mm角
のガラス・エポキシ樹脂板であり、被覆・封止樹脂層５
は、たとえばシリカ粉末などを含有するエポキシ樹脂層
である。そして、樹脂による被覆封止は、モールド法も
しくはポッティング法のいずれの手段でもよい。また、
外部端子6a，6bは、たとえば円筒状ピン6a″，6b″であ
り、たとえば円筒状ピン6b″に円筒状ピン6a″が嵌合す
る構成と成っている。なお、円筒状ピン6b″には、その
軸方向に切り欠き部6b1 ″が設けられて円筒状ピン6a″
の嵌合が行われ易く成っており、また、それら円筒状ピ
ン6a″，6b″の突出高さは、基板４面から樹脂層５の高
さの 1/2〜 2/3程度に設定されている。
【００３０】上記構成の半導体装置３の複数個を、垂立
的に配置・組み合わせて、前記図２に図示した構成に準
じた半導体パッケージユニット８化を行える。すなわ
ち、互いに対向する円筒状ピン6a″と円筒状ピン6b″と
を位置決めし、かつ円筒状ピン6b″を対向する円筒状ピ
ン6a″に嵌合して、電気的および機械的に接続・一体化
する。
的に配置・組み合わせて、前記図２に図示した構成に準
じた半導体パッケージユニット８化を行える。すなわ
ち、互いに対向する円筒状ピン6a″と円筒状ピン6b″と
を位置決めし、かつ円筒状ピン6b″を対向する円筒状ピ
ン6a″に嵌合して、電気的および機械的に接続・一体化
する。
【００３１】そして、この半導体パッケージユニット８
の構成においても、半導体装置３同士の電気的および機
械的接合は機械的に着脱自在型であるため、使用目的に
応じて、垂立的な半導体装置３の配置・組み合わせ数を
自由に選ぶことができる。
の構成においても、半導体装置３同士の電気的および機
械的接合は機械的に着脱自在型であるため、使用目的に
応じて、垂立的な半導体装置３の配置・組み合わせ数を
自由に選ぶことができる。
【００３２】また、実装用配線板に対する搭載・実装に
当たっては、少なくとも一端側の半導体装置３の外部端
子（円筒状ピン）6a″列もしくは円筒状ピン6b″列に導
通する被接続端子（たとえばソケット）列を有すればよ
いので、実装用配線板の汎用性を高めるとともに、実装
面積拡大化も図られる。なお、この場合も、半導体パッ
ケージユニットを構成する半導体装置の数に拘らず、い
ずれも同電位の電源電圧などを供給できる。
当たっては、少なくとも一端側の半導体装置３の外部端
子（円筒状ピン）6a″列もしくは円筒状ピン6b″列に導
通する被接続端子（たとえばソケット）列を有すればよ
いので、実装用配線板の汎用性を高めるとともに、実装
面積拡大化も図られる。なお、この場合も、半導体パッ
ケージユニットを構成する半導体装置の数に拘らず、い
ずれも同電位の電源電圧などを供給できる。
【００３３】なお、本発明は、上記例示に限定されるも
のでなく、発明の趣旨を逸脱しない範囲で、いろいろの
変形を採ることができる。
のでなく、発明の趣旨を逸脱しない範囲で、いろいろの
変形を採ることができる。
【００３４】
【発明の効果】請求項１〜７の発明によれば、互いに主
面を対向させて垂立的に配置させた場合、隣接・対向す
る外部端子同士の対接で、半導体装置間が容易に電気的
に接続される。つまり、複数個の半導体装置を実装用配
線板面に、垂立に搭載・配置するときも、予め、個々の
半導体装置に対応した被接続端子を要しないので、実装
用配線板が汎用化されるだけでなく、半導体装置などの
実装領域面を広く確保し易くなる。したがって、前記半
導体装置の垂立な搭載・配置と相俟って、実装回路装置
のコンパクト化、もしくは高密度実装化が容易に図られ
る。
面を対向させて垂立的に配置させた場合、隣接・対向す
る外部端子同士の対接で、半導体装置間が容易に電気的
に接続される。つまり、複数個の半導体装置を実装用配
線板面に、垂立に搭載・配置するときも、予め、個々の
半導体装置に対応した被接続端子を要しないので、実装
用配線板が汎用化されるだけでなく、半導体装置などの
実装領域面を広く確保し易くなる。したがって、前記半
導体装置の垂立な搭載・配置と相俟って、実装回路装置
のコンパクト化、もしくは高密度実装化が容易に図られ
る。
【００３５】特に、請求項３，４の発明によれば、隣接
する半導体装置同士は電気的な接続だけでなく、機械的
な接合も併せて行えるため、相互の接続の信頼性向上も
図られる。
する半導体装置同士は電気的な接続だけでなく、機械的
な接合も併せて行えるため、相互の接続の信頼性向上も
図られる。
【００３６】また、請求項８の発明によれば、上記作用
効果を有する半導体装置の着脱自在な組み合わせ・ユニ
ット化に基づくコンパクトで、かつ高機能の半導体パッ
ケージユニットの提供によって、機能の選択性などが高
くなるとともに、コンパクト・高密度実装型の実装回路
装置を容易に提供できる。
効果を有する半導体装置の着脱自在な組み合わせ・ユニ
ット化に基づくコンパクトで、かつ高機能の半導体パッ
ケージユニットの提供によって、機能の選択性などが高
くなるとともに、コンパクト・高密度実装型の実装回路
装置を容易に提供できる。
【図１】第１の実施例に係る半導体装置の概略構成を示
すもので、 (a)は上面図、 (b)は側面図、 (c)は裏面
図。
すもので、 (a)は上面図、 (b)は側面図、 (c)は裏面
図。
【図２】第１の実施例に係る半導体装置を垂立に配置・
一体化してなる半導体パッケージユニットの概略構成を
示す側面図。
一体化してなる半導体パッケージユニットの概略構成を
示す側面図。
【図３】第２の実施例に係る半導体装置の概略構成を示
すもので、 (a)は上面図、 (b)は裏面図。
すもので、 (a)は上面図、 (b)は裏面図。
【図４】第３の実施例に係る半導体装置の概略構成を示
すもので、 (a)は上面図、 (b)は裏面図。
すもので、 (a)は上面図、 (b)は裏面図。
【図５】従来の垂立実装型の半導体装置を実装用配線板
に搭載・実装したときの概略構成を示すもので、 (a)は
側面図、 (b)は正面図。
に搭載・実装したときの概略構成を示すもので、 (a)は
側面図、 (b)は正面図。
３……半導体装置 ４……基板 ５……封止樹脂層 6a，6b，……外部端子 ７……固定用支持体の挿通孔 ８……半導体パッケージユニット ９……固定用支持体
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 23/50 Ｈ０１Ｌ 23/52 Ｃ 23/52
Claims (8)
- 【請求項１】 基板と、前記基板の一主面に配設された
被接続端子群と、前記被接続端子群に対応する電極群を
接合して基板の一主面に搭載配置された半導体チップ
と、前記被接続端子群に電気的に接続し、かつ基板の周
辺部で両主面の相対する位置に貫通露出させた外部端子
群とを有することを特徴とする半導体装置。 - 【請求項２】 外部端子の露出部が、ボール状であるこ
とを特徴とする請求項１記載の半導体装置。 - 【請求項３】 外部端子の露出部の一方が突起状ピン、
他方が突起状ピンの嵌合する孔であることを特徴とする
請求項１記載の半導体装置。 - 【請求項４】 外部端子の露出部の一方が突起状ピン、
他方が突起状ピンの嵌合する筒状体であることを特徴と
する請求項１記載の半導体装置。 - 【請求項５】 突起状ピンの嵌合する筒状体の側壁の一
部が、軸方向に沿って切り欠ていることを特徴とする請
求項４記載の半導体装置。 - 【請求項６】 基板の一主面に搭載配置された半導体チ
ップが樹脂で封止されていることを特徴とする請求項１
ないし請求項５いずれか一記載の半導体装置。 - 【請求項７】 基板周辺部で、かつ外部端子に支障ない
位置に基板の厚さ方向に貫通する孔が離隔して少なくと
も２個形設されていることを特徴とする請求項１ないし
請求項６いずれか一記載の半導体装置。 - 【請求項８】 基板、この基板の一主面に配設された被
接続端子群、この被接続端子群に対応する電極群を接合
して基板の一主面に搭載配置された半導体チップ、この
被接続端子群に電気的に接続し、かつ基板の周辺部で両
主面の相対する位置に貫通露出させた外部端子とを有す
る複数個の半導体装置から成り、 前記複数個の半導体装置は垂立的に配置され、かつ互い
に対向する外部端子同士を着脱自在に電気的および機械
的に接合し一体化されていることを特徴とする半導体パ
ッケージユニット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4391498A JPH11243174A (ja) | 1998-02-25 | 1998-02-25 | 半導体装置および半導体パッケージユニット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4391498A JPH11243174A (ja) | 1998-02-25 | 1998-02-25 | 半導体装置および半導体パッケージユニット |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11243174A true JPH11243174A (ja) | 1999-09-07 |
Family
ID=12676995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4391498A Pending JPH11243174A (ja) | 1998-02-25 | 1998-02-25 | 半導体装置および半導体パッケージユニット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11243174A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006120849A1 (ja) * | 2005-05-02 | 2006-11-16 | Advanced Systems Japan Inc. | ソケット機能を備えた半導体パッケージ、半導体モジュール、および電子回路モジュール、並びにソケット付き回路基板 |
| JP2009076522A (ja) * | 2007-09-19 | 2009-04-09 | Spansion Llc | 半導体装置及びその製造方法 |
-
1998
- 1998-02-25 JP JP4391498A patent/JPH11243174A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006120849A1 (ja) * | 2005-05-02 | 2006-11-16 | Advanced Systems Japan Inc. | ソケット機能を備えた半導体パッケージ、半導体モジュール、および電子回路モジュール、並びにソケット付き回路基板 |
| US8106507B2 (en) | 2005-05-02 | 2012-01-31 | Advanced Systems Japan Inc. | Semiconductor package having socket function, semiconductor module, electronic circuit module and circuit board with socket |
| JP2009076522A (ja) * | 2007-09-19 | 2009-04-09 | Spansion Llc | 半導体装置及びその製造方法 |
| JP4588060B2 (ja) * | 2007-09-19 | 2010-11-24 | スパンション エルエルシー | 半導体装置及びその製造方法 |
| US8269343B2 (en) | 2007-09-19 | 2012-09-18 | Spansion Llc | Semiconductor device including a pressure-contact section |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2987101B2 (ja) | 半導体装置の接続方法並びに半導体装置の接続器 | |
| JP2967344B2 (ja) | 積層型半導体パッケージモジュール及び積層型半導体パッケージモジュールの製造方法 | |
| JPH1056129A (ja) | 積層型ボトムリード半導体パッケージ | |
| KR970067801A (ko) | 반도체 장치 및 그 제조방법 | |
| US6992395B2 (en) | Semiconductor device and semiconductor module having external electrodes on an outer periphery | |
| JP2001156251A (ja) | 半導体装置 | |
| KR100250560B1 (ko) | 반도체장치와그제조방법 | |
| US20030042591A1 (en) | Electronic component with at least two stacked semiconductor chips, and fabrication method | |
| JPH0730059A (ja) | マルチチップモジュール | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JP2000299423A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JPH11243174A (ja) | 半導体装置および半導体パッケージユニット | |
| JPH07263622A (ja) | 半導体装置 | |
| JPS59107551A (ja) | 半導体装置 | |
| JP3156630B2 (ja) | パワー回路実装ユニット | |
| JPS6022348A (ja) | 半導体装置 | |
| JPH0817960A (ja) | Ｑｆｐ構造半導体装置 | |
| KR200231862Y1 (ko) | 반도체 패키지 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JPH11102991A (ja) | 半導体素子搭載フレーム | |
| JP2000357757A (ja) | 半導体装置および電子回路装置 | |
| KR20020028038A (ko) | 반도체 패키지의 적층 구조 및 그 적층 방법 | |
| JPH042478Y2 (ja) | ||
| JPH0969587A (ja) | Ｂｇａ型半導体装置及びｂｇａモジュール | |
| JPH0442942Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030527 |