JPH1056129A - 積層型ボトムリード半導体パッケージ - Google Patents

積層型ボトムリード半導体パッケージ

Info

Publication number
JPH1056129A
JPH1056129A JP11904797A JP11904797A JPH1056129A JP H1056129 A JPH1056129 A JP H1056129A JP 11904797 A JP11904797 A JP 11904797A JP 11904797 A JP11904797 A JP 11904797A JP H1056129 A JPH1056129 A JP H1056129A
Authority
JP
Japan
Prior art keywords
lead
assembly
semiconductor package
leads
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11904797A
Other languages
English (en)
Other versions
JP2819285B2 (ja
Inventor
Yong Chan Kim
チャン キム ヨン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH1056129A publication Critical patent/JPH1056129A/ja
Application granted granted Critical
Publication of JP2819285B2 publication Critical patent/JP2819285B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】半導体パッケージを小型化及び高集積化する。 【解決手段】一面に突起１１が形成された第１リード１
０ａを一端部に有し、第１リード１０ａの一面側斜め上
方に段状に屈曲形成された第２リード１０ｂを他端部に
有する複数のリード１０と、表面に設けたチップパット
１３ａがソルダー１２を介して突起１１に接続された半
導体チップ１３と、を備えた第１組立体と、第１組立体
と同じ構造を有し、第１組立体と半導体チップ１３が接
続された面を対向させて面対称に配置され、互いに対応
する第２リード１０ｂが接着部剤３０を介して接続され
た第２組立体と、第１リード１０ａの他面と第２リード
１０ｂの先端部とを外部に露出させて、第１組立体と第
２組立体とをモールディングした成形部４０と、を含ん
で積層型ボトムリード半導体パッケージを構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は積層型ボトムリード
半導体パッケージに係るもので、詳しくは、２つの半導
体チップを１つのパッケージに搭載して、複数のパッケ
ージを積層し得る小型の積層型ボトムリード半導体パッ
ケージに関するものである。
【０００２】
【従来の技術】多様な半導体パッケージ中で、最も一般
的なＳＯＪ半導体パッケージにおいては、半導体チップ
をリードフレームのパドルに絶縁性テープ又はペースト
(paste)を用いて接着し、半導体チップのパットと内部
リードとを導電線により電気的に接続した後、全体をモ
ールディング樹脂により封止成形して、半導体パッケー
ジ本体が形成されている。外部リードは、半導体パッケ
ージ本体の外側に延長形成され、Ｊ字形に屈曲形成され
ている。
【０００３】そして、このように構成された従来のＳＯ
Ｊ半導体パッケージは、各種のセットを有した印刷回路
基板（図示せず）に実装して、電気的特性試験を行った
後に使用されている。しかし、このように形成された通
常のＳＯＪ半導体パッケージは、パッケージ本体の外側
に突出した外部リードのため、印刷回路基板上での占有
面積比が大きくなるという問題点があった。且つ、運搬
及び実装作業時に、突出した外部リードに撓みが発生す
るという問題点があった。
【０００４】そこで、本発明者等はボトムリード半導体
パッケージ (Bottom Lead Semiconducror Package ; BL
P)を発明し、現在量産中である（米国特許第5,428,248
号公報参照）。図３は、このボトムリード半導体パッケ
ージの縦断面図である。半導体チップ１の下面は、左右
に対向させて設けた複数のリード２の一端部である基板
連結リード２ａの上面に、絶縁性の接着剤３を介して接
着してある。リード２の他端部であるチップ接続リード
２ｂは、連結リード２ａの斜め上方に段状に屈曲形成さ
れて、半導体チップ１の上面に形成されたチップパット
１ａと、導線（金属ワイヤ）４を介して接続されてい
る。
【０００５】そして、半導体チップ１、リード２および
導線４は、全体がモールディング樹脂５で封止されてお
り、基板連結リード２ａの下面のみが外部に露出され
て、図示しない印刷回路基板に接続可能にしてある。
【０００６】
【発明が解決しようとする課題】然るに、このように構
成された従来のボトムリード半導体パッケージにおいて
は、実装の際、印刷回路基板上での占有面積が減少する
と共に、外部リードの損傷を防止できるという長所はあ
るが、チップパット１ａとチップ接続リード２ｂとを導
線４を用いて電気的に接続するため、導線の高さに応じ
てパッケージの高さが高くなり、半導体パッケージの小
型化に限界があった。
【０００７】且つ、１つのパッケージ内に１つの半導体
チップのみを搭載するようになっており、半導体パッケ
ージを積層することもできないため、さらに高集積化す
るのが不可能であった。また、実装後にはリードの接続
状態を検査することが困難であった。本発明は、このよ
うな点に鑑み、基板に実装した後にパッケージのリード
の接続状態を容易に検査し得る、小型化及び高集積化さ
れた積層型ボトムリード半導体パッケージを提供するこ
とを目的とする。
【０００８】
【課題を解決するための手段】このため、本発明の請求
項１に係る積層型ボトムリード半導体パッケージにおい
ては、一面に突起が形成された第１リードを一端部に有
し、該第１リードの一面側斜め上方に段状に屈曲形成さ
れた第２リードを他端部に有する複数のリードと、表面
に設けたチップパットがソルダーを介して前記第１リー
ドの突起に接続された半導体チップと、を備えた第１組
立体と、該第１組立体と同じ構造を有し、前記第１組立
体と前記半導体チップが接続された面を対向させて面対
称に配置され、互いに対応する前記第２リードが接着部
剤を介して接続された第２組立体と、前記第１リードの
他面と前記第２リードの先端部とを外部に露出させて、
前記第１組立体と第２組立体とをモールディングした成
形部と、を含んで構成される。
【０００９】このような構成とすることにより、１つの
パッケージに２つの半導体チップを搭載し、さらに、複
数のパッケージを積層して実装できるようにする。ま
た、前記接着部材は、請求項２に係る発明のように、導
電性接着部剤を用いれば、パッケージ内の２つのチップ
を１つのチップと同様に動作させることができる。
【００１０】一方、請求項３に係る発明のように、前記
接着部材として、絶縁性接着部剤を用いることもでき、
この場合、パッケージ内の２つのチップをそれぞれ独立
させて作動させることができる。また、請求項４に係る
発明では、前記第１リードの他面および第２リードの先
端部表面に、導電性鍍金膜を夫々形成して、印刷回路基
板や他のパッケージとの接続を容易にする。この鍍金膜
は、請求項５に係る発明のように、ソルダーで形成する
のが簡便である。
【００１１】また、請求項６に係る発明では、前記半導
体チップは、前記チップパットを有する面の、前記チッ
プパットを除いた全面に、ポリイミド層を設ける。
【００１２】
【発明の実施の形態】以下、本発明に係る積層型ボトム
リード半導体ディパッケージの、実施の形態の一例を説
明する。図１〜図４は、本発明の積層型ボトムリード半
導体パッケージの製造工程及び構造を示した縦断面図で
ある。
【００１３】第１組立体２０は、図１（Ａ）に示すよう
に、複数のリード１０と半導体チップ１３とから形成さ
れる。リード１０は、図１（Ｂ）に示すように、第１リ
ード１０ａを一端部に有し、第１リード１０ａの一面側
斜め上方に段状に屈曲形成された第２リード１０ｂを他
端部に有するものであり、複数のリード１０が、第１リ
ード１０ａ側を対向させて左右に配置してある。また、
第１リード１０ａの一面には突起１１が形成されてお
り、突起１１の表面にはソルダー１２が鍍金してある。
【００１４】一方、半導体チップ１３は、その一面に複
数のチップパット１３ａが設けてあり、この面のチップ
パット１３ａを除いた全面がポリイミド（polyimide ）
層１４で覆われている。そして、チップパット１３ａ
は、各第１リード１０ａの突起１１にソルダー１２を介
して接続されており、各チップパット１３ａの電気的信
号が第１リード１０ａに伝達される。このチップパット
１３ａと突起１１との接続は、ソルダー１２が鍍金され
た突起１１をチップパッド１３に当接させて加熱し、ソ
ルダー１２が溶融した後に冷却して硬化させることによ
り、容易に形成することができる。
【００１５】次に、図２に示すように、第１組立体２０
と、第１組立体２０と同様の構造を有する第２組立体２
０′とを、半導体チップ１３（１３′）が接続された面
を対向させて面対称に配置し、互いに対応する第１組立
体の第２リード１０ｂと第２組立体の第２リード１０
ｂ′とを、接着部剤３０を介して接続する。このとき、
接着部材３０としては、絶縁性接着剤又は電導性接着剤
を用いることができる。すなわち、半導体チップ１３お
よび半導体チップ１３′を１つのチップとして機能する
ように作動させる場合には、電導性接着剤を用いて第１
組立体２０の第２リード１０ｂと第２組立体２０′の第
２リード１０ｂ′とを電気的に接続する。一方、半導体
チップ１３および半導体チップ１３′を、それぞれが独
立したチップとして機能するように作動させる場合に
は、絶縁性接着剤を用いて第１組立体２０の第２リード
１０ｂと第２組立体２０′の第２リード１０ｂ′とを電
気的に絶縁する。
【００１６】続いて、図３に示すように、第１リード１
０ａ（１０ａ′）の他面と第２リード１０ｂ（１０
ｂ′）の先端部とを外部に露出させて、第１組立体２０
と第２組立体２０′とを樹脂でモールディングして成形
部４０を形成する。このとき、モールディング樹脂は、
安価で入手し易いエポキシ樹脂(epoxy resin) を用いる
ことが望ましい。
【００１７】そして、図４に示したように、成形部４０
の外部に露出した第１リード１０ａ（１０ａ′）の他面
及び第２リード１０ｂ（１０ｂ′）の表面に、夫々ソル
ダーにより鍍金膜５０を形成し、第２リード１０ｂ（１
０ｂ′）を所定長さに切断して、本発明に係る積層型ボ
トムリード半導体パッケージを構成する。成形部４０の
外部に露出された、第１リード１０ａ（１０ａ′）の他
面および第２リード１０ｂ（１０ｂ′）の先端部は、こ
れを介して信号の入出力を行なうために、印刷回路基板
（図示せず）に接続されるなどして用いられる。特に、
第１リード１０ａ（１０ａ′）の他面を印刷回路基板等
に接続して半導体パッケージを実装した後は、目視等に
よる外観検査ではその接続状態を確認することはできな
いが、第２リード１０ｂ（１０ｂ′）の先端部を用いて
導通を確認することにより、第１リード１０ａ、１０
ａ′の印刷回路基板等への接続状態を電気的に容易に検
査することができる。
【００１８】上述した本発明の積層型ボトムリード半導
体パッケージは、図５に示したように、複数個を積層し
て用いることができる。図５には符号１００および１０
１で示した２個の積層型ボトムリード半導体パッケージ
を縦に積層した形態が表示されているが、積層する個数
は２つに限らず、必要に応じた数だけ積層して使用する
こともできる。
【００１９】このように、複数の積層型ボトムリード半
導体パッケージを積層するときには、下側の半導体パッ
ケージ１００の第１リード１０ａと、上側の半導体パッ
ケージ１０１の第１リード１０ａ′との位置を合わせて
重ね、表面に形成されたソルダー鍍金膜５０を加熱溶融
した後に冷却して硬化させることにより、容易に接続す
ることができる。
【００２０】または、両者をソルダークリームを用いて
接着するか、若しくは、ポリイミドのような他の接着剤
を用いて接着することもできる。
【００２１】
【発明の効果】以上説明したように、本発明の請求項１
に係る積層型ボトムリード半導体パッケージにおいて
は、半導体パッケージの小型化及び高集積化を具現する
ことができるし、基板に実装した後リードの接続状態を
容易に検査し得るという効果がある。
【００２２】また、請求項２に係る発明によれば、第１
組立体の半導体チップと第２組立体の半導体チップとが
電気的に接続されており、複数の半導体チップを連動さ
せて動作させることができるという効果がある。また、
請求項３に係る発明によれば、第１組立体の半導体チッ
プと第２組立体の半導体チップとが電気的に隔離して、
１つのパッケージ内のチップをそれぞれ独立させて動作
させることができるという効果がある。
【００２３】また、請求項４に係る発明によれば、各リ
ードの先端に導電性鍍金膜を形成することにより、電導
度を向上させると共に、腐食を防止できるという効果が
ある。また、請求項５に係る発明によれば、各リード先
端の導電性鍍金膜をソルダーで形成することにより、極
めて容易にリードを基板に接合できるという効果があ
る。
【００２４】また、請求項６に係る発明によれば、ポリ
イミド層を設けることにより、各半導体チップの表面を
保護することができるという効果がある。
【図面の簡単な説明】
【図１】 第１組立体の構造を示す図
【図２】 第１組立体および第２組立体の構造を示す縦
断面図
【図３】 成形部の構造を示す縦断面図
【図４】 本発明の積層型ボトムリード半導体パッケー
ジの構造を示す縦断面図
【図５】 本発明の積層型ボトムリード半導体パッケー
ジを複数積層した場合の構造を示す縦断面図
【図６】 従来のボトムリード半導体パッケージの構造
を示した縦断面図
【符号の説明】
１０ａ、１０ａ′ 第１リード １０ｂ、１０ｂ′ 第２リード １０、１０′ リードフレーム １１、１１′ 突起 １２、１２′ ソルダー １３、１３′ 半導体チップ １３ａ、１３ａ′ チップパット １４、１４′ ポリイミド層 ２０ 第１組立体 ２０′ 第２組立体 ３０ 接着部材 ４０ 成形部 ５０ 鍍金膜

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】一面に突起（１１）が形成された第１リー
    ド（１０ａ）を一端部に有し、該第１リード（１０ａ）
    の一面側斜め上方に段状に屈曲形成された第２リード
    （１０ｂ）を他端部に有する複数のリード（１０）と、
    表面に設けたチップパットがソルダー（１２）を介して
    前記第１リード（１０ａ）の突起（１１）に接続された
    半導体チップ（１３）と、を備えた第１組立体（２０）
    と、 該第１組立体（２０）と同じ構造を有し、前記第１組立
    体（２０）と前記半導体チップ（１１、１１′）が接続
    された面を対向させて面対称に配置され、互いに対応す
    る前記第２リード（１０ｂ、１０ｂ′）が接着部剤（３
    ０）を介して接続された第２組立体（２０′）と、 前記第１リード（１０ａ）の他面と前記第２リード（１
    ０ｂ）の先端部とを外部に露出させて、前記第１組立体
    （２０）と第２組立体（２０′）とをモールディングし
    た成形部（４０）と、 を含んで構成される積層型ボトムリード半導体パッケー
    ジ。
  2. 【請求項２】前記接着部材（３０）は、導電性接着部剤
    である請求項１記載の積層型ボトムリード半導体パッケ
    ージ。
  3. 【請求項３】前記接着部材（３０）は、絶縁性接着部剤
    である請求項１記載の積層型ボトムリード半導体パッケ
    ージ。
  4. 【請求項４】前記第１リード（１０ａ、１０ａ′）の他
    面および第２リード（１０ｂ、１０ｂ′）の先端部表面
    には、導電性鍍金膜（５０）が夫々形成される請求項１
    〜請求項３のいずれか１つに記載の積層型ボトムリード
    半導体パッケージ。
  5. 【請求項５】前記鍍金膜（５０）は、ソルダーである請
    求項４に記載の積層型ボトムリード半導体パッケージ。
  6. 【請求項６】前記半導体チップ（１３、１３′）は、前
    記チップパット（１３ａ、１３ａ′）を有する面の、前
    記チップパット（１３ａ、１３ａ′）を除いた全面に、
    ポリイミド層（１４）を有する請求項１〜請求項５のい
    ずれか１つに記載の積層型ボトムリード半導体パッケー
    ジ。
JP9119047A 1996-05-17 1997-05-09 積層型ボトムリード半導体パッケージ Expired - Fee Related JP2819285B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR16640/1996 1996-05-17
KR1019960016640A KR100186309B1 (ko) 1996-05-17 1996-05-17 적층형 버텀 리드 패키지

Publications (2)

Publication Number Publication Date
JPH1056129A true JPH1056129A (ja) 1998-02-24
JP2819285B2 JP2819285B2 (ja) 1998-10-30

Family

ID=19459003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9119047A Expired - Fee Related JP2819285B2 (ja) 1996-05-17 1997-05-09 積層型ボトムリード半導体パッケージ

Country Status (5)

Country Link
US (1) US5939779A (ja)
JP (1) JP2819285B2 (ja)
KR (1) KR100186309B1 (ja)
CN (1) CN1064780C (ja)
DE (1) DE19716668C2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379600B1 (ko) * 2000-08-14 2003-04-10 삼성전자주식회사 듀얼 칩 패키지의 제조 방법
JP2008300671A (ja) * 2007-05-31 2008-12-11 Sanyo Electric Co Ltd 半導体装置
JP2009514250A (ja) * 2005-11-01 2009-04-02 アレグロ・マイクロシステムズ・インコーポレーテッド フリップチップ・オン・リード半導体パッケージの方法および装置
JP2009111401A (ja) * 2001-12-27 2009-05-21 Samsung Electronics Co Ltd 積層半導体チップパッケージ
KR100910223B1 (ko) 2006-09-29 2009-07-31 주식회사 하이닉스반도체 적층 반도체 패키지
US9299915B2 (en) 2012-01-16 2016-03-29 Allegro Microsystems, Llc Methods and apparatus for magnetic sensor having non-conductive die paddle

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3937265B2 (ja) * 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
KR100285664B1 (ko) * 1998-05-15 2001-06-01 박종섭 스택패키지및그제조방법
SG75958A1 (en) * 1998-06-01 2000-10-24 Hitachi Ulsi Sys Co Ltd Semiconductor device and a method of producing semiconductor device
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
KR100304959B1 (ko) * 1998-10-21 2001-09-24 김영환 칩 적층형 반도체 패키지 및 그 제조방법
US6063648A (en) * 1998-10-29 2000-05-16 Tessera, Inc. Lead formation usings grids
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
KR100421774B1 (ko) * 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
US6762067B1 (en) * 2000-01-18 2004-07-13 Fairchild Semiconductor Corporation Method of packaging a plurality of devices utilizing a plurality of lead frames coupled together by rails
KR100335717B1 (ko) * 2000-02-18 2002-05-08 윤종용 고용량 메모리 카드
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US6197618B1 (en) * 2000-05-04 2001-03-06 General Semiconductor Ireland Semiconductor device fabrication using adhesives
KR100646971B1 (ko) * 2000-12-07 2006-11-17 주식회사 하이닉스반도체 스택 패키지 제조용 스텐실의 구조
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
KR20030018642A (ko) 2001-08-30 2003-03-06 주식회사 하이닉스반도체 스택 칩 모듈
KR100422359B1 (ko) * 2002-03-07 2004-03-11 주식회사 하이닉스반도체 원통형 반도체 패키지 및 그를 이용한 케이블형 패키지 모듈
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US7132311B2 (en) * 2002-07-26 2006-11-07 Intel Corporation Encapsulation of a stack of semiconductor dice
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US6879034B1 (en) 2003-05-01 2005-04-12 Amkor Technology, Inc. Semiconductor package including low temperature co-fired ceramic substrate
JP3693057B2 (ja) * 2003-07-04 2005-09-07 セイコーエプソン株式会社 半導体装置の製造方法
US7148564B2 (en) * 2004-02-17 2006-12-12 Delphi Technologies, Inc. Dual-sided substrate integrated circuit package including a leadframe having leads with increased thickness
JP2005277114A (ja) * 2004-03-25 2005-10-06 Sanyo Electric Co Ltd 半導体装置
US6972372B1 (en) * 2004-05-28 2005-12-06 Macronix International Co., Ltd. Method and apparatus for stacking electrical components using outer lead portions and exposed inner lead portions to provide interconnection
US7202105B2 (en) * 2004-06-28 2007-04-10 Semiconductor Components Industries, L.L.C. Multi-chip semiconductor connector assembly method
DE102004041889B4 (de) * 2004-08-30 2006-06-29 Infineon Technologies Ag Halbleitervorrichtung mit gestapelten Halbleiterbauelementen und Verfahren zu deren Herstellung
US7408244B2 (en) * 2005-03-16 2008-08-05 Advanced Semiconductor Engineering, Inc. Semiconductor package and stack arrangement thereof
US7098073B1 (en) 2005-04-18 2006-08-29 Freescale Semiconductor, Inc. Method for stacking an integrated circuit on another integrated circuit
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
JP4551321B2 (ja) * 2005-07-21 2010-09-29 新光電気工業株式会社 電子部品実装構造及びその製造方法
US20070029648A1 (en) * 2005-08-02 2007-02-08 Texas Instruments Incorporated Enhanced multi-die package
KR100631959B1 (ko) * 2005-09-07 2006-10-04 주식회사 하이닉스반도체 적층형 반도체 패키지 및 그 제조방법
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
CN101361221A (zh) * 2006-04-28 2009-02-04 株式会社东芝 高频用半导体装置
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
TWI352416B (en) * 2006-09-12 2011-11-11 Chipmos Technologies Inc Stacked chip package structure with unbalanced lea
US8847413B2 (en) * 2007-01-15 2014-09-30 Stats Chippac Ltd. Integrated circuit package system with leads having multiple sides exposed
US7834464B2 (en) * 2007-10-09 2010-11-16 Infineon Technologies Ag Semiconductor chip package, semiconductor chip assembly, and method for fabricating a device
US7882482B2 (en) * 2007-10-12 2011-02-01 Monolithic Power Systems, Inc. Layout schemes and apparatus for high performance DC-DC output stage
US20090127676A1 (en) * 2007-11-16 2009-05-21 Gomez Jocel P Back to Back Die Assembly For Semiconductor Devices
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8372692B2 (en) * 2010-01-27 2013-02-12 Marvell World Trade Ltd. Method of stacking flip-chip on wire-bonded chip
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US20120049334A1 (en) * 2010-08-27 2012-03-01 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Leadframe as Vertical Interconnect Structure Between Stacked Semiconductor Die
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
CN102569099B (zh) * 2010-12-28 2014-12-10 万国半导体(开曼)股份有限公司 一种倒装芯片的封装方法
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9041188B2 (en) * 2012-11-10 2015-05-26 Vishay General Semiconductor Llc Axial semiconductor package
CN103745964A (zh) * 2013-12-05 2014-04-23 南通富士通微电子股份有限公司 封装结构
CN103730444B (zh) * 2014-01-20 2017-06-27 矽力杰半导体技术(杭州)有限公司 封装组件及其制造方法
JP6162643B2 (ja) * 2014-05-21 2017-07-12 三菱電機株式会社 半導体装置
US9564387B2 (en) * 2014-08-28 2017-02-07 UTAC Headquarters Pte. Ltd. Semiconductor package having routing traces therein
US10903146B2 (en) * 2016-03-10 2021-01-26 Waseda University Electrode connection structure, lead frame, and method for forming electrode connection structure
CN110190035A (zh) * 2019-04-26 2019-08-30 江苏长电科技股份有限公司 一种基板和框架混合的三维系统级封装结构及其工艺方法
US10991644B2 (en) 2019-08-22 2021-04-27 Allegro Microsystems, Llc Integrated circuit package having a low profile
CN114300369A (zh) * 2022-03-10 2022-04-08 绍兴中芯集成电路制造股份有限公司 半导体封装结构的制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3978516A (en) * 1974-01-02 1976-08-31 Texas Instruments Incorporated Lead frame assembly for a packaged semiconductor microcircuit
US5530292A (en) * 1990-03-15 1996-06-25 Fujitsu Limited Semiconductor device having a plurality of chips
US5296737A (en) * 1990-09-06 1994-03-22 Hitachi, Ltd. Semiconductor device with a plurality of face to face chips
US5172214A (en) * 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
US5331235A (en) * 1991-06-01 1994-07-19 Goldstar Electron Co., Ltd. Multi-chip semiconductor package
KR950012658B1 (ko) * 1992-07-24 1995-10-19 삼성전자주식회사 반도체 칩 실장방법 및 기판 구조체
KR0128251Y1 (ko) * 1992-08-21 1998-10-15 문정환 리드 노출형 반도체 조립장치
US5479051A (en) * 1992-10-09 1995-12-26 Fujitsu Limited Semiconductor device having a plurality of semiconductor chips
KR960005042B1 (ko) * 1992-11-07 1996-04-18 금성일렉트론주식회사 반도체 펙케지
JP2960283B2 (ja) * 1993-06-14 1999-10-06 株式会社東芝 樹脂封止型半導体装置の製造方法と、この製造方法に用いられる複数の半導体素子を載置するためのリードフレームと、この製造方法によって製造される樹脂封止型半導体装置
KR970010678B1 (ko) * 1994-03-30 1997-06-30 엘지반도체 주식회사 리드 프레임 및 이를 이용한 반도체 패키지
US5429992A (en) * 1994-05-25 1995-07-04 Texas Instruments Incorporated Lead frame structure for IC devices with strengthened encapsulation adhesion
US5677567A (en) * 1996-06-17 1997-10-14 Micron Technology, Inc. Leads between chips assembly

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379600B1 (ko) * 2000-08-14 2003-04-10 삼성전자주식회사 듀얼 칩 패키지의 제조 방법
JP2009111401A (ja) * 2001-12-27 2009-05-21 Samsung Electronics Co Ltd 積層半導体チップパッケージ
JP2009514250A (ja) * 2005-11-01 2009-04-02 アレグロ・マイクロシステムズ・インコーポレーテッド フリップチップ・オン・リード半導体パッケージの方法および装置
JP2013219369A (ja) * 2005-11-01 2013-10-24 Allegro Microsystems Llc フリップチップ・オン・リード半導体パッケージの方法および装置
KR101340576B1 (ko) * 2005-11-01 2013-12-11 알레그로 마이크로시스템스, 엘엘씨 플립 칩 온 리드 반도체 패키지 방법 및 장치
US8785250B2 (en) 2005-11-01 2014-07-22 Allegro Microsystems, Llc Methods and apparatus for flip-chip-on-lead semiconductor package
KR100910223B1 (ko) 2006-09-29 2009-07-31 주식회사 하이닉스반도체 적층 반도체 패키지
JP2008300671A (ja) * 2007-05-31 2008-12-11 Sanyo Electric Co Ltd 半導体装置
US9299915B2 (en) 2012-01-16 2016-03-29 Allegro Microsystems, Llc Methods and apparatus for magnetic sensor having non-conductive die paddle
US9620705B2 (en) 2012-01-16 2017-04-11 Allegro Microsystems, Llc Methods and apparatus for magnetic sensor having non-conductive die paddle
US10333055B2 (en) 2012-01-16 2019-06-25 Allegro Microsystems, Llc Methods for magnetic sensor having non-conductive die paddle

Also Published As

Publication number Publication date
KR100186309B1 (ko) 1999-03-20
KR970077555A (ko) 1997-12-12
CN1064780C (zh) 2001-04-18
CN1166057A (zh) 1997-11-26
JP2819285B2 (ja) 1998-10-30
US5939779A (en) 1999-08-17
DE19716668C2 (de) 1999-05-27
DE19716668A1 (de) 1997-11-20

Similar Documents

Publication Publication Date Title
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
US6566164B1 (en) Exposed copper strap in a semiconductor package
JP2819284B2 (ja) 半導体パッケージ用基板およびその製造方法と その基板を利用した積層型半導体パッケージ
US6028358A (en) Package for a semiconductor device and a semiconductor device
US6344683B1 (en) Stacked semiconductor package with flexible tape
US5245215A (en) Multichip packaged semiconductor device and method for manufacturing the same
US7405104B2 (en) Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same
US8089141B1 (en) Semiconductor package having leadframe with exposed anchor pads
JPH0570316B2 (ja)
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
JP2001156251A (ja) 半導体装置
JPH11214606A (ja) 樹脂封止型半導体装置及びリードフレーム
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2524482B2 (ja) Ｑｆｐ構造半導体装置
JP3297959B2 (ja) 半導体装置
JPH02343A (ja) 電子部品搭載用基板
JP3850712B2 (ja) 積層型半導体装置
JP2000183275A (ja) 半導体装置
JP2822990B2 (ja) Ｃｓｐ型半導体装置
JP2652222B2 (ja) 電子部品搭載用基板
KR100379092B1 (ko) 반도체패키지 및 그 제조 방법
JP2000031377A (ja) 半導体装置
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
JP2990120B2 (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080828

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080828

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090828

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090828

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100828

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100828

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110828

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130828

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees