CN103745964A - 封装结构 - Google Patents

封装结构 Download PDF

Info

Publication number
CN103745964A
CN103745964A CN201310655304.7A CN201310655304A CN103745964A CN 103745964 A CN103745964 A CN 103745964A CN 201310655304 A CN201310655304 A CN 201310655304A CN 103745964 A CN103745964 A CN 103745964A
Authority
CN
China
Prior art keywords
semiconductor chip
pin
layer
opening
metal coupling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310655304.7A
Other languages
English (en)
Inventor
石明达
石磊
陶玉娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201310655304.7A priority Critical patent/CN103745964A/zh
Publication of CN103745964A publication Critical patent/CN103745964A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种封装结构,包括:若干分立的引脚,相邻引脚之间具有开口;填充满开口的第一塑封层;位于所述引脚的表面上的金属凸块;半导体芯片,所述半导体芯片的表面具有焊盘,所述焊盘上具有焊料层,半导体芯片倒装在引脚上方,半导体芯片上的焊料层与金属凸块焊接在一起。本发明的封装结构占据的体积小,集成度高。

Description

封装结构
技术领域
本发明涉及半导体封装领域,特别涉及一种封装结构。
背景技术
随着电子产品如手机、笔记本电脑等朝着小型化,便携式,超薄化,多媒体化以及满足大众需求的低成本方向发展,高密度、高性能、高可靠性和低成本的封装形式及其组装技术得到了快速的发展。与价格昂贵的BGA(BallGrid Array)等封装形式相比,近年来快速发展的新型封装技术,如四边扁平无引脚QFN(Quad Flat No-leadPackage)封装,由于其具有良好的热性能和电性能、尺寸小、成本低以及高生产率等众多的优点,引发了微电子封装技术领域的一场新的革命。
图1为现有的QFN封装结构的结构示意图,所述QFN封装结构包括:半导体芯片14,所述半导体芯片14上具有焊盘15;引脚16(引线框架),所述引脚16围绕所述半导体芯片14的四周排列;金属导线17,金属导线17将半导体芯片14的焊盘15与环绕所述半导体芯片14的引脚16电连接;塑封材料18,所述塑封材料18将半导体芯片15、金属线17和引脚16密封,引脚16的表面裸露在塑封材料的底面,通过引脚16实现半导体芯片14与外部电路的电连接。
现有的封装结构占据的体积较大,不利于封装结构集成度的提高。
发明内容
本发明解决的问题是怎样提高封装结构的集成度。
为解决上述问题,本发明提供了一种封装结构,其特征在于,包括:若干分立的引脚,相邻引脚之间具有开口;填充满开口的第一塑封层;位于所述引脚的表面上的金属凸块;半导体芯片,所述半导体芯片的表面具有焊盘,所述焊盘上具有焊料层,半导体芯片倒装在引脚上方,半导体芯片上的焊料层与金属凸块焊接在一起。
可选的,所述开口包括相互贯穿的第一开口和第二开口。
可选的,所述第一开口的宽度小于第二开口的宽度。
可选的,所述金属凸块位于引脚的远离第二开口的一端表面上。
可选的,述金属凸块包括本体和位于本体上的尖端,所述尖端的体积小于本体的体积。
可选的,还包括:密封所述半导体芯片、金属凸块和焊料层的第二塑封层。
可选的,还包括:所述金属凸块材料的熔点温度大于焊料层材料的熔点温度。
可选的,所述金属凸块的材料为铝、镍、锡、钨、铂、铜、钛、铬、钽、金或银。
可选的,所述焊盘和焊料层之间还具有凸下金属层。
与现有技术相比,本发明的技术方案具有以下优点:
本发明实施例的封装结构,半导体芯片倒装在引脚上方,通过金属凸块和焊料层将半导体芯片上的焊盘与引脚电连接,封装结构占据的横向的面积减小,整个封装结构的体积较小,提高了封装结构的集成度,并且在引脚上形成金属凸块,在封装的过程中,一方面,金属凸块的存在,当在将半导体芯片倒装在引脚上时,所述金属凸块能起到定位的作用,另一方面,金属凸块的存在,相比于将半导体芯片上的焊料层直接焊接在引脚上,在引脚上形成金属凸块后使得在进行焊接时,半导体芯片与引脚之间的连接结构的坡度变陡,连接结构占据的引脚表面的面积减小,再一方面,金属凸块的存在,使得半导体芯片和引脚之间的距离增大,在形成密封所述半导体芯片、金属凸块和焊料层的第二塑封层时,防止在半导体芯片和引脚之间的第二塑封层中形成空隙等缺陷。
进一步,所述开口包括第一开口和第二开口,第一开口的宽度小于第二开口的宽度,形成的引脚的第一表面的面积大于第二表面的面积,在引脚的第一表面上形成金属凸块,由于引脚的第一表面的面积较大,在封装的过程中,在采用引线键合工艺形成金属凸块时,引脚的第一表面能承受较大的压力并具有较大的接触面积,减小了采用引线键合工艺形成金属凸块的难度,引脚的第二表面的面积较小,使得相邻引脚的第二表面之间的距离较大,后续将引脚的第二表面与外部电路(比如PCB板电路)相连时,防止相邻引脚之间的短路。
进一步,所述金属凸块包括本体和位于本体上的尖端,所述尖端的体积小于本体的体积,使得金属凸块的表面积增大,封装的过程中,将半导体芯片倒装在引脚上方,将半导体芯片焊盘上的焊料层与金属凸块焊接时,使得金属凸块与焊料层的接触面积增大,并且金属凸块的尖端深入焊料层中,提高了金属凸块和焊料层之间的结合力和机械稳定性。
附图说明
图1为现有技术封装结构的结构示意图;
图2~图8为本发明实施例封装结构的形成过程的剖面结构示意图。
具体实施方式
现有的封装结构的集成度较低,请参考图1,现有的封装结构中的引脚16是环绕的排布在半导体芯片14的周围,半导体芯片14上的焊盘15需要通过金属导线17与周围的引脚16电连接,使得整个封装结构占据的体积较大,不利于封装结构集成度的提高。
本发明提供了一种封装结构,半导体芯片倒装在引脚上,通过凸块将半导体芯片上的焊盘和引脚相连,从而减小了封装结构的体积,提高了封装结构的集成度。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时,为便于说明,示意图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明的保护范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图2~图8为本发明实施例封装结构的形成过程的剖面结构示意图。
首先,参考图2,提供引线框金属层100。
所述引线框金属层100后续形成引脚,所述引线框金属层100具有第一表面11和与第一表面11相对的第二表面12。
所述引线框金属层100的材料为金属或合金。所述引线框金属层100的材料可以为W、Al、Cu、Ti、Ag、Au、Pt、Ni中一种或几种。
所述引线框金属层100可以为单层的金属或者多层金属的堆叠结构。
所述引线框金属层100包括若干引线区域围绕所述引线区域的外围区域(图中未示出),所述引线区域后续形成若干分立的引脚,所述外围区域用于固定和支撑若干分立的引脚,引脚的一侧与外围区域接触,引脚的另外三侧悬空,后续在形成封装结构后,通过切割去除引线金属层100的外围区域,释放出封装结构的若干分立的引脚。
接着,参考图3,刻蚀所述引线框金属层100(参考图2),形成若干分立的引脚103,相邻引脚103之间具有开口。
所述引脚103的形成过程为:在所述引线框金属层100的第一表面11上形成第一图形化的掩膜层(图中未示出);以所述第一图形化的掩膜层为掩膜,刻蚀引线框金属层100的第一表面11,在引线框金属层100内形成若干第一开口102;在所述引线框金属层100的第二表面12上形成第二图形化的掩膜层(图中未示出);在所述引线框金属层100的第二表面12上形成第二图形化的掩膜层(图中未示出);以所述第二图形化的掩膜层为掩膜,刻蚀引线框金属层100的第二表面12,在引线框金属层100内形成若干第二开口101,第一开口102和第二开口101相互贯穿,第一开口102和第二开口101构成开口,相邻开口之间为引脚103。
所述第一图形化的掩膜层或第二图形化的掩膜层的材料可以为环氧树脂胶或其他合适的材料。第一图形化的掩膜层或第二图形化的掩膜层的形成工艺为贴干膜工艺或压印工艺。所述第一图形化的掩膜层或第二图形化的掩膜层的形成工艺也可以为喷涂或旋涂工艺。
所述第一开口102的宽度小于第二开口101的宽度,使得形成的引脚103的第一表面11的面积大于第二表面12的面积,后续在引脚103的第一表面上形成金属凸块,由于引脚103的第一表面11的面积较大,在采用引线键合工艺形成金属凸块时,引脚103的第一表面能承受较大的压力并具有较大的接触面积,减小了采用引线键合工艺形成金属凸块的难度,引脚103的第二表面12的面积较小,使得相邻引脚103的第二表面12之间的距离较大,后续将引脚103的第二表面12与外部电路(比如PCB板电路)相连时,防止相邻引脚103之间的短路,另外,第一开口102和第二开口101的宽度不一样,后续在第一开口102和第二开口101中填充满塑封材料时,使得引脚103与塑封层的接触面的数量增多,引脚不容易从塑封材料中脱落。
在本发明的其他实施例中,在形成第一开口102和第二开口101之后,还可以在所述引脚103的第二表面12上形成一层干膜薄膜,所述干膜薄膜将引脚103的第二表面12覆盖,后续在开口中填充塑封材料时,防止塑封材料向引脚103的底部表面的溢料。
参考图4,在所述开口内(图3中的第一开口102和第二开口101)填充满塑封材料,形成第一塑封层104。
所述第一塑封层104一方面是保护和隔离相邻的引脚,并使得引脚的位置固定,另一方面,能防止引脚103悬空,在后续采用引线键合工艺在引脚103的第一表面11形成金属凸块时,防止引脚103在受到外部压力时移位或变形。
所述第一塑封层104填充满第一开口102和第二开口101,第一塑封层104的两端表面与引脚103的第一表面11和第二表面12齐平。
所述第一塑封层104的材料为树脂,所述树脂可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂或聚苯并恶唑树脂;所述树脂也可以为为聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇;所述第一塑封层104还可以为其他合适的塑封材料。
所述第一塑封层104的形成工艺为注塑工艺(injection molding)或转塑工艺(transfer molding)。所述第一塑封层104的形成工艺还可以为其他合适的工艺。
由于后续要通过回流工艺将半导体芯片的焊料层与引脚上的金属凸块焊接在一起,回流工艺时的高温会对第一塑封层产生损伤,影响最终形成的封装结构的性能。在本发明的其他实施例中,刻蚀所述引线框金属层,形成若干分立的引脚,相邻引脚之间具有开口;接着,在所述开口内填充牺牲材料,形成牺牲层;然后,在所述引脚的表面形成金属凸块;接着,去除所述牺牲层;接着,将半导体芯片倒装在引脚上方,将半导体芯片上的焊料层与金属凸块焊接在一起;最后,形成密封所述半导体芯片、金属凸块和焊料层,并填充满开口的塑封层。所述开口包括相互贯穿的第一开口和第二开口,第一开口的宽度小于第二开口的宽度,在开口(第一开口和第二开口)内填充牺牲材料后,使得引脚被固定并防止引脚悬空,在采用引线键合工艺在引脚的第一表面(远离第二开口的表面)形成金属凸块时,防止引脚在受到外部压力时移位或变形。在形成金属凸块后,可以将牺牲层去除,重新露出引脚之间的开口,将半导体芯片倒装在引脚上方,通过回流工艺将半导体芯片上的焊料层与金属凸块焊接在一起后,可以通过注塑工艺或转塑工艺形成密封所述半导体芯片、金属凸块和焊料层,并填充满开口的塑封层,由于整个塑封层的形成是在回流工艺之后形成,使得形成塑封层的具有较好的质量和隔离密封性能,并且,在形成塑封层时,由于第一开口和第二开口未被其他材料填充,第一开口和第二开口与半导体芯片和引脚之间的空间是连通的,有利于塑封材料的填充,防止在半导体芯片和引脚之间的塑封材料中产生空隙等缺陷。
所述牺牲层的材料可以为树脂,所述牺牲层的材料也可以为其他合适的材料,比如:氧化硅、氮化硅、无定形碳、多晶硅等。
在本发明的其他实施例中,也可以在将半导体芯片和引脚焊接在一起之后去除所述牺牲层。
接着,请参考图5,在所述引脚103的表面形成金属凸块107。
所述金属凸块107作为后续作为半导体芯片上的焊盘与引脚103之间的电学连接结构。
所述金属凸块107位于引脚103的第一表面11上,可以采用引线键合工艺或印刷工艺形成金属凸块。
本实施例中,所述金属凸块107包括本体105和位于本体105上的尖端106,所述尖端106的体积小于本体105的体积,使得金属凸块107的表面积增大,后续将半导体芯片倒装在引脚103上方,将半导体芯片焊盘上的焊料层与金属凸块107焊接时,使得金属凸块107与焊料层的接触面积增大,并且金属凸块107的尖端深入焊料层中,提高了金属凸块107和焊料层之间的结合力和机械稳定性。
本实施例中,所述金属凸块107的形成工艺为引线键合工艺,具体过程为:进行引线键合时,将金属线穿过键合设备的键合头(或键合头中劈刀毛细管)达到其顶部;通过氢氧焰或电气系统产生电火花使得键合头中伸出的金属线熔融形成金属凸块的本体107(本体为圆球状或其他的形状);键合头将本体107压合在引脚103的第一表面11上;键合头向远离引脚103的方向运动(垂直于引脚103的第一表面11向上运动),露出本体107上的部分金属线;键合头中的劈刀切断金属线,本体105上剩余的金属线构成尖端106。通过引线键合工艺形成的金属凸块,工艺简单,效率较高,并且不会带来污染。在本发明的其他实施例中,所述金属凸块107还可以采用其他合适的工艺形成。
所述金属凸块107材料采用熔点比焊料层的熔点温度高的金属,防止后续将金属凸块107和半导体芯片的焊盘上的焊料层焊接时,金属凸块107发生变形,影响封装器件的电学性能和稳定性,所述金属凸块107的材料为铝、镍、钨、铂、铜、钛、铬、钽、锡合金、金或银。所述金属凸块107还可以采用其他合适的金属材料。
本发明实施例中,在引脚103上形成金属凸块107,在后续的封装过程中,一方面,金属凸块107的存在,当在将半导体芯片倒装在引脚上时,所述金属凸块107能起到定位的作用,另一方面,金属凸块107的存在,相比于将半导体芯片上的焊料层直接焊接在引脚103上,在引脚103上形成金属凸块107后,在进行焊接时,半导体芯片与引脚103之间的连接结构的坡度变陡,连接结构占据的引脚103表面的面积减小,再一方面,金属凸块的存在,使得半导体芯片和引脚103之间的距离增大,在形成密封所述半导体芯片、金属凸块107和焊料层103的第二塑封层时,防止在半导体芯片和引脚之间的第二塑封层中形成空隙等缺陷。
接着,请参考图6,提供半导体芯片200,所述半导体芯片200的表面形成有焊盘201,所述焊盘201上形成有焊料层203。
所述半导体芯片200内具有集成电路(图中未示出),半导体芯片200表面的焊盘201与半导体芯片内的集成电路电连接,所述焊盘201作为半导体芯片200内的集成电路与外部电连接的端口。
所述焊盘201的材料为铜或铝等金属。
所述半导体芯片200上还具有覆盖所述半导体芯片200表面的钝化层或聚合物层,所述钝化层或聚合物层中具有暴露焊盘201表面的开口,所述钝化层或聚合物层用于保护半导体芯片并将半导体芯片200与外部环境隔离。
所述焊料层203的形成工艺为:在半导体芯片200和焊盘201表面形成一层金属层,所述金属层作为后续形成焊料层时的导电层以及作为焊料层和焊盘201之间的粘附层,所述金属层材料为镍、铂、钛或钽中的一种或几种;在所述金属层上形成光刻胶掩膜,所述光刻胶掩膜具有暴露焊盘201上的金属层的开口;采用电镀工艺在所述开口中填充焊料,形成焊料层203;去除所述光刻胶掩膜层;以所述焊料层203为掩膜,刻蚀去除焊料层203两侧的金属层,形成凸下金属层202。
本实施例中,在形成焊料层203后,还可以对焊料层203进行回流工艺,使形成的焊料层203呈球型。本发明的其他实施例中,在形成焊料层203后,可以不进行回流工艺,后续直接将焊料层203与引脚上的金属凸块焊接在一起,节省了工艺步骤,减小了热预算。
所述焊料层203的材料为锡或锡合金,所述锡合金为锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑中的一种或者多种。
接着,参考图7,将半导体芯片200倒装在引脚103上方,将半导体芯片200上的焊料层203与金属凸块107焊接在一起。
具体的,首先将半导体芯片200倒装在引脚103上方,使得半导体芯片200上的焊料层203与引脚103上的金属凸块107相接触;对所述焊料层203进行回流工艺,使得焊料层203熔化并覆盖在所述金属凸块的表面;对整个封装结构进行冷却。
将半导体芯片200倒装在引脚103上方,通过金属凸块107和焊料层103将半导体芯片200上的焊盘201与引脚103电连接,相对于现有的将引脚设置在半导体芯片周围然后通过金属导线将半导体芯片上的焊盘与引脚连接的形成方法,本发明实施例的形成方法形成的封装结构占据的横向的面积减小,整个封装结构的体积较小,提高了封装结构的集成度。
最后,请参考图8,形成密封所述半导体芯片200、金属凸块203和焊料层203的第二塑封层205,且所述第二塑封层205覆盖引脚103的第一表面11并填充半导体芯片200与引脚103之间的空间区域。
所述第二塑封层205的材料与第一塑封层104的材料相同或不相同,第二塑封层205和第一塑封层104构成塑封层。
所述第二塑封层205的形成工艺为注塑工艺或转塑工艺。
形成第二塑封层205后,还包括,采用切割工艺去除第二塑封层205和第二塑封层104外多余的引线框金属层(外围区域),释放出各个分立的引脚103。
上述方法形成的封装结构,请参考图8,包括:
若干分立的引脚103,相邻引脚103之间具有开口;
填充满开口的第一塑封层104;
位于所述引脚103的表面上的金属凸块107;
半导体芯片200,所述半导体芯片200的表面具有焊盘202,所述焊盘202上具有焊料层203,半导体芯片200倒装在引脚103上方,半导体芯片200上的焊料层203与金属凸块107焊接在一起。
具体的,所述引脚100具有第一表面11和与第一表面11相对的第二表面12。所述开口包括相互贯穿的第一开口和第二开口,所述第一开口的宽度小于第二开口的宽度,所述金属凸块107位于引脚的远离第二开口的一端表面(第一表面11)上。
所述金属凸块107包括本体和位于本体上的尖端,所述尖端的体积小于本体的体积。
还包括:密封所述半导体芯片200、金属凸块107和焊料层203的第二塑封层205,第二塑封层205和第一塑封层104构成塑封层。
所述金属凸块107的材料与焊料层203的材料不相同。所述金属凸块107的材料为铝、镍、钨、铂、铜、钛、铬、钽、金或银,所述焊料层203的材料为锡或锡合金。
所述焊盘201和焊料层203之间还具有凸下金属层202。
综上,本发明实施例的封装结构及其形成方法,半导体芯片倒装在引脚上方,半导体芯片的焊盘通过的焊料层与金属凸块焊接在一起,使得封装结构占据的横向面积减小,整个封装结构的体积较小,集成度提高。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种封装结构,其特征在于,包括:
若干分立的引脚,相邻引脚之间具有开口;
填充满开口的第一塑封层;
位于所述引脚的表面上的金属凸块;
半导体芯片,所述半导体芯片的表面具有焊盘,所述焊盘上具有焊料层,半导体芯片倒装在引脚上方,半导体芯片上的焊料层与金属凸块焊接在一起。
2.如权利要求1所述的封装结构,其特征在于,所述开口包括相互贯穿的第一开口和第二开口。
3.如权利要求2所述的封装结构,其特征在于,所述第一开口的宽度小于第二开口的宽度。
4.如权利要求3所述的封装结构,其特征在于,所述金属凸块位于引脚的远离第二开口的一端表面上。
5.如权利要求1所述的封装结构,其特征在于,所述金属凸块包括本体和位于本体上的尖端,所述尖端的体积小于本体的体积。
6.如权利要求1所述的封装结构,其特征在于,还包括:密封所述半导体芯片、金属凸块和焊料层的第二塑封层,第一塑封层和第二塑封层构成塑封层。
7.如权利要求1所述的封装结构,其特征在于,还包括:所述金属凸块材料的熔点温度大于焊料层材料的熔点温度。
8.如权利要求7所述的封装结构,其特征在于,所述金属凸块的材料为铝、镍、锡、钨、铂、铜、钛、铬、钽、金或银。
9.如权利要求1所述的封装结构,其特征在于,所述焊盘和焊料层之间还具有凸下金属层。
CN201310655304.7A 2013-12-05 2013-12-05 封装结构 Pending CN103745964A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310655304.7A CN103745964A (zh) 2013-12-05 2013-12-05 封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310655304.7A CN103745964A (zh) 2013-12-05 2013-12-05 封装结构

Publications (1)

Publication Number Publication Date
CN103745964A true CN103745964A (zh) 2014-04-23

Family

ID=50502974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310655304.7A Pending CN103745964A (zh) 2013-12-05 2013-12-05 封装结构

Country Status (1)

Country Link
CN (1) CN103745964A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972200A (zh) * 2014-05-22 2014-08-06 南通富士通微电子股份有限公司 引线框架结构
CN103972186B (zh) * 2014-05-22 2016-09-14 南通富士通微电子股份有限公司 封装结构
CN109003905A (zh) * 2018-06-26 2018-12-14 上海朕芯微电子科技有限公司 一种功率器件的封装方法
CN111883437A (zh) * 2020-07-03 2020-11-03 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1166057A (zh) * 1996-05-17 1997-11-26 Lg半导体株式会社 底部引线半导体芯片堆式封装
CN1744308A (zh) * 2004-09-04 2006-03-08 三星Techwin株式会社 倒装芯片半导体封装件及其制造方法
CN102496585A (zh) * 2011-12-19 2012-06-13 南通富士通微电子股份有限公司 一种新型圆片级封装方法
CN102543907A (zh) * 2011-12-31 2012-07-04 北京工业大学 一种热增强型四边扁平无引脚倒装芯片封装及制造方法
US20120252168A1 (en) * 2011-04-01 2012-10-04 International Business Machines Corporation Copper Post Solder Bumps on Substrate
CN103066051A (zh) * 2011-10-20 2013-04-24 先进封装技术私人有限公司 封装基板及其制作工艺、半导体元件封装结构及制作工艺

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1166057A (zh) * 1996-05-17 1997-11-26 Lg半导体株式会社 底部引线半导体芯片堆式封装
CN1744308A (zh) * 2004-09-04 2006-03-08 三星Techwin株式会社 倒装芯片半导体封装件及其制造方法
US20120252168A1 (en) * 2011-04-01 2012-10-04 International Business Machines Corporation Copper Post Solder Bumps on Substrate
CN103066051A (zh) * 2011-10-20 2013-04-24 先进封装技术私人有限公司 封装基板及其制作工艺、半导体元件封装结构及制作工艺
CN102496585A (zh) * 2011-12-19 2012-06-13 南通富士通微电子股份有限公司 一种新型圆片级封装方法
CN102543907A (zh) * 2011-12-31 2012-07-04 北京工业大学 一种热增强型四边扁平无引脚倒装芯片封装及制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972200A (zh) * 2014-05-22 2014-08-06 南通富士通微电子股份有限公司 引线框架结构
CN103972186B (zh) * 2014-05-22 2016-09-14 南通富士通微电子股份有限公司 封装结构
CN103972200B (zh) * 2014-05-22 2017-02-15 通富微电子股份有限公司 引线框架结构
CN109003905A (zh) * 2018-06-26 2018-12-14 上海朕芯微电子科技有限公司 一种功率器件的封装方法
CN111883437A (zh) * 2020-07-03 2020-11-03 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构

Similar Documents

Publication Publication Date Title
CN103730380B (zh) 封装结构的形成方法
CN102543937B (zh) 一种芯片上倒装芯片封装及制造方法
CN102446882B (zh) 一种半导体封装中封装系统结构及制造方法
CN103745931A (zh) 引线框架和封装结构的形成方法
CN102543907B (zh) 一种热增强型四边扁平无引脚倒装芯片封装及制造方法
CN103730429A (zh) 封装结构
US7498199B2 (en) Method for fabricating semiconductor package
CN103972111B (zh) 引线框架结构的形成方法
CN103745964A (zh) 封装结构
CN103730378B (zh) 封装结构的形成方法
CN104659004A (zh) 一种PoP封装结构及其制造方法
CN103745967A (zh) 引线框架和封装结构
CN103972113B (zh) 封装方法
CN103745933B (zh) 封装结构的形成方法
CN103065975B (zh) 一种再布线qfn封装器件的制造方法
CN103745939B (zh) 封装结构的形成方法
CN102522394A (zh) 一种芯片上芯片封装及制造方法
CN203055893U (zh) 一种再布线热增强型fcqfn封装器件
CN103050452B (zh) 一种再布线高密度aaqfn封装器件及其制造方法
CN103887187B (zh) 半导体封装结构的形成方法
CN103745965B (zh) 封装结构
CN202633291U (zh) 一种芯片上芯片封装结构
CN103824785A (zh) 封装结构的形成方法
CN202384324U (zh) 一种半导体封装中封装系统结构
CN103730440B (zh) 封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Jiangsu province Nantong City Chongchuan road 226006 No. 288

Applicant after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong

COR Change of bibliographic data
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140423