JP2017117840A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017117840A
JP2017117840A JP2015248767A JP2015248767A JP2017117840A JP 2017117840 A JP2017117840 A JP 2017117840A JP 2015248767 A JP2015248767 A JP 2015248767A JP 2015248767 A JP2015248767 A JP 2015248767A JP 2017117840 A JP2017117840 A JP 2017117840A
Authority
JP
Japan
Prior art keywords
metal plate
semiconductor device
metal
metal film
sealing body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015248767A
Other languages
English (en)
Other versions
JP6577857B2 (ja
Inventor
昭二 橋詰
Shoji Hashizume
昭二 橋詰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2015248767A priority Critical patent/JP6577857B2/ja
Priority to US15/331,902 priority patent/US9831162B2/en
Priority to CN201611190587.2A priority patent/CN106971996B/zh
Publication of JP2017117840A publication Critical patent/JP2017117840A/ja
Priority to US15/816,812 priority patent/US10153230B2/en
Application granted granted Critical
Publication of JP6577857B2 publication Critical patent/JP6577857B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4922—Bases or plates or solder therefor having a heterogeneous or anisotropic structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】金属板の露出面を覆う金属膜にウィスカの発生がない半導体装置を提供する。
【解決手段】上面（第１面）２０ｔ、上面２０ｔの反対側の下面（第２面）２０ｂ、および上面２０ｔと下面２０ｂとの間に位置する複数の側面２０ｓを有する金属板２０の一部分で、半導体チップを封止する封止体から露出した部分は、金属膜２２で覆ている。また、金属板２０の複数の側面は、封止体に覆われる第１側面と、第１側面の反対側に設けられ、封止体から露出する側面（第２側面）２０ｓ２と、を含む。また、金属板２０の上面２０ｔと、側面２０ｓ２との間には、上面２０ｔおよび側面２０ｓ２のそれぞれに対して傾斜し、かつ金属膜２２で覆う傾斜面２０ｐを形成する。
【選択図】図９

Description

本発明は、半導体装置に関し、例えば、実装面側において露出する金属板を有する半導体装置に関する。
特開２０１０−２６７７８９号公報（特許文献１）には、金属ベース板上に半導体チップが搭載され、金属ベース板の一部が封止体から露出している半導体装置が記載されている。
また、特開平８−２７４２３１号公報（特許文献２）には、半導体チップが搭載されるダイパッドのエッジ部に面取り部が設けられた半導体装置が記載されている。
特開２０１０−２６７７８９号公報 特開平８−２７４２３１号公報
金属板の上に搭載された半導体チップが樹脂により封止された半導体装置において、金属板の一部分が封止体から露出した構造がある。上記半導体装置は、実装基板（マザーボード）に実装する際に用いる半田材料の濡れ性を向上させるため、例えば、上記封止体から露出する上記金属板の露出面を覆う金属膜が形成される。ところが、本願発明者の検討によれば、上記金属膜の表面にウィスカと呼ばれる金属結晶が成長した場合、半導体装置の信頼性の観点から課題があることが判った。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による半導体装置は、第１面、上記第１面の反対側の第２面、および上記第１面と上記第２面との間に位置する複数の側面を有し、半導体チップが搭載された金属板を有している。上記金属板の一部分は、半導体チップを封止する封止体から露出し、露出した部分は、金属膜に覆われている。また、上記金属板の複数の側面は上記封止体に覆われる第１側面と、上記第１側面の反対側に設けられ、上記封止体から露出する第２側面と、を含む。また、上記金属板の上記第１面と、上記第２側面との間には、上記第１面および上記第２側面のそれぞれに対して傾斜し、かつ上記金属膜に覆われる第１傾斜面が介在する。
上記一実施の形態によれば、半導体装置の性能を向上させることができる。
一実施の形態の半導体装置が備える回路の一例を模式的に示す説明図である。 図１に示す電界効果トランジスタの素子構造例を示す要部断面図である。 図１に示す半導体装置の上面図である。 図３に示す半導体装置の下面図である。 図３に示す封止体を取り除いた状態で、半導体装置の内部構造を示す透視平面図である。 図３のＡ−Ａ線に沿った断面図である。 図３〜図６に示す半導体装置が実装された電子装置のうち、半導体装置が実装された部分の周辺の拡大断面図である。 図７に示すＡ部の拡大断面図である。 図８に示す金属板の部分を実装基板に搭載する前の状態を示す拡大断面図である。 図３に示す半導体装置を金属板の傾斜面側から視た側面図である。 図３のＢ−Ｂ線に沿った断面図である。 図３のＣ−Ｃ線に沿った断面図である。 図１〜図１２を用いて説明した半導体装置の製造工程の概要を示す説明図である。 図１３に示すリードフレーム準備工程で準備するリードフレームの一部を示す拡大平面図である。 図１４に示すデバイス形成部１個分の拡大平面図である。 図１５のＡ−Ａ線に沿った拡大断面図である。 図１３に示す材料板成形工程で成形された材料板の形状の一例を示す拡大斜視図である。 図１７に示す材料板に形成された溝をプレス加工により形成する状態の一例を示す拡大斜視図である。 図１３に示すパターニング工程で、材料板の一部分をプレス加工により除去する状態を示す拡大断面図である。 図１５に示すダイパッド上に半導体チップを搭載した状態を示す拡大平面図である。 図２０に示す半導体チップと、ゲートおよびソース用のリードとを、金属ワイヤを介して電気的に接続した状態を示す拡大平面図である。 図２１に示す半導体チップおよびワイヤを封止する封止体を形成した状態を示す拡大平面図である。 図２２のＡ−Ａ線に沿った断面において、成形金型内にリードフレームが配置された状態を示す拡大断面図である。 図２２に示すリードフレームのうち、封止体からの露出面に金属膜（メッキ膜）を形成した状態を示す拡大断面図である。 電解メッキ法によるメッキ工程の概要を示す説明図である。 図１３に示す金属板分離工程において、タイバーの切断位置を模式的に示す拡大平面図である。 表１および表２に示すウィスカの評価において、ウィスカの長さを測定する基準を示す説明図である。 図９に対する変形例である半導体装置の金属板の部分を実装基板に搭載する前の状態を示す拡大断面図である。 図３に対する変形例である半導体装置を示す平面図である。 図２９のＡ−Ａ線に沿った断面図である。 図２９のＢ−Ｂ線に沿った断面図である。 図１３に対する変形例を示す説明図である。 図７に対する検討例である半導体装置を実装基板に実装した状態を示す拡大断面図である。 図３３のＡ部の拡大断面図である。
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金メッキ、Ｃｕ層、ニッケル・メッキ等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
また、以下の説明において、半田、半田材、半田材料、あるいは半田成分と記載した場合には、例えば、鉛（Ｐｂ）入りのＳｎ−Ｐｂ半田、あるいは、Ｐｂを実質的に含まない、所謂、鉛フリー半田を指す。鉛フリー半田の例としては、例えば錫（Ｓｎ）のみ、錫−ビスマス（Ｓｎ−Ｂｉ）、または錫−銅−銀（Ｓｎ−Ｃｕ−Ａｇ）、錫−銅（Ｓｎ−Ｃｕ）などが挙げられる。ここで、鉛フリー半田とは、鉛（Ｐｂ）の含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨＳ（Restriction of Hazardous Substances）指令の基準として定められている。
（実施の形態１）
本実施の形態では、実装面側において露出する金属板を有する半導体装置の例として、電源回路等の電力制御回路に組み込まれる、パワーデバイス、あるいはパワー半導体装置と呼ばれる半導体装置を取り上げて説明する。以下で説明する半導体装置は、電力変換回路に組み込まれ、スイッチング素子として機能する。
＜回路構成例＞
図１は、本実施の形態の半導体装置が備える回路の一例を模式的に示す説明図である。また、図２は、図１に示す電界効果トランジスタの素子構造例を示す要部断面図である。
パワー半導体装置と呼ばれる電力制御用の半導体装置には、例えばダイオード、サイリスタ、あるいは、トランジスタなどの半導体素子を有するものがある。本実施の形態の半導体装置ＰＫＧ１は、図１に示すように、トランジスタＱ１が形成された半導体チップ１０を有している。図１および図２に示す例では、半導体チップ１０に形成されているトランジスタＱ１は、電界効果トランジスタ、詳しくは、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。パワー半導体装置では、トランジスタは例えばスイッチング素子として利用される。パワー半導体装置に用いられるＭＯＳＦＥＴは、パワーＭＯＳＦＥＴと呼ばれる。
上記したＭＯＳＦＥＴは、ゲート絶縁膜上に導電性材料からなるゲート電極が配置された構造の電界効果トランジスタを広く表わす用語として記載している。したがって、ＭＯＳＦＥＴと記載した場合でも、酸化膜以外のゲート絶縁膜を除外するものではない。また、ＭＯＳＦＥＴと記載した場合でも、例えばポリシリコンなど、金属以外のゲート電極材料を除外するものではない。
また、図１に示すトランジスタＱ１は、例えば、図２に示すようなｎチャネル型の電界効果トランジスタにより形成されている。図２は、図１に示す電界効果トランジスタの素子構造例を示す要部断面図である。
図２に示す例では、例えばｎ型単結晶シリコンから成る半導体基板ＷＨの主面ＷＨｔ上に、ｎ-型のエピタキシャル層ＥＰが形成されている。この半導体基板ＷＨおよびエピタキシャル層ＥＰは、ＭＯＳＦＥＴのドレイン領域（図１に示すドレインＤに相当する領域）を構成する。このドレイン領域は、半導体チップ１０の裏面側に形成されたドレイン電極ＤＥと電気的に接続されている。
エピタキシャル層ＥＰ上には、ｐ+型の半導体領域であるチャネル形成領域ＣＨが形成され、このチャネル形成領域ＣＨ上には、ｎ+型の半導体領域であるソース領域（図１に示すソースＳに相当する領域）ＳＲが形成されている。ソース領域ＳＲは、引出配線を介して、半導体チップ１０の主面側に形成されたソース電極パッドＳＥと電気的に接続されている。また、半導体基板ＷＨ上に積層された半導体領域には、ソース領域ＳＲの上面からチャネル形成領域ＣＨを貫通し、エピタキシャル層ＥＰの内部に達するトレンチ（開口部、溝）ＴＲ１が形成されている。
また、トレンチＴＲ１の内壁にはゲート絶縁膜ＧＩが形成されている。また、ゲート絶縁膜ＧＩ上には、トレンチＴＲ１を埋め込むように積層されたゲート電極Ｇが形成されている。ゲート電極Ｇは、引出配線を介して、半導体チップ１０のゲート電極パッドＧＥと電気的に接続されている。
また、トランジスタＱ１は、チャネル形成領域ＣＨを挟んで、厚さ方向にドレイン領域とソース領域ＳＲが配置されるので、厚さ方向にチャネルが形成される（以下、縦型チャネル構造と呼ぶ）。この場合、主面ＷＨｔに沿ってチャネルが形成される電界効果トランジスタと比較して、平面視における、素子の占有面積を低減できる。このため、半導体チップ１０の平面サイズを低減できる。
また、上記した縦型チャネル構造の場合、平面視において、単位面積当たりのチャネル幅を増加できるので、オン抵抗を低減することができる。なお、図２は、電界効果トランジスタの素子構造を示す図であって、図１に示す半導体チップ１０では、例えば図２に示すような素子構造を有する複数（多数）のトランジスタＱ１が、並列接続されている。これにより、例えば１アンペアを越えるような大電流が流れるパワーＭＯＳＦＥＴを構成することができる。
上記のように、縦型チャネル構造の複数のトランジスタＱ１を並列接続してＭＯＳＦＥＴを構成する場合、ＭＯＳＦＥＴの電気的特性（主に耐圧特性、オン抵抗特性、容量特性）は、半導体チップ１０の平面サイズに応じて変化する。例えば、半導体チップ１０の平面積を大きくすれば、並列接続されたトランジスタＱ１のセル数（すなわち素子の数）が増加するので、オン抵抗は低下し、容量は増大する。
なお、図１および図２では、パワー半導体装置が備えるスイッチング素子の例として、ＭＯＳＦＥＴを例示したが、種々の変形例を適用できる。例えば、ＭＯＳＦＥＴに代えて、絶縁ゲートバイポーラトランジスタ(ＩＧＢＴ；Insulated Gate Bipolar Transistor)を備えていても良い。
＜半導体装置＞
次に、図１に示す半導体装置ＰＫＧ１のパッケージ構造について説明する。図３は、図１に示す半導体装置の上面図である。また、図４は、図３に示す半導体装置の下面図である。また、図５は、図３に示す封止体を取り除いた状態で、半導体装置の内部構造を示す透視平面図である。また、図６は、図３のＡ−Ａ線に沿った断面図である。
本実施の形態の半導体装置ＰＫＧ１は、半導体チップ１０（図５、図６参照）、半導体チップ１０が搭載される金属板（ダイパッド、チップ搭載部、放熱板）２０（図４〜図６参照）、および外部端子である複数のリード（端子）３０を有している。また、半導体チップ１０、金属板２０の上面２０ｔおよび複数のリードの上面３０ｔは、封止体（樹脂体）４０により、一括して封止されている。
本実施の形態では、図５に示すように、複数のリード３０のそれぞれは、Ｙ方向に沿って金属板２０と並んで配置され、かつ、Ｙ方向と直交するＸ方向に沿ってそれぞれが並んで配置されている。また、図５に示す例では、平面視において、Ｘ方向に沿って、ソース用のリード（ソースリード、ソース端子）３０Ｓ、ドレイン用のリード（ドレインリード、ドレイン端子）３０Ｄ、およびゲート用のリード（ゲートリード、ゲート端子）３０Ｇが順に並ぶように配列されている。
また、図６に示すように、半導体チップ１０は、表面（面）１０ｔと、表面１０ｔの反対側に位置する裏面（面）１０ｂを有している。また、図５に示すように半導体チップ１０の表面１０ｔ（または図６に示す裏面１０ｂ）は平面視において四角形を成し、周縁部に四つの側面１０ｓを有している。図５に示す例では半導体チップ１０は平面視において長方形を成し、長辺がＸ方向に沿って配置されている。
また、図５に示すように半導体チップ１０の表面１０ｔには、図１に示すソースＳと電気的に接続されるソース電極パッドＳＥと、図１に示すゲート電極Ｇと電気的に接続されるゲート電極パッドＧＥが形成されている。一方、図６に示すように、半導体チップ１０の裏面１０ｂには、図１に示すドレインＤと電気的に接続されるドレイン電極ＤＥが形成されている。図６に示す例では、半導体チップ１０の裏面１０ｂ全体が、ドレイン電極ＤＥになっている。
図２に示すように、半導体チップ１０を縦型チャネル構造とした場合、半導体チップ１０の厚さを薄く（図６に示す表面１０ｔと裏面１０ｂの距離を小さく）することにより、オン抵抗を低減することができる。一方、金属板２０の熱容量を大きくする観点、あるいは、電流が流れる導電経路の断面積を大きくする観点からは、金属板２０の厚さは厚い方が良い。このため、図６に示す例では、金属板２０の厚さは半導体チップ１０の厚さよりも厚い。例えば、図６に示す例では、金属板２０の厚さは、４００μｍ以上である。
また、図５および図６に示すように、半導体装置ＰＫＧ１は、半導体チップ１０が搭載される金属板（ダイパッド、チップ搭載部、放熱板）２０を有する。図６に示すように、金属板２０は、半導体チップ１０がダイボンド材１１を介して搭載された上面（チップ搭載面、第１主面）２０ｔと、上面２０ｔとは反対側の下面（実装面、第２主面）２０ｂを有している。また、図４に示すように金属板２０の下面２０ｂは、周縁部に下面２０ｂに連なる複数の側面２０ｓを有している。
また、本実施の形態の例では、図５に示すように、複数の側面２０ｓは、平面視において、複数のリード３０のそれぞれと対向した状態で設けられ、封止体４０により封止された側面２０ｓ１を含む。また、複数の側面２０ｓは、側面２０ｓ１の反対側に設けられ、封止体４０から露出し、かつ、金属膜２２（図６参照）に覆われる第２側面を含む。また、複数の側面２０ｓは、側面２０ｓ２の一方の端部に連なり、封止体４０から露出する側面２０ｓ３を含む。また、複数の側面２０ｓは、側面２０ｓ２の他方の端部に連なり、封止体４０から露出する側面２０ｓ４を含む。また、複数の側面２０ｓは、側面２０ｓ３の端部に連なり、封止体４０から露出する側面２０ｓ５を含む。また、複数の側面２０ｓは、側面２０ｓ４に連なり、封止体４０から露出する側面２０ｓ６を含む。
また、金属板２０は、ドレイン端子であるリード３０Ｄと一体に形成されている。リード３０Ｄは、図１に示すドレインＤと電気的に接続される外部端子である。また、図６に示すように半導体チップ１０の裏面１０ｂに形成されたドレイン電極ＤＥは、導電性材料から成るダイボンド材１１を介して金属板２０と電気的に接続される。また、図５に示す例では、半導体チップ１０の平面サイズ（表面１０ｔの面積）は、金属板２０の平面サイズ（上面２０ｔの面積）よりも小さい。
また、図４および図６に示すように、金属板２０の下面２０ｂは、封止体４０の下面４０ｂにおいて、封止体４０から露出している。図４に示す例では、金属板２０の下面２０ｂの面積は、封止体４０の下面４０ｂの面積と同等、あるいはそれ以上である。また、図３に示すように、金属板２０の一部分は、金属板２０の上面２０ｔ側から視た平面視において、封止体４０が有する複数の側面４０ｓのうちの一つの側面４０ｓから外側に向かって突出している。そして、図３および図６に示すように、金属板２０の上面２０ｔの一部分、および複数の側面２０ｓのうちの一部（少なくとも側面２０ｓ２）は、封止体４０から露出している。本実施の形態のように金属板２０の平面サイズを大きくし、かつ、金属板２０の一部を封止体４０から露出させることにより、半導体チップ１０で発生した熱の放熱効率を向上させることができる。
また、外部端子であるリード３０Ｄに接続される金属板２０の下面２０ｂが封止体４０から露出していることにより、電流が流れる導通経路の断面積を大きくすることができる。このため、導通経路中のインピーダンスを低減することができる。特に、リード３０Ｄが、半導体装置ＰＫＧ１が有する回路の出力ノードに対応する外部端子になっている場合には、リード３０Ｄに接続される導通経路のインピーダンス成分を低減することにより、出力配線の電力損失を直接的に低減できる点で好ましい。
金属板２０は、複数のリード３０と同じ金属材料、例えば、銅（Ｃｕ）、または銅（Ｃｕ）を主要な成分とする合金材料から成る基材２１を有する。また、複数のリード３０のそれぞれは、金属板２０と同じ金属材料例えば、銅（Ｃｕ）、または銅（Ｃｕ）を主要な成分とする合金材料から成る基材３１を有する。
また、図６に示す例では、金属板２０の厚さ（上面２０ｔおよび下面２０ｂのうちの一方から他方までの距離）は、リード３０の厚さ（上面３０ｔおよび下面３０ｂのうちの一方から他方までの距離）より大きい。本実施の形態のように金属板２０の厚さが厚ければ、金属板２０の熱容量が大きくなる。この結果、金属板２０による半導体装置ＰＫＧ１の放熱特性は向上する。
また、金属板２０のうち、封止体４０から露出する部分（露出部）は、金属膜２２に覆われている。同様に、リード３０のうち、封止体４０から露出する部分（露出部）は、金属膜３２に覆われている。この金属膜２２および金属膜３２は、半導体装置ＰＫＧ１を実装基板５０（後述する図７を参照）に実装する際に、接続材料として用いる半田材５３（後述する図７を参照）の濡れ性を向上させるための金属膜である。金属膜２２および金属膜３２は、例えば、電解メッキ法により形成されたメッキ金属膜である。詳細は後述するが、金属膜２２および金属膜３２は、例えば、錫（Ｓｎ）を含む半田材料から成る。
また、図５および図６に示すダイボンド材（接着材）１１は、半導体チップ１０を金属板２０上に固定し、かつ半導体チップ１０と金属板２０を電気的に接続するための導電性部材（ダイボンド材）である。ダイボンド材１１は例えば、半田材料を用いても良い。あるいは、ダイボンド材１１は、複数の銀（Ａｇ）粒子（Ａｇフィラ）を含有する所謂、銀（Ａｇ）ペーストと呼ばれる導電性の樹脂接着材であっても良い。なお、図示は省略するが、金属板２０の基材である銅（Ｃｕ）または銅合金よりもダイボンド材１１との接着性が高い金属膜（図示は省略）が金属板２０の上面２０ｔの一部分に形成されていても良い。これにより、ダイボンド材１１と金属板２０との接着強度を向上させることができる。
また、図５に示すように、半導体チップ１０のソース電極パッドＳＥとリード３０Ｓは、ワイヤ（導電性部材、金属線）１２（詳しくはワイヤ１２ｓ）を介して電気的に接続されている。同様に、半導体チップ１０のゲート電極パッドＧＥとリード３０Ｇは、ワイヤ１２（詳しくはワイヤ１２ｇ）を介して電気的に接続されている。ワイヤ１２は、半導体チップ１０の表面１０ｔ側の電極パッドとリード３０とを接続する導電性部材であって、例えばアルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、あるいは金（Ａｕ）などの金属を主成分としている。
図５に示すように、ワイヤ１２ｓの一端は、半導体チップ１０のソース電極パッドＳＥに接合される。一方、ワイヤ１２ｓの上記一端とは反対側の他端は、リード３０Ｓの一部に形成された接続部の上面に接合される。また、ワイヤ１２ｇの一端は、半導体チップ１０のゲート電極パッドＧＥに接合される。一方、ワイヤ１２ｇの上記一端とは反対側の他端は、リード３０Ｇの一部に形成された接続部の上面に接合される。
図５に示す例では、半導体チップ１０は、平面視において長方形を成し、複数のワイヤ１２のそれぞれは、半導体チップ１０の長辺と交差するように配置されている。
また、パワー半導体装置では、ソース電極パッドＳＥに接続される配線経路には、ゲート電極パッドＧＥに接続される配線経路より大きな電流が流れる。このため、図５に示す例では、ワイヤ１２sの太さは、ワイヤ１２gの太さよりも太い。なお、ワイヤ１２の形状や本数は、図５に示す態様には限定されず、種々の変形例がある。例えば、ワイヤ１２ｇとワイヤ１２ｓの太さが同じであっても良い。また例えば、ソース電極パッドＳＥとリード３０Ｓとが、複数のワイヤ１２ｓを介して電気的に接続されていても良い。
また、半導体チップ１０、複数のリード３０、および複数のワイヤ１２は、封止体４０により封止される。封止体４０は、半導体チップ１０、ワイヤ１２ｓおよびワイヤ１２ｇを封止する樹脂体であって、上面４０ｔ（図３、図６参照）および上面４０ｔの反対側に位置する下面（実装面）４０ｂ（図４、図６、図７参照）を有する。また、図３および図４に示すように封止体４０の上面４０ｔ（図３参照）および下面４０ｂ（図４参照）のそれぞれは、周縁部に複数の側面４０ｓを有している。
封止体４０は、例えば、主としてエポキシ系樹脂などの熱硬化性樹脂により構成されている。また、封止体４０の特性（例えば熱影響による膨張特性）を向上させるため、例えば、シリカ（二酸化珪素；ＳｉＯ2）粒子などのフィラー粒子が樹脂材料中に混合されている場合もある。
＜半導体装置の実装＞
次に、図３〜図６に示す半導体装置ＰＫＧ１が実装基板に実装された電子装置について説明する。図７は、図３〜図６に示す半導体装置が実装された電子装置のうち、半導体装置が実装された部分の周辺の拡大断面図である。図８は、図７に示すＡ部の拡大断面図である。また、図９は、図８に示す金属板の部分を実装基板に搭載する前の状態を示す拡大断面図である。また、図３３は、図７に対する検討例である半導体装置を実装基板に実装した状態を示す拡大断面図である。図３４は、図３３のＡ部の拡大断面図である。
図７に示す電子装置ＥＤ１は、実装基板（マザーボード、配線基板）５０と、実装基板５０の上面（面、電子部品搭載面）５０ｔ上に搭載される半導体装置ＰＫＧ１と、を有している。
実装基板５０は、絶縁基板５１および絶縁基板５１の上面５０ｔに配置された複数の端子（ランド）５２を有している。図７に示す例では、実装基板５０の複数の端子５２には、複数のリード３０（図３参照）のそれぞれを接続するための複数の端子（リード接続用端子）５２ａおよび金属板２０を接続するための端子（金属板接続用端子）５２ｂが含まれる。複数の端子５２のそれぞれは、例えば、銅（Ｃｕ）、または銅（Ｃｕ）を主要な成分とする合金材料から成る。
また、複数の端子５２のそれぞれは、半田材５３を介して半導体装置ＰＫＧ１の端子と接続されている。詳しくは、端子５２ａは半田材５３を介して半導体装置ＰＫＧ１のリード３０と接続されている。また、端子５２ｂは、半田材５３を介して半導体装置ＰＫＧ１の金属板２０と接続されている。
半導体装置ＰＫＧ１を実装基板５０上に搭載する工程は、例えば以下のように行われる。まず、図７に示す実装基板５０を準備して、複数の端子５２のそれぞれにペースト状の半田材（図示は省略）を塗布する（半田材塗布工程）。ペースト状の半田材は、クリーム半田と呼ばれる半田材であって、半田材料の表面を活性化させるフラックス成分と、半田成分と、を含む材料である。
次に、半導体装置ＰＫＧ１を実装基板５０上に配置する（半導体装置配置工程）。この時、図７に示すように、半導体装置ＰＫＧ１は、リード３０の下面３０ｂの一部分が端子５２ａと対向し、かつ、金属板２０の下面２０ｂが端子５２ｂと対向するように、実装基板５０上に配置される。
上記したように、半導体装置ＰＫＧ１のリード３０のうち、封止体４０から露出する部分（露出部）は、金属膜３２に覆われている。また、金属板２０のうち、封止体４０から露出する部分（露出部）は、金属膜２２に覆われている。したがって、半導体装置配置工程では、リード３０の金属膜３２の一部分、および金属板２０の金属膜２２の一部分のそれぞれが、上記したペースト状の半田材と密着する。
次に、半導体装置ＰＫＧ１が配置された状態で、実装基板５０を加熱する（リフロー工程）。本工程では、実装基板５０上に塗布されたペースト状の半田材が溶融し、フラックス成分が溶出する。また、金属膜３２および金属膜２２のそれぞれも溶融する。また、金属膜３２および金属膜２２の表面が上記したフラックス成分と接触することにより活性化される。また、溶融した半田成分は、リード３０の基材３１および金属板２０の基材２１に沿って濡れ広がる。そして、濡れ広がった半田成分と金属膜３２、金属膜２２のそれぞれの一部分が一体化して、図７に示す半田材５３が形成される。
ここで、本願発明者の検討によれば、図３３に示す半導体装置ＰＫＧｈ１の構造において、金属板２０ｈの一部分から、ウィスカと呼ばれる細長いひげ状の金属結晶が成長することが判った。例えば、半導体装置ＰＫＧｈ１にウィスカが生じていない場合でも、半導体装置ＰＫＧｈ１を実装基板５０に実装した後、温度サイクル負荷、あるいは高湿度の環境に繰り返しさらされるような負荷が印加されることにより、ウィスカが成長することが判った。上記したようにウィスカは、細長いひげ状の金属結晶である。このため、金属板２０ｈの一部分で成長したウィスカが、折れて半導体装置ＰＫＧｈ１の周囲に落下すると、導電性異物に成り得る。したがって、半導体装置ＰＫＧｈ１の信頼性を向上させる観点から、ウィスカの発生を抑制することが好ましい。
また、ウィスカと呼ばれるひげ状の金属結晶は、不純物が添加されていない錫（Ｓｎ）から成るメッキ膜を形成した場合に、メッキ膜の一部分を起点として外側に向かって成長する単結晶体として知られている。しかし、本願発明者の検討によれば、半導体装置ＰＫＧｈ１が保管される環境条件や使用される環境条件によっては、錫に例えばビスマス（Ｂｉ）などが添加された合金材料から成るメッキ膜の場合でも、ウィスカが発生する懸念があることが判った。
本願発明者が検討した結果、金属板２０ｈを覆うメッキ膜である金属膜２２ｈの厚さにムラがある場合、相対的に厚さが厚くなっている部分を起点としてウィスカが成長し易いことが判った。詳しくは、図３４に示すように半導体装置ＰＫＧｈ１の金属板２０ｈは、側面２０ｓ２と上面２０ｔとの境界の部分に、周囲と比較して相対的に膜厚が大きい部分２２Ｐ１が形成されている。そして、ウィスカは部分２２Ｐ１を起点として成長していることが判った。また、ウィスカの長さは、金属膜２２ｈの厚さが厚くなる程、長くなる。
また、図３４に示す部分２２Ｐ１のような相対的に膜厚が厚い部分２２Ｐ１は、以下の理由で形成されると考えられる。すなわち、金属板２０ｈの周囲に金属膜２２ｈを電解メッキ法で形成する際に、金属板２０ｈの形状によっては、金属板２０ｈの一部分に局所的に電流密度が集中する場合がある。そして、金属板２０ｈのうち、電流密度が集中した部分では、メッキ膜の厚さが他の部分より厚くなると考えられる。
ところで、本願発明者は、ウィスカの発生を抑制する方法として、メッキ膜全体の厚さを薄くすることで、図３４に示す部分２２Ｐ１の厚さを薄くする方法を検討した。しかし、この場合、部分２２Ｐ１以外の部分の金属膜２２ｈの膜厚が薄くなる。これにより、金属膜２２ｈに対する半田材料の濡れ性が低下する。したがって、実装強度の信頼性を向上させる観点からは、金属膜２２ｈの厚さを薄くする方法を採用することは難しい。
上記の知見より、ウィスカの発生を抑制する方法として、図６に示す金属板２０を覆う金属膜２２の厚さのバラつきを抑制することが有効と考えられる。また、本願発明者は、金属膜２２の厚さのバラつきを抑制する方法として、電解メッキを行う際に電流密度の集中を抑制可能な金属板２０の構造について検討した。ただし、金属膜２２は、上記したように半導体装置ＰＫＧ１を実装基板５０に実装する際に、半田の濡れ性を向上させる機能を有している。このため、半導体装置ＰＫＧ１の実装信頼性を向上させる観点からは、金属膜２２による半田の濡れ性を損なわないことが好ましい。
まず、図３４に示す金属板２０ｈの基材２１ｈを覆う金属膜２２ｈのうち、部分２２Ｐ１のように周囲と比較して膜厚が相対的に大きくなっている部分は、側面２０ｓ２と上面２０ｔとが交差する部分の周辺、および側面２０ｓと下面２０ｂとが交差する部分の周辺に存在する。なお、図６および図９に示すように、本実施の形態の半導体装置ＰＫＧ１が備える金属板２０のうち、封止体４０から露出する部分を覆う金属膜２２にも、他の部分と比較して相対的に膜厚が大きい部分２２Ｐ２が形成されている。図３３および図３４は半導体装置ＰＫＧｈ１が実装基板５０に搭載された後の状態を示しているので、図６に示す部分２２Ｐ２が図示されていないが、半導体装置ＰＫＧｈ１の場合にも図６に示す部分２２Ｐ２が形成される。また、図３３に示す側面２０ｓ１と下面２０ｂとが交差する部分の周辺では、図３４に示す部分２２Ｐ１や図６に示す部分２２Ｐ２のように膜厚が大きい部分は確認されなかった。
ただし、図６および図９に示す部分２２Ｐ２は、図７に示すように、実装基板５０に実装した時には、半田材５３の一部になっている。したがって、部分２２Ｐ２が形成されたとしても、部分２２Ｐ２に起因してウィスカが成長することはない。また、仮に、図３３に示す側面２０ｓ１と下面２０ｂとが交差する部分の周辺に、図３４に示す部分２２Ｐ１や図６に示す部分２２Ｐ２のように膜厚が大きい部分が形成された場合でも、同様に図３３に示す半田材５３の一部になる。このため、図３３に示す側面２０ｓ１と下面２０ｂとが交差する部分の周辺に膜厚が大きい部分が形成された場合でも、その部分がウィスカ発生の原因にはならない。
また、図３３に示すリード３０の基材３１のうち、封止体４０から露出する部分を覆う金属膜３２には、図３４に示す部分２２Ｐ１や図６に示す部分２２Ｐ２のように膜厚が大きい部分は確認されなかった。
以上より、ウィスカ発生の原因として、特にメッキ膜の厚さのバラつきを低減する対策が必要な部分は、図３４に示す側面２０ｓ２と上面２０ｔとの交差する部分の周辺であることが判った。
次に、図３４の部分２２Ｐ１のように、金属膜２２ｈの厚さが局所的に厚い部分が形成されることを抑制するための対策について説明する。図３４に示す部分２２Ｐ１が形成され、部分２２Ｐ１を起点としてウィスカが成長する理由の一つは、以下であると考えられる。すなわち、金属膜２２ｈを形成する際に、所謂、電解メッキ法を利用する場合、金属膜２２ｈの析出中に、流れる電流の電流密度が局所的に高くなる部分では、他の部分と比較して金属膜２２ｈの析出速度が速くなる。このため、電流密度が局所的に高くなる部分の周辺では、金属膜２２ｈの膜厚が厚くなる。
また、金属板２０ｈの場合、側面２０ｓ２と上面２０ｔとが交差する部分、および側面２０ｓ２と下面２０ｂとが交差する部分において、特に電流密度が高く成り易い。後述するメッキ工程で、所謂電解メッキ法により金属膜２２ｈを形成する場合、図３３に示す金属板２０ｈに電流が流れる。この時、電流（あるは電子）は、側面２０ｓ１および側面２０ｓ２のうち、一方から他方に向かって流れる。金属板２０が有する複数の側面のうち、電流（あるいは電子）の流れ方向に沿った側面では、電流密度が相対的に小さく成り易い。一方、金属板２０が有する複数の側面のうち、電流（あるいは電子）の流れ方向と交差する側面では、電流密度が相対的に大きく成り易い。このため、金属板２０が有する複数の側面のうち、側面２０ｓ１および側面２０ｓ２は電流密度が高く成り易い。また、側面２０ｓ２における電流密度の分布において、電流密度が大きく成り易い場所は、側面２０ｓ２の周縁部である。側面２０ｓ２に連なる他の面と、側面２０ｓ２とが成す角が９０度以下になっている場合には、特に電流密度が高く成り易い。
また、側面２０ｓ２の面積が大きくなる程、電流密度の分布のバラつきの程度が大きくなる。側面２０ｓ２の面積は、金属板２０ｈの厚さに比例して大きくなる。したがって、金属板２０ｈによる放熱特性を向上させるため、金属板２０ｈの厚さを厚くする程メッキ工程における電流密度のバラつきの程度が大きくなる。
なお、側面２０ｓ１および側面２０ｓ２のうち、側面２０ｓ１は、封止体４０に覆われているので、仮にメッキ工程で電流密度が高くなっても、特に問題は生じない。仮に、下面２０ｂのうち、側面２０ｓ１と交差する部分の周辺の金属膜２２ｈの厚さが局所的に厚くなったとしても、図３３に示すように半導体装置ＰＫＧｈ１を実装基板５０に搭載した後は、半田材５３の一部になっている。したがって、半導体装置ＰＫＧｈ１の実装面側において、金属膜２２ｈの一部分の膜厚が局所的に厚くなったとしても、ウィスカが成長する原因にはならない。
一方、側面２０ｓ２は、図３３に示す封止体４０から露出する面であり、かつ、金属膜２２ｈに覆われる。また、部分２２Ｐ１は、図３４に示す半田材５３と一体化し難いので実装基板５０に実装した後も、部分２２Ｐ１は残存する場合が多い。この結果、部分２２Ｐ１を起点としてウィスカが成長する場合が多かったと考えられる。
上記の検討結果より、本願発明者は、後述するメッキ工程において、電流密度が局所的に高く成り易い場所において、電流密度の集中を抑制する構成について検討し、本実施の形態の構成を見出した。すなわち、図８に示すように、本実施の形態の半導体装置ＰＫＧ１が備える金属板２０の上面２０ｔのうち封止体４０（図６参照）から露出し、かつ、金属膜２２に覆われる露出部分２０ｔＣと、側面２０ｓ２との間には、上面２０ｔおよび側面２０ｓ２のそれぞれに対して傾斜し、かつ金属膜２２に覆われる傾斜面２０ｐが介在する。
傾斜面２０ｐは、例えば金属板２０の側面２０ｓ２の上面２０ｔ側の部分を押圧するプレス加工により形成されたコイニング面（被プレス面）であって、図３に示すように、側面２０ｓ２の延在方向（図３のＸ方向）に沿って延びるように設けられている。このように、ある部材のうち、二つの面が互いに交差する辺の部分を取り除く加工方法は、面取り加工と呼ばれる。また、図８のように、面取り加工によって、二つの面（図８に示す例では側面２０ｓ２と上面２０ｔ）の間に傾斜面２０ｐを介在させる方法は、「Ｃ面取り」と呼ばれる。一方、後述するが、面取り加工によって二つの面の間に、部材の外側に向かって突出する曲面を介在させる方法は「Ｒ面取り」と呼ばれる。本実施の形態では、Ｃ面取りのうち、二つの面が互いに交差する辺の部分を押しつぶして部材を塑性変形させる方法を用いて、Ｃ面取り面である傾斜面２０ｐを形成している。
また、傾斜面２０ｐは、上面２０ｔおよび側面２０ｓ２のそれぞれに対して傾斜しており、上面２０ｔと傾斜面２０ｐとが成す角θ１、および側面２０ｓ２と傾斜面２０ｐとが成す角θ２は、それぞれ９０度よりも大きい鈍角になっている。図８に示す例では、角θ１および角θ２の値は互いに等しく、それぞれ１３５度になっている。
図８に示すように、角θ１および角θ２のそれぞれが、９０度よりも大きい鈍角になっている場合、上面２０ｔと傾斜面２０ｐとが交差する辺２０ｍ１、および側面２０ｓ２と傾斜面２０ｐとが交差する辺２０ｍ２のそれぞれの周辺では、電流密度が集中する程度を抑制できる。このため、金属膜２２のうち、金属板２０の基材２１の傾斜面２０ｐを覆う部分（第１膜厚部）２２Ｐ３の厚さは、周囲の金属膜２２の膜厚と比較して同程度である。例えば、金属膜２２のうち、部分２２Ｐ３の厚さは、上面２０ｔを覆う部分の厚さと同程度である。また、金属膜２２のうち、部分２２Ｐ３の厚さは、側面２０ｓ２を覆う部分の厚さと同程度である。
上記したように、図８に示す例では、角θ１および角θ２の値は互いに等しく、それぞれ１３５度になっている。しかし、角θ１および角θ２のそれぞれが鈍角であれば、角θ１および角θ２の値が互いに異なっていても良い。図８に示すように、側面２０ｓ２および上面２０ｔのそれぞれが互いに直交する方向（図８ではＺ方向とＹ方向）に沿って延びている場合、角θ１と角θ２の合計は２７０度になる。例えば角θ１が９５度である場合、角θ２は１７５度になる。ただし、角θ１および角θ２のうちのいずれか一方が９０度に近い値になると、９０度に近い角には、電流密度が集中し易くなる。したがって、角θ１および角θ２のそれぞれは、１０５度〜１６５度であることが好ましい。また、角θ１および角θ２のそれぞれは、１２０度〜１５０度であることが特に好ましい。また、図８に示すように、角θ１および角θ２のそれぞれが１３５度であれば、角θ１と角θ２の合計が２７０度になる条件下では、角θ１および角θ２の角度を最大化できる。
また、図９に示すように、本実施の形態の半導体装置ＰＫＧ１が備える金属板２０の側面２０ｓ２は、金属膜２２に覆われる下面２０ｂに連なっている。言い換えれば、金属板２０の側面２０ｓ２と下面２０ｂとは互いに交差する。また、側面２０ｓ２と下面２０ｂとが成す角は例えば９０度である。したがって、側面２０ｓ２と下面２０ｂとが交差する辺２０ｍ３の周辺では後述するメッキ工程において電流密度が局所的に高く成り易い。この結果、金属膜２２のうち、辺２０ｍ３を覆う部分２２Ｐ２の膜厚は他の部分の膜厚よりも厚くなる。したがって、本実施の形態では、金属膜２２のうち、図９に示すように、傾斜面２０ｐを覆う部分２２Ｐ３の膜厚は辺２０ｍ３を覆う部分２２Ｐ２の膜厚より薄い。
ところで、本実施の形態に対する変形例として、側面２０ｓ２と下面２０ｂとの間に、傾斜面２０ｐに対応する傾斜面を介在させても良い。この場合、図９に示す部分２２Ｐ２のように相対的に膜厚が厚い部分が形成されることを抑制できる。ただし、上記したように、例え部分２２Ｐ２が形成された場合でもウィスカが発生する要因にはなり難い。また、傾斜面２０ｐをプレス加工により形成する場合、高い圧力で金属板２０を押圧する必要がある。このため、金属板２０の側面２０ｓ２のうち、上面２０ｔ側および下面２０ｂ側のそれぞれに傾斜面２０ｐを形成する場合には、プレス加工の難易度が高い。したがって、傾斜面２０ｐを比較的容易に形成する観点からは、図６〜図９に示すように、金属板２０の側面２０ｓ２が、金属膜２２に覆われる下面２０ｂに連なっていることが好ましい。
また、本実施の形態のように、メッキ工程における電流密度の集中を抑制する観点から傾斜面２０ｐを設ける場合、傾斜面２０ｐはある程度以上の大きさであることが好ましい。例えば、図９に示す金属板２０の基材２１の厚さ（板厚）２Ｔ１に対して、傾斜面２０ｐの高さ（高低差）２Ｈ１は、１０％より大きいことが好ましい。詳しくは、金属板２０の上面２０ｔおよび下面２０ｂのうち、一方から他方に向かう方向（図９ではＺ方向）において、傾斜面２０ｐと上面２０ｔとが交差する辺２０ｍ１と、傾斜面２０ｐと側面２０ｓ２とが交差する辺２０ｍ２と、の間の高さ２Ｈ１は、上面２０ｔと下面２０ｂの離間距離である厚さ２Ｔ１の１０％より大きいことが好ましい。例えば、図９に示す金属板２０の基材２１の厚さが１ｍｍとした場合、厚さ方向（Ｚ方向）における傾斜面２０ｐの高さ２Ｈ１は、０．１ｍｍよりも大きいことが好ましい。また、例えば、図９に示す金属板２０の基材２１の厚さが５００μｍとした場合、厚さ方向（Ｚ方向）における傾斜面２０ｐの高さ２Ｈ１は、５０μｍよりも大きいことが好ましい。高さ２Ｈ１が厚さ２Ｔ１の１０％より大きければ、メッキ工程において図３４に示す部分２２Ｐ１が形成され難くなる効果を確認できる。
また、金属板２０の上面２０ｔおよび下面２０ｂのうち、一方から他方に向かう方向（図９ではＺ方向）において、傾斜面２０ｐと上面２０ｔとが交差する辺２０ｍ１と、傾斜面２０ｐと側面２０ｓ２とが交差する辺２０ｍ２と、の間の高さ２Ｈ１は、上面２０ｔと下面２０ｂの離間距離である厚さ２Ｔ１の１／４以上（２５％以上）であることが特に好ましい。例えば、図９に示す金属板２０の基材２１の厚さが１ｍｍとした場合、厚さ方向（Ｚ方向）における傾斜面２０ｐの高さ２Ｈ１は、０．２５ｍｍ以上であることが好ましい。また、例えば、図９に示す金属板２０の基材２１の厚さが５００μｍとした場合、厚さ方向（Ｚ方向）における傾斜面２０ｐの高さ２Ｈ１は、１２５μｍ以上であることが好ましい。高さ２Ｈ１が厚さ２Ｔ１の１／４以上であれば、メッキ工程において図３４に示す部分２２Ｐ１の厚さを大幅に低減できるので、上記したウィスカの発生を安定的に抑制できる。
なお、上記では、傾斜面２０ｐの大きさの程度を金属板２０の板厚に対する割合で示したが、これは以下の理由による。すなわち、側面２０ｓ２の近傍でのメッキ工程における電流密度のバラつきの程度は、側面２０ｓ２の面積に応じて増減し、側面２０ｓ２の面積は、図９に示す辺２０ｍ２と辺２０ｍ３との高さ（高低差）２Ｈ２に比例する。また、図５に示すように平面視において、側面２０ｓ２のＸ方向の幅２Ｗ１は、図９に示す高さ２Ｈ２よりも十分に長い（例えば１０倍以上である）。したがって、図９に示す厚さ２Ｔ１が大きければ、これに比例して側面２０ｓ２の面積が大きくなるので、電流密度の集中を抑制するために設ける傾斜面２０ｐの高さ２Ｈ１は大きくなっている必要がある。反対に、図９に示す厚さ２Ｔ１が小さければ、これに比例して側面２０ｓ２の面積が小さくなるので、電流密度の集中を抑制するために設ける傾斜面２０ｐの高さ２Ｈ１が小さくても、電流密度の集中を抑制する効果が得られる。
また、傾斜面２０ｐの高さ２Ｈ１が金属板２０の基材２１の厚さ２Ｔ１の１／４以上になる範囲では、ウィスカの発生を抑制する効果には大きな変化はない。厳密には、高さ２Ｈ１が極端に大きくなって、側面２０ｓ２の高さ２Ｈ２が小さくなると、電流密度が集中し易くなる。しかし、この場合、電流密度が集中し易くなるのは下面２０ｂの近傍であり、下面２０ｂの近傍において金属膜２２の膜厚が大きくなったとしても図７に示すように実装基板５０に実装した時には、半田材５３の一部になっている。したがって、ウィスカの発生を抑制する観点からは、傾斜面２０ｐの高さ２Ｈ１が金属板２０の基材２１の厚さ２Ｔ１の１／４以上になる範囲では、効果に大きな差異はない。
一方、傾斜面２０ｐの成形作業の効率を考慮すると、傾斜面２０ｐの高さ２Ｈ１を小さくする程、プレス加工の負荷を小さくできる。したがって、傾斜面２０ｐの成形作業の効率も考慮すると、傾斜面２０ｐの高さ２Ｈ１は金属板２０の基材２１の厚さ２Ｔ１の１／４であることが特に好ましい。
また、本実施の形態の半導体装置ＰＫＧ１が備える金属板２０は、図３に示す封止体４０から露出する部分の一部に金属膜２２（図６参照）に覆われていない部分を有している。図１０は、図３に示す半導体装置を金属板の傾斜面側から視た側面図である。また、図１１は、図３のＢ−Ｂ線に沿った断面図である。また、図１２は、図３のＣ−Ｃ線に沿った断面図である。なお、図１０は側面図であるが、金属膜２２（図１１参照）から露出する側面２０ｓ３、２０ｓ４の位置を明示するため、ハッチングを付している。
図１０に示すように、金属板２０の複数の側面２０ｓは、側面２０ｓ２の一方の端部、および傾斜面２０ｐの一方の端部に連なる側面２０ｓ３と、側面２０ｓ２の他方の端部、および傾斜面２０ｐの他方の端部に連なる側面２０ｓ４と、を含んでいる。側面２０ｓ３および側面２０ｓ４のそれぞれは、金属板２０の上面２０ｔに連なり、かつ、封止体４０および金属膜２２（図１１参照）から露出している。
図１０および図１１に示す側面２０ｓ３および側面２０ｓ４は、後述するメッキ工程の後のタイバーカット工程で金属板２０の一部分を切断することにより形成された切断面である。このため、側面２０ｓ３および側面２０ｓ４は、金属膜２２には覆われていない。
なお、側面２０ｓ３および側面２０ｓ４のそれぞれは、大部分が金属膜２２から露出しているが、側面２０ｓ３および側面２０ｓ４を形成する際の加工方法によっては、側面２０ｓ３および側面２０ｓ４のそれぞれの一部分に、切断加工時に他の面から引き摺られた金属膜２２が付着する場合もある。
図１１に示すように、金属膜２２から露出する側面２０ｓ３および側面２０ｓ４では、上記したウィスカが発生しない。したがって、側面２０ｓ３および側面２０ｓ４のそれぞれと、上面２０ｔとの間には、図１０に示す傾斜面２０ｐに対応する傾斜面を介在させる必要がない。このため、図１１に示すように、側面２０ｓ３および側面２０ｓ４のそれぞれは、金属板２０の上面２０ｔに連なっている。言い換えれば、側面２０ｓ３と上面２０ｔ、および側面２０ｓ４と上面２０ｔのそれぞれは、互いに交差する。このように、側面２０ｓ３および側面２０ｓ４のそれぞれと上面２０ｔとの間に、図１０に示す傾斜面２０ｐに対応する傾斜面を介在させない場合、金属板２０を加工して傾斜面２０ｐを形成する際に、加工作業を効率化することができる。
また、図３に示すように、金属板２０の複数の側面２０ｓは、側面２０ｓ３の端部に連なり、一部分が封止体４０から露出する側面２０ｓ５と、側面２０ｓ４の端部に連なり、一部分が封止体４０から露出する側面２０ｓ６と、を含んでいる。また図４に示すように、側面２０ｓ５および側面２０ｓ６のそれぞれは、平面視において側面２０ｓ１と側面２０ｓ２との間に配置されている。また、図１２に示すように側面２０ｓ５および側面２０ｓ６のそれぞれは、金属膜２２に覆われている。
ここで、図１２に示すように、側面２０ｓ５は上面２０ｔに連なり、側面２０ｓ６は上面２０ｔに連なっている。言い換えれば、側面２０ｓ５と上面２０ｔ、および側面２０ｓ６と上面２０ｔのそれぞれは、互いに交差している。図１２に示す例では、側面２０ｓ５と上面２０ｔ、および側面２０ｓ６と上面２０ｔのそれぞれは、互いに直交している。この場合、側面２０ｓ５と上面２０ｔとが交差する辺２０ｍ４の近傍、および側面２０ｓ６と上面２０ｔとが交差する辺２０ｍ５の近傍では、それぞれメッキ工程において電流密度が集中する可能性が考えられる。
しかし、上記したように、メッキ工程において、電流密度の集中が発生し易い場所は、電流の流れる方向が急激に変化する側面２０ｓ２（図９参照）の周縁部である。このため、図１２に示す辺２０ｍ４および辺２０ｍ５の近傍では、図９に示す辺２０ｍ３の近傍と比較して電流密度が集中し難い。したがって、辺２０ｍ４および辺２０ｍ５が金属膜２２に覆われている場合でも、金属膜２２の膜厚のバラつきが発生し難い。このため、図１２に示す例では、側面２０ｓ５と上面２０ｔとの間、および側面２０ｓ６と上面２０ｔとの間には、図９に示す傾斜面２０ｐに対応する傾斜面が介在していない。
このように、側面２０ｓ５と上面２０ｔとの間、および側面２０ｓ６と上面２０ｔとの間には、図９に示す傾斜面２０ｐに対応する傾斜面が介在していない場合、金属板２０を加工して傾斜面２０ｐを形成する際に、加工作業を効率化することができる。
ただし、図１２に示す辺２０ｍ４および辺２０ｍ５の近傍では、例えば辺２０ｍ４と辺２０ｍ５の中間の領域と比較すると電流密度が集中する場合がある。したがって、本実施の形態に対する変形例としては、後述する図２９〜図３１に示す半導体装置ＰＫＧ３のように、側面２０ｓ５と上面２０ｔとの間、および側面２０ｓ６と上面２０ｔとの間に図９に示す傾斜面２０ｐに対応する傾斜面が介在していても良い。
＜半導体装置の製造方法＞
次に、図１〜図１２を用いて説明した半導体装置ＰＫＧ１の製造工程について説明する。半導体装置ＰＫＧ１は、図１３に示すフローに沿って製造される。図１３は、図１〜図１２を用いて説明した半導体装置の製造工程の概要を示す説明図である。
＜リードフレーム準備工程＞
まず、図１３に示すリードフレーム準備工程では、図１４〜図１６に示すリードフレームＬＦを準備する。図１４は、図１３に示すリードフレーム準備工程で準備するリードフレームの一部を示す拡大平面図である。また、図１５は、図１４に示すデバイス形成部１個分の拡大平面図である。また、図１６は、図１５のＡ−Ａ線に沿った拡大断面図である。また、図１７は、図１３に示す材料板成形工程で成形された材料板の形状の一例を示す拡大斜視図である。また、図１８は、図１７に示す材料板に形成された溝をプレス加工により形成する状態の一例を示す拡大斜視図である。また、図１９は、図１３に示すパターニング工程で、材料板の一部分をプレス加工により除去する状態を示す拡大断面図である。
図１４に示すように、本工程で準備するリードフレームＬＦは、フレーム部ＬＦｆに接続される複数のデバイス形成部ＬＦｄを備えている。図１４では８個分のデバイス形成部ＬＦｄを示している。複数のデバイス形成部ＬＦｄは、それぞれ、図５に示す半導体装置ＰＫＧ１の１個分に相当する。リードフレームＬＦは、複数のデバイス形成部ＬＦｄが行列状に配置された、所謂、多数個取り基材である。このように、複数のデバイス形成部ＬＦｄを備えるリードフレームＬＦを用いることで、複数の半導体装置ＰＫＧ１（図３参照）を一括して製造することができるので、製造効率を向上させることができる。なお、図１４では、Ｘ方向に沿って配列される複数のデバイス形成部ＬＦｄの列が二列並んだ例を示しているが、デバイス形成部ＬＦｄの配列数には種々の変形例がある。例えば一列でも良いし、三列以上でも良い。ただし、材料板（図１７参照）ＬＦＢの成形の容易さを考慮すると、図１４に示すように、二列で配列されていることが好ましい。
リードフレームＬＦは、例えば銅（Ｃｕ）を主体とする金属材料から成り、例えば金属板２０の部分の厚さが４００μｍ〜２ｍｍ程度、他の部分の厚さは、例えば１２５μｍ〜４００μｍ程度である。
また、複数のデバイス形成部ＬＦｄのそれぞれは、フレーム部ＬＦｆに接続されている。フレーム部ＬＦｆは、図１３に示すリード分離工程までの間、デバイス形成部ＬＦｄ内に形成された各部材を支持する支持部である。
また、図１５および図１６に示すようにデバイス形成部ＬＦｄには、図３〜図１２を用いて説明した金属板２０および複数のリード３０が形成されている。金属板２０は複数のリード３０のうちの一つを介してフレーム部ＬＦｆと連結され、フレーム部ＬＦｆに支持されている。また、複数のリード３０は、それぞれフレーム部ＬＦｆに連結され、フレーム部ＬＦｆに支持されている。
また、複数のリード３０のそれぞれは、タイバーＬＦｔ１を介して互いに連結されている。また、図１４および図１５に示す例では、複数の金属板２０のそれぞれは、タイバーＬＦｔ２を介して互いに連結されている。図１５に示すようにタイバーＬＦｔ２は、デバイス形成部ＬＦｄにおいて、複数のリード３０とは反対側の端部に配置されており、複数のリード３０と対向する側面２０ｓ１の反対側の側面２０ｓ２を備えている。また、タイバーＬＦｔ２には傾斜面２０ｐが形成されている。
図１４〜図１６に示すリードフレームＬＦは例えば以下のように製造される。すなわち、図１３に示す材料板成形工程では、図１７に示すように金属材料を成形して板厚が互いに異なる複数の部分を有する材料板ＬＦＢを形成する。材料板ＬＦＢは相対的に板厚が薄い部分ＬＦ１と、部分ＬＦ１よりも板厚が薄い部分ＬＦ２とを有している。部分ＬＦ１の厚さは、図６に示すリード３０の基材３１の厚さに対応する。また、部分ＬＦ２の厚さは、図６に示す金属板２０の基材２１の厚さに対応する。ただし、材料板成形工程が完了した段階では、部分ＬＦ１の厚さとリード３０の基材３１の厚さ、および部分ＬＦ２の厚さと金属板２０の基材２１の厚さ、のそれぞれが一致していなくても良い。
材料板ＬＦＢの部分ＬＦ１と部分ＬＦ２とを形成する方法は、例えば金属材料に対する圧延加工、またはプレス加工、あるいは圧延加工とプレス加工の両方を用いることができる。
また、図１７に示す例では、材料板ＬＦＢの部分ＬＦ２には、溝ＬＦＴが形成されている。溝ＬＦＴは、図９に示す金属板２０の傾斜面２０ｐに対応する部分であって、例えば、図１８に示すように金型６０を用いたプレス加工により形成されている。図１８に示す例では、材料板ＬＦＢの溝ＬＦＴは、材料板ＬＦＢを対向配置された金型６０の間に配置して、金型６０で挟んで押圧することにより形成される。
次に、図１３に示すパターニング工程では、図１７に示す材料板ＬＦＢにパターニング処理を施し、図１４に示すリードフレームＬＦを形成する。パターニング工程では、材料板ＬＦＢの一部分を取り除き、図１５に示す金属板２０、複数のリード３０、フレーム部ＬＦｆやタイバーＬＦｔ２などの部分が所定の形状になるようにパターニングする。材料板ＬＦＢの一部分を除去する方法は、例えばプレス加工やエッチング加工、あるいはこれらを組み合わせても良い。また、エッチング加工でパターニングする場合、図９に示す側面２０ｓ２が湾曲した局面になりやすい。したがって、図９に示す金属板２０に対応する部分ＬＦ２のパターニング処理については、金型を用いたプレス加工であることが好ましい。また、リードフレームＬＦの全体をプレス加工で形成する場合、金属板２０と金属板２０以外の部分を一括して形成することもできる。図９に示す金属板２０の傾斜面２０ｐは、図１３に示す材料板成形工程、またはパターニング工程において、プレス加工により形成される。
また、図１７と図１４とを比較して判るように、本実施の形態で示しているパターニング工程の例では、図１７に示す溝ＬＦＴの一部分を溝ＬＦＴの延在方向に沿って除去し、材料板ＬＦＢを二列に分割する。この時、例えば図１９に例示するように、パンチ６１Ｐとダイ６１Ｄから成る金型６１を用いて、プレス加工により溝ＬＦＴ（図１７参照）の一部分を除去する場合、パンチ６１Ｐとダイ６１Ｄのクリアランスの関係で、側面２０ｓ２の周縁部に小さい曲面が形成される場合がある。例えば、図１９に示すように、金属板２０の上面２０ｔ側から下面２０ｂ側に向かってパンチ６１Ｐを押し付ける場合、側面２０ｓ２と傾斜面２０ｐとの境界に、小さい曲面が形成される場合がある。反対に、金属板２０の下面２０ｂ側から上面２０ｔ側に向かってパンチ６１Ｐを押し付ける場合、下面２０ｂと側面２０ｓ２との境界に小さい曲面が形成される場合がある。
しかし、本願発明者の検討によれば、このようにプレス加工時のクリアランスの関係で形成される曲面の曲率半径は、数μｍ〜数十μｍ程度であり、金属板２０の厚さの５％にも満たない程度である。このため、プレス加工時のクリアランスに起因して形成される曲面では、メッキ工程における電流密度の集中を抑制する効果は、ほとんど期待できないことが判った。
また、図１９に示す例では、パンチ６１Ｐは金属板２０の上面２０ｔ側から下面２０ｂ側に向かって移動する。この場合、材料板ＬＦＢの一部分が切断される際の応力が、下面２０ｂ側に加わるので、傾斜面２０ｐがプレス加工の影響により変形し難い。ただし、変形例として、パンチ６１Ｐが、金属板２０の下面２０ｂ側から上面２０ｔ側に向かって移動しても良い。
なお、図１３では図示していないが、図１３に示す材料板成形工程の後、あるいはパターニング工程の後に、材料板ＬＦＢ（図１７参照）に対して、部分的に、あるいは全体にメッキを施し、例えばニッケル（Ｎｉ）メッキ膜、銅（Ｃｕ）メッキ膜、あるいは銀（Ａｇ）メッキ膜を形成しても良い。これらのメッキ膜を形成することにより、図６に示すダイボンド材１１と金属板２０との接続強度、あるいは図５に示すワイヤ１２とリード３０との接続強度を向上させることができる。
＜半導体チップ搭載工程＞
次に、図１３に示す半導体チップ搭載工程では、図２０に示すように、リードフレームＬＦの金属板２０に半導体チップ１０を搭載する。図２０は、図１５に示すダイパッド上に半導体チップを搭載した状態を示す拡大平面図である。
本工程では、ドレイン端子であるリード３０Ｄと一体に形成された金属板２０の上面２０ｔにダイボンド材１１を介して半導体チップ１０を搭載する。また、既に説明した図６に示すように、半導体チップ１０はドレイン電極ＤＥが形成された裏面１０ｂが、金属板２０のチップ搭載面である上面２０ｔと対向するように、ダイボンド材１１を介して接着固定される。これにより、半導体チップ１０のソース電極パッドＳＥおよびゲート電極パッドＧＥは、図２０に示すように露出している。一方、図６に示すように半導体チップ１０のドレイン電極ＤＥは、導電性の接続材料であるダイボンド材１１を介して金属板２０と電気的に接続される。
本工程では、金属板２０の上面２０ｔ上にダイボンド材１１を塗布した後、ダイボンド材１１上に半導体チップ１０を配置する。そして、ダイボンド材を硬化させることで半導体チップ１０と金属板２０とを固定する。
ダイボンド材１１は例えば、半田材料を用いても良い。あるいは、ダイボンド材１１は、複数の銀（Ａｇ）粒子（Ａｇフィラ）を含有する所謂、銀（Ａｇ）ペーストと呼ばれる導電性の樹脂接着材であっても良い。ダイボンド材１１が半田材料である場合、ダイボンド材を硬化させる方法としてリフロー処理を行う。また、ダイボンド材１１が導電性の樹脂接着材である場合、ダイボンド材１１に含まれる熱硬化性樹脂成分を加熱して硬化させる。
なお、図示は省略するが、金属板２０の基材である銅（Ｃｕ）または銅合金よりもダイボンド材１１との接着性が高い金属膜（図示は省略）が金属板２０の上面２０ｔの一部分に形成されていても良い。これにより、ダイボンド材１１と金属板２０との接着強度を向上させることができる。
＜ワイヤボンディング工程＞
また、図１３に示すワイヤボンディング工程では、図２１に示すように、半導体チップ１０の複数の電極パッドと複数のリード３０のそれぞれをワイヤ（金属ワイヤ）１２を介して電気的に接続する。図２１は、図２０に示す半導体チップと、ゲート用のリードとを、金属ワイヤを介して電気的に接続した状態を示す拡大平面図である。
本工程では、半導体チップ１０のゲート電極パッドＧＥとリード３０Ｇとをワイヤ１２ｇを介して電気的に接続する。また、本工程では、半導体チップ１０のソース電極パッドＳＥとリード３０Ｓを、ワイヤ１２ｓを介して電気的に接続する。ワイヤ１２の接続方法には種々の変形例が適用可能であるが、例えば図示しないワイヤボンディングツールを用いて、ワイヤ１２と電極パッドまたはリード３０との接続部分に超音波を印加した状態で熱圧着させる。
また、図２１に示す例ではワイヤ１２ｓの線径はワイヤ１２ｇの線径より太い。これにより、ソース電極パッドＳＥに接続される配線経路の断面積を大きくできる。ただし、複数のワイヤ１２の太さは同じであっても良い。あるいは、半導体チップ１０のソース電極パッドＳＥとリード３０Ｓを、複数のワイヤ１２ｓを介して電気的に接続しても良い。
＜封止工程＞
次に、図１３に示す封止工程では、図２１に示す、半導体チップ１０、金属板２０の一部、複数のリード３０のそれぞれの一部分、および複数のワイヤ１２を絶縁樹脂で封止し、図２２に示す封止体４０を形成する。図２２は、図２１に示す半導体チップおよびワイヤを封止する封止体を形成した状態を示す拡大平面図である。また、図２３は図２２のＡ−Ａ線に沿った断面において、成形金型内にリードフレームが配置された状態を示す拡大断面図である。
本工程では、例えば、図２３に示すように上型（第１金型）６２Ｔと、下型（第２金型）６２Ｂを備える成形金型６２を用いて、所謂トランスファモールド方式により封止体４０を形成する。
図２３に示す例では、デバイス形成部ＬＦｄの金属板２０および複数のリード３０のそれぞれの一部分が、上型６２Ｔおよび下型６２Ｂに形成されたキャビティ６２Ｃ内に位置するようにリードフレームＬＦを配置する。そしてリードフレームＬＦを、上型６２Ｔと下型６２Ｂでクランプする（挟み込む）。この状態で、軟化（可塑化）させた熱硬化性樹脂（絶縁樹脂）を、成形金型６２のキャビティ６２Ｃに圧入すると、絶縁樹脂はキャビティ６２Ｃと下型６２Ｂで形成された空間内に供給され、キャビティ６２Ｃの形状に倣って成形される。
この時、図２３に示すように、金属板２０の上面２０ｔのうち、傾斜面２０ｐに連なる一部分（露出部分２０ｔＣ）は、上型６２Ｔによって押圧されている。図２３に示す例では、金属板２０の上面２０ｔのうち、傾斜面２０ｐに連なる一部分（露出部分２０ｔＣ）は、上型６２Ｔと密着している。また、金属板２０の下面２０ｂは下型６２Ｂによって押圧されている。図２３に示す例では、金属板２０の下面２０ｂの全体が下型６２Ｂと密着している。このため、図２２に示すように、本工程の後、傾斜面２０ｐおよび側面２０ｓ２を含む金属板２０の一部分は、封止体４０から露出する。
また、封止体４０は、絶縁性の樹脂を主体として構成されるが、例えば、シリカ（二酸化珪素；ＳｉＯ2）粒子などのフィラー粒子を熱硬化性樹脂に混合することで、封止体４０の機能（例えば、反り変形に対する耐性）を向上させることができる。
＜メッキ工程＞
次に、図１３に示すメッキ工程では、図２４に示すように、リードフレームＬＦを図示しないメッキ溶液に浸し、封止体４０から露出した金属部分の表面に金属膜２２を形成する。図２４は、図２２に示すリードフレームのうち、封止体からの露出面に金属膜（メッキ膜）を形成した状態を示す拡大断面図である。また、図２５は、電解メッキ法によるメッキ工程の概要を示す説明図である。なお、図２４では、メッキ工程における電子の流れ方向の例について、矢印を付して模式的に示している。メッキ工程における電流の流れ方向は、電子の流れ方向の反対向きの方向である。
本工程では、電解メッキ法により、樹脂から露出した金属部材の表面に、例えば半田からなる金属膜２２、３２（図２４参照）を形成する。電解メッキ法は、図２５に示すように、被メッキ加工物であるリードフレームＬＦを、メッキ液６５ＰＬが入ったメッキ槽６５Ｔ内に配置する。このとき、被加工物をメッキ槽６５Ｔ内のカソード６５Ｎに接続する。例えば、図２５に示す例ではリードフレームＬＦのフレーム部ＬＦｆをカソード６５Ｎと電気的に接続する。そして、このカソード６５Ｎと、同じくメッキ槽６５Ｔ内に配置されたアノード６５Ｐとの間に例えば直流電圧をかけることによって、リードフレームＬＦのフレーム部ＬＦｆと接続された金属部材の露出面に金属膜２２、３２（図２４参照）を形成する。つまり、本実施の形態では所謂、電解メッキ法により金属膜２２、３２を形成する。
なお、図１３では、図示を省略しているが、メッキ工程では、図２５に示すメッキ液６５ＰＬにリードフレームＬＦを浸す前に、前処理として、図２４に示す金属板２０やリード３０の表面に化学研磨を施しても良い。メッキ液６５ＰＬにリードフレームＬＦを浸す前に、前処理を施すことで、例えば、封止体４０（図２４参照）から露出するリードフレームＬＦの表面の酸化膜や、微小なバリを除去することができる。
本実施の形態の金属膜２２、３２は、上記したように、鉛（Ｐｂ）を実質的に含まない、所謂、鉛フリー半田からなり、例えば錫（Ｓｎ）のみ、錫−ビスマス（Ｓｎ−Ｂｉ）、または錫−銅−銀（Ｓｎ−Ｃｕ−Ａｇ）などである。このため、本メッキ工程で使用するメッキ液６５ＰＬは、例えばＳｎ2+、あるいはＢｉ3+などの金属塩が含まれる、電解メッキ液である。なお、以下の説明では、鉛フリー半田メッキの例としてＳｎ−Ｂｉの合金化金属メッキについて説明するが、ビスマス（Ｂｉ）を銅（Ｃｕ）や銀（Ａｇ）などの金属に置き換える、あるいは、ビスマス（Ｂｉ）だけでなく銅（Ｃｕ）や銀（Ａｇ）を加えた電解メッキ液に置き換えることができる。
本実施の形態では、金属板２０はリード３０を介してフレーム部ＬＦｆと電気的に接続された状態で、メッキ工程を行う。リードフレームＬＦをメッキ液６５ＰＬに浸した状態で、図２５に示すアノード６５Ｐとカソード６５Ｎの間に電圧をかけると、カソード６５Ｎに接続されたリード３０および金属板２０と、アノード６５Ｐとの間はメッキ液６５ＰＬを介して通電する。この時、メッキ液６５ＰＬ中のＳｎ2+、およびＢｉ3+が所定の割合でリード３０および金属板２０のうちの封止体４０からの露出面に析出し、図２４に示す金属膜２２、３２が形成される。金属膜２２、３２の膜厚は、製品仕様に応じて変更することができるが、例えば、７μｍ〜１５μｍ程度の膜を成膜する。
図２５に示すように、電解メッキ法により金属膜２２、３２（図２４参照）を形成する場合、リードフレームＬＦが備えるリード３０および金属板２０には、電流が流れる。例えば、図２４に示す例では、メッキ工程における電子の流れ方向ＦＬｅは、金属板２０において、側面２０ｓ１側から側面２０ｓ２側に向かっている。言い換えれば、図２４に示す例では、金属板２０の側面２０ｓ２側から側面２０ｓ１側に向かって電流が流れる。電解メッキ法の場合、電流密度によって、金属膜２２、３２の析出速度が変化する。詳しくは、電流密度が高い部分の周辺では、金属膜２２、３２の膜厚が厚く成り易い。
ここで、金属板２０が有する複数の側面のうち、電流（あるいは電子）の流れ方向に沿った側面では、電流密度が相対的に小さく成り易い。一方、金属板２０が有する複数の側面のうち、電流（あるいは電子）の流れ方向と交差する側面では、電流密度が相対的に大きく成り易い。このため、金属板２０が有する複数の側面のうち、側面２０ｓ１および側面２０ｓ２は特に電流密度が高く成り易い。
また、側面２０ｓ２内での電流密度の分布を検討すると、側面２０ｓ２の周縁部は電流密度が高く成り易い。また、金属板２０において、封止体４０から露出する部分のうち、９０度以下の角度を有する部分では、電流密度が高く成り易い。例えば、図３４を用いて説明したように、側面２０ｓ２と上面２０ｔとが連なっており、かつ、側面２０ｓ２と上面２０ｔとが成す角が、９０度以下になっている場合、側面２０ｓ２と上面２０ｔとが交差する辺の近傍では、電流密度が特に高く成り易い。この結果、側面２０ｓ２と上面２０ｔとが交差する辺の近傍では、相対的に金属膜２２ｈの厚さが厚い部分２２Ｐ１が形成される。
一方、本実施の形態によれば、図８および図９を用いて説明したように、メッキ工程の前に、側面２０ｓ２と上面２０ｔとの間に介在する傾斜面２０ｐを形成しておく。このため、図８に示す角θ１および角θ２のそれぞれは、９０度よりも大きい鈍角になる。この結果、本実施の形態では、メッキ工程において、図３４に示す部分２２Ｐ１のように、局所的に膜厚が厚い部分が形成されることを抑制できる。なお、本実施の形態の場合、図２４に示す側面２０ｓ２と下面２０ｂは、例えば９０度以下の角度で交わっている。このため、図９を用いて説明したように、側面２０ｓ２と下面２０ｂとが交差する辺２０ｍ３の周辺ではメッキ工程において電流密度が局所的に高く成り易い。この結果、金属膜２２のうち、辺２０ｍ３を覆う部分２２Ｐ２の膜厚は他の部分の膜厚よりも厚くなる。
また、図２２および図２４に示すフレーム部ＬＦｆが有する複数の側面のうち、リードフレームＬＦの周縁部側に位置する側面ＬＦｓも、金属板２０の側面２０ｓ２と同様の理由で、電流密度が高く成り易い。図２６では図示を省略しているが、側面ＬＦｓのうち、上面と交差する領域周辺および下面と交差する領域周辺である角部の近傍では相対的に金属膜２２の厚さが厚い部分が形成される。しかし、図１３に示すリード分離工程において、図２６に示す、側面ＬＦｓを有するフレーム部ＬＦｆは、複数のリード３０から分離され、除去されるため、側面ＬＦｓに形成された金属膜３２は、最終構造における半導体装置への影響は無い。
＜金属板分離工程＞
次に、図１３に示す金属板分離工程では、図２２に示す、タイバーＬＦｔ２を切断し、タイバーＬＦｔ２を介して連結された複数の金属板２０をそれぞれ分割する。本工程では、図２６に点線を付して示す切断線６６Ｌに沿ってタイバーＬＦｔ２を切断し、金属板２０をタイバーＬＦｔ２から分離する。図２６は、図１３に示す金属板分離工程において、タイバーの切断位置を模式的に示す拡大平面図である。なお、図２６では、タイバーＬＦｔ２のうち、金属板分離工程で切断する切断位置を切断線６６Ｌとして点線を付して示している。また、図２６では、次のリード分離工程において、タイバーＬＦｔ１を切断する位置を切断線６７Ｌとして一点鎖線を付して示している。また図２６では、次のリード分離工程において、複数のリード３０のそれぞれを切断する位置を切断線６８Ｌとして二点鎖線を付して示している。
本工程では、図２６に示すように、切断線６６Ｌに沿ってタイバーＬＦｔ２を切断する。タイバーＬＦｔ２の切断方法には、図１９を用いて説明した方法と同様に、パンチとダイを用いたプレス加工を用いることができる。切断線６６Ｌに沿って切断すると、図１０および図１１を用いて説明した側面２０ｓ３および側面２０ｓ４が形成される。本工程は、メッキ工程の後に行うので、側面２０ｓ３および側面２０ｓ４は金属膜２２から露出している。ただし、本工程は、タイバーＬＦｔ２の表面が、図２４に示す金属膜２２に覆われた状態でタイバーＬＦｔ２が切断される。したがって、側面２０ｓ３および側面２０ｓ４のうちの一部分に、金属膜２２のうちの一部が付着する場合もある。
また、図２６に示すように、複数の切断線６６Ｌのそれぞれは、金属板２０の上面２０ｔの一部分、および傾斜面２０ｐの一部分に跨って延びている。したがって、側面２０ｓ３および側面２０ｓ４のそれぞれは、上面２０ｔおよび傾斜面２０ｐに連なっている。
＜リード分離工程＞
次に、図１３に示すリード分離工程では、図２６に一点鎖線を付して示す切断線６７Ｌに沿ってタイバーＬＦｔ１を切断し、かつ、複数のリード３０とフレーム部ＬＦｆとを図２６に点線を付して示す切断線６８Ｌに沿って分離することで、複数のリード３０のそれぞれを分離させる。また、本工程では、複数のリード３０のそれぞれに曲げ加工を施してリード３０を成形し、例えば図６に示すような形状のリード３０を得る。タイバーＬＦｔ１の切断方法、複数のリード３０の切断方法には、図１９を用いて説明した方法と同様に、パンチとダイを用いたプレス加工を用いることができる。また、リード３０の成形方法には、例えば図１８を用いて説明した金型によるプレス加工を用いることができる。
なお、タイバーＬＦｔ１の切断、複数のリード３０の切断、およびリード３０の成形は、それぞれ独立して行っても良いし、これらの内の一部または全部を一括して行っても良い。
＜アニーリング工程＞
次に、図１３に示すアニーリング工程では、上記したメッキ工程において形成された金属膜２２、３２（図２４参照）に対して加熱処理（アニール処理）を施し、金属膜２２、３２の内部の歪を低減させる。アニール処理の条件は、例えば１５０℃で１時間〜２時間程度加熱する条件を例示することができる。本実施の形態に対する変形例としては、アニーリング工程を省略することもできる。ただし、後述するように、本願の発明者の検討によれば、金属膜２２、３２に対してアニール処理を施すことが、ウィスカの発生を抑制する観点から有効であることが判った。
なお、図１３では、リード分離工程の後に、アニーリング工程を行う実施態様を示しているが、変形例としてアニーリング工程の後に、リード分離工程を行っても良い。リード分離工程の後に、アニーリング工程を行う場合、リード分離工程において金属膜３２（図６参照）に生じた歪をアニーリング工程で除去することができる。一方、アニーリング工程の後にリード分離工程を行う場合、複数のデバイス形成部ＬＦｄ（図１４参照）が連結された状態でアニーリング工程を実施できるので、ハンドリングが良い。また、アニーリング工程の後にリード分離工程を行う場合であっても、ウィスカ発生の主要な原因になる金属膜２２（図１６参照）に生じた歪は、除去することができる。
＜評価＞
次に、上記した本実施の形態の半導体装置について、実装時の半田の濡れ性とウィスカの長さについて評価した結果について説明する。表１は、図３３に示す半導体装置ＰＫＧｈ１と図８に示す半導体装置ＰＫＧ１について、実装時の半田の濡れ性とウィスカの長さについて評価した結果を示している。また、表２は、表１に示す条件の変形例としてメッキ工程の前の前処理条件、あるいは、アニーリング工程を行うタイミングを変えた場合の評価結果を示している。また、図２７は、表１および表２に示すウィスカの評価において、ウィスカの長さを測定する基準を示す説明図である。
表１に示す半導体装置ＰＫＧ１では、図９に示す厚さ２Ｔ１が１ｍｍであって、高さ２Ｈ１が２５０μｍになる傾斜面２０ｐを形成した。また、半導体装置ＰＫＧｈ１は、図３４に示す上面２０ｔと下面２０ｂとの距離である厚さが、１ｍｍになるように形成した。また、半導体装置ＰＫＧ１および半導体装置ＰＫＧｈ１のそれぞれについて、メッキ工程において前処理として、金属板２０、２０ｈの基材の表面に対して、研磨厚さの平均が０．２μｍになるような条件で化学研磨を行った。詳しくは、金属表面処理剤クリーンエッチＣＰＢ−４０Ｎ（三菱ガス化学株式会社製）を純水で２倍(重量比)に希釈し、３０℃で１５秒間の条件で酸洗処理を施した。
一方、表２に示すＮｏ．１７およびＮｏ．１８の条件では、半導体装置ＰＫＧｈ１について、メッキ工程において前処理として、金属板２０ｈの基材の表面に対して、研磨厚さの平均が８μｍになるような条件で化学研磨を行った。詳しくは、金属表面処理剤クリーンエッチＣＰＢ−５０（三菱ガス化学株式会社製）の原液を用いて、３０℃で１２０秒間の条件で酸洗処理を施した。
また、半導体装置ＰＫＧ１および半導体装置ＰＫＧｈ１のそれぞれについて、例えば図６に示す金属膜３２の膜厚が、５．０μｍ、７．５μｍ、１０．０μｍ、１２．５μｍになるようにメッキ時間を調整した。また、上記各条件における金属板２０の下面２０ｂ側の金属膜２２、２２ｈの膜厚（表１および表２に示す下面）、および側面２０ｓ２（図９および図３４参照）の上端の部分を覆う金属膜２２、２２ｈの膜厚（表１および表２に示す側面上端）を測定した。
膜厚の測定には傾向Ｘ線厚さ計を使用し、表１および表２に示す各条件について、５個の製品を製造し、それぞれ表１および表２に示す各部の膜厚を測定し、平均値を表１および表２に記載している。
金属膜２２、２２ｈ、３２のそれぞれは、錫（Ｓｎ）に２ｗｔ％（重量％）のビスマス（Ｂｉ）を添加した錫−ビスマス合金である。
また、アニール処理の効果を調査するため、図１３に示すように、リード分離工程の後にアニーリング工程を行った製品（表１および表２でアニールの欄に○が記載された製品）とアニーリング工程を省略した製品（表１および表２でアニールの欄に×が記載された製品）を作成し、これらを比較した。アニール処理の条件は、１５０℃で１時間とした。
また、表２に示すＮｏ．１９の条件では、半導体装置ＰＫＧｈ１について、図１３に示すメッキ工程の後でかつ、金属板分離工程の前にアニーリング工程を行った（表２のアニールを△に表示している）。なお、アニール処理の条件は同様である。
また、半田の濡れ性の評価（表１および表２の濡れ性の欄）では、前処理として、温度８５℃、湿度８５％ＲＨの条件下で複数の半導体装置ＰＫＧ１および複数の半導体装置ＰＫＧｈ１をそれぞれ１６８時間保管した。その後、上記前処理を施した半導体装置ＰＫＧ１および半導体装置ＰＫＧｈ１のそれぞれに対して、ロジン系のフラックス処理を施し、２３０℃に加熱した錫−銀（３ｗｔ％）−銅（０．５ｗｔ％）合金の半田液に５秒間浸漬した。そして、浸漬後の半導体装置ＰＫＧ１および複数の半導体装置ＰＫＧｈ１のそれぞれを、１０倍から２０倍の実態顕微鏡で観察し、半田メッキ面の全面積のうち、５％以上が濡れていないものをＮＧ品として判定した。なお、半導体装置ＰＫＧ１および半導体装置ＰＫＧｈ１は、各条件においてそれぞれ２０個ずつ製造され、２０個のうちのＮＧ品の個数を表１および表２に示している。
またウィスカの評価（表１および表２に示すウィスカの欄）では、上記した錫−銀（３ｗｔ％）−銅（０．５ｗｔ％）合金から成る半田ペーストを用いて半導体装置ＰＫＧ１および半導体装置ＰＫＧｈ１のそれぞれを実装基板上に実装した後、洗浄しない状態のままで温度湿度サイクル負荷を印加した。温度湿度サイクル負荷の条件は、温度８５℃、湿度８５％ＲＨの条件下で２００時間保管した後、常温常湿下で２４時間保管するサイクルを１サイクルとし、これを５サイクル分繰り返した。
また、ウィスカの観察は、上記温度湿度サイクル負荷を印加した後、５０倍の実態顕微鏡で観察し、ウィスカが確認できたものについて、２５０倍〜５００倍のマイクロスコープを用いてウィスカの長さを測定した。ウィスカの長さの測定は、表１および表２に示す各条件において、５個ずつの製品を製造し、各製品において観察されたウィスカのうち５個の製品それぞれの最大長さの平均値、および５個の製品中の最大値について、表１および表２に記載している。
また、図２７に模式的に示すように、ウィスカＷＩＳの多くは、途中で屈曲して成長する。したがって、途中で屈曲しているウィスカＷＩＳの長さは、長さＬ１と長さＬ２の合計値として算出した。
Figure 2017117840
Figure 2017117840
まず、表１のＮｏ．１、Ｎｏ．２、Ｎｏ．９およびＮｏ．１０の濡れ性の評価結果より、半導体装置の実装信頼性を向上させる観点からは、図２４に示す金属膜２２、３２の厚さは、５．０μｍよりは大きいことが好ましく、７．５μｍ以上であることが特に好ましい。金属膜２２、３２の厚さが７．５μｍ以上であれば、半田の濡れ性が良好であると言える。
次に、表１のＮｏ．１、Ｎｏ．３、Ｎｏ．５およびＮｏ．７のメッキ金属膜厚さの欄の測定結果より、図３４に示す側面２０ｓ２の上端を覆う部分２２Ｐ１の膜厚は、金属膜２２ｈの厚さを厚くすると、これに伴って厚くなる。また、これらの条件のウィスカの欄の評価結果より、金属膜２２ｈの厚さを厚くすると、これに伴ってウィスカの長さは、平均値および最大値とも大きくなる。
ウィスカの長さの許容値は、半導体装置ＰＫＧｈ１が実装される基板における導体パターンの配置ピッチによって変化するが、例えば、自動車などに搭載される半導体装置のように、高い信頼性が要求される用途の場合、ウィスカの最大長が２００μｍ以下であることが好ましい。
表１のＮｏ．１、Ｎｏ．３、Ｎｏ．５およびＮｏ．７のうち、ウィスカの最大長が２００μｍ以下になっているのは、Ｎｏ．１およびＮｏ．３のみである。ただし、Ｎｏ．１は、濡れ性の観点でＮＧがあるので、濡れ性の評価とウィスカの評価を両方満足するのはＮｏ．３のみである。このように、濡れ性の評価とウィスカの評価を両方満足する範囲が狭い場合、製造工程上の管理が難しくなる。
一方、表１のＮｏ．２、Ｎｏ．４、Ｎｏ．６およびＮｏ．８のウィスカの評価結果を見ると、Ｎｏ．１、Ｎｏ．３、Ｎｏ．５およびＮｏ．７のそれぞれと比較すると、ウィスカの最大の長さが小さくなっていることが判る。つまり、図１３に示すアニーリング工程を行うことによって、ウィスカの最大長を低減する効果が認められる。ただし、Ｎｏ．８の条件では、ウィスカの最大長が４５０μｍであり、Ｎｏ．６についても２００μｍは下回っているものの、１６５μｍと高い数値が確認されている。したがって、図３４に示す半導体装置ＰＫＧｈ１に対してアニール処理を施した場合でも、濡れ性の評価とウィスカの評価を両方満足する範囲は十分に広くなったとまでは言えない。
なお、表１のＮｏ．５および表２のＮｏ．１９についてウィスカの評価結果を比較すると、Ｎｏ．１９はＮｏ．５に対してウィスカの最大長の改善効果が確認できず、かえって大きくなっている。これは、メッキ工程の後にアニール処理を施すことで、メッキ金属膜の内部の歪を除去したとしても、その後にプレス加工などを施すことで、プレス加工に起因した歪が新たに生じたものと考えられる。したがって、図１３に示すアニーリング工程を実施するタイミングは、図１３に示すように、リード分離工程の後が特に好ましく、少なくとも、金属板分離工程の後であることが好ましい。
また、表１のＮｏ．５と表２のＮｏ．１７、および表１のＮｏ．６と表２のＮｏ．１８のそれぞれについて、メッキ金属膜厚さ、およびウィスカの評価結果をそれぞれ比較すると、表２の各条件の場合、表１の各条件の場合と比較して、メッキ金属膜の厚さについても、ウィスカの最大長についても改善効果が確認できない。この評価結果より、メッキ工程の前処理として、被メッキ面の研磨厚さを大きくしても、ウィスカの最大長を低減する効果は得られないと考えられる。
次に、表１のＮｏ．１、Ｎｏ．３、Ｎｏ．５およびＮｏ．７と、Ｎｏ．９、Ｎｏ．１１、Ｎｏ．１３およびＮｏ．１５のそれぞれについて、メッキ金属膜厚さの測定結果およびウィスカの評価結果を比較する。表１を見て判る通り、本実施の形態によれば、図９に示すように傾斜面２０ｐを設けることにより、傾斜面を覆う部分の金属膜２２の厚さが、図３４に示す部分２２Ｐ１の厚さと比較して、３０％程度小さくなっている。また、ウィスカの最大長については、Ｎｏ．１５では、２２０μｍと高い値が確認されているが、Ｎｏ．１３では、１２０μｍとなっており、濡れ性の評価とウィスカの評価を両方満足する範囲は半導体装置ＰＫＧｈ１と比較して確実に広くなっている。
さらに、表１のＮｏ．１０、Ｎｏ．１２、Ｎｏ．１４およびＮｏ．１６についてウィスカの評価結果を比較すると、Ｎｏ．１６の場合でも２００μｍ以下になっている。なお、１５８μｍは、数値としては２００μｍに近い値なので、濡れ性の評価とウィスカの評価を両方満足する範囲には含めないとしても、上記範囲は、半導体装置ＰＫＧｈ１の場合と比較して大幅に広くなっていると言える。
以上の通り、本実施の形態によれば、図９に示す傾斜面２０ｐを形成することにより、ウィスカの成長を抑制することができる。また、図１３に示すリード分離工程の後にアニール処理を施すことにより、ウィスカの成長を更に抑制することができる。この結果、半導体装置ＰＫＧ１および半導体装置ＰＫＧ１が搭載された電子装置の信頼性を向上させることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、上記実施の形態では、図９に示すように、側面２０ｓ２と上面２０ｔとの間に、傾斜角度が一定の傾斜面２０ｐを介在させる例を取り上げて説明した。しかし、上記したように、メッキ工程において電流密度の集中を低減できるような面であれば、例えば図２８に示す半導体装置ＰＫＧ２のように、側面２０ｓ２と上面２０ｔとの間に、曲面２０ｒが介在していても良い。図２８は、図９に対する変形例である半導体装置の金属板の部分を実装基板に搭載する前の状態を示す拡大断面図である。
図２８に示す半導体装置ＰＫＧ２は、金属板２０の側面２０ｓ２と上面２０ｔとの間に、曲面２０ｒが介在し、かつ図９に示す傾斜面２０ｐが介在していない点で、図９に示す半導体装置ＰＫＧ１と相違する。
曲面２０ｒは、金属板２０の基材２１の外側に向かって突出する曲面である。このため、上面２０ｔと曲面２０ｒとが交差する辺２０ｍ１、および側面２０ｓ２と曲面２０ｒとが交差する辺２０ｍ２のそれぞれでは、曲面２０ｒと側面２０ｓ２、および曲面２０ｒと上面２０ｔとがそれぞれ鈍角を成す。したがって、曲面２０ｒを設けることにより、上記した図９に示す傾斜面２０ｐの場合と同様に、メッキ工程における電流密度の集中を抑制することができる。この結果、図３４に示す部分２２Ｐ１が形成されることに起因するウィスカの発生を抑制することができる。
ところで、上記したように、本願発明者の検討によれば、図１９に示すパンチ６１Ｐとダイ６１Ｄのクリアランスの関係で、側面２０ｓ２の周縁部に小さい曲面が形成される場合がある。例えば、図１９に示すように、金属板２０の上面２０ｔ側から下面２０ｂ側に向かってパンチ６１Ｐを押し付ける場合、側面２０ｓ２と傾斜面２０ｐとの境界に、小さい曲面が形成される場合がある。反対に、金属板２０の下面２０ｂ側から上面２０ｔ側に向かってパンチ６１Ｐを押し付ける場合、下面２０ｂと側面２０ｓ２との境界に小さい曲面が形成される場合がある。
しかし、本願発明者の検討によれば、このようにプレス加工時のクリアランスの関係で形成される曲面の曲率半径は、数μｍ〜数十μｍ程度であり、金属板２０の厚さの５％にも満たない程度である。このため、プレス加工時のクリアランスに起因して形成される曲面では、メッキ工程における電流密度の集中を抑制する効果は、ほとんど期待できないことが判った。
そこで、メッキ工程における電流密度の集中を抑制する観点から曲面２０ｒを設ける場合、曲面２０ｒの曲率半径２Ｒ１は、ある程度以上の大きさであることが好ましい。例えば、図２８に示す金属板２０の基材２１の厚さ（板厚）２Ｔ１に対して、曲面２０ｒの曲率半径２Ｒ１は、１０％より大きいことが好ましい。この場合、詳しくは、金属板２０の上面２０ｔおよび下面２０ｂのうち、一方から他方に向かう方向（図２８ではＺ方向）において、曲面２０ｒと上面２０ｔとが交差する辺２０ｍ１と、曲面２０ｒと側面２０ｓ２とが交差する辺２０ｍ２と、の間の高さ２Ｈ１は、上面２０ｔと下面２０ｂの離間距離である厚さ２Ｔ１の１０％より大きくなる。
例えば、図２８に示す金属板２０の基材２１の厚さが１ｍｍとした場合、厚さ方向（Ｚ方向）における曲面２０ｒの曲率半径２Ｒ１は、０．１ｍｍよりも大きいことが好ましい。また、例えば、図２８に示す金属板２０の基材２１の厚さが５００μｍとした場合、厚さ方向（Ｚ方向）における曲面２０ｒの曲率半径２Ｒ１は、５０μｍよりも大きいことが好ましい。曲率半径２Ｒ１が厚さ２Ｔ１の１０％より大きければ、メッキ工程において図３４に示す部分２２Ｐ１が形成され難くなる効果を確認できる。
また、曲面２０ｒの曲率半径２Ｒ１は、上面２０ｔと下面２０ｂの離間距離である厚さ２Ｔ１の１／４以上（２５％以上）であることが特に好ましい。例えば、図２８に示す金属板２０の基材２１の厚さが１ｍｍとした場合、曲面２０ｒの曲率半径２Ｒ１は、０．２５ｍｍ以上であることが好ましい。また、例えば、図２８に示す金属板２０の基材２１の厚さが５００μｍとした場合、曲面２０ｒの曲率半径２Ｒ１は、１２５μｍ以上であることが好ましい。高さ２Ｈ１が厚さ２Ｔ１の１／４以上であれば、メッキ工程において図３４に示す部分２２Ｐ１を大幅に低減できるので、上記したウィスカの発生を安定的に抑制できる。
なお、上記した図９に示す傾斜面２０ｐは、例えば、プレス加工により形成されることを説明した。図２８に示す曲面２０ｒも例えば、プレス加工で形成することができる。また、傾斜面２０ｐや曲面２０ｒは、機械的な研削処理、化学的な研磨処理、あるいはこれらの組み合わせにより形成しても良い。ある程度の大きさが必要な傾斜面２０ｐや曲面２０ｒを化学的な研磨方式のみで形成する場合、研磨時間を要し、これに伴って、金属板２０の中心に向かって窪んだ曲面が形成されてしまう場合がある。金属板２０の中心に向かって窪んだ曲面が形成されると、図８に示す角θ１や角θ２が９０度以下になる懸念がある。したがって、角θ１や角θ２を確実に鈍角にする観点からは、プレス加工や機械的な研削処理が好ましい。また、加工時間を低減する観点からは、プレス加工が特に好ましい。なお、曲面２０ｒを形成する加工方法は、上記したように、Ｒ面取りと呼ばれる。
上記した相違点以外は、図２８に示す半導体装置ＰＫＧ２は、上記した図９に示す半導体装置ＰＫＧ１と同様であり、図１〜図２７を用いて説明した各構成のうち、傾斜面２０ｐとして説明した部分を曲面２０ｒに置き換えて適用することができる。したがって、重複する説明は省略する。
また、図１３では、メッキ工程の後で金属板分離工程を実施する製造方法の例について説明した。この場合、図１１に示すように、金属板２０の複数の側面２０ｓのうち、側面２０ｓ３および側面２０ｓ４は、金属膜２２から露出している。しかし、半導体装置ＰＫＧ１の実装強度をさらに向上させる観点からは、金属板２０のうち、図３に示す封止体４０から露出する面は全面に亘って金属膜２２（図１１参照）に覆われていることが好ましい。以下、半導体装置ＰＫＧ１に対する変形例を取り上げて説明する。
図２９は、図３に対する変形例である半導体装置を示す平面図である。また、図３０は、図２９のＡ−Ａ線に沿った断面図、図３１は、図２９のＢ−Ｂ線に沿った断面図である。
図２９〜図３１に示す半導体装置ＰＫＧ３は、以下の点で図３に示す半導体装置ＰＫＧ１と相違する。すなわち、半導体装置ＰＫＧ３が有する金属板２０の複数の側面２０ｓは、側面２０ｓ２の一方の端部に連なる側面２０ｓ３と側面２０ｓ２の他方の端部に連なる側面２０ｓ４と、を含んでいる。また、図３０に示すように、半導体装置ＰＫＧ３の側面２０ｓ３および側面２０ｓ４のそれぞれは、金属膜２２に覆われている。
また、金属板２０の上面２０ｔのうち、封止体４０（図２９参照）から露出する露出部分２０ｔＣと、側面２０ｓ３との間には、上面２０ｔおよび側面２０ｓ３の両方に対して傾斜し、かつ金属膜２２に覆われる傾斜面２０ｐ２が介在する。また、露出部分２０ｔＣと、側面２０ｓ４との間には、上面２０ｔおよび側面２０ｓ４の両方に対して傾斜し、かつ金属膜２２に覆われる傾斜面２０ｐ３が介在する。また、露出部分２０ｔＣと、図２９に示す側面２０ｓ２との間には、上面２０ｔおよび側面２０ｓ２の両方に対して傾斜し、かつ金属膜２２に覆われる傾斜面２０ｐ１が介在する。
また、半導体装置ＰＫＧ３が有する金属板２０の複数の側面２０ｓは、側面２０ｓ３の端部に連なる側面２０ｓ５と、側面２０ｓ４の端部に連なる側面２０ｓ６と、を含んでいる。また、図３１に示すように、半導体装置ＰＫＧ３の側面２０ｓ５および側面２０ｓ６のそれぞれは、金属膜２２に覆われている。
また、金属板２０の上面２０ｔのうち、封止体４０（図２９参照）から露出する露出部分２０ｔＣと、側面２０ｓ５との間には、上面２０ｔおよび側面２０ｓ５の両方に対して傾斜し、かつ金属膜２２に覆われる傾斜面２０ｐ４が介在する。また、露出部分２０ｔＣと、側面２０ｓ６との間には、上面２０ｔおよび側面２０ｓ６の両方に対して傾斜し、かつ金属膜２２に覆われる傾斜面２０ｐ５が介在する。
なお、図２９に示す傾斜面２０ｐ１、２０ｐ２、２０ｐ３、２０ｐ４、および傾斜面２０ｐ５のそれぞれは、図３を用いて説明した傾斜面２０ｐと同様に、メッキ工程における電流密度の集中を抑制する観点から設けられた傾斜面である。したがって、傾斜面２０ｐ１、２０ｐ２、２０ｐ３、２０ｐ４、および傾斜面２０ｐ５のそれぞれの好ましい高さや傾斜角度などは、既に説明した傾斜面２０ｐと同様なので、重複する説明は省略する。また、図２９に対する更なる変形例として、傾斜面２０ｐ１、２０ｐ２、２０ｐ３、２０ｐ４、および傾斜面２０ｐ５のうちの一部または全部を、図２８に示す曲面２０ｒに置き換えても良い。
図２９に示すように半導体装置ＰＫＧ３は、金属板２０において、封止体４０から露出する部分のそれぞれが図３０および図３１に示す金属膜２２に覆われている。したがって、図３に示す半導体装置ＰＫＧ１と比較して、図７に示す実装基板５０に搭載する際に、金属板２０に対する半田の濡れ性をさらに向上させることができる。この結果、半導体装置ＰＫＧ３は、半導体装置ＰＫＧ１より更に実装信頼性を向上させることができる。
半導体装置ＰＫＧ３の構造は、上記した相違点を除き、図３に示す半導体装置ＰＫＧ１の構造と同様である。したがって、重複する説明は省略する。
次に、半導体装置ＰＫＧ３の製造方法について、図１３に示す製造方法と異なる点を中心に説明する。図３２は、図１３に対する変形例を示す説明図である。
図３２に示す半導体装置の製造方法は、メッキ工程の前に、金属板分離工程を行う点で図１３に示す半導体装置の製造方法と相違する。すなわち、図３２に示す変形例では、リードフレームに形成された複数の金属板２０のそれぞれが互いに分離された状態で、メッキ工程を行う。
この場合、メッキ工程では、図２９に示す側面２０ｓ２の他、側面２０ｓ３および側面２０ｓ４でも電流密度が集中する場合がある。また、側面２０ｓ５および側面２０ｓ６では、側面２０ｓ３および側面２０ｓ４と比較すると電流密度の集中が発生する可能性は低いが、電流密度が集中する可能性はある。そこで、本変形例の場合、図３２に示すように、金属板分離工程の後、かつ、メッキ工程の前に、傾斜面形成工程を行う。傾斜面形成工程では、少なくとも、図３０に示す傾斜面２０ｐ２および傾斜面２０ｐ３を形成する。また、図３１に示す傾斜面２０ｐ４および傾斜面２０ｐ５は、図３２に示すリードフレーム準備工程において予め形成されていても良いし、図３２に示す傾斜面形成工程で形成されても良い。
傾斜面２０ｐ２〜傾斜面２０ｐ５のそれぞれは、例えばプレス加工により形成される。あるいは上記した変形例のように、機械的な研削処理により形成されても良い。図３２に示す傾斜面形成工程で、図３０に示す傾斜面２０ｐ２および傾斜面２０ｐ３を形成することにより、上面２０ｔと側面２０ｓ３、２０ｓ４との間において金属膜２２の膜厚が厚くなることを抑制できる。この結果、金属膜の膜厚が局所的に厚くなることに起因してウィスカが成長することを抑制できる。
また、例えば、上記の通り種々の変形例について説明したが、上記で説明した各変形例同士を組み合わせて適用することができる。
また、上記実施の形態で説明した半導体装置の製造方法について技術的思想を抽出すれば、下記のように表現することができる。
〔付記１〕
（ａ）第１金属板、前記第１金属板と並んで配置される複数のリード、および前記第１金属板および前記複数のリードが接続されるフレーム部を有するリードフレームを準備する工程、
（ｂ）前記リードフレームの前記第１金属板の第１面に半導体チップを搭載し、前記半導体チップと前記複数のリードとを電気的に接続する工程、
（ｃ）前記半導体チップの全部、前記第１金属板の一部分、および前記複数のリードのそれぞれの一部分を樹脂で封止して封止体を形成する工程、
（ｄ）前記リードフレームのうち、前記封止体から露出する部分に、電解メッキ法により第１金属膜を形成する工程、
（ｅ）前記（ｄ）工程の後、前記複数のリードのそれぞれを切断し、前記複数のリードと前記フレーム部とを分離する工程、
を有し、
前記第１金属板は、前記第１面の反対側の第２面、および前記第１面と前記第２面との間に位置する複数の側面を有し、
前記第１金属板の前記複数の側面は、
平面視において、前記複数のリードのそれぞれと対向した状態で設けられ、前記（ｃ）工程で前記封止体により封止される第１側面と、
前記第１側面の反対側に設けられ、前記（ｃ）工程で前記封止体から露出し、かつ、前記（ｄ）工程で前記第１金属膜に覆われる第２側面と、
を含み、
前記（ｄ）工程の前に、前記第１金属板の前記第１面のうち、前記（ｃ）工程で前記封止体から露出する第１露出部分と、前記第２側面と、の間に第３面が形成され、
前記第３面と前記第１面とが成す第１角度、および前記第３面と前記第２側面とが成す第２角度のそれぞれは、９０度より大きい、半導体装置の製造方法。
〔付記２〕
付記１において、
（ｆ）前記（ｅ）工程の後、前記第１金属膜を加熱して、前記第１金属膜内部の歪を低減させる工程、
を更に有する、半導体装置の製造方法。
〔付記３〕
付記１において、
前記第３面は、プレス加工により形成される、半導体装置の製造方法。
〔付記４〕
付記１において、
前記第１金属板の前記第１面および前記第２面のうち、一方から他方に向かう第１方向において、
前記第３面と前記第１面とが交差する第１辺と、前記第３面と前記第２側面とが交差する第２辺と、の間の第１高さは、
前記第１面と前記第２面の離間距離の１０％より大きい、半導体装置の製造方法。
〔付記５〕
付記１において、
前記第１金属板の前記第１面および前記第２面のうち、一方から他方に向かう第１方向において、
前記第３面と前記第１面とが交差する第１辺と、前記第３面と前記第２側面とが交差する第２辺と、の間の第１高さは、
前記第１面と前記第２面の離間距離の１／４以上である、半導体装置の製造方法。
〔付記６〕
（ａ）タイバーを介して連結される複数の第１金属板、前記複数の第１金属板のそれぞれと並んで配置される複数のリード、および前記複数の第１金属板および前記複数のリードが接続されるフレーム部を有するリードフレームを準備する工程、
（ｂ）前記リードフレームの前記複数の第１金属板の第１面に複数の半導体チップをそれぞれ搭載し、前記複数の半導体チップと前記複数のリードとを電気的に接続する工程、
（ｃ）前記複数の半導体チップを樹脂で封止して複数の封止体を形成する工程、
（ｄ）前記リードフレームのうち、前記複数の封止体から露出する部分に、電解メッキ法により第１金属膜を形成する工程、
（ｅ）前記複数の第１金属板を連結するタイバーを切断し、前記複数の第１金属板のそれぞれを分離する工程、
（ｆ）前記（ｄ）工程の後、前記複数のリードのそれぞれを切断し、前記複数のリードと前記フレーム部とを分離する工程、
を有し、
前記複数の第１金属板のそれぞれは、前記第１面の反対側の第２面、および前記第１面と前記第２面との間に位置する複数の側面を有し、
前記複数の第１金属板の前記複数の側面は、
平面視において、前記複数のリードのそれぞれと対向した状態で設けられ、前記（ｃ）工程で前記複数の封止体のそれぞれにより封止される第１側面と、
前記第１側面の反対側に設けられ、前記（ｃ）工程で前記複数の封止体から露出し、かつ、前記（ｄ）工程で前記第１金属膜に覆われる第２側面と、
を含み、
前記（ｄ）工程の前に、前記複数の第１金属板のそれぞれが有する前記第１面と前記第２側面と、の間に第３面が形成され、
前記第３面と前記第１面とが成す第１角度、および前記第３面と前記第２側面とが成す第２角度のそれぞれは、９０度より大きい、半導体装置の製造方法。
〔付記７〕
付記６において、
前記（ｅ）工程は、
（ｅ１）前記（ｄ）工程の後、前記タイバーおよび前記複数の第１金属板の一部を切断し、前記第２側面の一方の端部、および前記第３面の一方の端部に連なる第３側面を露出させる工程、
（ｅ２）前記（ｄ）工程の後、前記タイバーおよび前記複数の第１金属板の他の一部を切断し、前記第２側面の他方の端部、および前記第３面の他方の端部に連なる第４側面を露出させる工程、
を含み、
前記第３側面および前記第４側面のそれぞれは、前記複数の第１金属板のそれぞれが有する前記第１面に連なる、半導体装置の製造方法。
〔付記８〕
付記７において、
（ｇ）前記（ｅ）工程の後、前記第１金属膜を加熱して、前記第１金属膜内部の歪を低減させる工程、
を更に有する、半導体装置の製造方法。
〔付記９〕
付記６において、
前記（ｅ）工程は、
（ｅ１）前記（ｄ）工程の前に、前記タイバーおよび前記複数の第１金属板のそれぞれの一部分を切断し、前記第２側面の一方の端部、および前記第３面の一方の端部に連なる第３側面を露出させる工程、
（ｅ２）前記（ｄ）工程の前に、前記タイバーおよび前記複数の第１金属板のそれぞれの他の一部分を切断し、前記第２側面の他方の端部、および前記第３面の他方の端部に連なる第４側面を露出させる工程、
（ｅ３）前記（ｅ１）工程の後、かつ前記（ｄ）工程の前に、前記第１面と前記第３側面との間に第４面を形成する工程、
（ｅ４）前記（ｅ２）工程の後、かつ前記（ｄ）工程の前に、前記第１面と前記第４側面との間に第５面を形成する工程、
を含み、
前記第４面と前記第１面とが成す第３角度、前記第４面と前記第３側面とが成す第４角度、前記第５面と前記第１面とが成す第５角度、および前記第５面と前記第４側面とが成す第６角度、のそれぞれは、９０度より大きい、半導体装置の製造方法。
〔付記１０〕
付記９において、
前記第３面、前記第４面、および前記第５面のそれぞれは、プレス加工により形成される、半導体装置の製造方法。
２Ｈ１、２Ｈ２ 高さ（高低差）
２Ｒ１ 曲率半径
２Ｔ１ 厚さ（板厚）
２Ｗ１ 幅
１０ 半導体チップ
１０ｂ 裏面
１０ｓ 側面
１０ｔ 表面
１１ ダイボンド材（接着材）
１２、１２ｇ、１２ｓ ワイヤ（金属ワイヤ、導電性部材、金属線）
２０、２０ｈ 金属板（ダイパッド、チップ搭載部、放熱板）
２０ｂ 下面（実装面、第２面、第２主面）
２０ｍ１、２０ｍ２、２０ｍ３、２０ｍ４、２０ｍ５ 辺
２０ｐ、２０ｐ１、２０ｐ２、２０ｐ３、２０ｐ４、２０ｐ５ 傾斜面（面、Ｃ面取り部）
２０ｒ 曲面（面、Ｒ面取り部）
２０ｓ、２０ｓ１、２０ｓ２、２０ｓ３、２０ｓ４、２０ｓ５、２０ｓ６ 側面
２０ｔ 上面（チップ搭載面、第１面、第１主面）
２０ＴＢ タイバー
２０ｔＣ 露出部分（部分）
２１、２１ｈ 基材
２２、２２ｈ 金属膜
２２Ｐ１、２２Ｐ２、２２Ｐ３ 部分（膜厚部）
３０、３０Ｄ、３０Ｇ、３０Ｓ リード（端子）
３０ｂ 下面
３０ｔ 上面
３１ 基材
３２ 金属膜
４０ 封止体
４０ｂ 下面（実装面）
４０ｓ 側面
４０ｔ 上面
５０ 実装基板（マザーボード、配線基板）
５０ｔ 上面（面、電子部品搭載面）
５１ 絶縁基板
５２ 端子（ランド）
５２ａ 端子（リード接続用端子）
５２ｂ 端子（金属板接続用端子）
５３ 半田材
６０、６１ 金型
６１Ｄ ダイ
６１Ｐ パンチ
６２ 成形金型
６２Ｂ 下型
６２Ｃ キャビティ
６２Ｔ 上型
６５Ｎ カソード
６５Ｐ アノード
６５ＰＬ メッキ液
６５Ｔ メッキ槽
６６Ｌ、６７Ｌ、６８Ｌ 切断線
ＣＨ チャネル形成領域
Ｄ ドレイン
ＤＥ ドレイン電極
ＥＤ１ 電子装置
ＥＰ エピタキシャル層
ＦＬｅ 方向
Ｇ ゲート電極
ＧＥ ゲート電極パッド
ＧＩ ゲート絶縁膜
ＬＦ リードフレーム
ＬＦ１、ＬＦ２ 部分
ＬＦＢ 材料板
ＬＦｄ デバイス形成部
ＬＦｆ フレーム部
ＬＦＴ 溝
ＬＦｓ 側面
ＬＦｔ１、ＬＦｔ２ タイバー
ＰＫＧ１、ＰＫＧ２、ＰＫＧ３、ＰＫＧｈ１ 半導体装置
Ｑ１ トランジスタ
Ｓ ソース
ＳＥ ソース電極パッド
ＳＲ ソース領域
ＴＲ１ トレンチ（開口部、溝）
ＷＨ 半導体基板
ＷＨｔ 主面
ＷＩＳ ウィスカ
θ１、θ２ 角

Claims (19)

  1. 第１面、前記第１面の反対側の第２面、および前記第１面と前記第２面との間に位置する複数の側面を有する第１金属板と、
    前記第１金属板の前記第１面上に搭載される半導体チップと、
    前記半導体チップと電気的に接続される複数のリードと、
    前記半導体チップの全体、前記複数のリードのそれぞれの一部分、および前記第１金属板の一部分を封止する封止体と、
    前記第１金属板のうち、前記封止体から露出する部分を覆う第１金属膜と、
    を有し、
    前記第１金属板の前記複数の側面は、
    平面視において、前記複数のリードのそれぞれと対向した状態で設けられ、前記封止体により封止された第１側面と、
    前記第１側面の反対側に設けられ、前記封止体から露出し、かつ、前記第１金属膜に覆われる第２側面と、
    を含み、
    前記第１金属板の前記第１面のうち前記封止体から露出し、かつ、前記第１金属膜に覆われる第１露出部分と、前記第２側面との間には、前記第１面および前記第２側面のそれぞれに対して傾斜し、かつ前記第１金属膜に覆われる第１傾斜面が介在する、半導体装置。
  2. 請求項１において、
    前記第１金属板の前記第２側面は、前記第１金属膜に覆われる前記第２面と連なっている、半導体装置。
  3. 請求項２において、
    前記第１金属膜のうち、前記第１傾斜面を覆う第１部分の厚さは、前記第１金属板の前記第２側面と前記第２面とが交差する部分を覆う第２部分の厚さよりも薄い、半導体装置。
  4. 請求項１において、
    前記第１金属板の前記第１面および前記第２面のうち、一方から他方に向かう第１方向において、
    前記第１傾斜面と前記第１面とが交差する第１辺と、前記第１傾斜面と前記第２側面とが交差する第２辺と、の間の第１高さは、
    前記第１面と前記第２面の離間距離の１０％より大きい、半導体装置。
  5. 請求項１において、
    前記第１金属板の前記第１面および前記第２面のうち、一方から他方に向かう第１方向において、
    前記第１傾斜面と前記第１面とが交差する第１辺と、前記第１傾斜面と前記第２側面とが交差する第２辺と、の間の第１高さは、
    前記第１面と前記第２面の離間距離の１／４以上である、半導体装置。
  6. 請求項１において、
    前記第１金属板の前記複数の側面は、
    前記第２側面の一方の端部、および前記第１傾斜面の一方の端部に連なる第３側面と、
    前記第２側面の他方の端部、および前記第１傾斜面の他方の端部に連なる第４側面と、
    を含み、
    前記第３側面および前記第４側面のそれぞれは、前記第１金属板の前記第１面に連なり、かつ、前記封止体および前記第１金属膜から露出している、半導体装置。
  7. 請求項６において、
    前記第１金属板の前記複数の側面は、
    前記第３側面の端部、および前記第１面に連なり、前記封止体から露出する第５側面と、
    前記第４側面の端部、および前記第１面に連なり、前記封止体から露出する第６側面と、
    を含み、
    前記第５側面および前記第６側面のそれぞれは、平面視に置いて前記第１側面と前記第２側面との間に配置され、かつ、前記第１金属膜に覆われている、半導体装置。
  8. 請求項１において、
    前記第１金属板の厚さは、前記複数のリードのそれぞれの厚さより厚い、半導体装置。
  9. 請求項１において、
    前記第１金属膜は、錫およびビスマスを含んでいる、半導体装置。
  10. 請求項１において、
    前記第１金属板の前記複数の側面は、
    前記第２側面の一方の端部に連なり、前記第１金属膜に覆われる第３側面と、
    前記第２側面の他方の端部に連なり、前記第１金属膜に覆われる第４側面と、
    を含み、
    前記第１露出部分と、前記第３側面との間には、前記第１面および前記第３側面の両方に対して傾斜し、かつ前記第１金属膜に覆われる第２傾斜面が介在し、
    前記第１露出部分と、前記第４側面との間には、前記第１面および前記第４側面の両方に対して傾斜し、かつ前記第１金属膜に覆われる第３傾斜面が介在する、半導体装置。
  11. 請求項１０において、
    前記第１金属板の前記複数の側面は、
    前記第３側面の端部に連なり、前記第１金属膜に覆われる第５側面と、
    前記第４側面の端部に連なり、前記第１金属膜に覆われる第６側面と、
    を含み、
    前記第１露出部分と、前記第５側面との間には、前記第１面および前記第５側面の両方に対して傾斜し、かつ前記第１金属膜に覆われる第４傾斜面が介在し、
    前記第１露出部分と、前記第６側面との間には、前記第１面および前記第６側面の両方に対して傾斜し、かつ前記第１金属膜に覆われる第５傾斜面が介在する、半導体装置。
  12. 第１面、前記第１面の反対側の第２面、および前記第１面と前記第２面との間に位置する複数の側面を有する第１金属板と、
    前記第１金属板の前記第１面上に搭載される半導体チップと、
    前記半導体チップと電気的に接続される複数のリードと、
    前記半導体チップの全体、前記複数のリードのそれぞれの一部分、および前記第１金属板の一部分を封止する封止体と、
    前記第１金属板のうち、前記封止体から露出する部分を覆う第１金属膜と、
    を有し、
    前記第１金属板の前記複数の側面は、
    平面視において、前記複数のリードのそれぞれと対向した状態で設けられ、前記封止体により封止された第１側面と、
    前記第１側面の反対側に設けられ、前記封止体から露出し、かつ、前記第１金属膜に覆われる第２側面と、
    を含み、
    前記第１金属板の前記第１面のうち前記封止体から露出し、かつ、前記第１金属膜に覆われる第１露出部分と、前記第２側面との間には、前記第１金属膜に覆われる第１曲面が介在し、
    前記第１曲面は、前記第１金属板の外面に向かって突出する、半導体装置。
  13. 請求項１２において、
    前記第１金属板の前記第２側面は、前記第１金属膜に覆われる前記第２面と連なっている、半導体装置。
  14. 請求項１３において、
    前記第１金属膜のうち、前記第１曲面を覆う第１部分の厚さは、前記第１金属板の前記第２側面と前記第２面とが交差する部分を覆う第２部分の厚さよりも薄い、半導体装置。
  15. 請求項１２において、
    前記第１金属板の前記第１面および前記第２面のうち、一方から他方に向かう第１方向において、
    前記第１曲面の曲率半径は、前記第１面と前記第２面の離間距離の１０％より大きい、半導体装置。
  16. 請求項１２において、
    前記第１金属板の前記第１面および前記第２面のうち、一方から他方に向かう第１方向において、
    前記第１曲面の曲率半径は、前記第１面と前記第２面の離間距離の１／４以上である、半導体装置。
  17. 第１面、前記第１面の反対側の第２面、および前記第１面と前記第２面との間に位置する複数の側面を有する第１金属板と、
    前記第１金属板の前記第１面上に搭載される半導体チップと、
    前記半導体チップと電気的に接続される複数のリードと、
    前記半導体チップの全体、前記複数のリードのそれぞれの一部分、および前記第１金属板の一部分を封止する封止体と、
    前記第１金属板のうち、前記封止体から露出する部分を覆う第１金属膜と、
    を有し、
    前記第１金属板の前記複数の側面は、
    平面視において、前記複数のリードのそれぞれと対向した状態で設けられ、前記封止体により封止された第１側面と、
    前記第１側面の反対側に設けられ、前記封止体から露出し、かつ、前記第１金属膜に覆われる第２側面と、
    を含み、
    前記第１金属板の前記第１面のうち前記封止体から露出し、かつ、前記第１金属膜に覆われる第１露出部分と、前記第２側面との間には、前記第１金属膜に覆われる第３面が介在し、
    前記第３面と前記第１面とが成す第１角度、および前記第３面と前記第２側面とが成す第２角度のそれぞれは、９０度より大きい、半導体装置。
  18. 請求項１７において、
    前記第１金属板の前記第２側面は、前記第１金属膜に覆われる前記第２面と連なっている、半導体装置。
  19. 請求項１８において、
    前記第１金属膜のうち、前記第３面を覆う第１部分の厚さは、前記第１金属板の前記第２側面と前記第２面とが交差する部分を覆う第２部分の厚さよりも薄い、半導体装置。
JP2015248767A 2015-12-21 2015-12-21 半導体装置 Active JP6577857B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015248767A JP6577857B2 (ja) 2015-12-21 2015-12-21 半導体装置
US15/331,902 US9831162B2 (en) 2015-12-21 2016-10-23 Semiconductor device comprising a semiconductor chip mounted over a metal plate having an inclined surface
CN201611190587.2A CN106971996B (zh) 2015-12-21 2016-12-21 半导体器件
US15/816,812 US10153230B2 (en) 2015-12-21 2017-11-17 Method of manufacturing a semiconductor device comprising a semiconductor chip mounted over a metal plate having an inclined surface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015248767A JP6577857B2 (ja) 2015-12-21 2015-12-21 半導体装置

Publications (2)

Publication Number Publication Date
JP2017117840A true JP2017117840A (ja) 2017-06-29
JP6577857B2 JP6577857B2 (ja) 2019-09-18

Family

ID=59065209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015248767A Active JP6577857B2 (ja) 2015-12-21 2015-12-21 半導体装置

Country Status (3)

Country Link
US (2) US9831162B2 (ja)
JP (1) JP6577857B2 (ja)
CN (1) CN106971996B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6931869B2 (ja) * 2016-10-21 2021-09-08 国立研究開発法人産業技術総合研究所 半導体装置
DE102017108172B4 (de) * 2017-04-18 2022-01-13 Infineon Technologies Austria Ag SMD-Package und Verfahren zur Herstellung eines SMD-Packages
WO2019049213A1 (ja) * 2017-09-05 2019-03-14 新電元工業株式会社 半導体装置
US10607925B2 (en) * 2017-10-06 2020-03-31 Allegro Microsystems, Llc Integrated circuit package having a raised lead edge
US10580722B1 (en) * 2018-09-18 2020-03-03 Texas Instruments Incoporated High voltage flip-chip on lead (FOL) package
CN110120376B (zh) * 2019-04-30 2021-07-06 深圳市广和通无线股份有限公司 无针脚模块

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59175754A (ja) * 1983-03-26 1984-10-04 Furukawa Electric Co Ltd:The 集積回路用リ−ドフレ−ム
JPH09219472A (ja) * 1996-02-09 1997-08-19 Fuji Electric Co Ltd 樹脂封止型半導体装置
JP2007221043A (ja) * 2006-02-20 2007-08-30 Nihon Almit Co Ltd 電子部品
JP2013240803A (ja) * 2012-05-18 2013-12-05 Sh Copper Products Co Ltd 銅条および銅条の製造方法
JP2014086536A (ja) * 2012-10-23 2014-05-12 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
JP2014158000A (ja) * 2013-02-18 2014-08-28 Shindengen Electric Mfg Co Ltd リードフレーム、半導体装置、及び、半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0352722A (ja) * 1989-07-20 1991-03-06 Sumitomo Metal Mining Co Ltd リードフレームのコイニング方法
JPH08274231A (ja) 1995-03-31 1996-10-18 Dainippon Printing Co Ltd リードフレームおよびリードフレームの製造方法
US6101101A (en) * 1998-05-28 2000-08-08 Sampo Semiconductor Corporation Universal leadframe for semiconductor devices
JP2005191240A (ja) * 2003-12-25 2005-07-14 Renesas Technology Corp 半導体装置及びその製造方法
KR101555300B1 (ko) * 2008-12-05 2015-09-24 페어차일드코리아반도체 주식회사 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
JP5467799B2 (ja) 2009-05-14 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置
JP2012186450A (ja) * 2011-02-16 2012-09-27 Rohm Co Ltd Ｌｅｄモジュール
JP5959386B2 (ja) * 2012-09-24 2016-08-02 エスアイアイ・セミコンダクタ株式会社 樹脂封止型半導体装置およびその製造方法
KR20150061441A (ko) * 2013-11-27 2015-06-04 삼성전기주식회사 패키지 기판 및 그 제조방법 및 그를 이용한 전력 모듈 패키지
JP2016072376A (ja) * 2014-09-29 2016-05-09 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59175754A (ja) * 1983-03-26 1984-10-04 Furukawa Electric Co Ltd:The 集積回路用リ−ドフレ−ム
JPH09219472A (ja) * 1996-02-09 1997-08-19 Fuji Electric Co Ltd 樹脂封止型半導体装置
JP2007221043A (ja) * 2006-02-20 2007-08-30 Nihon Almit Co Ltd 電子部品
JP2013240803A (ja) * 2012-05-18 2013-12-05 Sh Copper Products Co Ltd 銅条および銅条の製造方法
JP2014086536A (ja) * 2012-10-23 2014-05-12 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
JP2014158000A (ja) * 2013-02-18 2014-08-28 Shindengen Electric Mfg Co Ltd リードフレーム、半導体装置、及び、半導体装置の製造方法

Also Published As

Publication number Publication date
US20180076117A1 (en) 2018-03-15
US20170179011A1 (en) 2017-06-22
US9831162B2 (en) 2017-11-28
US10153230B2 (en) 2018-12-11
JP6577857B2 (ja) 2019-09-18
CN106971996B (zh) 2021-04-30
CN106971996A (zh) 2017-07-21

Similar Documents

Publication Publication Date Title
JP6577857B2 (ja) 半導体装置
JP5384913B2 (ja) 半導体装置およびその製造方法
KR102178587B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP5959386B2 (ja) 樹脂封止型半導体装置およびその製造方法
TW200522328A (en) Semiconductor device and manufacturing method thereof
JP6129315B2 (ja) 半導体装置
EP3018711A1 (en) Semiconductor device and manufacturing method for the semiconductor device
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
JP7089388B2 (ja) 半導体装置および半導体装置の製造方法
JPWO2017002268A1 (ja) 半導体装置の製造方法および半導体装置
JP2018056451A (ja) 半導体装置
JP6973730B2 (ja) 半導体装置の製造方法および半導体装置
JP6663340B2 (ja) 半導体装置
KR20170012927A (ko) 반도체 패키지용 클립 및 그 제조방법, 클립을 포함하는 반도체 패키지
WO2022138318A1 (ja) 半導体装置の製造方法および半導体装置
WO2022014300A1 (ja) 半導体装置、および半導体装置の製造方法
WO2021215472A1 (ja) 半導体装置
KR20180120598A (ko) 반도체 장치 및 그 제조 방법
JP2014082385A (ja) 半導体装置の製造方法および半導体装置
JP6653235B2 (ja) 半導体装置の製造方法および半導体装置
JP2021027117A (ja) 半導体装置
JP2019145625A (ja) 半導体装置
JP2017108191A (ja) 半導体装置
JP2024004896A (ja) 半導体装置の製造方法および半導体装置
JP5816659B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160803

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190813

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190823

R150 Certificate of patent or registration of utility model

Ref document number: 6577857

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150