JP2024004896A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2024004896A
JP2024004896A JP2022104785A JP2022104785A JP2024004896A JP 2024004896 A JP2024004896 A JP 2024004896A JP 2022104785 A JP2022104785 A JP 2022104785A JP 2022104785 A JP2022104785 A JP 2022104785A JP 2024004896 A JP2024004896 A JP 2024004896A
Authority
JP
Japan
Prior art keywords
ribbon
conductive member
lead
pad
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022104785A
Other languages
English (en)
Inventor
勅子 沼田
Tadako Numata
浩一 長谷川
Koichi Hasegawa
龍明 佃
Tatsuaki Tsukuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2022104785A priority Critical patent/JP2024004896A/ja
Priority to US18/307,394 priority patent/US20240006275A1/en
Priority to CN202310607618.3A priority patent/CN117316781A/zh
Publication of JP2024004896A publication Critical patent/JP2024004896A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/40175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/84897—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体装置の性能を向上させる。【解決手段】半導体チップ１０のＭＯＳＦＥＴのソースに接続され、かつ、断面視においてリード３０Ｓよりも低い位置に配置されているソースパッドＳＥは、このソースパッドＳＥに接合された導電性部材５０と、この導電性部材５０に接合されたワイヤ（導電性部材）１２とを介して、ソース用のリード３０Ｓと電気的に接続する。【選択図】図７

Description

本発明は、半導体装置の製造技術に関し、例えば、電力制御用の回路に組み込まれるパワー半導体装置に適用して有効な技術に関する。
特開２０１８－７３９７０号公報（特許文献１）には、ＭＯＳＦＥＴを備える半導体チップと、半導体チップが搭載されたダイパッドと、ダイパッドよりも高い位置に配置されたリードと、半導体チップのソースパッドとリードとを電気的に接続するワイヤと、を有する半導体装置が記載されている。
また、特開２００９－１４７１０３号公報（特許文献２）には、ボンディングツールであるウェッジツールを用いて、半導体チップのソースパッドの複数個所にアルミニウムリボンが接合された半導体装置が記載されている。
特開２０１８－７３９７０号公報 特開２００９－１４７１０３号公報
近年では、半導体装置（特に、出力となるソースパッドとソースリードとの間の電流経路）の低オン抵抗化（すなわち、大電流化）の要求がある。低オン抵抗を実現するには、上記した各特許文献のように、１）ソースパッドとソースリードとの間を複数の導電性部材を介して接続する、２）ソースパッドとソースリードとの間を接続するソース用の導電性部材の径を太くする、あるいは、３）ソース用の導電性部材をソースパッドに複数箇所で接続する、といったことが考えられる。そして、本願発明者の検証によれば、ソース用の導電性部材をソースパッドに接合する位置によって、さらにオン抵抗を改善できることが判った。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による半導体装置の製造方法は、（ａ）ダイパッド、および上記ダイパッドよりも上方に位置する第１リードを有するリードフレームを準備する工程を含んでいる。また、半導体装置の製造方法は、（ｂ）上記（ａ）工程の後、ＭＯＳＦＥＴのソースと電気的に接続されたソースパッドを有する半導体チップを、上記ダイパッドの上記第１面上に搭載する工程を含んでいる。また、半導体装置の製造方法は、（ｃ）上記（ｂ）工程の後、第１ボンダを用いて、第１導電性部材を上記ソースパッドに接合する工程、（ｄ）上記（ｃ）工程の後、第２ボンダを用いて、第２導電性部材を上記第１導電性部材および上記第１リードに接合する工程、および（ｅ）上記（ｄ）工程の後、上記ダイパッドの上記第２面が露出するように、上記半導体チップ、上記第１導電性部材および上記第２導電性部材を樹脂で封止する工程を含んでいる。ここで、上記第１ボンダは、上記第１導電性部材を切断可能なカッタと、上記第１導電性部材を供給可能なガイドと、上記カッタの隣に位置し、かつ、上記第１導電性部材をプレスすることが可能なウェッジツールと、を備えている。上記（ｃ）工程では、上記第１ボンダの上記ガイドが上記第１ボンダの上記ウェッジツールよりも上記第１リードから遠くに位置するように、上記第１ボンダを配置する。上記（ｃ）工程は、（ｃ１）上記第１導電性部材の第１部分を上記ソースパッドの第１パッド接合部に接合する工程と、（ｃ２）上記（ｃ１）工程の後、上記第１導電性部材の第２部分を、上記ソースパッドの上記第１パッド接合部よりも上記第１リードから遠くに位置する上記ソースパッドの第２パッド接合部に接合する工程と、を有する。
上記一実施の形態によれば、半導体装置の性能を向上させることができる。
一実施の形態の半導体装置が備える回路の一例を模式的に示す説明図である。 図１に示す電界効果トランジスタの素子構造例を示す要部断面図である。 図１に示す半導体装置の上面図である。 図３に示す半導体装置の下面図である。 図３に示す封止体を取り除いた状態で、半導体装置の内部構造を示す透視平面図である。 図５のＡ－Ａ線に沿った断面図である。 図６に示すソースパッドとワイヤとの接続部分の周辺の拡大断面図である。 図７に対する検討例を示す拡大断面図である。 ソースパッドと、複数の接続部との平面的な位置関係を模式的に示す説明図である。 図９に対する変形例を示す説明図である。 図１～図１０を用いて説明した半導体装置の製造工程の概要を示す説明図である。 図１１に示すリードフレーム準備工程で準備するリードフレームの一部を示す拡大平面図である。 図１２に示すダイパッド上に半導体チップを搭載した状態を示す拡大平面図である。 図１３に示す半導体チップのソースパッド上に導電性部材を接合した状態を示す拡大平面図である。 図１１に示すパッド上導電性部材接合工程において、ウェッジボンダを用いて第１のリボンをソースパッドの第１パッド接合部に接合する状態を示す拡大断面図である。 図１５に続いてウェッジボンダを第１パッド接合部上から移動させる状態を示す拡大断面図である。 図１６に続いて第１のリボンをソースパッドの第２パッド接合部に接合する状態を示す拡大断面図である。 図１７に続いて第１のリボンを切断する状態を示す拡大断面図である。 ウェッジボンダを用いて第２のリボンを第１のリボンの第１リボン接合部に接合する状態を示す拡大断面図である。 図１９に続いてウェッジボンダを第１リボン接合部上から移動させる状態を示す拡大断面図である。 図２０に続いて第２のリボンを第１のリボンの第２リボン接合部に接合する状態を示す拡大断面図である。 図２１に続いて第２のリボンを切断する状態を示す拡大断面図である。 ウェッジボンダを用いて第３のリボンを第２のリボンの第３リボン接合部に接合する状態を示す拡大断面図である。 図２３に続いてウェッジボンダを第３リボン接合部上から移動させる状態を示す拡大断面図である。 図２４に続いて第３のリボンを第２のリボンの第４リボン接合部に接合する状態を示す拡大断面図である。 図２５に続いて第３のリボンを切断する状態を示す拡大断面図である。 図１３に示す半導体チップと、リードとを、ワイヤを介して電気的に接続した状態を示す拡大平面図である。 図１１に示すリボン接合工程において、ウェッジボンダを用いてワイヤを第３のリボンの第５リボン接合部に接合する状態を示す拡大断面図である。 図２８に続いてワイヤを第３のリボンの第６リボン接合部に接合する状態を示す拡大断面図である。 図２９に続いてワイヤをソースリードのリード接合部に接合する状態を示す拡大断面図である。 図３０に続いてワイヤを切断する状態を示す拡大断面図である。 図２７に示す半導体チップおよびワイヤを封止する封止体を形成した状態を示す拡大平面図である。 図１１に示す個片化工程で、複数のデバイス形成部のそれぞれを分離した状態を示す拡大平面図である。 図２８に対する変形例であって、図１１に示すリボン接合工程において、ウェッジボンダを用いてワイヤをソースリードのリード接合部に接合する状態を示す拡大断面図である。 図３４に続いてワイヤを第３のリボンの第６リボン接合部に接合する状態を示す拡大断面図である。 図３５に続いてワイヤを第３のリボンの第５リボン接合部に接合する状態を示す拡大断面図である。 図３６に続いてワイヤを切断する状態を示す拡大断面図である。 図５に対する変形例を示す拡大平面図である。 図３８のＣ－Ｃ線に沿った拡大断面図である。 図５に対する変形例を示す拡大平面図である。 図４０のＤ－Ｄ線に沿った拡大断面図である。
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
以下の説明において、「接触」、「接着」、「接合」、「剥離」、および「接続」という用語を用いるが、以下の意味で用いる。「接触」とは、分離可能な二つの部材の少なくとも一部分が互いに接している状態を言う。「接着」とは、分離可能な二つの部材（被着材）の少なくとも一部分が接着剤を介して互いに結合し、固定された状態を言う。また、「接合」とは、分離可能な二つの部材（被着材）の少なくとも一部分が互いに結合し、固定された状態を言う。上記した「結合」には、アンカー効果などの機械的な結合、分子間力などの物理的相互作用による結合、および共有結合などの化学的相互作用による結合が含まれる。また、「接合」には、被着材の間に他の部材（例えば接着剤）が介在している場合の他、他の部材が介在していない場合も含まれる。すなわち、「接合された状態」には「接着された状態」が含まれる。また、「剥離」とは、上記した「結合」状態が解除され、分離可能な状態に変化することを言う。また、単に「剥離」と記載した場合には、二つの部材の接合部分の全体において結合が解除された場合の他、接合部分の一部において結合が解除された状態も含む。また、「接続」とは、二つの部材が連通した状態（接続経路が途中で分断されず、連続的に繋がった）を言う。二つの部材の間に別の部材が介在しているかどうかは問わない。例えば「Ａ部材とＢ部材とが電気的に接続された状態」とは、Ａ部材とＢ部材とが電気的に導通可能な状態を意味し、Ａ部材とＢ部材との間にＣ部材が介在している場合も含まれる。また、単に、「Ａ部材とＢ部材とが接続された状態」とは、Ａ部材とＢ部材とが固定された状態を意味し、Ａ部材とＢ部材との間にＣ部材が介在している場合も含まれる。また例えば、「Ａ部材とＢ部材とが接続された状態」には、Ａ部材とＢ部材とが分離できない一体物として形成され、形状的または機能的に区別されている場合も含まれる。このように、Ａ部材とＢ部材とが一体物として形成された状態のことを「連結」と記載する場合もある。
また、以下の説明において、半田、半田材、半田材料、あるいは半田成分と記載した場合には、例えば、鉛（Ｐｂ）入りのＳｎ－Ｐｂ半田、あるいは、Ｐｂを実質的に含まない、所謂、鉛フリー半田を指す。鉛フリー半田の例としては、例えば錫（Ｓｎ）のみ、錫－ビスマス（Ｓｎ－Ｂｉ）、または錫－銅－銀（Ｓｎ－Ｃｕ－Ａｇ）、錫－銅（Ｓｎ－Ｃｕ）などが挙げられる。ここで、鉛フリー半田とは、鉛（Ｐｂ）の含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨＳ（Restriction of Hazardous Substances）指令の基準として定められている。
本実施の形態では、半導体装置の例として、電源回路等の電力制御回路に組み込まれる、パワーデバイス、あるいはパワー半導体装置と呼ばれる半導体装置を取り上げて説明する。以下で説明する半導体装置は、電力変換回路に組み込まれ、スイッチング素子として機能する。
＜回路構成例＞
図１は、本実施の形態の半導体装置が備える回路の一例を模式的に示す説明図である。また、図２は、図１に示す電界効果トランジスタの素子構造例を示す要部断面図である。
パワー半導体装置と呼ばれる電力制御用の半導体装置には、例えばダイオード、サイリスタ、あるいは、トランジスタなどの半導体素子を有するものがある。トランジスタは、様々な分野に利用されているが、本実施の形態のように、例えば１Ａ（アンペア）以上の大電流が流れる電力制御回路内に組み込まれ、スイッチング素子として動作するトランジスタは、パワートランジスタと呼ばれる。本実施の形態の半導体装置ＰＫＧ１は、図１に示すように、パワートランジスタであるトランジスタＱ１が形成された半導体チップ１０を有している。図１および図２に示す例では、半導体チップ１０に形成されているトランジスタＱ１は、電界効果トランジスタ、詳しくは、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。パワー半導体装置では、トランジスタは例えばスイッチング素子として利用される。パワー半導体装置に用いられるＭＯＳＦＥＴは、パワーＭＯＳＦＥＴと呼ばれる。
上記したＭＯＳＦＥＴは、ゲート絶縁膜上に導電性材料からなるゲート電極が配置された構造の電界効果トランジスタを広く表わす用語として記載している。したがって、ＭＯＳＦＥＴと記載した場合でも、酸化膜以外のゲート絶縁膜を除外するものではない。また、ＭＯＳＦＥＴと記載した場合でも、例えばポリシリコンなど、金属以外のゲート電極材料を除外するものではない。
また、図１に示すトランジスタＱ１は、例えば、図２に示すようなｎチャネル型の電界効果トランジスタにより形成されている。図２は、図１に示す電界効果トランジスタの素子構造例を示す要部断面図である。
図２に示す例では、例えばｎ型単結晶シリコンから成る半導体基板ＷＨの主面ＷＨｔ上に、ｎ－型のエピタキシャル層ＥＰが形成されている。この半導体基板ＷＨおよびエピタキシャル層ＥＰは、ＭＯＳＦＥＴのドレイン領域（図１に示すドレインＤに相当する領域）を構成する。このドレイン領域は、半導体チップ１０の裏面側に形成されたドレイン電極ＤＥと電気的に接続されている。
エピタキシャル層ＥＰ上には、ｐ＋型の半導体領域であるチャネル形成領域ＣＨが形成され、このチャネル形成領域ＣＨ上には、ｎ＋型の半導体領域であるソース領域（図１に示すソースＳに相当する領域）ＳＲが形成されている。ソース領域ＳＲは、引出配線を介して、半導体チップ１０の主面側に形成されたソースパッド（電極、ソース電極パッド）ＳＥと電気的に接続されている。また、半導体基板ＷＨ上に積層された半導体領域には、ソース領域ＳＲの上面からチャネル形成領域ＣＨを貫通し、エピタキシャル層ＥＰの内部に達するトレンチ（開口部、溝）ＴＲ１が形成されている。
また、トレンチＴＲ１の内壁にはゲート絶縁膜ＧＩが形成されている。また、ゲート絶縁膜ＧＩ上には、トレンチＴＲ１を埋め込むように積層されたゲートＧが形成されている。ゲートＧは、引出配線を介して、半導体チップ１０のゲートパッド（電極、ゲート電極パッド）ＧＥと電気的に接続されている。
また、トランジスタＱ１は、チャネル形成領域ＣＨを挟んで、厚さ方向にドレイン領域とソース領域ＳＲが配置されるので、厚さ方向にチャネルが形成される（以下、縦型チャネル構造と呼ぶ）。この場合、主面ＷＨｔに沿ってチャネルが形成される、横型チャネル構造の電界効果トランジスタと比較して、平面視における、素子の占有面積を低減できる。このため、半導体チップ１０の平面サイズを低減できる。
また、上記した縦型チャネル構造の場合、平面視において、単位面積当たりのチャネル幅を増加できるので、オン抵抗を低減することができる。なお、図２は、電界効果トランジスタの素子構造を示す図であって、図１に示す半導体チップ１０では、例えば図２に示すような素子構造を有する複数（多数）のトランジスタＱ１が、並列接続されている。これにより、例えば１アンペアを越えるような大電流が流れるパワーＭＯＳＦＥＴを構成することができる。
上記のように、縦型チャネル構造の複数のトランジスタＱ１を並列接続してＭＯＳＦＥＴを構成する場合、ＭＯＳＦＥＴの電気的特性（主に耐圧特性、オン抵抗特性、容量特性）は、半導体チップ１０の平面サイズに応じて変化する。例えば、半導体チップ１０の平面積を大きくすれば、並列接続されたトランジスタＱ１のセル数（すなわち素子の数）が増加するので、オン抵抗は低下し、容量は増大する。
なお、図１および図２では、パワー半導体装置が備えるパワートランジスタの例として、ＭＯＳＦＥＴを例示したが、種々の変形例を適用できる。例えば、ＭＯＳＦＥＴに代えて、絶縁ゲートバイポーラトランジスタ(ＩＧＢＴ；Insulated Gate Bipolar Transistor)を備えている場合がある。
＜半導体装置＞
次に、図１に示す半導体装置ＰＫＧ１のパッケージ構造について説明する。図３は、図１に示す半導体装置の上面図である。また、図４は、図３に示す半導体装置の下面図である。また、図５は、図３に示す封止体を取り除いた状態で、半導体装置の内部構造を示す透視平面図である。また、図６は、図５のＡ－Ａ線に沿った断面図である。
本実施の形態の半導体装置ＰＫＧ１は、半導体チップ１０（図５、図６参照）、半導体チップ１０が搭載されるダイパッド（金属板、チップ搭載部、放熱板）２０（図３～図６参照）、および外部端子である複数のリード（端子）３０を有している。半導体チップ１０と複数のリード３０とは、ワイヤ１２Ｓおよび複数のワイヤ（導電性部材）１２（図５、図６参照）を介して電気的に接続されている。また、半導体チップ１０、ダイパッド２０の上面２０ｔおよび複数のリード３０のインナ部（インナリード部、被封止部）３０Ｍ（図５、図６参照）は、封止体（樹脂封止体、樹脂体、モールド樹脂）４０により、封止されている。ワイヤ１２Ｓの詳細については後述する。
図５に示すように、平面視において、複数のリード３０のそれぞれは、Ｙ方向に延び、かつ、Ｙ方向に沿ってダイパッド２０と並んで配置されている。また、複数のリード３０は、Ｙ方向と交差（図５の例では直交）するＸ方向に沿って互いに隣あって並ぶように配列されている。図５に示す例では、平面視において、Ｘ方向に沿って、複数のソース用のリード（ソースリード、ソース端子）３０Ｓ、ドレイン用のリード（ドレインリード、ドレイン端子）３０Ｄ、およびゲート用のリード（ゲートリード、ゲート端子）３０Ｇが順に並ぶように配列されている。複数のリード３０のそれぞれは、封止体４０に封止されるインナ部３０Ｍと、封止体４０から露出するアウタ部（アウタリード部、露出部）３０Ｘと、を備えている。また、図６に示すように複数のリード３０のそれぞれは、上面３０ｔおよび上面３０ｔの反対側の下面３０ｂを有している。
複数のリード３０のうち、ドレイン用のリード３０Ｄは、ダイパッド２０と一体に形成されている。詳細は後述するが、半導体装置ＰＫＧ１の製造工程において、ドレイン用のリード３０Ｄは、ダイパッド２０を支持する吊りリードとして機能する。吊りリードとしてのリード３０Ｄは、断面視においてダイパッド２０がリード３０Ｓよりも下方に位置するように、折り曲げ加工が施されている。
また、図６に示すように、半導体チップ１０は、表面（面、上面）１０ｔと、表面１０ｔの反対側に位置する裏面（面、下面）１０ｂを有している。また、図５に示すように半導体チップ１０の表面１０ｔ（および図６に示す裏面１０ｂ）は平面視において四角形を成し、周縁部に四つの側面１０ｓを有している。図５に示す例では半導体チップ１０は平面視において長方形を成し、長辺がＸ方向に沿って延びている。
また、図５に示すように半導体チップ１０の表面１０ｔには、ゲートＧ（図１参照）と電気的に接続されるゲートパッドＧＥと、ソースＳ（図１参照）と電気的に接続されるソースパッドＳＥが形成されている。また、図６に示すように、半導体チップ１０の裏面１０ｂには、ドレインＤ（図１参照）と電気的に接続されるドレイン電極（電極）ＤＥが形成されている。図６に示す例では、半導体チップ１０の裏面１０ｂ全体が、ドレイン電極ＤＥになっている。
図２に示すように、半導体チップ１０を縦型チャネル構造とした場合、半導体チップ１０の厚さを薄く（図６に示す表面１０ｔと裏面１０ｂの距離を小さく）することにより、オン抵抗を低減することができる。一方、ダイパッド２０の熱容量を大きくする観点、あるいは、電流が流れる導電経路の断面積を大きくする観点からは、ダイパッド２０の厚さは厚い方が好ましい。このため、図６に示す例では、ダイパッド２０の厚さはリード３０（詳しくは図５に示すソース用のリード３０Ｓ）の厚さよりも厚い。例えば、リード３０の厚さ（上面３０ｔから下面３０ｂまでの距離）は０．４ｍｍ～０．６ｍｍ程度であり、ダイパッド２０の厚さ（上面２０ｔから下面２０ｂまでの距離）は、０．５ｍｍ～１．３ｍｍ程度である。
また、半導体装置ＰＫＧ１は、半導体チップ１０が搭載されるダイパッド（金属板、チップ搭載部、放熱板）２０を有する。図６に示すように、ダイパッド２０は、半導体チップ１０がダイボンド材１１を介して搭載された上面（面、主面、表面、チップ搭載面）２０ｔと、上面２０ｔとは反対側の下面（面、主面、裏面、露出面、実装面）２０ｂを有している。図５に示す例では、半導体チップ１０の平面サイズ（表面１０ｔの面積）は、ダイパッド２０の平面サイズ（上面２０ｔの面積）よりも小さい。また、図４に示すようにダイパッド２０は、周縁部に下面２０ｂに連なる複数の側面２０ｓを有している。
また、図５に示すように、ダイパッド２０は、ドレイン端子であるリード３０Ｄと一体に形成されている。リード３０Ｄは、図１に示すドレインＤと電気的に接続される外部端子である。図６に示すように、半導体チップ１０の裏面１０ｂには、ＭＯＳＦＥＴであるトランジスタＱ１（図１参照）のドレインＤに接続されるドレイン電極ＤＥが形成されている。ドレイン電極ＤＥは、導電性材料から成るダイボンド材１１を介してダイパッド２０と電気的に接続される。ダイボンド材１１は、例えば半田、あるいは、銀（Ａｇ）粒子などの導電性粒子と樹脂との混合物の硬化物である、導電性樹脂である。リード３０Ｄは、ダイパッド２０に接続されており、ダイパッド２０およびダイボンド材１１を介して半導体チップ１０のドレイン電極ＤＥと電気的に接続される。また、リード３０Ｄは、ダイパッド２０に接続（連結）されており、後述する半導体装置の製造工程において、ダイパッド２０を支持する吊りリードとしての機能を備えている。
なお、本実施の形態では、ダイパッド２０の下面２０ｂが封止体４０から露出しているので、ダイパッド２０自身を、ドレイン端子として扱うことができる。また、本実施の形態では、パワートランジスタの例として、ＭＯＳＦＥＴを利用した実施態様を取り上げて説明しているので、リード３０およびダイパッド２０は、回路上では、半導体装置ＰＫＧ１のドレイン端子として動作する。ただし、変形例として、パワートランジスタにＩＧＢＴを用いる場合には、半導体チップの裏面には、コレクタ電極が形成される。このため、パワートランジスタがＩＧＢＴである場合には、リード３０およびダイパッド２０は、回路上では、半導体装置ＰＫＧ１のコレクタ端子として動作する。
また、図５に示すように、ダイパッド２０の複数の側面２０ｓは、平面視において、複数のリード３０のそれぞれと対向した状態で設けられ、封止体４０により封止された側面２０ｓ１を含む。また、複数の側面２０ｓは、側面２０ｓ１の反対側に設けられ、封止体４０から露出し、かつ、金属膜２２（図６参照）に覆われた側面２０ｓ２を含む。
また、図４および図６に示すように、ダイパッド２０の下面２０ｂは、封止体４０の下面４０ｂ側において、封止体４０から露出している。図４に示す例では、ダイパッド２０の下面２０ｂの面積は、封止体４０の下面４０ｂの面積以上である。また、図３に示すように、ダイパッド２０の一部分は、ダイパッド２０の上面２０ｔ側から視た平面視において、封止体４０が有する複数の側面４０ｓのうちの一つの側面４０ｓから外側に向かって突出している。そして、図３および図６に示すように、ダイパッド２０の上面２０ｔの一部分、および複数の側面２０ｓのうちの一部（少なくとも側面２０ｓ２）は、封止体４０から露出している。本実施の形態のようにダイパッド２０の平面サイズを大きくし、かつ、ダイパッド２０の一部を封止体４０から露出させることにより、半導体チップ１０で発生した熱の放熱効率を向上させることができる。なお、図示は省略するが、本実施の形態に対する変形例として、ダイパッド２０の下面２０ｂが封止体４０から露出しない場合がある。また、別の変形例としてダイパッド２０の一部分のみが封止体４０から露出し、他の部分が封止体４０に封止されている場合がある。
ダイパッド２０は、複数のリード３０と同じ金属材料、例えば、銅（Ｃｕ）、または銅（Ｃｕ）を主要な成分とする合金材料から成る基材２１を有する。また、複数のリード３０のそれぞれは、ダイパッド２０と同じ金属材料、例えば、銅（Ｃｕ）、または銅（Ｃｕ）を主要な成分とする合金材料から成る基材３１を有する。
また、ダイパッド２０のうち、封止体４０から露出する部分（アウタ部、露出部）は、金属膜２２に覆われている。同様に、リード３０のうち、封止体４０から露出する部分（アウタ部３０Ｘ）は、金属膜３２に覆われている。この金属膜２２および金属膜３２は、半導体装置ＰＫＧ１を実装基板に実装する際に、接続材料として用いる半田材の濡れ性を向上させるための金属膜である。金属膜２２および金属膜３２は、例えば、電解めっき法により形成されためっき金属膜である。詳細は後述するが、金属膜２２および金属膜３２は、例えば、錫（Ｓｎ）を含む半田材料から成る。
また、図５および図６に示すダイボンド材（接着材）１１は、半導体チップ１０をダイパッド２０上に固定し、かつ半導体チップ１０とダイパッド２０を電気的に接続するための導電性部材（ダイボンド材）である。ダイボンド材１１は例えば、半田材料を用いる場合がある。あるいは、ダイボンド材１１は、複数の銀（Ａｇ）粒子（Ａｇフィラ）を含有する所謂、銀（Ａｇ）ペーストと呼ばれる導電性の樹脂接着材である場合がある。なお、図示は省略するが、ダイパッド２０の基材である銅（Ｃｕ）または銅合金よりもダイボンド材１１との接着性が高い金属膜（図示は省略）がダイパッド２０の上面２０ｔの一部分に形成されている場合もある。この場合、ダイボンド材１１とダイパッド２０との接着強度を向上させることができる。
また、図５に示すように、半導体チップ１０のゲートパッド（ゲート電極パッド）ＧＥとリード３０Ｇは、ワイヤ１２（詳しくはワイヤ（ゲートワイヤ）１２Ｇ）を介して電気的に接続されている。一方、半導体チップ１０のソースパッドＳＥとリード３０Ｓは、ワイヤ１２（詳しくはワイヤ（ソースワイヤ）１２Ｓ）およびワイヤ１２Ｓを介して電気的に接続されている。ワイヤ１２は、半導体チップ１０の表面１０ｔ側の電極パッドとリード３０とを接続する導電性部材（金属線）であって、例えばアルミニウム（Ａｌ）を主成分としている。なお、ワイヤ１２の構成材料には種々の変形例があり、例えば、銅（Ｃｕ）、銀（Ａｇ）、あるいは金（Ａｕ）などの金属材料を主成分として用いる場合がある。
図５に示すように、ワイヤ１２Ｇの一端は、半導体チップ１０のゲートパッドＧＥに接合される。一方、ワイヤ１２Ｇの上記一端とは反対側の他端は、リード３０Ｇの一部に形成されたリード接合部（リードポスト、ボンディングパッド）３０Ｗの上面３０ｔに接合される。
一方、図５および図６に示すように、ソースパッドＳＥ上には、ワイヤ１２Ｓが接合されている。ワイヤ１２Ｓの一端は、半導体チップ１０のソースパッドＳＥ上に接合された、ワイヤ１２Ｓに接合されている。ワイヤ１２Ｓの上記一端とは反対側の他端は、リード３０Ｓの一部に形成されたリード接合部３０Ｗの上面３０ｔに接合されている。
パワー半導体装置では、ソースパッドＳＥに接続される配線経路（電力供給経路）には、ゲートパッドＧＥに接続される配線経路（電力供給経路）より大きな電流が流れる。このため、本実施の形態では、ソースパッドＳＥを含む電力供給経路におけるオン抵抗を低減させる観点から、ワイヤ１２とソースパッドＳＥとの間に、ワイヤ１２Ｓを介在させている。ワイヤ１２Ｓを設けることにより、ソースパッドＳＥを含む電力供給経路のオン抵抗が低減できる理由の詳細は後述する。ゲートパッドＧＥに接続される電力経路は、ソースパッドＳＥを含む電力供給経路と比較して、流れる電流の値が小さいので、ゲートパッドＧＥとリード３０Ｇとは、ワイヤ１２Ｓを介さずに電気的に接続されている。
なお、図５に示す例では、ワイヤ１２Ｓの太さは、ワイヤ１２Ｇの太さよりも太い。なお、ワイヤ１２の形状や本数は、図５に示す態様には限定されず、種々の変形例がある。例えば、ワイヤ１２Ｇとワイヤ１２Ｓの太さが同じである場合がある。また例えば、ソースパッドＳＥとリード３０Ｓとが、複数のワイヤ１２Ｓを介して電気的に接続されている場合がある。本実施の形態では、半導体チップ１０のソースパッドＳＥには、複数のワイヤ１２Ｓが接続されている。
また、半導体チップ１０、複数のリード３０、および複数のワイヤ１２は、封止体４０により封止される。封止体４０は、半導体チップ１０、ワイヤ１２Ｓ、および複数のワイヤ１２を封止する樹脂体である。封止体４０は、上面４０ｔ（図３、図６参照）および上面４０ｔの反対側に位置する下面（実装面）４０ｂ（図４、図６参照）を有する。また、図３および図４に示すように封止体４０の上面４０ｔ（図３参照）および下面４０ｂ（図４参照）のそれぞれは、周縁部に複数の側面４０ｓを有している。また、封止体４０は、例えば、主としてエポキシ系樹脂などの熱硬化性樹脂により構成されている。また、本実施の形態では、封止体４０の特性（例えば熱影響による膨張特性）を向上させるため、例えば、シリカ（二酸化珪素；ＳｉＯ２）粒子などのフィラ粒子が樹脂材料中に混合されている。
＜ワイヤと電極パッドとの接続部分の詳細＞
次に、半導体チップの電極パッドと、ワイヤとが接続される部分の詳細について説明する。図７は、図６に示すソースパッドとワイヤとの接続部分の周辺の拡大断面図である。図８は、図７に対する検討例を示す拡大断面図である。また、図９および図１０は、ソースパッドと、複数の接続部との平面的な位置関係を模式的に示す説明図である。なお、図９では、図７に示すワイヤ１２Ｓは図示を省略しているが、図９は、図７に示すワイヤ１２Ｓの接続部１２Ｂ１および接続部１２Ｂ２と、ソースパッドＳＥとの位置関係に対応している。図１０は、図８に示すワイヤ１２Ｓの接続部１２Ｂ１および接続部１２Ｂ２と、ソースパッドＳＥとの位置関係に対応している。
まず、検討例である図８に示すワイヤ接続のモデルを用いて、電極パッドとワイヤとを電気的に接続する部分の詳細について説明する。図８に示す例では、ワイヤ１２がソースパッドＳＥに直接的に接続されている点で図７に示す本実施の形態の例と相違する。
図８に示すように半導体チップ１０の表面１０ｔには、絶縁膜１３が形成されている。絶縁膜１３は、半導体チップ１０の表面１０ｔ側を保護する保護膜である。絶縁膜１３は、例えば、ポリイミド樹脂などの有機材料から成る有機膜である場合、あるいは、二酸化珪素（ＳｉＯ２）や窒化珪素（ＳｉＮ）などの無機絶縁膜である場合がある。
絶縁膜１３には、複数の開口部が形成されている。図８では、複数の開口部のうち、ソースパッドＳＥの一部分を絶縁膜１３から露出させる開口部１３Ｈ１を図示している。絶縁膜１３の複数の開口部は、図８に示す開口部１３Ｈ１の他、図５に示すゲートパッドＧＥを露出させる開口部を含んでいる。また、図９および図１０に示すように、本実施の形態の場合、絶縁膜１３（図８参照）の複数の開口部は、ソースパッドＳＥの別の一部分を露出させる開口部１３Ｈ２を含んでいる。
図８に示すように、開口部１３Ｈ１において、ソースパッドＳＥの一部分である接合面（露出面、接合部）ＳＥｔ１が絶縁膜１３から露出している。接合面ＳＥｔ１にはワイヤ（ソースワイヤ）１２Ｓが接合されている。ワイヤ１２Ｓは、接合面ＳＥｔ１に接合された接続部（ステッチ部、部分）１２Ｂ１、接合面ＳＥｔ１に接合された接続部（ステッチ部、部分）１２Ｂ２、および平面視のＹ方向において、接続部１２Ｂ１と接続部１２Ｂ２の間に位置するループ部（部分）１２Ｌ１を有している。接続部１２Ｂ１および接続部１２Ｂ２のそれぞれは、半導体チップ１０の電極パッドに超音波を用いて接合された部分であって、接続部１２Ｂ１および接続部１２Ｂ２のそれぞれの下面が同一の接合面ＳＥｔ１に接合されている。また、ループ部１２Ｌ１は、接続部１２Ｂ１と接続部１２Ｂ２とを連結する部分であって、接合面ＳＥｔ１と離間している。また、ワイヤ１２Ｓは、図５に示すリード３０Ｓのリード接合部３０Ｗに接合される部分である接続部（接合部、ステッチ部）１２Ｂ３を有する。また、ワイヤ１２Ｓは、図７に示す接続部１２Ｂ２と接続部１２Ｂ３（図５参照）の間に位置し、接続部１２Ｂ２と接続部１２Ｂ３とを連結するループ部１２Ｌ２を有している。
詳細は後述するが、図８に示す例では、ワイヤ１２は、ソースパッドＳＥとの接続部分を第１ボンドとし、リード３０との接続部分を第２ボンドとする、所謂、順ボンド方式によりボンディングされている。この場合、ワイヤボンドを行うためのボンダのうち、ワイヤを供給するためのガイドがリード３０と干渉する事を回避するため、ループ部１２Ｌ２のＹ方向における距離を長くする必要がある。この結果、図８に示すように、接続部１２Ｂ１および接続部１２Ｂ２は、リード３０の先端から遠い位置に配置される。なお、図示は省略するが、リード３０との接続部分を第１ボンドとし、ソースパッドＳＥとの接続部分を第２ボンドとする、所謂、逆ボンド方式の場合、後述するようにガイドとリード３０との干渉を回避することができる。ただし、リード３０とソースパッドＳＥとの高低差が大きい場合には、ループ部１２Ｌ２の傾斜角度が急峻になることによるワイヤ１２の断線を回避する必要がある。このため、逆ボンド方式の場合にも、図８に示す例と同様に、接続部１２Ｂ１および接続部１２Ｂ２は、リード３０の先端から遠い位置に配置される。
仮に、図８に示す例において逆ボンド方式を採用し、かつ、第２ボンドの位置を図８に示すソースパッドＳＥ上のリード３０に近い位置とした場合、ループ部１２Ｌ２の傾斜角度が急峻になる。この場合、接合された直後には断線しなかったとしても、後述する封止工程で断線するリスクがある。あるいは、封止工程で断線しなかったとしても、製品として継続利用されている途中で、継続的な電流印加に起因して断線が発生する可能性がある。したがって、図８に示すようにソースパッドＳＥ上に直接的にワイヤ１２が接合されている場合、ワイヤ１２の接続部１２Ｂ１および接続部１２Ｂ２は、リード３０の先端から遠い位置に配置される。
ここで、本願発明者は、ワイヤ１２とソースパッドＳＥとの電気的な接続部分における抵抗（以下、オン抵抗と記載する）を低減させる観点から、ワイヤの接続部とソースパッドＳＥとの好ましい位置関係について検討を行った。この検討の結果、以下の事が判った。
まず第１に、ワイヤ１２とソースパッドＳＥとの接合面積を増やすことにより、オン抵抗を低減させることができる。言い換えれば、ソースパッドＳＥに接続されるワイヤ１２の接続部１２Ｂ（図９参照）の数を増加させることにより、オン抵抗を低減させることができる。例えば、図９および図１０に示す複数の接続部１２ＢのそれぞれのソースパッドＳＥとの接合面積が同じである場合、一つのソースパッドＳＥに対して接続されるワイヤの本数が増加すれば、接続部１２Ｂの数が増加することになるのでオン抵抗を低減させることができる。また、変形例として後述するように、ワイヤ１２を帯状の導体部材であるリボンに置き換えることも、オン抵抗を低減させる観点から有効な方法である。
第２に、接続部の数（接合面積の大きさ）を同じとした場合、全ての接続部を結んだ領域の面積に比例してオン抵抗を低減させることができる。例えば、図９に示す例では、ソースパッドＳＥの周縁部に沿って６個の接続部１２Ｂが設けられている。一方、図１０に示す例では、ソースパッドＳＥの一部分（上辺側）に６個の接続部１２Ｂが集約して配置されている。図９に示す６個の接続部１２Ｂの外縁を結んだ領域ＲＢ１の面積は、図１０に示す６個の接続部１２Ｂの外縁を結んだ領域ＲＢ２の面積よりも大きい。本願発明者の検討によれば、図９に示す例と図１０に示す例とを比較した場合、図９に示す例の方が、オン抵抗が低いことが判った。これは、接続部１２Ｂを広く分布させることにより、ソースパッドＳＥの全体を電流経路として有効活用できているためと考えられる。
ソースパッドＳＥは例えば、四角形であって、接続部１２Ｂ１および接続部１２Ｂ２の配列方向（図９ではＹ方向）と交差する方向（図９ではＸ方向）に沿って延びた辺ＳＥｓ１、および辺ＳＥｓ１の反対に位置し、Ｘ方向に延びた辺ＳＥｓ２を有している。この場合、オン抵抗を低減させる観点からは、以下の態様が好ましい。すなわち、接続部１２Ｂ１から辺ＳＥｓ１までの距離Ｄ１は、接続部１２Ｂ１と接続部１２Ｂ２との距離（離間距離）Ｄ２よりも短く、かつ、接続部１２Ｂ２から辺ＳＥｓ２までの距離Ｄ３は、接続部１２Ｂ１と接続部１２Ｂ２との距離Ｄ２よりも短い。この場合、複数の接続部１２Ｂを結ぶ領域ＲＢ１の面積を広くすることができるので、オン抵抗を低減させることができる。
上記した検討結果を踏まえ、図７に示すワイヤ１２ＳとソースパッドＳＥとの接続構造を以下に説明する。半導体装置ＰＫＧ１が備えるソースパッドＳＥは、リード３０Ｓよりも下方に位置している。また、半導体装置ＰＫＧ１の場合、ワイヤ１２の接続部１２Ｂ１および接続部１２Ｂ２のそれぞれは、ソースパッドＳＥ上に接合された導電性部材５０を構成するリボン（帯状導電性部材）５３）に接合されている。導電性部材５０の総厚（あるいは、導電性部材５０を構成する各リボン５１～５３の厚さ）により、リード３０のリード接合部３０Ｗと、ワイヤ１２Ｓの接続部１２Ｂ２との高低差を小さくすることができる。このため、後述するリード接合工程において、ワイヤ１２Ｓを順ボンド方式で接続した場合でも、リード３０とボンダとの干渉を防止することができる。また、ワイヤ１２ＳをソースパッドＳＥに接合させる工程では、逆ボンド方式を採用することによりリード３０とワイヤ１２Ｓ用のボンダとの干渉を防止できるので、リード３０の近傍にワイヤ１２Ｓを配置することができる。この結果、図９に示すように、平面視において、複数の接続部１２Ｂを結んだ領域ＲＢ１の面積を大きくすることができるので、オン抵抗を低減させることができる。
図７では、導電性部材５０は、導電性を備え、かつ、ソースパッドＳＥ上に積層されたリボン（帯状導電性部材）５１、リボン（帯状導電性部材）５２、およびリボン（帯状導電性部材）５３から成る。ただし、導電性部材５０を構成するリボンの枚数および厚さには種々の変形例がある。例えば、１枚のリボン５１でリード接合工程におけるボンダとリードとの干渉を回避できる場合には、１枚のリボン５１でワイヤ１２Ｓが構成される場合がある。また、リード３０のリード接合部３０ＷとソースパッドＳＥとの高低差によっては、導電性部材５０が、２枚のリボンから構成される場合、あるいは、４枚以上のリボンから構成される場合がある。
＜半導体装置の製造方法＞
次に、図１～図１０を用いて説明した半導体装置ＰＫＧ１の製造工程について説明する。半導体装置ＰＫＧ１は、図１１に示すフローに沿って製造される。図１１は、図１～図１０を用いて説明した半導体装置の製造工程の概要を示す説明図である。以下の説明では、半導体装置ＰＫＧ１の構成部品の説明に際し、必要に応じて既に説明した図１～図１０を参照して説明する場合がある。
＜半導体チップ準備工程＞
図１１に示す半導体チップ準備工程では、図５および図６を用いて説明した半導体チップ１０を準備する。図２等を用いて既に説明した通り、半導体チップ１０は、ＭＯＳＦＥＴ（図１および図２に示すトランジスタＱ１）、およびＭＯＳＦＥＴのソース（図２に示すソース領域ＳＲ）と電気的に接続されたソースパッドＳＥを有している。
本工程で準備する半導体チップ１０は、絶縁膜１３（図７および図９参照）および絶縁膜１３から一部分が露出するソースパッド（電極）ＳＥが形成された表面１０ｔを有している。ソースパッドＳＥは、絶縁膜１３に形成された開口部１３Ｈ１（図９参照）において絶縁膜１３から露出する接合面ＳＥｔ１（図９参照）と、絶縁膜１３に形成された開口部１３Ｈ２（図９参照）において絶縁膜１３から露出する接合面ＳＥｔ２（図９参照）と、を有している。
また、図５に示すように、半導体チップ１０の表面１０ｔには、ゲートパッド（電極）ＧＥが形成されている。ゲートパッドＧＥは、絶縁膜１３（図７参照）に形成された開口部（後述する図１３の開口部１３Ｈ３）において、絶縁膜から露出する接合面（後述する図１３の接合面ＧＥｔ）を有している。また、半導体チップ１０は、図６に示すように、表面１０ｔの反対側にある裏面１０ｂを有している。半導体チップ１０の裏面１０ｂには、ドレインＤ（図１参照）と電気的に接続されるドレイン電極（電極）ＤＥが形成されている。図６に示す例では、半導体チップ１０の裏面１０ｂ全体が、ドレイン電極ＤＥになっている。
半導体チップ１０は、例えば以下のように製造される。例えばｎ型単結晶シリコンから成る半導体基板ＷＨ（図２参照）の主面ＷＨｔ（図２参照）上に、ｎ－型のエピタキシャル層ＥＰが形成された半導体ウエハ（図示は省略）を準備して、エピタキシャル層ＥＰ上に複数のトランジスタＱ１を形成する。半導体ウエハには多数のチップ領域が含まれており、複数のチップ領域の夫々に対して複数のトランジスタＱ１が形成される。また、トランジスタＱ１上にソースパッドＳＥおよびゲートパッドＧＥを形成する。ソースパッドＳＥは、複数のソース領域ＳＲに接続され、ゲートパッドＧＥは、複数のゲート（ゲート電極）Ｇに接続される。次に、ソースパッドＳＥおよびゲートパッドＧＥの全体を覆うように絶縁膜１３（図７参照）を形成する。その後、絶縁膜１３に開口部１３Ｈ１（図９参照）、１３Ｈ２（図９参照）、およびゲートパッド用開口部（後述する図１３の開口部１３Ｈ３）を形成し、ソースパッドＳＥの一部分（接合面ＳＥｔ１、ＳＥｔ２）およびゲートパッドＧＥの一部分（後述する図１３の接合面ＧＥｔ）を絶縁膜１３から露出させる。その後、回路に対する電気的試験など、必要な試験（ウエハテスト）を行った後、ウエハを複数の半導体チップ１０に分割する。なお、図６に示すドレイン電極ＤＥとして、裏面１０ｂに金属膜が形成される場合には、ドレイン電極ＤＥとして利用される金属膜は、半導体ウエハを準備する工程から半導体ウエハを分割する工程の間の任意のタイミングで形成される。ドレイン電極ＤＥとして金属膜を用いない場合には、この工程は省略できる。
＜リードフレーム準備工程＞
また、図１１に示すリードフレーム準備工程では、図１２に示すリードフレームＬＦを準備する。また、図１２は、図１１に示すリードフレーム準備工程で準備するリードフレームの一部を示す拡大平面図である。
図１２に示すように、本工程で準備するリードフレームＬＦは、枠部（フレーム部）ＬＦｆに接続されるデバイス形成部ＬＦｄを備えている。一つのデバイス形成部ＬＦｄは、図５に示す一つの半導体装置ＰＫＧ１に相当する。図１２では、１個分のデバイス形成部ＬＦｄを図示しているが、リードフレームＬＦは、枠部ＬＦｆを介して連結される複数のデバイス形成部ＬＦｄを備えている。このように、複数のデバイス形成部ＬＦｄを備えるリードフレームＬＦを用いることで、複数の半導体装置ＰＫＧ１（図旧３参照）を一括して製造することができるので、製造効率を向上させることができる。
リードフレームＬＦは、例えば銅（Ｃｕ）を主成分とする金属材料から成る。また、複数のデバイス形成部ＬＦｄのそれぞれは、枠部ＬＦｆに接続されている。枠部ＬＦｆは、図１１に示すリード分離工程までの間、デバイス形成部ＬＦｄ内に形成された各部材を支持する支持部である。なお、本実施の形態の場合、例えば、リード３０の厚さ（上面３０ｔから下面３０ｂまでの距離）は０．４ｍｍ～０．６ｍｍ程度であり、ダイパッド２０の厚さ（上面２０ｔから下面２０ｂまでの距離）は、０．５ｍｍ～１．３ｍｍ程度である。
また、図１２に示すようにデバイス形成部ＬＦｄには、ダイパッド２０および複数のリード３０が形成されている。ダイパッド２０は複数のリード３０のうち、吊りリードとして機能するリード３０Ｄを介して枠部ＬＦｆと連結され、枠部ＬＦｆに支持されている。また、ダイパッド２０は、チップ搭載面である上面２０ｔを備えている。
また、複数のリード３０は、それぞれ枠部ＬＦｆに連結され、枠部ＬＦｆに支持されている。複数のリード３０のそれぞれは、Ｙ方向に沿って延び、Ｘ方向において互いに隣り合うように並んで配列されている。複数のリード３０のそれぞれは、タイバーＬＦｔを介して互いに連結されている。
複数のリード３０にはソース用のリードである複数のリード３０Ｓが含まれている。複数のリード３０Ｓのそれぞれは、Ｘ方向において互いに隣り合って並ぶように配列され、リード接合部３０Ｗに連結されている。また、複数のリード３０には、ゲート用のリードであるリード３０Ｇが含まれている。リード３０Ｇのダイパッド２０側の先端部分には、リード接合部３０Ｗが設けられている。また、複数のリード３０には、ドレイン用のリードであるリード３０Ｄが含まれている。リード３０Ｄは、Ｘ方向においてリード３０Ｇとリード３０Ｓの間に配置され、Ｙ方向においてダイパッド２０側の先端はダイパッド２０に連結されている。
本実施の形態ではダイパッド２０の上面２０ｔは、リード３０のリード接合部３０Ｗの上面３０ｔとは異なる高さに配置されている。ダイパッド２０を支持する吊りリードとしてのリード３０Ｄ、およびダイパッド２０と枠部ＬＦｆとを接続する部分には曲げ加工が施され、ダイパッド２０はオフセットされている。本実施の形態では、ダイパッド２０は、リードフレームＬＦの他の部材に対してダウンセットされている。このため、図６に示すように、ダイパッド２０の上面２０ｔはリード３０Ｓの上面３０ｔより下方に配置されている。言い換えれば、吊りリードであるリード３０Ｄは、断面視においてダイパッド２０がリード３０Ｓよりも下方に位置するように、折り曲げ加工が施された曲げ加工部３０ＢＤを有している。このようにダイパッド２０をダウンセットすることにより、図６に示すようにダイパッド２０の下面２０ｂが封止体４０から露出する。
＜半導体チップ搭載工程＞
次に、図１１に示す半導体チップ搭載工程では、図１３に示すように、リードフレームＬＦのダイパッド２０に半導体チップ１０を搭載する。図１３は、図１２に示すダイパッド上に半導体チップを搭載した状態を示す拡大平面図である。
本工程では、ダイパッド２０の上面２０ｔにダイボンド材１１を介して半導体チップ１０を搭載（接着固定）する。また、半導体チップ１０はドレイン電極ＤＥ（図６参照）が形成された裏面１０ｂ（図６参照）が、ダイパッド２０のチップ搭載面である上面２０ｔと対向するように、ダイボンド材１１を介して接着固定される。これにより、半導体チップ１０のドレイン電極ＤＥは、導電性の接続材料であるダイボンド材１１を介してダイパッド２０と電気的に接続される。
本工程では、ダイパッド２０の上面２０ｔ上にダイボンド材１１を塗布した後、ダイボンド材１１上に半導体チップ１０を配置する。そして、ダイボンド材を硬化させることで半導体チップ１０とダイパッド２０とを固定する。
ダイボンド材１１は例えば、半田材料を用いる場合がある。あるいは、ダイボンド材１１は、複数の銀（Ａｇ）粒子（Ａｇフィラ）を含有する所謂、銀（Ａｇ）ペーストと呼ばれる導電性の樹脂接着材である場合がある。ダイボンド材１１が半田材料である場合、ダイボンド材を硬化させる方法としてリフロー処理を行う。また、ダイボンド材１１が導電性の樹脂接着材である場合、ダイボンド材１１に含まれる熱硬化性樹脂成分を加熱して硬化させる。
＜パッド上導電性部材接合工程＞
次に、図１１に示すパッド上導電性部材接合工程では、図１４は、図１３に示す半導体チップのソースパッド上に導電性部材を接合した状態を示す拡大平面図である。上記したように、断面視においてソースパッドＳＥはリード３０（詳しくはソース用のリード３０Ｓ）よりも下方に位置している。本実施の形態の場合、リード３０と半導体チップ１０のソースパッドＳＥとの高低差を低減させるため、ソースパッドＳＥ上にワイヤ１２Ｓを接合する工程を含んでいる。以下、ワイヤ１２Ｓを接合する工程の詳細について説明する。なお、上記したように、本実施の形態では、ワイヤ１２Ｓとして帯状導電性部材であるリボン５１、リボン５２、およびリボン５３を接合する実施態様を取り上げて説明するが、帯状導電性部材の積層数には種々の変形例がある。
図１５～図２６は、図１１に示すパッド上導電性部材接合工程において、ウェッジボンダを用いて導電性部材を接合する状態を工程ごとに示す拡大断面図である。本工程では、図１５～図２６に示すボンダ（ウェッジボンダ）７０を用いて接合工程を実施する。図１４に示す例のように、ソースパッドＳＥの接合面として接合面ＳＥｔ１および接合面ＳＥｔ２の２箇所が存在する場合には、以下で説明するプロセスを接合面ＳＥｔ１および接合面ＳＥｔ２のそれぞれに対して行う。以下の説明では、代表的に接合面ＳＥｔ１上にワイヤ１２Ｓを接合する工程を取り上げて説明する。
ボンダ７０は、ワイヤ１２Ｓを切断可能なカッタ７１と、ワイヤ１２Ｓを供給可能なガイド７２と、ガイド７２の隣に位置し、かつ、ワイヤ１２Ｓをプレスすることが可能なウェッジツール７３と、を備えている。なお、図１５～図２６に示す例では、カッタ７１は、ガイド７２とウェッジツール７３との間に配置されている。ただし、変形例として、ウェッジツール７３がガイド７２とカッタ７１との間に配置される場合がある。
ガイド７２は、ワイヤ１２Ｓの原料である帯状の金属部材を連続的に供給することが可能なツールである。図２６に示すリボン５１、リボン５２、およびリボン５３のそれぞれは、ガイド７２の先端から順次繰り出され、ガイド７２の動作に応じてソースパッドＳＥ上に配置される。
ウェッジツール７３は、その先端を接合物（本実施の形態の場合はワイヤ１２Ｓ）に押し付けて、さらに超音波を接合物に印加することにより、接合物と被接合物とを接合させるツールである。
本実施の形態のパッド上導電性部材接合工程において、リード３０Ｓと遠い位置からボンディングを開始した場合には、リード３０とガイド７２との干渉が発生し得る。リード３０Ｓから遠い位置からボンディングを開始した場合、ボンダ７０をリード３０Ｓに向かって動作させる必要があるので、接合部とリード３０Ｓとの距離が近すぎるとガイド７２とリード３０Ｓとが衝突してしまうからである。
そこで、本実施の形態では、ワイヤ１２Ｓは、逆ボンド方式により接合される。本実施の形態のパッド上導電性部材接合工程は、図１８に示すようにソースパッドＳＥにリボン５１を接合する工程と、図２２に示すようにリボン５１上にリボン５２を接合する工程と、図２６に示すようにリボン５２上にリボン５３を接合する工程と、を含んでいる。以下、最下層に配置されるリボン５１を接合する工程から順に説明する。
リボン５１を接合する工程は、図１５に示すように、ワイヤ１２Ｓのうちのリボン５１の部分５１ＡをソースパッドＳＥのパッド接合部ＳＥＡに接合する工程を含んでいる。また、リボン５１を接合する工程は、図１７に示すようにリボン５１の部分５１Ａを接合した後、リボン５１の部分５１Ｂを、ソースパッドＳＥのパッド接合部ＳＥＡよりもリード３０Ｓから遠くに位置するソースパッドＳＥのパッド接合部ＳＥＢに接合する工程を含んでいる。また、リボン５１を接合する工程は、部分５１Ａを接合する工程の後、かつ、部分５１Ｂを接合する工程の前に、図１６に示すようにボンダ７０をパッド接合部ＳＥＡ上からパッド接合部ＳＥＢ上に移動させる工程を含んでいる。また、リボン５１を接合する工程は、リボン５１の部分５１ＢをソースパッドＳＥに接合した後、図１８に示すように、リボン５１の部分５１Ｃをカッタ７１により切断し、部分５１Ａおよび部分５１Ｂを含むリボン５１をガイド７２から切り離す工程を有している。
図１５に示す部分５１Ａを接合する工程では、パッド接合部ＳＥＡとウェッジツール７３の先端面との間にリボン５１の部分５１Ａを挟んだ状態でウェッジツール７３を押し付ける。この時、ウェッジツールからリボン５１に対して荷重および超音波を印加することにより、部分５１Ａをパッド接合部ＳＥＡに接合する。また、この時、ウェッジツール７３から超音波を印加することにより、リボン５１の部分５１ＡとソースパッドＳＥとを接合させ易くなる。
図１６に示すボンダ７０をパッド接合部ＳＥＡ上からパッド接合部ＳＥＢ上に移動させる工程では、ウェッジツール７３を部分５１Ａの上方に引き上げた後、あるいは部分５１Ａの上方に引き上げながらパッド接合部ＳＥＢ上に移動させる。この時、リボン５１上にリボン５２（図２２参照）を接合する際に安定的に接合させる観点からは、図１８に示す部分５１Ａと部分５１Ｂとの間に形成されるループの高さはできる限り低い方が好ましい。
図１７に示す部分５１Ｂを接合する工程では、図１５を用いて説明した部分５１Ａを接合する方法と同様の方法で、部分５１Ａをパッド接合部ＳＥＡに熱圧着する。
図１８に示すリボン５１を切断する工程では、ウェッジツール７３の位置をリボン５１の部分５１Ｂよりも部分５１Ａから遠くなる方向に移動させた状態でリボン５１を切断している。この場合、後述する図２２に示す部分５２Ｂの位置を図１８に示す部分５１Ｂよりもリード３０Ｓから遠い位置に配置し易い点で好ましい。これにより、図２２に示す距離Ｄ５２を図１８に示す距離Ｄ５１よりも長くすることができる。詳細は後述するが、部分５１Ａと部分５１Ｂとの間にループが形成された場合、図２２に示す距離Ｄ５２を図１８に示す距離Ｄ５１よりも長くすることにより接合を安定させることができる。
ただし、変形例として、図１７に示すように部分５１Ｂを接合した後、ウェッジツール７３を移動させることなく、リボン５１を切断する場合がある。この場合、図１８に示す例と比較して、距離Ｄ５１を長くすることができる。例えば、本実施の形態に対する変形例として、リボン５１のみをワイヤ１２Ｓとする場合には、リボン５１を切断した後、図１１に示すリード接合工程に移行する。この場合には、部分５１Ｂを接合した後、ウェッジツール７３を移動させずにカットする方法を適用した方が、オン抵抗を低減させる観点から有効である。
本実施の形態のように、相対的にリード３０Ｓに近いパッド接合部ＳＥＡに先にボンディングを行う場合、ボンダ７０のガイド７２がボンダ７０のウェッジツール７３よりもリード３０Ｓから遠くに位置するように、ボンダ７０が配置される。この場合、最初に接合されるリボン５１の部分５１Ａからリード３０Ｓまでの距離が短い場合でも、ガイド７２とリード３０Ｓの干渉は発生しない。したがって、本実施の形態によれば、リボン５１の部分５１Ａとリード３０Ｓとの距離を近づけることができる。言い換えれば、本実施の形態によれば、図９に示す距離Ｄ３を短くすることができる。
本実施の形態では、リボン５１を切断した後、図１９～図２２に示すようにリボン５１上にリボン５２を接合する。リボン５２を接合する工程は、以下の各工程を含んでいる。まず、図１８に示すようにリボン５１を切断した後、図１９に示すように、ワイヤ１２Ｓのうちのリボン５２の部分５２Ａを、リボン５１のリボン接合部５１Ｄに接合する工程を有している。また、リボン５２を接合する工程は、部分５２Ａを接合した後、リボン５２の部分５２Ｂを、リボン５１のリボン接合部５１Ｄよりもリード３０Ｓから遠くに位置するリボン５１のリボン接合部５１Ｅに接合する工程を有している。また、リボン５２を接合する工程は、部分５２Ａを接合する工程の後、かつ、部分５２Ｂを接合する工程の前に、ボンダ７０をリボン接合部５１Ｄ上からリボン接合部５１Ｅ上に移動させる工程を含んでいる。また、リボン５２を接合する工程は、部分５２Ｂを接合した後、図２２に示すように、リボン５２の部分５２Ｃをカッタにより切断し、部分５２Ａおよび部分５２Ｂを含むリボン５２をガイド７２から切り離す工程を含んでいる。
図１９に示す部分５２Ａを接合する工程では、図１５を用いて説明した部分５１ＡをソースパッドＳＥのパッド接合部ＳＥＡに接合する工程と同様の方法で、リボン５２の部分５２Ａをリボン５１のリボン接合部５１Ｄに熱圧着する。この時、ウェッジツール７３から超音波を印加する場合、図１９に示すように、リボン５２の部分５２Ａの位置は、リボン５１の部分５１Ａよりもリード３０Ｓに近い位置に配置されていることが好ましい。言い換えれば、部分５２Ａを接合する工程において、リボン接合部５１Ｄは、リボン５１の部分５１Ａよりもリード３０Ｓに近い位置に配置されていることが好ましい。超音波を印加することにより接合を行う場合、図１８に示す部分５１Ａと部分５１Ｂとの間のループ部にリボン５２が接合されることを回避することが好ましい。リボン５１のうち、部分５１Ａと部分５１Ｂとの間のループ部以外の部分にリボン５２を接合することにより、超音波による接合を安定させることができる。
図２０に示すボンダ７０をリボン接合部５１Ｄ上からリボン接合部５１Ｅ上に移動させる工程は、図１６を用いて説明した工程と同様なので、重複する説明は省略する。図２２に示す部分５２Ａと部分５２Ｂとの間に形成されるループ部のループ高さを低くすることが好ましい点、およびその対策についても既に説明した通りである。
図２１に示す部分５２Ｂを接合する工程では、図１５を用いて説明した部分５１Ａを接合する方法と同様の方法で、部分５１Ａをパッド接合部ＳＥＡに熱圧着する。この時、ウェッジツール７３から超音波を印加する場合、図２１に示すように、リボン５２の部分５２Ｂの位置は、リボン５１の部分５１Ｂよりもリード３０Ｓから遠い位置に配置されていることが好ましい。言い換えれば、部分５２Ｂを接合する工程において、リボン接合部５１Ｅは、リボン５１の部分５１Ｂよりもリード３０Ｓから遠い位置に配置されていることが好ましい。上記したように、図１８に示す部分５１Ａと部分５１Ｂとの間のループ部にリボン５２が接合されることを回避することで、超音波による接合を安定させるためである。
図２２に示すリボン５２を切断する工程では、ウェッジツール７３の位置をリボン５２の部分５２Ｂよりも部分５２Ａから遠くなる方向に移動させた状態でリボン５２を切断している。この場合、後述する図２６に示す部分５３Ｂの位置を図２２に示す部分５２Ｂよりもリード３０Ｓから遠い位置に配置し易い点で好ましい。これにより、図２６に示す距離Ｄ５３を図２２に示す距離Ｄ５２よりも長くすることができる。
ただし、変形例として、図２１に示すように部分５１Ｂを接合した後、ウェッジツール７３を移動させることなく、リボン５２を切断する場合がある。この場合、図２２に示す例と比較して、距離Ｄ５２を長くすることができる。例えば、本実施の形態に対する変形例として、リボン５１およびリボン５２のみをワイヤ１２Ｓとする場合には、リボン５２を切断した後、図１１に示すリード接合工程に移行する。この場合には、部分５２Ｂを接合した後、ウェッジツール７３を移動させずにカットする方法を適用した方が、オン抵抗を低減させる観点から有効である。
本実施の形態では、リボン５２を切断した後、図２３～図２６に示すようにリボン５２上にリボン５３を接合する。リボン５３を接合する工程は、以下の各工程を含んでいる。まず、図２２に示すようにリボン５２を切断した後、図２３に示すように、ワイヤ１２Ｓのうちのリボン５３の部分５３Ａを、リボン５２のリボン接合部５２Ｄに接合する工程を有している。また、リボン５３を接合する工程は、部分５３Ａを接合した後、リボン５３の部分５３Ｂを、リボン５２のリボン接合部５２Ｄよりもリード３０Ｓから遠くに位置するリボン５２のリボン接合部５２Ｅに接合する工程を有している。また、リボン５３を接合する工程は、部分５３Ａを接合する工程の後、かつ、部分５３Ｂを接合する工程の前に、ボンダ７０をリボン接合部５２Ｄ上からリボン接合部５２Ｅ上に移動させる工程を含んでいる。また、リボン５３を接合する工程は、部分５３Ｂを接合した後、図２６に示すように、リボン５３の部分５３Ｃをカッタにより切断し、部分５３Ａおよび部分５３Ｂを含むリボン５３をガイド７２から切り離す工程を含んでいる。
図２３に示す部分５３Ａを接合する工程では、図１５を用いて説明した部分５２ＡをソースパッドＳＥのパッド接合部ＳＥＡに接合する工程と同様の方法で、リボン５３の部分５３Ａをリボン５２のリボン接合部５２Ｄに熱圧着する。この時、ウェッジツール７３から超音波を印加する場合、図２３に示すように、リボン５３の部分５３Ａの位置は、リボン５２の部分５２Ａよりもリード３０Ｓに近い位置に配置されていることが好ましい。言い換えれば、部分５３Ａを接合する工程において、リボン接合部５２Ｄは、リボン５２の部分５２Ａよりもリード３０Ｓに近い位置に配置されていることが好ましい。超音波を印加することにより接合を行う場合、図１８に示す部分５２Ａと部分５２Ｂとの間のループ部にリボン５３が接合されることを回避することが好ましい。リボン５２のうち、部分５２Ａと部分５２Ｂとの間のループ部以外の部分にリボン５３を接合することにより、超音波による接合を安定させることができる。
図２４に示すボンダ７０をリボン接合部５２Ｄ上からリボン接合部５２Ｅ上に移動させる工程は、図１６を用いて説明した工程と同様なので、重複する説明は省略する。図２６に示す部分５３Ａと部分５３Ｂとの間に形成されるループ部のループ高さを低くすることが好ましい点、およびその対策についても既に説明した通りである。
図２５に示す部分５３Ｂを接合する工程では、図１５を用いて説明した部分５２Ａを接合する方法と同様の方法で、部分５２Ａをパッド接合部ＳＥＡに熱圧着する。この時、ウェッジツール７３から超音波を印加する場合、図２５に示すように、リボン５３の部分５３Ｂの位置は、リボン５２の部分５２Ｂよりもリード３０Ｓから遠い位置に配置されていることが好ましい。言い換えれば、部分５３Ｂを接合する工程において、リボン接合部５２Ｅは、リボン５２の部分５２Ｂよりもリード３０Ｓから遠い位置に配置されていることが好ましい。上記と同様に、図２２に示す部分５２Ａと部分５２Ｂとの間のループ部にリボン５３が接合されることを回避することで、超音波による接合を安定させるためである。
図２６に示すリボン５３を切断する工程では、図２５に示すように部分５２Ｂを接合した後、ウェッジツール７３を移動させることなく、リボン５３を切断する。この場合、図２６に示す距離Ｄ５３を長くすることができる。本実施の形態の例では、図２６に示す部分５３Ａと部分５３Ｂとの距離（離間距離）Ｄ５３は、図２２に示す部分５２Ａと部分５２Ｂとの距離（離間距離）Ｄ５２よりも長い。また、図２２に示す部分５２Ａと部分５２Ｂとの距離（離間距離）Ｄ５２は、図１８に示す部分５１Ａと部分５１Ｂとの距離（離間距離）Ｄ５１よりの長い。これにより、上層に配置されるリボンの接合部分が下層のリボンのループ部に重なることを回避し易くなる。
ただし、変形例として、図２５に示すように部分５２Ｂを接合した後、図１８や図２２を用いて説明した例と同様に、ウェッジツール７３の位置をリボン５３の部分５３Ｂよりも部分５３Ａから遠くなる方向に移動させた状態でリボン５３を切断する場合もある。例えば、リボン５３上にさらにワイヤ１２Ｓとしての図示しないリボンを積層する場合には、ループ部へのボンディングを回避する観点からこの変形例が有効である。
＜リード接合工程＞
次に、図１１に示すリード接合工程では、図２７に示すように、半導体チップ１０のソースパッドＳＥと複数のリード３０Ｓとを、ワイヤ１２Ｓおよびワイヤ（導電性部材）１２Ｓを介して電気的に接続する。また、本工程では、半導体チップ１０のゲートパッドＧＥとリード３０Ｇとを、ワイヤ（導電性部材）１２Ｇを介して電気的に接続する。図２７は、図１４に示す半導体チップとリードとを、ワイヤを介して電気的に接続した状態を示す拡大平面図である。
図２７に示すように、本工程では、半導体チップ１０のゲートパッドＧＥとリード３０Ｇとをワイヤ１２Ｓを介さず、かつ、ワイヤ１２Ｇを介して電気的に接続する。また、本工程では、半導体チップ１０のソースパッドＳＥとリード３０Ｓとを、ワイヤ１２Ｓおよびワイヤ１２Ｓを介して電気的に接続する。ゲートパッドＧＥを含む伝送経路は、ソースパッドＳＥを含む伝送経路と比較して伝送経路の抵抗値が半導体装置の性能（特にオン抵抗を低減させる観点での性能）に与える影響が小さい。このため、ゲートパッドＧＥ上にはワイヤ１２Ｓが接合されず、ゲートパッドＧＥにワイヤ１２Ｇが直接的に接合される。
一方、ソースパッドＳＥを含む伝送経路は、上記したように、オン抵抗を低減させる観点からワイヤ１２Ｓは、ワイヤ１２Ｓに接合される。詳しくは、ソースパッドＳＥに接合されたワイヤ１２Ｓにワイヤ１２Ｓの接続部（部分）１２Ｂ１および接続部（部分）１２Ｂ２を接合し、リード３０Ｓのリード接合部３０Ｗの上面（接合面）３０ｔにワイヤ１２Ｓの接続部１２Ｂ３を接合する。また、ソースパッドＳＥの他の一部分である接合面ＳＥｔ２（図７参照）にワイヤ１２Ｓ（図７参照）の接続部１２Ｂ１および接続部１２Ｂ２を接合し、リード３０Ｓのリード接合部３０Ｗの上面（接合面）３０ｔにワイヤ１２Ｓの接続部１２Ｂ３を接合する。以下、図２７～図３１を用いてリード接合工程のうち、ソースパッドＳＥとソース用のリード３０Ｓとを電気的に接続する工程について説明する。
図２８～図３１は、図１１に示すリード接合工程において、ウェッジボンダを用いて導電性部材（本実施の形態ではワイヤ）をパッド上の導電性部材に接合する状態を工程ごとに示す拡大断面図である。本工程では、図２８～図３１に示すボンダ（ウェッジボンダ）８０を用いてリード接合工程を実施する。本実施の形態の場合、図２７に示すように６本のワイヤ１２Ｓがワイヤ１２Ｓに接合される。以下では、６本のワイヤ１２Ｓのうちの１本を代表的に取り上げて説明する。
ボンダ８０は、導電性部材であるワイヤ１２Ｓを切断可能なカッタ８１と、ワイヤ１２Ｓを供給可能なガイド８２と、ガイド８２の隣に位置し、かつ、ワイヤ１２Ｓをプレスすることが可能なウェッジツール８３と、を備えている。なお、図２８～図３１に示す例では、ボンダ８０とボンダ７０とは以下の点で図１５～図２６を用いて説明したボンダ７０と構造が異なる。ウェッジツール８３は、カッタ８１とガイド８２との間に配置されている。また、ボンダ８０のウェッジツール８３の先端面（ワイヤを押圧する面）の面積は、図１５に示すボンダ７０のウェッジツール７３の先端面（リボン５１を押圧する面）の面積よりも小さい。このため、ボンダ８０は全体としてボンダ７０よりも小型になっている。ただし、変形例として、図１５～図２６を用いて説明したボンダ７０を用いてリード接合工程を実施することもできる。
ガイド８２は、ワイヤ１２Ｓの原料である金属線を連続的に供給することが可能なツールである。図２８に示すワイヤ１２Ｓは、ガイド８２の先端から順次繰り出され、ガイド８２の動作に応じて導電性部材５０の上面（本実施の形態の場合にはリボン５３の上面）上に配置される。
ウェッジツール８３は、その先端を接合物（本実施の形態の場合はワイヤ１２Ｓ）に押し付けて、熱および超音波を接合物と被接合物（本実施の形態の場合は導電性部材
５０）に伝達することにより、接合物と被接合物とを熱圧着させるツールである。
本実施の形態のリード接合工程の場合、ソースパッドＳＥ上には、既に導電性部材５０が接合されているので、導電性部材５０の上面とリード３０Ｓの上面との高低差が小さい。このため、ボンダ８０、あるいはボンダ７０を用いた場合でも、リード３０Sとボンダのガイドとの干渉は発生し難い。したがって、本実施の形態のリード接合工程では、順ボンド方式を適用することもできるし、逆ボンド方式を適用することもできる。以下では、代表的に順ボンド方式を適用した場合について説明した後、変形例として逆ボンド方式を適用した場合について説明する。
リード接合工程は、図２８に示すように、ワイヤ１２Ｓの接続部１２Ｂ１をリボン５３のリボン接合部５３Ｅに接合する工程を含んでいる。また、リード接合工程は、図２９に示すようにワイヤ１２Ｓの接続部１２Ｂ１を接合した後、ワイヤ１２Ｓの接続部１２Ｂ２を、リボン５３のリボン接合部５３Ｅよりもリード３０Ｓの近くに位置するリボン５３のリボン接合部５３Ｄに接合する工程を含んでいる。また、図示は省略するが、リード接合工程は、接続部１２Ｂ１を接合する工程の後、かつ、接続部１２Ｂ２を接合する工程の前に、ボンダ８０をリボン接合部５３Ｅ上からリボン接合部５３Ｄ上に移動させる工程を含んでいる。また、リード接合工程は、図３０に示すようにワイヤ１２Ｓの接続部１２Ｂ２を接合した後、ワイヤ１２Ｓの接続部１２Ｂ３を、リード３０Ｓのリード接合部３０Ｗに接合する工程を含んでいる。また、図示は省略するが、リード接合工程は、接続部１２Ｂ２を接合する工程の後、かつ、接続部１２Ｂ３を接合する工程の前に、ボンダ８０をリボン接合部５３Ｄ上からリード接合部３０Ｗ上に移動させる工程を含んでいる。さらに、リード接合工程は、ワイヤ１２Ｓの接続部１２Ｂ３をリード接合部３０Ｗに接合した後、図３１に示すように、ワイヤ１２Ｓの部分１２Ｃをカッタ８１により切断し、接続部１２Ｂ１、接続部１２Ｂ２および接続部１２Ｂ３を含むワイヤ１２Ｓをガイド８２から切り離す工程を有している。
図２８に示す接続部１２Ｂ１を接合する工程では、リボン５３のリボン接合部５３Ｅとウェッジツール８３の先端面との間にワイヤ１２Ｓの接続部１２Ｂ１を挟んだ状態でウェッジツール８３を押し付ける。この時、ウェッジツールからワイヤ１２Ｓに対して圧力および熱を印加することにより、接続部１２Ｂ１をリボン接合部５３Ｅに熱圧着する。また、この時、ウェッジツール８３から超音波を印加することにより、ワイヤ１２Ｓの接続部１２Ｂ１とソースパッドＳＥとを接合させ易くなる。
ウェッジツール８３から超音波を印加する場合、図２８に示すように、ワイヤ１２Ｓの接続部１２Ｂ１の位置は、リボン５３の部分５３Ｂよりもリード３０Ｓから遠い位置配置されていることが好ましい。言い換えれば、ワイヤ１２Ｓの接続部１２Ｂ１を接合する工程において、リボン接合部５３Ｅは、リボン５２の部分５２Ｂよりもリード３０Ｓから遠い位置に配置されていることが好ましい。超音波を印加することにより接合を行う場合、図２６に示す部分５３Ａと部分５３Ｂとの間のループ部にワイヤ１２Ｓが接合されることを回避することが好ましい。リボン５３のうち、部分５３Ａと部分５３Ｂとの間のループ部以外の部分にリボン５３を接合することにより、超音波による接合を安定させることができる。
ただし、本実施の形態のように、ウェッジツール８３の先端面の面積が図２６に示すウェッジツール７３の先端面の面積よりも小さい場合、仮に、リボン５３の部分５３Ｂの中心とワイヤ１２Ｓの接続部１２Ｂ１の中心とが重なっていた場合でもループ部へのボンディングを回避することができる。
次に、ボンダ８０をリボン接合部５３Ｅ上からリボン接合部５３Ｄ上に移動させる工程では、ウェッジツール８３を接続部１２Ｂ１の上方に引き上げた後、あるいは接続部１２Ｂ１の上方に引き上げながらリボン接合部５３Ｄ上に移動させる。ワイヤ１２Ｓの場合、ワイヤ１２Ｓ上に更に導電性部材が積層されるわけではない。このため、リード接合工程では、図３１に示す接続部１２Ｂ１と接続部１２Ｂ２との間に形成されるループの高さは特に問われない。本実施の形態の例では、図３１に示す接続部１２Ｂ１と接続部１２Ｂ２との間に形成されるループの高さは、図１８に示す部分５１Ａと部分５１Ｂとの間のループ高さよりも高い。
次に、図２９に示す接続部１２Ｂ２を接合する工程では、図２８を用いて説明した接続部１２Ｂ１を接合する方法と同様の方法で、接続部１２Ｂ１をリボン接合部５３Ｄに熱圧着する。
ウェッジツール８３から超音波を印加する場合、ワイヤ１２Ｓの接続部１２Ｂ２の位置は、リボン５３の部分５３Ａよりもリード３０Ｓに近い位置配置されていることが好ましい。言い換えれば、ワイヤ１２Ｓの接続部１２Ｂ２を接合する工程において、リボン接合部５３Ｄは、リボン５２の部分５２Ａよりもリード３０Ｓに近い位置に配置されていることが好ましい。これにより、リボン５３のうち、部分５３Ａと部分５３Ｂとの間のループ部以外の部分にリボン５３を接合できるので、超音波による接合を安定させることができる。ただし、図２９に示すように、リボン５３の部分５３Ａと部分５３Ｂとの間のループ部と、ワイヤ１２の接続部１２Ｂ２とが重なっていない場合には、リボン５２の部分５２Ａよりもリード３０Ｓに近い位置に配置されていなくても超音波による接合を安定化させることができる。
本実施の形態のワイヤ１２Ｓの接続部１２Ｂ２を接合する工程では、リボン５３の上面とリード３０Ｓの上面との高低差が小さいので、リード３０Ｓとワイヤ１２Ｓの接続部１２Ｂ２との距離が近かったとしても、図２９に示すようにガイド８２とリード３０Ｓとの干渉を回避することができる。言い換えれば、本実施の形態によれば、リード３０Ｓの近くにワイヤ１２Ｓの接続部１２Ｂ２を接合することができる。この結果、上記したオン抵抗を低減させることが可能となる。
次に、ボンダ８０をリボン接合部５３Ｄ上からリード接合部３０Ｗ上に移動させる工程では、ウェッジツール８３を接続部１２Ｂ２の上方に引き上げた後、あるいは接続部１２Ｂ２の上方に引き上げながらリボン接合部５３Ｄ上に移動させる。
図３０に示すワイヤ１２Ｓの接続部１２Ｂ３をリード接合部３０Ｗに接合する工程、および図３１に示すワイヤ１２Ｓを切断する工程は、少なくとも、図３０に示すステージ８５によりワイヤ３０Ｓの下面を固定し、かつ、クランパ８６のワイヤ１２Ｓの上面を固定した状態で実施する。クランパ８６の位置は、ガイド８２との干渉を回避可能な範囲において、出来る限りリード３０Ｓの先端面（導電性部材５０と対向する面）に近い位置に配置することが好ましい。なお、本実施の形態の場合、リード接合工程の全体（すなわち、図２８に示す接続部１２Ｂ１を接合する工程から）が、ステージ８５上にリードフレームＬＦ（図２７参照）が配置され、かつ、リード３０Ｓの一部がクランパ８６により抑えられた状態で実施される。
ワイヤ１２Ｓの接続部１２Ｂ３をリード接合部３０Ｗに接合する工程では、図２８を用いて説明した接続部１２Ｂ１を接合する方法と同様の方法で、接続部１２Ｂ１をリード接合部３０Ｗに熱圧着する。本工程でもウェッジツール８３からワイヤ１２Ｓの接続部１２Ｂ３に超音波を印加する場合もある。本工程では、ステージ８５とクランパ８６とによりリード３０Ｓを挟んだ状態で実施することで、接合強度を安定化させることができる。
図３１に示すワイヤ１２Ｓを切断する工程では、ウェッジツール８３の位置をワイヤ１２Ｓの接続部１２Ｂ３よりも接続部１２Ｂ１から遠くなる方向に移動させた状態でワイヤ１２Ｓを切断している。ボンダ８０を用いる場合には、図３１に示すように、ボンダ８０を移動させる必要がある。一方、図１８に示すボンダ７０と同様の構造のボンダを用いる場合には、図３０に示す接続部１２Ｂ３をリード接合部３０Ｗに接合した後、ボンダを移動させることなく切断することもできる。
なお、図２８～図３１では、導電性部材５０にワイヤ１２Ｓを接合する工程を取り上げて説明したが、本実施の形態では、図２８に示すワイヤ１２Ｇは、図２８に示すボンダ８０を利用して接続されている。ワイヤ１２Ｇを用いたウェッジボンディング方法の場合、図２８に示す工程を省略できるが、図２８～図３１を用いて説明したウェッジボンディング方法と同様なので、重複する説明は省略する。ただし、ワイヤ１２Ｇは、ゲートパッドＧＥに一箇所が接合されていれば良いので、ウェッジボンディング方法に変えて、ボールボンディング方法を利用する場合がある。ボールボンディング方法の場合、ワイヤの先端を熱溶融させてボール部を形成し、ボール部をゲートパッドＧＥに熱圧着することにより接合される。
本実施の形態のように、順ボンド方式でリード接合工程を実施する場合には、図３１に示すように、リード３０Ｓ上でワイヤ１２Ｓを切断する。一方、変形例として後述するように、逆ボンド方式でワイヤ１２Ｓを接合する場合には、ワイヤ１２Ｓを導電性部材５０上で切断することになる。ワイヤ１２Ｓの強度によってはワイヤ１２Ｓを切断する際に印加する荷重により、被接合部に傷が残る場合がある。特に、リボン５１、リボン５２、およびリボン５３の材料であるアルミニウムより硬度が高い銅または銅合金から成るワイヤをワイヤ１２Ｓとして用いる場合、切断時に強い荷重が必要になる。本実施の形態の場合、銅または銅合金から成るリード３０Ｓ上でワイヤ１２Ｓを切断するので、仮に銅または銅合金から成るワイヤ１２Ｓを用いたとしても、被接合部（本実施の形態の場合にはリード３０Ｓ）の損傷を抑制できる。また、導電性部材５０上ではワイヤ１２Ｓの切断は実施されないので導電性部材５０の損傷も防止できる。
＜封止工程＞
次に、図１１に示す封止工程では、図２７に示す、半導体チップ１０、ダイパッド２０の一部、導電性部材３０、複数のリード３０のそれぞれの一部分、および複数のワイヤ１２を絶縁樹脂で封止し、図３２に示す封止体４０を形成する。図３２は、図２７に示す半導体チップおよびワイヤを封止する封止体を形成した状態を示す拡大平面図である。
本工程では、例えば、図示しない成形金型内にリードフレームＬＦを配置した状態で、所謂トランスファモールド方式により封止体４０を形成する。本工程では、図４および図６に示すように、ダイパッド２０の下面２０ｂが露出するように、半導体チップ１０（図６参照）、導電性部材５０（図６参照）およびワイヤ１２（図６参照）を樹脂で封止する。
なお、図示は省略するが、本実施の形態に対する変形例として、ダイパッド２０の下面２０ｂが封止体４０から露出しない場合がある。また、別の変形例としてダイパッド２０の一部分のみが封止体４０から露出し、他の部分が封止体４０に封止されている場合がある。
図３２に示すように、リードフレームＬＦにおいて、複数のリード３０を連結するタイバーＬＦｔは、後述する個片化工程で切断されるので、封止体４０は、タイバーＬＦｔが露出するように形成される。
封止体４０が成形された後、封止体４０に含まれる熱硬化性樹脂の一部が硬化するまで加熱される（仮硬化と呼ぶ）。この仮硬化によりリードフレームＬＦを成形金型から取り出すことが可能になったら、リードフレームＬＦを成形金型から取り出す。そして、加熱炉に搬送してさらに加熱処理（キュアベイク）を行う。これにより、熱硬化性樹脂の残部が硬化して、図３２に示す封止体４０が得られる。
また、封止体４０は、絶縁性の樹脂を主体として構成されるが、例えば、シリカ（二酸化珪素；ＳｉＯ２）粒子などのフィラ粒子を熱硬化性樹脂に混合することで、封止体４０の機能（例えば、反り変形に対する耐性）を向上させることができる。
＜めっき工程＞
次に、図１１に示すめっき工程では、リードフレームＬＦを図示しないめっき溶液に浸し、封止体４０から露出した金属部分（アウタ部）の表面に金属膜（図６に示す金属膜２２および金属膜３２）を形成する。
本工程では、電解めっき法により、樹脂から露出した金属部材の表面に、例えば半田からなる金属膜２２、３２（図６）を形成する。図示は省略するが、電解めっき法では、被めっき加工物であるリードフレームＬＦ（図３２参照）を、めっき液が入っためっき槽内に配置する。このとき、被加工物をめっき槽内のカソードに接続する。例えば、リードフレームＬＦの枠部ＬＦｆ（図３２参照）をカソードと電気的に接続する。そして、このカソードと、同じくめっき槽内に配置されたアノードとの間に例えば直流電圧をかけることによって、リードフレームＬＦの枠部ＬＦｆと接続された金属部材の露出面に金属膜２２、３２を形成する。本実施の形態では所謂、電解めっき法により金属膜２２、３２を形成する。
本実施の形態の金属膜２２、３２は、上記したように、鉛（Ｐｂ）を実質的に含まない、所謂、鉛フリー半田からなり、例えば錫（Ｓｎ）のみ、錫－ビスマス（Ｓｎ－Ｂｉ）、または錫－銅－銀（Ｓｎ－Ｃｕ－Ａｇ）などである。このため、本めっき工程で使用するめっき液は、例えばＳｎ２＋、あるいはＢｉ３＋などの金属塩が含まれる、電解めっき液である。なお、以下の説明では、鉛フリー半田めっきの例としてＳｎ－Ｂｉの合金化金属めっきについて説明するが、ビスマス（Ｂｉ）を銅（Ｃｕ）や銀（Ａｇ）などの金属に置き換える、あるいは、ビスマス（Ｂｉ）だけでなく銅（Ｃｕ）や銀（Ａｇ）を加えた電解めっき液に置き換えることができる。
本実施の形態では、図３２に示すダイパッド２０（図２８参照）が、リード３０を介して枠部ＬＦｆと電気的に接続された状態で、めっき工程を行う。リードフレームＬＦをめっき液に浸した状態で、アノードとカソードの間に電圧をかけると、カソードに接続されたリード３０およびダイパッド２０と、アノードとの間は、めっき液を介して通電する。この時、めっき液中のＳｎ２＋、およびＢｉ３＋が所定の割合でリード３０およびダイパッド２０のうちの封止体４０からの露出面に析出し、図６に示す金属膜２２、３２が形成される。
＜個片化工程＞
次に、図１１に示す個片化工程では、図３３に示すように、半導体装置ＰＫＧ１（図３参照）に相当する組立体ＰＫＧ０をリードフレームＬＦの枠部ＬＦｆおよびタイバーＬＦｔから分離して、個片化する。図３３は、図１１に示す個片化工程で、複数のデバイス形成部のそれぞれを分離した状態を示す拡大平面図である。
本工程では、ダイパッド２０に連結されている枠部ＬＦｆを切断し、枠部ＬＦｆを介して連結された複数のダイパッド２０をそれぞれ分割する。また、本工程では、タイバーＬＦｔを切断し、かつ、複数のリード３０と枠部ＬＦｆとの境界を切断することで、複数のリード３０のそれぞれを分離させる。
タイバーＬＦｔ、枠部ＬＦｆ、およびリード３０の切断方法には、切断治具を被切断箇所に押し付けることによりせん断する、加工方法（プレス加工）を用いることができる。本工程は、めっき工程の後に行うので、本工程で切断されることにより新たに形成された側面は、めっき膜（図６に示す金属膜２２、３２）から露出している。
本工程の後、外観検査、電気的試験など、必要な検査、試験を行い、合格したものが、図３に示す完成品の半導体装置ＰＫＧ１となる。そして、半導体装置ＰＫＧ１は出荷され、あるいは図示しない実装基板に実装される。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態や上記実施の形態内で説明した変形例のみに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。以下では、代表的な変形例について説明する。
＜変形例１＞
まず、変形例１として、図２８～図３１を用いて説明したリード接合工程を、逆ボンド方式で実施する方法について説明する。図３４～図３７は、図２８～図３１に対する変形例を示す拡大断面図である。
本工程では、図３４～図３７に示すボンダ（ウェッジボンダ）９０を用いてリード接合工程を実施する。本実施の形態の場合、図２７に示すように６本のワイヤ１２Ｓがワイヤ１２Ｓに接合される。以下では、６本のワイヤ１２Ｓのうちの１本を代表的に取り上げて説明する。
ボンダ９０は、以下の点を除き、図１５～図２６を用いて説明したボンダ７０と同様な構造を備えている。カッタ９１は、ウェッジツール９３とガイド９２との間に配置されている。また、ボンダ９０のウェッジツール９３の先端面（ワイヤを押圧する面）の面積は、図１５に示すボンダ７０のウェッジツール７３の先端面（リボン５１を押圧する面）の面積よりも小さい。このため、ボンダ９０は全体としてボンダ７０よりも小型になっている。ただし、変形例として、図１５～図２６を用いて説明したボンダ７０、あるいは、図２８～図３１を用いて説明したボンダ８０を用いてリード接合工程を実施することもできる。
以下で説明するように、本変形例は、逆ボンド方式によりワイヤ１２Ｓをリード３０Ｓおよび導電性部材５０に接合する点で、図２８～図３１を用いて説明した実施態様と相違する。本変形の場合、リード３０Ｓのリード接合部３０Ｗに最初にワイヤ１２Ｓを接合するので、図３１を用いて説明した実施態様のようにクランパ８６とボンダ８０のガイド８２との干渉の懸念がない。このため、図３０と図３６を比較して判るように、ワイヤ１２Ｓの部分１２Ｂ３をリード１２Ｓに接合する際に、クランパ８６を、部分１２Ｂ３の近傍に配置することができる。このように、接合箇所の近傍をクランパ８６で抑えることができるので、本変形例の場合、ワイヤ１２Ｓとリード１２Ｓとの接合状態を安定させることができる。以下、本変形例の詳細について説明する。
リード接合工程は、図３４に示すように、ワイヤ１２Ｓの接続部１２Ｂ３をリード３０Ｓのリード接合部３０Ｗに接合する工程を含んでいる。また、リード接合工程は、図３５に示すように、ワイヤ１２Ｓの接続部１２Ｂ３を接合した後、ワイヤ１２Ｓの接続部１２Ｂ２を、リボン５３のリボン接合部５３Ｄに接合する工程を含んでいる。また、図示は省略するが、リード接合工程は、接続部１２Ｂ３を接合する工程の後、かつ、接続部１２Ｂ２を接合する工程の前に、ボンダ９０をリード接合部３０Ｗ上からリボン接合部５３Ｄ上に移動させる工程を含んでいる。また、リード接合工程は、図３６に示すようにワイヤ１２Ｓの接続部１２Ｂ２を接合した後、ワイヤ１２Ｓの接続部１２Ｂ２を、リボン５３のリボン接合部５３Ｅに接合する工程を含んでいる。また、図示は省略するが、リード接合工程は、接続部１２Ｂ２を接合する工程の後、かつ、接続部１２Ｂ１を接合する工程の前に、ボンダ９０をリボン接合部５３Ｄ上からリボン接合部５３Ｅ上に移動させる工程を含んでいる。さらに、リード接合工程は、ワイヤ１２Ｓの接続部１２Ｂ１をリボン接合部５３Ｅに接合した後、図３７に示すように、ワイヤ１２Ｓの部分１２Ｃをカッタ９１により切断し、接続部１２Ｂ１、接続部１２Ｂ２および接続部１２Ｂ３を含むワイヤ１２Ｓをガイド９２から切り離す工程を有している。
本変形例は、接合する順序が異なっている点、およびクランパ８６の位置が異なっている点を除き、ワイヤの接合方法は、図２８～図３０を用いて説明したワイヤボンディング方法と同様なので、重複する説明は省略する。
＜変形例２＞
図３８は、図５に対する変形例を示す拡大平面図である。図３９は図３８のＣ－Ｃ線に沿った拡大断面図である。図３８および図３９に示す半導体装置ＰＫＧ２は、導電性部材５０とリード３０Ｓとを電気的に接続するための導電性部材が、リボン（帯状導電性部材）１４である点で図５に示す半導体装置ＰＫＧ１と相違する。
リボン１４は、帯状の導電性部材であって、例えばアルミニウムから成る。より具体的には、ワイヤ１２の場合、半導体チップのパッドまたはリードとの接合部以外の部分の断面形状が円形状であるが、半導体チップのパッドまたはリードとの接合部の断面形状は楕円形状（または帯状）である。一方、リボン１４の場合は、半導体チップのパッドまたはリードとの接合部だけでなく、半導体チップのパッドまたはリードとの接合部以外の部分についても、その断面形状が帯状である。また、リボン１４の幅（または断面積）は、ワイヤ１２の幅（または断面積）よりも太い（大きい）。図５に示すワイヤ１２をリボン１４に置き換えた場合でも、上記したリード接合工程と同様に製造することができる。リード接合では、リボン接合用のウェッジボンダを使用することになるが、幅の広いリボン１４を接合するため、カッタ、ガイド、およびウェッジツールのそれぞれが図３８に示すＸ方向に幅が広くなっている点を除き、図２８～図３１に示すボンダ８０または図３４～図３７に示すボンダ９０と同様なので重複する説明は省略する。
図５および図６に示すワイヤ１２Ｓを図３８および図９に示すリボン１４に置き換えた場合、以下の点が相違する。
まず、リボン１４はワイヤ１２Ｓと比較して幅が広いので、延在方向を屈曲させることが難しい。このため、リード接合部３０Ｗの位置に対応して屈曲させる必要がある場合にはワイヤ１２が好ましい。
一方、リボン１４はワイヤ１２と比較して幅が広いので、導電性部材５０との接合面積が大きい。接合面積が大きくなることは、オン抵抗を低減させる観点から好ましい。
＜変形例３＞
図４０は、図５に対する他の変形例を示す拡大平面図である。図４１は図４０のＤ－Ｄ線に沿った拡大断面図である。図４０および図４１に示す半導体装置ＰＫＧ３は、Ｙ方向において、互いに離間して配置された導電性部材５０Ａおよび導電性部材５０ＢのそれぞれがソースパッドＳＥに接合されている点で図５に示す半導体装置ＰＫＧ１と相違する。図４１に示すように、導電性部材５０Ａと導電性部材５０Ｂとの間には絶縁膜１３が形成され、ソースパッドＳＥは絶縁膜１３により覆われている。導電性部材５０Ａおよび導電性部材５０Ｂのそれぞれは、リボン５１、リボン５２、およびリボン５３から成る。この点は、図６に示す導電性部材５０と同様である。
図６に示すソースパッドＳＥと封止体４０との剥離を抑制する観点からは、ソースおパッドＳＥの露出面積を低減させることが好ましい。本変形例のように、ワイヤ１２Ｓが接合される部分に選択的に導電性部材５０Ａおよび導電性部材５０Ｂが配置され、導電性部材５０Ａと導電性部材５０Ｂとの間において、ソースパッドＳＥの一部分が絶縁膜１３に覆われている場合、図５に示す半導体装置ＰＫＧ１と比較してソースパッドＳＥの露出面積を低減させることができる点で好ましい。
本変形例の場合、上記したパッド上導電性部材接合工程において、導電性部材５０Ｂの一部であるリボン５１を接合した後、かつ、導電性部材５０Ａの一部であるリボン５１を接合する前に、リボン５１を切断する工程が必要になる。したがって、製造工程の効率化という観点からは、図５に示す半導体装置ＰＫＧ１や図３８に示す半導体装置ＰＫＧ２の製造方法の方が製造工程数を低減できる点で好ましい。
なお、さらなる変形例として、図４に示す半導体装置ＰＫＧ１の構成において、上記した図３８に示す半導体装置ＰＫＧ２と同様に、ワイヤ１２Ｓをリボン１４に置き換える場合もある。
導電性部材５０とリード３０Ｓとを電気的に接続するための導電性部材が、リボン１４である点で図５に示す半導体装置ＰＫＧ１と相違する。
＜変形例４＞
また、図示は省略するが、図５に対する他の変形例として、複数のワイヤ１２Ｓのそれぞれが、三箇所以上で一つの導電性部材５０に接合されている場合がある。この場合、ワイヤ１２Ｓと導電性部材５０の接合面積が増えるので、ワイヤ１２Ｓおよび導電性部材５０を介する導電経路のインピーダンスを低減できる。
＜変形例５＞
また、例えば、上記の通り種々の変形例について説明したが、上記で説明した各変形例同士を組み合わせて適用することができる。また、各変形例の一部分を抽出して組み合わせても良い。
１０ 半導体チップ
１０ｂ 裏面（面、主面、下面）
１０ｓ 側面（面）
１０ｔ 表面（面、主面、上面）
１１ ダイボンド材（接着材）
１２、１２Ｇ、１２Ｓ ワイヤ（金属ワイヤ、導電性部材、金属線）
１２Ｂ１，１２Ｂ２，１２Ｂ３ 接続部（部分、接合部、ステッチ部）
１２Ｌ１，１２Ｌ２ ループ部（延在部）
１３ 絶縁膜（保護膜）
１３Ｈ１，１３Ｈ２，１３Ｈ３，１３Ｈ４ 開口部
１３Ｒ１，１３Ｒ２ 領域
１４，５１，５２，５３ リボン（帯状導電性部材）
２０ ダイパッド（金属板、チップ搭載部、放熱板）
２０ｂ 下面（面、主面、裏面、露出面、実装面）
２０ｓ，２０ｓ１，２０ｓ２ 側面
２０ｔ 上面（面、主面、表面、チップ搭載面）
２１ 基材
２２，３２ 金属膜（めっき膜）
３０，３０Ｄ，３０Ｇ，３０Ｓ リード（端子）
３０ｂ 下面（面）
３０Ｍ インナ部（インナリード部、被封止部）
３０ｓ 側面
３０ｔ 上面（面、ワイヤボンディング面）
３０Ｗ リード接合部（（リードポスト、パッド、ボンディングパッド、接合部）
３０Ｘ アウタ部（アウタリード部、露出部）
３１ 基材
４０ 封止体（樹脂封止体、樹脂体、モールド樹脂）
４０ｂ 下面（実装面）
４０ｓ 側面
４０ｔ 上面
５０，５０Ａ，５０Ｂ 導電性部材（リボン積層体）
５１Ａ，５１Ｂ，５２Ａ，５２Ｂ，５３Ａ，５３Ｂ 部分（接続部）
５１Ｄ，５１Ｅ，５２Ｄ，５２Ｅ，５３Ｄ，５３Ｅ リボン接合部
７０，８０，９０ ボンダ（ウェッジボンダ）
７１，８１，９１ カッタ
７２，８２，９２ ガイド
７３，８３，９３ ウェッジツール
８５ ステージ
８６ クランパ
ＣＨ チャネル形成領域
Ｄ ドレイン
Ｄ１，Ｄ２，Ｄ３，Ｄ５１，Ｄ５２，Ｄ５３ 距離（離間距離）
ＤＥ ドレイン電極（電極）
ＥＰ エピタキシャル層
Ｇ ゲート（ゲート電極）
ＧＥ ゲートパッド（電極、ゲート電極）
ＧＥｔ，ＳＥｔ１，ＳＥｔ２ 接合面（露出面、接合部）
ＧＩ ゲート絶縁膜
ＧＷ 配線（ゲート配線）
ＬＦ リードフレーム
ＬＦｄ デバイス形成部
ＬＦｆ 枠部（フレーム部）
ＬＦｔ タイバー
ＰＫＧ０ 組立体
ＰＫＧ１，ＰＫＧ２，ＰＫＧ３ 半導体装置
Ｑ１ トランジスタ
Ｓ ソース（ソース電極）
ＳＥ，ＳＥ１ ソースパッド（電極、ソース電極パッド）
ＳＥＡ，ＳＥＢ パッド接合部
ＳＥｓ１，ＳＥｓ２ 辺
ＳＲ ソース領域
ＳＷ 配線（ソース配線）
ＴＲ１ トレンチ（開口部、溝）
ＷＨ 半導体基板

Claims (16)

  1. 以下の工程を含む半導体装置の製造方法：
    （ａ）ダイパッド、および前記ダイパッドから離間した第１リードを有するリードフレームを準備する工程、
    ここで、
    前記ダイパッドは、第１面と、前記第１面とは反対側の第２面と、を有し、
    （ｂ）前記（ａ）工程の後、ＭＯＳＦＥＴ、および前記ＭＯＳＦＥＴのソースと電気的に接続されたソースパッドを有する半導体チップを、前記ダイパッドの前記第１面上に搭載する工程；
    （ｃ）前記（ｂ）工程の後、第１ボンダを用いて、第１導電性部材を、断面視において前記第１リードよりも下方に位置する前記ソースパッドに接合する工程；
    （ｄ）前記（ｃ）工程の後、第２ボンダを用いて、第２導電性部材を前記第１導電性部材および前記第１リードに接合する工程；
    （ｅ）前記（ｄ）工程の後、前記半導体チップ、前記第１導電性部材および前記第２導電性部材を樹脂で封止する工程、
    ここで、
    前記第１ボンダは、
    前記第１導電性部材を切断可能なカッタと、
    前記第１導電性部材を供給可能なガイドと、
    前記カッタの隣に位置し、かつ、前記第１導電性部材をプレスすることが可能なウェッジツールと、
    を備え、
    前記（ｃ）工程では、前記第１ボンダの前記ガイドが前記第１ボンダの前記ウェッジツールよりも前記第１リードから遠くに位置するように、前記第１ボンダを配置し、
    前記（ｃ）工程は、
    （ｃ１）前記第１導電性部材の第１部分を前記ソースパッドの第１パッド接合部に接合する工程；
    （ｃ２）前記（ｃ１）工程の後、前記第１導電性部材の第２部分を、前記ソースパッドの前記第１パッド接合部よりも前記第１リードから遠くに位置する前記ソースパッドの第２パッド接合部に接合する工程；
    を有する。
  2. 請求項１において、
    前記第１導電性部材は、前記ソースパッド上に積層された複数のリボンから成り、
    前記（ｃ）工程は、
    （ｃ１）前記第１導電性部材のうちの第１リボンの前記第１部分を前記ソースパッドの前記第１パッド接合部に接合する工程；
    （ｃ２）前記（ｃ１）工程の後、前記第１リボンの前記第２部分を、前記ソースパッドの前記第１パッド接合部よりも前記第１リードから遠くに位置する前記ソースパッドの前記第２パッド接合部に接合する工程；
    （ｃ３）前記（ｃ２）工程の後、前記第１リボンの第３部分を前記カッタにより切断し、前記第１部分および前記第２部分を含む前記第１リボンを前記ガイドから切り離す工程；
    （ｃ４）前記（ｃ３）工程の後、前記第１導電性部材のうちの第２リボンの第４部分を、前記第１リボンの第１リボン接合部に接合する工程；
    （ｃ５）前記（ｃ４）工程の後、前記第２リボンの第５部分を、前記第１リボンの前記第１リボン接合部よりも前記第１リードから遠くに位置する前記第１リボンの第２リボン接合部に接合する工程；
    （ｃ６）前記（ｃ５）工程の後、前記第２リボンの第６部分を前記カッタにより切断し、前記第４部分および前記第５部分を含む前記第２リボンを前記ガイドから切り離す工程；
    を有する、半導体装置の製造方法。
  3. 請求項２において、
    前記（ｃ）工程は、
    （ｃ７）前記（ｃ６）工程の後、前記第１導電性部材のうちの第３リボンの第７部分を、前記第２リボンの第３リボン接合部に接合する工程；
    （ｃ８）前記（ｃ７）工程の後、前記第３リボンの第８部分を、前記第２リボンの前記第３リボン接合部よりも前記第１リードから遠くに位置する前記第２リボンの第４リボン接合部に接合する工程；
    （ｃ９）前記（ｃ８）工程の後、前記第３リボンの第９部分を前記カッタにより切断し、前記第７部分および前記第８部分を含む前記第３リボンを前記ガイドから切り離す工程；
    を更に有する、半導体装置の製造方法。
  4. 請求項２において、
    前記（ｃ６）工程において、前記第２リボンの前記第４部分と前記第５部分との離間距離は、前記第１リボンの前記第１部分と前記第２部分との離間距離より長い、半導体装置の製造方法。
  5. 請求項３において、
    前記（ｃ６）工程において、前記第２リボンの前記第４部分と前記第５部分との離間距離は、前記第１リボンの前記第１部分と前記第２部分との離間距離より長く、
    前記（ｃ９）工程において、前記第３リボンの前記第７部分と前記第８部分との離間距離は、前記第２リボンの前記第４部分と前記第５部分との離間距離より長い、半導体装置の製造方法。
  6. 請求項２において、
    前記（ｃ４）工程では、前記第１リボンの前記第１リボン接合部は、前記第１リボンの前記第１部分よりも前記第１リードに近い位置に配置されている、半導体装置の製造方法。
  7. 請求項６において、
    前記（ｃ６）工程では、前記第１リボンの前記第２リボン接合部は、前記第１リボンの前記第２部分よりも前記第１リードから遠い位置に配置されている、半導体装置の製造方法。
  8. 請求項１において、
    前記（ｄ）工程では、前記第２ボンダを用いて、第２導電性部材を前記第１導電性部材と接合した後、前記第２導電性部材を前記第１リードに接合する、半導体装置の製造方法。
  9. 請求項８において、
    前記第２導電性部材は、銅または銅合金から成るワイヤである、半導体装置の製造方法。
  10. 請求項１において、
    前記（ｄ）工程では、前記第２ボンダを用いて、第２導電性部材を前記ソースリードと接合した後、前記第２導電性部材を前記第１導電性部材に接合する、半導体装置の製造方法。
  11. 請求項１において、
    前記（ｄ）工程は、
    （ｄ１）前記第２導電性部材の第１接続部を前記第１導電性部材の一部分に接合する工程；
    （ｄ２）前記（ｄ１）工程の後、前記第２導電性部材の第２接続部を、前記第１導電性部材の前記一部分とは異なる他の部分に接合する工程；
    を含み、
    前記ソースパッドは例えば、前記第１接続部および前記第２接続部の配列方向に交差する第１方向に沿って延びた第１辺、および第１辺の反対に位置し、前記第１方向に延びた第２辺を有し、
    前記第１接続部から前記第１辺までの第１距離は、前記第１接続部と前記第２接続部との第２距離よりも短く、かつ、前記第２接続部から前記第２辺までの第３距離は、前記第２距離よりも短い、半導体装置の製造方法。
  12. 請求項１において、
    前記リードフレームは、さらに、前記ダイパッドを支持し、かつ、断面視において前記ダイパッドが前記第１リードよりも下方に位置するように折り曲げ加工が施された第２リードを有している、半導体装置の製造方法。
  13. 請求項１において、
    前記（ｅ）工程を施すことにより形成される封止体は、上面と、前記上面とは反対側の下面と、前記上面と前記下面との間に位置する側面と、を有し、
    前記（ｅ）工程では、前記第１リードが前記封止体の前記側面から露出し、かつ、前記ダイパッドの前記第２面が前記封止体の下面から露出するように、前記半導体チップ、前記第１導電性部材および前記第２導電性部材を前記樹脂で封止する、半導体装置の製造方法。
  14. 第１面、および前記第１面とは反対側の第２面を有するダイパッドと、
    前記ダイパッドから離間した第１リードと、
    表面、前記表面とは反対側の裏面、ＭＯＳＦＥＴ、および前記表面に形成され、かつ、前記ＭＯＳＦＥＴのソースと電気的に接続されたソースパッドを有し、前記裏面が前記ダイパッドと対向するように前記ダイパッドの前記第１面上に搭載された半導体チップと、
    前記半導体チップの前記ソースパッドに接合された第１導電性部材と、
    前記第１導電性部材および前記第１リードのそれぞれに接合された第２導電性部材と、
    前記半導体チップ、前記第１導電性部材および前記第２導電性部材を封止する封止体と、
    を含み、
    断面視において、前記半導体チップの前記ソースパッドは、前記第１リードよりも下方に位置しており、
    前記半導体チップの前記ソースパッドは、前記第１導電性部材および前記第２導電性部材を介して、前記第１リードと電気的に接続されている、半導体装置。
  15. 請求項１４において、
    前記第１導電性部材は、前記ソースパッド上に積層された複数のリボンから成り、
    前記半導体チップの前記ソースパッドに、前記複数のリボンのうちの第１リボンが接合されており、
    前記複数のリボンのうち、前記第１リボン上に位置する第２リボンに、前記第２導電性部材が接合されている、半導体装置。
  16. 請求項１４において、
    前記第２導電性部材は、前記第１導電性部材の一部分に接合された第１接続部と、前記第１導電性部材の前記一部分とは異なる他の部分に接合された第２接続部と、を有する、半導体装置。
JP2022104785A 2022-06-29 2022-06-29 半導体装置の製造方法および半導体装置 Pending JP2024004896A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022104785A JP2024004896A (ja) 2022-06-29 2022-06-29 半導体装置の製造方法および半導体装置
US18/307,394 US20240006275A1 (en) 2022-06-29 2023-04-26 Method of manufacturing semiconductor device and semiconductor device
CN202310607618.3A CN117316781A (zh) 2022-06-29 2023-05-26 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022104785A JP2024004896A (ja) 2022-06-29 2022-06-29 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2024004896A true JP2024004896A (ja) 2024-01-17

Family

ID=89296010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022104785A Pending JP2024004896A (ja) 2022-06-29 2022-06-29 半導体装置の製造方法および半導体装置

Country Status (3)

Country Link
US (1) US20240006275A1 (ja)
JP (1) JP2024004896A (ja)
CN (1) CN117316781A (ja)

Also Published As

Publication number Publication date
US20240006275A1 (en) 2024-01-04
CN117316781A (zh) 2023-12-29

Similar Documents

Publication Publication Date Title
US7256501B2 (en) Semiconductor device and manufacturing method of the same
US9355941B2 (en) Semiconductor device with step portion having shear surfaces
US9024423B2 (en) Semiconductor device for a DC-DC converter
US9922905B2 (en) Semiconductor device
US20150206830A1 (en) Method Of Manufacturing Semiconductor Device And The Semiconductor Device
TW200522328A (en) Semiconductor device and manufacturing method thereof
JPWO2011121756A1 (ja) 半導体装置およびその製造方法
US20180040487A1 (en) Manufacturing method of semiconductor device and semiconductor device
US10504869B2 (en) Semiconductor device
US10777490B2 (en) Semiconductor device and method of manufacturing the same
JP2017117840A (ja) 半導体装置
US10910337B2 (en) Semiconductor device
CN102646610B (zh) 半导体器件、用于制造半导体器件的方法以及电源装置
JP2024004896A (ja) 半導体装置の製造方法および半導体装置
US10236244B2 (en) Semiconductor device and production method therefor
JP2014053406A (ja) 半導体装置およびその製造方法
JP2012033808A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220706