JP2012033808A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2012033808A
JP2012033808A JP2010173561A JP2010173561A JP2012033808A JP 2012033808 A JP2012033808 A JP 2012033808A JP 2010173561 A JP2010173561 A JP 2010173561A JP 2010173561 A JP2010173561 A JP 2010173561A JP 2012033808 A JP2012033808 A JP 2012033808A
Authority
JP
Japan
Prior art keywords
bonding
bonding leads
leads
lead group
wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010173561A
Other languages
English (en)
Inventor
Masako Hasebe
雅子 長谷部
Takashi Miwa
孝志 三輪
Yasuki Tsutsumi
安己 堤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010173561A priority Critical patent/JP2012033808A/ja
Publication of JP2012033808A publication Critical patent/JP2012033808A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】ボンディングリードの配置効率を向上させる。
【解決手段】配線基板１０の第１辺１０ｃに沿って配置される複数のボンディングリード１１は、第１ボンディングリード群に配置される複数のボンディングリード１１ａと、第１ボンディングリード群と第１辺１０ｃの間の第２ボンディングリード群に配置される複数のボンディングリード１１ｂを含んでいる。ここで、ボンディングリード１１ｂの数はボンディングリード１１ａよりも多い。また、第１ボンディングリード群において、隣り合うボンディングリード１１ａの間には、ボンディングリード１１ｂに接続される複数の上面側配線１３ａｂが配置されている。これにより、ボンディングリード１１を半導体チップの第１主辺２０ｃに対して斜めに配置してもボンディングリード１１の配置効率を向上させることができる。
【選択図】図７

Description

本発明は半導体装置の技術に関し、特に配線基板の一方の面に半導体チップを搭載し、半導体チップの複数の電極パッドと配線基板の複数のボンディングリードを、複数のワイヤを介して電気的に接続する半導体装置に適用して有効な技術に関する。
半導体装置のパッケージ態様として、ＢＧＡ（Ball Grid Allay）、あるいはＬＧＡ（Land Grid Allay）など、配線基板の下面（裏面）に複数の電極を行列状に配置した、エリアアレイ型の半導体装置がある。
例えば、特開２００７−１０３４２３号公報（特許文献１）には、配線基板（インタポーザ基板）の上面に、複数のボンディングリード（電極パッド）を複数列で配置したＢＧＡ型の半導体装置が記載されている。また、特許文献１には、複数のボンディングリードの配列パターンとして、ボンディングリードを複数列で配置し、１列目のボンディングリードと、２列目のボンディングリードが交互に配置される、所謂、千鳥状の配列パターンが記載されている。
特開２００７−１０３４２３号公報
半導体チップを配線基板上に搭載する半導体装置は、この配線基板の裏面において複数のランドを行列状に配置することにより、配線基板の裏面のスペースを有効活用することができるので、半導体装置を小型化できるというメリットがある。
半導体チップと配線基板を複数のワイヤにより接続する場合には、配線基板のチップ搭載面側のチップ搭載領域の周囲にワイヤを接合するためのボンディングリードを複数形成する。近年の半導体装置の高機能化に伴い、配線基板に形成するボンディングリードの数は、増加傾向にある。一方、半導体装置を搭載する電子機器の小型化に伴い、半導体装置の小型化の要求もある。このため、配線基板のチップ搭載領域周辺のスペースに、複数のボンディングリードおよびこれに接続される複数の配線を効率的に配置する技術が必要となる。前記特許文献１のように、複数のボンディングリードを複数列に亘って配列すると、一列で配置する場合と比較してボンディングリードの配列ラインの長さを短くすることができる。また、ボンディングリードの配列パターンを千鳥状とすることにより、ボンディングリードに接続される配線の配置スペースを確保することができる。
ところが、本願発明者がチップ搭載領域の周囲に、複数列に亘ってボンディングリードを配置する技術について検討を行った結果、以下の課題が判明した。すなわち、ボンディングリードの配列方向に対して斜めにワイヤを延在させる場合、単に、千鳥状に配列すると、外周側に配置されるボンディングリード群の長さが、内周側に配置されるボンディングリード群の長さよりも長くなる。この結果、配線基板のボンディングリード形成面における、ボンディングリードの配置効率が低下してしまう。
本発明は、上記課題に鑑みてなされたものであり、その目的は、ボンディングリードの配置効率を向上させることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、本発明の一つの実施の形態における半導体装置は、第１辺を有する上面、前記上面において前記第１辺に沿って形成された複数のボンディングリード、前記上面において前記複数のボンディングリードに接続される複数の上面側配線、前記上面とは反対側の下面、前記下面に形成された複数のバンプランド、および前記下面に形成され前記複数のボンディングリードと前記複数のバンプランドをそれぞれ接続する複数の下面側配線を有する配線基板を有している。また、前記第１辺に沿って配置される第１主辺を有する表面、前記表面において前記第１主辺に沿って形成された複数の電極パッド、および前記表面とは反対側の裏面を有し、前記配線基板の前記上面に搭載された半導体チップを有している。また、前記複数の電極パッドと前記複数のボンディングリードとをそれぞれ電気的に接続し、かつ、前記第１主辺と直交しない角度で交差するように延在する複数のワイヤを有している。また、前記半導体チップ、および前記複数のワイヤを封止する封止体を有している。また、前記複数のボンディングリードそれぞれの平面形状は、前記ボンディングリードに接続される前記ワイヤの延在方向に沿って延在する辺を有する矩形を成す。また、前記複数のボンディングリードは、前記第１辺に沿って配列される第１ボンディングリード群に配置される複数の第１ボンディングリードと、前記第１辺に沿って、前記第１辺と前記第１ボンディングリード群の間に配列される第２ボンディングリード群に配置される複数の第２ボンディングリードとを有する。また、前記複数の第２ボンディングリードは、前記複数の第１ボンディングリードよりも多く配置されている。また、前記複数の上面側配線は、前記複数の第１ボンディングリードと接続される複数の第１上面側配線と、前記複数の第２ボンディングリードと接続される複数の第２上面側配線とを有している。また、前記第１ボンディングリード群において、隣り合う前記第１ボンディングリード間には、複数の前記第２上面側配線が配置されるものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
すなわち、ボンディングリードの配置効率を向上させることができる。
本発明の一実施の形態である半導体装置の表面側の内部構造を示す平面図である。 図１に示す半導体装置の裏面側の構造を示す平面図である。 図１のＡ−Ａ線に沿った断面図である。 図３のＢ部の拡大断面図である。 図１に示す半導体チップの第１主辺と配線基板の第１辺周辺を示す拡大平面図である。 図５のＣ部の拡大平面図である。 図６に示す半導体チップおよびワイヤを取り除いた状態を示す拡大平面図である。 図５に示す複数のボンディングリード群およびその一部を拡大した平面図を模式的に示す説明図である。 本発明の一実施の形態である半導体装置の製造方法の基板準備工程で準備する配線基板の全体構造を示す平面図である。 図９のＤ部の拡大平面図である。 図１０のＥ−Ｅ線に沿った拡大断面図である。 図１０に示すマトリクス基板の一つのデバイス領域上に半導体チップを搭載した状態を示す拡大平面図である。 図１２のＦ−Ｆ線に沿った拡大断面図である。 図１２に示す半導体チップと配線基板を、ワイヤボンディングにより電気的に接続した状態を示す拡大平面図である。 図１３に示す半導体チップと配線基板を、ワイヤボンディングにより電気的に接続した状態を示す拡大断面図である。 図１４に示す配線基板を成形金型でクランプし、キャビティ内に封止用樹脂を供給した状態を示す拡大断面図である。 図１６に示す成形金型から封止樹脂が形成された配線基板を取り出した状態を示す平面図である。 一括封止体を形成した配線基板の裏面に、半導体装置の外部電極（外部接続端子）となる複数の半田ボールを形成（接合）した状態を示す拡大断面図である。 図１８に示す配線基板をダイシングブレードで切断した状態を示す拡大断面図である。 図６に対する比較例の半導体装置を示す拡大平面図である。
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
本実施の形態では半導体装置の一例として、配線基板（インタポーザ基板）の上面に一つの半導体チップを搭載し、下面側には、それぞれ半田ボールと接続される複数のランドが行列状に配置されたＢＧＡ型の半導体装置を取り上げて説明する。
＜半導体装置の構造概要＞
図１は、本発明の一実施の形態である半導体装置の表面側の内部構造を示す平面図、図２は、図１に示す半導体装置の裏面側の構造を示す平面図、図３は、図１のＡ−Ａ線に沿った断面図である。また、図４は、図３のＢ部の拡大断面図である。なお、図１では、図３に示す封止樹脂３を取り除いた状態を示している。
図１〜図４に示すＢＧＡ（半導体装置）１は、配線基板１０と、配線基板１０の上面１０ａに搭載された半導体チップ２０と、半導体チップ２０と配線基板１０を電気的に接続する複数のワイヤ２と、半導体チップ２０および複数のワイヤ２を封止する封止樹脂（封止体）３を有している。
配線基板１０は、図１に示す上面１０ａ、および上面１０ａの反対側に位置する図２に示す下面１０ｂを有している。図１に示す上面１０ａおよび図２に示す下面１０ｂは、平面形状が四辺形から成り、第１辺１０ｃ、第１辺１０ｃと交差する第２辺１０ｄ、第１辺１０ｃと対向する第３辺１０ｅおよび第２辺１０ｄと対向する第４辺１０ｆを備えている。本実施の形態では、上面１０ａおよび下面１０ｂは四角形の平面形状を成し、例えば、第１辺１０ｃ、第２辺１０ｄ、第３辺１０ｅおよび第４辺１０ｆの長さは、それぞれ８ｍｍとなっている。
また、上面１０ａ（本実施の形態では上面１０ａの中央部）には、チップ搭載領域が配置され、チップ搭載領域上には、接着材（ダイボンド材）を介して半導体チップ２０が搭載されている。また、チップ搭載領域の周囲（半導体チップ２０の周囲）には、上面１０ａの各辺に沿って、それぞれ複数のボンディングリード１１が配置されている。複数のボンディングリード１１と、半導体チップ２０の表面２０ａに形成された複数のパッド（電極パッド、ボンディングパッド、チップ電極）２１は、複数のワイヤ２を介して、それぞれ電気的に接続されている。これら複数のボンディングリード１１の形状や配置レイアウトについては、後で詳細に説明する。
一方、図２に示すように配線基板１０の下面１０ｂの平面形状は四辺形から成る。本実施の形態では、例えば、図１に示す上面１０ａと等しい、各辺の長さがそれぞれ８ｍｍの四角形となっている。下面１０ｂには、複数のランド１４（図３参照）およびランド１４に接続される複数の半田ボール（バンプ電極）１２が配置されている。これら複数のランド１４（図３参照）および各ランド１４に接続される半田ボール１２は、図２に示すように下面１０ｂにおいて、行列状（マトリクス状、グリッド状、アレイ状）に配置されている。これら複数の半田ボール１２は、図４に示すように、配線基板１０に形成された複数のランド１４、複数の配線１３、複数のボンディングリード１１、および複数のワイヤ２を介して、半導体チップ２０の複数のパッド２１と、それぞれ電気的に接続されている。半田ボール１２は、ＢＧＡ１を実装基板（図示は省略）に実装する際の外部端子となる電極である。ＢＧＡ１のようなエリアアレイ型の半導体装置は、外部端子である半田ボール１２を配線基板１０の下面１０ｂ側に行列状に配置することにより、下面１０ｂ側を外部端子の配置スペースとして有効に活用することができる。このため、例えば、ＱＦＰ（Quad Flat Package）やＱＦＮ（Quad Flat Non-leaded Package）など、半導体チップを搭載する基材としてリードフレームを用いた半導体装置と比較して、小さい平面寸法で外部端子の数を増やす事ができる点で有利である。例えば、本実施の形態では、下面１０ｂには、２７４個の半田ボール１２が搭載されている。
なお、図２では、半田ボール１２の配置例として、最外周側から第２列目に配置される半田ボール１２と第３列目に配置される半田ボール１２との間の隙間が他の列の隙間よりも広くなっている例を示している。これは、各半田ボール１２に接続される配線の引き回しスペースを確保するためである。ただし、半田ボール１２のレイアウトは、図２に示す態様に限定されず、例えば、全ての半田ボール１２を等間隔で配置することもできる。
次に、配線基板１０の構造について説明する。図４に示すように、本実施の形態の配線基板１０は、例えばビルドアップ工法によって製造された４層の配線層（上面配線層、下面配線層および２層の中間配線層（内層配線層））を有する多層配線基板である。各配線層間に配置される絶縁層（コア層）１６は、例えば、ガラス繊維または炭素繊維に樹脂を含浸させたプリプレグによって構成されている。本実施の形態では、絶縁層１６は、コア層となる絶縁層１６ａおよび絶縁層１６ａの上面および下面にそれぞれ積層される絶縁層１６ｂを有している。また、配線基板１０のボンディングリード１１と半田ボール１２は配線基板１０に形成された配線１３を介して接続されている。詳しくは、配線基板１０の上面１０ａ（具体的には、絶縁層１６ａの上面側に配置される絶縁層１６ｂの上面）には、ボンディングリード１１に接続される上面側配線（外層配線）１３ａが形成されている。一方、下面１０ｂ（具体的には、絶縁層１６ａの下面側に配置される絶縁層１６ｂの下面）には、ランド１４に接続される下面側配線（外層配線）１３ｂが形成されている。また、配線基板１０には、上面１０ａまたは下面１０ｂのうちの一方の面側から他方の面側に向かってビア（ビアホール、層間連絡路）１５が形成され、ビア１５の内部には、ビア配線１３ｃが形成されている。そして、上面側配線１３ａと下面側配線１３ｂは、ビア配線１３ｃを介して電気的に接続されている。本実施の形態では、４層の配線層を有しているので、中間配線層には、それぞれ中間層配線（内層配線）１３ｄが形成され、各配線層の配線１３は、層間導電路であるビア配線１３ｃを介して電気的に接続されている。ボンディングリード１１、配線１３およびランド１４は、例えば銅（Ｃｕ）を主体とする導電膜によって構成されている。なお、本実施の形態では、４層の配線層を有する配線基板１０について説明したが、配線層数はこれに限定されない。例えば、上面１０ａと下面１０ｂにそれぞれ配線層を有する２層構造の配線基板に適用することができる。また、例えば、中間配線層をさらに追加して４層構造以上の配線基板に適用することもできる。
また、配線基板１０の上面１０ａ、下面１０ｂには、それぞれ絶縁膜（ソルダレジスト膜、保護膜）１７が形成され、上面１０ａ、下面１０ｂは絶縁膜１７により覆われている。配線基板１０の上面１０ａを覆う絶縁膜（ソルダレジスト膜）１７ａには、ボンディングリード１１と重なる位置に、開口部が形成され、ボンディングリード１１は、この開口部において、絶縁膜１７ａから露出している。また、配線基板１０の下面１０ｂを覆う絶縁膜（ソルダレジスト膜）１７ｂには、ランド１４と重なる位置に、開口部が形成され、ランド１４は、この開口部において、絶縁膜１７ｂから露出している。なお、本実施の形態では、図１に示すように、絶縁膜１７ａには、複数のボンディングリードを一括して露出させる開口部を形成している。このため、絶縁膜１７ａの開口部においては、複数のボンディングリード１１とともに、このボンディングリードに接続される配線（図４に示す上面側配線１３ａおよび給電線１３ｅ）の一部が絶縁膜１７ａから露出している。
次に、半導体チップ２０について説明する。配線基板１０の上面１０ａ側に搭載される半導体チップ２０は、図１に示す表面（上面）２０ａ、および表面２０ａの反対側に位置する裏面（下面）２０ｂ（図３参照）を有している。図１に示す表面２０ａおよび図３に示す裏面２０ｂは、平面形状が四辺形から成り、第１主辺２０ｃ、第１主辺２０ｃと交差する第２主辺２０ｄ、第１主辺２０ｃと対向する第３主辺２０ｅおよび第２主辺２０ｄと対向する第４主辺２０ｆを備えている。本実施の形態では、表面２０ａおよび裏面２０ｂは四角形の平面形状を成し、例えば、第１主辺２０ｃ、第２主辺２０ｄ、第３主辺２０ｅおよび第４主辺２０ｆの長さは、それぞれ６ｍｍとなっている。また、表面２０ａには、表面２０ａの各主辺（各辺）に沿って、それぞれ複数のパッド２１が配置されている。
図示は省略するが、半導体チップ２０の表面２０ａ側（詳しくは、半導体チップ２０の基材（半導体基板）の上面に設けられた半導体素子形成領域）には、複数の半導体素子（回路素子）が形成されており、複数のパッド２１は、半導体チップ２０の内部（詳しくは、表面２０ａと図示しない半導体素子形成領域の間）に配置される配線層に形成された配線（チップ配線；図示は省略）を介して、この半導体素子と電気的に接続されている。半導体チップ２０（詳しくは、半導体チップ２０の基材）は、例えばシリコン（Ｓｉ）から成る。また、表面２０ａには、半導体チップ２０の基材および配線を覆う絶縁膜（パッシベーション膜）が形成されており、複数のパッド２１のそれぞれの表面は、この絶縁膜に形成された開口部において、絶縁膜から露出している。また、このパッド２１は金属からなり、本実施の形態では、例えばアルミニウム（Ａｌ）からなる。さらに、このパッド２１の表面には、めっき膜が形成されており、本実施の形態では、例えばニッケル（Ｎｉ）膜を介して、金（Ａｕ）膜が形成された多層構造である。パッド２１の表面をニッケル膜で覆うことにより、パッド２１の腐食（汚染）を抑制することができる。
また、図３に示すように、半導体チップ２０は、配線基板１０の上面１０ａ上に、裏面２０ｂと上面１０ａとを対向させた状態で、接着材（ダイボンド材）４を介して接着固定されている。すなわち、所謂、フェイスアップ実装方式で搭載されている。また、図１に示すように、平面視において、半導体チップ２０の各主辺が、配線基板１０の各辺に沿って配置されるように固定されている。すなわち、半導体チップ２０の第１主辺２０ｃ、第２主辺２０ｄ、第３主辺２０ｅおよび第４主辺２０ｆは、それぞれ配線基板１０の第１辺１０ｃ、第２辺１０ｄ、第３辺１０ｅおよび第４辺１０ｆに沿って配置されている。
次に、ワイヤ２について説明する。図１に示すように、半導体チップ２０の複数のパッド２１と配線基板１０の複数のボンディングリード１１は、複数のワイヤ２を介してそれぞれ電気的に接続されている。詳しくは、半導体チップ２０の第１主辺２０ｃに沿って配置される複数のパッド２１は、第１主辺２０ｃと対向する配線基板１０の第１辺１０ｃに沿って配置される複数のボンディングリード１１と接続される。また、半導体チップ２０の第２主辺２０ｄに沿って配置される複数のパッド２１は、第２主辺２０ｄと対向する配線基板１０の第２辺１０ｄに沿って配置される複数のボンディングリード１１と接続される。また、半導体チップ２０の第３主辺２０ｅに沿って配置される複数のパッド２１は、第３主辺２０ｅと対向する配線基板１０の第３辺１０ｅに沿って配置される複数のボンディングリード１１と接続される。また、半導体チップ２０の第４主辺２０ｆに沿って配置される複数のパッド２１は、第４主辺２０ｆと対向する配線基板１０の第４辺１０ｆに沿って配置される複数のボンディングリード１１と接続される。つまり、半導体チップ２０の複数のパッド２１は、配線基板１０の対向辺に沿って配置される複数のボンディングリード１１とそれぞれ接続されている。
複数のワイヤ２は、例えば、金（Ａｕ）から成り、ワイヤ２の一部（例えば一方の端部）がパッド２１に接合され、他部（例えば他方の端部）がボンディングリード１１のボンディング領域に接合されている。本実施の形態のワイヤボンディング方式は、パッド２１との接合部を第１ボンド側、ボンディングリード１１との接合部を第２ボンド側とする、所謂、正ボンディング方式となっている。このため、図４に示すように、第１ボンド側となるパッド２１との接合部には、ワイヤ２の先端に、ワイヤの線形部よりも幅広に形成された幅広部２ｓが形成され、この幅広部２ｓがパッド２１の表面と接合している。また、第２ボンド側であるボンディングリード１１のボンディング領域は、パッド２１の表面よりも低い位置に配置されている。そして、ワイヤ２のループ形状は、パッド２１との接合部からボンディングリード１１に向かって延びる軌道において、一旦、パッド２１の表面よりも高い位置まで持ち上げられた後、ボンディングリード１１の高さまで徐々に引き下げられた形状を成す。このため、ボンディングリード１１との接合部周辺において、ワイヤ２とボンディングリード１１の表面が成す角度は、パッド２１との接合部周辺において、ワイヤ２とパッド２１の表面が成す角度よりも鋭角になっている。つまり、正ボンディング方式により接合される本実施の形態のワイヤ２は、第２ボンド側となるボンディングリード１１との接合部周辺において、ワイヤ２がボンディングリード１１の上面に沿って延在する領域を有している。
また、図３に示すように、配線基板１０の上面１０ａ上には、封止樹脂（封止体）３が形成されている。封止樹脂３は、例えば、エポキシ系の樹脂にシリカなどのフィラを添加して成り、半導体チップ２０および複数のワイヤ２を樹脂封止することによりこれらを保護している。このように半導体チップ２０およびワイヤ２を封止樹脂３で封止することにより、例えば、ワイヤ２同士の接触を防止ないしは抑制することができる。
＜ボンディングリード周辺の詳細＞
次に、図１に示す複数のボンディングリード１１周辺の詳細について説明する。図５は、図１に示す半導体チップの第１主辺と配線基板の第１辺周辺を示す拡大平面図である。また、図６は、図５のＣ部の拡大平面図、図７は、図６に示す半導体チップおよびワイヤを取り除いた状態を示す拡大平面図である。また、図８は、図５に示す複数のボンディングリード群およびその一部を拡大した平面図を模式的に示す説明図である。また、図２０は、図６に対する比較例の半導体装置を示す拡大平面図である。なお、本実施の形態では、図１に示す配線基板１０の第１辺１０ｃ、第２辺１０ｄ、第３辺１０ｅ、および第４辺１０ｆの各辺について、それぞれボンディングリード１１を複数列で配置し、第１辺１０ｃ周辺と同様の構造を適用している。図５では、これらの各辺の詳細を説明する代表例として、第１辺１０ｃ周辺について説明し、第２辺１０ｄ、第３辺１０ｅ、および第４辺１０ｆについては重複する説明を省略する。
図５および図６に示すように、半導体チップ２０の第１主辺２０ｃに沿って配置される複数のパッド２１は、配線基板１０の第１辺１０ｃに沿って配置される複数のボンディングリード１１と接続されている。複数のボンディングリード１１の配置ピッチ（ボンディングリード１１間の距離）は、複数のパッド２１の配置ピッチ（パッド２１間の距離）よりも広くなっている。このように、配線基板１０に形成される導体パターン（例えばボンディングリード１１）の配置ピッチを広くすることにより、配線基板１０を容易に製造することができる。また、隣り合うワイヤ２同士の短絡を回避する観点からも、ボンディングリード１１の配置ピッチは広くすることが好ましい。
このように、複数のボンディングリード１１の配置ピッチを広げるためには、複数のパッド２１と複数のボンディングリード１１を接続する複数のワイヤ２は、複数のパッド２１や複数のボンディングリード１１の配列方向に対して斜めに延在させることとなる。つまり、ワイヤ２は、図５に示すように、半導体チップ２０の第１主辺２０ｃと直交しない角度で交差するように、パッド２１からボンディングリード１１に向かって延びている。また、ワイヤ２の延在方向と、第１主辺２０ｃの成す角度は、第１主辺の中心付近で最も９０度に近く、第１主辺の両端に近づく程、鋭角になっている。言い換えれば、複数のワイヤ２は、複数のパッド２１から複数のボンディングリード１１に向かって放射状に延在している。
また、図５に示すように、複数のワイヤ２を放射状に延在させる場合、ワイヤ２に接続されるボンディングリード１１のそれぞれは、接続されるワイヤ２の延在方向に沿って、第１主辺２０ｃ（言い換えれば第１辺１０ｃ）に対して斜めに配置されていることが好ましい。ボンディングリード１１の向きとワイヤ２の延在方向を揃えることで、一つのワイヤ２が複数のボンディングリード１１に接触することにより発生する短絡などの信頼性低下原因を防止ないしは抑制することができる。このため、本実施の形態では、複数のボンディングリード１１のそれぞれが、接続されるワイヤ２の延在方向に沿うように配置されている。具体的には、図６に示すように、各ボンディングリード１１は、平面形状が矩形（四辺形）を成すように形成されている。そして、ボンディングリード１１の四辺のうち、対向する２辺は、ワイヤ２の延在方向に沿うように配置されている。さらに詳しくは、図６に示すように、各ボンディングリード１１の平面形状は長方形を成す。そして、各ボンディングリード１１の対向する長辺がワイヤ２の延在方向に沿って延在するように配置されている。
また、一列で配置する複数のボンディングリード１１の配置ピッチを広げると、ボンディングリード１１を配置する領域（ボンディングリード群）が長くなってしまうので、ボンディングリード１１を複数列（本実施の形態では、例えば２列）で配置している。言い換えると、複数のボンディングリード１１には、第１辺１０ｃに沿って配列される第１ボンディングリード群に配置される複数のボンディングリード１１ａと、第１辺１０ｃに沿って配列される、第１辺１０ｃと第１ボンディングリード群の間に配列される第２ボンディングリード群に配置される複数のボンディングリード１１ｂを含んでいる。このように、ボンディングリード１１を複数列で配置することにより、第１、第２ボンディングリード群それぞれの長さを短くすることができる。例えば、本実施の形態では、第１ボンディングリード群の長さ（第１辺１０ｃに沿って配置される複数のボンディングリード１１ａのうち、両端に配置されるボンディングリード１１ａ間の距離）が約６．５ｍｍ、第２ボンディングリード群の長さ（第１辺１０ｃに沿って配置される複数のボンディングリード１１ｂのうち、両端に配置されるボンディングリード１１ｂ間の距離）が約７ｍｍとなっている。なお、本実施の形態では、半導体チップ２０の第１主辺２０ｃに沿って配置される複数のパッド２１は、一列で配置されている。しかし、パッド２１の配置態様はこれに限定されず、例えば、パッド２１を複数列（例えば２列）で配置することもできる。パッド２１を第１主辺２０ｃに沿って複数列で配置すると、第１主辺２０ｃに沿って配置されるパッド２１の数をさらに増加させることができる。
ところで、前記したように複数のボンディングリード１１のそれぞれは、図４に示すように、配線基板１０の配線１３を介して、下面１０ｂに形成されたランド１４に接続される。このため、配線基板１０の上面１０ａでは、各ボンディングリード１１に接続された上面側配線１３ａを引き回すスペースが必要となる。また、詳細は後述するが、本実施の形態では、複数のボンディングリード１１および上面側配線１３ａは、電解めっき法により形成された電解めっき層となっている。このため、各ボンディングリード１１には、それぞれ、電解めっき層を形成するための給電線１３ｅが接続され、配線基板１０の上面１０ａには、給電線１３ｅを引き回すスペースが必要となる。また、ボンディングリード１１や配線１３（給電線１３ｅを含む）などの導体パターン相互の電気的影響を低減する観点から、各導体パターンは、離間して配置する必要がある。例えば、本実施の形態では、図８に示す各ボンディングリード１１の幅（短辺の長さ）Ｗが、０．０７ｍｍ、配線１３（給電線１３ｅを含む）の幅Ｌが０．０３ｍｍであるのに対し、隣り合う導体パターン間の隙間（間隔）Ｓを０．０３ｍｍ以上としている。したがって、複数のボンディングリード１１の配置効率を向上させるためには、各ボンディングリード１１に接続される上面側配線１３ａおよび給電線１３ｅの配置効率を考慮する必要がある。言い換えれば、ボンディングリード１１、上面側配線１３ａ、および給電線１３ｅからなる導体パターンの配置間隔を略一様にすることで、ボンディングリード１１の配置効率を向上させることができる。
ここで、複数のボンディングリード１１を複数列で配置する場合に、各ボンディングリード１１とこれに接続される配線の配置効率を向上させる方法として、図２０に示す比較例の半導体装置１００のように、第１ボンディングリード群に配置される複数のボンディングリード１１ａと第２ボンディングリード群に配置される複数のボンディングリード１１ｂを、千鳥状に配置する配置パターンが考えられる。図２０に示す配置パターンでは、第１ボンディングリード群に配置される複数のボンディングリード１１ａのうち、隣り合うボンディングリード１１ａの間にそれぞれ上面側配線１３ａを１本ずつ配置する。また、第２ボンディングリード群に配置される複数のボンディングリード１１ｂのうち、隣り合うボンディングリード１１ｂの間にそれぞれ給電線１３ｅを１本ずつ配置する。図２０に示すような千鳥配置による配置パターンは、複数のワイヤ２のそれぞれが、半導体チップ２０の第１主辺２０ｃと直交する方向に延在する場合には、ボンディングリード１１の配置効率を向上させることができる。隣り合うボンディングリード１１の間にボンディングリード１１よりも幅の狭い、配線１３を通すことにより、導体パターン（ボンディングリード１１および配線１３）間の距離を略一様とすることができるからである。
ところが、本実施の形態のように（例えば図５参照）、複数のワイヤ２が半導体チップ２０の第１主辺２０ｃに対して（言い換えれば、ボンディングリード１１の配列方向に対して）斜めに延在する半導体装置に、この千鳥配置による配置パターンを適用すると、ボンディングリード１１の配置効率が低下することが判った。前記したように、複数のボンディングリード１１の短絡などの信頼性低下原因を防止ないしは抑制する観点からは、ボンディングリード１１の向きとワイヤ２の延在方向を揃えることが好ましい。このため、複数のボンディングリード１１は、それぞれボンディングリード１１の配列方向（ボンディングリード群の延在方向）に対して斜めに配置されることとなる。この時、各ボンディングリード１１を千鳥配置の配置パターンとすると、外周側のボンディングリード群（第２ボンディングリード群）の配置ピッチが内周側に配置されるボンディングリード１１の配置ピッチよりも広くなってしまう。このように外周側のボンディングリードの配置ピッチが広くなる現象は、ボンディングリード１１の数を増加させる程、顕著になる。ボンディングリード１１の数を増やすと、ボンディングリード１１を複数列で配置しても、各ボンディングリード群が長くなる。例えば、本実施の形態では、第１、第２ボンディングリード群の長さは、半導体チップ２０の第１主辺２０ｃの長さよりも長い。そして、各ボンディングリード群の端部に配置されるボンディングリード１１に接続されるワイヤ２と、第１主辺２０ｃが成す角度は、鋭角（あるいは鈍角）になる。ワイヤ２を放射状に配置する場合、ワイヤ２と第１主辺２０ｃの成す角度は、第１主辺２０ｃの中心に対して外側に配置されるワイヤ２程、鋭角（あるいは鈍角）で配置する必要があるからである。このため、ワイヤ２の延在方向に沿って延在するボンディングリード１１の角度もこれに伴って鋭角（あるいは鈍角）になる。このため、特に、第２ボンディングリード群の端部周辺において、ボンディングリード１１を配置するために必要なスペースが長くなってしまう。つまり、第１主辺２０ｃに沿って配置される複数のボンディングリード１１の配置効率が低下する。
そこで、本願発明者は、ボンディングリード１１の配置効率を向上させる技術について検討を行い、本実施の形態の配置パターンを見出した。まず、図５に示すように本実施の形態では、複数のボンディングリード１１ｂは、複数のボンディングリード１１ａよりも多く配置されている。本実施の形態のように、複数のワイヤ２を放射状に延在させる場合、ワイヤ２の延在方向に沿って配置されるボンディングリード１１の配置スペースは、配線基板１０の上面１０ａの外周側程広く確保することができる。言い換えれば、ボンディングリード１１ｂが配置される第２ボンディングリード群の長さは、ボンディングリード１１ａが配置される第１ボンディングリード群の長さよりも長くなる。特に、図１に示すように、配線基板１０の第１辺１０ｃおよび第１辺１０ｃと交差する第２辺１０ｄのそれぞれについて、複数列でボンディングリード１１を配置する場合、第１辺１０ｃに沿ったボンディングリード群と第２辺１０ｄに沿ったボンディングリード群が重ならないようにする必要があるため、第１ボンディングリード群の長さは、第２ボンディングリード群の長さよりも短くする必要がある。このため、外周側に配置されるボンディングリード群（本実施の形態では、第２列目に配置される第２ボンディングリード群）のボンディングリード１１ｂの数を、内周側に配置されるボンディングリード群（本実施の形態では、第１列目に配置される第１ボンディングリード群）のボンディングリード１１ａの数よりも多くすることで、第１辺１０ｃに沿って配置されるボンディングリード１１の総数を増加させることができる。つまり、ボンディングリード１１の配置効率を向上させることができる。
また、図７に示すように、複数のボンディングリード１１のそれぞれには、上面側配線１３ａが接続されるが、この複数の上面側配線１３ａには、複数のボンディングリード１１ａに接続される複数の上面側配線１３ａａと、複数のボンディングリード１１ｂに接続される複数の上面側配線１３ａｂとが含まれる。そして、第１ボンディングリード群において、隣り合うボンディングリード１１ａ間には、複数の上面側配線１３ａｂが配置されている。例えば、本実施の形態では、図５に示すように、第１ボンディングリード群には、２４個のボンディングリード１１ａが配置され、第２ボンディングリード群には４９個のボンディングリード１１ｂが配置されている。そして、図７に示すように隣り合うボンディングリード１１ａの間には、それぞれ２本ずつの上面側配線１３ａｂが配置されている。このように、ボンディングリード１１ｂよりも配置数の少ないボンディングリード１１ａの間に、それぞれ複数の上面側配線１３ａｂを配置することにより、上面側配線１３ａｂ間の間隔、および上面側配線１３ａｂとボンディングリード１１ａの間隔を略一様に揃えることができるので、上面側配線１３ａｂの配置効率を向上させることができる。また、図７に示すように、隣り合うボンディングリード１１ａの間に、それぞれ複数の上面側配線１３ａｂを配置することで、千鳥配置を行う場合と比較して、各ボンディングリード１１と第１主辺２０ｃが成す角度を９０度に近づけることができる。このため、千鳥配置を行う場合と比較して、ボンディングリード１１の数の増加に伴う、各ボンディングリード群の長さの増大を抑制することができる。
また、図７に示すように、複数のボンディングリード１１のそれぞれには、給電線１３ｅが接続されるが、この複数の給電線１３ｅには、複数のボンディングリード１１ａに接続される複数の給電線１３ｅａと、複数のボンディングリード１１ｂに接続される複数の給電線１３ｅｂとが含まれる。複数のボンディングリード１１ｂが配置される、第２ボンディングリード群において、隣り合う給電線１３ｅｂの間には、複数のボンディングリード１１ｂが配置されている。言い換えれば、第２ボンディングリード群には、隣り合うボンディングリード１１ｂの間に、給電線１３ｅａが配置されない領域と、隣り合うボンディングリード１１ｂの間に１本の給電線１３ｅａが配置される領域を含んでいる。例えば、本実施の形態では、図７に示すように隣り合う給電線１３ｅａの間には、それぞれ２個のボンディングリード１１ｂが配置されている。このように、隣り合う給電線１３ｅａの間に複数のボンディングリード１１ｂを配置することにより、ボンディングリード１１ｂ間の間隔、および給電線１３ｅａとボンディングリード１１ｂの間隔を略一様に揃えることができるので、給電線１３ｅａの配置効率を向上させることができる。また、図７に示すように、隣り合う給電線１３ｅａの間に複数のボンディングリード１１ｂを配置することで、千鳥配置を行う場合と比較して、各ボンディングリード１１と第１主辺２０ｃが成す角度を９０度に近づけることができる。このため、千鳥配置を行う場合と比較して、ボンディングリード１１の数の増加に伴う、各ボンディングリード群の長さの増大を抑制することができる。
また、図７に示すように、本実施の形態では、複数のボンディングリード１１と接続される複数のビア配線１３ｃ（詳しくは、図４に示すビア１５上に形成される上面側配線１３ａの一部）は、平面視において、第２ボンディングリード群よりも内側（チップ搭載領域１０ｇ側）に配置されている。また、本実施の形態では、最外周に配置される第２ボンディングリード群の外周側（第１辺１０ｃ側）には、ビア配線１３ｃは形成されていない。言い換えれば、全てのビア配線１３ｃは、第２ボンディングリード群よりも内側（チップ搭載領域１０ｇ側）に配置されている。前記したようにビア配線１３ｃは、配線基板１０が有する複数の配線層を電気的に接続する層間導電路である。このため、各配線層の電気的接続を確実に行う観点から、ビア配線１３ｃ（詳しくは、図４に示すビア１５上に形成される上面側配線１３ａの一部）の幅は、上面側配線１３ａや給電線１３ｅの幅よりも広い。また、長方形を成すボンディングリード１１の幅よりも広い。例えば、本実施の形態では、図７に示すビア配線１３ｃ（詳しくは、図４に示すビア１５上に形成される上面側配線１３ａの一部）は、円形の平面形状を成し、その直径は０．１５ｍｍである。このため、本実施の形態では、上面側配線１３ａや給電線１３ｅ、あるいはボンディングリード１１よりも幅の広い、ビア配線１３ｃを、第２ボンディングリード群よりも内側（チップ搭載領域１０ｇ側）に配置している。これにより、ボンディングリード１１を、より多く配置することができる外周側に第２ボンディングリード群を配置することができる。つまり、第２ボンディングリード群に配置されるボンディングリード１１ｂの配置効率を向上させることができる。また、全てのビア配線１３ｃを第２ボンディングリード群よりもチップ搭載領域１０ｇ側に配置すると、図７に示すように、第２ボンディングリード群と第１辺１０ｃの間に配置される複数の給電線１３ｅを、略等間隔で規則的に配置できる。ビア配線１３ｃを避けるように、給電線１３ｅを迂回させる必要がないからである。これにより、給電線１３ｅの配置スペースを小さくすることができる、すなわち、給電線１３ｅの配置効率を向上させることができる。
また、本実施の形態では、複数のビア配線１３ｃは、平面視において、第１ボンディングリード群よりも内側（チップ搭載領域１０ｇ側）に配置されている。そして、第１ボンディングリード群と第２ボンディングリード群の間には、ビア配線１３ｃは形成されていない。言い換えれば、全てのビア配線１３ｃは、第１ボンディングリード群よりも内側（チップ搭載領域１０ｇ側）に配置されている。これにより、第１ボンディングリード群と第２ボンディングリード群の間を近づけることができるので、第１ボンディングリード群に配置可能なボンディングリード１１ａの数が増加する。つまり、第１ボンディングリード群に配置されるボンディングリード１１ａの配置効率を向上させることができる。また、全てのビア配線１３ｃを第１ボンディングリード群よりもチップ搭載領域１０ｇ側に配置すると、図７に示すように、第１ボンディングリード群と第２ボンディングリード群の間において、複数の上面側配線１３ａｂおよび給電線１３ｅを、略等間隔で規則的に配置できる。ビア配線１３ｃを避けるように、上面側配線１３ａｂおよび給電線１３ｅを迂回させて配置する必要がないからである。これにより、第１ボンディングリード群と第２ボンディングリード群の間における上面側配線１３ａｂおよび給電線１３ｅの配置スペースを小さくすることができる、すなわち、上面側配線１３ａｂおよび給電線１３ｅの配置効率を向上させることができる。
上記したように、本実施の形態では、複数のボンディングリード１１に接続される複数のビア配線１３ｃのそれぞれを、第２ボンディングリード群、または第１ボンディングリード群よりも内側に配置するので、上面側配線１３ａおよび給電線１３ｅはそれぞれ以下のようにボンディングリード１１に接続されている。すなわち、複数の上面側配線１３ａは、ボンディングリード１１のチップ搭載領域１０ｇ側の第１端部（短辺）にそれぞれ接続され、チップ搭載領域１０ｇに向かって延在している。一方、複数の給電線１３ｅは、ボンディングリード１１の第１端部の反対側に位置する第２端部（短辺）にそれぞれ接続され、配線基板１０の第１辺１０ｃに向かって延在している。
なお、本実施の形態では、ボンディングリード１１ａの数がボンディングリード１１ｂの数に対して約半分（ボンディングリード１１ａの数：ボンディングリード１１ｂの数が約１：２）となる実施態様について説明したが、各ボンディングリード群におけるボンディングリード１１ａ、１１ｂの数の比率はこれに限定されない。例えば、変形例として、ボンディングリード１１ａの数がボンディングリード１１ｂの数に対して約１／３、あるいはそれ以下とすることもできる。この場合、隣り合うボンディングリード１１ａの間に、それぞれ３本あるいはそれ以上の上面側配線１３ａｂを配置することにより、上面側配線１３ａｂの配置効率を向上させることができる。また、隣り合う給電線１３ｅａの間に３個、あるいはそれ以上のボンディングリード１１ｂを配置することにより、給電線１３ｅａの配置効率を向上させることができる。
各ボンディングリード群におけるボンディングリード数の理論上の最大値は、図８に示すボンディングリード群の長さ（バス幅）Ｂ、配線幅Ｌ、ボンディングリード幅Ｗ、および導体パターン間の隙間Ｓの関数として以下の式により求めることができる。第１ボンディングリード群に配置するボンディングリード１１ａの最大値をｎ１、第２ボンディングリード群に配置するボンディングリード１１ｂの最大値をｎ２とすると、以下の式で求められる。
ｎ１＝｛Ｂ１（Ｗ＋Ｓ）−Ｂ２（Ｌ＋Ｓ）−Ｓ（Ｗ−Ｌ）｝／｛（Ｗ＋Ｓ）２−（Ｌ＋ｓ）２｝
ｎ２＝｛Ｂ２（Ｗ＋Ｓ）−Ｂ１（Ｌ＋Ｓ）−Ｓ（Ｗ−Ｌ）｝／｛（Ｗ＋Ｓ）２−（Ｌ＋ｓ）２｝
ここで、Ｂ１は、第１ボンディングリード群の長さ、Ｂ２は第２ボンディングリード群の長さである。上記式に、図５に示す本実施の形態の一例として、Ｂ１＝６、Ｂ２＝７、Ｌ＝０．０３、Ｗ＝０．０７、Ｓ＝０．０３を代入すると、ｎ１＝２７、ｎ２＝５２となり、ｎ１をｎ２の約半分とすることで、ボンディングリード数の最大値となることが判る。
また、本実施の形態では、第１ボンディングリード群において、隣り合うボンディングリード１１ａの間にそれぞれ上面側配線１３ａｂを２本ずつ配置し、第２ボンディングリード群において、隣り合う給電線１３ｅの間に、それぞれボンディングリード１１ｂを２個ずつ配置する例を示した。しかし、上記したように、各ボンディングリード群におけるボンディングリード１１ａ、１１ｂの数の比率は１：２に限定されず、例えば、条件によっては、２：３や５：７となる場合もある。この場合には、第１ボンディングリード群において、隣り合うボンディングリード１１ａの間に上面側配線１３ａｂが２本ずつ配置される領域と、隣り合うボンディングリード１１ａの間に上面側配線１３ａｂが１本配置される領域が混在していても良い。また、第２ボンディングリード群において、隣り合う給電線１３ｅの間に、ボンディングリード１１ｂが２個ずつ配置される領域と、隣り合う給電線１３ｅの間に、ボンディングリード１１ｂが１個配置される領域が混在していても良い。ただし、ボンディングリード１１およびこれに接続される上面側配線１３ａ、給電線１３ｅが含まれる導体パターン間の配置間隔を略一様にする観点からは、ボンディングリード１１ａ、１１ｂを規則的に配置することが好ましい。したがって、第１ボンディングリード群において、隣り合うボンディングリード１１ａの間に配置される上面側配線１３ａｂの数は、それぞれ同じ数とすることが特に好ましい。また、第２ボンディングリード群において、隣り合う給電線１３ｅの間に配置されるボンディングリード１１ｂの数は、それぞれ同じ数とすることが特に好ましい。
＜半導体装置の製造方法＞
次に図１に示すＢＧＡ１の製造方法について説明する。本実施の形態のＢＧＡ１の製造方法には、配線基板を準備する基板準備工程が含まれる。また、基板準備工程の後、配線基板の上面に半導体チップを搭載するダイボンディング工程が含まれる。また、ダイボンディング工程の後、半導体チップの表面に形成された複数のパッドと、配線基板の上面に形成された複数のボンディングリードを複数のワイヤを介してそれぞれ電気的に接続するワイヤボンディング工程が含まれる。また、ワイヤボンディング工程の後、配線基板の上面に封止体を形成し、半導体チップおよび複数のワイヤを封止する封止工程が含まれる。また、配線基板の下面に形成された複数のランド（バンプランド）に半田ボール（バンプ電極）を接合するボールマウント工程を含んでいる。また、封止工程の後、配線基板が有する複数の製品形成領域を個片化し、複数のＢＧＡ１を取得する個片化工程が含まれる。以下、各工程について順に説明する。
１．基板準備工程
まず、基板準備工程として、図９〜図１１に示すようなマトリクス基板（配線基板）３０を準備する。図９は、本実施の形態の基板準備工程で準備する配線基板の全体構造を示す平面図、図１０は、図９のＤ部の拡大平面図、図１１は、図１０のＥ−Ｅ線に沿った拡大断面図である。
図９に示すように、本工程で準備するマトリクス基板３０は、枠部（枠体）３０ｂの内側に複数のデバイス領域３０ａを備えている。詳しくは、複数のデバイス領域３０ａが行列状に配置されている。デバイス領域３０ａの数は、図９に示す態様に限定されないが、本実施の形態のマトリクス基板３０は、行列状に配置された複数のデバイス領域３０ａを備えている。つまり、マトリクス基板３０は、複数のデバイス領域３０ａを有する、所謂、多数個取り基板である。
各デバイス領域３０ａは、図１に示す配線基板１０に相当する。このため、図１０に示すように各デバイス領域３０ａは、上面（表面、チップ搭載面）１０ａ、上面１０ａに形成された複数のボンディングリード１１、上面１０ａとは反対側の下面（裏面、実装面）１０ｂ（図１１参照）、および下面１０ｂに形成された複数のランド（バンプランド）１４（図１１参照）を有している。複数のボンディングリード１１と複数のランド１４は、複数の配線１３を介して、それぞれ電気的に接続されている。また、図１１に示すようにマトリクス基板３０は、上面１０ａに形成された絶縁膜（ソルダレジスト膜）１７ａ、および下面１０ｂに形成された絶縁膜（ソルダレジスト膜）１７ｂを有している。
また、各デバイス領域３０ａの周囲には、後述する個片化工程でマトリクス基板３０を切断する予定領域であるダイシング領域（ダイシングライン）が配置されている。図９に示すように、ダイシング領域３０ｃは、隣り合うデバイス領域３０ａの間、および枠部３０ｂとデバイス領域３０ａの間に、各デバイス領域３０ａを囲むように配置されている。
図９〜図１１に示すマトリクス基板３０は、例えば以下のように製造する。まず、コア層となる絶縁層１６ａを準備して、図１１に示すように、絶縁層１６ａの上面、下面のうち、一方の面から他方の面に向かって、ビア（孔、貫通孔）１５を形成した後、ビア１５内に導体を埋め込んでビア配線１３ｃを形成する。次に、絶縁層１６ａの上面および下面に、それぞれ複数の中間層配線１３ｄから成る配線パターンを形成する。複数の中間層配線１３ｄは複数のビア配線１３ｃとそれぞれ接続される。次に、絶縁層１６ａの上面および下面に、それぞれ絶縁層１６ｂを積層する。絶縁層１６ｂは、絶縁層１６ａと同様に、例えば、ガラス繊維または炭素繊維に樹脂を含浸させたプリプレグによって構成されている。また、各絶縁層１６ｂには、絶縁層１６ｂの上面、下面のうち、一方の面から他方の面に向かって貫通する複数のビア（孔、貫通孔）１５、およびビア１５内に導体を埋め込んで成る複数のビア配線１３ｃが形成される。この絶縁層１６ｂにビア１５およびビア配線１３ｃを形成するタイミングは、絶縁層１６ｂに上面側配線１３ａ、または下面側配線１３ｂを形成する前であれば特に限定されない。例えば、絶縁層１６ａの上面および下面に、それぞれ絶縁層１６ｂを積層したあとで、各絶縁層１６ｂに複数のビア配線１３ｃを形成することができる。また、例えば、予め複数のビア配線１３ｃが形成された絶縁層１６ｂを準備して、該絶縁層１６ｂのビア配線１３ｃと、絶縁層１６ａに形成された中間層配線１３ｄと位置合わせして積層することもできる。絶縁層１６ａ、１６ｂを積層した後、絶縁層１６ａ、１６ｂに含まれる樹脂成分を硬化させることで、これらを固着させることができる。
次に、絶縁層１６ａの上面側に配置された絶縁層１６ｂの上面に複数の上面側配線１３ａおよび複数のボンディングリード１１を、絶縁層１６ａの下面側に配置された絶縁層１６ｂの下面に複数の下面側配線１３ｂおよび複数のランド１４をそれぞれ形成する。本実施の形態では、配線１３、ボンディングリード１１およびランド１４を、例えば、セミアディティブ法などの、電解めっき法を用いる方法により形成している。例えば、セミアディティブ法では、無電解めっき法によって、ニッケル（Ｎｉ）膜や銅（Ｃｕ）膜などの薄膜からなる下地導体パターン（図示は省略）を形成する。そして、該下地導体パターン上に電解めっきを施して、例えば銅（Ｃｕ）からなる電解めっき層を形成する。電解めっきにより形成される電解めっき層は、無電解めっきにより形成される無電解めっき層と比較して、めっき層に接合される接合部材との接合強度を向上させることができる。このため、例えば、ボンディングリード１１を電解めっきにより形成することで、無電解めっきにより形成した場合（例えば、フルアディティブ法）と比較してワイヤ２（図４参照）との接合強度が向上する。また、例えば、ランド１４を電解めっきにより形成することで、無電解めっきにより形成した場合（例えば、フルアディティブ法）と比較して半田ボール１２（図４参照）との接合強度が向上する。なお、本実施の形態では、ボンディングリード１１は、銅から成る電解めっき膜の表面にニッケルからなる電解めっき膜、金からなる電解めっき膜をさらに積層している。また、ランド１４は、銅から成る電解めっき膜の表面にニッケルからなる電解めっき膜、金からなる電解めっき膜をさらに積層している。これにより、ワイヤ２、あるいは半田ボール１２との接合強度をさらに向上させることができる。銅からなる電解めっき膜の表面に、さらに電解めっき膜を積層する工程は、図１１に示す絶縁膜１７を形成し、絶縁膜１７にボンディングリード１１またはランド１４を露出させる開口部を形成した後で行うことで、ボンディングリード１１あるいはランド１４の表面に選択的に行うことができる。
次に、絶縁層１６の上面を覆う絶縁膜１７ａ、および下面を覆う絶縁膜１７ｂをそれぞれ形成する。絶縁膜１７は、絶縁層１６の上面あるいは下面に形成される配線１３を覆うように配置（塗布）し、これを硬化させて形成する。次に、絶縁膜１７に開口部を形成し、複数のボンディングリード１１および複数のランド１４をそれぞれ露出させる。開口部は、例えば、エッチングにより形成する。
次に、ダイシング領域３０ｃにエッチング処理を施し、絶縁膜１７および給電線１３ｅと接続されていたダイシング領域３０ｃ内の配線（図示は省略）を取り除く。これにより、ダイシング領域３０ｃでは、絶縁層１６の上面および下面が絶縁膜１７から露出する。また、ダイシング領域３０ｃ内の配線（給電線）を取り除くことにより、デバイス領域３０ａ内の各ボンディングリード１１は、それぞれ電気的に分離される。また、デバイス領域３０ａ内の各ランド１４も、それぞれ電気的に分離される。したがって、マトリクス基板３０の各デバイス領域について、例えば導通試験などの電気的試験を行うことができる。
２．ダイボンディング工程
次に、ダイボンディング工程について説明する。図１２は、図１０に示すマトリクス基板の一つのデバイス領域上に半導体チップを搭載した状態を示す拡大平面図、図１３は図１２のＦ−Ｆ線に沿った拡大断面図である。
本工程では、半導体チップ２０をマトリクス基板３０の各デバイス領域３０ａの上面１０ａに配置されたチップ搭載領域１０ｇ（図１３参照）上に搭載（接着）する。本実施の形態では、半導体チップ２０の裏面２０ｂが、マトリクス基板３０の上面１０ａと対向するように、接着材（ダイボンド材）４を介してマトリクス基板３０上に搭載する、所謂、フェイスアップ実装方式により搭載する。また、図１２に示すように、デバイス領域３０ａは、平面形状が四辺形から成り、第１辺１０ｃ、第１辺１０ｃと交差する第２辺１０ｄ、第１辺１０ｃと対向する第３辺１０ｅおよび第２辺１０ｄと対向する第４辺１０ｆを備えている。本工程では、半導体チップ２０の第１主辺２０ｃが配線基板の第１辺１０ｃに、第２主辺２０ｄが第２辺１０ｄに、第３主辺２０ｅが第３辺１０ｅに、第４主辺２０ｆが第４辺１０ｆにそれぞれ沿って配置されるように、半導体チップ２０を配置する。
また、本実施の形態では、例えば、エポキシ系の熱硬化性樹脂である接着材４を介して半導体チップ２０を搭載するが、接着材４は、硬化（熱硬化）させる前には流動性を有するペースト材である。このようにペースト材をダイボンド材として用いる場合には、まず、チップ搭載領域１０ｇ上に、接着材４を塗布し、その後、半導体チップ２０の裏面２０ｂをマトリクス基板３０の上面１０ａに接着する。そして、接着後に、接着材４を硬化させる（例えば熱処理を施す）と、半導体チップ２０は接着材４を介してチップ搭載領域１０ｇ上に固定される。なお、接着材４は、種々の変形例を適用することができる。例えば、ペースト材ではなく、両面に接着層を備えるテープ材（フィルム材）である接着材を、予め半導体チップ２０の裏面２０ｂに貼り付けておき、テープ材を介して半導体チップ２０をチップ搭載領域１０ｇ上に搭載しても良い。
３．ワイヤボンディング工程
次に、ワイヤボンディング工程について説明する。図１４は、図１２に示す半導体チップと配線基板を、ワイヤボンディングにより電気的に接続した状態を示す拡大平面図、図１５は、図１３に示す半導体チップと配線基板を、ワイヤボンディングにより電気的に接続した状態を示す拡大断面図である。
本工程では、図１４および図１５に示すように、マトリクス基板３０と半導体チップ２０を、複数のワイヤ（導電性部材）２を介してそれぞれ電気的に接続する。詳しくは、半導体チップ２０の表面２０ａに形成された複数のパッド２１と、マトリクス基板３０の上面１０ａ側に形成され、絶縁膜１７ａから露出する複数のボンディングリード１１を、複数のワイヤ２を介してそれぞれ電気的に接続する。本実施の形態では、半導体チップ２０のパッド２１を第１ボンド側、マトリクス基板３０のボンディングリード１１を第２ボンド側とする、所謂、正ボンディング方式によりワイヤボンディングを行い、パッド２１とボンディングリード１１を電気的に接続する。
図１５を参照して詳しく説明すると、まず、キャピラリ３５から露出するワイヤ（ワイヤ２の形状に形成する前の原料となる金属線）３６の先端を溶融させて、ボール部（図４に示す幅広部２ｓ参照）を形成する。次に、キャピラリ３５をパッド２１の上方から近づけてボール部をパッド２１と接合する。接合方式は、例えば、熱圧着と超音波を併用する方式を適用することができる。次に、キャピラリ３５からワイヤ３６を送り出しながら、キャピラリ３５をパッド２１の表面よりも高い位置まで持ち上げる。次に、第２ボンド側となるボンディングリード１１の上面に向かって、キャピラリ３５を移動させ、ボンディングリード１１の上面とワイヤ３６を接合する。この第２ボンド側での接合方式も、例えば、熱圧着と超音波を併用する方式を適用することができる。そして、キャピラリ３５の上方に取り付けられたクランパ（図示は省略）でワイヤ３６を固定して、第２ボンド側の接合部の先でワイヤ３６を切断し、図１５に示すワイヤ２を形成する。
ここで、上記した正ボンディング方式のワイヤボンディング工程では、ボンディングリード１１との接合部周辺において、ワイヤ２とボンディングリード１１の表面が成す角度は、パッド２１との接合部周辺において、ワイヤ２とパッド２１の表面が成す角度よりも鋭角になる。このため、ワイヤ２の延在方向とボンディングリード１１の延在方向が揃っていない場合、ワイヤ２の第２ボンド側の接合部周辺が、他のボンディングリードと接触してしまう原因となる。また、ワイヤ２の第２ボンド側の接合部周辺が、ボンディングリード１１の上面の端部（エッジ部）と接触すると、側面視におけるワイヤ軌道がマトリクス基板３０の上面１０ａに対して傾斜して、隣り合うワイヤ２同士が接触してしまう原因となる。そこで、本実施の形態では、これらの信頼性低下要因を抑制するため、予め、各ボンディングリード１１を第１辺１０ｃまたは第１主辺２０ｃに対して斜めに配置し、ワイヤ２の延在方向とボンディングリード１１の延在方向を揃えている。
４．封止工程
次に、封止工程について説明する。本実施の形態では、封止工程の一例として、複数の製品形成領域を成形金型の一つのキャビティで一括して覆って樹脂封止する、所謂ＭＡＰ（Mold Allay Process）と呼ばれる製造方法について説明する。図１６は、図１４に示す配線基板を成形金型でクランプし、キャビティ内に封止用樹脂を供給した状態を示す拡大断面図である。また、図１７は、図１６に示す成形金型から封止樹脂が形成された配線基板を取り出した状態を示す平面図である。なお、図１６は、図１７のＧ−Ｇ線に沿った断面に対応している。
本工程では、まず、図１６に示す成形金型４０を準備する（金型準備工程）。成形金型４０は、下面（金型面）４１ａ、および下面４１ａに形成されたキャビティ（凹部、窪み部）４１ｂを有する上金型（金型）４１と、この上金型４１の下面（金型面）４１ａと対向する上面（金型面）４２ａを有する下金型（金型）４２とを備えている。次に、成形金型４０の下金型４２上にマトリクス基板３０を配置する（基板配置工程）。ここで、本実施の形態では、図１６に示すように、一つのキャビティ４１ｂ内に複数のデバイス領域３０ａが配置されている。次に、上金型４１と下金型４２の距離を近づけて、マトリクス基板３０を上金型４１と下金型４２でクランプする。これにより、キャビティ４１ｂの周囲のクランプ領域では、上金型４１（上金型４１の下面４１ａ）と、マトリクス基板３０の上面１０ａが密着する。また、下金型４２（下金型４２の上面４２ａ）と、マトリクス基板３０の下面１０ｂが密着する。
次に、キャビティ４１ｂ内に封止用樹脂３ａを供給し、これを硬化させることにより封止樹脂（封止体）３（図１７参照）を形成する。成形金型４０のポット部（図示は省略）に配置された樹脂タブレット（図示は省略）を加熱軟化させて、ゲート部（図示は省略）からキャビティ４１ｂ内に封止用樹脂３ａを供給する、トランスファモールド方式により形成する。本工程により、マトリクス基板３０の上面１０ａ側に搭載された半導体チップ２０および複数のワイヤ２は、封止用樹脂３ａで封止される。またこの時、マトリクス基板３０のボンディングリード１１も封止される。その後、キャビティ４１ｂ内を加熱することにより、封止用樹脂３ａを加熱硬化（仮硬化）させて、封止樹脂３を形成する。
次に、成形金型４０から、封止樹脂３が形成されたマトリクス基板３０を取り出す。ここでは、上金型４１と下金型４２を引き離して、マトリクス基板３０を取り出す。次に、図１７に示すマトリクス基板３０をベーク炉（図示は省略）に搬送し、再びマトリクス基板３０を熱処理する。成形金型４０内で加熱された封止用樹脂３ａは、樹脂中の硬化成分の半分以上（例えば約７０％程度）が硬化する、所謂、仮硬化と呼ばれる状態となる。この仮硬化の状態では、樹脂中の全ての硬化成分が硬化している訳ではないが、半分以上の硬化成分が硬化しており、この時点で半導体チップ２０やワイヤ２は封止されている。しかし、封止樹脂３の強度の安定性などの観点からは全ての硬化成分を完全に硬化させることが好ましいので、ベーク工程で、仮硬化した封止樹脂３を再度加熱する、所謂、本硬化を行う。このように、封止用樹脂３ａを硬化させる工程を２回に分けることにより、次に成形金型４０に搬送される次のマトリクス基板３０に対して、いち早く封止工程を施すことができる。このため、製造効率を向上させることができる。
上記の封止工程を施すことで、図１７に示すように、複数のデバイス領域３０ａを封止する一括封止体３ｂが形成される。
５．ボールマウント工程
次に、ボールマウント工程について説明する。図１８は、一括封止体を形成した配線基板の裏面に、半導体装置の外部電極（外部接続端子）となる複数の半田ボールを形成（接合）した状態を示す拡大断面図である。
本工程では、図１８に示すマトリクス基板３０の下面１０ｂ側に形成された複数のランド１４のそれぞれに複数の半田ボール（バンプ電極）１２を搭載する。詳しく説明すると、まず、図１８に示すようにマトリクス基板３０の上下を反転させて、マトリクス基板３０の下面１０ｂにおいて、絶縁膜１７から露出する複数のランド１４に複数の半田ボール１２をそれぞれ配置する。続いて、半田ボール１２を配置したマトリクス基板３０に熱処理（リフロー）を施し、複数の半田ボール１２をそれぞれ溶融させて複数のランド１４とそれぞれ接合する。リフロー工程では、マトリクス基板３０をリフロー炉に配置して、半田ボール１２の融点よりも高い温度、例えば、２６０℃以上まで加熱する。絶縁膜１７は、ソルダレジスト膜であるため、隣り合う半田ボール１２同士の接合（ブリッジ）を防止することができる。
なお、本工程では半田ボール１２とランド１４を確実に接合するため、例えば、フラックスと呼ばれる活性剤を用いて接合する。フラックスは、例えば、半田ボール１２の表面に形成された酸化膜と接触することで、これを取り除くことができるので、半田ボール１２の濡れ性を向上させることができる。このようにフラックスを用いて接合した場合には、熱処理後にフラックス成分の残渣を取り除くための洗浄を行う。
６．個片化工程
次に、個片化工程について説明する。図１９は、図１８に示す配線基板をダイシングブレードで切断した状態を示す拡大断面図である。
本工程では、図１９に示すように、ダイシングブレード（回転刃）４５をダイシング領域（ダイシングライン）３０ｃに沿って走らせて、マトリクス基板３０、および一括封止体３ｂを切断（分割）し、デバイス領域３０ａ毎に個片化する。これにより、図１７に示す複数のデバイス領域３０ａは、それぞれ隣のデバイス領域３０ａ、および枠部３０ｂから切り離されて、図１９に示す複数のＢＧＡ１を取得する。そして、外観検査など必要な検査、試験を行い、図１に示すＢＧＡ１が完成する。
以上、本願発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、上記実施の形態では、配線基板１０の有する４辺の全てについて、ボンディングリード１１を２列で配置して、各辺に沿って配置されるボンディングリード１１を第１辺１０ｃと同様な構造とする構成例について説明した。この場合、四辺形の平面形状を成す配線基板において、ボンディングリード１１の数を最大化することができる。しかし、第１辺１０ｃと同様な構造を適用する辺は、配線基板１０の４辺全てには限定されない。半導体チップ２０に形成された集積回路の種類や配置によっては、半導体チップ２０の主辺毎に、パッド２１の数が異なる場合がある。例えば、半導体チップ２０の第２主辺２０ｄ、第３主辺２０ｅ、第４主辺２０ｆに沿ってそれぞれ配置されるパッド２１の数は、第１主辺２０ｃに沿って配置されるパッド２１よりも少ない場合がある。この場合には、上記実施の形態で説明したボンディングリード１１の配置構造を第１辺１０ｃのみに適用し、その他の辺は、例えばボンディングリード１１を一列で配置する構造、あるいは図２０に示す比較例のように２列のボンディングリード１１を千鳥状に配置する構造とすることができる。この場合、パッド２１の数が最も多い、第１主辺２０ｃと沿って配置されるボンディングリード１１に、上記実施の形態で説明した配置構造を適用することにより、第１辺１０ｃの増大を抑制しつつ、かつ、第１辺１０ｃに沿って配置されるボンディングリード１１の数を増加させることができる。
また、上記実施の形態では、複数のボンディングリード１１ｂのうち、第２ボンディングリード群の両端に配置されるボンディングリード１１ｂ間の長さが、半導体チップ２０の第１主辺２０ｃの長さよりも長い構成例について説明した。この場合、配線基板１０の上面１０ａにおける半導体チップ２０が搭載される領域以外の領域をボンディングリード１１の配置領域として有効に活用することができる。しかし、配線基板１０の上面１０ａにおいて、例えば、角部の領域にボンディングリード１１以外の部材（例えば半導体チップ２０以外の電子部品や製造工程中に使用する識別マークなど）を配置する場合には、第２ボンディングリード群の長さを半導体チップ２０の第１主辺２０ｃよりも短くする場合もある。この場合、第１辺１０ｃに沿って配置できるボンディングリード１１の数は、上記実施の形態よりも少なくなるが、上記実施の形態で説明した配置構造を適用することにより、限られたスペース内でのボンディングリード１１の配置効率を向上させることができる。
また、上記実施の形態では、ボンディングリード１１および上面側配線１３ａを電解めっきにより形成する実施態様について説明した。これにより、ボンディングリード１１とワイヤ２の接合強度を向上させることができる。しかし、例えば、ボンディングリード１１および上面側配線１３ａを無電解めっき法で形成する半導体装置に適用することもできる。この場合、図７に示す給電線１３ｅを配置しない構成とすることができる。
また、上記実施の形態では、全てのビア配線１３ｃを第１ボンディングリード群の内側に配置する構成例について説明した。これにより、複数のボンディングリード１１およびボンディングリード１１に接続される複数の上面側配線１３ａおよび給電線１３ｅを規則的に配置することが可能となり、導体パターン間の間隔を略一様とすることができるので、ボンディングリード１１およびこれに接続される上面側配線１３ａ、給電線１３ｅの配置効率を、特に向上させることができる。しかし、変形例として、ビア配線１３ｃの一部を、例えば、配線基板１０の角部など、ボンディングリード１１の配置効率低下への影響が比較的小さい領域に配置することができる。また、例えば、配線基板１０の上面１０ａ側と下面１０ｂ側を接続する配線１３の経路を短縮する観点から、第１ボンディングリード群と第２ボンディングリード群の間に、ビア配線１３ｃの一部を配置することもできる。ただし、この場合、第１ボンディングリード群と第２ボンディングリード群の間において、上面側配線１３ａまたは給電線１３ｅは、ビア配線１３ｃを避けるように配置する必要が生じるため、ボンディングリード１１の配置効率は低下する懸念はある。
本発明は、配線基板の一方の面に半導体チップを搭載し、半導体チップと配線基板をワイヤにより接続する半導体装置に利用可能である。
１ ＢＧＡ（半導体装置）
２ ワイヤ
２ｓ 幅広部
３ 封止樹脂
３ａ 封止用樹脂
３ｂ 一括封止体
４ 接着材
１０ 配線基板（インタポーザ基板）
１０ａ 上面
１０ｂ 下面
１０ｃ 第１辺
１０ｄ 第２辺
１０ｅ 第３辺
１０ｆ 第４辺
１０ｇ チップ搭載領域
１１、１１ａ、１１ｂ ボンディングリード
１２ 半田ボール（バンプ電極）
１３ 配線
１３ａ、１３ａａ、１３ａｂ 上面側配線
１３ｂ 下面側配線
１３ｃ ビア配線
１３ｄ 中間層配線
１３ｅ、１３ｅａ、１３ｅｂ 給電線
１４ ランド（バンプランド）
１５ ビア
１６、１６ａ、１６ｂ 絶縁層（コア層）
１７、１７ａ、１７ｂ 絶縁膜（ソルダレジスト膜）
２０ 半導体チップ
２０ａ 表面（上面、主面）
２０ｂ 裏面（下面、主面）
２０ｃ 第１主辺
２０ｄ 第２主辺
２０ｅ 第３主辺
２０ｆ 第４主辺
２１ パッド（電極パッド）
３０ マトリクス基板（配線基板）
３０ａ デバイス領域
３０ｂ 枠部
３０ｃ ダイシング領域
３５ キャピラリ
３６ ワイヤ
４０ 成形金型
４１ 上金型
４１ａ 下面
４１ｂ キャビティ
４２ 下金型
４２ａ 上面
１００ 半導体装置
Ｌ 幅
Ｓ 隙間
Ｗ 幅

Claims (14)

  1. 第１辺を有する上面、前記上面において前記第１辺に沿って形成された複数のボンディングリード、前記上面において前記複数のボンディングリードに接続される複数の上面側配線、前記上面とは反対側の下面、前記上面または前記下面のうちの一方の面側から他方の面側に向かって形成された複数のビア、前記複数のビアの内部に形成され前記複数の上面側配線とそれぞれ接続された複数のビア配線、前記下面に形成された複数のバンプランド、および前記下面において前記複数のビア配線と前記複数のバンプランドをそれぞれ接続する複数の下面側配線を有する配線基板と、
    前記第１辺に沿って配置される第１主辺を有する表面、前記表面において前記第１主辺に沿って形成された複数の電極パッド、および前記表面とは反対側の裏面を有し、前記配線基板の前記上面に搭載された半導体チップと、
    前記複数の電極パッドと前記複数のボンディングリードとをそれぞれ電気的に接続し、かつ、前記第１主辺と直交しない角度で交差するように延在する複数のワイヤと、
    前記半導体チップ、および前記複数のワイヤを封止する封止体と、
    を含み、
    前記複数のボンディングリードそれぞれの平面形状は、前記ボンディングリードに接続される前記ワイヤの延在方向に沿って延在する辺を有する矩形を成し、
    前記複数のボンディングリードは、前記第１辺に沿って配列される第１ボンディングリード群に配置される複数の第１ボンディングリードと、前記第１辺に沿って、前記第１辺と前記第１ボンディングリード群の間に配列される第２ボンディングリード群に配置される複数の第２ボンディングリードとを有し、
    前記複数の第２ボンディングリードは、前記複数の第１ボンディングリードよりも多く配置され、
    前記複数の上面側配線は、前記複数の第１ボンディングリードと接続される複数の第１上面側配線と、前記複数の第２ボンディングリードと接続される複数の第２上面側配線とを有し、
    前記第１ボンディングリード群において、隣り合う前記第１ボンディングリード間には、複数の前記第２上面側配線が配置されることを特徴とする半導体装置。
  2. 請求項１において、
    前記複数の第２ボンディングリードのうち、前記第２ボンディングリード群の両端に配置される第２ボンディングリード間の長さは、前記半導体チップの前記第１主辺の長さよりも長いことを特徴とする半導体装置。
  3. 請求項２において、
    前記配線基板は、前記上面において、前記複数のボンディングリードに接続される複数の給電線を有し、
    前記複数の給電線は、前記複数の第１ボンディングリードと接続される複数の第１給電線と、前記複数の第２ボンディングリードと接続される複数の第２給電線とを有し、
    前記第２ボンディングリード群において、隣り合う前記第１給電線間には、複数の前記第２ボンディングリードが配置されることを特徴とする半導体装置。
  4. 請求項３において、
    前記第２ボンディングリード群と、前記配線基板の前記第１辺の間には、前記複数のビア配線は形成されていないことを特徴とする半導体装置。
  5. 請求項４において、
    前記第１ボンディングリード群と前記第２ボンディングリード群の間には前記複数のビア配線は形成されていないことを特徴とする半導体装置。
  6. 第１辺および前記第１辺と交差する第２辺を有する上面、前記上面において前記第１辺または前記第２辺に沿って形成された複数のボンディングリード、前記上面において前記複数のボンディングリードに接続される複数の上面側配線、前記上面とは反対側の下面、前記上面または前記下面のうちの一方の面側から他方の面側に向かって形成された複数のビア、前記複数のビアの内部に形成され前記複数の上面側配線とそれぞれ接続された複数のビア配線、前記下面に形成された複数のバンプランド、および前記下面において前記複数のビア配線と前記複数のバンプランドをそれぞれ接続する複数の下面側配線を有する配線基板と、
    前記第１辺に沿って配置される第１主辺および前記第２辺に沿って配置される第２主辺を有する表面、前記表面において前記第１主辺または前記第２主辺に沿って形成された複数の電極パッド、および前記表面とは反対側の裏面を有し、前記配線基板の前記上面に搭載された半導体チップと、
    前記複数の電極パッドと前記複数のボンディングリードとをそれぞれ電気的に接続し、かつ、前記第１主辺と直交しない角度で交差するように延在する複数の第１辺ワイヤおよび前記第２主辺と直交しない角度で交差するように延在する複数の第２辺ワイヤを有する複数のワイヤと、
    前記半導体チップ、および前記複数のワイヤを封止する封止体と、
    を含み、
    前記複数のボンディングリードそれぞれの平面形状は、前記ボンディングリードに接続される前記ワイヤの延在方向に沿って延在する辺を有する矩形を成し、
    前記複数のボンディングリードは、前記第１辺に沿って配列される第１ボンディングリード群に配置される複数の第１ボンディングリードと、前記第１辺に沿って、前記第１辺と前記第１ボンディングリード群の間に配列される第２ボンディングリード群に配置される複数の第２ボンディングリードと、前記第２辺に沿って配列される第３ボンディングリード群に配置される複数の第３ボンディングリードと、前記第２辺に沿って、前記第２辺と前記第３ボンディングリード群の間に配列される第４ボンディングリード群に配置される複数の第４ボンディングリードとを有し、
    前記複数の第２ボンディングリードは、前記複数の第１ボンディングリードよりも多く配置され、
    前記複数の第４ボンディングリードは、前記複数の第３ボンディングリードよりも多く配置され、
    前記複数の上面側配線は、前記複数の第１ボンディングリードと接続される複数の第１上面側配線と、前記複数の第２ボンディングリードと接続される複数の第２上面側配線と、前記複数の第３ボンディングリードと接続される複数の第３上面側配線と、前記複数の第４ボンディングリードと接続される複数の第４上面側配線とを有し、
    前記第１ボンディングリード群において、隣り合う前記第１ボンディングリード間には、複数の前記第２上面側配線が配置され、
    前記第３ボンディングリード群において、隣り合う前記第３ボンディングリード間には、複数の前記第４上面側配線が配置されることを特徴とする半導体装置。
  7. 請求項６において、
    前記複数の第２ボンディングリードのうち、前記第２ボンディングリード群の両端に配置される第２ボンディングリード間の長さは、前記半導体チップの前記第１主辺の長さよりも長く、かつ、前記複数の第１ボンディングリードのうち、前記第１ボンディングリード群の両端に配置される第１ボンディングリード間の長さよりも長く、
    前記複数の第４ボンディングリードのうち、前記第４ボンディングリード群の両端に配置される第４ボンディングリード間の長さは、前記半導体チップの前記第２主辺の長さよりも長く、かつ、前記複数の第３ボンディングリードのうち、前記第３ボンディングリード群の両端に配置される第３ボンディングリード間の長さよりも長いことを特徴とする半導体装置。
  8. 請求項７において、
    前記配線基板は、前記上面において、前記複数のボンディングリードに接続される複数の給電線を有し、
    前記複数の給電線は、前記複数の第１ボンディングリードと接続される複数の第１給電線と、前記複数の第２ボンディングリードと接続される複数の第２給電線と、前記複数の第３ボンディングリードと接続される複数の第３給電線と、前記複数の第４ボンディングリードと接続される複数の第４給電線とを有し、
    前記第２ボンディングリード群において、隣り合う前記第１給電線間には、複数の前記第２ボンディングリードが配置され、
    前記第４ボンディングリード群において、隣り合う前記第３給電線間には、複数の前記第３ボンディングリードが配置されることを特徴とする半導体装置。
  9. 請求項８において、
    前記第２ボンディングリード群と、前記配線基板の前記第１辺の間、および前記第４ボンディングリード群と、前記配線基板の前記第２辺の間には、前記複数のビア配線は形成されていないことを特徴とする半導体装置。
  10. 請求項９において、
    前記第１ボンディングリード群と前記第２ボンディングリード群の間、および前記第３ボンディングリード群と前記第４ボンディングリード群の間には前記複数のビア配線は形成されていないことを特徴とする半導体装置。
  11. 第１辺を有する上面、前記上面において前記第１辺に沿って形成された複数のボンディングリード、前記上面において前記複数のボンディングリードに接続される複数の上面側配線、前記上面において前記複数のボンディングリードに接続される複数の給電線、前記上面とは反対側の下面、前記上面または前記下面のうちの一方の面側から他方の面側に向かって形成された複数のビア、前記複数のビアの内部に形成され前記複数の上面側配線とそれぞれ接続された複数のビア配線、前記下面に形成された複数のバンプランド、および前記下面において前記複数のビア配線と前記複数のバンプランドをそれぞれ接続する複数の下面側配線を有する配線基板と、
    前記第１辺に沿って配置される第１主辺を有する表面、前記表面において前記第１主辺に沿って形成された複数の電極パッド、および前記表面とは反対側の裏面を有し、前記配線基板の前記上面に搭載された半導体チップと、
    前記複数の電極パッドと前記複数のボンディングリードとをそれぞれ電気的に接続し、かつ、前記第１主辺と直交しない角度で交差するように延在する複数のワイヤと、
    前記半導体チップ、および前記複数のワイヤを封止する封止体と、
    を含み、
    前記複数のボンディングリードそれぞれの平面形状は、前記ボンディングリードに接続される前記ワイヤの延在方向に沿って延在する辺を有する矩形を成し、
    前記複数のボンディングリードは、前記第１辺に沿って配列される第１ボンディングリード群に配置される複数の第１ボンディングリードと、前記第１辺に沿って、前記第１辺と前記第１ボンディングリード群の間に配列される第２ボンディングリード群に配置される複数の第２ボンディングリードとを有し、
    前記複数の第２ボンディングリードは、前記複数の第１ボンディングリードよりも多く配置され、
    前記複数の給電線は、前記複数の第１ボンディングリードと接続される複数の第１給電線と、前記複数の第２ボンディングリードと接続される複数の第２給電線とを有し、
    前記第２ボンディングリード群において、隣り合う前記第１給電線間には、複数の前記第２ボンディングリードが配置されることを特徴とする半導体装置。
  12. 請求項１１において、
    前記複数の第２ボンディングリードのうち、前記第２ボンディングリード群の両端に配置される第２ボンディングリード間の長さは、前記半導体チップの前記第１主辺の長さよりも長いことを特徴とする半導体装置。
  13. 請求項１２において、
    前記第２ボンディングリード群と、前記配線基板の前記第１辺の間には、前記複数のビア配線は形成されていないことを特徴とする半導体装置。
  14. 請求項１３において、
    前記第１ボンディングリード群と前記第２ボンディングリード群の間には前記複数のビア配線は形成されていないことを特徴とする半導体装置。
JP2010173561A 2010-08-02 2010-08-02 半導体装置 Pending JP2012033808A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010173561A JP2012033808A (ja) 2010-08-02 2010-08-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010173561A JP2012033808A (ja) 2010-08-02 2010-08-02 半導体装置

Publications (1)

Publication Number Publication Date
JP2012033808A true JP2012033808A (ja) 2012-02-16

Family

ID=45846837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010173561A Pending JP2012033808A (ja) 2010-08-02 2010-08-02 半導体装置

Country Status (1)

Country Link
JP (1) JP2012033808A (ja)

Similar Documents

Publication Publication Date Title
KR101117848B1 (ko) 반도체 장치 및 그 제조 방법
US7566969B2 (en) Semiconductor device with improved arrangement of a through-hole in a wiring substrate
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
KR101296572B1 (ko) 반도체 장치의 제조 방법
JP5503466B2 (ja) 半導体装置の製造方法
US9281289B2 (en) Semiconductor device and method of manufacturing the same
KR100587081B1 (ko) 개선된 열방출 특성을 갖는 반도체 패키지
US20180315691A1 (en) Semiconductor device
US20090039509A1 (en) Semiconductor device and method of manufacturing the same
US8178971B2 (en) Semiconductor device and method of manufacturing the same
JP6663340B2 (ja) 半導体装置
JPH11354572A (ja) 半導体チップパッケ―ジ及びその製造方法
US10186432B2 (en) Method for manufacturing semiconductor device
JP4825529B2 (ja) 半導体装置
JP2011222901A (ja) 半導体装置
JP2003086751A (ja) リードフレーム、樹脂封止型半導体装置及びその製造方法
JP2012033808A (ja) 半導体装置
JP2009224529A (ja) 半導体装置およびその製造方法
JP2011165793A (ja) 半導体装置及びその製造方法、並びに電子装置
JP4030363B2 (ja) 半導体装置
JP5103155B2 (ja) 半導体装置およびその製造方法
WO2015129185A1 (ja) 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体
JP4477976B2 (ja) 半導体装置の製造方法
JP2004327652A (ja) 半導体装置およびその製造方法
JPH0834282B2 (ja) 半導体装置用リードフレーム