JP6128687B2 - 半導体装置の製造方法、半導体装置及びリードフレーム - Google Patents
半導体装置の製造方法、半導体装置及びリードフレーム Download PDFInfo
- Publication number
- JP6128687B2 JP6128687B2 JP2013192288A JP2013192288A JP6128687B2 JP 6128687 B2 JP6128687 B2 JP 6128687B2 JP 2013192288 A JP2013192288 A JP 2013192288A JP 2013192288 A JP2013192288 A JP 2013192288A JP 6128687 B2 JP6128687 B2 JP 6128687B2
- Authority
- JP
- Japan
- Prior art keywords
- dimple
- die pad
- small
- main surface
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
特許文献1には、ダイパッドの上面(主面)のうち半導体素子の搭載領域の周辺に、複数の不連続溝(ディンプル)を形成した半導体装置が開示されている。この半導体装置では、封止樹脂を不連続溝に入り込ませることで、ダイパッドと封止樹脂との密着性向上を図っている。
以下、図1〜6を参照して本発明の第一実施形態について説明する。
本実施形態の製造方法は、後述する樹脂封止型の半導体装置30(図6参照)を製造する方法である。
半導体装置30を製造する際には、はじめに、図1,2に示すリードフレーム1を準備する(準備工程)。リードフレーム1は、銅板等のように導電性を有する板材にプレス加工等を施すことで得られる。このリードフレーム1は、半導体素子31を搭載するための板状のダイパッド11と、半導体素子31に電気接続するリード12と、を備える。
なお、図示例では、二つのリード12のうち一方のリード(第一リード12A)の幅寸法が、他方のリード(第二リード12B)の幅寸法よりも小さく設定されているが、これらリード12の幅寸法は、製造後の半導体装置30(図6参照)において各リード12に流す電流の大きさに応じて適宜変更されてよい。
タイバー部14は、複数のリード12及び吊りリード部15の長手方向の中途部に接続されている。吊りリード部15は、半導体素子31を搭載するダイパッド11の第一主面11a(図1において上側の面)がリード12よりも下方にずれて位置するように折り曲げられている。
厚板部21は、平面視矩形状に形成され、リード12が隣り合せて配されるダイパッド11の一端側の部分をなしている。薄板部22は、平面視矩形状に形成され、ダイパッド11の一端と反対側に位置するダイパッド11の他端側の部分をなしている。
一方、ダイパッド11の第二主面11b(図1において下側の面)は、厚板部21及び薄板部22の両方により形成されている。また、本実施形態のダイパッド11の第二主面11bは、その周縁領域11b2が他の領域(中央領域11b1)に対して一段低く位置する階段状に形成されている。図示例では、周縁領域11b2が、薄板部22との接続部分を除く厚板部21の周縁部分に形成されているが、これに限ることはなく、例えば薄板部22の周縁部分にも形成されてもよい。
小ディンプル23は、第二主面11bから窪む小孔であり、例えば小ディンプル23形成用の凸部が形成された所定の金型(不図示)を、ダイパッド11の厚さ方向から第二主面11bに押し付けることで形成される。本実施形態では、小ディンプル23が複数形成される。また、複数の小ディンプル23は互いに間隔をあけて配されている。
この第一ディンプル形成工程は、例えば準備工程において導電性板材からリードフレーム1を得るためのプレス加工において同時に実施されてもよいし、例えば準備工程後に実施されてもよい。第一ディンプル形成工程を準備工程と同時に実施する場合、例えば、ダイパッド11の第二主面11bに一段低い周縁領域11b2を形成するためのプレス加工において同時に実施されるとよい。
本実施形態の大ディンプル24は、断面V字状に形成されると共に、第二主面11bに沿って一方向に延びる溝状に形成されている。また、本実施形態では、複数の大ディンプル24が隣接して配されている。具体的には、溝状に形成された複数の大ディンプル24が第二主面11bに沿って大ディンプル24の長手方向に直交する方向に隣接して配列されている。これにより、互いに隣接する大ディンプル24の間の隣接部26は、大ディンプル24の長手方向に延びている。これら複数の大ディンプル24は、例えば断面V字状の凸部41が形成された大ディンプル24形成用の金型40を、ダイパッド11の厚さ方向から第二主面11bに押し付けることで形成される。
なお、大ディンプル24は、例えば第二主面11b全体に形成され、第二主面11b全体が大ディンプル24の内面によって構成されてもよいが、これに限ることはない。
次いで、半導体素子31とリード12とを電気接続する(接続工程)。この工程では、ワイヤー(接続子)32の両端を半導体素子31及びリード12の一端部17に接合する。
この工程では、ダイパッド11の第二主面11bの中央領域11b1が外部に露出するように封止樹脂33を形成する。また、吊りリード部15の一端部を除く連結フレーム部13(図2参照)、及び、リード12の他端部18が封止樹脂33の外側に配される。
一方、中央領域11b1に隣り合う第二主面11bの周縁領域11b2は、封止樹脂33によって封止される。これに伴い、封止樹脂33は、ダイパッド11Bに形成された大ディンプル24に入り込むと共に、大ディンプル24に入り込んだ封止樹脂33の一部がさらに小ディンプル23に入り込み、これら小ディンプル23及び大ディンプル24の内面に密着する(図3(b),図5参照)。
半導体素子31は、例えば、上面にゲート電極及びソース電極を有し、下面にドレイン電極を有するMOSFETである。そして、半導体素子31の下面がはんだ(不図示)によってダイパッド11の第一主面11aに接合されることで、半導体素子31のドレイン電極が折曲ダイパッド11に電気接続されている。
ワイヤー32は、半導体素子31の上面とリード12の一端部17(接合部)との間に配されて、半導体素子31とリード12とを電気接続している。
また、封止樹脂33は、中央領域11b1に隣り合う第二主面11bの周縁領域11b2を封止する。さらに、大ディンプル24に入り込んだ封止樹脂33の一部が小ディンプル23に入り込んで、これら小ディンプル23及び大ディンプル24の内面に密着している(図3(b),図5参照)。
そして、この半導体装置30では、その動作時に半導体素子31に大電流が流れて半導体素子31に大きな熱が発生するが、この半導体素子31の熱は、主にダイパッド11を介して実装基板(外部)に逃がすことが可能である。
さらに、本実施形態では、ダイパッド11の第二主面11bのうち外部に露出する中央領域11b1から一段低く位置する周縁領域11b2が封止樹脂33により封止されるため、ダイパッド11が封止樹脂33から剥離することを防止できる。
次に、図7を参照して本発明の第二実施形態について説明する。
この実施形態では、第一実施形態の製造方法やリードフレームと比較して、第二ディンプル形成工程において形成される大ディンプル24の形状及び配列のみが異なっており、その他については第一実施形態と同様である。本実施形態では、第一実施形態と同一の構成要素について同一符号を付す等して、その説明を省略する。
本実施形態の第二ディンプル形成工程では、第一実施形態と同様に、プレス加工によりダイパッド11の第二主面11bに断面V字状の大ディンプル24が形成される。ただし、本実施形態では、図7に示すように、大ディンプル24が孔状に形成される。
そして、図7に示す大ディンプル24は、四角錐状に形成され、複数の大ディンプル24が、第二ディンプル形成工程前におけるダイパッド11の第二主面11b(図1、図3(a)参照)に沿うように縦横に配列されている。これにより、互いに隣接する大ディンプル24の間の隣接部26も縦横に延び、複数の隣接部26が格子状に形成される。
さらに、本実施形態では、複数の大ディンプル24が孔状に形成されると共に隙間なく配列されているため、封止樹脂33がダイパッド11に対してさらに引っ掛かりやすくなる。したがって、封止樹脂33がダイパッド11の第二主面11bから剥離することをより確実に防止できる。
次に、図8,9を参照して本発明の第三実施形態について説明する。
この実施形態では、第二実施形態のダイパッド11と比較して、第二ディンプル形成工程において形成される大ディンプル24の大きさや配列のみが異なっており、その他については第一、第二実施形態と同様である。本実施形態では、第一、第二実施形態と同一の構成要素について同一符号を付す等して、その説明を省略する。
本実施形態の第二ディンプル形成工程では、図8に示すように、第一、第二実施形態と同様に、プレス加工によりダイパッド11の第二主面11bに断面V字状の大ディンプル24が複数形成される。
第一大ディンプル24Cは、第一、第二実施形態の場合と同様に、複数の第一大ディンプル24Cが隣接するように形成される。なお、後述する第二大ディンプル24Dの形成を考慮すると、互いに隣接する第一大ディンプル24Cの間の第一隣接部26Cには小ディンプル23を開口させないことが好ましい。
上記のように第二大ディンプル24Dを形成する際には、当該第二大ディンプル24Dの形成前において第一大ディンプル24Cの傾斜内面24aに開口していた一部の第一小ディンプル23Aの一部(第一隣接部26Cの近傍に形成された第一小ディンプル23A)が、第二大ディンプル24D形成用の金型(不図示)によって押し潰されるため、第二大ディンプル24Dの傾斜内面24bに開口すると共に、当該第一小ディンプル23Aの開口が狭められる。言い換えれば、第一大ディンプル24Cの形成時に第一小ディンプル23Aの開口の周縁に形成される突起部25(図5(a)参照)の突出長さが、第二大ディンプル24Dの形成前と比較して長くなる。
図9において、第一大ディンプル24Cは、第二実施形態の大ディンプル24(図7参照)と同様の四角錐状に形成され、第二ディンプル形成工程におけるダイパッド11の第二主面11b(図1、図3(a)参照)に沿うように縦横に配列されている。これにより、互いに隣接する第一大ディンプル24Cの間の第一隣接部26Cが縦横に延び、複数の第一隣接部26が格子状に形成される。一方、第二大ディンプル24Dは、第一大ディンプル24Cよりも小さな四角錐状に形成され、格子状に形成された第一隣接部26の交点に形成されている。
さらに、本実施形態では、第二ディンプル形成工程において、大きな第一大ディンプル24Cを複数形成した後に、第一大ディンプル24Cよりも小さい第二大ディンプル24Dを形成することで、一部の小ディンプル23の開口をさらに狭めることができるため、当該小ディンプル23に入り込む封止樹脂33の一部が小ディンプルの開口部分にさらに引っ掛りやすくなる。したがって、封止樹脂33がダイパッド11の第二主面11bの周縁領域11b2から剥離することをさらに確実に防止し、ダイパッド11と封止樹脂33との密着性向上をさらに図ることができる。
例えば、上記実施形態の大ディンプル24は断面V字状に形成されているが、これに限ることはなく、任意の断面形状に形成されてよい。大ディンプル24は、例えば断面U字状に形成されてもよいし、例えば断面矩形状に形成されてもよい。この場合、小ディンプル23は例えば大ディンプル24の内面のうちダイパッド11の第二主面11bに対して直角に傾斜する傾斜内面に開口してよい。
また、上記実施形態では、複数の大ディンプル24が隙間なく隣接して配されているが、例えば互いに間隔をあけて配されてもよい。
また、ダイパッド11は、平面視矩形状に形成されることに限らず、任意の平面視形状に形成されてよい。
さらに、上記実施形態では、半導体素子31とリード12とがワイヤー32によって電気接続されるが、少なくとも導電性を有する接続子によって電気接続されればよく、例えば導電性の板材によって接続されてもよい。
これ以外にも、本発明の主旨を逸脱しない限り、上記実施の形態で挙げた構成を取捨選択したり、他の構成に適宜変更したりすることが可能である。
11 ダイパッド
11a 第一主面
11b 第二主面(一方の主面)
11b2 周縁領域
12 リード
23 小ディンプル
23A 第一小ディンプル
23B 第二小ディンプル
24 大ディンプル
24a 傾斜内面
24b 傾斜内面
24C 第一大ディンプル
24D 第二大ディンプル
25 突起部
26 隣接部
26C 第一隣接部
26D 第二隣接部
30 半導体装置
31 半導体素子
32 ワイヤー(接続子)
33 封止樹脂
Claims (5)
- 樹脂封止型の半導体装置を製造する方法であって、
板状に形成されたダイパッドを有するリードフレームを準備する準備工程と、
プレス加工により前記ダイパッドの少なくとも一方の主面に小ディンプルを形成する第一ディンプル形成工程と、
前記小ディンプルが当該小ディンプルよりも大きな大ディンプルの内面に開口するように、プレス加工により前記一方の主面に前記大ディンプルを形成する第二ディンプル形成工程と、を備え、
前記第二ディンプル形成工程において、前記小ディンプルが前記大ディンプルの内面のうち前記一方の主面に対して傾斜する傾斜内面に開口するように、前記大ディンプルを形成することを特徴とする半導体装置の製造方法。 - 前記第二ディンプル形成工程において、前記大ディンプルを形成するプレス加工により、前記小ディンプルの開口の周縁に前記小ディンプルの内側に突出する突起部を形成することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記第二ディンプル形成工程において、複数の前記大ディンプルが隣接するように、かつ、互いに隣接する前記大ディンプルの間の隣接部に前記小ディンプルが位置するように、複数の前記大ディンプルを形成することを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。
- 請求項1から請求項3のいずれか一項に記載の製造方法によって製造される半導体装置であって、
前記ダイパッドと、前記ダイパッドの第一主面に搭載される半導体素子と、前記ダイパッド及び前記半導体素子を封止する封止樹脂と、を備え、
前記封止樹脂が、前記一方の主面のうち少なくとも前記大ディンプルが形成された領域を封止すると共に、前記大ディンプルに入り込んだ前記封止樹脂の一部が前記小ディンプルに入り込んでいることを特徴とする半導体装置。 - 請求項1から請求項3のいずれか一項に記載の製造方法によって得られるリードフレームであって、
前記ダイパッドに、前記一方の主面に開口する前記大ディンプル、及び、該大ディンプルの内面に開口する前記小ディンプルが形成されていることを特徴とするリードフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013192288A JP6128687B2 (ja) | 2013-09-17 | 2013-09-17 | 半導体装置の製造方法、半導体装置及びリードフレーム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013192288A JP6128687B2 (ja) | 2013-09-17 | 2013-09-17 | 半導体装置の製造方法、半導体装置及びリードフレーム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015060889A JP2015060889A (ja) | 2015-03-30 |
JP6128687B2 true JP6128687B2 (ja) | 2017-05-17 |
Family
ID=52818202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013192288A Active JP6128687B2 (ja) | 2013-09-17 | 2013-09-17 | 半導体装置の製造方法、半導体装置及びリードフレーム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6128687B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AT516743B1 (de) * | 2015-04-16 | 2016-08-15 | Zizala Lichtsysteme Gmbh | Beleuchtungsvorrichtung für ein Kraftfahrzeug |
JP2018041956A (ja) * | 2016-09-06 | 2018-03-15 | エイブリック株式会社 | 半導体装置の製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5216735B2 (ja) * | 2009-09-30 | 2013-06-19 | 新電元工業株式会社 | 半導体パッケージ |
-
2013
- 2013-09-17 JP JP2013192288A patent/JP6128687B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015060889A (ja) | 2015-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6357371B2 (ja) | リードフレーム、半導体装置及びリードフレームの製造方法 | |
JP6127293B2 (ja) | リードフレーム、半導体装置及びその製造方法 | |
JP6370071B2 (ja) | 半導体装置及びその製造方法 | |
JP2006203052A (ja) | 表面実装型半導体素子 | |
JP6857035B2 (ja) | 半導体装置 | |
JP3994095B2 (ja) | 面実装型電子部品 | |
JP5206007B2 (ja) | パワーモジュール構造 | |
JP2015072947A (ja) | 半導体装置及びその製造方法 | |
JP6128687B2 (ja) | 半導体装置の製造方法、半導体装置及びリードフレーム | |
JP6080305B2 (ja) | 半導体装置の製造方法、半導体装置及びリードフレーム | |
JP4614107B2 (ja) | 半導体装置 | |
JP2008252054A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6752981B2 (ja) | 半導体装置の製造方法 | |
JP2006005281A (ja) | リードフレーム及びその製造方法並びに樹脂封止型半導体装置 | |
JP4500819B2 (ja) | 面実装型電子部品の製造方法 | |
JP5104020B2 (ja) | モールドパッケージ | |
JP6029237B2 (ja) | リードフレーム、半導体装置、及び、半導体装置の製造方法 | |
JP2004221258A (ja) | 半導体装置及びその製造方法 | |
JP6752982B2 (ja) | 半導体装置、及び、半導体装置の製造方法 | |
JP5124330B2 (ja) | 半導体装置 | |
JP6808849B2 (ja) | 半導体装置 | |
JP5254374B2 (ja) | 電子部品およびその製造方法 | |
JP2019110258A (ja) | 半導体装置 | |
JP2009004467A (ja) | 半導体装置用リードフレーム、それを用いた半導体装置の製造方法および電子機器の製造方法 | |
JP5772306B2 (ja) | モールドパッケージの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170410 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6128687 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |