DE112019001917T5 - Halbleiterbauteil - Google Patents

Halbleiterbauteil Download PDF

Info

Publication number
DE112019001917T5
DE112019001917T5 DE112019001917.1T DE112019001917T DE112019001917T5 DE 112019001917 T5 DE112019001917 T5 DE 112019001917T5 DE 112019001917 T DE112019001917 T DE 112019001917T DE 112019001917 T5 DE112019001917 T5 DE 112019001917T5
Authority
DE
Germany
Prior art keywords
region
electrode
electrode pad
semiconductor component
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112019001917.1T
Other languages
English (en)
Inventor
Kazuki Okuyama
Shuntaro Takahashi
Motoharu Haga
Shingo Yoshida
Kazuhisa Kumagai
Hajime Okuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of DE112019001917T5 publication Critical patent/DE112019001917T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/26—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device including materials for absorbing or reacting with moisture or other undesired substances, e.g. getters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H01L2224/376—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H01L2224/376—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Ein Halbleiterbauteil beinhaltet ein Halbleiterelement und ein erstes Verbindungselement. Das Halbleiterelement beinhaltet ein Substrat und ein Elektroden-Pad. Das Substrat beinhaltet eine Transistorbildungsregion, in der ein Transistor gebildet ist und die so geformt ist, das sie nicht-viereckig bzw. nicht-vierseitig ist. Das Elektroden-Pad ist auf der Transistorbildungsregion angeordnet. Das erste Verbindungselement ist an einem Ort mit dem Elektroden-Pad verbunden. Das Elektroden-Pad ist so angeordnet, dass es einen Schwerpunkt der Transistorbildungsregion in einer Draufsicht des Elektroden-Pads bedeckt. In der Draufsicht beinhaltet eine Verbindungsregion, in der das erste Verbindungselement mit dem Elektroden-Pad verbunden ist, eine Schwerpunktposition der Transistorbildungsregion.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft ein Halbleiterbauteil.
  • STAND DER TECHNIK
  • Ein vertikaler MOSFET ist ein bekanntes Beispiel eines Halbleiterbauteils, bei dem eine Drain-Elektrode auf einer Fläche an einer Seite gebildet ist, die an einem Anschlussrahmen montiert ist, und bei dem ein Source-Elektroden-Pad und ein Gate-Elektroden-Pad auf einer Fläche auf der gegenüberliegenden Seite jener Fläche gebildet sind, an der die Drain-Elektrode gebildet ist (siehe beispielsweise Patentdokument 1).
  • DOKUMENT DES STANDES DER TECHNIK
  • PATENTDOKUMENT
  • Patentdokument 1: Japanische offengelegte Patentveröffentlichung mit der Nr. 2015-23211
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Probleme, die die Erfindung lösen soll
  • Das Halbleiterbauteil kann mit einer induktiven Last verbunden sein, in welchem Fall es notwendig ist, die Energie zu absorbieren, die von der induktiven Last abgegeben bzw. emittiert wird, wenn ausgeschaltet wird. Wenn die von der induktiven Last an das Halbleiterbauteil angelegte Energie einen vorbestimmten Wert überschreitet, kann das Halbleiterbauteil aufgrund eines Anstiegs der Temperatur ausfallen. Eine aktive Klemmenkapazität ist ein Index, der die absorbierbare Energiemenge zeigt, die in der induktiven Last gespeichert ist. Wenn der Wert der aktiven Klemmenkapazität („active clamp capacity“) zunimmt, kann mehr Energie, die in der induktiven Last gespeichert ist, absorbiert werden. Es ist daher bevorzugt, wenn der Wert der aktiven Klemmenkapazität groß ist.
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Halbleiterbauteil bereitzustellen, das die aktive Klemmenkapazität erhöhen kann.
  • Mittel zum Lösen des Problems
  • Ein Halbleiterbauteil, das die obige Aufgabe löst, beinhaltet ein Halbleiterelement, das ein Substrat und ein erstes Verbindungselement aufweist. Das Substrat weist eine Transistorbildungsregion, in der ein Transistor gebildet ist und die nicht-viereckig bzw. nichtvierseitig („non-quadrangular“) ausgebildet ist, und ein Elektroden-Pad auf der Transistorbildungsregion auf. Das erste Verbindungselement ist an einem Ort („location“) mit dem Elektroden-Pad verbunden. Das Elektroden-Pad ist so angeordnet, dass es einen Schwerpunkt („center of gravity“) der Transistorbildungsregion in einer Draufsicht des Elektroden-Pads bedeckt. In der Draufsicht beinhaltet eine Verbindungsregion, in der das erste Verbindungselement mit dem Elektroden-Pad verbunden ist, eine Schwerpunktposition der Transistorbildungsregion.
  • Um die aktive Klemmenkapazität des Halbleiterbauteils zu erhöhen, haben die Erfinder der vorliegenden Erfindung die Position studiert, wo das erste Verbindungselement, das mit dem Halbleiterelement verbunden ist, mit dem Elektroden-Pad verbunden ist, und zwar in der Transistorbildungsregion des Halbleiterelementes. Die Erfinder der vorliegenden Erfindung haben herausgefunden, dass die aktive Klemmenkapazität zunimmt, wenn das erste Verbindungselement mit dem Elektroden-Pad an einer Position entsprechend der Schwerpunktposition der Transistorbildungsregion verbunden ist. In dieser Hinsicht ist das vorliegende Halbleiterbauteil so konfiguriert, dass die Verbindungsregion, in der das erste Verbindungselement mit dem Elektroden-Pad verbunden ist, die Schwerpunktposition der Transistorbildungsregion beinhaltet. Demgemäß ist die aktive Klemmenkapazität erhöht.
  • Ein Halbleiterbauteil, das die obige Aufgabe löst, beinhaltet ein Halbleiterelement und ein erstes Verbindungselement. Das Halbleiterelement beinhaltet ein Substrat, das eine Transistorbildungsregion aufweist, in der ein Transistor gebildet ist und die so geformt ist, dass sie nicht-viereckig ist, und beinhaltet ein Elektroden-Pad auf der Transistorbildungsregion. Das erste Verbindungselement ist an mehrfachen Orten mit dem Elektroden-Pad verbunden. Die Transistorbildungsregion ist in unterteilte Regionen bzw. Teilregionen unterteilt, die gleiche Flächen bzw. Flächenbereiche („areas“) haben, und zwar gemäß der Anzahl von Orten, wo bzw. an denen das erste Verbindungselement verbunden ist. Das Elektroden-Pad ist so angeordnet, dass es einen Schwerpunkt von jeder der Vielzahl von unterteilten Regionen in einer Draufsicht bedeckt. In der Draufsicht beinhaltet eine Verbindungsregion, in der das erste Verbindungselement mit dem Elektroden-Pad verbunden ist, eine Schwerpunktposition von jeder der unterteilten Regionen.
  • Um die aktive Klemmenkapazität des Halbleiterbauteils zu erhöhen, haben die Erfinder der vorliegenden Erfindung die Position studiert, wo das erste Verbindungselement, das mit dem Halbleiterelement verbunden ist, mit dem Elektroden-Pad verbunden ist, und zwar in der Transistorbildungsregion des Halbleiterelementes. Die Erfinder der vorliegenden Erfindung haben herausgefunden, dass dann, wenn das erste Verbindungselement mit dem Elektroden-Pad an zwei Orten verbunden ist, die aktive Klemmenkapazität zunimmt, indem man das erste Verbindungselement mit dem Elektroden-Pad an Positionen entsprechend der Schwerpunktposition von jeder von zwei unterteilten Regionen verbindet, die gleiche Flächenbereiche haben, die erhalten sind durch Unterteilen der Transistorbildungsregion. In dieser Hinsicht ist das vorliegende Halbleiterbauteil so konfiguriert, dass die Verbindungsregion, in der das erste Verbindungselement mit dem Elektroden-Pad verbunden ist, die Schwerpunktposition der Transistorbildungsregion beinhalt. Demgemäß ist die aktive Klemmenkapazität erhöht.
  • Ein Halbleiterbauteil, das die obige Aufgabe löst, beinhaltet ein Halbleiterelement und erste Verbindungselemente. Das Halbleiterelement beinhaltet ein Substrat, das eine Transistorbildungsregion aufweist, in der ein Transistor gebildet ist und die so geformt ist, dass sie nicht-viereckig ist, und ein Elektroden-Pad auf der Transistorbildungsregion. Die ersten Verbindungselemente sind mit dem Elektroden-Pad verbunden. Die Transistorbildungsregion ist in unterteilte Regionen bzw. Teilregionen unterteilt, die gleiche Flächeninhalte haben, und zwar gemäß der Anzahl der ersten Verbindungselemente. Das Elektroden-Pad ist so angeordnet, dass es einen Schwerpunkt von jeder der unterteilten Regionen in einer Draufsicht bedeckt. In der Draufsicht beinhaltet eine Verbindungsregion, in der die ersten Verbindungselemente jeweils mit dem Elektroden-Pad verbunden sind, eine Schwerpunktposition von jeder der unterteilten Regionen.
  • Um die aktive Klemmenkapazität des Halbleiterbauteils zu erhöhen, haben die Erfinder der vorliegenden Erfindung die Position studiert, wo das erste bzw. die ersten Verbindungselement(e), das bzw. die mit dem Halbleiterelement verbunden ist, mit dem Elektroden-Pad verbunden ist bzw. sind, und zwar in der Transistorbildungsregion des Halbleiterelementes. Die Erfinder der vorliegenden Erfindung haben herausgefunden, dass dann, wenn die ersten Verbindungselemente mit dem Elektroden-Pad an zwei Orten verbunden sind, die aktive Klemmenkapazität zunimmt, indem die ersten Verbindungselemente mit dem Elektroden-Pad an Positionen entsprechend der Schwerpunktposition von jeder der unterteilten Regionen verbunden werden, die gleichen Flächeninhalte haben, und zwar erhalten durch Unterteilen der Transistorbildungsregion gemäß der Anzahl der ersten Verbindungselemente. In dieser Hinsicht ist das vorliegende Halbleiterbauteil so konfiguriert, dass die Verbindungsregion, in der die ersten Verbindungselemente mit dem Elektroden-Pad verbunden sind, die Schwerpunktposition von jeder der unterteilten Regionen beinhaltet, die gleiche Flächeninhalte haben, die durch Teilen der Verbindungsregion gemäß der Anzahl der ersten Verbindungselemente erhalten werden. Demgemäß ist aktive Klemmenkapazität erhöht.
  • Wirkungen der vorliegenden Erfindung
  • Das Halbleiterbauteil erhöht die aktive Klemmenkapazität.
  • Figurenliste
    • 1A ist eine Draufsicht eines Halbleiterbauteils gemäß einer ersten Ausführungsform, 1B ist eine Seitenansicht des Halbleiterbauteils, und 1C ist eine Bodenansicht bzw. Ansicht von unten des Halbleiterbauteils.
    • 2 ist eine Draufsicht, die die interne Struktur des Halbleiterbauteils zeigt.
    • 3 ist eine Querschnittsansicht entlang einer Linie 3-3 in 1.
    • 4 ist eine Querschnittsansicht entlang einer Linie 4-4 in 1.
    • 5 ist eine Draufsicht, die die interne Struktur des Halbleiterbauteils zeigt.
    • 6 ist ein Schaltungsdiagramm, das den Schaltkreis des Halbleiterbauteils zeigt.
    • 7 ist eine schematische Draufsicht, die eine aktive Region und ein Source-Pad eines Halbleiterelementes zeigt.
    • 8 ist eine schematische Draufsicht, die eine aktive Region und ein Source-Pad des Halbleiterelementes zeigt.
    • 9 ist eine schematische Querschnittsansicht, die die Struktur eines MISFET zeigt, das einen Teil des Halbleiterelementes bildet.
    • 10 ist eine vergrößerte Ansicht, die eine einzelne Graben-Gate-Struktur der 9 und deren Umgebung zeigt.
    • 11 ist eine schematische Draufsicht, die eine Epitaxialschicht des MISFET zeigt.
    • 12 ist eine schematische Querschnittsansicht, die die Struktur eines Niedrigspannungs-CMOSFET zeigt, der einen Teil des Halbleiterelementes bildet.
    • 13 ist eine schematische Querschnittsansicht, die die Struktur eines MOS-Kondensators zeigt, der einen Teil des Halbleiterelementes bildet.
    • 14 ist eine schematische Querschnittsansicht, die die Struktur eines Polysilicium-Widerstands zeigt, der einen Teil des Halbleiterelementes bildet.
    • 15 ist eine schematische Querschnittsansicht, die die Struktur eines Hochspannungs-N-Kanal-MOSFET zeigt, der einen Teil des Halbleiterelementes bildet.
    • 16 ist eine schematische Querschnittsansicht, die die Struktur eines Hochspannungs-P-Kanal-MOSFET zeigt, der einen Teil des Halbleiterelementes bildet.
    • 17 ist eine schematische Querschnittsansicht, die die Struktur eines NPN-Kondensators zeigt, der einen Teil des Halbleiterelementes bildet.
    • 18 ist ein Flussdiagramm, das ein Verfahren zum Herstellen des Halbleiterbauteils zeigt.
    • 19A ist ein Diagramm, das einen Teil eines Herstellungsprozesses des Halbleiterbauteils zeigt.
    • 19B ist ein Diagramm, das einen Schritt zeigt, der 19A folgt.
    • 19C ist ein Diagramm, das einen Schritt zeigt, der 19B folgt.
    • 19D ist ein Diagramm, das einen Schritt zeigt, der 19C folgt.
    • 19E ist ein Diagramm, das einen Schritt zeigt, der 19D folgt.
    • 19F ist ein Diagramm, das einen Schritt zeigt, der 19E folgt.
    • 20 ist eine schematische Draufsicht, die eine aktive Region und ein Source-Pad des Halbleiterelementes in einem Halbleiterbauteil gemäß einer zweiten Ausführungsform zeigt.
    • 21 ist eine schematische Draufsicht, die die aktive Region und das Source-Pad des Halbleiterelementes zeigt.
    • 22 ist eine Seitenansicht eines ersten Drahtes, der mit dem Source-Pad der 21 verbunden ist.
    • 23 ist eine schematische Querschnittsansicht, die die Struktur eines Teils eines MISFET eines Halbleiterelementes in einem Halbleiterbauteil gemäß einer dritten Ausführungsform zeigt.
    • 24 ist eine schematische Draufsicht, die eine aktive Region und ein Source-Pad des Halbleiterelementes in einem Halbleiterbauteil gemäß einer vierten Ausführungsform zeigt.
    • 25 ist eine schematische Draufsicht, die die aktive Region und das Source-Pad des Halbleiterelementes zeigt.
    • 26A ist eine schematische Draufsicht, die eine Epitaxialschicht des Halbleiterelementes zeigt.
    • 26B ist eine schematische Draufsicht, die die Epitaxialschicht des Halbleiterelementes zeigt.
    • 26C ist eine schematische Draufsicht, die die Epitaxialschicht des Halbleiterelementes zeigt.
    • 27A ist ein Diagramm, das einen Teil eines Herstellungsprozesses eines MISFET des Halbleiterelementes zeigt.
    • 27B ist ein Diagramm, das einen Schritt zeigt, der 27A folgt.
    • 27C ist ein Diagramm, das einen Schritt zeigt, der 27B folgt.
    • 27D ist ein Diagramm, das einen Schritt zeigt, der 27C folgt.
    • 27E ist ein Diagramm, das einen Schritt zeigt, der 27D folgt.
    • 27F ist ein Diagramm, das einen Schritt zeigt, der 27E folgt.
    • 27G ist ein Diagramm, das einen Schritt zeigt, der 27F folgt.
    • 27H ist ein Diagramm, das einen Schritt zeigt, der 27G folgt.
    • 27I ist ein Diagramm, das einen Schritt zeigt, der 27H folgt.
    • 27J ist ein Diagramm, das einen Schritt zeigt, der 27I folgt.
    • 27K ist ein Diagramm, das einen Schritt zeigt, der 27J folgt.
    • 28A ist eine schematische Draufsicht, die eine aktive Region und ein Source-Pad eines Halbleiterelementes in einem Halbleiterbauteil gemäß einem modifizierten Beispiel zeigt.
    • 28B ist eine schematische Draufsicht, die die aktive Region und das Source-Pad des Halbleiterelementes zeigt.
    • 29 ist eine Seite bzw. eine Seitenansicht eines Wärmeableitungselementes bzw. Wärmedissipationselementes, das auf dem Halbleiterelement von 28A und 28B angeordnet ist.
    • 30A ist eine schematische Draufsicht, die eine aktive Region und ein Source-Pad eines Halbleiterelementes in einem Halbleiterbauteil gemäß einem modifizierten Beispiel zeigt.
    • 30B ist eine schematische Draufsicht, die die aktive Region und das Source-Pad des Halbleiterelementes zeigt.
    • 31A ist eine schematische Draufsicht, die die interne Struktur eines Halbleiterbauteils zeigt, das das Halbleiterelement der 30A beinhaltet.
    • 31B ist eine schematische Draufsicht, die die interne Struktur eines Halbleiterbauteils zeigt, das das Halbleiterelement der 30B beinhaltet.
    • 31C ist eine schematische Draufsicht, die die interne Struktur eines Halbleiterbauteils zeigt, das das Halbleiterelement der 30B beinhaltet.
    • 32A ist eine schematische Draufsicht, die eine aktive Region und ein Source-Pad eines Halbleiterelementes in einem Halbleiterbauteil gemäß einem modifizierten Beispiel zeigt.
    • 32B ist eine schematische Draufsicht, die die aktive Region und das Source-Pad des Halbleiterelementes zeigt.
    • 33A ist eine schematische Draufsicht, die die interne Struktur eines Halbleiterbauteils zeigt, das das Halbleiterelement der 32A beinhaltet.
    • 33B ist eine schematische Draufsicht, die die interne Struktur eines Halbleiterbauteils zeigt, das das Halbleiterelement der 32B beinhaltet.
    • 34A ist eine schematische Draufsicht, die eine aktive Region und ein Source-Pad eines Halbleiterelementes in einem Halbleiterbauteil gemäß einem modifizierten Beispiel zeigt.
    • 34B ist eine schematische Draufsicht, die die aktive Region und das Source-Pad des Halbleiterelementes zeigt.
    • 35A ist eine schematische Draufsicht, die die interne Struktur eines Halbleiterbauteils zeigt, das das Halbleiterelement der 34A beinhaltet.
    • 35B ist eine schematische Draufsicht, die die interne Struktur eines Halbleiterbauteils zeigt, das das Halbleiterelement der 34B beinhaltet.
    • 36 ist eine schematische Draufsicht, die die interne Struktur eines Halbleiterbauteils gemäß einem modifizierten Beispiel zeigt.
    • 37 ist eine schematische Draufsicht, die eine aktive Region und ein Source-Pad eines Halbleiterelementes in dem Halbleiterbauteil der 36 zeigt.
    • 38 ist eine schematische Draufsicht, die die interne Struktur eines Halbleiterbauteils gemäß einem modifizierten Beispiel zeigt.
    • 39 ist eine schematische Querschnittsansicht, die die Struktur eines Teils eines MISFET in einem Halbleiterelement gemäß einem modifizierten Beispiel zeigt.
    • 40 ist ein Graph, der die Beziehung der Pad-Dicke eines Source-Pads und der maximalen Hauptbelastung bzw. -spannung („maximum main stress“) zeigt.
    • 41 ist ein Graph, der die Beziehung der Pad-Dicke eines Source-Pads und der TDDB-Ausfallzeit zeigt.
    • 42 ist ein Diagramm, das ein erstes Anwendungsbeispiel des Halbleiterbauteils darstellt.
    • 43 ist ein Diagramm, das ein zweites Anwendungsbeispiel des Halbleiterbauteils darstellt.
    • 44 ist ein Diagramm, das ein drittes Anwendungsbeispiel des Halbleiterbauteils darstellt.
    • 45 ist ein Diagramm, das ein viertes Anwendungsbeispiel des Halbleiterbauteils darstellt.
    • 46 ist ein Diagramm, das ein fünftes Anwendungsbeispiel des Halbleiterbauteils darstellt.
  • AUSFÜHRUNGSFORMEN ZUM AUSFÜHREN DER ERFINDUNG
  • Ausführungsformen eines Halbleiterbauteils werden nunmehr unter Bezugnahme auf die Zeichnungen beschrieben. Die unten beschriebene Ausführungsform stellt eine Konfiguration und ein Verfahren zum Ausführen eines technischen Konzeptes beispielhaft dar und soll das Material, die Form, die Struktur, die Anordnung, die Abmessung und dergleichen von jeder Komponente nicht auf die Beschreibung beschränken. Die Ausführungsform, die unten beschrieben ist, kann verschiedenen Modifikationen unterworfen werden.
  • In der vorliegenden Beschreibung beinhaltet „ein Zustand, bei dem Element A mit Element B verbunden ist“ einen Fall, bei dem Element A und Element B physisch direkt verbunden sind, und einen Fall, bei dem Element A und Element B indirekt durch ein anderes Element verbunden sind, das den elektrischen Verbindungszustand nicht beeinflusst bzw. beeinträchtigt.
  • In ähnlicher Weise beinhaltet „ein Zustand, bei dem Element C zwischen Element A und Element B angeordnet ist“ einen Fall, bei dem Element A direkt mit Element C oder Element B direkt mit Element C verbunden ist, sowie einen Fall, bei dem Element A indirekt mit Element C durch ein anderes Element verbunden ist, das den elektrischen Verbindungszustand nicht beeinflusst bzw. beeinträchtigt, oder Element B indirekt mit Element C durch ein anderes Element verbunden ist, das den elektrischen Verbindungszustand nicht beeinträchtigt bzw. beeinflusst.
  • Erste Ausführungsform
  • Wie es in 1A bis 3 gezeigt ist, beinhaltet ein Halbleiterbauteil 1 einen Anschlussrahmen 10, ein Halbleiterelement 20, das auf dem Anschlussrahmen 10 montiert ist, und ein Verkapselungsharz 30, das einen Teil des Anschlussrahmens 10 und das Halbleiterelement 20 verkapselt. Das Halbleiterelement 20 beinhaltet einen Transistor, der beispielsweise mit einer induktiven Last verbunden ist, und schaltet den Transistor ein und aus. Vorzugsweise hat das Halbleiterelement 20 in dem Halbleiterbauteil 1 einen Einschaltwiderstand („ON resistance“) von 30 mΩ oder weniger. Ein Beispiel des Einschaltwiderstandes des Halbleiterelementes 20 beträgt 28 mΩ. Das Halbleiterbauteil 1 wird beispielsweise in einem Steuerschaltkreis eines an Bord eines Fahrzeugs befindlichen elektrischen Bauteils bzw. Gerätes verwendet. Beispiele von an Bord eines Kraftfahrzeuges befindlichen elektrischen Bauteilen beinhalten einen Motor, ein Klimaanlagenbauteil, ein Lenkbauteil und dergleichen. Das Verkapselungsharz 30 hat eine solche Größe, dass die Abmessung in der horizontalen Richtung X etwa 6,6 mm beträgt, die Abmessung in der vertikalen Richtung Y etwa 6,1 mm beträgt und die Abmessung in der Dickenrichtung Z etwa 2,3 mm beträgt. Das Halbleiterbauteil 1 kann in einer Steuereinrichtung für ein anderes Bauteil als ein an Bord eines Kraftfahrzeuges befindliches elektrisches Bauteil verwendet werden (z.B. eine außen befindliche Einheit einer Klimaanlage bzw. eines Klimaanlagengerätes).
  • Das Verkapselungsharz 30 weist eine erste Seitenfläche 31 und eine zweite Seitenfläche 32 auf, bei denen es sich um Seitenflächen in der horizontalen Richtung X handelt, weist eine dritte Seitenfläche 33 und eine vierte Seitenfläche 34 auf, bei denen es sich um Seitenflächen in der vertikalen Richtung Y handelt, und weist eine fünfte Seitenfläche 35 und eine sechste Seitenfläche 36 auf, bei denen es sich um Seitenflächen in der Dickenrichtung Z handelt. Das Verkapselungsharz 30 ist durch ein wärmeaushärtendes („thermosetting“) Harz gebildet, in das ein Füllstoff dispergiert und gemischt ist. Ein Beispiel des wärmeaushärtenden Harzes ist ein Epoxidharz. Ein Beispiel des Füllstoffes bzw. des Füllmaterials ist ein Siliciumdioxid-Füllstoff („silica filler). Das Zusammensetzungsverhältnis des Füllstoffes zu dem Epoxidharz beträgt 85 bis 90 Volumenprozent. Vorzugsweise weist das für das Verkapselungsharz 30 verwendete Material einen linearen Ausdehnungskoeffizienten auf, der größer ist als 10 ppm/K und kleiner ist als 15ppm/K. Der lineare Ausdehnungskoeffizient des Verkapselungsharzes 30 kann beispielsweise gemäß dem Zusammensetzungsverhältnis des Füllstoffes geändert werden. In der vorliegenden Ausführungsform beträgt der lineare Ausdehnungskoeffizient bzw. Koeffizient der linearen Ausdehnung des Verkapselungsharzes 30 hier 12 ppm/K.
  • Der Anschlussrahmen 10 beinhaltet einen ersten Anschlussrahmen 11, einen zweiten Anschlussrahmen 12, und einen dritten Anschlussrahmen 13. Jeder der Anschlussrahmen 11, 12, und 13 ist beispielsweise aus Kupfer (Cu) gebildet. Auf die äußere Fläche von jedem der Anschlussrahmen 11, 12, und 13 ist eine Nickel-Plattierung (Ni-Plattierung) aufgebracht. 3 und 4 zeigen jeweils ein Beispiel einer Plattierungsschicht 14 auf dem ersten Anschlussrahmen 11 und dem zweiten Anschlussrahmen 12 bzw. 13.
  • Wie es in 1A und 2 gezeigt ist, weist der erste Anschlussrahmen 11 ein Ausgangsterminal OUT auf. Eine erste Insel („island“) 11a und ein erstes Terminal 11b sind enthalten. Die erste Insel 11a und das erste Terminal 11b sind einstückig ausgebildet. Die erste Insel 11a und das erste Terminal 11b können separat gebildet werden und dann miteinander gekoppelt werden.
  • Die erste Insel 11a ist in Draufsicht rechteckförmig. Ein Teil der ersten Insel 11a steht in der vertikalen Richtung Y gegenüber der dritten Seitenfläche 33 des Verkapselungsharzes 30 vor, und zwar in der vertikalen Richtung Y. Wie es in 1B und 1C gezeigt ist, liegt die erste Insel 11a gegenüber der sechsten Seitenfläche 36 des Verkapselungsharzes 30 frei. Die erste Insel 11a beinhaltet einen Hauptkörper 11c, der in dem Verkapselungsharz 30 angeordnet ist, einen schmalen Abschnitt 11d, der nahe der dritten Seitenfläche 33 in dem Verkapselungsharz 30 angeordnet ist, und ein distales Ende 11e, das gegenüber dem schmalen Abschnitt 11d in der vertikalen Richtung Y vorsteht. Ein Teil des distalen Endes 11e steht aus der dritten Seitenfläche 33 des Verkapselungsharzes 30 vor. In der vorliegenden Ausführungsform ist die Abmessung des distalen Endes 11e in der horizontalen Richtung X kleiner als die Abmessung des Hauptkörpers 11c in der horizontalen Richtung X. Der Rand des distalen Endes 11e in der vertikalen Richtung Y beinhaltet eine Ausnehmung 11f, die in Richtung hin zu der dritten Seitenfläche 33 ausgenommen ist. Der schmale Abschnitt 11d bildet Ausnehmungen in der horizontalen Richtung X. Demzufolge ist die Adhäsion bzw. die Trennfestigkeit der ersten Insel 11a innerhalb des Verkapselungsharzes 30 verbessert. Dies schränkt Bewegungen der ersten Insel 11a in der vertikalen Richtung Y relativ zu dem Verkapselungsharz 30 ein.
  • Wie es in 1A und 1C gezeigt ist, hat der Abschnitt des Hauptkörpers 11c der ersten Insel 11a, der gegenüber der sechsten Seitenfläche 36 des Verkapselungsharzes 30 frei liegt, einen kleineren Flächeninhalt als der Hauptkörper 11c, und zwar in einer Draufsicht. Genauer gesagt ist der Abschnitt des Hauptkörpers 11c, der in der Dickenrichtung Z näher an der fünften Seitenfläche 35 des Verkapselungsharzes 30 liegt, in der horizontalen Richtung X länger als jener des Abschnitt des Hauptkörpers 11c, der näher an der sechsten Seitenfläche 36 des Verkapselungsharzes 30 ist. Im Ergebnis wird der Abschnitt des Hauptkörpers 11c, der näher ist an der fünften Seitenfläche 35 des Verkapselungsharzes 30, in der Dickenrichtung Z von dem Verkapselungsharz 30 gehalten. Dies schränkt eine Bewegung des ersten Anschlussrahmens 11 in der Dickenrichtung Z ein.
  • Die erste Insel 11a kann jede beliebige Form haben. Beispielsweise können der schmale Abschnitt 11d und/oder die Ausnehmung 11f weggelassen werden. Ferner kann die Abmessung des distalen Endes 11e in der horizontalen Richtung X größer als die oder gleich der Abmessung des Hauptkörpers 11c in der horizontalen Richtung X sein. Ferner kann das distale Ende 11e das Ausgangsterminal OUT bilden. Zusätzlich hierzu kann der Flächeninhalt des Abschnittes in dem Hauptkörper 11c der ersten Insel 11a, der gegenüber der sechsten Seitenfläche 36 des Verkapselungsharzes 30 frei liegt, gleich dem Flächeninhalt des Hauptkörpers 11c sein, und zwar in einer Draufsicht.
  • Wie es in 4 gezeigt ist, steht das erste Terminal 11b, das das Ausgangsterminal OUT bildet, gegenüber der vierten Seitenfläche 34 des Verkapselungsharzes 30 in der vertikalen Richtung Y vor. Der Abschnitt des ersten Terminals 11b, der aus der vierten Seitenfläche 34 des Verkapselungsharzes 30 vorsteht, ist näher an der ersten Insel 11a angeordnet als die fünfte Seitenfläche 35 des Verkapselungsharzes 30, und zwar in der Dickenrichtung Z. Das erste Terminal 11b beinhaltet einen ersten gebogenen Abschnitt 11g, der ausgehend von einem Abschnitt, der mit der ersten Insel 11a verbunden ist, hin zu der fünften Seitenfläche 35 des Verkapselungsharzes 30 abgebogen ist, einen geneigten Abschnitt 11h, der hin zu der fünften Seitenfläche 35 geneigt ist, und zwar in der Richtung der vierten Seitenfläche 34 des Verkapselungsharz es30, einen zweiten gebogenen Abschnitt 11i, der nochmals abgebogen ist, und zwar in der Nähe der vierten Seitenfläche 34 des Verkapselungsharzes 30, und einen distalen Endabschnitt 11j, der senkrecht ausgerichtet ist zu der Dickenrichtung Z und sich in der vertikalen Richtung Y erstreckt. Ein Teil des distalen Endabschnittes 11j steht nach außen aus der vierten Seitenfläche 34 des Verkapselungsharzes 30 vor. In der vorliegenden Ausführungsform sind der erste gebogene Abschnitt 11g, der geneigte Abschnitt 11h, der zweite gebogene Abschnitt 11i und der distale Endabschnitt 11j einstückig gebildet.
  • Wie es in 2 gezeigt ist, bildet der zweite Anschlussrahmen 12 ein Eingangsterminal IN. Der zweite Anschlussrahmen 12 ist nahe an der ersten Seitenfläche 31 und nahe an der vierten Seitenfläche 34 des Verkapselungsharzes 30 angeordnet. Der zweite Anschlussrahmen 12 beinhaltet eine zweite Insel 12a und ein zweites Terminal 12b. Die zweite Insel 12a und das zweite Terminal 12b sind einstückig gebildet. Die zweite Insel 12a und das zweite Terminal 12b können separat gebildet werden und dann miteinander gekoppelt werden.
  • Die zweite Insel 12a ist rechteckförmig und ist in einer Draufsicht in der horizontalen Richtung X länger als in der vertikalen Richtung Y. Die zweite Insel 12a ist näher an der vierten Seitenfläche 34 des Verkapselungsharzes 30 angeordnet als die erste Insel 11a, und zwar in der vertikalen Richtung Y. Die zweite Insel 12a ist in der horizontalen Richtung X näher an der ersten Seitenfläche 31 des Verkapselungsharzes 30 angeordnet als das erste Terminal 11b. Die zweite Insel 12a ist in der Dickenrichtung Z näher an der fünften Seitenfläche 35 des Verkapselungsharzes 30 angeordnet als die erste Insel 11a.
  • Das zweite Terminal 12b erstreckt sich in der vertikalen Richtung Y ausgehend von einem Abschnitt der zweiten Insel 12a nahe der ersten Seitenfläche 31 des Verkapselungsharzes 30. Das zweite Terminal 12b steht nach außen aus der vierten Seitenfläche 34 des Verkapselungsharzes 30 vor. Der Abschnitt des zweiten Terminals 12b, der aus der vierten Seitenfläche 34 des Verkapselungsharzes 30 vorsteht, ist in der vertikalen Richtung Y länger als der Abschnitt des ersten Terminals 11b, der in der vertikalen Richtung Y aus der vierten Seitenfläche 34 des Verkapselungsharzes 30 vorsteht. Das zweite Terminal 12b weist einen distalen Endabschnitt auf, der gebogen ist, so dass er in der Dickenrichtung Z auf der gleichen Position ist wie die erste Insel 11a.
  • Der dritte Anschlussrahmen 13 bildet ein Masseterminal GND. Der dritte Anschlussrahmen 13 weist eine dritte Insel 13a und ein drittes Terminal 13b auf. Die dritte Insel 13a und das dritte Terminal 13b sind einstückig gebildet. Die dritte Insel 13a und das dritte Terminal 13b können separat gebildet werden und dann miteinander gekoppelt werden.
  • Die dritte Insel 13a ist rechteckförmig und ist in einer Draufsicht in der horizontalen Richtung X länger als in der vertikalen Richtung Y. Die dritte Insel 13a ist in der vertikalen Richtung Y näher an der vierten Seitenfläche 34 des Verkapselungsharzes 30 angeordnet als die erste Insel 11a. Die dritte Insel 13a ist in der horizontalen Richtung X näher an der zweiten Seitenfläche 32 des Verkapselungsharzes 30 angeordnet als das erste Terminal 11b. Die dritte Insel 13a ist in der Dickenrichtung Z näher an der fünften Seitenfläche 35 des Verkapselungsharzes 30 angeordnet als die erste Insel 11a (siehe 3).
  • Das dritte Terminal 13b erstreckt sich in der vertikalen Richtung Y von einem Abschnitt der dritten Insel 13a nahe der zweiten Seitenfläche 32 des Verkapselungsharzes 30. Das dritte Terminal 13b steht nach außen aus der Seitenfläche 34 des Verkapselungsharzes 30 vor. Der Abschnitt des dritten Terminals 13b, der aus der vierten Seitenfläche 34 des Verkapselungsharzes 30 vorsteht, ist in der vertikalen Richtung Y länger als der Abschnitt des ersten Terminals 1 1b, der in der vertikalen Richtung Y aus der vierten Seitenfläche 34 des Verkapselungsharzes 30 vorsteht, und hat in der vertikalen Richtung Y die gleiche Länge wie der Abschnitt des zweiten Terminals 12b, der aus der vierten Seitenfläche 34 des Verkapselungsharzes 30 vorsteht. Das dritte Terminal 13b weist einen distalen Endabschnitt auf, der gebogen ist, so dass er auf der gleichen Position in der Dickenrichtung Z angeordnet ist, wie die erste Insel 11a (siehe 3).
  • Wie es in 2 und 3 gezeigt ist, ist das Halbleiterelement 20 an einer Fläche 11x des Hauptkörpers 11c des ersten Anschlussrahmens 11 montiert. Genauer gesagt ist Lötmittel SD auf die Fläche 11x des Hauptkörpers 11c aufgebracht. Das Halbleiterelement 20 ist auf dem Lötmittel SD platziert. Wie es in 2 gezeigt ist, ist das Halbleiterelement 20 auf einem Abschnitt des Hauptkörpers 11c in der Nähe der vierten Seitenfläche 34 des Verkapselungsharzes 30 angeordnet, und zwar in der vertikalen Richtung Y gesehen (nahe der zweiten Insel 12a und der dritten Insel 13a in vertikaler Richtung Y). Das Halbleiterelement 20 ist in der horizontalen Richtung X bei der Mitte des Hauptkörpers 11c angeordnet.
  • Das Halbleiterelement 20 der vorliegenden Ausführungsform ist ein Leistungs-MOSFET oder ein IGBT. Das Halbleiterelement 20 ist rechteckförmig und ist so ausgelegt, dass es in der horizontalen Richtung X länger ist als in der vertikalen Richtung Y, und zwar in einer Draufsicht. Das Halbleiterelement 20 der vorliegenden Ausführungsform hat eine solche Größe, dass die Abmessung in der vertikalen Richtung Y 2,25 mm beträgt und die Abmessung in der horizontalen Richtung X 2,68 mm beträgt. In einer Draufsicht gibt es keine Grenzen hinsichtlich der Form und der Abmessungen des Halbleiterelementes 20. Beispielsweise kann das Halbleiterelement 20 eine Quadratform haben, so dass die Abmessung in der vertikalen Richtung Y gleich der Abmessung in der horizontalen Richtung X ist.
  • Ein Source-Pad 21, bei dem es sich um ein Beispiel eines Elektroden-Pads handelt, und ein Gate-Pad 22, bei dem es sich um ein Beispiel eines Steuerelektroden-Pads handelt, sind in einer vorderseitigen Fläche 20x des Halbleiterelementes 20 angeordnet. Eine Drain-Elektrode ist in einer rückseitigen Fläche 20y des Halbleiterelementes 20 angeordnet (siehe 3), das heißt, jener Fläche des Halbleiterelementes 20, die der ersten Insel 11a gegenüberliegt. Die Drain-Elektrode ist elektrisch durch das Lötmittel SD mit der ersten Insel 11a (erster Anschlussrahmen 11) verbunden.
  • Das Source-Pad 21 ist mit einem Ende eines ersten Drahtes 41 verbunden, bei dem es sich um ein Beispiel eines Verbindungselementes handelt. Das andere Ende des ersten Drahtes 41 ist mit der dritten Insel 13a des dritten Anschlussrahmens 13 verbunden. Der erste Draht 41 ist beispielsweise Wedge-gebonded („wedge bonded“), und ist sowohl mit dem Source-Pad 21 als auch mit der dritten Insel 13a verbunden. Bei der vorliegenden Ausführungsform liegt ein einzelner erster Draht 41 vor. Der erste Draht 41 der vorliegenden Ausführungsform ist ein Aluminiumdraht, der Aluminium (Al) verwendet. Vorzugsweise hat der erste Draht 41 einen Durchmesser von beispielsweise 100 µm bzw. 100 µm oder größer. Ferner ist es bevorzugt, wenn der Durchmesser des ersten Drahtes 41 beispielsweise 300 µm bis 400 µm beträgt. In der vorliegenden Ausführungsform beträgt der Durchmesser des ersten Drahtes 41 etwa 300 µm. Der erste Draht 41 kann ein Kupferdraht sein, der Kupfer (Cu) verwendet.
  • Wie es in 2 gezeigt ist, ist ein Ende eines zweiten Drahtes 42 mit dem Gate-Pad 22 verbunden. Das andere Ende des zweiten Drahtes 42 ist mit der zweiten Insel 12a des zweiten Anschlussrahmens 12 verbunden. Der zweite Draht 42 ist beispielsweise Wedge-gebonded und ist sowohl mit dem Gate-Pad 22 als auch mit der zweiten Insel 12a verbunden. In der vorliegenden Ausführungsform ist ein einzelner zweiter Draht 42 vorhanden. Das Material des zweiten Drahtes 42 ist beispielsweise Aluminium (Al) und/oder Kupfer (Cu). Aluminium wird der vorliegenden Ausführungsform für den zweiten Draht 42 verwendet. Der zweite Draht 42 hat einen kleineren Durchmesser als der erste Draht 41. Der Durchmesser der zweiten Drahtes 42 beträgt beispielsweise 125 µm.
  • Wie es in 2 und 5 gezeigt ist, beinhaltet das Halbleiterelement 20 ein Substrat 50, das in der Draufsicht rechteckförmig ist. Das Substrat 50 beinhaltet eine erste Seitenfläche 51 und eine zweite Seitenfläche 52, die sich in der vertikalen Richtung Y erstrecken, sowie eine dritte Seitenfläche 53 und eine vierte Seitenfläche 54, die sich in der horizontalen Richtung X erstrecken. Die erste Seitenfläche 51 ist die Seitenfläche des Substrates 50 auf der gleichen Seite wie die erste Seitenfläche 31 des Verkapselungsharzes 30, die zweite Seitenfläche 52 ist die Seitenfläche des Substrates 50 auf der gleichen Seite wie die zweite Seitenfläche 32 des Verkapselungsharzes 30, die dritte Seitenfläche 53 ist die Seitenfläche des Substrates 50 auf der gleichen Seite wie die dritte Seitenfläche 33 des Verkapselungsharzes 30, und die vierte Seitenfläche 54 ist die Seitenfläche des Substrates 50 auf der gleichen Seite wie die vierte Seitenfläche 34 des Verkapselungsharzes 30.
  • Das Halbleiterelement 20 beinhaltet eine Schalt-Schaltung („switching circuit“) 23, die Metall-Isolator-Halbleiter-Feldeffekttransistoren (MISFETs) aufweist, bei denen es sich um Beispiele von funktionalen Elementen handelt, die in dem äußersten Teil des Substrats 50 gebildet sind. Als ein Beispiel eines Steuerschaltkreises, der die Schalt-Schaltung 23 steuert, beinhaltet das Halbleiterelement 20 ferner eine Überstrom-Erfassungsschaltung („over current detection circuit“, OCD) 24, eine Wärme-Shut-Down-Schaltung bzw. Wärmeabschaltschaltung (thermal shut down circuit‟, TSD) 25, eine Unterspannung-Lock-Out-Schaltung („under voltage lock out circuit“, UVLO) 26, einen Temperatursensor 27 und einen Stromsensor 28. Die Überstrom-Erfassungsschaltung 24, die Wärme-Shut-Down-Schaltung 25, die Unterspannung-Lock-Out-Schaltung 26, der Temperatursensor 27 und der Stromsensor 28 sind jeweils in dem äußersten Teil des Substrats 50 gebildet. Demzufolge handelt es sich bei dem Halbleiterelement 20 um einen intelligenten Leistungsschalter („Intelligent Power Switch“, IPS), bei dem die Schalt-Schaltung 23 (Leistungs-MISFETs), die Überstrom-Erfassungsschaltung 24, die Wärme-Shut-Down-Schaltung 25, die Unterspannung-Lock-Out-Schaltung 26, der Temperatursensor 27 und der Stromsensor 28 in dem äußersten Teil („outermost part“) des gleichen Substrates 50 gebildet sind.
  • Die Schalt-Schaltung 23 ist in einer aktiven Region 29 gebildet, die auf dem Substrat 50 eingerichtet ist. Die aktive Region 29 ist in einer Draufsicht im Wesentlichen L-förmig, um das Gate-Pad 22 und den Temperatursensor 27 zu vermeiden bzw. diesen auszuweichen. Genauer gesagt ist die aktive Region 29 so geformt, dass sie in einer Draufsicht eine erste Seite 29a, die der ersten Seitenfläche 51 des Substrats 50 am nächsten ist, eine zweite Seite 29b, die der dritten Seitenfläche 53 des Substrats 50 am nächsten ist, eine dritte Seite 29c, die der zweiten Seitenfläche 52 des Substrat 50s am nächsten ist, eine vierte Seite 29d, die der vierten Seitenfläche 54 des Substrats 50 am nächsten ist, sowie eine fünfte Seite 29e und eine sechste Seite 29f beinhaltet, die einen ausgeschnittenen Abschnitt der aktiven Region 29 bilden. Die fünfte Seite 29e erstreckt sich in der vertikalen Richtung Y, und die sechste Seite 29f erstreckt sich in der horizontalen Richtung X. Ein Ende der ersten Seite 29a ist mit der zweiten Seite 29b verbunden, und das andere Ende der ersten Seite 29a ist mit der sechsten Seite 29f verbunden. Das Ende der zweiten Seite 29b gegenüberliegend der ersten Seite 29a ist mit der dritten Seite 29c verbunden. Das Ende der dritten Seite 29c gegenüberliegend der zweiten Seite 29b ist mit der vierten Seite 29d verbunden. Das Ende der vierten Seite 29d gegenüberliegend der dritten Seite 29c ist mit der fünften Seite 29e verbunden. Das Ende der fünften Seite 29e gegenüberliegend der vierten Seite 29d ist mit der sechsten Seite 29f verbunden. Wie es sich aus 5 ergibt, ist die erste Seite 29a kürzer als die dritte Seite 29c, und die zweite Seite 29b ist länger als die vierte Seite 29d. Die aktive Region 29 ist von dem Source-Pad 21 bedeckt. Das Source-Pad 21 ist in einer Draufsicht im Wesentlichen L-förmig. Genauer gesagt ist das Source-Pad 21 auf dem Substrat 50 nahe der dritten Seitenfläche 53 angeordnet. Das Source-Pad 21 ist in einer Draufsicht im Wesentlichen L-förmig, und zwar durch Ausschneiden jener Region des Substrates 50, auf der Seite, wo das Gate-Pad 22 angeordnet ist, das heißt, die Region des Substrates 50 nahe der ersten Seitenfläche 51 und der zweiten Seitenfläche 52 bzw. der vierten Seitenfläche 54. In der vorliegenden Ausführungsform haben das Source-Pad 21 und die aktive Region 29 ähnliche Formen. Die Form des Source-Pads 21 und die Form der aktiven Region 29 können geändert werden. In einem Beispiel kann sich die Form des Source-Pads 21 von der Form der aktiven Region 29 unterscheiden.
  • Ferner, wie es in 2 und 5 gezeigt ist, beinhaltet das Halbleiterelement 20 eine Steuerschaltkreisregion 29LG, die gebildet ist, um das Source-Pad 21 und das Gate-Pad 22 zu vermeiden bzw. diesen auszuweichen. Die Steuerschaltkreisregion 29LG beinhaltet einen ersten Abschnitt, der näher an der vierten Seitenfläche 54 des Substrats 50 angeordnet ist als das Source-Pad 21 und das Gate-Pad 22, und beinhaltet einen zweiten Abschnitt, der sich von dem ersten Abschnitt hin zu der dritten Seitenfläche 53 des Substrats 50 erstreckt. Der zweite Abschnitt ist in der horizontalen Richtung X zwischen dem Gate-Pad 22 und dem Source-Pad 21 angeordnet. Die Überstrom-Erfassungsschaltung 24, die Wärme-Shut-Down-Schaltung 25, die Unterspannung-Lock-Out-Schaltung 26 und der Temperatursensor 27 sind in der Steuerschaltkreisregion 29LG angeordnet. Die Überstrom-Erfassungsschaltung 24, die Wärme-Shut-Down-Schaltung 25 und die Unterspannung-Lock-Out-Schaltung 26 sind in der Steuerschaltkreisregion 29LG näher an der vierten Seitenfläche 54 des Substrats 50 angeordnet als die aktive Region 29. Die Überstrom-Erfassungsschaltung 24, die Wärme-Shut-Down-Schaltung 25 und die Unterspannung-Lock-Out-Schaltung 26 und die horizontale Richtung X sind in einer einzelnen Linie ausgelegt bzw. angeordnet („laid out“). Die Unterspannung-Lock-Out-Schaltung 26 ist in der Steuerschaltkreisregion 29LG näher an der ersten Seitenfläche 51 des Substrats 50 angeordnet als die Überstrom-Erfassungsschaltung 24 und die Wärme-Shut-Down-Schaltung 25. Ein Teil der Unterspannung-Lock-Out-Schaltung 26 ist in der vertikalen Richtung Y nahe bzw. benachbart zu dem Gate-Pad 22 angeordnet.
  • Der Temperatursensor 27 ist in der Steuerschaltkreisregion 29LG angeordnet. Der Temperatursensor 27 ist in eine Region außerhalb des Source-Pads 21 gesetzt, und zwar hin zu einer Position, bei der die Temperatur am höchsten wird, wenn das Halbleiterbauteil 1 angesteuert wird. Die Position des Temperatursensors 27 wird beispielsweise eingestellt, indem eine Simulation oder dergleichen auf der Grundlage der Temperaturverteilung des Substrats 50 durchgeführt wird, wenn das Halbleiterbauteil 1 angesteuert wird. In der vorliegenden Ausführungsform ist der Temperatursensor 27 in der Nähe des Schnittpunktes der fünften Seite 29e und der sechsten 29f in der aktiven Region 29 angeordnet.
  • Der Stromsensor 28 ist zwischen der Überstrom- Erfassungsschaltung 24 und dem Source-Pad 21 auf dem Substrat 50 angeordnet. Der Stromsensor 28 ist in der aktiven Region 29 angeordnet. Der Stromsensor 28 ist in der vertikalen Richtung Y näher an der Überstrom-Erfassungsschaltung 24 angeordnet als das Source-Pad 21.
  • Die elektrische Konfiguration des Halbleiterbauteils 1 wird nunmehr unter Bezugnahme auf 6 beschrieben. 6 zeigt ein Beispiel der Schaltungskonfiguration des Halbleiterbauteils 1. In dem in 6 gezeigten Beispiel sind eine Batterie 2 und eine induktive Last 3 extern mit dem Ausgangsterminal OUT und dem Masseterminal GND verbunden. Ferner ist in dem in 6 gezeigten Beispiel die induktive Last 3 ein Relay, das eine Spule L beinhaltet.
  • Die Schalt-Schaltung 23 ist zwischen dem Ausgangsterminal OUT und dem Masseterminal GND angeschlossen. Die Schalt-Schaltung 23 beinhaltet den Leistungs-MISFET (nachstehend als „der MISFET 23a“ bezeichnet), bei dem es sich um ein Beispiel eines Leistungstransistors handelt. Der MISFET 23a beinhaltet ein Gate-Terminal G, das als ein Steuerterminal dient, ein Drain-Terminal D und ein Source-Terminal S. Die Schalt-Schaltung 23 ist so ausgelegt, dass das Drain-Terminal D des MISFET 23a mit dem Ausgangsterminal OUT verbunden ist und das Source-Terminal S mit dem Masseterminal GND verbunden ist. Die Schalt-Schaltung 23 beinhaltet eine Vielzahl von Leistungs-MISFETs. In 6 ist aus Gründen der Übersichtlichkeit bzw. Kürze nur ein MISFET 23a gezeigt.
  • Eine Eingangsleitung 43 ist zwischen dem Eingangsterminal IN und dem Gate-Terminal G des MISFET 23a angeschlossen. Eine Masseleitung 44 ist zwischen dem Masseterminal GND und dem Source-Terminal S des MISFET 23a angeschlossen. Eine Diode D1, ein erster Widerstand R1, die Überstrom-Erfassungsschaltung 24, die Wärme-Shut-Down-Schaltung 25, die Unterspannung-Lock-Out-Schaltung 26 und ein zweiter Widerstand R2 sind parallel zueinander zwischen der Eingangsleitung 43 und der Masseleitung 44 angeschlossen, und zwar in dieser Reihenfolge ausgehend von dem Eingangsterminal IN. Ein dritter Widerstand R3 ist in Reihe zwischen dem ersten Widerstand R1 und der Überstrom-Erfassungsschaltung 24 in der Eingangsleitung 43 angeschlossen. Ein vierter Widerstand R4 ist in Reihe zwischen der Unterspannung-Lock-Out-Schaltung 26 und dem zweiten Widerstand R2 in der Eingangsleitung 43 angeschlossen.
  • Der Stromsensor 28 ist elektrisch mit der Überstrom- Erfassungsschaltung 24 verbunden. Der Stromsensor 28 erfasst beispielsweise den Strom, der durch die Schalt-Schaltung 23 fließt. Der von dem Stromsensor 28 erfasste Stromwert wird der Überstrom- Erfassungsschaltung 24 bereitgestellt. Die Überstrom- Erfassungsschaltung 24 wird gemäß dem Stromwert, der von dem Stromsensor 28 bereitgestellt wird, angesteuert. In einem Beispiel der Überstrom- Erfassungsschaltung 24, und zwar dann, wenn ein Strom, der größer oder gleich einem vorbestimmten Wert (Überstrom) ist, durch die Schalt-Schaltung 23 fließt, und zwar aufgrund eines Kurzschlusses, beschränkt die Überstrom- Erfassungsschaltung 24 den Stromfluss, um den Schaltkreis zu schützen.
  • Der Temperatursensor 27 ist elektrisch mit der Wärme-Shut-Down-Schaltung 25 verbunden. Der Temperatursensor 27 erfasst die Temperatur des Substrats 50. Die Temperatur des Substrats 50, die von dem Temperatursensor 27 erfasst wird, wird der Wärme-Shut-Down-Schaltung 25 bereitgestellt. Die Wärme-Shut-Down-Schaltung 25 wird gemäß der Temperatur des Substrats 50, die von dem Temperatursensor 27 bereitgestellt wird, angesteuert. In einem Beispiel, wenn die Temperatur des Substrats 50 größer oder gleich einem vorbestimmten Wert wird, stoppt die Wärme-Shut-Down-Schaltung 25 die Schalt-Schaltung 23 mit der Überstrom-Erfassungsschaltung 24. Im Ergebnis wird eine Zunahme der Temperatur des Substrats 50 beschränkt bzw. begrenzt.
  • Die Unterspannung-Lock-Out-Schaltung 26 ist dazu konfiguriert, eine Betätigung der Schalt-Schaltung 23 zu hemmen bzw. zu verhindern, wenn die Potentialdifferenz zwischen der Eingangsleitung 43 und der Masseleitung 44 kleiner oder gleich einem vorbestimmten Wert ist, und eine Betätigung der Schalt-Schaltung 23 zuzulassen, wenn die Potentialdifferenz größer oder gleich einem vorbestimmten Wert ist.
  • Eine Klemmendiode D2 ist elektrisch zwischen dem Gate-Terminal G und dem Drain-Terminal D des MISFET 23a angeschlossen. Die Klemmendiode („clamp diode“) D2 ist gebildet, indem zwei Dioden umgekehrt vorgespannt bzw. gepolt verbunden werden („reverse-bias-connecting“). Die zwei Dioden können eine Zener-Diode beinhalten. Die Klemmendiode D2 kann durch eine beliebige Anzahl von Dioden gebildet sein.
  • Wenn das Eingangsterminal IN einen hohen Pegel hat, wird der MISFET 23a des Halbleiterbauteils 1 eingeschaltet und ein Strom fließt von der Batterie 2 durch die Spule L der induktiven Last 3 und den MISFET 23a.
    Wenn das Eingangsterminal IN von einem hohen Pegel auf einen niedrigen Pegel umschaltet („shifts“), wird der MISFET 23a ausgeschaltet. In diesem Fall erhöht der durch die induktive Last 3 fließende Strom die Ausgangsspannung Vout an dem Ausgangsterminal OUT. Die Ausgangsspannung Vout an dem Ausgangsterminal OUT nimmt auf eine Spannung zu, die durch die Batterie 2 und die Klemmendiode D2 bestimmt ist (z.B. 48 V). Der Strom, der über die Klemmendiode D2 zu dem Widerstand R2 fließt, wenn die Ausgangsspannung Vout leicht zunimmt, erhöht die Gate-Spannung des MISFET 23a. Demzufolge fließt ein Strom durch den MISFET 23a. Dies führt zu einem aktiven Klemmenzustand, das heißt einen Zustand, bei dem eine Gate-Spannung so erzeugt wird, dass ein kleiner Strombetrag zu dem MISFET 23a fließt. Der aktive Klemmenzustand setzt sich fort, bis der Strom von der Batterie 2 zu dem MISFET 23a zu 0 A wird und die Ausgangsspannung Vout auf die Spannung der Batterie 2 abnimmt.
  • Verbindung von Source-Pad mit erstem Draht
    7 und 8 sind vergrößerte Draufsichten, die einen Teil des Substrats 50 zeigen. 7 zeigt die aktive Region 29 in durchgezogenen Linien und das Source-Pad 21 mit Doppelstrichlinien. 8 zeigt die aktive Region 29 mit gestrichelten Linien und das Source-Pad 21 mit durchgezogenen Linien.
  • Die Erfinder der vorliegenden Erfindung haben eine Studie durchgeführt zu der Frage, wo der erste Draht 41 mit dem Source-Pad 21 des Halbleiterelementes 20 zu verbinden ist, um die aktive Klemmenkapazität („active clamp capacity“) Eac des Halbleiterbauteils 1 zu erhöhen. Ferner haben die Erfinder der vorliegenden Erfindung herausgefunden, dass die aktive Klemmenkapazität Eac zunimmt, wenn der erste Draht 41 mit bzw. an einer Verbindungsposition verbunden bzw. angeschlossen ist, die die Schwerpunktposition GC der aktiven Region 29 in dem Halbleiterelement 20 beinhaltet. Demgemäß ist in der vorliegenden Ausführungsform der erste Draht 41 mit dem Source-Pad 21 so verbunden, dass er über der Schwerpunktposition GC der aktiven Region 29 angeordnet ist („superimposed“).
  • Die Schwerpunktposition GC der aktiven Region 29 wird wie nachstehend erhalten.
    Wie es in 7 gezeigt ist, ist die aktive Region 29 in zwei Regionen unterteilt, nämlich eine erste Region RA1 und eine zweite Region RA2. Vorzugsweise sind die erste Region RA1 und die zweite Region RA2 rechteckförmige Regionen. Anschließend werden die Schwerpunktposition GA1 der ersten Region RAI und die Schwerpunktposition GA2 der zweiten Region RA2 erhalten. Wie es in 7 gezeigt ist, sind die erste Region RAI und die zweite Region RA2 rechteckförmig. Demzufolge ist die Schwerpunktposition GA1 der ersten Region RAI der Schnittpunkt der Diagonalen der ersten Region RAI, und die Schwerpunktposition GA2 der zweiten Region RA2 ist der Schnittpunkt der Diagonalen der zweiten Region RA2. Anschließend werden der Flächeninhalt bzw. der Bereich („area“) SA1 der ersten Region RAI und der Flächeninhalt SA2 der zweiten Region RA2 erhalten. Die Schwerpunktposition GC der aktiven Region 29 wird erhalten aus der Beziehung der Distanz DA1 zwischen der Schwerpunktposition GA1 und der Schwerpunktposition GC der aktiven Region 29 und der Distanz DA2 zwischen der Schwerpunktposition GA2 und der Schwerpunktposition GC der aktiven Region 29 in einem Liniensegment LA, das die Schwerpunktposition GA1 und die Schwerpunktposition GA2 verbindet, und zwar mit dem Flächeninhalt SA1 der ersten Region RAI und dem Flächeninhalt SA2 der zweiten Region RA2. Genauer gesagt sind das Verhältnis der Distanz DA2 zu der Distanz DA1 (DA2/DA1) und der inverse Anteil des Verhältnisses bzw. das umgekehrte Verhältnis des Flächeninhalts SA2 der zweiten Region RA2 zu dem Flächeninhalt SA1 der ersten Region RAI (SA1/SA2) gleich groß (DA2/DA1=SA1/SA2). Demgemäß wird die Schwerpunktposition GC der aktiven Region 29 erhalten, indem man wenigstens eine der Distanzen DA1 und DA2 erhält. Ferner ist, wie es in 7 gezeigt ist, das Source-Pad 21 über der Schwerpunktposition GC der aktiven Region 29 angeordnet.
  • Eine Region RX, die in 7 durch einfach gestrichelte Linien gezeigt ist, stellt einen Werkzeugkopf (nachstehend als der Wedge bzw. Keil RX bezeichnet) dar, der verwendet wird, wenn ein Ultraschall-Bonden des ersten Drahtes 41 an das Source-Pad 21 mittels eines Wedge-Bond-Geräts bzw. -Werkzeugs (nicht gezeigt) erfolgt. Das Wedge-Bond-Gerät bewegt den Wedge RX, um die Mitte des Wedges RX über die Schwerpunktposition GC der aktiven Region 29 zu positionieren. Das Ende des ersten Drahtes 41, der durch den Wedge RX geführt ist, wird verbunden und der Schwerpunktposition GC der aktiven Region 29 überlagert bzw. darüber angeordnet, wie es in 8 gezeigt ist. Genauer gesagt beinhaltet die Region (Wedge RX), wo der erste Draht 41 das Source-Pad 21 kontaktiert, die Schwerpunktposition GC der aktiven Region 29. In der vorliegenden Ausführungsform fällt die Mittelposition der Region (Wedge RX), also dort, wo der erste Draht 41 mit dem Source-Pad 21 verbunden ist, mit der Schwerpunktposition GC der aktiven Region 29 zusammen.
  • Wie es in 2 und 8 gezeigt ist, beinhaltet der erste Draht 41 einen Verbindungsabschnitt 41a, der mit dem Source-Pad 21 verbunden ist und sich in einer Richtung erstreckt, die sich in einer Draufsicht des Halbleiterbauteils 1 von der horizontalen Richtung X und der vertikalen Richtung Y unterscheidet. In der vorliegenden Ausführungsform erstreckt sich der Verbindungsabschnitt 41a von dem Halbleiterelement 20 in Richtung hin zu der dritten Insel 13a.
  • In 8 ist eine Region RS, die durch doppelt gestrichelte Linien gezeigt ist, die den Verbindungsabschnitt 41a des ersten Drahtes 41 umgeben, so eingestellt, dass sie einen Rand beinhaltet, der Unterschiede im Durchmesser des ersten Drahtes 41 und Unterschiede in den Positionen, wo der erste Draht 41 mittels des Wedge-Bond-Geräts mit dem Source-Pad 21 verbunden ist, berücksichtigt. Demzufolge wird der Verbindungsabschnitt 41a des ersten Drahtes 41 immer in der Region RS angeordnet sein. Beispielsweise wird die Region RS als eine Öffnung 89 eingestellt, die einen Flächenschutzfilm 88 (siehe 9) von dem bzw. hin zu dem Source-Pad 21 öffnet. Vorzugsweise ist die Öffnung 89 eingestellt, um die Region RS aufzuweiten.
  • Genauer gesagt ist bei der ersten Ausführungsform, wie es in 7 gezeigt ist, die aktive Region 29 im Wesentlichen L-förmig und verbindet die erste Region RA1, bei der es sich um eine kleine vierseitige Region handelt, und die zweite Region RA2, bei der es sich um eine große vierseitige Region handelt. Der erste Draht 41, der als das Verbindungselement dient, und das Source-Pad 21 werden miteinander bei einer Position auf dem Liniensegment LA verbunden, das die Schwerpunktposition GA1 der ersten Region RAI und die Schwerpunktposition GA2 der zweiten Region RA2 verbindet.
  • Ferner beinhaltet das Halbleiterelement 20 einen Transistor. Das Halbleiterbauteil weist den zweiten Anschlussrahmen (externes Steuerterminal) 12, der den Transistor Ein/Aussteuert, und den dritten Anschlussrahmen (externes Terminal) 13 auf, der mit dem ersten Draht 41 verbunden ist, der als das Verbindungselement dient. Wie es in 2 gezeigt ist, ist der zweite Anschlussrahmen 12 auf der Seite der ersten Region RAI angeordnet, bei der es sich um eine kleine vierseitige Region handelt, und der dritte Anschlussrahmen 13 ist auf der Seite der zweiten Region RA2 angeordnet, bei der es sich um eine große vierseitige Region handelt. Mit anderen Worten ist der zweite Anschlussrahmen 12 an einer Position näher an der ersten Region RAI als an der zweiten Region RA2 angeordnet, und der dritte Anschlussrahmen 13 ist an einer Position näher an der zweiten Region RA2 als an derersten Region RA1 angeordnet.
  • Ferner, wie es in 2 und 5 gezeigt ist, beinhaltet das Halbleiterelement 20 das Gate-Pad (externes Steuerterminal) 22, das mit dem zweiten Anschlussrahmen (externes Steuerterminal) 12 verbunden ist. In einer Region, die von einer Linie, die sich von einer Seite der kleinen vierseitigen ersten Region RA1 erstreckt (erste Seite 29a), und von einer Linie umgeben ist, die sich von einer Seite der zweiten Region RA2 (vierte Seite 29d) erstreckt, ist das Gate-Pad 22 in einer vierseitigen Region angeordnet, die keinen Transistor beinhaltet.
  • Wie es in 5 gezeigt ist, ist das Source-Pad 21 im Wesentlichen L-förmig. Das Source-Pad 21 ist über die kleine vierseitige erste Region RA1 und die große vierseitige zweite Region RA2 gebildet, die in der aktiven Region 29 enthalten sind. Das Source-Pad 21 ist so konfiguriert, dass die erste Seite 29a, die von der zweiten Region RA2 des Source-Pads 21 am weitesten entfernt ist, in der horizontalen Richtung Y mit der Position des Gate-Pads 22 zusammenfällt. Im Detail beinhaltet das Gate-Pad 22 eine linke Seite und eine rechte Seite hinsichtlich der horizontalen Richtung X, und zwar bei einer Betrachtung in 5, und die linke Seite des Gate-Pads 22 erstreckt sich zu einer Position weiter weg von der zweiten Region RA2 in der horizontalen Richtung X als die rechte Seite des Gate-Pads 22. Die erste Seite 29a des Source-Pads 21 fällt mit einer Position zwischen der linken Seite und der rechten Seite des Gate-Pads 22 in der horizontalen Richtung X zusammen.
  • Ferner ist Temperatursensor 27 zwischen dem Gate-Pad 22 und dem Source-Pad 21 angeordnet.
  • Struktur des MISFET
  • Die Struktur des MISFET 23a wird nunmehr im Detail unter Bezugnahme auf 9 bis 11 beschrieben.
  • Wie es in 9 gezeigt ist, verwendet das Substrat 50, auf dem der MISFET 23a gebildet ist, beispielsweise ein Siliciumsubstrat. Das Substrat 50 ist ein Halbleitersubstrat 61 vom n+-Typ, und eine Epitaxialschicht 62 vom n--Typ, die auf dem Halbleitersubstrat 61 gebildet ist. Das Halbleitersubstrat 61 und die Epitaxialschicht 62 bilden eine Drain-Region 63. Die Vorderseite der Fläche des Substrats 50 ist durch die Epitaxialschicht 62 gebildet, und die rückseitige Schicht des Substrats 50 ist durch das Halbleitersubstrat 61 gebildet. Die Epitaxialschicht 62 weist eine Dicke von beispielsweise 9,5 µm auf.
  • Das Source-Pad 21 ist auf der Vorderseite der Fläche des Substrats 50 gebildet, und auf der rückseitigen Fläche des Substrats 50 ist eine Drain-Elektrode 64 gebildet. Die Graben-Gate-Strukturen 65 sind in der vorderen Seite der aktiven Region 29 in dem Substrat 50 gebildet. Die Graben-Gate-Strukturen 65 sind jeweils in dem äußersten Teil der Epitaxialschicht 62 gebildet und beinhalten einen Graben 66, der in die Epitaxialschicht 62 gegraben ist, und eine Gate-Elektrode 68 sowie eine eingebettete Elektrode 69, die in dem Graben 66 eingebettet sind, wobei ein Gate-Isolierfilm 67 sandwichartig dazwischen liegt.
  • Wie es in 10 gezeigt ist, sind die Gate-Elektrode 68 und die eingebettete Elektrode 69 in Tiefenrichtung des Grabens 66 durch den Gate-Isolierfilm 67 getrennt (isoliert). Die Gate-Elektrode 68 ist an der offenen Seite des Grabens 66 angeordnet und die eingebettete Elektrode 69 ist näher an dem Boden des Grabens 66 angeordnet als die Gate-Elektrode 68. Ein Beispiel des Gate-Isolierfilms 67 ist ein Siliciumoxidfilm.
  • Der Gate-Isolierfilm 67 beinhaltet einen dicken Filmabschnitt 67a, der sich in Kontakt befindet mit der eingebetteten Elektrode 69, sowie einen dünnen Filmabschnitt 67b, der sich in Kontakt befindet mit der Gate-Elektrode 68. Der dicke Filmabschnitt 67a des Gate-Isolierfilms 67 weist eine Fläche (Fläche näher an der Drain-Region 63) und eine gegenüberliegende Fläche auf, die sich entlang der inneren Wand des Grabens 66 erstreckt. Ferner hat der dicke Filmabschnitt 67a eine Stapelstruktur („stack structure“), bei der ein Siliciumoxidfilm mit einer niedrigen Dichte auf einem Siliciumoxidfilm mit einer hohen Dichte gebildet ist. Die Dicke T1 des dicken Filmabschnittes 67a des Gate-Isolierfilms 67 ist größer als die Dicke T2 des dünnen Filmabschnittes 67b (T2<T1). Die Dicke T1 des dicken Filmabschnittes 67a ist größer als die Dicke T3 eines Trennabschnittes 67c, der die Gate-Elektrode 68 und die eingebettete Elektrode 69 in dem Gate-Isolierfilm 67m trennt (T3<T1). Die Dicke T3 des Trennabschnittes 67c ist größer als die Dicke T2 des dünnen Filmabschnittes 67b (T2<T3<T1). Die Dicke T1 des dicken Filmabschnittes 67a, die Dicke T2 des dünnen Filmabschnittes 67b und die Dicke T3 des Trennabschnittes 67c können frei geändert werden. Beispielsweise kann die Dicke T2 des dünnen Filmabschnittes 67b gleich der Dicke T3 des Trennabschnittes 67c sein.
  • Die Gate-Elektrode 68 ist beispielsweise aus Polysilicium gebildet. Das untere Ende der Gate-Elektrode 68 beinhaltet eine Ausnehmung 68a, die sich hin zu der eingebetteten Elektrode 69 öffnet. Das obere Ende 69a der eingebetteten Elektrode 69 ist in der Ausnehmung 68a aufgenommen. Auf diese Art und Weise liegt das obere Ende 69a der eingebetteten Elektrode 69 der Gate-Elektrode 68 gegenüber, und zwar über den dünnen Filmabschnitt 67b des Gate-Isolierfilms 67 bzw. über den Trennabschnitt 67c des Gate-Isolierfilms 67. Die eingebettete Elektrode 69 ist beispielsweise aus Polysilicium gebildet. In der vorliegenden Ausführungsform ist die eingebettete Elektrode 69 von dem dicken Filmabschnitt 67a des Gate-Isolierfilms 67 und dem Trennabschnitt 67c so bedeckt, so dass sie in Bezug auf ein externes Bauteil elektrisch schwebend („to float“) ist. Die eingebettete Elektrode 69 kann das gleiche Potential haben wie das Source-Pad 21 (Massepotential). In einer Querschnittsansicht der eingebetteten Elektrode 69 ist die Breite D1 des oberen Endes 69a kleiner als die Breite D2 des Abschnittes der eingebetteten Elektrode 69 auf der unteren bzw. gegenüberliegenden Seite (hin zu der rückseitigen Fläche des Substrates 50) des oberen Endes 69a.
  • 9 und 10 zeigen ein Beispiel des Grabens 66, der gebildet ist, so dass er im Wesentlichen orthogonal verläuft zu der vorderseitigen Fläche der Epitaxialschicht 62. Der Graben 66 kann so gebildet sein, dass er in der Tiefenrichtung des Grabens 66 kegelförmig zuläuft bzw. kegelförmig gebildet ist, so dass sich seine Öffnung in einer Querschnittsansicht graduell hin zu dem Boden des Grabens 66 verengt bzw. kleiner wird. Ferner zeigen 9 und 10 ein Beispiel, bei dem der Boden des Grabens 66 einen flachen Bereich aufweist, der parallel verläuft zu der vorderseitigen Fläche der Epitaxialschicht 62. Der Boden des Grabens 66 kann jedoch gegenüber der Seitenfläche des Grabens 66 nach außen gekrümmt sein.
  • Eine Source-Region 70 vom n+-Typ, eine Körperregion vom p--Typ und die Drain-Region 63 (Epitaxialschicht 62) sind in dieser Reihenfolge in der Tiefenrichtung ausgehend von der Seite der vorderseitigen Fläche des Substrates 50 neben den (auf gegenüberliegenden Seiten der) Graben-Gate-Strukturen 65 gebildet. Die Source-Region 70, die Körperregion 71 und die Drain-Region 63 sind so gebildet, dass sie in Kontakt stehen mit den Graben-Gate-Strukturen 65 und der Gate-Elektrode 68 von der gegenüberliegenden Seite des Gate-Isolierfilms 67 gegenüber liegen. Ferner liegt die Drain-Region 63 der eingebetteten Elektrode 69 von der gegenüberliegenden Seite des Gate-Isolierfilms 67 gegenüber.
  • Die Körperregion 71 zwischen benachbarten Graben-Gate-Strukturen 65 ist durch eine der Graben-Gate-Strukturen 65 und die andere der Graben-Gate-Strukturen 65 geformt. Die Source-Region 70 liegt gegenüber der Fläche der Körperregion 71 frei bzw. ist freiliegend von („exposed from“) der Fläche der Körperregion 71. Die Form der Source-Region 70 entspricht in einer Draufsicht der Form einer Kanalbildungsregion 72, die in einer Draufsicht ein Strompfad wird. Unterhalb der Source-Region 70 ist bzw. bildet die Körperregion 71, die die Seitenflächen der Graben-Gate-Strukturen 65 bildet, die Kanalbildungsregion 72. Eine Kanalbildung in der Kanalbildungsregion 72 wird durch die Graben-Gate-Strukturen 65 (die Gate-Elektrode 68) gesteuert.
  • 11 zeigt ein Beispiel der Struktur der Epitaxialschicht 62 des MISFET 23a in einer Draufsicht. Wie es in 11 gezeigt ist, ist in der Körperregion 71 (siehe 10), die zwischen benachbarten der Graben-Gate-Strukturen 65 sandwichartig angeordnet ist, die Source-Region 70 alternierend auf der Seite von einer der Graben-Gate-Strukturen 65 und der Seite der anderen der Graben-Gate-Strukturen 65 gebildet. Jede Source-Region 70 weist den gleichen Flächeninhalt („area“) auf. Auf diese Art und Weise beträgt der Prozentsatz des Flächeninhaltes, der von der Kanalbildungsregion 72 pro Flächeneinheit bzw. Einheitsfläche („per unit area“) besetzt ist, bei dem MISFET 23a der vorliegenden Ausführungsform etwa 50%.
  • Wenn Regionen zwischen den Graben-Gate-Strukturen 65 vollständig die Kanalbildungsregion 72 beinhalten, beträgt der Prozentsatz des Flächeninhaltes, der von der Kanalbildungsregion 72 belegt ist, pro Flächeneinheit 100%. Ferner ist der Flächeninhalt der Kanalbildungsregion 72 als der Flächeninhalt jener Region definiert, die in einer Draufsicht der Strompfad wird. Genauer gesagt ist der Flächeninhalt der Kanalbildungsregion 72 als der gegenüberliegende Flächeninhalt der Source-Region 70 definiert, der der Drain-Region 63 (der Epitaxialschicht 62) gegenüberliegt, wobei die Körperregion 71 dazwischen angeordnet ist. Der Prozentsatz des Flächeninhaltes, der von der Kanalbildungsregion 72 pro Flächeneinheit besetzt ist, ist der Prozentsatz des Flächeninhaltes der Kanalbildungsregion 72, die eine vorbestimmte Region zwischen den Graben-Gate-Strukturen 65 besetzt. Die vorbestimmte Region ist eine Region mit einem vorbestimmten Flächeninhalt, der erhalten wird durch Multiplizieren der Breite zwischen den Graben-Gate-Strukturen 65 mit einer beliebigen Länge in der longitudinalen bzw. Längsrichtung der Graben-Gate-Strukturen 65.
  • Eine Körperkontaktregion 73 vom p+-Typ ist zwischen den Graben-Gate-Strukturen 65 gebildet und an anderen Abschnitten als die Source-Region 70 gegenüber der Körperregion 71 freigelegt. Die Körperkontaktregion 73 ist in Kontakt mit den Seitenflächen der Graben-Gate-Strukturen 65 gebildet, die der Gate-Elektrode 68 teilweise gegenüberliegen, wobei der Gate-Isolierfilm 67 dazwischen angeordnet ist. In der vorliegenden Ausführungsform ist die Tiefe der der Körperkontaktregion 73 gleich der Tiefe der Source-Region 70.
  • Die Tiefen der Körperkontaktregion 73 und der Source-Region 70 können frei geändert werden. In einem Beispiel ist die Tiefe der Körperkontaktregion 73 größer als die Tiefe der Source-Region 70. Ferner kann die Körperkontaktregion 73 von dem MISFET 23a weggelassen werden. In diesem Fall wird die Körperregion 71 gegenüber der Oberfläche der Epitaxialschicht 62 freigelegt.
  • Wie es in 9 gezeigt ist, ist eine Tiefgraben-Isolationsstruktur („deep trench isolation“, DTI) 90, die als eine Element-Isolierungsstruktur dient, die die Region, wo der MISFET 23a gebildet ist, von anderen Regionen abtrennt bzw. unterteilt, in der Epitaxialschicht 62 gebildet. Beispielsweise ist die DTI-Struktur 90 gebildet, so dass sie in einer Draufsicht aus einer Richtung senkrecht auf die Fläche der Epitaxialschicht 62 (nachstehend einfach als „die Draufsicht“ bezeichnet) eine im Wesentlichen geschlossene Form hat. Die DTI-Struktur 90 beinhaltet einen Graben 91, der durch Graben in die Epitaxialschicht 62 gebildet ist, und einen Isolator 92, der in dem Graben 91 eingebettet ist, wobei der Gate-Isolierfilm 67 dazwischen liegt. Ein Beispiel des Isolators 92 ist Polysilicium. Der Isolator 92 kann Siliciumoxid sein. Die vorliegende Erfindung stellt ein Beispiel dar, bei der die DTI-Struktur 90 als eine Element-Isolierungsstruktur gebildet ist. Die Element-Isolierungsstruktur kann jedoch von einem pn-Verbindungs-Isolationstyp sein, das heißt von einem Diffusions-Isolationstyp, der eine Diffusionsregion vom n-Typ beinhaltet, die eine geschlossene Form hat und die Region abtrennt, wo der MISFET 23a gebildet ist.
  • Ein Zwischenschicht-Isolierfilm 74 ist auf der Fläche der Epitaxialschicht 62 gebildet. Der Zwischenschicht-Isolierfilm 74 beinhaltet einen Siliciumoxidfilm und/oder einen Siliciumnitridfilm. Der Zwischenschicht-Isolierfilm 74 weist eine Stapelstruktur auf, bei der ein erster Zwischenschicht-Isolierfilm 75, ein zweiter Zwischenschicht-Isolierfilm 76, ein dritter Zwischenschicht-Isolierfilm 77 und ein vierter Zwischenschicht-Isolierfilm 78 in dieser Reihenfolge ausgehend von der Fläche der Epitaxialschicht 62 übereinander gestapelt sind. Der erste Zwischenschicht-Isolierfilm 75, der zweite Zwischenschicht-Isolierfilm 76, der dritte Zwischenschicht-Isolierfilm 77 und der vierte Zwischenschicht-Isolierfilm 78 sind jeweils beispielsweise durch einen Isolator aus Siliciumoxid, Siliciumnitrid oder dergleichen gebildet. Der erste Zwischenschicht-Isolierfilm 75, der zweite Zwischenschicht-Isolierfilm 76, der dritte Zwischenschicht-Isolierfilm 77 und der vierte Zwischenschicht-Isolierfilm 78 können jeweils beispielsweise aus einem hochdichten, durch Plasma-CVD gebildeten undotierten Siliciumoxidglas („high density plasma-CVD-undoped silica glass“, HDP-USG) gebildet sein. Der erste Zwischenschicht-Isolierfilm 75 bedeckt die Fläche der Epitaxialschicht 62. Der erste Zwischenschicht-Isolierfilm 75 füllt Ausnehmungen 79 auf, die gebildet sind durch unterschiedliche Höhen zwischen der oberen Fläche der Gate-Elektroden 68 und der Fläche der Epitaxialschicht 62. Der erste Zwischenschicht-Isolierfilm 75 hat eine Dicke TF1 von beispielsweise 13500 Ä, der zweite Zwischenschicht-Isolierfilm 76 hat eine Dicke TF2 von beispielsweise 8000 Ä, der dritte Zwischenschicht-Isolierfilm 77 hat eine Dicke TF3 von beispielsweise 13500 Ä, und der vierte Zwischenschicht-Isolierfilm 78 hat eine Dicke TF4 von beispielsweise 10000 Ä.
  • Eine erste Source-Elektrode 80 ist als ein erstes Metall (erste Metallschicht) auf dem ersten Zwischenschicht-Isolierfilm 75 gebildet. Die erste Source-Elektrode 80 ist ein Elektrodenfilm, der beispielsweise eine oder mehrere Metallarten beinhaltet, die ausgewählt sind aus einer Gruppe von Aluminium (Al), Kupfer (Cu), Titan (Ti), Wolfram (W) und Tantal (Ta). Die erste Source-Elektrode 80 hat eine Dicke von beispielsweise 4000 Ä. Die erste Source-Elektrode 80 ist elektrisch über einen entsprechenden Kontakt 81 mit der Source-Region 70 und der Körperkontaktregion 73 verbunden. Die erste Source-Elektrode 80 ist von dem zweiten Zwischenschicht-Isolierfilm 76 bedeckt.
  • Die Körperregion 71 zwischen der Graben-Gate-Struktur 65 und der DTI-Struktur 90 beinhaltet die Körperkontaktregion 73, beinhaltet jedoch nicht die Source-Region 70. Demzufolge ist der Kontakt 81 an der Körperregion 71 zwischen der Graben-Gate-Struktur 65 und der DTI-Struktur 90 elektrisch mit der Körperkontaktregion 73 verbunden. An dem ersten Zwischenschicht-Isolierfilm 75 ist eine Verdrahtung 93 gebildet und elektrisch mit dem Kontakt 81 verbunden. Die Verdrahtung 93 erstreckt sich so, dass die DTI-Struktur 90 bedeckt ist. Die Verdrahtung 93 ist elektrisch mit Kontakten 94 verbunden. Die Kontakte 94 sind mit den Isolatoren 92 verbunden. Obgleich dies in 9 nicht gezeigt ist, ist die Verdrahtung 93 mit der ersten Source-Elektrode 80 verbunden.
  • Eine zweite Source-Elektrode 82 ist als ein zweites Metall (zweite Metallschicht) auf dem dritten Zwischenschicht-Isolierfilm 77 gebildet. Die zweite Source-Elektrode 82 ist ein Elektrodenfilm, der beispielsweise ein oder mehrere Metallarten beinhaltet, die ausgewählt sind aus einer Gruppe von Aluminium (Al), Kupfer (Cu), Titan (Ti), Wolfram (W) und Tantal (Ta). Die zweite Source-Elektrode 82 hat eine Dicke von beispielsweise 8000 Ä. Die zweite Source-Elektrode 82 ist elektrisch über einen entsprechenden Kontakt 83 mit der ersten Source-Elektrode 80 verbunden. Der Umfangsabschnitt der zweiten Source-Elektrode 82 ist von dem vierten Zwischenschicht-Isolierfilm 78 bedeckt.
  • Ein Passivierungsfilm 84 ist auf der Fläche des vierten Zwischenschicht-Isolierfilms 78 gebildet. Der Passivierungsfilm 84 beinhaltet beispielsweise Siliciumnitrid und/oder Siliciumoxid. Der Passivierungsfilm 84 kann ein laminierter Film sein, der einen Siliciumoxidfilm und einen Siliciumnitridfilm aufweist, der auf dem Siliciumoxidfilm gebildet ist. Der Passivierungsfilm 84 der vorliegenden Ausführungsform ist durch einen Siliciumnitridfilm gebildet. Der Passivierungsfilm 84 hat eine Dicke von beispielsweise 11000 Ä.
  • Das Source-Pad 21 ist in einer Öffnung 85 angeordnet, die sich durch den vierten Zwischenschicht-Isolierfilm 78 und den Passivierungsfilm 84 erstreckt. Das Source-Pad 21 beinhaltet einen inneren Abschnitt 86, der die zweite Source-Elektrode 82 in der Öffnung 85 kontaktiert, und einen äußeren Abschnitt 87, der sich über die Öffnung 85 hinaus erstreckt und den Passivierungsfilm 84 bedeckt. Der innere Abschnitt 86 des Source-Pads 21s hat eine Dicke von beispielsweise 42000 Ä.
  • Der Flächenschutzfilm 88 ist auf der Fläche des Source-Pads 21 gebildet. Ein Beispiel des Flächenschutzfilms 88 ist ein Film, der Polyimid beinhaltet. Der Flächenschutzfilm 88 bedeckt einen Teil des inneren Abschnittes 86 des Source-Pads 21 und einen Teil des äußeren Abschnitts 87. Der Flächenschutzfilm 88 beinhaltet die Öffnung 89, um den ersten Draht 41 mit dem Source-Pad 21 zu verbinden.
  • Struktur des das Halbleiterelement bildenden Steuerschaltkreises
  • Die Struktur eines Steuerhalbleiterelementes, das die Überstrom-Erfassungsschaltung 24, die Wärme-Shut-Down-Schaltung 25 und die Unterspannung-Lock-Out-Schaltung 26 in dem Steuerschaltkreis bildet, der den MISFET 23a des Halbleiterbauteils 1 steuert, wird nunmehr unter Bezugnahme auf 12 bis 17 beschrieben. Beispiele des Steuerhalbleiterelementes beinhalten einen komplementären Niedrigspannungs-MOS (CMOS) FET, einen MOS-Kondensator, einen Polysilicium-Widerstand, einen Hochspannungs-P-Kanal MOSFET, einen Hochspannungs-N-Kanal-MOSFET und einen NPN Transistor. Die Steuerhalbleiterelemente sind auf dem Substrat 50 auf die gleiche Art und Weise wie der MISFET 23a angeordnet. In der nachstehenden Beschreibung beinhalten Verunreinigungen vom n-Typ (n-Typ) solche Verunreinigungen, die hauptsächlich aus pentavalenten Elementen („pentavalent elements“) (z.B. Phosphor (P), Arsen (As), etc.) gebildet sind, und Verunreinigungen vom p-Typ (p-Typ) beinhalten Verunreinigungen, die hauptsächlich aus trivalenten Elementen (z.B. Bor (B), Indium (In), Gallium (Ga), etc.) gebildet sind.
  • 12 zeigt einen Niedrigspannungs-CMOSFET, der eine CMOS-Region 100 beinhaltet, die einen CMOS-Transistor bildet. Eine DTI-Struktur 101, die als eine Element-Isolierungsstruktur dient, die die CMOS Region 100 von anderen Regionen abteilt, ist in der Epitaxialschicht 62 des Substrats 50 gebildet. Die DTI-Struktur 101 ist so gebildet, dass sie in einer Draufsicht aus einer Richtung senkrecht auf die Fläche der Epitaxialschicht 62 (nachstehend einfach als „die Draufsicht“ bezeichnet) eine im Wesentlichen geschlossene Form hat. Die DTI-Struktur 101 beinhaltet einen Isolator 101b, der in einem Graben 101a eingebettet ist, der in der Epitaxialschicht 62 gebildet ist. Ein Beispiel des Isolators 101b ist Polysilicium. Der Isolator 101b kann Siliciumoxid sein. Die vorliegende Ausführungsform stellt ein Beispiel dar, bei der die DTI-Struktur als eine Element-Isolierungsstruktur gebildet ist. Die Element-Isolierungsstruktur kann jedoch von einem pn-Verbindungs-Isolationstyp sein, das heißt einem Diffusions-Isolationstyp, der eine Diffusionsregion vom p-Typ beinhaltet, die eine geschlossene Form hat und die CMOS Region 100 abtrennt („partitioning“).
  • Eine erste P-Wannenregion 102, bei der es sich um eine Wannenregion vom p-Typ handelt, ist in der CMOS Region 100 gebildet, und zwar beabstandet von DTI-Struktur 101. Um die DTI-Struktur 101 und die erste P-Wannenregion 102 voneinander zu beabstanden, ist eine zweite P-Wannenregion 103, bei der es sich um eine Niedrigspannungs-Wannenregion vom p-Typ handelt, in dem äußersten Teil der Epitaxialschicht 62 gebildet. Die zweite P-Wannenregion 103 ist so geformt, dass sie eine im Wesentlichen geschlossene Form benachbart zu der DTI-Struktur 101 hat. Wenn die DTI-Struktur 101 in Streifen gebildet ist, anstelle einer Bereitstellung mit einer im Wesentlichen geschlossenen Form, ist auch die zweite P-Wannenregion 103 in Streifen benachbart zu jeder DTI-Struktur 101 gebildet. Die zweite P-Wannenregion 103 hat eine höhere Verunreinigungskonzentration als die erste P-Wannenregion 102.
  • In dem äußersten Teil der Epitaxialschicht 62 in der ersten P-Wannenregion 102 sind zwei Wannenregionen vom n-Typ, nämlich eine erste N-Wannenregion 104 und eine zweite N-Wannenregion 105 gebildet. Die erste N-Wannenregion 104 ist so gebildet, dass sie die zweite N-Wannenregion 105 umgibt. Die Dicke der ersten N-Wannenregion 104 ist kleiner als die Dicke der ersten P-Wannenregion 102. Die Dicke der zweiten N-Wannenregion 105 ist kleiner als die Dicke der ersten N-Wannenregion 104. Die erste N-Wannenregion 104 hat eine höhere Verunreinigungskonzentration als die erste P-Wannenregion 102. Die zweite N-Wannenregion 105 hat eine höhere Verunreinigungskonzentration als die erste N-Wannenregion 104. In der nachstehenden Beschreibung bezieht sich die Dicke auf eine Länge in einer Richtung senkrecht zu der Fläche der Epitaxialschicht 62.
  • Eine Source-Region vom p-Typ 106, eine Drain-Region vom p-Typ 107 und eine Kontaktregion vom p-Typ 108 sind in dem äußersten Teil der Epitaxialschicht 62 in der zweiten N-Wannenregion 105 gebildet. Die Source-Region 106, die Drain-Region 107 und die Kontaktregion 108 sind voneinander beabstandet. Die Source-Region 106 ist zwischen der Kontaktregion 108 und der Drain-Region 107 gebildet. Die Source-Region 106, die Drain-Region 107 und die Kontaktregion 108 haben jeweils eine höhere Verunreinigungskonzentration als die zweite N-Wannenregion 105.
  • Eine dritte P-Wannenregion 109, bei der es sich um eine Niedrigspannungs-Wannenregion vom p-Typ handelt, ist in dem äußersten Teil der Epitaxialschicht 62 in der CMOS Region 100 gebildet, und zwar beabstandet von der ersten N-Wannenregion 104. Die dritte P-Wannenregion 109 ist einstückig mit der zweiten P-Wannenregion 103 gebildet. Eine Source-Region 110 vom p-Typ, eine Drain-Region 111 vom p-Typ und eine Kontaktregion vom p-Typ 112 sind in dem äußersten Teil der dritten P-Wannenregion 109 gebildet. Die Source-Region 110, die Drain-Region 111 und die Kontaktregion sind voneinander beabstandet. Die Kontaktregion 112 ist nahe der DTI-Struktur 101 gebildet, die benachbart ist zu der dritten P-Wannenregion 109, und zwar in der dritten P-Wannenregion 109 (zweite P-Wannenregion 103). Mit anderen Worten ist die Kontaktregion 112 in der dritten P-Wannenregion 109 bei einer Region gebildet, wo die zweite P-Wannenregion 103 einstückig damit gebildet ist. Demzufolge dient auch die Kontaktregion 112 als eine Kontaktregion der zweiten P-Wannenregion 103. Die Source-Region 110 ist zwischen der Drain-Region 111 und der Kontaktregion 112 gebildet.
  • Ein Isolierfilm 113 ist in der CMOS Region 100 auf der Fläche der Epitaxialschicht 62 und zwischen dem Graben 101a und dem Isolator 101b der DTI-Struktur 101 gebildet. Ein Beispiel des Isolierfilms 113 ist ein Siliciumoxidfilm. Eine erste Gate-Elektrode 114, die der zweiten N-Wannenregion 105 gegenüberliegt, und eine zweite Gate-Elektrode 115, die der dritten P-Wannenregion 109 gegenüberliegt, sind auf dem Isolierfilm 113 gebildet. Die Gate-Elektroden 114 und 115 sind jeweils aus Polysilicium gebildet, dem eine Verunreinigung hinzugefügt ist. Die zwei Seitenflächen der Gate-Elektroden 114 und 115 sind z.B. von Seitenwänden 116 und 117 bedeckt, die ein isolierendes Material wie Siliciumoxid oder Siliciumnitrid beinhalten.
  • Auf die gleiche Art und Weise wie der MISFET 23a sind der Zwischenschicht-Isolierfilm 74 und der Passivierungsfilm 84 in dieser Reihenfolge auf die Epitaxialschicht 62 in der CMOS Region 100 gestapelt. Eine erste Source-Elektrode118, eine erste Drain-Elektrode 119, eine erste Gate-Elektrode (nicht gezeigt), eine zweite Source-Elektrode 120, eine zweite Drain-Elektrode 121, eine zweite Gate-Elektrode (nicht gezeigt), eine rückseitige Gate-Elektrode 122 und eine Masseelektrode 123 sind als ein erstes Metall auf dem ersten Zwischenschicht-Isolierfilm 75 gebildet. Diese Elektroden sind Elektrodenfilme, die beispielsweise eine oder mehrere Metallarten beinhalten, die ausgewählt ist bzw. sind aus einer Gruppe von Aluminium, Kupfer, Titan, Wolfram, und Tantal.
  • Die erste Source-Elektrode 118 ist durch einen Kontakt elektrisch mit der Source-Region 106 der zweiten N-Wannenregion 105 verbunden, die erste Drain-Elektrode 119 ist durch einen Kontakt elektrisch mit der Drain-Region 107 der zweiten N-Wannenregion 105 verbunden, und die rückseitige Gate-Elektrode 122 ist durch einen Kontakt elektrisch mit der Kontaktregion 108 der zweiten N-Wannenregion 105 verbunden. Auf diese Art und Weise wird ein MOSFET vom p-Typ gebildet.
  • Die zweite Source-Elektrode 120 ist durch einen Kontakt elektrisch mit der Source-Region 110 der dritten P-Wannenregion 109 verbunden, und die zweite Drain-Elektrode 121 ist durch einen Kontakt elektrisch mit der Drain-Region 111 der dritten P-Wannenregion 109 verbunden. Ein MOSFET vom n-Typ ist auf diese Weise gebildet.
  • Die Masseelektrode 123 ist durch einen Kontakt elektrisch mit der Kontaktregion 112 der zweiten P-Wannenregion 103 verbunden. Die Masseelektrode 123 ist durch einen Kontakt elektrisch mit dem Isolator 101b der DTI-Struktur 101 verbunden. Ferner wird die Masseelektrode 123, die elektrisch mit der Kontaktregion 112 der dritten P-Wannenregion 109 verbunden ist, durch das rückseitige Gate des MOSFET vom n-Typ, der auf der dritten P-Wannenregion 109 gebildet ist, gebildet. Demzufolge haben DTI-Struktur 101, die dritte P-Wannenregion 109, und die erste P-Wannenregion 102 Massepotential.
  • Eine dritte Source-Elektrode, eine dritte Drain-Elektrode, eine dritte Gate-Elektrode, eine vierte Source-Elektrode und eine vierte Gate-Elektrode (keine von denen ist gezeigt) sind als ein zweites Metall auf dem dritten Zwischenschicht-Isolierfilm 77 gebildet. Die dritte Source-Elektrode ist elektrisch mit der ersten Source-Elektrode 118 verbunden, die dritte Drain-Elektrode ist elektrisch mit der ersten Drain-Elektrode 119 und mit der zweiten Drain-Elektrode 121 verbunden, und die dritte Gate-Elektrode ist elektrisch mit der ersten Gate-Elektrode 114 verbunden. Ferner ist die vierte Source-Elektrode elektrisch mit der zweiten Source-Elektrode 120 verbunden, und die vierte Gate-Elektrode ist elektrisch mit der zweiten Gate-Elektrode verbunden. Auf diese Art und Weise verbindet die dritte Drain-Elektrode elektrisch die erste Drain-Elektrode 119 und die zweite Drain-Elektrode 121, um einen CMOS-Transistor zu bilden.
  • 13 zeigt einen MOS-Kondensator, der eine Kondensatorregion 130 beinhaltet, die einen Kondensator bildet. Eine DTI-Struktur 131, die als eine Element-Isolierungsstruktur dient, die die Kondensatorregion 130 von anderen Regionen abtrennt, ist in der Epitaxialschicht 62 des Substrats 50 gebildet. Die DTI-Struktur 131 hat die gleiche Struktur wie die DTI-Struktur 101 des Niedrigspannungs-CMOSFET (siehe 12). In der Struktur ist ein Isolator 131b in einem Graben 131a eingebettet. Ein Beispiel des Isolators 131b ist Polysilicium. Der Isolator 131b kann Siliciumoxid sein. Die vorliegende Ausführungsform stellt ein Beispiel dar, bei dem die DTI-Struktur 131 als eine Element-Isolierungsstruktur gebildet ist. Die Element-Isolierungsstruktur kann jedoch ein pn-Verbindungs-Isolationstyp sein, der eine Diffusionsregion vom p-Typ beinhaltet, die eine geschlossene Form hat und die Kondensatorregion 130 abtrennt.
  • Die Kondensatorregion 130 beinhaltet eine erste P-Wannenregion 132, bei der es sich um eine Hochspannungs-Wannenregion vom p-Typ handelt, und eine zweite P-Wannenregion 133, bei der es sich um Niedrigspannungs-Wannenregion vom p-Typ handelt. Die erste P-Wannenregion 132 ist von der DTI-Struktur 131 beabstandet. Um die DTI-Struktur 131 und die erste P-Wannenregion 132 voneinander zu beabstanden, ist die zweite P-Wannenregion 133 quer über die erste P-Wannenregion 132 und benachbart zu der DTI-Struktur 131 gebildet. Die Dicke der zweiten P-Wannenregion 133 ist kleiner als die Dicke der ersten P-Wannenregion 132. Die zweite P-Wannenregion 133 hat eine höhere Verunreinigungskonzentration als die erste P-Wannenregion 132. Eine Kontaktregion 134 vom p-Typ ist in dem äußersten Teil der zweiten P-Wannenregion 133 gebildet.
  • In dem äußersten Teil der ersten P-Wannenregion 132 in der Epitaxialschicht 62 sind drei Wannenregionen vom n-Typ, nämlich eine erste N-Wannenregion 135, eine zweite N-Wannenregion 136 und eine dritte N-Wannenregion 137, gebildet. Die erste N-Wannenregion 135 ist gebildet, so dass sie die zweite N-Wannenregion 136 umgibt. Die zweite N-Wannenregion 136 ist so gebildet, dass sie die dritte N-Wannenregion 137 umgibt. Die Dicke der ersten N-Wannenregion 135 ist kleiner als die Dicke der ersten P-Wannenregion 132. Die Dicke der zweiten N-Wannenregion 136 ist kleiner als die Dicke der ersten N-Wannenregion 135. Die Dicke der dritten N-Wannenregion 137 ist kleiner als die Dicke der zweiten N-Wannenregion 136. Die erste N-Wannenregion 135 hat eine höhere Verunreinigungskonzentration als die erste P-Wannenregion 132. Die zweite N-Wannenregion 136 hat eine höhere Verunreinigungskonzentration als die erste N-Wannenregion 135. Die dritte N-Wannenregion 137 hat eine höhere Verunreinigungskonzentration als die zweite N-Wannenregion 136. Eine Kontaktregion vom p-Typ 138 ist in dem äußersten Teil der zweiten N-Wannenregion 136 gebildet, und zwar außerhalb der dritten N-Wannenregion 137. Die Kontaktregion 138 hat eine höhere Verunreinigungskonzentration als die zweite N-Wannenregion 136.
  • Ein Isolierfilm 139 ist in der Kondensatorregion 130 auf der Fläche der Epitaxialschicht 62 und zwischen dem Graben 131a und dem Isolator 131b der DTI-Struktur 131 gebildet. Ein Beispiel des Isolierfilms 139 ist ein Siliciumoxidfilm. Eine Gate-Elektrode 140 ist auf dem Isolierfilm 139 gebildet. Die Gate-Elektrode 140 bedeckt die dritte N-Wannenregion 137 insgesamt und bedeckt die zweite N-Wannenregion 136 teilweise. Die Gate-Elektrode 140 ist beispielsweise aus Polysilicium gebildet, dem eine Verunreinigung hinzugefügt ist. Die zwei Seitenflächen der Gate-Elektrode 140 sind beispielsweise von einer Seitenwand 141 bedeckt, die ein isolierendes Material wie Siliciumoxid oder Siliciumnitrid beinhaltet.
  • Auf die gleiche Art und Weise wie bei dem MISFET 23a sind der Zwischenschicht-Isolierfilm 74 und der Passivierungsfilm 84 in dieser Reihenfolge auf der Epitaxialschicht 62 in der Kondensatorregion 130 übereinander gestapelt. Eine erste Elektrode 142, eine erste Gate-Elektrode 143 und eine Masseelektrode 144 sind als ein erstes Metall auf dem ersten Zwischenschicht-Isolierfilm 75 gebildet. Diese Elektroden sind Elektrodenfilme, die beispielsweise eine oder mehrere Metallarten beinhalten, ausgewählt aus einer Gruppe von Aluminium, Kupfer, Titan, Wolfram, und Tantal.
  • Die erste Elektrode 142 ist mittels eines Kontaktes elektrisch mit der Kontaktregion 138 der zweiten N-Wannenregion 136 verbunden, und die erste Gate-Elektrode 143 ist mittels eines Kontaktes elektrisch mit der Gate-Elektrode 140 verbunden. Die Masseelektrode 144 ist mittels eines Kontaktes elektrisch mit der Kontaktregion 134 der zweiten P-Wannenregion 133 verbunden. Die Masseelektrode 144 ist mittels eines Kontaktes elektrisch mit dem Isolator 131b der DTI-Struktur 131 verbunden. Demzufolge haben die DTI-Struktur 131 und die zweite P-Wannenregion 133 Massepotential.
  • Eine zweite Elektrode und eine zweite Gate-Elektrode (von denen keine gezeigt ist) sind als ein zweites Metall auf dem dritten Zwischenschicht-Isolierfilm 77 gebildet. Die zweite Elektrode ist elektrisch mit der ersten Elektrode 142 verbunden, und die zweite Gate-Elektrode ist elektrisch mit der ersten Gate-Elektrode 143 verbunden.
  • 14 zeigt einen Polysilicium-Widerstand, der eine Widerstandsregion 150 aufweist, die einen Widerstand bildet. Eine DTI-Struktur 151, die als eine Element-Isolierungsstruktur dient, die die Widerstandsregion 150 von anderen Regionen abteilt, ist in der Epitaxialschicht 62 des Substrats 50 gebildet. Die DTI-Struktur 151 hat die gleiche Struktur wie die DTI-Struktur 101 des Niedrigspannungs-CMOSFET (siehe 12). In der Struktur ist ein Isolator 151b in einem Graben 151a eingebettet. Ein Beispiel des Isolators 151b ist Polysilicium. Der Isolator 151b kann Siliciumoxid sein. Die vorliegende Ausführungsform stellt ein Beispiel dar, bei dem die DTI-Struktur 151 als eine Element-Isolierungsstruktur gebildet ist. Die Element-Isolierungsstruktur kann jedoch von einem pn-Verbindungs-Isolationstyp sein, die eine Diffusionsregion vom p-Typ aufweist, die eine geschlossene Form hat und die Widerstandsregion 150 abteilt bzw. unterteilt.
  • Die Widerstandsregion 150 beinhaltet eine erste P-Wannenregion 152, bei der es sich um eine Hochspannungs-Wannenregion vom p-Typ handelt, und eine zweite P-Wannenregion 153, bei der es sich um eine Niedrigspannungs-Wannenregion vom p-Typ handelt. Die erste P-Wannenregion 152 ist von der DTI-Struktur 151 beabstandet. Um die DTI-Struktur 151 und die erste P-Wannenregion 152 voneinander zu beabstanden, ist die zweite P-Wannenregion 153 quer über („across“) die erste P-Wannenregion 152 und benachbart zu der DTI-Struktur 151 gebildet. Die Dicke der zweiten P-Wannenregion 153 ist kleiner als die Dicke der ersten P-Wannenregion 152. Die zweite P-Wannenregion 153 weist eine höhere Verunreinigungskonzentration auf als die erste P-Wannenregion 152. Eine Kontaktregion 154 vom p-Typ ist in dem äußersten Teil der zweiten P-Wannenregion 153 gebildet.
  • Ein Isolierfilm 155 ist in der Widerstandsregion 150 auf der Fläche der Epitaxialschicht 62 und zwischen dem Graben 151a und dem Isolator 151b der DTI-Struktur 151 gebildet. Ein Beispiel des Isolierfilms 155 ist ein Siliciumoxidfilm. Ein erster Polysilicium-Widerstand 156 und ein zweiter Polysilicium-Widerstand 157, die voneinander beabstandet sind, sind auf dem Isolierfilm 155 gebildet. Der erste Polysilicium-Widerstand 156 und der zweite Polysilicium-Widerstand 157 liegen der ersten P-Wannenregion 152 gegenüber. Die zwei Seitenflächen des ersten Polysilicium-Widerstands 156 sind beispielsweise von einer Seitenwand 156a bedeckt, die ein isolierendes Material wie Siliciumoxid oder Siliciumnitrid beinhaltet, und die zwei Seitenflächen des zweiten Polysilicium-Widerstands 157 sind von der Seitenwand 157a bedeckt, und zwar in der gleichen Art und Weise wie der erste Polysilicium-Widerstand 156. In der vorliegenden Ausführungsform weist der erste Polysilicium-Widerstand 156 einen hohen Widerstandswert auf, das heißt, die Konzentration der dem Polysilicium hinzugefügten Verunreinigung ist niedrig, und der zweite Polysilicium-Widerstand 157 hat einen niedrigen Widerstandswert, das heißt die Konzentration der Verunreinigung, die dem Polysilicium hinzugefügt ist, ist hoch. Die Art und die Anzahl der Polysilicium-Widerstände, die in der Widerstandsregion 150 gebildet sind, kann frei geändert werden. Beispielsweise kann der erste Polysilicium-Widerstand 156 oder der zweite Polysilicium-Widerstand 157 weggelassen werden.
  • Auf die gleiche Art und Weise wie bei dem MISFET 23a sind der Zwischenschicht-Isolierfilm 74 und der Passivierungsfilm 84 in dieser Reihenfolge auf der Epitaxialschicht 62 in der Widerstandsregion 150 übereinander gestapelt. Eine Masseelektrode 158 ist als ein erstes Metall auf dem ersten Zwischenschicht-Isolierfilm 75 gebildet. Eine Masseelektrode ist ein Elektrodenfilm, der beispielsweise eine oder mehrere Metallarten beinhaltet, ausgewählt aus einer Gruppe von Aluminium, Kupfer, Titan, Wolfram, und Tantal. Die Masseelektrode 158 ist elektrisch mit dem Isolator 151b der DTI-Struktur 151 und mit der Kontaktregion 154 verbunden, und zwar durch Kontakte. Demzufolge haben die DTI-Struktur 151, die zweite P-Wannenregion 153 und die erste P-Wannenregion 152 Massepotential.
  • 15 zeigt einen Hochspannungs-N-Kanal bzw. einen Hochspannungs-N-Kanal-MOSFET, mit einer NMOS-Region 160, die einen N-Kanal-MOSFET bildet. Eine DTI-Struktur 161, die als eine Element-Isolierungsstruktur dient, die die NMOS-Region 160 von anderen Regionen abteilt, ist in der Epitaxialschicht 62 des Substrats 50 gebildet. Die DTI-Struktur 161 hat die gleiche Struktur wie die DTI-Struktur 101 des Niedrigspannungs-CMOSFET (siehe 12). In der Struktur ist ein Isolator 161b in einem Graben 161a eingebettet. Ein Beispiel des Isolators 161b ist Polysilicium. Der Isolator 161b kann Siliciumoxid sein. Die vorliegende Ausführungsform stellt ein Beispiel dar, bei dem die DTI-Struktur 161 als eine Element-Isolierungsstruktur gebildet ist. Die Element-Isolierungsstruktur kann jedoch von einem pn-Verbindungs-Isolationstyp sein, einschließlich einer Diffusionsregion vom pTyp, die eine geschlossene Form hat und die NMOS-Region 160 abteilt bzw. unterteilt.
  • Eine erste P-Wannenregion 162, bei der es sich um eine Niedrigspannung-Wannenregion vom p-Typ handelt, ist in der NMOS Region 160 beabstandet von der DTI-Struktur 161 gebildet. Um die DTI-Struktur 161 und die erste P-Wannenregion 162 voneinander zu beabstanden, ist eine zweite P-Wannenregion 163, bei der es sich um eine Niedrigspannung-Wannenregion vom p-Typ handelt, in dem äußersten Teil der Epitaxialschicht 62 gebildet. Die zweite P-Wannenregion 163 ist gebildet, dass sie benachbart zu der DTI-Struktur 161 eine im Wesentlichen geschlossene Form hat. Wenn die DTI-Struktur 161 in Streifen gebildet ist anstelle der Ausbildung mit einer im Wesentlichen geschlossenen Form, ist auch die zweite P-Wannenregion 163 in Streifen gebildet, und zwar benachbart zu jeder DTI-Struktur 161. Die zweite P-Wannenregion 163 hat eine höhere Verunreinigungskonzentration als die erste P-Wannenregion 162.
  • Die N-Wannenregion 164, bei der es sich um eine Wannenregion vom n-Typ handelt, ist in dem äußersten Teil der Epitaxialschicht 62 in der NMOS-Region 160 gebildet. Die N-Wannenregion 164 ist in der ersten P-Wannenregion 162 gebildet. Die Dicke der N-Wannenregion 164 ist kleiner als die Dicke der ersten P-Wannenregion 162. Die N-Wannenregion 164 weist eine höhere Verunreinigungskonzentration auf als die erste P-Wannenregion 162. Eine Drain-Region vom p-Typ 165 ist in dem äußersten Teil der N-Wannenregion 164 gebildet. Die Drain-Region 165 weist eine höhere Verunreinigungskonzentration auf als die N-Wannenregion 164.
  • Eine dritte P-Wannenregion 166, bei der es sich um eine Niedrigspannung-Wannenregion vom p-Typ handelt, ist in dem äußersten Teil der Epitaxialschicht 62 in der NMOS-Region 160 gebildet. Die dritte P-Wannenregion 166 ist beabstandet von der N-Wannenregion 164. Die dritte P-Wannenregion 166 ist einstückig mit der zweiten P-Wannenregion 163 gebildet. Die Dicke der dritten P-Wannenregion 166 ist kleiner als die Dicke der ersten P-Wannenregion 162 und als die Dicke der N-Wannenregion 164. Eine Source-Region vom p-Typ 167 und eine Kontaktregion vom p-Typ 168 sind in dem äußersten Teil der dritten P-Wannenregion 166 gebildet. Die Source-Region 167 und die Kontaktregion 168 sind voneinander beabstandet. Die Kontaktregion 168 ist in der dritten P-Wannenregion 166 bei einer Region gebildet, wo diese einstückig mit der zweiten P-Wannenregion 163 gebildet ist. Demzufolge dient die zweite P-Wannenregion 163 als eine Kontaktregion.
  • Ein Isolierfilm 169 ist in der NMOS-Region 160 auf der Fläche der Epitaxialschicht 62 und zwischen dem Graben 161a und dem Isolator 161b der DTI-Struktur 161 gebildet. Ein Beispiel des Isolierfilms 169 ist ein Siliciumoxidfilm. Eine Gate-Elektrode 170 ist auf dem Isolierfilm 169 gebildet, und zwar gegenüberliegend und sich erstreckend über die dritte P-Wannenregion 166, die erste P-Wannenregion 162 und die N-Wannenregion 164. Die Gate-Elektrode 170 ist beispielsweise aus Polysilicium gebildet, dem eine Verunreinigung hinzugefügt ist. Die zwei Seitenflächen der Gate-Elektrode 170 sind beispielsweise von einer Seitenwand 171 bedeckt, die ein isolierendes Material wie Siliciumoxid oder Siliciumnitrid beinhaltet.
  • Auf die gleiche Art und Weise wie bei dem MISFET 23a sind der Zwischenschicht-Isolierfilm 74 und der Passivierungsfilm 84 in dieser Reihenfolge auf der Epitaxialschicht 62 in der NMOS-Region 160 übereinander gestapelt. Eine erste Source-Elektrode 172, eine erste Drain-Elektrode 173, eine erste Gate-Elektrode 174 und eine Masseelektrode 175 sind als ein erstes Metall auf dem ersten Zwischenschicht-Isolierfilm 75 gebildet. Diese Elektroden sind Elektrodenfilme, die beispielsweise eine oder mehrere Metallarten beinhalten, ausgewählt aus einer Gruppe von Aluminium, Kupfer, Titan, Wolfram, und Tantal.
  • Die erste Source-Elektrode 172 ist elektrisch mit der Source-Region 167 verbunden, die erste Drain-Elektrode 173 ist elektrisch mit der Drain-Region 165 verbunden, und die erste Gate-Elektrode 174 ist elektrisch mit der Gate-Elektrode 170 verbunden. Ferner ist die Masseelektrode 175 durch Kontakte elektrisch mit der Kontaktregion 168 der zweiten P-Wannenregion 163 und dem Isolator 161b der DTI-Struktur 161 verbunden. Demzufolge haben die DTI-Struktur 161, die zweite P-Wannenregion 163 und die erste P-Wannenregion 162 Massepotential.
  • Eine zweite Source-Elektrode, eine zweite Drain-Elektrode und eine zweite Gate-Elektrode (von denen keine gezeigt ist) sind als ein zweites Metall auf dem dritten Zwischenschicht-Isolierfilm 77 gebildet. Die zweite Source-Elektrode ist elektrisch mit der ersten Source-Elektrode 172 verbunden, die zweite Drain-Elektrode ist elektrisch mit der ersten Drain-Elektrode 173 verbunden, und die zweite Gate-Elektrode ist mit der ersten Gate-Elektrode 174 verbunden. Diese Elektroden sind beispielsweise aus dem gleichen Material wie die Elektroden gebildet, die das erste Metall (d.h. erste Source-Elektrode 172) bilden.
  • 16 zeigt einen Hochspannungs-P-Kanal-MOSFET, der eine PMOS-Region 180 aufweist, die einen P-Kanal-MOSFET bildet. Eine DTI-Struktur 181, die als eine Element-Isolierungsstruktur dient, die die PMOS-Region 180 von anderen Regionen abteilt, ist in der Epitaxialschicht 62 des Substrats 50 gebildet. Die DTI-Struktur 181 hat die gleiche Struktur wie die DTI-Struktur 101 des Niedrigspannungs-CMOSFET (siehe 12). In der Struktur ist ein Isolator 181b in einem Graben 181a eingebettet. Ein Beispiel des Isolators 181b ist Polysilicium. Der Isolator 181b kann Siliciumoxid sein. Die vorliegende Ausführungsform stellt ein Beispiel dar, bei dem die DTI-Struktur 181 als eine Element-Isolierungsstruktur gebildet ist. Die Element-Isolierungsstruktur kann jedoch von einem pn-Verbindungs-Isolationstyp sein, einschließlich einer Diffusionsregion vom p-Typ, die eine geschlossene Form hat und die PMOS-Region 180 abteilt bzw. unterteilt.
  • Eine P-Wannenregion 182, bei der es sich um eine Hochspannungs-Wannenregion vom p-Typ handelt, und eine N-Wannenregion 183, bei der es sich um eine Wannenregion vom n-Typ handelt, sind in dem äußersten Teil der Epitaxialschicht 62 in der PMOS-Region 180 gebildet. Die P-Wannenregion 182 und die N-Wannenregion 183 sind von der DTI-Struktur 181 beabstandet. Die P-Wannenregion 182 und die N-Wannenregion 183 sind voneinander beabstandet. Die Dicke der N-Wannenregion 183 ist kleiner als die Dicke der ersten P-Wannenregion 182. Eine Drain-Region 184 vom p-Typ ist in dem äußersten Teil der P-Wannenregion 182 gebildet. Eine Source-Region185 vom p-Typ ist in dem äußersten Teil der N-Wannenregion 183 gebildet.
  • Eine Kontaktregion 186 vom p-Typ ist in dem äußersten Teil der Epitaxialschicht 62 in der PMOS-Region 180 gebildet. Die Kontaktregion 186, die eine im Wesentlichen geschlossene Form hat, ist zwischen der P-Wannenregion 182 und der DTI-Struktur 181 gebildet und ist von der P-Wannenregion 182 und der DTI-Struktur 181 beabstandet. Ferner ist die Kontaktregion 186 zwischen der N-Wannenregion 183 und der DTI-Struktur 181 gebildet und ist von der N-Wannenregion 183 und der DTI-Struktur 181 beabstandet.
  • Ein Isolierfilm 187 ist in der PMOS-Region 180 auf der Fläche der Epitaxialschicht 62 und zwischen dem Graben 181a und dem Isolator 181b der DTI-Struktur 181 gebildet. Ein Beispiel des Isolierfilms 187 ist ein Siliciumoxidfilm. Eine Gate-Elektrode 188 ist auf dem Isolierfilm 187 gebildet, und zwar gegenüberliegend und sich erstreckend quer über die N-Wannenregion 183, die Epitaxialschicht 62 und die P-Wannenregion 182. Die Gate-Elektrode 188 ist beispielsweise aus Polysilicium gebildet, dem eine Verunreinigung hinzugefügt ist. Die zwei Seitenflächen der Gate-Elektrode 188 sind beispielsweise von einer Seitenwand 189 bedeckt, die ein isolierendes Material wie Siliciumoxid oder Siliciumnitrid beinhaltet.
  • Auf die gleiche Art und Weise wie bei dem MISFET 23a sind der Zwischenschicht-Isolierfilm 74 und der Passivierungsfilm 84 in dieser Reihenfolge auf der Epitaxialschicht 62 in der PMOS-Region 180 übereinander gestapelt. Eine erste Source-Elektrode 190, eine erste Drain-Elektrode 191 und eine erste Gate-Elektrode 192 sind als ein erstes Metall auf dem erstem Zwischenschicht-Isolierfilm 75 gebildet. Diese Elektroden sind Elektrodenfilme, die beispielsweise eine oder mehrere Metallarten beinhalten, ausgewählt aus einer Gruppe von Aluminium, Kupfer, Titan, Wolfram, und Tantal.
  • Die erste Source-Elektrode 190 ist mittels eines Kontaktes elektrisch mit der Source-Region 185 verbunden, die erste Drain-Elektrode 191 ist mittels eines Kontaktes elektrisch mit der Drain-Region 184 verbunden, und die erste Gate-Elektrode 192 ist mittels eines Kontaktes elektrisch mit der Gate-Elektrode verbunden.
  • Eine zweite Source-Elektrode, eine zweite Drain-Elektrode und eine zweite Gate-Elektrode (von denen keine gezeigt ist) sind als ein zweites Metall auf dem dritten Zwischenschicht-Isolierfilm 77 gebildet. Die zweite Source-Elektrode ist elektrisch mit der ersten Source-Elektrode 190 verbunden, die zweite Drain-Elektrode ist elektrisch mit der ersten Drain-Elektrode 191 verbunden, und die zweite Gate-Elektrode ist elektrisch mit der ersten Gate-Elektrode 192 verbunden. Diese Elektroden sind beispielsweise aus dem gleichen Material gebildet, die das erste Metall (d.h. erste Source-Elektrode 190) bilden.
  • 17 zeigt einen NPN-Transistor, der eine Transistorregion 200 beinhaltet, die einen Bipolartransistor bildet. Eine DTI-Struktur 201, die als eine Element-Isolierungsstruktur dient, die die Transistorregion 200 von anderen Regionen abgrenzt bzw. abteilt, ist in der Epitaxialschicht 62 des Substrats 50 gebildet. Die DTI-Struktur 201 hat die gleiche Struktur wie die DTI-Struktur 101 des Niedrigspannungs-CMOSFET (siehe 12). In der Struktur ist ein Isolator 201b in einem Graben 201a eingebettet. Ein Beispiel des Isolators 201b ist Polysilicium. Der Isolator 201b kann Siliciumoxid sein. Die vorliegende Ausführungsform stellt ein Beispiel dar, bei der die DTI-Struktur 201 als eine Element-Isolierungsstruktur gebildet ist. Die Element-Isolierungsstruktur kann jedoch von einem pn-Verbindungs-Isolationstyp sein, einschließlich einer Diffusionsregion vom p-Typ, die eine geschlossene Form hat und die Transistorregion 200 abteilt bzw. unterteilt.
  • Eine erste P-Wannenregion 202, bei der es sich um eine Niedrigspannungs-Wannenregion vom p-Typ handelt, ist in der NMOS-Region bzw. Transistorregion 200 gebildet, und zwar beabstandet von der DTI-Struktur 201. Um die DTI-Struktur 201 und die erste P-Wannenregion 202 voneinander zu beabstanden, ist eine zweite P-Wannenregion 203, bei der es sich um eine Niedrigspannungs-Wannenregion vom p-Typ handelt, in dem äußersten Teil der Epitaxialschicht 62 gebildet. Die zweite P-Wannenregion 203 ist so gebildet, dass sie eine im Wesentlichen geschlossene Form hat, und zwar benachbart zu der DTI-Struktur 201. Wenn die DTI-Struktur 201 in Streifen gebildet ist anstelle einer Ausbildung in einer im Wesentlichen geschlossenen Form, ist auch die P-Wannenregion 203 in Streifen benachbart zu jeder DTI-Struktur 201 gebildet. Die zweite P-Wannenregion 203 hat eine höhere Verunreinigungskonzentration als die erste P-Wannenregion 202. Eine Kontaktregion 204 vom p-Typ, die eine geschlossene Form hat, ist in dem äußersten Teil der zweiten P-Wannenregion 203 gebildet. Die Kontaktregion 204 hat eine höhere Verunreinigungskonzentration als die zweite P-Wannenregion 203.
  • Eine N-Wannenregion 205, bei der es sich um eine Wannenregion vom n-Typ handelt, ist in dem äußersten Teil der Epitaxialschicht 62 in der NMOS-Region bzw. Transistorregion 200 gebildet. Die N-Wannenregion 205 ist in der ersten P-Wannenregion 202 gebildet. Die Dicke der N-Wannenregion 205 ist kleiner als die Dicke der ersten P-Wannenregion 202. Die N-Wannenregion 205 hat eine höhere Verunreinigungskonzentration als die erste P-Wannenregion 202.
  • Eine Basisregion bzw. Base-Region 206 vom p-Typ ist in dem äußersten Teil der Epitaxialschicht 62 in der NMOS-Region bzw. Transistorregion 200 bzw. 205 gebildet. Die N-Wannenregion 205 ist gebildet, so dass sie die Basisregion 206 umgibt. Die Dicke der Basisregion 206 ist kleiner als die Dicke der N-Wannenregion 205. Eine Basiskontaktregion 207 vom p-Typ und eine Emitter-Region 208 vom n-Typ sind in dem äußersten Teil der Basisregion 206 gebildet. Die Basiskontaktregion 207 und die Emitter-Region 208 sind voneinander beabstandet. Die Basiskontaktregion 207 und die Emitter-Region 208 haben jeweils eine höhere Verunreinigungskonzentration als die N-Wannenregion 205. Eine Kollektor-Region vom n-Typ 209, die eine im Wesentlichen geschlossene Form hat, ist in der N-Wannenregion 205 außerhalb der Basisregion 206 gebildet. Die Kollektor-Region 209 hat eine höhere Verunreinigungskonzentration als die N-Wannenregion 205.
  • Ein Isolierfilm 210 ist in der Transistorregion 200 auf der Fläche der Epitaxialschicht 62 und zwischen dem Graben 201a und dem Isolator 201b der DTI-Struktur 201 gebildet. Ein Beispiel des Isolierfilms 210 ist ein Siliciumoxidfilm.
  • Auf die gleiche Art und Weise wie bei dem MISFET 23a sind der Zwischenschicht-Isolierfilm 74 und der Passivierungsfilm 84 in dieser Reihenfolge auf der Epitaxialschicht 62 in der Transistorregion 200 übereinander gestapelt. Eine erste Emitter-Elektrode 211, eine erste Kollektor-Elektrode 212, eine erste Basis-Elektrode 213 und eine Masseelektrode 214 sind als ein erstes Metall auf dem ersten Zwischenschicht-Isolierfilm 75 gebildet. Diese Elektroden sind Elektrodenfilme, die beispielsweise eine oder mehrere Metallarten aufweisen, ausgewählt aus einer Gruppe von Aluminium, Kupfer, Titan, Wolfram und Tantal.
  • Die erste Emitter-Elektrode 211 ist mittels eines Kontaktes elektrisch mit der Emitter-Region 208 verbunden, die erste Kollektor-Elektrode 212 ist mittels eines Kontaktes elektrisch mit der Kollektor-Region 209 verbunden, und die erste Basis-Elektrode 213 ist mittels eines Kontaktes elektrisch mit der Basiskontaktregion 207 verbunden. Die Masseelektrode 214 ist mittels eines Kontaktes elektrisch mit der Kontaktregion 204 der zweiten P-Wannenregion 203 verbunden. Die Masseelektrode 214 ist mittels Kontakten elektrisch mit dem Isolator 201b der DTI-Struktur 201 verbunden. Demzufolge haben die DTI-Struktur 201, die zweite P-Wannenregion 203 und die erste P-Wannenregion 202 Massepotential.
  • Eine zweite Emitter-Elektrode, eine zweite Kollektor-Elektrode und eine zweite Basis-Elektrode (von denen keine gezeigt ist) sind als ein zweites Metall auf dem dritten Zwischenschicht-Isolierfilm 77 gebildet. Die zweite Emitter-Elektrode ist elektrisch mit der ersten Emitter-Elektrode 211 verbunden, die zweite Kollektor-Elektrode ist elektrisch mit der ersten Kollektor-Elektrode 212 verbunden, und die zweite Basis-Elektrode ist elektrisch mit der ersten Basis-Elektrode 213verbunden. Diese Elektroden sind beispielsweise aus dem gleichen Material wie die Elektroden gebildet, die das erste Metall (d.h. erste Emitter-Elektrode 211) bilden.
  • Verfahren zum Herstellen eines Halbleiterbauteils
  • Ein Verfahren zum Herstellen des Halbleiterbauteils 1 wird nunmehr unter Bezugnahme auf 18 bis 19F beschrieben. Wie es in 18 gezeigt ist, beinhaltet das Verfahren zum Herstellen des Halbleiterbauteils 1 einen Elementmontageschritt (Schritt S1), einen ersten Drahtverbindungsschritt (Schritt S2), einen zweiten Drahtverbindungsschritt (Schritt S3), einen Formbildungsschritt bzw. Gießschritt (Schritt S4), einen Rahmentrennschritt (Schritt S5) und einen Terminalbiegeschritt (Schritt S6).
  • In dem Elementmontageschritt, der in 19A dargestellt ist, wird zunächst ein Rahmen FL, der den Anschlussrahmen 10 beinhaltet, vorbereitet. Der Rahmen FL wird gebildet, indem jeder des ersten Anschlussrahmens 11, des zweiten Anschlussrahmens 12 und des dritten Anschlussrahmens 13 mit einem äußeren Rahmenabschnitt FL1 gekoppelt wird. Ferner wird das erste Terminal 11b des ersten Anschlussrahmens 11 mit einem Koppelabschnitt FL2 (Taucher bzw. Teiler („diver“)) mit sowohl dem zweiten Terminal 12b des zweiten Anschlussrahmens 12 als auch dem dritten Terminal 13b des dritten Anschlussrahmens 13 gekoppelt. In dem Rahmen FL ist das erste Terminal 11b in einem Zustand, bei dem der erste gebogene Abschnitt 11g, der geneigte Abschnitt 11h, der zweite gebogene Abschnitt 11i und der distale Endabschnitt 11j bereits geformt bzw. gebildet worden sind. Ferner sind in dem Rahmen FL das zweite Terminal 12b und das dritte Terminal 13b so angeordnet, dass sie auf der gleichen Position angeordnet sind wie der distale Endabschnitt 11j des ersten Terminals 11b. Der Rahmen FL wird vorab einer Nickel-Plattierung unterzogen.
  • Anschließend wird ein Lötmittel SD (nicht in 19A gezeigt, siehe 3) auf jede erste Insel 11a des Rahmens FL aufgebracht. Das Halbleiterelement 20 wird auf der jeweiligen Masse („bulk“) von Lötmittel SD montiert. In einem Beispiel nimmt ein Chip-Bonding-Gerät (nicht gezeigt) das Halbleiterelement 20 auf und fixiert das Halbleiterelement 20 an dem Lötmittel SD auf der ersten Insel 11a.
  • In dem ersten Drahtverbindungsschritt, der in 19B gezeigt ist, wird ein Wedge-Bonden durchgeführt, um den ersten Draht 41 mit dem Source-Pad 21 des Halbleiterelementes 20 und mit der dritten Insel 13a des dritten Anschlussrahmens 13 zu verbinden. Im Detail verbindet ein Wedge-Bonding-Gerät (nicht gezeigt), das das Wedge-Bonden durchführt, zunächst den ersten Draht 41 mit dem Source-Pad 21 (erstes Bonden) und dann mit der dritten Insel 13a (zweites Bonden).
  • Wie es unter Bezugnahme auf 7 und 8 beschrieben wurde, beinhaltet der Verbindungsabschnitt 41a des ersten Drahtes 41 für das Source-Pad 21 die Schwerpunktposition GC der aktiven Region 29 in dem Halbleiterelement 20. Das Wedge-Bonding-Gerät bildet bzw. formt den Verbindungsabschnitt 41a, so dass dieser sich hin zu der dritten Insel 13a des dritten Anschlussrahmens 13 erstreckt.
  • In dem zweiten Drahtverbindungsschritt, der in 19C dargestellt ist, wird ein Wedge-Bonden durchgeführt, um den zweiten Draht 42 mit dem Gate-Pad 22 des Halbleiterelement 20 und der zweiten Insel 12a des zweiten Anschlussrahmens 12 zu verbinden.
  • In dem Gießschritt bzw. Formbildungsschritt („molding step“), der in 19D dargestellt ist, wird das Verkapselungsharz 30 beispielsweise mittels eines Formbildungs-Gerätes bzw. eines Gieß-Gerätes in eine Form gebildet bzw. gegossen. In einem Beispiel wird in einem Zustand, bei dem eine Anordnung, die in dem zweiten Drahtverbindungsschritt hergestellt worden ist, in einen Hohlraum einer Gussform des Gieß-Gerätes eingesetzt ist, der Hohlraum der Gussform mit geschmolzenem Epoxidharz gefüllt. Dies bildet das Verkapselungsharz 30, das das Halbleiterelement 20, den ersten Draht 41 und den zweiten Draht 42 verkapselt bzw. vergießt (siehe 19C).
  • In dem Rahmentrennschritt, der in 19E dargestellt ist, wird der Anschlussrahmen 10 von dem Rahmen FL getrennt (siehe 19D), und zwar beispielsweise mittels eines Press-Gerätes („pressing device“). Im Detail werden der erste Anschlussrahmen 11, der zweite Anschlussrahmen 12 und der dritte Anschlussrahmen 13 von dem äußeren Rahmenabschnitt FL1 (siehe 19D) abgetrennt. Ferner wird der Koppelabschnitt FL2 (siehe 19D), der das erste Terminal 11b des ersten Anschlussrahmens 11, das zweite Terminal 12b des zweiten Anschlussrahmens 12 und das dritte Terminal 13b des dritten Anschlussrahmens 13 verbindet, geschnitten bzw. getrennt.
  • In dem Terminalbiegeschritt, der in 19F gezeigt ist, biegt beispielsweise ein Press-Gerät Abschnitte des zweiten Terminals 12b des zweiten Anschlussrahmens 12 und des dritten Terminals 13b des dritten Anschlussrahmens 13, die gegenüber dem Verkapselungsharz 30 vorstehen. Das Halbleiterbauteil 1, das in 1 dargestellt ist, wird durch die oben beschriebenen Schritte erhalten.
  • Die vorliegende Ausführungsform hat die nachstehend beschriebenen Vorteile.
    • (1-1) Die Region des ersten Drahtes 41, der mit dem Source-Pad 21 verbunden ist, das heißt der Verbindungsabschnitt 41a des ersten Drahtes 4, beinhaltet die Schwerpunktposition GC der aktiven Region 29, bei der es sich um die Transistorbildungsregion handelt. Dies erhöht die aktive Klemmenkapazität Eac im Vergleich mit einem Fall, bei dem der Verbindungsabschnitt 41a des ersten Drahtes 41 mit dem Source-Pad 21 an einer Position verbunden wird, die sich von der Schwerpunktposition GC der aktiven Region 29 unterscheidet.
    • (1-2) Der Verbindungsabschnitt 41a des ersten Drahtes 41 erstreckt sich hin zu der zweiten Insel 12a des zweiten Anschlussrahmens 12. Demzufolge kann ein Biegegrad verringert werden, obgleich der mittlere Abschnitt des ersten Drahtes 41, der das Halbleiterelement 20 und die zweite Insel 12a verbindet, gebogen wird. Dies erhöht die Zuverlässigkeit des Halbleiterbauteils 1.
    • (1-3) Die Plattierungsschicht 14 wird auf der Fläche der ersten Insel 11a des ersten Anschlussrahmens 11 gebildet. Dies verringert die Benetzbarkeit für Lötmittel SD, wenn Lötmittel SD auf die erste Insel 11a aufgebracht wird, und verhindert ein Ausbreiten von Lötmittel SD auf der Fläche der ersten Insel 11a. Demzufolge wird die Dicke des Lötmittels SD nicht übermäßig reduziert und das Halbleiterelement 20 und die erste Insel 11a können geeignet miteinander verbunden werden.
    • (1-4) Der erste Draht 41 beinhaltet Aluminium, und der zweite Anschlussrahmen 12 beinhaltet Kupfer. Die Plattierungsschicht 14 ist auf der Fläche der zweiten Insel 12a des zweiten Anschlussrahmens 12 gebildet, die mit dem ersten Draht 41 bzw. dem zweiten Draht verbunden ist. Dies verringert eine Korrosion an dem Abschnitt, der den ersten Draht 41 bzw. den zweiten Draht 42 und die zweite Insel 12a verbindet.
    • (1-5) Der zweite Draht 42 beinhaltet Aluminium und der dritte Anschlussrahmen 13 beinhaltet Kupfer. Die Plattierungsschicht 14 ist auf der Fläche der dritten Insel 13a des dritten Anschlussrahmens 13 gebildet, die mit dem zweiten Draht 42 bzw. dem ersten Draht 41 verbunden ist. Dies verringert eine Korrosion an dem Abschnitt, der den zweiten Draht 42 bzw. den ersten Draht 41 und die dritte Insel 13a verbindet.
    • (1-6) Der Temperatursensor 27 ist in einer Region außerhalb des Source-Pads 21 angeordnet, und zwar dort, wo die Wärme in der aktiven Region 29 am konzentriertesten ist, wenn das Halbleiterbauteil 1 angesteuert wird. Dies ermöglicht es, dass die Temperatur des Halbleiterbauteils 1 mit hoher Genauigkeit erfasst werden kann.
    • (1-7) Typischerweise beträgt der lineare Ausdehnungskoeffizient eines Verkapselungsharzes, das einen LSI verkapselt, der keinen Leistungstransistor beinhaltet (nachstehend als Vergleichs-Verkapselungsharz bezeichnet), 8 ppm/K bis 10 ppm/K. Die Erfinder der vorliegenden Erfindung haben beispielhaft einen Temperaturzyklustest an einem Halbleiterbauteil unter Verwendung des Vergleichs-Verkapselungsharzes durchgeführt. Der Temperaturzyklustest veränderte einen Temperaturzustand von -65°C auf 150°C, und zwar über etwa 1000 Zyklen. Im Ergebnis trat in einem ersten Draht, der ein Source-Pad eines Halbleiterelementes und eine dritte Insel eines drittes Anschlussrahmens verbindet, eine Lochkorrosion bzw. eine Pitting-Korrosion auf. Der erste Draht ist ähnlich zu dem ersten Draht 41 des Halbleiterbauteils 1.
  • Die Fläche des ersten Drahtes wird von einem spontanen bzw. spontan gebildeten Oxidfilm geschützt. Die Differenz zwischen dem linearen Ausdehnungskoeffizienten des ersten Drahtes und dem linearen Ausdehnungskoeffizienten des Verkapselungsharzes legt jedoch eine Last an den ersten Draht an. Dies bricht den spontan gebildeten Oxidationsfilm bzw. Oxidfilm auf, und die Chlor-Ionen des Verkapselungsharzes bonden an den ersten Draht bzw. werden mit dem ersten Draht gebondet. Es versteht sich, dass dies der Grund dafür ist, dass die Pitting-Korrosion in dem ersten Draht auftritt.
  • Vor diesem Hintergrund ist in der vorliegenden Ausführungsform der lineare Ausdehnungskoeffizient des Materials, das für das Verkapselungsharz 30 verwendet wird, größer als 10 ppm/K. Genauer gesagt ist der lineare Ausdehnungskoeffizient des Verkapselungsharzes 30 bei 12 ppm/K. Dies verringert die Differenz zwischen dem linearen Ausdehnungskoeffizienten des ersten Drahtes 41 und dem linearen Ausdehnungskoeffizienten des Verkapselungsharzes 30. Ferner nimmt die Last auf dem ersten Draht 41 ab, die aus dem Temperaturzyklustest resultiert. Demzufolge wird der spontane Oxidfilm des ersten Drahtes 41 nicht aufgebrochen, und eine Pitting-Korrosion tritt im dem ersten Draht 41 nicht auf.
  • In der vorliegenden Ausführungsform ist das Füllstoff-Mischverhältnis erhöht, um den linearen Ausdehnungskoeffizienten des Verkapselungsharzes 30 zu erhöhen. Wenn das Füllstoff-Mischverhältnis jedoch erhöht wird, wird die Formbarkeit bzw. Gießbarkeit des Verkapselungsharzes 30 übermäßig niedrig. Insbesondere dann, wenn der lineare Ausdehnungskoeffizient des Verkapselungsharzes 30 größer gleich 15 ppm/K ist, wird die Formbarkeit des Verkapselungsharzes 30 übermäßig niedrig.
  • Vor diesem Hintergrund ist der lineare Ausdehnungskoeffizient des Verkapselungsharzes 30 kleiner als 15 ppm/K. Dies beschränkt die Abnahme der Formbarkeit des Verkapselungsharzes 30. Auf diese Art und Weise wird bei der vorliegenden Ausführungsform das Auftreten der Pitting- bzw. Grübchenbildungs-Korrosion in dem ersten Draht 41 vermieden, und eine Abnahme der Pitting-Korrosion bzw. der Formbarkeit des Verkapselungsharzes 30 wird beschränkt.
    • (1-8) In dem MISFET 23a ist der Prozentsatz des Flächeninhaltes („percentage of area“), der von der Kanalbildungsregion 72 besetzt ist, und zwar pro Flächeneinheit („unit area“), kleiner als 100%. In dem MISFET 23a der vorliegenden Ausführungsform beträgt der Prozentsatz des Flächeninhaltes, der von der Kanalbildungsregion 72 pro Flächeneinheit besetzt wird, etwa 50%. Demzufolge ist im Vergleich zu dann, wenn der Prozentsatz 100% ist, die Erzeugung von Wärme in der aktiven Region 29 verringert. Demzufolge kann die aktive Klemmenkapazität Eac erhöht werden.
    • (1-9) Das Source-Pad 21 des MISFET 23a hat eine Fläche mit Stegen („ridges“) und Tälern („valleys“). Diese Fläche verbessert die Adhäsion zwischen dem Source-Pad 21 und dem Verkapselungsharz 30.
  • Zweite Ausführungsform
  • Unter Bezugnahme auf 20 bis 22 wird nunmehr ein Halbleiterbauteil 1 gemäß einer zweiten Ausführungsform beschrieben. Das Halbleiterbauteil 1 der vorliegenden Ausführungsform unterscheidet sich von dem Halbleiterbauteil 1 der ersten Ausführungsform hinsichtlich der Struktur, die den ersten Draht 41 mit dem Source-Pad 21 verbindet. In der nachstehenden Beschreibung sind solche Komponenten, bei denen es sich um die gleichen handelt wie die entsprechenden Komponenten in dem Halbleiterbauteil 1 der ersten Ausführungsform, mit den gleichen Bezugszeichen versehen. Derartige Komponenten werden nicht im Detail beschrieben. 20 und 21 sind teilweise vergrößerte Ansichten des Substrats 50. In 20 ist die aktive Region 29 durch durchgezogene Linien gezeigt, und das Source-Pad 21 ist durch eine doppelt-gestrichelte Linie gezeigt. In 21 ist die aktive Region 29 durch eine gestrichelte Linie gezeigt, und das Source-Pad 21 ist durch eine durchgezogene Linie gezeigt.
  • Die Erfinder der vorliegenden Erfindung haben die Position studiert, wo der erste Draht 41, der mit dem Halbleiterelement 20 verbunden wird, mit dem Source-Pad 21 verbunden wird, und zwar in Bezug auf die aktive Region 29 des Halbleiterelementes 20, um die aktive Klemmenkapazität Eac des Halbleiterbauteils 1 zu verbessern. Die Erfinder der vorliegenden Erfindung haben herausgefunden, dass dann, wenn der erste Draht 41 mit dem Source-Pad 21 an zwei Orten verbunden ist, die aktive Klemmenkapazität Eac verbessert wird, und zwar indem man den ersten Draht 41 mit dem Source-Pad 21 an Positionen entsprechend der Schwerpunktposition von jeder von zwei unterteilten bzw. Teil-Regionen verbindet, die gleiche Flächeninhalte haben, und zwar erhalten durch Teilen der aktiven Region 29. Demgemäß, wie es in 21 gezeigt ist, wird bei der vorliegenden Ausführungsform der erste Draht 41 mit dem Source-Pad 21 an zwei Verbindungspositionen verbunden. Wenn die aktive Region 29 in zwei gleiche Flächeninhalte geteilt wird, befinden sich die zwei Verbindungspositionen auf den Schwerpunktpositionen GB1 und GB2 in den unterteilten Teilen der aktiven Region 29.
  • Die Schwerpunktpositionen GB1 und GB2 der aktiven Region 29 werden wie folgt erhalten.
    Wie es in 20 gezeigt ist, wird das Source-Pad 21 in zwei unterteilte Regionen (erste Region RB1 und zweite Region RB2) unterteilt, die gleiche Flächeninhalte haben. Wie es in 20 gezeigt ist, kann bzw. können die erste Region RB1 und/oder die zweite Region RB2 eine nicht-rechteckige Region sein. Die erste Region RB1, die in 20 gezeigt ist, ist eine Region, die einen rechteckigen Vorsprung beinhaltet. Die zweite Region RB2 ist eine rechteckige Region.
  • Anschließend werden die Schwerpunktposition GB1 der ersten Region RB1 und die Schwerpunktposition GB2 der zweiten Region RB2 erhalten. Wie es in 20 gezeigt ist, ist die zweite Region RB2 rechteckförmig. Demzufolge befindet sich die Schwerpunktposition GB2 der zweiten Region RB2 auf dem Schnittpunkt der Diagonalen der zweiten Region RB2. Die erste Region RB1 ist nicht rechteckförmig. Demzufolge wird die erste Region RB1 weiter in eine erste unterteilte Region RB11 und eine zweite unterteilte Region RB12 unterteilt. Im Detail wird jener Teil der ersten Region RB1, der dem rechteckigen Vorsprung entspricht, als die erste unterteilte Region RB11 bezeichnet, und der verbleibende Teil (der rechteckige Teil) der ersten Region RB1 wird als die zweite unterteilte Region RB12 bezeichnet. Anschließend werden die Schwerpunktposition GB11 der ersten unterteilten Region RB11 und die Schwerpunktposition GB12 der zweiten unterteilten Region RB12 erhalten. Die Schwerpunktposition GB11 der ersten unterteilten Region RB11 befindet sich im Schnittpunkt der Diagonalen der ersten unterteilten Region RB11. Die Schwerpunktposition GB12 der zweiten unterteilten Region RB12 befindet sich im Schnittpunkt der Diagonalen der zweiten unterteilten Region RB12. Anschließend werden der Flächeninhalt SB1 der ersten unterteilten Region RB11 und der Flächeninhalt SB2 der zweiten unterteilten Region RB12 erhalten. In einem Liniensegment LB, das die Schwerpunktposition GB11 und die Schwerpunktposition GB12 verbindet, wird die Schwerpunktposition GB1 der ersten Region RB1 erhalten aus der Beziehung der Distanz DB1 zwischen der Schwerpunktposition GB11 und der Schwerpunktposition GB1, der Distanz DB2 zwischen der Schwerpunktposition GB12 und der Schwerpunktposition GB1, dem Flächeninhalt SB1 der ersten unterteilten Region RB11 und dem Flächeninhalt SB2 der zweiten unterteilten Region RB12. Genauer gesagt sind das Verhältnis der Distanz DB2 zu der Distanz DB 1 (DB2/DB1) und das umgekehrte Verhältnis des Flächeninhaltes SB2 der zweiten unterteilten Region RB12 zu dem Flächeninhalt SB1 der ersten unterteilten Region RB11 (SB1/SB2) gleich groß (DB2/DB1=SB1/SB2). Demzufolge wird wenigstens eine der Distanzen DB1 und DB2 erhalten, um die Schwerpunktposition GB1 der ersten Region RB1 zu erhalten. Ferner ist, wie es in 20 gezeigt ist, das Source-Pad 21 so angeordnet, dass es die Schwerpunktpositionen GB1 und GB2 (Schwerpunktposition GB1 der ersten Region RB1 und Schwerpunktposition GB2 der zweiten Region RB2) in der unterteilten aktiven Region 29 bedeckt.
  • Zwei Regionen RY, die durch einfach gestrichelte Linien in 20 gezeigt sind, zeigen einen Werkzeugkopf (nachstehend als Wedge RY bezeichnet), der verwendet wird, wenn der erste Draht 41 mittels eines Wedge-Bonding-Gerätes (nicht gezeigt) mit dem Source-Pad 21 Ultraschall-gebondet wird. Das Wedge-Bonding-Gerät bewegt den Wedge RY, um den Wedge RX bzw. RY über die Schwerpunktposition GB1 der ersten Region RB1 in der aktiven Region 29 zu positionieren, und verbindet den ersten Draht 41 mit dem Source-Pad 21. Dies verbindet und überlagert das Ende des ersten Drahtes 41, das durch den Wegde RY verläuft, mit der Schwerpunktposition GB1 der ersten Region RB1, wie es in 21 gezeigt ist. Genauer gesagt beinhaltet ein erster Verbindungsabschnitt 41b (Verbindungsregion), wo der erste Draht 41 mit dem Source-Pad 21 verbunden ist, die Schwerpunktposition GB1 der ersten Region RB1. In der vorliegenden Ausführungsform fällt die Mittelposition des ersten Verbindungsabschnittes 41b mit der Schwerpunktposition GB1 der ersten Region RB1 zusammen. Anschließend trennt das Wedge-Bonding-Gerät den Wedge RY von dem Source-Pad 21, um den ersten Draht 41 von dem Source-Pad 21 zu trennen bzw. zu beabstanden (siehe 22). Ferner bewegt das Wedge-Bonding-Gerät den Wedge RY, um den Wedge RY über der Schwerpunktposition GB2 der zweiten Region RB2 in der aktiven Region 29 zu positionieren, und verbindet den ersten Draht 41 mit dem Source-Pad 21 (siehe 22). Dies verbindet und überlagert den ersten Draht 41, der durch den Wedge RY verläuft, mit der Schwerpunktposition GB2 der zweiten Region RB2, wie es in 21 gezeigt ist. Genauer gesagt beinhaltet ein zweiter Verbindungsabschnitt 41c (Verbindungsregion), wo der erste Draht 41 mit dem Source-Pad 21 verbunden ist, die Schwerpunktposition GB2 der zweiten Region RB2. In der vorliegenden Ausführungsform fällt die Mittelposition des zweiten Verbindungsabschnittes 41c mit der Schwerpunktposition GB2 der zweiten Region RB2 zusammen. Ferner, wie es in 22 gezeigt ist, ist der Abschnitt des ersten Drahtes 41 zwischen dem ersten Verbindungsabschnitt 41b und dem zweiten Verbindungsabschnitt 41c nach oben von dem Source-Pad 21 beabstandet.
  • Wie es in 21 gezeigt ist, erstrecken sich in dem ersten Draht 41 der erste Verbindungsabschnitt 41b und der zweite Verbindungsabschnitt 41c, die mit dem Source-Pad 21 verbunden sind, jeweils in einer Richtung, die sich in einer Draufsicht des Halbleiterbauteils 1 von der horizontalen Richtung X und der vertikalen Richtung Y unterscheidet. Im Detail erstrecken sich der erste Verbindungsabschnitt 41b und der zweite Verbindungsabschnitt 41c jeweils ausgehend von dem Halbleiterelement 20 in Richtung hin zu der zweiten Insel 12a bzw. zu der Insel 13a (siehe 2). Die Richtung, in der sich der erste Verbindungsabschnitt 41b erstreckt, und die Richtung, in der sich der zweite Verbindungsabschnitt 41c erstreckt, können frei geändert werden. In einem Beispiel kann sich die Richtung, in der sich der erste Verbindungsabschnitt 41b erstreckt, von der Richtung unterscheiden, in der sich der zweite Verbindungsabschnitt 41c erstreckt.
  • Wie es in 21 gezeigt ist, wird eine Region RS, die durch die Doppel-Strich-Linie gezeigt ist und die den ersten Verbindungsabschnitt 41b und den zweiten Verbindungsabschnitt 41c des ersten Drahtes 41 umgibt, unter Berücksichtigung einer Variation in dem Drahtdurchmesser des ersten Drahtes 41 und einer Variation in der Position eingestellt bzw. festgelegt, wo der erste Draht 41 mit dem Source-Pad 21 mittels des Wedge-Bonding-Gerätes verbunden wird. Demzufolge befinden sich der erste Verbindungsabschnitt 41b und der zweite Verbindungsabschnitt 41c des ersten Drahtes 41 immer innerhalb der Region RS. In der vorliegenden Ausführungsform beinhaltet die Region RS die Nachbarschaft des Schnittpunktes der fünften Seite 29e und der sechsten Seite 29f der aktiven Region 29 bzw. ist in der Nachbarschaft hierzu angeordnet. In der vorliegenden Ausführungsform ist der Temperatursensor 27 benachbart zu der Region RS angeordnet, und zwar bei einer Draufsicht des Halbleiterbauteils 1.
  • Zusätzlich zu den Vorteilen der ersten Ausführungsform hat die vorliegende Ausführungsform den nachstehend beschriebenen Vorteil.
    • (2-1) Der erste Draht 41 ist mit den Schwerpunktpositionen GB1 und GB2 entsprechend der ersten Region RB1 bzw. der zweiten Region RB2 verbunden, die erhalten werden durch Unterteilen der aktiven Region 29 in unterteilte Regionen mit gleichen Flächeninhalten. Dies reduziert die Konzentration von Wärme in der aktiven Region 29, wenn das Halbleiterbauteil 1 angesteuert wird, und erhöht die aktive Klemmenkapazität Eac.
  • Dritte Ausführungsform
  • Unter Bezugnahme auf 23 wird nunmehr ein Halbleiterbauteil 1 gemäß einer dritten Ausführungsform beschrieben. Das Halbleiterbauteil 1 der vorliegenden Ausführungsform unterscheidet sich von dem Halbleiterbauteil 1 der ersten Ausführungsform hinsichtlich der Struktur eines Teils des MISFET 23a. In der nachstehenden Beschreibung sind Komponenten, bei denen es sich um die gleichen handelt, wie die entsprechenden Komponenten in dem Halbleiterbauteil 1 der ersten Ausführungsform, mit den gleichen Bezugszeichen versehen. Derartige Komponenten werden nicht im Detail beschrieben. Die nachfolgende Beschreibung fokussiert sich auf Unterschiede von dem MISFET 23a der ersten Ausführungsform.
  • Wie es in 23 gezeigt ist, beinhaltet die Source-Elektrode 80, die der ersten Metallschicht entspricht, einen oder mehrere Schlitze 220 in wenigstens einem Abschnitt, der dem Source-Pad 21 gegenüberliegt. Die ersten Schlitze 220 erstrecken sich durch die erste Source-Elektrode 80 in einer Richtung, in der sich die Graben-Gate-Strukturen 65 erstrecken (hin zu der anderen Seite der Ebene der Zeichnung). Die ersten Schlitze 220 der vorliegenden Ausführungsform liegen den Graben-Gate-Strukturen 65 gegenüber.
  • Die zweite Source-Elektrode 82, die der zweiten Metallschicht entspricht, beinhaltet einen oder mehrere zweite Schlitze 221 in wenigstens einem Abschnitt, der dem Source-Pad 21 gegenüberliegt. Die zweiten Schlitze 221 erstrecken sich durch die zweite Source-Elektrode 82 in einer Richtung, in der sich die Graben-Gate-Strukturen 65 erstrecken.
  • Die zweiten Schlitze 221 sind so angeordnet, dass sie wenigstens den ersten Schlitzen 220 gegenüberliegen. Die zweiten Schlitze 221 haben jeweils eine Breite DS2, und die ersten Schlitze 220 haben jeweils eine Breite DS1, die frei geändert werden können. In der vorliegenden Ausführungsform ist die Breite DS2 des zweiten Schlitzes 221 gleich der Breite DS1 des ersten Schlitzes 220. Ferner liegt bei der vorliegenden Ausführungsform der zweite Schlitz 221 dem ersten Schlitz 220 vollständig gegenüber.
  • Der zweite Zwischenschicht-Isolierfilm 76 ist in den ersten Schlitzen 220 eingebettet. Der vierte Zwischenschicht-Isolierfilm 78 ist in den zweiten Schlitzen 221 eingebettet. Der vierte Zwischenschicht-Isolierfilm 78 erstreckt sich über den zweiten Schlitz 221 und bedeckt die zweite Source-Elektrode 82 um den zweiten Schlitz 221 herum. Auf diese Art und Weise beinhaltet der Abschnitt des Halbleiterelementes 20, wo die ersten Schlitze 220 und die zweiten Schlitze 221 angeordnet sind, die Lagerpfosten („support posts“) 222, die durch den ersten Zwischenschicht-Isolierfilm 75 bis zu dem Zwischenschicht-Isolierfilm 78 gebildet sind. Die Lagerpfosten 222 sind gebildet durch sequentielles Laminieren des ersten Zwischenschicht-Isolierfilms 75, des zweiten Zwischenschicht-Isolierfilms 76, des dritten Zwischenschicht-Isolierfilms 77 und des vierten Zwischenschicht-Isolierfilms 78. Die oberen Enden der Lagerpfosten 222 sind von den Source-Pads 21 bedeckt. Demzufolge lagern die Lagerpfosten 222 das Source-Pad 21.
  • Vorzugsweise ist eine derartige Struktur, die die ersten Schlitze 220 und die zweiten Schlitze 221 beinhaltet, in wenigstens dem Umfang bzw. der Peripherie des Source-Pads 21 angeordnet. In der vorliegenden Ausführungsform ist die Struktur, die die ersten Schlitze 220 und die zweiten Schlitze 221 beinhaltet, vollständig auf dem Source-Pad 21 bzw. über das gesamte Source-Pad angeordnet. Im Detail ist der MISFET 23a gebildet, indem mehrfache Sätze von Strukturen kombiniert werden, die den ersten Schlitz 220 und den zweiten Schlitz 221 beinhalten. Ein Beispiel einer Struktur, die den ersten Schlitz 220 und den zweiten Schlitz 221 beinhaltet, ist eine Struktur, die den ersten Schlitz 220 und den zweiten Schlitz 221 an Positionen entsprechend drei Graben-Gate-Strukturen 65 und einer von drei Graben-Gate-Strukturen 65 entsprechen. Der MISFET 23a ist gebildet, indem Strukturen kombiniert werden, die die ersten Schlitze 220 und den zweiten Schlitze 221 beinhalten.
  • Das Source-Pad 21 der vorliegenden Ausführungsform ist durch Kupfer (Cu) gebildet. Vorzugsweise hat das Source-Pad 21 eine Dicke von etwa 4 µm oder größer. Ferner ist die Dicke des Source-Pads 21 vorzugsweise etwa 20 µm oder weniger. Die Dicke des Source-Pads 21 in der vorliegenden Ausführungsform beträgt etwa 8 µm. Das Source-Pad 21 kann durch Aufwachsen einer Kupferplattierung gebildet sein. Eine Verbindungsschicht 21a, die eine Nickel- (Ni) Plattierung enthält, ist auf der Fläche des Kupfers gebildet, das das Source-Pad 21 bildet. Die Verbindungsschicht 21a der vorliegenden Ausführungsform ist durch eine Nickel-Palladium- (NiPd) Plattierung gebildet. Das Source-Pad 21 kann eine Aluminiumlegierung sein (z.B. AlCu).
  • Betriebsweise
  • Die Betriebsweise der vorliegenden Ausführungsform wird nunmehr beschrieben.
  • Beispielsweise in einem Fall, bei dem Halbleiterbauteil mit einer induktiven Last verbunden ist und Energie aus der induktiven Last freigegeben werden muss, wenn ein Schaltelement (MISFET) des Halbleiterbauteils ausgeschaltet wird, ist die aktive Klemmenkapazität Eac ein bekannter Index, der den absorbierbaren Betrag an Energie angibt, die in der induktiven Last gespeichert ist.
  • Wenn die an das Halbleiterbauteil angelegte Energie einen vorbestimmten Wert überschreitet, kann das Halbleiterbauteil ausfallen („fail to function“), und zwar aufgrund eines Anstiegs der Temperatur. Auf diese Art und Weise wird die aktive Klemmenkapazität Eac hauptsächlich bestimmt durch Fehler des Halbleiterbauteils, die durch Wärme hervorgerufen sind. Demzufolge, wenn beispielsweise Energie an das Halbleiterbauteil angelegt wird und die Temperatur lokal und übergangsweise („transiently“) in einem Abschnitt des Substrats hoch wird, kann ein Fehler an jenem Abschnitt leicht auftreten, wodurch die Absorption von Energie gehemmt („obstructing“) wird. Dies verhindert eine Zunahme der aktiven Klemmenkapazität Eac.
  • Hinsichtlich eines derartigen Problems kann das Leistungs-Elektroden-Pad (Source-Pad) des Halbleiterbauteils in Kupfer geändert werden, welches eine überlegene Wärmeableitungscharakteristik hat, und die Dicke des Source-Pads kann erhöht werden, um die Übergangsenergie („transient energy“) des Halbleiterbauteils zu absorbieren. Dies ermöglicht es, die aktive Klemmenkapazität Eac zu erhöhen.
  • Wenn jedoch an das Source-Pad während der Herstellung des Halbleiterbauteils Wärme angelegt wird, dehnt sich eine Source bzw. ein Source-Pad, das aus Kupfer hergestellt ist, leichter aus als ein Source-Pad, das aus Aluminium gebildet ist. Demzufolge wird der Zwischenschicht-Isolierfilm, der in dem Source-Pad gebildet ist, und zwar insbesondere in der Peripherie des Source-Pads, gegen die Epitaxialschicht gedrückt. Als ein Ergebnis hiervon kann in der äußeren Region des Source-Pads beispielsweise ein Passivierungsbruch auftreten, bei dem sich das erste Metall aus dem Passivierungsfilm heraus erstreckt.
  • Demgemäß werden in der vorliegenden Ausführungsform die ersten Schlitze 220 in der ersten Source-Elektrode 80 gebildet, und die zweiten Schlitze 221 werden in der zweiten Source-Elektrode 82 gebildet. Selbst wenn die erste Source-Elektrode 80 deformiert wird, unterbrechen die ersten Schlitze 220 folglich die Deformation, und dann, wenn die zweite Source-Elektrode 82 deformiert wird, unterbrechen die zweiten Schlitze 221 die Deformation. Dies verringert den Deformationsbetrag der ersten Source-Elektrode 80 und der zweiten Source-Elektrode 82.
  • Zusätzlich hierzu sind die Lagerpfosten 222, die das Source-Pad 21 lagern, so gebildet, dass sie die ersten Schlitze 220 und die zweiten Schlitze 221 verbinden. Demzufolge stellen die Lagerpfosten 222 eine Lagerung bereit, die gegen bzw. auf das Source-Pad 21 wirkt. Dies begrenzt eine Deformation der ersten Source-Elektrode 80 und der zweiten Source-Elektrode 82. Demgemäß wird das Auftreten von Passivierungsbrüchen beschränkt.
  • Zusätzlich zu der Betriebsweise und den Vorteilen, die oben beschrieben sind, weist die vorliegende Ausführungsform die nachstehend beschriebenen Vorteile auf.
    • (3-1) Wenn das Source-Pad 21 beispielsweise aus Aluminium gebildet ist, wird das Source-Pad 21 durch Sputtern gebildet. Es ist demzufolge schwierig, dass das Source-Pad 21 eine hinreichende Dicke erhält. Im Ergebnis ist es schwierig, die Wärmekapazität des Source-Pads 21 zu erhöhen, und eine Wärmeableitung bzw. -dissipaton kann unzureichend sein, wenn Wärme momentan bzw. schnell an das Halbleiterbauteil angelegt wird. Daher besteht Raum für Verbesserungen, um die aktive Klemmenkapazität Eac hinreichend zu erhöhen.
  • In dieser Hinsicht wird das Source-Pad 21 vorliegenden Ausführungsform durch Aufwachsen einer Kupferplattierung gebildet. Dies ermöglicht es, dass die Dicke des Source-Pads 21 größer wird als die Dicke des Source-Pads 21, das aus Aluminium gebildet ist. Demzufolge kann die Wärmekapazität des Source-Pads 21 erhöht werden, und die aktive Klemmenkapazität Eac kann erhöht werden. Da die Dicke des Source-Pads 21 erhöht werden kann, ist zusätzlich der Stoß bzw. eine Stoßkraft begrenzt, die auf den Zwischenschicht-Isolierfilm 74 übertragen wird, wenn der erste Draht 41 mit dem Source-Pad 21 verbunden wird.
    • (3-2) Eine Nickelplattierung ist auf der Fläche des Kupfers des Source-Pads 21 gebildet. Der erste Draht 41 ist aus Aluminium gebildet. Dies begrenzt eine Korrosion an dem Abschnitt, der das Source-Pad 21 und den ersten Draht 41 verbindet.
  • Vierte Ausführungsform
  • Unter Bezugnahme auf 24 bis27K wird nunmehr das Halbleiterbauteil 1 gemäß einer vierten Ausführungsform beschrieben. Das Halbleiterbauteil 1 der vorliegenden Ausführungsform unterscheidet sich von dem Halbleiterbauteil 1 der ersten Ausführungsform hinsichtlich der Struktur des MISFET 23a. In der nachstehenden Beschreibung sind jene Komponenten, bei denen es sich um die gleichen handelt wie die entsprechenden Komponenten in dem Halbleiterbauteil 1 der ersten Ausführungsform, mit den gleichen Bezugszeichen versehen. Derartige Komponenten werden nicht im Detail beschrieben. In dem MISFET 23a der vorliegenden Ausführungsform ist die Kanalbildungsregion 72 unterschiedlich. Demzufolge, um die Darstellung zu erleichtern, sind in den 27J und 27K der Zwischenschicht-Isolierfilm 74, die erste Source-Elektrode 80, die zweite Source-Elektrode 82 und das Source-Pad 21 schematisch dargestellt. In der vorliegenden Ausführungsform wird eine Struktur, die die erste Source-Elektrode 80, die zweite Source-Elektrode 82 und das Source-Pad 21 beinhaltet, als das Source-Metall 230 bezeichnet.
  • Der MISFET 23a der vorliegenden Ausführungsform beinhaltet Bildungsregionen 231 für funktionale Elemente (functional element formation regions‟), die sich voneinander hinsichtlich des Prozentsatzes des Flächeninhaltes unterscheiden, der von der Kanalbildungsregion 72 pro Einheitsfläche bzw. Flächeneinheit besetzt ist. In der vorliegenden Ausführungsform ist die aktive Region 29 des MISFET 23a durch die Bildungsregionen 231 für funktionale Elemente gebildet. Die Bildungsregionen 231 für funktionale Elemente beinhalten erste Bildungsregionen 232 für funktionale Elemente, bei denen der Prozentsatz des Flächeninhaltes, der von der Kanalbildungsregion 72 pro Flächeneinheit besetzt ist, relativ klein ist, und zweite Bildungsregionen 233 für funktionale Elemente, bei denen der Prozentsatz des Flächeninhaltes, der von der Kanalbildungsregion 72 pro Flächeneinheit besetzt ist, relativ groß ist. Ferner beinhalten die Bildungsregionen 231 für funktionale Elemente der vorliegenden Ausführungsform dritte Elementbildungsregionen 234 für funktionale Elemente, bei denen der Prozentsatz des Flächeninhaltes, der von der Kanalbildungsregion 72 pro Flächeneinheit besetzt ist, größer ist als bei den ersten Bildungsregionen 232 für funktionale Elemente und kleiner ist als bei den zweiten Bildungsregionen 233 für funktionale Elemente.
  • In den ersten Bildungsregionen 232 für funktionale Elemente ist der Prozentsatz des Flächeninhaltes, der von der Kanalbildungsregion 72 pro Flächeneinheit besetzt ist, kleiner als bei den zweiten Bildungsregionen 233 für funktionale Elemente und den dritten Bildungsregionen 234 für funktionale Elemente, und die Menge an erzeugter Wärme ist folglich relativ klein. In den ersten Bildungsregionen 232 für funktionale Elemente ist der Einschaltwiderstand („ON resistance“) der relativ kleinen Kanalbildungsregion 72 größer als in den zweiten Bildungsregionen 233 für funktionale Elemente und den dritten Bildungsregionen 234 für funktionale Elemente.
  • Im Gegensatz hierzu ist in den zweiten Bildungsregionen 233 für funktionale Elemente und in den dritten Bildungsregionen 234 für funktionale Elemente der Prozentsatz des Flächeninhaltes, der von der Kanalbildungsregion 72 pro Flächeneinheit besetzt ist, größer als in den ersten Bildungsregionen 232 für funktionale Elemente, und die Menge an erzeugter Wärme ist folglich relativ groß. Ferner haben die zweiten Bildungsregionen 233 für funktionale Elemente und die dritten Bildungsregionen 234 für funktionale Elemente einen relativ großen Flächeninhalt und der Einschaltwiderstand ist folglich kleiner als bei den ersten Bildungsregionen 232 für funktionale Elemente.
  • Die Beziehung der Menge an erzeugter Wärme in den ersten bis dritten Bildungsregionen 232 bis 234 für funktionale Elemente ist folgende: Menge an erzeugter Wärme in den ersten Bildungsregionen 232 für funktionale Elemente < Menge an erzeugter Wärme in den dritten Bildungsregionen 234 für funktionale Elemente < Menge an erzeugter Wärme in den zweiten Bildungsregionen 233 für funktionale Elemente. Die Beziehung des Einschaltwiderstandes der ersten bis dritten Bildungsregionen 232 bis 234 für funktionale Elemente ist folgender: Einschaltwiderstand der zweiten Bildungsregionen 233 für funktionale Elemente < Einschaltwiderstand der dritten Bildungsregionen 234 für funktionale Elemente < Einschaltwiderstand der ersten Bildungsregionen 232für funktionale Elemente. Ferner ist die Beziehung der aktiven Klemmenkapazität Eac der ersten bis dritten Bildungsregionen 232 bis 234 für funktionale Elemente folgende: aktive Klemmenkapazität Eac der zweiten Bildungsregionen 233 für funktionale Elemente < aktive Klemmenkapazität Eac der dritten Bildungsregionen 234 für funktionale Elemente < aktive Klemmenkapazität Eac der ersten Bildungsregionen 232 für funktionale Elemente.
  • In dem Halbleiterbauteil 1 (MISFET 23a) der vorliegenden Ausführungsform sind die ersten Bildungsregionen 232 für funktionale Elemente, die zweiten Bildungsregionen 233 für funktionale Elemente und die dritten Bildungsregionen 234 für funktionale Elemente so ausgelegt bzw. verteilt angeordnet („laid out“), so dass Temperaturanstiege in dem gesamten Halbleiterbauteil 1 (Halbleiterelement 20) beschränkt sind, und derart, dass das Halbleiterbauteil 1 hinsichtlich der aktiven Klemmenkapazität Eac und hinsichtlich des Einschaltwiderstands überlegene Eigenschaften hat. In dem Halbleiterbauteil 1 sind die ersten Bildungsregionen 232 für funktionale Elemente insbesondere an Abschnitten in dem Source-Pad 21 angeordnet, wo die Temperatur leicht ansteigt, und die zweiten Bildungsregionen 233 für funktionale Elemente und die dritten Bildungsregionen 234 für funktionale Elemente sind an anderen Abschnitten angeordnet. Dies löst die obige Aufgabe.
  • Beispiele von Regionen in dem Source-Pad 21, wo die Temperatur dazu neigt anzusteigen und folglich begrenzt werden muss, beinhalten eine innere Region, die einwärts um einen vorbestimmten Abstand bzw. eine vorbestimmte Distanz von der Peripherie des Source-Pads 21 beabstandet ist, eine Region mit einer Peripherie, die von den Kanalbildungsregionen 72 umgeben ist (Bildungsregion 231 für funktionale Elemente), eine Region, die in einer Draufsicht nicht mit dem ersten Draht 41 verbunden ist, und eine Region, die diese Regionen selektiv kombiniert. Die Ableitung von Wärme ist in diesen Regionen schwierig und die Wärme hat eine Tendenz, in diesen Regionen zu verbleiben. Insbesondere nimmt die Temperatur in der inneren Region des Source-Pads 21, leicht zu, und die Temperatur hat eine Tendenz, relativ gesehen höher zu werden als in anderen Abschnitten.
  • In der vorliegenden Ausführungsform sind die ersten Bildungsregionen 232 für funktionale Elemente in der inneren Region der aktiven Region 29 angeordnet, und die zweiten Bildungsregionen 233 für funktionale Elemente und die dritten Bildungsregionen 234 für funktionale Elemente sind in der äußeren Region der aktiven Region 29 angeordnet. Demzufolge nimmt der Prozentsatz des Flächeninhaltes, der von der Kanalbildungsregion 72 pro Flächeneinheit besetzt ist, von der inneren Seite hin zu der äußeren Seite der aktiven Region 29 graduell zu.
  • Ferner ist in der aktiven Region 29 der Ort, wo der erste Draht 41 mit dem Source-Pad 21 verbunden ist, jener, wo Wärme durch das Source-Pad 21 an den ersten Draht 41 abgeleitet wird. Demzufolge nimmt die Temperatur der aktiven Region 29 leicht ab. In dieser Hinsicht ist der Ort, wo der erste Draht 41 mit dem Source-Pad 21 verbunden ist, jener, wo die zweiten Bildungsregionen 233 für funktionale Elemente angeordnet sind, die die größte Menge bzw. den größten Betrag an erzeugter Wärme haben.
  • Das Layout der Bildungsregionen 231 für funktionale Elemente wird nunmehr im Detail beschrieben. 24 und 25 zeigen Beispiele der Anordnung der Bildungsregionen 231 für funktionale Elemente, und die Anzahl und Form der Regionen, die die aktive Region 29 unterteilen, kann frei geändert werden.
  • Wie es in 24 und 25 gezeigt ist, beinhalten die Bildungsregionen 231 für funktionale Elemente erste Bildungsregion-Einheiten U1 für funktionale Elemente, die die Vielzahl der ersten Bildungsregionen 232 für funktionale Elemente beinhalten (vier bei der vorliegenden Ausführungsform), zweite Bildungsregion-Einheiten U2 für funktionale Elemente, die die Vielzahl der zweiten Bildungsregionen 233 für funktionale Elemente beinhalten (vier bei der vorliegenden Ausführungsform), und dritte Bildungsregion-Einheiten U3 für funktionale Elemente, die die dritten Bildungsregionen 234 für funktionale Elemente beinhalten.
  • In der vorliegenden Ausführungsform sind die ersten bis dritten Bildungsregion-Einheiten U1 bis U3 für funktionale Elemente, die im Wesentlichen den gleichen Flächeninhalt haben und in Draufsicht rechteckförmig sind, in der aktiven Region 29 in einer Matrix angeordnet (regelmäßig angeordnet in vertikaler Richtung und horizontaler Richtung), und zwar gemäß einem vorbestimmten Layout. Mit anderen Worten sind die ersten bis dritten Bildungsregion-Einheiten U1 bis U3 für funktionale Elemente in rechteckigen Regionen angeordnet, die in der aktiven Region 29 gemäß dem vorbestimmten Layout eine Matrix bilden.
  • Im Detail werden die ersten bis dritten Bildungsregion-Einheiten U1 bis U3 für funktionale Elemente beispielsweise erhalten, indem man die erzeugte Wärme in jeder Region der aktiven Region simuliert, wenn das Halbleiterbauteil 1 angesteuert wird, und sie werden gemäß der Menge an erzeugter Wärme, die für jede Region erhalten wird, angeordnet. Beispielsweise sind die zweiten Bildungsregion-Einheiten U2 für funktionale Elemente in Regionen angeordnet, wo die Menge erzeugter Wärme kleiner oder gleich einem ersten Schwellenwert ist, die ersten Bildungsregion-Einheiten U1 für funktionale Elemente sind in Regionen angeordnet, wo die Menge an erzeugter Wärme größer oder gleich einem zweiten Schwellenwert ist, der größer ist als der erste Schwellenwert, und die dritten Bildungsregion-Einheiten U3 für funktionale Elemente sind in den Regionen angeordnet, wo die Menge an erzeugter Wärme größer ist als der erste Schwellenwert und kleiner als der zweite Schwellenwert.
  • 24 zeigt ein Layout der ersten bis dritten Bildungsregion-Einheiten U1 bis U3 für funktionale Elemente in der aktiven Region 29, wenn der erste Draht 41 an einem einzelnen Ort mit dem Source-Pad 21 verbunden ist.
  • Wie es in 24 gezeigt ist, sind die ersten Bildungsregion-Einheiten U1 für funktionale Elemente in Regionen angeordnet, wo die Erzeugung von Wärme begrenzt bzw. beschränkt werden muss. Die ersten Bildungsregion-Einheiten U1 für funktionale Elemente sind in einer inneren Region der aktiven Region 29 angeordnet. Die dritten Bildungsregion-Einheiten U3 für funktionale Elemente sind in Regionen benachbart zu den ersten Bildungsregion-Einheiten U1 für funktionale Elemente angeordnet. Von den Regionen benachbart zu den dritten Bildungsregion-Einheiten U3 für funktionale Elemente sind die zweiten Bildungsregion-Einheiten U2 für funktionale Elemente in Regionen auf den Seiten angeordnet, die den ersten Bildungsregion-Einheiten U1 für funktionale Elemente, gegenüberliegen.
  • Ferner sind in der aktiven Region 29 die zweiten Bildungsregion-Einheiten U2 für funktionale Elemente in Regionen angeordnet, wo der erste Draht 41 mit dem Source-Pad 21 verbunden ist (Region, die durch einfach gestrichelte Linien gezeigt ist). Die ersten Bildungsregion-Einheiten U1 für funktionale Elemente sind in Regionen um diese zweiten Bildungsregion-Einheiten U2 für funktionale Elemente herum angeordnet. Die dritten Bildungsregion-Einheiten U3 für funktionale Elemente sind in Regionen um diese ersten Bildungsregion-Einheiten U1 für funktionale Elemente herum angeordnet.
  • 25 zeigt ein Layout der ersten bis dritten Bildungsregion-Einheiten U1 bis U3 für funktionale Elemente in der aktiven Region 29, wenn der erste Draht 41 mit dem Source-Pad 21 an zwei Orten verbunden ist.
  • Wie es in 25 gezeigt ist, sind die ersten Bildungsregion-Einheiten U1 für funktionale Elemente in Regionen angeordnet, wo die Erzeugung von Wärme begrenzt werden muss. Die ersten Bildungsregion-Einheiten U1 für funktionale Elemente sind in einer inneren Region der aktiven Region 29 angeordnet. In einem Beispiel sind in der aktiven Region 29 die ersten Bildungsregion-Einheiten U1 für funktionale Elemente in inneren Regionen zwischen den Regionen der zwei Orte angeordnet, wo der erste Draht 41 mit dem Source-Pad 21 verbunden ist (Regionen, die durch einfach gestrichelte Linien gezeigt sind). Die dritten Bildungsregion-Einheiten U3 für funktionale Elemente sind in Regionen benachbart zu den ersten Bildungsregion-Einheiten U1 für funktionale Elemente angeordnet.
  • Ferner sind in der aktiven Region 29 die zweiten Bildungsregion-Einheiten U2 für funktionale Elemente in den Regionen an den zwei Orten angeordnet, wo der erste Draht 41 mit dem Source-Pad 21 verbunden ist (Region, wo der Wedge RY angeordnet wird). Die ersten Bildungsregion-Einheiten U1 für funktionale Elemente sind in Regionen um diese zweiten Bildungsregion-Einheiten U2 für funktionale Elemente herum angeordnet. Die ersten Bildungsregion-Einheiten U1 für funktionale Elemente sind in Regionen um diese zweiten Bildungsregion-Einheiten U2 für funktionale Elemente herum angeordnet. Die dritten Bildungsregion-Einheiten U3 für funktionale Elemente sind in Regionen um diese ersten Bildungsregion-Einheiten U1 für funktionale Elemente herum angeordnet.
  • Die äußere Region der aktiven Region 29 ist nicht auf das Layout der zweiten Bildungsregion-Einheiten U2 für funktionale Elemente und der dritten Bildungsregion-Einheiten U3 für funktionale Elemente beschränkt, das in den 24 und 25 gezeigt ist, und die äußere Region kann entweder nur die zweiten Bildungsregion-Einheiten U2 für funktionale Elemente oder nur die dritten Bildungsregion-Einheiten U3 für funktionale Elemente beinhalten.
  • Die Ebenenstruktur der ersten bis dritten Bildungsregion-Einheiten U1 bis U3 für funktionale Elemente wird nunmehr unter Bezugnahme auf 26A bis26C beschrieben.
  • Wie es in 26A bis 26C gezeigt ist, werden die ersten bis dritten Bildungsregion-Einheiten U1 bis U3 für funktionale Elemente einer Einstellung des Prozentsatzes des Flächeninhaltes unterzogen, der von der Kanalbildungsregion 72 pro Flächeneinheit besetzt ist, um das Layout der ersten bis dritten Bildungsregionen 232 bis 234 für funktionale Elemente zu ändern.
  • Die ersten Bildungsregion-Einheiten U1 für funktionale Elemente, die in 26A gezeigt sind, beinhalten die Bildungsregionen 231 für funktionale Elemente, bei denen der Prozentsatz des Flächeninhaltes, der von der Kanalbildungsregion 72 pro Flächeneinheit besetzt ist, etwa 25% beträgt. Die zweiten Bildungsregion-Einheiten U2 für funktionale Elemente, die in 26B gezeigt sind, beinhalten die Bildungsregionen 231 für funktionale Elemente, bei denen der Prozentsatz des Flächeninhaltes, der von der Kanalbildungsregion 72 pro Flächeneinheit besetzt ist, etwa 75% beträgt. Die dritten Bildungsregion-Einheiten U3 für funktionale Elemente, die in 26C gezeigt sind, beinhalten die Bildungsregionen 231 für funktionale Elemente 231, bei denen der Prozentsatz des Flächeninhaltes, der von der Kanalbildungsregion 72 pro Flächeneinheit besetzt ist, etwa 50% beträgt.
  • Wie es in 26A bis26C gezeigt ist, bilden bei der vorliegenden Ausführungsform die Kanalbildungsregionen 72 ein gestaffeltes oder zickzack-förmiges Layout in der ersten bis dritten Bildungsregion 232 bis 234 für funktionale Elemente.
  • Wie es in 26A gezeigt ist, werden in jeder ersten Bildungsregion 232 für funktionale Elemente der ersten Bildungsregion-Einheit U1 für funktionale Elemente die Kanalbildungsregionen 72 in einer zickzack-artigen Art und Weise in der Längsrichtung der Graben-Gate-Strukturen 65 ausgelegt bzw. angeordnet. In jeder Graben-Gate-Struktur 65 sind die Kanalbildungsregionen 72 in der Längsrichtung der Graben-Gate-Strukturen 65 so ausgelegt, dass sie voneinander beabstandet sind und alternierend auf einer Seite der Graben-Gate-Struktur 65 und der anderen Seite der Graben-Gate-Struktur 65 angeordnet sind. Die Kanalbildungsregionen 72 sind nur auf einer Seite oder der anderen Seite in der horizontalen Richtung angeordnet, die die Graben-Gate-Struktur 65 schneidet. Bei dieser Konfiguration beträgt der Prozentsatz des Flächeninhaltes, der von der Kanalbildungsregionen 72 pro Flächeneinheit besetzt ist, etwa 25%. In den ersten Bildungsregion-Einheiten U1 für funktionale Elemente ist die Kanalbildungsregion 72 auf einer Seite oder auf der anderen Seite der Graben-Gate-Struktur 65 angeordnet und von den anderen Kanalbildungsregionen 72 beabstandet. Dies führt auf wirksame Art und Weise zu einer Verteilung bzw. Ausbreitung der Quellen der Wärmeerzeugung.
  • Ferner liegen die Kanalbildungsregionen 72, die auf einer Seite der Graben-Gate-Struktur 65 angeordnet sind, den Kanalbildungsregionen 72, die auf der anderen Seite angeordnet sind, nicht gegenüber. Demgemäß liegen in der horizontalen Richtung, die die Graben-Gate-Strukturen 65 schneidet, die Quellen der Wärmeerzeugung einander an gegenüberliegenden Seiten von jeder Graben-Gate-Struktur 65 nicht gegenüber. Dies verhindert bzw. hemmt die Übertragung von Wärme, die an einer Kanalbildungsregion 72 erzeugt wird, zu einer anderen Kanalbildungsregion 72, und begrenzt auf wirksame Art und Weise das Auftreten einer Wärmewechselwirkung („heat interference“). Auf diese Art und Weise begrenzen die ersten Bildungsregion-Einheiten U1 für funktionale Elemente Temperaturanstiege auf wirksame Art und Weise.
  • Wie es in 26B gezeigt ist, ist jede zweite Bildungsregion 233 für funktionale Elemente der zweiten Bildungsregion-Einheiten U2 für funktionale Elemente gebildet, indem die Source-Region 70, die in 26A gezeigt ist, durch die Körperkontaktregion 73 ersetzt wird. Im Detail erstrecken sich die Kanalbildungsregionen 72 in der Längsrichtung der Graben-Gate-Strukturen 65. In der horizontalen Richtung, die die Graben-Gate-Strukturen 65 schneidet, sind die Kanalbildungsregionen 72 auf der Seite von einer Graben-Gate-Struktur 65 integral ausgebildet mit den Kanalbildungsregionen 72, die auf der Seite einer anderen Graben-Gate-Struktur 65 gebildet sind. Dies bildet die zickzack-förmigen Kanalbildungsregionen 72 in jeder zweiten Bildungsregion 233 für funktionale Elemente. Bei einer derartigen Konfiguration beträgt der Prozentsatz des Flächeninhaltes, der von den Kanalbildungsregionen 72 pro Flächeneinheit besetzt ist, in den zweiten Bildungsregion-Einheiten U2 für funktionale Elemente etwa 75%.
  • Wie es in 26C gezeigt ist, wird jede dritte Bildungsregion 234 für funktionale Elemente der dritten Bildungsregion-Einheit U3 für funktionale Elemente erhalten, indem man die Länge der Kanalbildungsregion 72, die in 26A gezeigt ist, um bzw. auf etwa das Zwei-Fache in der Längsrichtung der Graben-Gate-Strukturen 65 verlängert. Bei einer derartigen Konfiguration ist der Prozentsatz des Flächeninhaltes, der von der Kanalbildungsregion 72 pro Flächeneinheit besetzt ist, in den dritten Bildungsregion-Einheiten U3 für funktionale Elemente etwa 50%. In der vorliegenden Ausführungsform sind die Querschnittsstrukturen der ersten bis dritten Bildungsregion-Einheiten U3 bzw. U1 bis U3 für funktionale Elemente im Wesentlichen die gleichen wie die Querschnittsstruktur des MISFET 23a, der in 9 gezeigt ist.
  • Verfahren zum Herstellen eines MISFET
  • Ein Beispiel eines Verfahrens zum Herstellen des MISFET 23a wird nunmehr unter Bezugnahme auf 27A bis 27K beschrieben. 27A bis 27K sind Querschnittsansichten, und zwar entsprechend einer Linie 27-27 in 26A.
  • Zunächst werden, wie es in 27A gezeigt ist, das Halbleitersubstrat 61 und ein Wafer des Substrats 50, das die Epitaxialschicht 62 beinhaltet, die auf dem Halbleitersubstrat 61 gebildet wird, vorbereitet.
  • Als nächstes wird, wie es in 27B gezeigt ist, eine harte Maske 240, die Öffnungen 241 an Regionen beinhaltet, wo die Gräben 66 selektiv gebildet sind, auf der Epitaxialschicht 62 gebildet. Anschließend wird ein Ätzen durch die harte Maske 240 hindurch durchgeführt, um selektiv den äußersten Teil der Epitaxialschicht 62 zu entfernen. Dieses bildet die Gräben 66. Nachdem die Gräben 66 gebildet sind, wird die harte Maske 240 ist entfernt.
  • Wie es in 27C gezeigt ist, wird beispielsweise durch Durchführen eines Wärmeoxidationsprozesses ein Wärmeoxidationsfilm 242 aus Siliciumoxid auf den Wandflächen der Gräben 66 gebildet.
  • Wie es in 27D gezeigt ist, wird ein Polysiliciumfilm 244, der als ein Leiter dient, auf der Epitaxialschicht 62 abgeschieden. Der Polysiliciumfilm 244 füllt die Gräben 66 und bedeckt die Fläche der Epitaxialschicht 62. Anschließend werden Verunreinigungen vom n-Typ in dem Polysiliciumfilm 244 implantiert und über einen Wärmeprozess („drive-in“) verteilt. Beispiele von Verunreinigungen vom n-Typ beinhalten Phosphor (P), Arsen (As) und dergleichen.
  • Anschließend wird, wie es in 27E gezeigt ist, der Polysiliciumfilm 244 geätzt. Das Ätzen des Polysiliciumfilms 244 wird fortgesetzt, bis die geätzte Fläche einen mittleren Teil von jedem Graben 66 in einer Tiefenrichtung erreicht. Dies bildet die eingebettete Elektrode 69, und zwar mittels des in den Gräben 66 verbleibenden Polysiliciumfilms 244.
  • Anschließend wird, wie es in 27F gezeigt ist, der dicke Gate-Isolierfilm 67, der zwischen der Öffnung von jedem Graben 66 und dem oberen Ende 69a der eingebetteten Elektrode 69 angeordnet ist, geätzt. Der dicke Gate-Isolierfilm 67 wird entfernt, so dass er auf einem Teil der Wandfläche in jedem Graben 66 belassen wird. Ein Teil des oberen Endes 69a der eingebetteten Elektrode 69 liegt gegenüber dem dicken Gate-Isolierfilm 67 frei. In diesem Fall kann das Ätzen, das durchgeführt wird, ein Nassätzen sein.
  • Wie es in 27G gezeigt ist, wird an dem Substrat 50 ein Wärmeoxidationsprozess durchgeführt, um den Wärmeoxidationsfilm 242 auf den freiliegenden Seitenflächen der Gräben 66 und der Fläche des Substrats 50 zu bilden. Gleichzeitig wird der Teil des oberen Endes 69a, der gegenüber der eingebetteten Elektrode 69 frei liegt, oxidiert, um den Wärmeoxidationsfilm 242 zu bilden. Die Oxidationsrate an dem oberen Ende 69a der eingebetteten Elektrode 69 ist höher als bei der freiliegenden Fläche in dem Graben 66, da das Polysilicium Verunreinigungen beinhaltet. Dies bildet einen relativ dicken Wärmeoxidationsfilm 242. Bei diesem Schritt bilden der dicke Filmabschnitt 67a des Gate-Isolierfilms 67 und der dünne Filmabschnitt 67b eine Ausnehmung 245 zwischen dem oberen Ende 69a der eingebetteten Elektrode 69 und der Seitenfläche des Grabens 66.
  • Anschließend wird, wie es in 27H gezeigt ist, ein Polysiliciumfilm 246, der als ein Leiter dient, auf dem Substrat 50 abgeschieden. Der Polysiliciumfilm 246 füllt die Gräben 66 und bedeckt die Fläche des Substrats 50. Der Polysiliciumfilm 246 tritt in die Ausnehmung 245 in jedem Graben 66 ein und bildet mit dem oberen Ende 69a der eingebetteten Elektrode 69 in dem Graben 66 einen sich nach unten erstreckenden Vorsprung, um die Ausnehmung 68a zu bilden, die sich hin zu der eingebetteten Elektrode 69 öffnet. Anschließend werden Verunreinigungen vom n-Typ in den Polysiliciumfilm implantiert und über einen Wärmeprozess („drive-in“) verteilt („dispersed“). Anschließend wird der Polysiliciumfilm 246 geätzt.
  • Das Ätzen des Polysiliciumfilms 246 wird fortgesetzt, bis die geätzte Fläche leicht einwärts von dem Substrat 50 in dem Graben 66 angeordnet ist. Dies bildet die Gate-Elektrode 68, und zwar mittels des verbleibenden Polysiliciumfilms 246 in jedem Graben 66. Eine Ausnehmung 247 wird oberhalb der Gate-Elektrode 68 gebildet.
  • Wie es in 27I gezeigt ist, wird eine Ionenimplantierungsmaske (nicht gezeigt), die selektiv an Regionen geöffnet ist, wo die Körperregionen 71 gebildet werden, auf das Substrat 50 aufgebracht. Anschließend werden Verunreinigungen vom p-Typ über die Ionenimplantierungsmaske in den äußersten Teil der Epitaxialschicht 62 implantiert. Dies bildet die Körperregionen 71 in dem äußersten Teil der Epitaxialschicht 62. Nachdem die Körperregionen 71 gebildet sind, wird die Ionenimplantierungsmaske entfernt. Anschließend werden Verunreinigungen vom n-Typ und Verunreinigungen vom p-Typ in das Substrat 50 implantiert. Anschließend werden die implantierten Verunreinigungen vom n-Typ über einen Wärmeprozess („drive-in“) verteilt. Dies bildet die Source-Regionen 70 vom n+-Typ und die Körperkontaktregionen 73 vom p+-Typ. Anschließend werden, wie es in 27J gezeigt ist, beispielsweise durch Durchführen eines CVD-Prozesses, ein Siliciumnitridfilm und ein Siliciumoxidfilm sequentiell abgeschieden. Dies bildet den Zwischenschicht-Isolierfilm 74.
  • Die Source-Regionen 70 werden gebildet, indem Verunreinigungen vom n-Typ über die Ionenimplantierungsmaske implantiert werden, die selektiv an Regionen geöffnet ist, wo die Source-Regionen 70 zu bilden sind. Dies bildet selektiv die Source-Regionen 70, die einen relativ kleinen Prozentsatz im Flächeninhalt, der pro Flächeneinheit besetzt ist, haben, und die Source-Regionen 70, die einen relativ großen Prozentsatz im Flächeninhalt, der pro Flächeneinheit besetzt ist, haben, und zwar in einer Draufsicht. Das heißt, die ersten Bildungsregionen 232 für funktionale Elemente (erste Bildungsregion-Einheiten U1 für funktionale Elemente), die zweiten Bildungsregionen 232 für funktionale Elemente (zweite Bildungsregion-Einheiten U2 für funktionale Elemente) und die dritten Bildungsregionen 234 für funktionale Elemente (dritte Bildungsregion-Einheiten U3 für funktionale Elemente) werden gebildet.
  • Ferner werden die Körperkontaktregionen 73 gebildet, indem Verunreinigungen vom p-Typ über die Ionenimplantierungsmaske implantiert werden, die selektiv an Regionen geöffnet ist, wo Körperkontaktregionen 73 zu bilden sind.
  • Anschließend wird ein reaktives Ionenätzen („reactive ion etching“, RIE) durchgeführt, um selektiv den Zwischenschicht-Isolierfilm 74 zu ätzen und die Kontaktlöcher 248 zu bilden. Ferner wird, und zwar wie es in 27K gezeigt ist, nach dem Einbetten der Kontakte 81 und 83 (nicht gezeigt in 27K) in die Kontaktlöcher 248, ein Elektrodenfilm (nicht gezeigt) gebildet, der die Regionen auf dem Substrat 50 bedeckt. Der Elektrodenfilm ist mit einem Muster versehen, um das Source-Pad 21 (Source-Metall 230) und das Gate-Pad 22 (siehe 5) zu bilden. Ferner wird ein Elektrodenfilm (nicht gezeigt) gebildet, um das Halbleitersubstrat 61 des Substrats 50 zu bedecken. Der Elektrodenfilm hat ein Muster bzw. wird mit einem Muster gebildet, um die Drain-Elektrode 64 zu bilden. Das Halbleiterbauteil 1 (MISFET 23a) wird durch die oben beschriebenen Schritte erhalten.
  • Die vorliegende Ausführungsform hat die nachstehend beschriebenen Vorteile.
    • (4-1) Die ersten Bildungsregion-Einheiten U1 für funktionale Elemente, die eine kleine Menge an Wärme erzeugen und eine große aktive Klemmenkapazität Eac haben, sind in der aktiven Region 29 gebildet, dort, wo die Erzeugung von Wärme zu beschränken ist. Dies beschränkt Zunahmen der Temperatur der aktiven Region 29 und vermeidet Situationen, bei denen die Temperatur lokal und übergangsweise in Regionen in der aktiven Region 29 hoch wird, wo die Erzeugung von Wärme zu begrenzen ist. Da die ersten Bildungsregion-Einheiten U1 für funktionale Elemente in der aktiven Region 29 angeordnet sind, kann die aktive Klemmenkapazität Eac ferner leicht erhöht werden, und zwar verglichen mit einer Struktur, bei der die aktive Region 29 die zweiten Bildungsregion-Einheiten U2 für funktionale Elemente und die dritten Bildungsregion-Einheiten U3 für funktionale Elemente beinhaltet.
    • (4-2) Die zweiten Bildungsregion-Einheiten U2 für funktionale Elemente oder die dritten Bildungsregion-Einheiten U3 für funktionale Elemente, bei denen der Prozentsatz des Flächeninhaltes, der von der Kanalbildungsregion 72 pro Flächeneinheit besetzt ist, größer ist als bei den ersten Bildungsregion-Einheiten U1 für funktionale Elemente, ist bzw. sind in einer anderen Region als Regionen angeordnet, wo die Erzeugung von Wärme in der aktiven Region 29 zu begrenzen ist, beispielsweise in einer äußeren Region der aktiven Region 29. Im Ergebnis haben Kanalbildungsregionen 72 einen größeren Flächeninhalt als in den ersten Bildungsregion-Einheiten U1 für funktionale Elemente, und ein Strompfad mit einem großen Flächeninhalt wird erhalten. Selbst wenn die ersten Bildungsregion-Einheiten U1 für funktionale Elemente zusammen verwendet werden, ist eine Reduktion im Strompfad relativ zu der gesamten aktiven Region 29 beschränkt. Demzufolge kann durch die Verwendung von anderen Regionen als jenen Regionen, wo die Erzeugung von Wärme in der aktiven Region 29 beschränkt werden muss, eine Zunahme in dem Einschaltwiderstand des Halbleiterelementes 20 begrenzt werden.
    • (4-3) In der aktiven Region 29 sind die zweiten Bildungsregion-Einheiten U2 für funktionale Elemente, die eine kleine bzw. große Menge an Wärme erzeugen und eine kleine aktive Klemmenkapazität Eac haben, in Regionen entsprechend Orten angeordnet, wo der erste Draht 41 mit dem Source-Pad 21 verbunden ist. Dies überträgt die Wärme der aktiven Region 29 über das Source-Pad 21 auf den ersten Draht 41. Demzufolge ist eine Zunahme der Temperatur in der aktiven Region 29 in der Region begrenzt, die einem Ort entspricht, wo der erste Draht 41 mit dem Source-Pad 21 verbunden ist. Durch Verwenden der zweiten Bildungsregion-Einheiten U2 für funktionale Elemente, die eine große Menge an Wärme erzeugen, ist im Ergebnis eine Zunahme im Einschaltwiderstand des Halbleiterelementes 20 beschränkt.
    • (4-4) Die aktive Region 29 beinhaltet die ersten Bildungsregion-Einheiten U1 für funktionale Elemente, die zweiten Bildungsregion-Einheiten U2 für funktionale Elemente und die dritten Bildungsregion-Einheiten U3 für funktionale Elemente. Dies erleichtert das Einstellen des Einschaltwiderstandes und der aktiven Klemmenkapazität Eac des Halbleiterelementes 20 im Vergleich zu einem Fall, bei dem die aktive Region 29 beispielsweise zwei Typen von Bildungsregion-Einheiten für funktionale Elemente beinhaltet.
  • Ferner sind in einem Teil der aktiven Region 29 die dritten Bildungsregion-Einheiten U3 für funktionale Elemente zwischen den ersten Bildungsregion-Einheiten U1 für funktionale Elemente und den zweiten Bildungsregion-Einheiten U2 für funktionale Elemente angeordnet. Dies begrenzt plötzliche Änderungen im Einschaltwiderstand und der aktiven Klemmenkapazität Eac.
  • Modifizierte Beispiele
  • Die Beschreibung, die sich auf die obigen Ausführungsformen bezieht, stellt ohne jede Beabsichtigung einer Einschränkung Beispiele von anwendbaren Ausführungsformen eines Halbleiterbauteils gemäß der vorliegenden Offenbarung dar. Das Halbleiterbauteil gemäß der vorliegenden Offenbarung ist beispielsweise auf modifizierte Beispiele der obigen Ausführungsformen anwendbar, die nachstehend beschrieben werden, und auf Kombinationen von wenigstens zwei der modifizierten Beispiele, die einander nicht widersprechen bzw. nicht im Gegensatz zueinander stehen.
  • Kombinationen von Ausführungsformen
  • Die zweite Ausführungsform kann mit der dritten Ausführungsform kombiniert werden. Genauer gesagt kann die Struktur des Zwischenschicht-Isolierfilms 74, der ersten Source-Elektrode 80 und der zweiten Source-Elektrode 82 direkt unterhalb des Source-Pads 21 des Halbleiterbauteils 1 gemäß der zweiten Ausführungsform durch die Struktur des Zwischenschicht-Isolierfilms 74, der ersten Source-Elektrode 80 und der zweiten Source-Elektrode 82 gemäß der dritten Ausführungsform ersetzt werden.
  • Die dritte Ausführungsform kann mit der vierten Ausführungsform kombiniert werden. Genauer gesagt kann die aktive Region 29 des Halbleiterbauteils 1 gemäß der dritten Ausführungsform durch eine Struktur ersetzt werden, die die Bildungsregionen 231 für funktionale Elemente beinhalten, die sich hinsichtlich des Prozentsatzes des Flächeninhaltes, der von der Kanalbildungsregion 72 pro Flächeneinheit besetzt ist, unterscheiden.
  • Hinzufügung eines Wärmeableitungselementes
  • Um die aktive Klemmenkapazität Eac zu erhöhen, muss die Wärmedissipation bzw. Wärmeableitung des Halbleiterbauteils 1 erhöht werden. In jeder der obigen Ausführungsformen kann ein Wärmeableitungselement bzw. Wärmedissipationselement 250 mit dem Source-Pad 21 verbunden werden, um die Wärmeableitung des Halbleiterbauteils 1 zu erhöhen. In einem Beispiel, wie es in 28A und 28B gezeigt ist, sind mehrfache Wärmeableitungselemente 250 mit dem Source-Pad 21 verbunden. 28A zeigt ein Layout der Wärmeableitungselemente 250, wenn der erste Draht 41 mit dem Source-Pad 21 an einem Ort verbunden ist, und 28B zeigt ein Layout der Wärmeableitungselemente 250, wenn der erste Draht 41 mit dem Source-Pad 21 an zwei Orten verbunden ist.
  • Wie es in 28A und 28B gezeigt ist, sind die Wärmeableitungselemente 250 mit einer Region des Source-Pads 21 verbunden, die dem Ort entspricht, wo die Erzeugung von Wärme in der aktiven Region 29 zu begrenzen ist. Im Detail sind in 28A die Wärmeableitungselemente 250 mit einer Region des Source-Pads 21 verbunden, die der inneren Region der aktiven Region 29 entspricht. Genauer gesagt sind die Wärmeableitungselemente 250 so ausgelegt, dass sie einen Teil des Verbindungsabschnittes 41a des ersten Drahtes 41 umgeben (einfach gestrichelte Linien). Um eine Interferenz bzw. Störung mit dem ersten Draht 41 zu vermeiden, sind die Wärmeableitungselemente nicht in der Richtung ausgebildet bzw. ausgelegt, in der sich der erste Draht 41 erstreckt.
  • In 28B sind der erste Verbindungsabschnitt 41b und der zweite Verbindungsabschnitt 41c (beide durch einfach gestrichelte Linien gezeigt) an den Enden bzw. dem Ende des ersten Drahtes 41 von den Wärmeableitungselementen 250 umgeben. Um eine Interferenz bzw. eine Störung mit dem ersten Draht 41 zu vermeiden, sind die Wärmeableitungselemente nicht in der Richtung ausgelegt, in der sich der erste Draht 41 erstreckt. Die Wärmeableitungselemente 250 sind in der inneren Region der aktiven Region 29 mit Regionen des Source-Pads 21 benachbart zu dem ersten Draht 41 in der vertikalen Richtung Y verbunden, das heißt in einer Region zwischen dem ersten Verbindungsabschnitt 41b und dem zweiten Verbindungsabschnitt 41c des ersten Drahtes 41 in der aktiven Region 29.
  • Derartige Wärmeableitungselemente 250 sind gebildet durch Verbinden eines Drahtes mit dem Source-Pad 21 über Wedge-Bonden oder Ball-Bonden. Demzufolge sind die Wärmeableitungselemente 250 identisch zu den Verbindungsabschnitten geformt, wenn ein Draht angeschlossen bzw. verbunden wird. Das Wärmeableitungselement 250 ist beispielsweise aus Kupfer oder Aluminium gebildet. Ferner können die Wärmeableitungselemente 250 beispielsweise gebildet werden, indem der erste Draht 41 mit dem Source-Pad 21 verbunden wird.
  • 29 zeigt ein Beispiel des Wärmeableitungselementes 250. Das Wärmeableitungselement 250, das in 29 gezeigt ist, zeigt einen Fall, bei dem ein Draht mit dem Source-Pad 21 über Ball-Bonden verbunden ist.
  • Ferner zeigen 28A und 28B Beispiele des Wärmeableitungselementes 250. Die Layouts können frei geändert werden. Beispielsweise können die Wärmeableitungselemente 250 mit wenigstens einer der Regionen des Source-Pads 21 entsprechend den Regionen verbunden werden, wo die dritten Bildungsregion-Einheiten U3 für funktionale Elemente in der aktiven Region 29 ausgelegt bzw. ausgebildet sind, wie es in 28A und 28B gezeigt ist.
  • In der ersten bis dritten Ausführungsform können ein oder mehrere Wärmeableitungselemente 250 auf dem Source-Pad 21 angeschlossen bzw. verbunden werden. Dies erhöht die Wärmeableitung des Halbleiterbauteils 1 über das Source-Pad 21. Demzufolge kann die aktive Klemmenkapazität Eac erhöht werden.
  • Verbindungsposition von Verbindungselement
  • In der ersten Ausführungsform sind, wie es in 7 gezeigt ist, der erste Draht 41, der als das Verbindungselement dient, und das Source-Pad 21 miteinander bei einer Position auf dem Liniensegment LA verbunden, das die Schwerpunktposition GA1 der ersten Region RAI und die Schwerpunktposition GA2 der zweiten Region RA2 verbindet. Der erste Draht 41 und das Source-Pad 21 können miteinander an zwei Orten verbunden sein, und zwar der Schwerpunktposition GA1 der ersten Region RAI und der Schwerpunktposition GA2 der zweiten Region RA2.
  • Form und Mitte von Schwerpunktposition von aktiver Region
  • In jeder der obigen Ausführungsformen kann die Form der aktiven Region 29 frei geändert werden. Die aktive Region 29 kann geändert werden, wie es nachstehend in Sektionen (A) bis (C) beschrieben ist. Die Schwerpunktposition der aktiven Region 29 wird ebenfalls in den Sektionen (A) bis (C) beschrieben.
  • (A) Wie es in 30A und 30B gezeigt ist, hat die aktive Region 29 eine ausgenommene Form bzw. eine Form mit einer Ausnehmung. 30A zeigt einen Fall, bei dem der erste Draht 41 mit dem Source-Pad 21 an einem Ort verbunden ist. Wie es in 30A gezeigt ist, ist die aktive Region 29 in eine rechteckförmige erste Region RD1, die sich über eine Ausnehmung 29x hinweg erstreckt, und eine zweite Region RD2 unterteilt, die der rechteckförmigen Ausnehmung 29x entspricht. Anschließend werden eine Schwerpunktposition GD1 der ersten Region RD1 und eine Schwerpunktposition GD2 der zweiten Region RD2 erhalten. Wie es in 30A gezeigt ist, sind die erste Region RD1 und die zweite Region RD2 rechteckförmig. Demzufolge ist die Schwerpunktposition GD1 der ersten Region RD1 der Schnittpunkt der Diagonalen der ersten Region RD1, und die Schwerpunktposition GD2 der zweiten Region RD2 ist der Schnittpunkt der Diagonalen der zweiten Region RD2. Anschließend wird der Flächeninhalt SD1 der ersten Region RD1 und der Flächeninhalt SD2 der zweiten Region RD2 erhalten. In einem Liniensegment LD, das die Schwerpunktposition GD1 und die Schwerpunktposition GD2 verbindet, wird eine Schwerpunktposition GD der aktiven Region 29 aus der Beziehung der Distanz DD1 zwischen der Schwerpunktposition GD1 und der Schwerpunktposition GD der aktiven Region 29, der Distanz DD2 zwischen der Schwerpunktposition GD2 und der Schwerpunktposition GD der aktiven Region 29, des Flächeninhaltes SD1 der ersten Region RD1 und des Flächeninhaltes SD2 der zweiten Region RD2 erhalten bzw. bestimmt. Genauer gesagt sind das Verhältnis der Distanz DD2 zu der Distanz DD1 (DD2/DD1) und das inverse Verhältnis bzw. umgekehrt proportionale Verhältnis des Flächeninhaltes SD2 der zweiten Region RD2 zu dem Flächeninhalt SD1 der ersten Region RD1 (SD1/SD2) gleich (DD2/DD1=SD1/SD2). Demzufolge wird die Schwerpunktposition GD der aktiven Region 29 erhalten, wenn man wenigstens eine der Distanzen DD1 und DD2 erhält. Ferner, wie es in 30A gezeigt ist, ist das Source-Pad 21 über der Schwerpunktposition GD der aktiven Region 29 angeordnet.
  • Eine Region RX, die in 30A durch eine einfach gestrichelte Linie gezeigt ist, zeigt einen Werkzeugkopf (nachstehend als der Wedge RX bezeichnet), der verwendet wird, wenn mittels eines Wedge-Bond-Geräts (nicht gezeigt) ein Ultraschall-Bonden des ersten Drahtes 41 an das Source-Pad 21 erfolgt. Das Wedge-Bond-Gerät bewegt den Wedge RX, um den Wedge RX über die Schwerpunktposition GD der aktiven Region 29 zu positionieren. Das Ende des ersten Drahtes 41, der durch den Wedge RX geführt ist, wird verbunden und überlagert mit der Schwerpunktposition GD der aktiven Region 29. Genauer gesagt beinhaltet die Region, wo der erste Draht 41 das Source-Pad 21 kontaktiert, die Schwerpunktposition GD der aktiven Region 29. In 30A fällt die Mittelposition der Region (Wedge RX), wo der erste Draht 41 das Source-Pad 21 kontaktiert, mit der Schwerpunktposition GD der aktiven Region 29 zusammen. In diesem modifizierten Beispiel muss die Region (Wedge RX), wo der erste Draht 41 das Source-Pad 21 kontaktiert, nur die Schwerpunktposition GD der aktiven Region 29 beinhalten, und die Mittelposition der Region (Wedge RX), wo der erste Draht 41 das Source-Pad 21 kontaktiert, kann sich von der Schwerpunktposition GD der aktiven Region 29 unterscheiden.
  • 31A zeigt ein Beispiel des Halbleiterbauteils 1, das die aktive Region 29 von 30A und die Region (Wedge RX) verwendet, dort, wo der erste Draht 41 das Source-Pad 21 kontaktiert. Wie es in 31A gezeigt ist, ist im Vergleich zu der aktiven Region 29 der 30A ein Teil der aktiven Region 29 ausgeschnitten, um das Gate-Pad 22 zu bilden. Die Mittelposition der Region (Wedge RX), wo der erste Draht 41 das Source-Pad 21 kontaktiert, fällt jedoch mit der Schwerpunktposition GD der aktiven Region 29 auf die gleiche Art und Weise zusammen. Ferner, wie es in 31A gezeigt ist, ist die Ausnehmung 29x der aktiven Region 29 so geformt, dass sie in der horizontalen Richtung X ausgenommen ist. Die Steuerschaltkreisregion 29LG ist über einem ausgeschnittenen Abschnitt 29w gebildet, was dort ist, wo das Gate-Pad 22 gebildet ist, und über der Ausnehmung 29x in der aktiven Region 29. Ferner ist Temperatursensor 27 an einer Position angeordnet, die in der Ausnehmung 29x bei einem mittleren Teil in der vertikalen Richtung Y und benachbart zu einer Bodenfläche 29xa der Ausnehmung 29x in der horizontalen Richtung X angeordnet ist. Wie es in 31A gezeigt ist, ist der Temperatursensor 27 bei einer Position angeordnet, die von dem ersten Draht 41 in einer Draufsicht getrennt bzw. beabstandet ist, das heißt in einer Position, die näher an dem Gate-Pad 22 liegt als der erste Draht 41, und zwar in der horizontalen Richtung X.
  • 30B zeigt einen Fall, bei dem der erste Draht 41 mit dem Source-Pad 21 an zwei Orten verbunden ist. Wie es in 30B gezeigt ist, ist die aktive Region 29 in zwei Regionen (erste Region RE1 und zweite Region RE2) unterteilt, die gleiche Flächeninhalte haben. Wie es in 30B gezeigt ist, sind die Region RE1 und die zweite Region RE2 im Wesentlichen L-förmig. Anschließend werden eine Schwerpunktposition GE1 der ersten Region RE1 und eine Schwerpunktposition GE2 der zweiten Region RE2 erhalten. Die erste Region RE1 wird in zwei rechteckige Regionen, nämlich eine erste unterteilte Region RE11 und eine zweite unterteilte Region RE12, unterteilt. Anschließend werden eine Schwerpunktposition GE11 der ersten unterteilten Region RE11 und eine Schwerpunktposition GE12 der zweiten unterteilten Region RE12 erhalten. Die erste unterteilte Region RE11 ist rechteckförmig. Demzufolge ist der Schnittpunkt der Diagonalen der ersten unterteilten Region RE11 die Schwerpunktposition GE11 der ersten unterteilten Region RE11. Die zweite unterteilte Region RE12 ist rechteckförmig. Demzufolge ist der Schnittpunkt der Diagonalen der zweiten unterteilten Region RE12 die Schwerpunktposition GE12 der zweiten unterteilten Region RE12. Anschließend werden der Flächeninhalt SE1 der ersten unterteilten Region RE11 und der Flächeninhalt SE2 der zweiten unterteilten Region RE12 erhalten. In einem Liniensegment LEI, das die Schwerpunktposition GE11 und die Schwerpunktposition GE12 verbindet, wird dieSchwerpunktposition GE1 der ersten Region RE1 aus der Beziehung der Distanz DE1 zwischen der Schwerpunktposition GE11 und der Schwerpunktposition GE1, der Distanz DE2 zwischen der Schwerpunktposition GE12 und der Schwerpunktposition GE1, dem Flächeninhalt SE1 der ersten unterteilten Region RE11 und dem Flächeninhalt SE2 der zweiten unterteilten Region RE12 erhalten. Genauer gesagt sind das Verhältnis der Distanz DE2 zu der Distanz DE1 (DE2/DE1) und das umgekehrte bzw. invers proportionale Verhältnis des Flächeninhaltes SE2 der zweiten unterteilten Region RE12 zu dem Flächeninhalt SE1 der ersten unterteilten Region RE11 (SE1/SE2) gleich groß (DE2/DE1=SE1/SE2). Demzufolge wird wenigstens eine der Distanzen DE1 und DE2 erhalten, um die Schwerpunktposition GE1 der ersten Region RE1 zu erhalten. Hinsichtlich der zweiten Region RE2 wird, und zwar auf die gleiche Weise wie dann, wenn die Schwerpunktposition GE1 der ersten Region RE1 erhalten wird, die Schwerpunktposition GE2 in einem Liniensegment LE2, das eine Schwerpunktposition GE21 der ersten unterteilten Region RE21 und eine Schwerpunktposition GE22 einer zweiten unterteilten Region RE22 verbindet, aus dem Flächeninhalt SE21 der ersten unterteilten Region RE21 und dem Flächeninhalt SE22 der zweiten unterteilten Region RE22 erhalten. Ferner ist, wie es in 30B gezeigt ist, das Source-Pad 21 so angeordnet, um die Schwerpunktpositionen GE1 und GE2 (Schwerpunktposition GE1 der ersten Region RE1 und Schwerpunktposition GE2 der zweiten Region RE2) in der aufgeteilten bzw. unterteilten aktiven Region 29 zu bedecken.
  • Zwei Regionen RY, die durch einfach gestrichelte Linien in 30B gezeigt sind, zeigen einen Werkzeugkopf (nachstehend als der Wedge bzw. Keil RY bezeichnet), der verwendet wird, wenn mit einem Wedge-Bond-Gerät (nicht gezeigt) ein Ultraschall-Bonden des ersten Drahtes 41 an das Source-Pad 21 durchgeführt wird. Das Wedge-Bond-Gerät bewegt den Wedge RY, um den Wedge RY über die Schwerpunktposition GE1 der ersten Region RE1 in der aktiven Region 29 zu positionieren, und verbindet den ersten Draht 41 mit dem Source-Pad 21. Dies verbindet und überlagert („superimposes“) das Ende des ersten Drahtes 41, der durch den Wedge RY geführt ist, mit der Schwerpunktposition GB1 der ersten Region RB 1. Genauer gesagt beinhaltet der erste Verbindungsabschnitt 41b des ersten Drahtes 41, der mit dem Source-Pad 21 verbunden ist, die Schwerpunktposition GE1 der ersten Region RE1. In 30B fällt die Mittelposition des ersten Verbindungsabschnittes 41b mit der Schwerpunktposition GE1 der ersten Region RE1 zusammen. Anschließend trennt das Wedge-Bond-Gerät den Wedge RY von dem Source-Pad 21, um den ersten Draht 41 von dem Source-Pad 21 zu trennen bzw. abzuheben. Ferner bewegt das Wedge-Bond-Gerät den Wedge RY, um den Wedge RY über die Schwerpunktposition GB2 der zweiten Region RB2 in der aktiven Region 29 zu positionieren, und verbindet den ersten Draht 41 mit dem Source-Pad 21. Dies verbindet und überlagert den ersten Draht 41, der durch den Wedge RY geführt ist, mit der Schwerpunktposition GE2 der zweiten Region RE2. Genauer gesagt beinhaltet der zweite Verbindungsabschnitt 41c des ersten Drahtes 41, der mit dem Source-Pad 21 verbunden ist, die Schwerpunktposition GE2 der zweiten Region RE2. In 30B fällt die Mittelposition des zweiten Verbindungsabschnittes 41c mit der Schwerpunktposition GE2 der zweiten Region RE2 zusammen. In diesem modifizierten Beispiel muss der erste Verbindungsabschnitt 41b nur die Schwerpunktposition GE1 der ersten Region RE1 beinhalten, und die Mittelposition des ersten Verbindungsabschnittes 41b kann sich von der Schwerpunktposition GE1 der ersten Region RE1 unterscheiden. Ferner muss der zweite Verbindungsabschnitt 41c nur die Schwerpunktposition GE2 der zweiten Region RE2 beinhalten, und die Mittelposition des zweiten Verbindungsabschnittes 41c kann sich von der Schwerpunktposition GE2 der zweiten Region RE2 unterscheiden.
  • 31B zeigt ein Beispiel des Halbleiterbauteils 1, das die aktive Region 29 der 30B und die Region (Wedge RX bzw. Wedge RY) verwendet, wo der erste Draht 41 das Source-Pad 21 kontaktiert. Die Form der aktiven Region 29, die Form der Steuerschaltkreisregion 29LG und die Position des Temperatursensors 27 sind die gleichen wie in 31A. Wie es in 31B gezeigt ist, ist der Temperatursensor 27 an einer Position angeordnet, die in einer Draufsicht von dem ersten Draht 41 getrennt ist, das heißt in einer Position, die näher an dem Gate-Pad 22 als der erste Draht 41 angeordnet ist, und zwar in der horizontalen Richtung X.
  • Die Position des Temperatursensors 27 ist nicht auf die Positionen beschränkt, die in 31A und 31B gezeigt sind, und kann frei geändert werden. In einem Beispiel, wie es in 31C gezeigt ist, kann der Temperatursensor 27 nahe einer Region angeordnet werden, wo die Temperatur in der aktiven Region 29 dann, wenn das Halbleiterelement 20 angesteuert wird, am höchsten wird. Genauer gesagt beinhaltet die aktive Region 29, die in 31C gezeigt ist, eine zweite Ausnehmung 29v, die ausgehend von einem zentralen Abschnitt in Bezug auf die vertikale Richtung Y der Bodenfläche 29xa der Ausnehmung 29x in der horizontalen Richtung X ausgenommen ist. Die Steuerschaltkreisregion 29LG beinhaltet einen Vorsprung 29u, der sich in die zweite Ausnehmung 29v hinein erstreckt. Der Temperatursensor 27 ist an dem distalen Ende des Vorsprungs 29u angeordnet. Wie es in 31C gezeigt ist, ist der Temperatursensor 27 an einer Position angeordnet, die in einer Draufsicht von dem ersten Draht 41 getrennt bzw. beabstandet ist, das heißt in einer Position, die näher an dem Gate-Pad 22 angeordnet ist, als der erste Draht 41, und zwar in der horizontalen Richtung X.
  • (B) Wie es in 32A und 32B gezeigt ist, hat die aktive Region 29 eine projizierte Form bzw. eine Form mit einem Vorsprung. 32A zeigt einen Fall, bei dem der erste Draht 41 mit dem Source-Pad 21 an einem Ort verbunden ist. Wie es in 32A gezeigt ist, ist die aktive Region 29 in eine rechteckige erste Region RF1, die einen Vorsprung 29y nicht beinhaltet, und eine zweite Region RF2 unterteilt, die dem rechteckigen Vorsprung 29y entspricht. Anschließend werden eine Schwerpunktposition GF1 der ersten Region RF1 und eine Schwerpunktposition GF2 der zweiten Region RF2 erhalten. Wie es in 32A gezeigt ist, sind die erste Region RF1 und die zweite Region RF2 rechteckförmig. Demzufolge ist die Schwerpunktposition GF1 der ersten Region RF1 der Schnittpunkt der Diagonalen der ersten Region RF1, und die Schwerpunktposition GF2 der zweiten Region RF2 ist der Schnittpunkt der Diagonalen der zweiten Region RF2. Anschließend werden der Flächeninhalt SF1 der ersten Region RF1 und der Flächeninhalt SF2 der zweiten Region RF2 erhalten. In einem Liniensegment LF, das die Schwerpunktposition GF1 und die Schwerpunktposition GF2 verbindet, wird eine Schwerpunktposition GF der aktiven Region 29 aus der Beziehung der Distanz DF1 zwischen der Schwerpunktposition GF1 und der Schwerpunktposition GF der aktiven Region 29, der Distanz DF2 zwischen der Schwerpunktposition GF2 und der Schwerpunktposition GF der aktiven Region 29, dem Flächeninhalt SF1 der ersten Region RF1 und dem Flächeninhalt SF2 der zweiten Region RF2 erhalten. Genauer gesagt sind das Verhältnis der Distanz DF2 zu der Distanz DF1 (DF2/DF1) und das umgekehrte bzw. inverse Verhältnis des Flächeninhaltes SF2 der zweiten Region RF2 zu dem Flächeninhalt SF1 der ersten Region RF1 (SF1/SF2) gleich groß (DF2/DF1=SF1/SF2). Demgemäß wird die Schwerpunktposition GF der aktiven Region 29 erhalten, indem man wenigstens eine der Distanzen DF1 und DF2 erhält. Ferner ist das Source-Pad 21, wie es in 32A gezeigt ist, über der Schwerpunktposition GF der aktiven Region 29 angeordnet.
  • Eine Region RX, die in 32A durch die einfach gestrichelten Linien gezeigt ist, zeigt einen Werkzeugkopf (nachstehend als der Wedge RX bezeichnet), der verwendet wird, wenn ein Ultraschall-Bonden des ersten Drahtes 41 an das Source-Pad 21 mittels eines Wedge-Bond-Geräts (nicht gezeigt) durchgeführt wird. Das Wedge-Bond-Gerät bewegt den Wedge RX, um den Wedge RX über die Schwerpunktposition GF der aktiven Region 29 zu positionieren. Das Ende des ersten Drahtes 41, das durch den Wedge RX geführt ist, wird mit der Schwerpunktposition GF der aktiven Region 29 verbunden und dieser überlagert. Genauer gesagt beinhaltet die Region, wo der erste Draht 41 das Source-Pad 21 kontaktiert, die Schwerpunktposition GF der aktiven Region 29. In 32A fällt die Mittelposition der Region (Wedge RX), wo der erste Draht 41 das Source-Pad 21 kontaktiert, mit der Schwerpunktposition GF der aktiven Region 29 zusammen. In diesem modifizierten Beispiel muss die Region (Wedge RX), wo der erste Draht 41 das Source-Pad 21 kontaktiert, nur die Schwerpunktposition GF der aktiven Region 29 beinhalten, und die Mittelposition der Region (Wedge RX), wo der erste Draht 41 das Source-Pad 21 kontaktiert, kann sich von der Schwerpunktposition GF der aktiven Region 29 unterscheiden.
  • 33A zeigt ein Beispiel des Halbleiterbauteils 1, das die aktive Region 29 der 32A und die Region (Wedge RX), wo der erste Draht 41 das Source-Pad 21 kontaktiert, verwendet. In 33A ist das Halbleiterelement 20 so angeordnet, dass der Vorsprung 29y der aktiven Region 29 auf der Seite des zweiten Anschlussrahmens 12 und des dritten Anschlussrahmens 13 in der vertikalen Richtung Y angeordnet ist. Wie es in 33A gezeigt ist, ist im Vergleich zu der aktiven Region 29 der 32A ein Teil der aktiven Region 29 für die Anordnung des Temperatursensors 27 ausgestattet. Die Mittelposition der Region (Wedge RX), wo der erste Draht 41 das Source-Pad 21 kontaktiert, fällt jedoch auf die gleiche Art und Weise mit der Schwerpunktposition GD der aktiven Region 29 zusammen. Ferner beinhaltet, wie es in 33A gezeigt ist, die Region benachbart zu dem Vorsprung 29y auf der Seite gegenüberliegend dem Gate-Pad 22 in der aktiven Region 29 eine Ausnehmung 29t, die in der vertikalen Richtung Y ausgenommen ist. Die Steuerschaltkreisregion 29LG ist benachbart zu der aktiven Region 29 in der vertikalen Richtung Y angeordnet und ist so gebildet, dass sie den Vorsprung 29y der aktiven Region 29 aus der horizontalen Richtung X und der vertikalen Richtung Y umgibt. Die Steuerschaltkreisregion 29LG beinhaltet einen Vorsprung 29s, der sich in die Ausnehmung 29t der aktiven Region 29 erstreckt. Der Temperatursensor 27 ist an dem distalen Ende des Vorsprungs 29s angeordnet. Wie es in 33A gezeigt ist, ist der Temperatursensor 27 an einer Position angeordnet, die in einer Draufsicht von dem ersten Draht 41 getrennt bzw. beabstandet ist, das heißt in einer Position, die näher an dem Gate-Pad 22 als der erste Draht 41 angeordnet ist, und zwar in der horizontalen Richtung X.
  • 32B zeigt einen Fall, bei dem der erste Draht 41 mit dem Source-Pad 21 an zwei Orten verbunden ist. Wie es in 32B gezeigt ist, ist die aktive Region 29 in zwei Regionen (erste Region RG1 und zweite Region RG2) unterteilt, die gleiche Flächeninhalte haben. Wie es in 32B gezeigt ist, sind die erste Region RG1 und die zweite Region RG2 im Wesentlichen L-förmig. Anschließend wird eine Schwerpunktposition GG1 der ersten Region RG1 und eine Schwerpunktposition GG2 der zweiten Region RG2 erhalten. Die erste Region RG1 ist in zwei rechteckförmige Regionen unterteilt, nämlich eine erste unterteilte Region RG11 und eine zweite unterteilte Region RG12. Anschließend werden eine Schwerpunktposition GG11 der ersten unterteilten Region RG11 und eine Schwerpunktposition GG12 der zweiten unterteilten Region RG12 erhalten. Die erste unterteilte Region RG11 ist rechteckförmig. Demzufolge ist der Schnittpunkt der Diagonalen der ersten unterteilten Region RG11 die Schwerpunktposition GG11 der ersten unterteilten Region RG11. Die zweite unterteilte Region RG12 ist rechteckförmig. Demzufolge ist der Schnittpunkt der Diagonalen der zweiten unterteilten Region RG12 die Schwerpunktposition GG12 der zweiten unterteilten Region RG12. Anschließend wird der Flächeninhalt SG1 der ersten unterteilten Region RG11 und der Flächeninhalt SG2 der zweiten unterteilten Region RG12 erhalten. In einem Liniensegment LG1, das die Schwerpunktposition GG11 und die Schwerpunktposition GG12 verbindet, wird die Schwerpunktposition GG1 der ersten Region RG1 erhalten, und zwar aus der Distanz DG1 zwischen der Schwerpunktposition GG11 und der Schwerpunktposition GG1, der Distanz DG2 zwischen der Schwerpunktposition GG12 und der Schwerpunktposition GG1, dem Flächeninhalt SG1 der ersten unterteilten Region RG11 und dem Flächeninhalt SG2 der zweiten unterteilten Region RG12. Genauer gesagt sind das Verhältnis der Distanz DG2 zu der Distanz DG1 (DG2/DG1) und das inverse Verhältnis des Flächeninhaltes SG2 der zweiten unterteilten Region RG12 zu dem Flächeninhalt SG1 der ersten unterteilten Region RG11 (SG1/SG2) gleich groß (DG2/DG1=SG1/SG2). Demzufolge wird wenigstens eine der Distanzen DG1 und DG2 erhalten, um die Schwerpunktposition GG1 der ersten Region RG1 zu erhalten. Hinsichtlich der zweiten Region RG2 wird, und zwar auf die gleiche Art und Weise wie in dem Fall, wenn die Schwerpunktposition GG1 der ersten Region RG1 erhalten wird, in einem Liniensegment LG2, das eine Schwerpunktposition GG21 einer ersten unterteilten Region RG21 und eine Schwerpunktposition GG22 einer zweiten unterteilten Region RG22 verbindet, die Schwerpunktposition GG2 erhalten aus dem Flächeninhalt SG21 der ersten unterteilten Region RG21 und dem Flächeninhalt SG22 der zweiten unterteilten Region RG22. Ferner, wie es in 32B gezeigt ist, ist das Source-Pad 21 so angeordnet, dass es die Schwerpunktpositionen GG1 und GG2 (Schwerpunktposition GG1 der ersten Region RG1 und Schwerpunktposition GG2 der zweiten Region RG2) in der unterteilten aktiven Region 29 bedeckt.
  • Zwei Regionen RY, die in 32B durch einfach gestrichelte Linien gezeigt sind, zeigen einen Werkzeugkopf (nachstehend als der Wedge RY bezeichnet), der verwendet wird, wenn ein Ultraschall-Bonden des ersten Drahtes an das Source-Pad 21 mittels eines Wedge-Bond-Gerät (nicht gezeigt) durchgeführt wird. Das Wedge-Bond-Gerät bewegt den Wedge RY, um den Wedge RY über die Schwerpunktposition GG1 der ersten Region RG1 in der aktiven Region 29 zu positionieren, und verbindet den ersten Draht 41 mit dem Source-Pad 21. Dies verbindet und überlagert das Ende des ersten Drahtes 41, der durch den Wedge RY geführt ist, mit der Schwerpunktposition GG1 der ersten Region RG1. Genauer gesagt beinhaltet der erste Verbindungsabschnitt 41b des ersten Drahtes 41, der mit dem Source-Pad 21 verbunden ist, die Schwerpunktposition GG1 der ersten Region RG1. In 32B fällt die Mittelposition des ersten Verbindungsabschnittes 41b mit der Schwerpunktposition GG1 der ersten Region RG1 zusammen. Anschließend trennt das Wedge-Bond-Gerät den Wedge RY von dem Source-Pad 21, um den ersten Draht 41 von dem Source-Pad 21 zu trennen bzw. abzuheben. Ferner bewegt das Wedge-Bond-Gerät den Wedge RY, um den Wedge RY über die Mitte der Schwerpunktposition GG2 der zweiten Region RG2 in der aktiven Region 29 zu bewegen, und verbindet den ersten Draht 41 mit dem Source-Pad 21. Dies verbindet und überlagert den ersten Draht 41, der durch den Wedge RY geführt ist, mit der Schwerpunktposition GG2 der zweiten Region RG2. Genauer gesagt beinhaltet der zweite Verbindungsabschnitt 41c des ersten Drahtes 41, der mit dem Source-Pad 21 verbunden ist, die Schwerpunktposition GG2 der zweiten Region RG2. In 32B fällt die Mittelposition des zweiten Verbindungsabschnittes 41c mit der Schwerpunktposition GG2 der zweiten Region RG2 zusammen. In diesem modifizierten Beispiel muss der erste Verbindungsabschnitt 41b nur die Schwerpunktposition GG1 der ersten Region RG1 enthalten, und die Mittelposition des ersten Verbindungsabschnittes 41b kann sich von der Schwerpunktposition GG1 der ersten Region RG1 unterscheiden. Ferner muss der zweite Verbindungsabschnitt 41c nur die Schwerpunktposition GG2 der zweiten Region RG2 enthalten, und die Mittelposition des zweiten Verbindungsabschnittes 41c kann sich von der Schwerpunktposition GG2 der zweiten Region RG2 unterscheiden.
  • 33B zeigt ein Beispiel des Halbleiterbauteils 1, das die aktive Region 29 der 32B und die Region (Wedge RX bzw. Wedge RY) verwendet, wo der erste Draht 41 das Source-Pad 21 kontaktiert. In 33B ist das Halbleiterelement 20 so angeordnet, dass der Vorsprung 29y der aktiven Region 29 sich in der horizontalen Richtung X erstreckt, und der Vorsprung 29y ist auf der Seite des zweitens Anschlussrahmens 12 in der horizontalen Richtung X angeordnet. Wie es in 33B gezeigt ist, ist im Vergleich zu der aktiven Region 29 der 32B ein Teil der aktiven Region 29 für die Anordnung des Temperatursensors 27 ausgeschnitten. Die Mittelposition der Region (Wedge RX bzw. RY), wo der erste Draht 41 das Source-Pad 21 kontaktiert, fällt jedoch auf die gleiche Art und Weise mit der Schwerpunktposition GD bzw. GG der aktiven Region 29 zusammen. Ferner, wie es in 33B gezeigt ist, beinhaltet die Region benachbart zu dem Vorsprung 29y auf der Seite gegenüberliegend dem Gate-Pad 22 in der aktiven Region 29 eine Ausnehmung 29r, die in der vertikalen Richtung Y ausgenommen ist. Die Ausnehmung 29r ist so geformt, dass sie hin zu dem dritten Anschlussrahmen 13 diagonal ausgenommen bzw. diagonal geformt ist. Die Steuerschaltkreisregion 29LG ist in der horizontalen Richtung X benachbart zu der aktiven Region 29 angeordnet und ist so gebildet, dass sie den Vorsprung 29y der aktiven Region 29 aus der horizontalen Richtung X und der vertikalen Richtung Y umgibt. Das Gate-Pad 22 ist näher an dem zweiten Anschlussrahmen 12 als der Vorsprung 29y der aktiven Region 29 in der vertikalen Richtung Y und zwischen der Steuerschaltkreisregion 29LG und der aktiven Region 29 in der horizontalen Richtung X angeordnet. Die Steuerschaltkreisregion 29LG beinhaltet einen Vorsprung 29q, der sich in der Ausnehmung 29r der aktiven Region 29 erstreckt. Der Temperatursensor 27 ist auf dem distalen Ende des Vorsprungs 29q angeordnet. Wie es in 33B gezeigt ist, ist der Temperatursensor 27 bei einer Position angeordnet, die von dem ersten Draht 41 in einer Draufsicht getrennt ist, das heißt in einer Position, die in der horizontalen Richtung X zwischen dem ersten Draht 41 und dem Gate-Pad 22 angeordnet ist.
  • (C) Wie es in 34A und 34B gezeigt ist, hat die aktive Region 29 eine Form, die erhalten wird bzw. ist geformt durch Kombinieren von Rechtecken. 34A zeigt einen Fall, bei dem der Draht 41 mit dem Source-Pad 21 an einem Ort verbunden ist. Wie es in 34A gezeigt ist, beinhaltet die aktive Region 29 eine erste Region RH1, die eine rechteckige Form hat, und eine zweite Region RH2, die eine projizierte Form bzw. eine Form mit einem Vorsprung („projected shape“) hat. Anschließend werden eine Schwerpunktposition GH1 der ersten Region RH1 und eine Schwerpunktposition GH2 der zweiten Region RH2 erhalten. Wie es in 34A gezeigt ist, ist die erste Region RH1 rechteckförmig. Demzufolge ist die Schwerpunktposition GH1 der ersten Region RH1 der Schnittpunkt der Diagonalen der ersten Region RH1. Die zweite Region RH2 weist eine projizierte Form auf. Demzufolge ist die zweite Region RH2, und zwar auf die gleiche Art und Weise wie die aktive Region 29 der 33A, in zwei rechteckige Regionen unterteilt, nämlich eine erste unterteilte Region RH21 und eine zweite unterteilte Region RH22. Anschließend werden eine Schwerpunktposition GH21 der ersten unterteilten Region RH21 und eine Schwerpunktposition GH22 der zweiten unterteilten Region RH22 erhalten. Die erste unterteilte Region RH21 ist rechteckförmig. Demzufolge ist der Schnittpunkt der Diagonalen der ersten unterteilten Region RH21 die Schwerpunktposition GH21 der ersten unterteilten Region RH21. Die zweite unterteilte Region RH22 ist rechteckförmig. Demzufolge ist der Schnittpunkt der Diagonalen der zweiten unterteilten Region RH22 die Schwerpunktposition GH22 der zweiten unterteilten Region RH22. Anschließend werden der Flächeninhalt SH21 der ersten unterteilten Region RH21 und der Flächeninhalt SH22 der zweiten unterteilten Region RH22 erhalten. In einem Liniensegment LH1, das die Schwerpunktposition GH21 und die Schwerpunktposition GH22 verbindet, wird die Schwerpunktposition GH2 der zweiten Region RH2 erhalten aus der Beziehung der Distanz DH21 zwischen der Schwerpunktposition GH21 und der Schwerpunktposition GH2, der Distanz DH22 zwischen der Schwerpunktposition GH22 und der Schwerpunktposition GH2, dem Flächeninhalt SH21 der ersten unterteilten Region RH21 und dem Flächeninhalt SH22 der zweiten unterteilten Region RH22. Genauer gesagt sind das Verhältnis der Distanz DH22 zu der Distanz DH21 (DH22/DH21) und das umgekehrte bzw. inverse Verhältnis des Flächeninhaltes SH22 der zweiten unterteilten Region RH22 zu dem Flächeninhalt SH21 der ersten unterteilten Region RH21 (SH21/SH22) gleich groß (DH22/DH21=SH21/SH22). Demzufolge wird wenigstens eine der Distanzen DH21 und DH22 erhalten, um die Schwerpunktposition GH2 der zweiten Region RH2 zu erhalten.
  • In einem Liniensegment LH2, das die Schwerpunktposition GH1 der ersten Region RH1 und die Schwerpunktposition GH2 der zweiten Region RH2 verbindet, wird eine Schwerpunktposition GH der aktiven Region 29 erhalten aus der Beziehung der Distanz DH1 zwischen der Schwerpunktposition GH1 und der Schwerpunktposition GH der aktiven Region 29, der Distanz DH2 zwischen der Schwerpunktposition GH2 und der Schwerpunktposition GH der aktiven Region 29, dem Flächeninhalt SH1 der ersten Region RH1 und dem Flächeninhalt SH2 der zweiten Region RH2. Genauer gesagt sind das Verhältnis der Distanz DH2 zu der Distanz DH1 (DH1/DH2) und das umgekehrte bzw. inverse Verhältnis („inverse proportion of the ratio“) des Flächeninhaltes SH2 der zweiten Region RH2 zu dem Flächeninhalt SH1 der ersten Region RH1 (SH1/SH2) gleich groß (DH2/DH1=SH1/SH2). Demgemäß wird die Schwerpunktposition GH der aktiven Region 29 erhalten, indem wenigstens eine der Distanzen DH1 und DH2 erhalten wird.
  • Die Region RX, die in 34A durch eine einfach gestrichelte Linie gezeigt ist, zeigt einen Werkzeugkopf (nachstehend als der Wedge RX bezeichnet), der verwendet wird, wenn der erste Draht 41 an das Source-Pad 21 mittels eines Wedge-Bond-Geräts (nicht gezeigt) Ultraschall-gebondet wird. Das Wedge-Bond-Gerät bewegt den Wedge RX, um den Wedge RX über die Schwerpunktposition GD bzw. GH der aktiven Region 29 zu positionieren. Das Ende des ersten Drahtes 41, der durch den Wedge RX geführt ist, wird mit der Schwerpunktposition GH der aktiven Region 29 verbunden und dieser überlagert. Genauer gesagt beinhaltet die Region, wo der erste Draht 41 das Source-Pad 21 kontaktiert, die Schwerpunktposition GH der aktiven Region 29. In 34A fällt die Mittelposition („center position“) der Region (Wedge RX), wo der erste Draht 41 das Source-Pad 21 kontaktiert, mit der Schwerpunktposition GH der aktiven Region 29 zusammen. In diesem modifizierten Beispiel muss die Region (Wedge RX), wo der erste Draht 41 das Source-Pad 21 kontaktiert, nur die Schwerpunktposition GH der aktiven Region 29 beinhalten, und die Mittelposition der Region (Wedge RX), wo der erste Draht 41 das Source-Pad 21 kontaktiert, kann sich von der Schwerpunktposition GH der aktiven Region 29 unterscheiden.
  • 35A zeigt ein Beispiel des Halbleiterbauteils 1, das die aktive Region 29 der 34B bzw. 34A und die Region (Wedge RX) verwendet, wo der erste Draht 41 das Source-Pad 21 kontaktiert. In 35A ist das Halbleiterelement 20 so angeordnet, dass die erste Region RH1 und die zweite Region RH2 benachbart zueinander in der horizontalen Richtung X in der aktiven Region 29 angeordnet sind, und derart, dass die zweite unterteilte Region RH22 der zweiten Region RH2 auf der Seite des zweiten Anschlussrahmens 12 angeordnet ist. Wie es in 35A gezeigt ist, ist das Gate-Pad 22 benachbart zu der zweiten unterteilten Region RH22 und auf der Seite der zweiten unterteilten Region RH22 gegenüberliegend der ersten Region RH1 gebildet. Die Steuerschaltkreisregion 29LG ist benachbart zu der aktiven Region 29 in der vertikalen Richtung Y angeordnet und beinhaltet einen Vorsprung 29p, der sich in den Spalt zwischen der zweiten unterteilten Region RH22 der aktiven Region 29 und der ersten Region RH1 in der horizontalen Richtung X erstreckt. Der Temperatursensor 27 ist auf dem distalen Ende des Vorsprungs 29p angeordnet. Wie es in 35A gezeigt ist, ist der Temperatursensor 27 bei einer Position angeordnet, die in einer Draufsicht von dem ersten Draht 41 getrennt ist, das heißt in einer Position, die näher an dem zweiten Anschlussrahmen 12 angeordnet ist als der erste Draht 41, und zwar in der vertikalen Richtung Y bzw. horizontalen Richtung.
  • 34B zeigt einen Fall, bei dem der erste Draht 41 mit dem Source-Pad 21 an zwei Orten verbunden ist. Wie es in 34B gezeigt ist, ist die aktive Region 29 in zwei Regionen (erste Region RJ1 und zweite Region RJ2) unterteilt, die gleiche Flächeninhalte haben. Wie es in 34B gezeigt ist, ist die erste Region RJ1 im Wesentlichen L-förmig, und die zweite Region RJ2 hat eine projizierte Form („projected shape“). Anschließend werden eine Schwerpunktposition GJ1 der ersten Region RJ1 und eine Schwerpunktposition GJ2 der zweiten Region RJ2 erhalten. Die erste Region RJ1 ist in zwei rechteckige Regionen unterteilt, nämlich eine erste unterteilte Region RJ11 und eine zweite unterteilte Region RJ12. Anschließend werden eine Schwerpunktposition GJ11 der ersten unterteilten Region RJ11 und eine Schwerpunktposition GJ12 der zweiten unterteilten Region RJ12 erhalten. Die erste unterteilte Region RJ11 ist rechteckförmig. Demzufolge ist der Schnittpunkt der Diagonalen der ersten unterteilten Region RJ11 die Schwerpunktposition GJ11 der ersten unterteilten Region RJ11. Die zweite unterteilte Region RJ12 ist rechteckförmig. Demzufolge ist ein Schnittpunkt der Diagonalen der zweiten unterteilten Region RJ12 die Schwerpunktposition GJ12 der unterteilten Region RJ12. Anschließend werden der Flächeninhalt SJ11 der ersten unterteilten Region RJ11 und der Flächeninhalt SJ12 der zweiten unterteilten Region RJ12 erhalten. In einem Liniensegment LJ1, das die Schwerpunktposition GJ11 und die Schwerpunktposition GJ12 verbindet, wird eine Schwerpunktposition GJ1 der ersten Region RJ1 erhalten aus der Beziehung der Distanz DJ11 zwischen der Schwerpunktposition GJ11 und der Schwerpunktposition GJ1, der Distanz DJ12 zwischen der Schwerpunktposition GJ12 und der Schwerpunktposition GJ1, dem Flächeninhalt SJ11 der ersten unterteilten Region RJ11 und dem Flächeninhalt SJ12 der zweiten unterteilten Region RJ12. Genauer gesagt sind das Verhältnis der Distanz DJ12 zu der Distanz DJ11 (DJ12/DJ11) und das inverse Verhältnis des Flächeninhaltes SJ12 der zweiten unterteilten Region RJ12 zu den Flächeninhalt SJ11 der ersten unterteilten Region RJ11 (SJ11/SJ12) gleich groß (DJ12/DJ11=SJ11/SJ12). Demzufolge wird wenigstens eine der Distanzen DJ11 und DJ12 erhalten, um die Schwerpunktposition GJ1 der ersten Region RJ1 zu erhalten.
  • Die zweite Region RJ2 ist in zwei rechteckige Regionen unterteilt, nämlich eine erste unterteilte Region RJ21 und eine zweite unterteilte Region RJ22. Anschließend wird eine Schwerpunktposition GJ21 der ersten unterteilten Region RJ21 und eine Schwerpunktposition GJ22 der zweiten unterteilten Region RJ22 erhalten. Die erste unterteilte Region RJ21 ist rechteckförmig. Demzufolge ist der Schnittpunkt der Diagonalen der ersten unterteilten Region RJ21 die Schwerpunktposition GJ21 der ersten unterteilten Region RJ21. Die zweite unterteilte Region RJ22 ist rechteckförmig. Demzufolge ist der Schnittpunkt der Diagonalen der zweiten unterteilten Region RJ22 die Schwerpunktposition GJ22 der zweiten unterteilten Region RJ22. Anschließend werden der Flächeninhalt SJ21 der ersten unterteilten Region RJ21 und der Flächeninhalt SJ22 der zweiten unterteilten Region RJ22 erhalten. In einem Liniensegment LJ2, das die Schwerpunktposition GJ21 und die Schwerpunktposition GJ22 verbindet, wird die Schwerpunktposition GJ2 der zweiten Region RJ2 erhalten aus der Beziehung der Distanz DJ21 zwischen der Schwerpunktposition GJ21 und der Schwerpunktposition GJ2, der Distanz DJ22 zwischen der Schwerpunktposition GJ22 und der Schwerpunktposition GJ2, dem Flächeninhalt SJ21 der ersten unterteilten Region RJ21 und dem Flächeninhalt SJ22 der zweiten unterteilten Region RJ22. Genauer gesagt sind das Verhältnis der Distanz DJ22 zu der Distanz DJ21 (DJ22/DJ21) und das inverse Verhältnis des Flächeninhaltes SJ22 der zweiten unterteilten Region RJ22 zu dem Flächeninhalt SJ21 der ersten unterteilten Region RJ21 (SJ21/SJ22) gleich groß (DJ22/DJ21=SJ21/SJ22). Somit wird wenigstens eine der Distanzen DJ21 und DJ22 erhalten, um die Schwerpunktposition GJ2 der zweiten Region RJ2 zu erhalten.
  • Zwei Regionen RY, die in 34B durch einfach gestrichelte Linien gezeigt sind, zeigen einen Werkzeugkopf (nachstehend als der Wedge RY bezeichnet), der verwendet wird, wenn der erste Draht 41 mittels eines Wedge-Bond-Geräts (nicht gezeigt) an das Source-Pad 21 Ultraschall-gebondet wird. Das Wedge-Bond-Gerät bewegt den Wedge RY, um den Wedge RY über die Schwerpunktposition GJ1 der ersten Region RJ1 in der aktiven Region 29 zu positionieren, und verbindet den ersten Draht 41 mit dem Source-Pad 21. Dies verbindet das Ende des ersten Drahtes 41, der durch den Wedge RY, geführt ist, mit der Schwerpunktposition GJ1 der ersten Region RJ1 und überlagert es hierauf. Genauer gesagt beinhaltet der Verbindungsabschnitt 41b des ersten Drahtes 41, der mit dem Source-Pad 21 verbunden ist, die Schwerpunktposition GJ1 der ersten Region RJ1. In 34B fällt die Mittelposition des ersten Verbindungsabschnittes 41b mit der Schwerpunktposition GJ1 der ersten Region RJ1 zusammen. Anschließend trennt das Wedge-Bond-Gerät den Wedge RY von dem Source-Pad 21, um den ersten Draht 41 von dem Source-Pad 21 zu trennen bzw. abzuheben. Ferner bewegt das Wedge-Bond-Gerät den Wedge RY, um den Wedge RY über die Schwerpunktposition GJ2 der zweiten Region RJ2 in der aktiven Region 29 zu positionieren, und verbindet den ersten Draht 41 mit dem Source-Pad 21. Dies verbindet und überlagert den ersten Draht 41, der durch den Wedge RY geführt ist, mit der Schwerpunktposition GJ2 der zweiten Region RJ2. Genauer gesagt beinhaltet der zweite Verbindungsabschnitt 41c des ersten Drahtes 41, der mit dem Source-Pad verbunden ist, die Schwerpunktposition GJ2 der zweiten Region RJ2. In 34B fällt die Mittelposition des zweiten Verbindungsabschnittes 41c mit der Schwerpunktposition GJ2 der zweiten Region RJ2 zusammen. In diesem modifizierten Beispiel muss der erste Verbindungsabschnitt 41b nur die Schwerpunktposition GJ1 der ersten Region RJ1 beinhalten, und die Mittelposition des ersten Verbindungsabschnitt es41b kann sich von der Schwerpunktposition GJ1 der ersten Region RJ1 unterscheiden. Ferner muss der zweite Verbindungsabschnitt 41c nur die Schwerpunktposition GJ2 der zweiten Region RJ2 beinhalten, und die Mittelposition des zweiten Verbindungsabschnittes 41c kann sich von der Schwerpunktposition GJ2 der zweiten Region RJ2 unterscheiden.
  • 35B zeigt ein Beispiel des Halbleiterbauteils 1, das die aktive Region 29 der 34B und die Region (Wedge RX bzw. RY) verwendet, wo der erste Draht 41 das Source-Pad 21 kontaktiert. Die Formen der aktiven Region 29 und der Steuerschaltkreisregion 29LG und die Position des Temperatursensors 27 sind in 35B die gleichen wie in 35A. Wie es in 35B gezeigt ist, ist der Temperatursensor 27 an einer Position angeordnet, die in einer Draufsicht von dem ersten Draht 41 getrennt ist, das heißt in einer Position, die näher an dem Anschlussrahmen 12 angeordnet ist als der erste Draht 41, und zwar in der vertikalen Richtung Y.
  • Vielzahl von ersten Drähten
  • In der zweiten Ausführungsform gibt es einen ersten Draht 41. Es gibt jedoch hinsichtlich der Anzahl der ersten Drähte 41 keine Einschränkung. Beispielsweise können, wie es in 36 gezeigt ist, zwei erste Drähte 41A und 41B mit dem Halbleiterelement 20 und dem dritten Anschlussrahmen 13 verbunden sein. In diesem Fall, wie es in 37 gezeigt ist, ist dann, wenn die aktive Region 29 in die erste Region RB1 und die zweite Region RB2 unterteilt ist, die gleiche Flächeninhalte haben, und zwar wie in der zweiten Ausführungsform, das Halbleiterelement 20 so angeordnet, dass die erste Region RB 1 und die zweite Region RB2 in der vertikalen Richtung Y benachbart zueinander angeordnet sind, und zwar derart, dass die zweite Region RB2 auf der Seite des dritten Anschlussrahmens 13 angeordnet ist. Ferner ist das Gate-Pad 22 in der horizontalen Richtung X benachbart zu dem Ende der zweiten Region RB2 auf der Seite des dritten Anschlussrahmens 13 in der vertikalen Richtung Y angeordnet. Das Gate-Pad 22 ist näher an dem zweiten Anschlussrahmen 12 angeordnet als die zweite Region RB2. Die Position des Temperatursensors 27 relativ zu der aktiven Region 29 ist die gleiche wie bei der zweiten Ausführungsform.
  • In 37 ist die aktive Region 29 in die erste Region RB1 und die zweite Region RB2 unterteilt, die gleiche Flächeninhalte haben wie in der zweiten Ausführungsform, und die Schwerpunktposition GB1 der ersten Region RB1 und die Schwerpunktposition GB2 der zweiten Region RB2 werden erhalten. Wie es in 37 gezeigt ist, ist der erste Draht 41A mit einer Region des Source-Pads 21 entsprechend der Schwerpunktposition GB1 der ersten Region RB1 verbunden, und der erste bzw. zweite Draht 41B ist mit einer Region des Source-Pads 21 entsprechend der Schwerpunktposition GB2 der zweiten Region RB2 verbunden. Wie es in 36 gezeigt ist, ist der Temperatursensor 27 bei einer Position angeordnet, die in einer Draufsicht von den zwei ersten Drähten 41A und 41B getrennt ist. Deshalb ist der erste Temperatursensor 27 näher an dem zweiten Anschlussrahmen 12 angeordnet als der erste Draht 41A, und zwar in der horizontalen Richtung X, und ist in der vertikalen Richtung Y auf der Seite des Gate-Pads 22 gegenüberliegend dem ersten Draht 41B angeordnet.
  • Modifiziertes Beispiel des ersten Verbindungselementes
  • In jedem der obigen Ausführungsformen muss der erste Draht 41 nicht notwendigerweise als das erste Verbindungselement verwendet werden. Anstelle des ersten Drahtes 41 kann beispielsweise eine Verbindungsplatte (nachstehend als „der Clip 45“ bezeichnet), wie sie in 38 gezeigt ist, als das erste Verbindungselement verwendet werden. Der Clip 45 beinhaltet einen Elementverbindungsabschnitt 46, der mit dem Halbleiterelement 20 verbunden ist, einen Anschlussverbindungsabschnitt 47, der mit der dritten Insel 13a des dritten Anschlussrahmens 13 verbunden ist, und einen Koppelabschnitt 48, der den Elementverbindungsabschnitt 46 und den Anschlussverbindungsabschnitt 47 koppelt.
  • Der Elementverbindungsabschnitt 46 ist beispielsweise an das Source-Pad 21 des Halbleiterelementes 20 gelötet und damit verbunden. Der Elementverbindungsabschnitt 46 weist die Form eines Streifens auf, und zwar in einer Draufsicht. Der Elementverbindungsabschnitt 46 beinhaltet einen ersten Vorsprung 46a und einen zweiten Vorsprung 46b. Der erste Vorsprung 46a und der zweite Vorsprung 46b sind näher an dem Source-Pad 21 angeordnet als andere Teile des Elementverbindungsabschnittes 46. Der erste Vorsprung 46a ist bei einer Position angeordnet, die den Wedge RY beinhaltet, der die Schwerpunktposition GB1 der ersten Region RB1 beinhaltet, und der zweite Vorsprung 46b ist bei einer Position angeordnet, die den Wedge RY beinhaltet, der die Schwerpunktposition GB2 der zweiten Region RB2 beinhaltet.
  • Der Anschlussverbindungsabschnitt 47 weist die Form einer rechteckigen Platte auf. Der Anschlussverbindungsabschnitt 47 ist auf die dritte Insel 13a des dritten Anschlussrahmens 13 gelötet und damit verbunden.
  • Der Koppelabschnitt 48 erstreckt sich in der vertikalen Richtung Y. In 38 nimmt die Größe des Koppelabschnittes 48 in der horizontalen Richtung X graduell zu, und zwar in der vertikalen Richtung Y ausgehend von dem Anschlussverbindungsabschnitt 47 hin zu dem Elementverbindungsabschnitt 46. Der Koppelabschnitt 48 ist gegenüber sowohl dem Elementverbindungsabschnitt 46 als auch dem Anschlussverbindungsabschnitt 47 abgebogen bzw. gebogen, so dass er an einer Position weiter entfernt von dem Halbleiterelement 20 angeordnet ist als der Elementverbindungsabschnitt 46 und der Anschlussverbindungsabschnitt 47, und zwar in der Dickenrichtung Z gesehen.
  • Das Material des Clips 45 kann beispielsweise Kupfer (Cu), Aluminium (Al), eine Kupferlegierung, eine Aluminiumlegierung oder dergleichen sein. Eine Plattierungsschicht bedeckt im Wesentlichen die gesamte Fläche des Clips 45. Das Material der Plattierungsschicht kann beispielsweise Silber (Ag), Nickel (Ni), eine Legierung dieser Metalle oder dergleichen sein. Eine Vielzahl von Plattierungsschichten kann verwendet werden. Die Form des Clips 45 ist nicht auf die in 38 gezeigte Form begrenzt und kann frei geändert werden.
  • Struktur des MISFET
  • In jeder der obigen Ausführungsformen kann die Struktur des MISFET 23a frei geändert werden. In einem Beispiel kann der MISFET 23a die Struktur haben, die in 39 gezeigt ist. Der MISFET 23a der 39 unterscheidet sich von dem MISFET 23a von jeder der obigen Ausführungsformen hinsichtlich der Struktur der Gate-Elektrode und der Struktur des Source-Pads 21.
  • Wie es in 39 gezeigt ist, ist in dem Graben 66 nur eine Gate-Elektrode 260 eingebettet. Genauer gesagt hat der MISFET 23a der 39 eine Struktur, bei der die eingebettete Elektrode 69 von dem MISFET 23a von jeder der obigen Ausführungsformen weggelassen ist. Gemäß dieser Struktur beinhaltet die Gate-Elektrode 260 nicht die Ausnehmung 68a. Ferner kann die Tiefe des Grabens 66 frei geändert werden. Beispielsweise kann der Graben 66 des MISFET 23a, der in 39 gezeigt ist, flacher („shallower“) sein als der Graben 66 des MISFET 23a in jeder der obigen Ausführungsformen. Wie es in 39 gezeigt ist, kann die Körperkontaktregion 73 dicker sein als die Source-Region 70.
  • Wie es in 39 gezeigt ist, weist ein Source-Pad 270 eine laminierte Struktur aus einer Vielzahl von Schichten auf. Im Detail beinhaltet das Source-Pad 270 eine erste Schutzschicht 271, die die Epitaxialschicht 62 und den Zwischenschicht-Isolierfilm 74 von oben bedeckt, eine erste Elektrodenschicht 272, die die erste Schutzschicht 271 bedeckt, eine zweite Schutzschicht 273, die die erste Elektrodenschicht 272 bedeckt, und eine zweite Elektrodenschicht 274, die die zweite Schutzschicht 273 bedeckt. Ferner ist eine Verbindungsschicht 275 auf der zweiten Elektrodenschicht 274 gebildet, und zwar zur Verbindung mit dem ersten Draht 41. Die Verbindungsschicht 275 ist aus einer Nickel-Palladium-(NiPd)-Legierungsplattierung gebildet.
  • Die erste Schutzschicht 271 und die zweite Schutzschicht 273 sind beispielsweise aus Titannitrid (TiN) gebildet. Die erste Schutzschicht 271 und die zweite Schutzschicht 273 sind jeweils dünner als die erste Elektrodenschicht 272 und die zweite Elektrodenschicht 274. Die erste Elektrodenschicht 272 und die zweite Elektrodenschicht 274 sind jeweils beispielsweise aus Aluminium oder einer Aluminiumlegierung gebildet. In einem Beispiel ist die erste Elektrodenschicht 272 aus AlSiCu gebildet. Die zweite Elektrodenschicht 274 ist aus AlCu gebildet. Die erste Elektrodenschicht 272 und die zweite Elektrodenschicht 274 können aus Kupfer gebildet sein. Die erste Schutzschicht 271 und die zweite Schutzschicht 273 haben jeweils eine Vickers-Härte, die größer ist als jene von jeder der ersten Elektrodenschicht 272 und der zweiten Elektrodenschicht 274. Demzufolge haben die erste Schutzschicht 271 und die zweite Schutzschicht 273 im Vergleich zu der ersten Elektrodenschicht 272 und der zweiten Elektrodenschicht eine höhere Widerstandsfähigkeit gegenüber einer Deformation.
  • Die Struktur des Source-Pads 270 wird die Spannung („stress“) reduzieren, die an dem Gate-Isolierfilm 67 durch die Kraft und Vibration angelegt wird, die auf das Source-Pad 270 dann wirken, wenn beispielsweise der erste Draht mittels Wedge-Bonden mit dem Source-Pad 270 verbunden wird. Dies vermeidet bzw. verringert die Bildung von Brüchen in dem Gate-Isolierfilm 67.
  • Das Source-Pad 270 hat eine Dicke Tsp von 16000 Ä oder größer, vorzugsweise von 20000 Ä oder größer.
  • 40 ist ein Graph, der die Beziehung der Dicke Tsp des Source-Pads 270 und der Spannung („stress“) zeigt, die an dem Gate-Isolierfilm 67 angelegt wird, wenn der erste Draht 41 mit dem Source-Pad 270 verbunden wird (maximale Hauptspannung). Wie es sich aus dem Graph der 40 erkennen lässt, nimmt die auf den Gate-Isolierfilm 67 aufgebrachte Spannung ab, wenn die Dicke Tsp des Source-Pads 270 zunimmt. Insbesondere dann, wenn die Dicke Tsp kleiner ist als 20000 Ä, nimmt die Spannung, die an den Gate-Isolierfilm 67 angelegt wird, mit einer hohen Rate zu, wenn die Dicke Tsp abnimmt. Wenn die Dicke Tsp größer ist als 20000 Ä, nimmt die an dem Gate-Isolierfilm 67 angelegte Spannung mit einer niedrigen Rate zu, selbst wenn die Dicke Tsp abnimmt.
  • 41 ist ein Graph, der die Beziehung der Dicke Tsp des Source-Pads 270 und der TDDB-Ausfallzeit bzw. -Fehlerzeit („time-dependent dielectric breakdown“, TDDB) zeigt. Die TDDB-Ausfallzeit ist beispielsweise die Zeit, bis die akkumulierten Fehler 0,1% erreichen, wenn ein zeitabhängiger dielektrischer Durchschlagtest (TDDB-Test) durchgeführt wird.
  • Wie es sich aus 41 erkennen lässt, nimmt die auf den Gate-Isolierfilm 67 angelegte Spannung beim Verbinden des ersten Drahtes 41 mit dem Source-Pad 27 zu, wenn die Dicke Tsp des Source-Pads 270 8000 Ä ist oder größer und kleiner ist als 16000 Ä. Dies beschädigt den Gate-Isolierfilm 67, und das Halbleiterelement 20 fällt innerhalb einer kurzen Zeitspanne aus. Wenn die Dicke Tsp des Source-Pads 21 größer gleich 16000 Ä ist, und zwar insbesondere dann, wenn die Dicke Tsp in dem Bereich von 16000 Ä oder größer und 20000 Ä oder kleiner ist, nimmt die TDDB-Ausfallzeit drastisch zu, wenn die Dicke Tsp zunimmt. Wenn die Dicke Tsp in dem Bereich von 16000 Ä oder größer und 20000 Ä oder kleiner zunimmt, nehmen folglich Fehler in dem Halbleiterelement 20 drastisch ab. Auf diese Art und Weise treten dann, wenn die Dicke Tsp des Source-Pads 270 einen Wert von 16000 Ä oder größer hat, und insbesondere von 20000 Ä oder größer, in dem Halbleiterelement 20 Fehler selten auf.
  • Verkapselungsharz
  • In jeder der obigen Ausführungsformen kann dem Verkapselungsharz 30 eine Ionenfalle („ion trap“) hinzugefügt werden, die Aluminium (Al) und Magnesium (Mg) beinhaltet. Bei dieser Struktur fängt die Ionenfalle Chloridionen (Cl-) in dem Verkapselungsharz 30 und vermeidet das Auftreten einer Pitting-Korrosion, die auftreten würde, wenn Chloridionen an den ersten Draht 41 bonden.
  • Anschlussrahmen
  • In jeder der obigen Ausführungsformen kann der Ort, wo die Plattierungsschicht 14 in dem Anschlussrahmen 10 gebildet ist, frei geändert werden. Beispielsweise kann die Plattierungsschicht 14 auf einem Teil des Anschlussrahmens 10 gebildet sein. In einem Beispiel ist die Plattierungsschicht 14 auf jeder der ersten Insel 11a des ersten Anschlussrahmens 11, der zweiten Insel 12a des zweiten Anschlussrahmens 12 und der dritten Insel 13a des dritten Anschlussrahmens 13 gebildet. Die Plattierungsschicht 14 muss auf wenigstens einem von dem ersten Terminal 11b des ersten Anschlussrahmens 11, von dem zweiten Terminal 12b des zweiten Anschlussrahmens 12 und von dem dritten Terminal 13b des dritten Anschlussrahmens 13 nicht gebildet sein.
  • Bildungsregion für funktionale Elemente
  • In der ersten bis dritten Ausführungsform ist der Prozentsatz des Flächeninhaltes, der von der Kanalbildungsregion 72 pro Flächeneinheit besetzt ist, nicht auf 50% begrenzt und kann frei geändert werden. Beispielsweise kann der Prozentsatz des Flächeninhaltes, der von der Kanalbildungsregion 72 pro Flächeneinheit besetzt ist, 25% oder 75% betragen. Der Prozentsatz des Flächeninhaltes, der von der Kanalbildungsregion 72 pro Flächeneinheit besetzt ist, wird auf der Grundlage der Beziehung der aktiven Klemmenkapazität Eac und des Einschaltwiderstands eingestellt. Vorzugsweise ist der Prozentsatz des Flächeninhaltes, der von der Kanalbildungsregion 72 pro Flächeneinheit besetzt ist, beispielsweise 20% oder größer und 80% oder geringer.
  • In der vierten Ausführungsform können die zweiten Bildungsregion-Einheiten U2 für funktionale Elemente, die eine große Menge an Wärme erzeugen, in Regionen benachbart zu dem Temperatursensor 27 in der aktiven Region 29 angeordnet werden. Dies ermöglicht eine Einstellung, so dass die Temperatur in der aktiven Region 29 in der Nachbarschaft des Temperatursensors 27 die höchste ist.
  • In der vierten Ausführungsform beinhalten die Bildungsregionen 231 für funktionale Elemente die erste bis dritte Bildungsregion 232 bis 234 für funktionale Elemente. Die Bildungsregionen 231 für funktionale Elemente sind jedoch nicht auf diese Typen beschränkt. Die Anzahl von Typen der Bildungsregionen 231 für funktionale Elemente können frei geändert werden. Beispielsweise können die Bildungsregionen 231 für funktionale Elemente zwei Typen von Bildungsregionen für funktionale Elemente beinhalten. Alternativ hierzu können die Bildungsregionen 231 für funktionale Elemente 231 vier oder mehr Typen von Bildungsregionen für funktionale Elemente beinhalten. Ferner ist der Prozentsatz des Flächeninhaltes, der von der Kanalbildungsregion 72 pro Flächeneinheit in der vierten Ausführungsform besetzt ist, 25%, 50% oder 75%, ist jedoch nicht auf diese Werte beschränkt und kann andere Werte haben (z.B. 30%, 60%, 80%, etc.).
  • Anwendungsbeispiel von Halbleiterbauteil 1
  • Beispiele von Schaltungen, auf die das Halbleiterbauteil 1 angewendet wird, werden nunmehr unter Bezugnahme auf die 42 bis 46 beschrieben.
  • Erstes Anwendungsbeispiel
  • Wie es in 42 gezeigt ist, kann das Halbleiterbauteil 1 eine Schalt-Leistungsversorgungsschaltung („switching power supply circuit“) 280 vom nichtsynchronen Gleichrichtungstyp („non-synchronous rectification type“) bilden. Die Schalt-Leistungsversorgungsschaltung 280 beinhaltet ein einzelnes Halbleiterbauteil 1, einen Induktor bzw. eine Spule 281 und einen Glättungskondensator 282. Die Schalt-Leistungsversorgungsschaltung 280 steuert das Halbleiterbauteil 1 und erzeugt aus der Eingangsspannung Vin die gewünschte Ausgangsspannung Vout.
  • Zweites Anwendungsbeispiel
  • Wie es in 43 gezeigt ist, kann das Halbleiterbauteil 1 eine Schalt-Leistungsversorgungsschaltung 290 vom synchronen Gleichrichtungstyp bilden. Die Schalt-Leistungsversorgungsschaltung 90 beinhaltet eine Invertereinheit („inverter unit“) 291, einen Induktor 292 und einen Glättungskondensator 293. Die Invertereinheit 291 beinhaltet ein oberes Schaltelement 294U und ein unteres Schaltelement 294L. Das Source-Terminal des oberen Schaltelementes 294U ist elektrisch mit dem Drain-Terminal des unteren Schaltelementes 294L verbunden. Das Gate-Terminal des oberen Schaltelementes 294U und das Gate-Terminal des unteren Schaltelementes 294L sind mit einem Gate-Ansteuerschaltkreis 295 verbunden. Die Leistungsversorgungsschaltung 290 steuert das obere Schaltelement 294U und das untere Schaltelement 294L auf eine (exklusiv) komplementäre Art und Weise an, um aus der Eingangsspannung Vin die gewünschte Ausgangsspannung Vout zu erzeugen. Das Halbleiterbauteil 1 kann auf das obere Schaltelement 294U und/oder das untere Schaltelement 294L angewendet werden. Wenn beispielsweise das Halbleiterbauteil 1 auf das untere Schaltelement 294L angewendet ist, werden das untere Schaltelement 294L in der Invertereinheit 291 und eine Gate-Ansteuerschaltung, die das untere Schaltelement 294L in dem Gate-Ansteuerschaltkreis 295 ansteuert, durch das Halbleiterbauteil 1 ersetzt.
  • Drittes Anwendungsbeispiel
  • Das Halbleiterbauteil 1 kann auf einen Konverter vom H-Brückentyp angewendet werden. 44 zeigt die Schaltungskonfiguration einer Abwärtswandlerschaltung bzw. Abwärtskonverterschaltung („step-down converter circuit“) vom H-Brückentyp (nachstehend einfach als „die Konverterschaltung 300“ bezeichnet), bei der es sich um ein Beispiel eines Konverters vom H-Brückentyp handelt.
  • Die Konverterschaltung 300 beinhaltet eine Invertereinheit bzw. Wechselrichtereinheit 301, eine zweite Invertereinheit 302, einen Eingangskondensator 303, einen Ausgangskondensator 304, eine Induktivität 305 und einen Gate-Ansteuerschaltkreis 306, um eine Eingangsspannung Vi auf eine Ausgangsspannung Vo zu erhöhen.
  • Die erste Invertereinheit 301 beinhaltet ein oberes Schaltelement 301U und ein unteres Schaltelement 301L. Das Source-Terminal des oberen Schaltelementes 301U ist elektrisch mit dem Drain-Terminal des unteren Schaltelementes 301L verbunden. Die erste Invertereinheit 301 ist parallel zu dem Eingangskondensator 303 angeschlossen. Im Detail ist das Drain-Terminal des oberen Schaltelementes 301U elektrisch mit einem ersten Terminal des Eingangskondensators 303 verbunden, und das Source-Terminal des unteren Schaltelementes 301L ist elektrisch mit einem zweiten Terminal des Eingangskondensators 303 verbunden.
  • Die zweite Invertereinheit 302 beinhaltet ein oberes Schaltelement 302U und ein unteres Schaltelement 302L. Das Source-Terminal des oberen Schaltelementes 302U ist elektrisch mit dem Drain-Terminal des unteren Schaltelementes 302L verbunden. Die zweite Invertereinheit 302 ist parallel an den Ausgangskondensator 304 angeschlossen. Im Detail ist das Drain-Terminal des oberen Schaltelementes 302U mit einem ersten Terminal des Ausgangskondensators 304 verbunden, und das Source-Terminal des unteren Schaltelementes 302L ist mit einem zweiten Terminal des Ausgangskondensators 304 verbunden.
  • Die Induktivität 305 ist mit der ersten Invertereinheit 301 und der zweiten Invertereinheit 302 verbunden. Im Detail ist ein erstes Terminal der Induktivität 305 mit einem Verbindungspukt in der ersten Invertereinheit 301 zwischen dem Source-Terminal des oberen Schaltelementes 301U und dem Drain-Terminal des unteren Schaltelementes 301L verbunden. Ein zweites Terminal der Induktivität 305 ist mit einem Verbindungspunkt in der zweiten Invertereinheit 302 zwischen dem Source-Terminal des oberen Schaltelementes 302U und dem Drain-Terminal des unteren Schaltelementes 302L verbunden.
  • Der Gate-Ansteuerschaltkreis 306 ist elektrisch mit dem Gate-Terminal von jedem der Schaltelemente 301U, 301L, 302U und 302L verbunden. Der Gate-Ansteuerschaltkreis 306 führt an jedem der Schaltelemente 301U, 301L, 302U und 302L eine Ein/Aus-Steuerung durch.
  • Das Halbleiterbauteil 1 kann auf wenigstens eines der Schaltelemente 301U, 301L, 302U und 302L angewendet werden. Wenn beispielsweise das Halbleiterbauteil 1 auf das untere Schaltelement 301L der ersten Invertereinheit 301 angewendet wird, werden das untere Schaltelement 301L in der ersten Invertereinheit 301 und eine Gate-Ansteuerschaltung, die das untere Schaltelement 301L in dem Gate-Ansteuerschaltkreis 306 ansteuert, durch das Halbleiterbauteil 1 ersetzt.
  • Viertes Anwendungsbeispiel
  • Das Halbleiterbauteil 1 kann auf eine Inverterschaltung vom Vollbrückentyp (nachstehend einfach als „die Inverterschaltung 310“ bezeichnet) angewendet werden, die in 45 gezeigt ist. Die Inverterschaltung 310 beinhaltet eine erste Invertereinheit 311, eine zweite Invertereinheit 312, einen Eingangskondensator 313 und einen Gate-Ansteuerschaltkreis 314 und wandelt die Eingangsspannung Vi in die Ausgangsspannung Vo, und zwar zwischen der ersten Invertereinheit 311 und der zweiten Invertereinheit 312.
  • Die erste Invertereinheit 311 beinhaltet ein oberes Schaltelement 311U und ein unteres Schaltelement 311L. Das Source-Terminal des oberen Schaltelementes 311U ist elektrisch mit dem Drain-Terminal des unteren Schaltelementes 311L verbunden. Die erste Invertereinheit 311 ist parallel an dem Eingangskondensator 313 angeschlossen. Im Detail ist das Drain-Terminal des oberen Schaltelementes 311U elektrisch mit einem ersten Terminal des Eingangskondensators 313 verbunden, und ein Source-Terminal des unteren Schaltelementes 311L ist elektrisch mit einem zweiten Terminal des Eingangskondensators 313 verbunden.
  • Die zweite Invertereinheit 312 beinhaltet ein oberes Schaltelement 312U und ein unteres Schaltelement 312L. Das Source-Terminal des oberen Schaltelementes 312U ist elektrisch mit dem Drain-Terminal des unteren Schaltelementes 312L verbunden. Die zweite Invertereinheit 312 ist parallel an die erste Invertereinheit 311 angeschlossen bzw. hiermit verbunden. Im Detail ist das Drain-Terminal des oberen Schaltelementes 312U elektrisch mit dem Drain-Terminal des oberen Schaltelementes 311U verbunden, und das Source-Terminal des unteren Schaltelementes 312L ist elektrisch mit dem Source-Terminal des unteren Schaltelementes 311L verbunden. Die Ausgangsspannung Vo wird durch die Spannung eingestellt, die zwischen einem Verbindungspunkt des Source-Terminals des oberen Schaltelementes 311U und des Drain-Terminals des unteren Schaltelementes 311L und einem Verbindungspunkt des Source-Terminals des oberen Schaltelementes 312U und des Drain-Terminals des unteren Schaltelementes 312L erhalten wird.
  • Der Gate-Ansteuerschaltkreis 314 ist elektrisch mit dem Gate-Terminal von jedem der Schaltelemente 311U, 311L, 312U und 312L verbunden. Der Gate-Ansteuerschaltkreis 314 führt an jedem der Schaltelemente 311U, 311L, 312U und 312L eine Ein/Aus-Steuerung durch.
  • Das Halbleiterbauteil 1 kann auf wenigstens eines der Schaltelemente 311U, 311L, 312U und 312L angewendet werden. Wenn beispielsweise das Halbleiterbauteil 1 auf das untere Schaltelement 311L der ersten Invertereinheit 311 angewendet wird, werden das untere Schaltelement 311L in der ersten Invertereinheit 311 und eine Gate-Ansteuerschaltung, die das untere Schaltelement 311L in dem Gate-Ansteuerschaltkreis 314 ansteuert, durch das Halbleiterbauteil 1 ersetzt.
  • Fünftes Anwendungsbeispiel
  • Das Halbleiterbauteil 1 kann auf eine dreiphasige Wechselstrom- bzw. AC-Inverterschaltung (nachstehend einfach als „die dreiphasige Inverterschaltung 320“ bezeichnet) angewendet werden, die in 46 gezeigt ist.
  • Die dreiphasige Inverterschaltung 320 weist eine Leistungsansteuereinheit 321, die elektrisch mit der U-Phasen-, der V-Phasen- und der W-Phasen-Spule eines dreiphasigen Wechselstrommotors bzw. AC-Motors (nachstehend einfach als „der Motor 327“ bezeichnet) verbunden ist, einen Gate-Ansteuerschaltkreis 325, der die Leistungsansteuereinheit 321 steuert, und eine Konvertereinheit 326 auf, die mit der Leistungsansteuereinheit321 und einer Leistungsversorgung ES verbunden ist. Die Konvertereinheit 326 beinhaltet ein positives Leistungsterminal EP und ein negatives Leistungsterminal EN.
  • Die Leistungsansteuereinheit321 steuert die Leistung, die der U-Phasen-, der V-Phasen- und der W-Phasen-Spule des Motors 327 zugeführt wird. Die Leistungsansteuereinheit321 beinhaltet eine U-Phasen-Invertereinheit 322, eine V-Phasen-Invertereinheit 323 und eine W-Phasen-Invertereinheit 324. Die U-Phasen-Invertereinheit 322, die V-Phasen-Invertereinheit 323 und die W-Phasen-Invertereinheit 324 sind parallel zueinander zwischen dem positivem Leistungsterminal EP und dem negativen Leistungsterminal EN angeschlossen.
  • Die U-Phasen-Invertereinheit 322 beinhaltet ein oberes Schaltelement 322U und ein unteres Schaltelement 322L. Das Drain-Terminal des oberen Schaltelementes 322U ist elektrisch mit dem positiven Leistungsterminal EP verbunden. Das Source-Terminal des oberen Schaltelementes 322U ist elektrisch mit dem Drain-Terminal des unteren Schaltelementes 322L verbunden. Das Source-Terminal des unteren Schaltelementes 322L ist mit dem negativen Leistungsterminal EN verbunden. Eine Snubber-Diode 322A ist invers- bzw. umgekehrt-parallel mit dem oberen Schaltelement 322U verbunden, und eine Snubber-Diode 322B ist invers-parallel mit dem unteren Schaltelement 322L verbunden. Im Detail ist die Snubber-Diode 322A elektrisch mit dem Source-Terminal des oberen Schaltelementes 322U verbunden, und die Kathode der Snubber-Diode 322A ist elektrisch mit dem Drain-Terminal der unteren Schaltelementes 322L verbunden. Die Anode der Snubber-Diode 322B ist elektrisch mit dem Source-Terminal des unteren Schaltelementes 322L verbunden, und die Kathode der Snubber-Diode 322B ist elektrisch mit dem Drain-Terminal des unteren Schaltelementes 322L verbunden.
  • Die V-Phasen-Invertereinheit 323 beinhaltet ein oberes Schaltelement 323U und ein unteres Schaltelement 323L. Das Drain-Terminal des oberen Schaltelementes 323U ist elektrisch mit dem positiven Leistungsterminal EP verbunden. Das Source-Terminal des oberen Schaltelementes 323U ist elektrisch mit dem Drain-Terminal des unteren Schaltelement 323L verbunden. Das Source-Terminal des unteren Schaltelementes 323L ist mit dem negativen Leistungsterminal EN verbunden. Eine Snubber-Diode 323A ist invers-parallel mit dem oberen Schaltelement 323U verbunden, und eine Snubber-Diode 323B ist invers-parallel mit dem unteren Schaltelement 323L verbunden. Im Detail ist die der Snubber-Diode 323A elektrisch mit dem Source-Terminal des oberen Schaltelementes 323U verbunden, und die Kathode der Snubber-Diode 323A ist elektrisch mit dem Drain-Terminal des unteren Schaltelementes 323L verbunden. Die Anode der Snubber-Diode 323B ist elektrisch mit dem Source-Terminal des unteren Schaltelementes 323L verbunden, und die Kathode der Snubber-Diode 323B ist elektrisch mit dem Drain-Terminal des unteren Schaltelementes 323L verbunden.
  • Die W-Phasen-Invertereinheit 324 beinhaltet ein oberes Schaltelement 324U und ein unteres Schaltelement 324L. Das Drain-Terminal des oberen Schaltelementes 324U ist elektrisch mit dem positiven Leistungsterminal EP verbunden. Das Source-Terminal des oberen Schaltelementes 324U ist elektrisch mit dem Drain-Terminal des unteren Schaltelementes 324L verbunden. Das Source-Terminal des unteren Schaltelementes 324L ist mit dem negativen Leistungsterminal EN verbunden. Eine Snubber-Diode 324A ist invers-parallel mit dem oberen Schaltelement 324U verbunden, und eine Snubber-Diode 324B ist invers-parallel mit dem unteren Schaltelement 324L verbunden. Im Detail ist die Snubber-Diode 324A elektrisch mit dem Source-Terminal des oberen Schaltelementes 324U verbunden, und die Kathode der Snubber-Diode 324A ist elektrisch mit dem Drain-Terminal des unteren Schaltelementes 324L verbunden. Die Anode der Snubber-Diode 324B ist elektrisch mit dem Source-Terminal des unteren Schaltelementes 324L verbunden, und die Kathode der Snubber-Diode 324B ist elektrisch mit dem Drain-Terminal des unteren Schaltelementes 324L verbunden.
  • Der Gate-Ansteuerschaltkreis 325 ist elektrisch mit dem Gate-Terminal von jedem der Schaltelemente 322U, 322L, 323U, 323L, 324U und 324L verbunden. Der Gate-Ansteuerschaltkreis 325 führt in jedem der Schaltelemente 322U, 322L, 323U, 323L, 324U und 324L eine Ein/Aus-Steuerung durch.
  • Das Halbleiterbauteil 1 kann auf wenigstens eines der Schaltelemente 322U, 322L, 323U, 323L, 324U und 324L angewendet werden. Wenn beispielsweise das Halbleiterbauteil 1 auf das untere Schaltelement 322L der U-Phasen-Invertereinheit 322 angewendet wird, werden das untere Schaltelement 322L in der U-Phasen-Invertereinheit 322 und eine Gate-Ansteuerschaltung, die das untere Schaltelement 322L in dem Gate-Ansteuerschaltkreis 325 ansteuert, durch das Halbleiterbauteil 1 ersetzt.
  • Zusätzliche Konzepte
  • Technische Konzepte, die sich aus den obigen Ausführungsformen erkennen lassen, und modifizierte Beispiele werden nunmehr beschrieben.
  • Zusätzliches Konzept 1-1
  • Ein Halbleiterbauteil beinhaltet eine im Wesentlichen L-förmige aktive Region, die erhalten wird durch Verbinden einer ersten Region mit einer kleinen vierseitigen Form und einer zweiten Region mit einer großen vierseitigen Form, wobei ein erster Draht, der als ein Verbindungselement dient, und ein Source-Pad miteinander bei einer Position auf einem Liniensegment verbunden sind, das eine Schwerpunktposition der ersten Region und eine Schwerpunktposition der zweiten Region verbindet.
  • Zusätzliches Konzept 1-2
  • Das Halbleiterbauteil gemäß dem zusätzlichen Konzept 1-1, wobei ein Halbleiterelement einen Transistor beinhaltet und wobei das Halbleiterbauteil einen zweiten Anschlussrahmen beinhaltet, der den Transistor Ein/Aus-steuert, und einen dritten Anschlussrahmen beinhaltet, der mit dem ersten Draht verbunden ist, wobei der zweite Anschlussrahmen auf einer Seite der ersten Region angeordnet ist und wobei der dritte Anschlussrahmen auf einer Seite der zweiten Region angeordnet ist.
  • Zusätzliches Konzept 1-3
  • Das Halbleiterbauteil gemäß dem zusätzlichen Konzept 1-2, wobei das Halbleiterelement ein Gate-Pad beinhaltet, das mit dem zweiten Anschlussrahmen verbunden ist, wobei in einer Region, die von einer verlängerten Linie einer Seite (erste Seite) der ersten Region RA1 und einer verlängerten Linie einer Seite (vierte Seite) einer zweiten Region umgeben ist, das Gate-Pad in einer tetragonalen Region angeordnet ist, und zwar dort, wo der Transistor nicht angeordnet ist.
  • Zusätzliches Konzept 1-4
  • Das Halbleiterbauteil gemäß dem zusätzlichen Konzept 1-3, wobei ein Source-Pad ebenfalls im Wesentlichen L-förmig ist, wobei das Source-Pad über der ersten Region und der zweiten Region gebildet ist, die in der aktiven Region enthalten sind, und wobei das Source-Pad so konfiguriert ist, dass eine erste Seite des Source-Pads, die am weitesten von der zweiten Region entfernt ist, in einer horizontalen Richtung mit einer Position zusammenfällt, wo das Gate-Pad angeordnet ist.
  • Zusätzliches Konzept 1-5
  • Das Halbleiterbauteil gemäß dem zusätzlichen Konzept 1-3, wobei ein Temperatursensor zwischen dem Gate-Pad und dem Source-Pad angeordnet ist.
  • Zusätzliches Konzept 1-6
  • Das Halbleiterbauteil gemäß dem zusätzlichen Konzept 1-1, wobei der erste Draht und das Source-Pad miteinander an zwei Orten verbunden sind, bei denen es sich um die Schwerpunktposition der ersten Region und die Schwerpunktposition der zweiten Region handelt.
  • Zusätzliches Konzept 2-1
  • Ein Halbleiterbauteil beinhaltet ein Halbleiterelement, das ein Substrat mit einer Transistorbildungsregion aufweist, in der ein Transistor gebildet ist, und ein Elektroden-Pad aufweist, das auf der Transistorbildungsregion gebildet ist, und beinhaltet ein erstes Verbindungselement, das mit dem Elektroden-Pad an einem bzw. einem einzelnen Ort verbunden ist, wobei die Transistorbildungsregion so gebildet ist, dass sie in einer Draufsicht eine ausgenommene Form hat, bei der eine einzelne Ausnehmung in einem vertikal zentralen Teil eines Vierecks bzw. Tetragons ausgenommen ist oder bei der eine einzelne Ausnehmung in einem horizontal zentralen Teil ausgenommen ist, wobei das Elektroden-Pad so angeordnet ist, dass es einen Schwerpunkt der Transistorbildungsregion in der Draufsicht bedeckt, und wobei eine Verbindungsregion, wo das erste Verbindungselement mit dem Elektroden-Pad verbunden ist, in der Draufsicht eine Schwerpunktposition der Transistorbildungsregion beinhaltet.
  • Zusätzliches Konzept 2-2
  • Das Halbleiterbauteil gemäß dem zusätzlichen Konzept 2-1, wobei eine Mittelposition der Verbindungsregion mit der Schwerpunktposition der Transistorbildungsregion zusammenfällt.
  • Zusätzliches Konzept 2-3
  • Ein Halbleiterbauteil beinhaltet ein Halbleiterelement, das ein Substrat mit einer Transistorbildungsregion aufweist, in der ein Transistor gebildet ist, und ein Elektroden-Pad aufweist, das auf der Transistorbildungsregion gebildet ist, und beinhaltet ein erstes Verbindungselement, das mit dem Elektroden-Pad an mehrfachen Orten verbunden ist, wobei die Transistorbildungsregion so gebildet ist, dass sie in einer Draufsicht eine ausgenommene Form hat, bei der eine einzelne Ausnehmung in einem vertikal zentralen Teil eines Vierecks ausgenommen ist oder bei der eine einzelne Ausnehmung in einem horizontal zentralen Teil ausgenommen ist, und wobei die Transistorbildungsregion in unterteilte Regionen unterteilt ist, die gleiche Flächeninhalte haben, und zwar gemäß der Anzahl von Orten, wo das erste Verbindungselement verbunden ist, wobei das Elektroden-Pad so angeordnet ist, dass es einen Schwerpunkt von jeder der unterteilten Regionen in der Draufsicht bedeckt, und wobei eine Verbindungsregion, wo das erste Verbindungselement mit dem Elektroden-Pad verbunden ist, eine Schwerpunktposition von jeder der unterteilten Regionen in der Draufsicht beinhaltet.
  • Zusätzliches Konzept 2-4
  • Ein Halbleiterbauteil beinhaltet ein Halbleiterelement, das ein Substrat mit einer Transistorbildungsregion aufweist, in der ein Transistor gebildet ist, und ein Elektroden-Pad aufweist, das auf der Transistorbildungsregion gebildet ist, und beinhaltet erste Verbindungselemente, die mit dem Elektroden-Pad verbunden sind, wobei die Transistorbildungsregion so gebildet ist, dass sie in einer Draufsicht eine ausgenommene Form hat, bei der eine einzelne Ausnehmung in einem vertikal zentralen Teil eines Vierecks ausgenommen ist oder bei der eine einzelne Ausnehmung in einem horizontal zentralen Teil ausgenommen ist, und wobei die Transistorbildungsregion in unterteilte Regionen mit gleichen Flächeninhalten unterteilt ist, und zwar gemäß der Anzahl der ersten Verbindungselemente, wobei das Elektroden-Pad so angeordnet ist, dass es einen Schwerpunkt von jeder der unterteilten Regionen in der Draufsicht bedeckt, und wobei eine Verbindungsregion, wo die ersten Verbindungselemente jeweils mit dem Elektroden-Pad verbunden sind, eine Schwerpunktposition von jeder der unterteilten Regionen in der Draufsicht beinhaltet.
  • Zusätzliches Konzept 2-5
  • Das Halbleiterbauteil gemäß dem zusätzlichen Konzept 4 bzw. 2-4, wobei die Anzahl der ersten Verbindungselemente zwei ist wobei dann, wenn die Ausnehmung an dem vertikal zentralen Teil angeordnet ist, die Transistorbildungsregion in zwei unterteilte Regionen unterteilt ist, und zwar durch eine hypothetische Linie, die sich in einer horizontalen Richtung an dem vertikal zentralen Teil erstreckt, und wobei dann, wenn die Ausnehmung an dem horizontal zentralen Teil angeordnet ist, die Transistorbildungsregion in zwei unterteilte Regionen unterteilt ist, und zwar durch eine hypothetische Linie, die sich in einer vertikalen Richtung an dem horizontal zentralen Teil erstreckt.
  • Zusätzliches Konzept 2-6
  • Das Halbleiterbauteil gemäß einem beliebigen der zusätzlichen Konzepte 2-1 bis 2-5, ferner mit einer Steuerschaltungsregion, die in einer Region des Halbleiterelementes gebildet ist, die sich von der Transistorbildungsregion unterscheidet, um einen Strom zu steuern, der zu dem Halbleiterbauteil fließt.
  • Zusätzliches Konzept 2-7
  • Das Halbleiterbauteil gemäß dem zusätzlichen Konzept 2-6, wobei wenigstens ein Teil der Steuerschaltungsregion in einer Ausnehmung der Transistorbildungsregion angeordnet ist.
  • Zusätzliches Konzept 2-8
  • Das Halbleiterbauteil gemäß dem zusätzlichen Konzept 2-6 oder 2-7, wobei ein Temperatursensor in der Steuerschaltungsregion angeordnet ist.
  • Zusätzliches Konzept 2-9
  • Das Halbleiterbauteil gemäß dem zusätzlichen Konzept 2-8, wobei der Temperatursensor in der Steuerschaltungsregion an einem Abschnitt angeordnet ist, der in der Draufsicht von dem ersten Verbindungselement getrennt bzw. beabstandet ist.
  • Zusätzliches Konzept 2-10
  • Das Halbleiterbauteil gemäß dem zusätzlichen Konzept 2-8 oder 2-9, wobei der Temperatursensor in der Steuerschaltungsregion angeordnet ist, die in der Ausnehmung angeordnet ist, und zwar an einem Ort benachbart zu einer Bodenfläche der Ausnehmung.
  • Zusätzliches Konzept 2-11
  • Das Halbleiterbauteil gemäß dem zusätzlichen Konzept 2-8 oder 2-9, wobei die Transistorbildungsregion eine erste Ausnehmung und eine zweite Ausnehmung als die Ausnehmung beinhaltet, wobei die zweite Ausnehmung von einer Bodenfläche der ersten Ausnehmung ausgenommen ist, wobei wenigstens ein Teil der Steuerschaltungsregion in der zweiten Ausnehmung angeordnet ist, und wobei der Temperatursensor an einer Position angeordnet ist, die in der zweiten Ausnehmung angeordnet ist.
  • Zusätzliches Konzept 2-12
  • Das Halbleiterbauteil gemäß einem beliebigen der zusätzlichen Konzepte 2-1 bis 2-11, wobei das Halbleiterelement einen Leistungstransistor aufweist und wobei ein Steuerelektroden-Pad mit einem Steuerterminal des Leistungstransistors verbunden ist, und wobei das Steuerelektroden-Pad in einer ausgeschnittenen Region der Transistorbildungsregion an einem Ort angeordnet ist, der sich von der Ausnehmung unterscheidet.
  • Bezugszeichenliste
    • 1)
    Halbleiterbauteil;
    11)
    erster Anschlussrahmen;
    11a)
    erste Insel;
    12)
    zweiter Anschlussrahmen;
    12a)
    zweite Insel;
    13)
    dritter Anschlussrahmen;
    13a)
    dritte Insel;
    14)
    Plattierungsschicht;
    20)
    Halbleiterelement;
    21)
    Source-Pad (Elektroden-Pad);
    21a)
    Verbindungsschicht;
    22)
    Gate-Pad (Steuerelektroden-Pad);
    23a)
    MISFET (Leistungstransistor);
    27)
    Temperatursensor;
    29)
    aktive Region (Transistorbildungsregion);
    30)
    Verkapselungsharz;
    41)
    erster Draht (erstes Verbindungselement);
    41a)
    Verbindungsabschnitt;
    41b)
    erster Verbindungsabschnitt;
    41c)
    zweiter Verbindungsabschnitt;
    42)
    zweiter Draht (zweites Verbindungselement);
    50)
    Substrat;
    66)
    Graben;
    72)
    Kanalbildungsregion;
    74)
    Zwischenschicht-Isolierfilm;
    80)
    erste Source-Elektrode (erste Metallschicht, Metallschicht);
    81)
    Kontakt;
    82)
    zweite Source-Elektrode (zweite Metallschicht, Metallschicht);
    83)
    Kontakt;
    220)
    erster Schlitz;
    221)
    zweiter Schlitz;
    231)
    Bildungsregion für funktionale Elemente;
    232)
    erste Bildungsregion für funktionale Elemente;
    233)
    zweite Bildungsregion für funktionale Elemente;
    270)
    Source-Pad (Elektroden-Pad);
    271)
    erste Schutzschicht;
    272)
    erste Elektrodenschicht;
    273)
    zweite Schutzschicht;
    274)
    zweite Elektrodenschicht;
    275)
    Verbindungsschicht;
    GC, GD, GF, GH)
    Schwerpunktpositionen;
    GB1, GE1, GG1, GJ1)
    Schwerpunktpositionen von Regionen mit gleichen Flächen bzw. Flächeninhalten, erhalten durch Teilen der Transistorbildungsregion;
    GB2, GE2, GG2, GJ2)
    Schwerpunktpositionen mit gleichen Flächen bzw. Flächeninhalten, erhalten durch Teilen einer Transistorbildungsregion; RX, RY) Wedge bzw. Keil (Verbindungsregion)

Claims (33)

  1. Halbleiterbauteil mit: einem Halbleiterelement, das ein Substrat aufweist, das eine Transistorbildungsregion beinhaltet, in der ein Transistor gebildet ist und die so geformt ist, dass sie nicht-viereckig bzw. vierseitig („non-quadrangular“) ist, und ein Elektroden-Pad auf der Transistorbildungsregion aufweist; und einem ersten Verbindungselement, das an einem bzw. einem einzelnen Ort mit dem Elektroden-Pad verbunden ist, wobei das Elektroden-Pad so angeordnet ist, dass es einen Schwerpunkt der Transistorbildungsregion in einer Draufsicht des Elektroden-Pads bedeckt, und wobei in der Draufsicht eine Verbindungsregion, in der das erste Verbindungselement mit dem Elektroden-Pad verbunden ist, eine Schwerpunktposition der Transistorbildungsregion beinhaltet.
  2. Halbleiterbauteil nach Anspruch 1, wobei eine Mittelposition der Verbindungsregion mit der Schwerpunktposition der Transistorbildungsregion zusammenfällt bzw. übereinstimmt.
  3. Halbleiterbauteil mit: einem Halbleiterelement, das ein Substrat aufweist, das eine Transistorbildungsregion beinhaltet, in der ein Transistor gebildet ist und die so geformt ist, dass sie nicht-viereckig ist, und ein Elektroden-Pad auf der Transistorbildungsregion aufweist; und einem ersten Verbindungselement, das an mehrfachen Orten mit dem Elektroden-Pad verbunden ist, wobei die Transistorbildungsregion in unterteilte Regionen mit gleichen Flächen bzw. Flächeninhalten unterteilt ist, und zwar gemäß der Anzahl von Orten, an denen das erste Verbindungselement verbunden ist, wobei das Elektroden-Pad so angeordnet ist, dass es einen Schwerpunkt von jeder der unterteilten Regionen in einer Draufsicht bedeckt, und wobei in der Draufsicht eine Verbindungsregion, in der das erste Verbindungselement mit dem Elektroden-Pad verbunden ist, eine Schwerpunktposition von jeder der unterteilten Regionen beinhaltet.
  4. Halbleiterbauteil mit: einem Halbleiterelement, das ein Substrat aufweist, das eine Transistorbildungsregion beinhaltet, in der ein Transistor gebildet ist und die so geformt ist, dass sie nicht-viereckig ist, und ein Elektroden-Pad auf der Transistorbildungsregion aufweist; und ersten Verbindungselementen, die mit dem Elektroden-Pad verbunden sind, wobei die Transistorbildungsregion in unterteilte Regionen bzw. Teilregionen mit gleichen Flächen unterteilt ist, und zwar gemäß der Anzahl der ersten Verbindungselemente, wobei das Elektroden-Pad so angeordnet ist, dass es einen Schwerpunkt von jeder der unterteilten Regionen in einer Draufsicht bedeckt, und wobei in der Draufsicht eine Verbindungsregion, in der die ersten Verbindungselemente jeweils mit dem Elektroden-Pad verbunden sind, eine Schwerpunktposition von jeder der unterteilten beinhaltet.
  5. Halbleiterbauteil nach Anspruch 3 oder 4, wobei die unterteilten Regionen gleichmäßig unterteilt sind, um sich einem Quadrat anzunähern.
  6. Halbleiterbauteil nach einem beliebigen der Ansprüche 3 bis 5, wobei eine Mittelposition der Verbindungsregion mit der Schwerpunktposition von jeder der unterteilten Regionen zusammenfällt.
  7. Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 6, wobei das Halbleiterelement einen Leistungstransistor und ein Steuerelektroden-Pad beinhaltet, das mit einem Steuerterminal des Leistungstransistors verbunden ist, wobei das Halbleiterbauteil aufweist: einen ersten Anschlussrahmen, an dem das Halbleiterelement montiert ist; einen zweiten Anschlussrahmen, der mit einem zweiten Verbindungselement verbunden ist, wobei das zweite Verbindungselement ein Ende aufweist, das mit dem Steuerelektroden-Pad verbunden ist, und ein anderes Ende aufweist, das mit dem zweiten Anschlussrahmen verbunden ist; und einen dritten Anschlussrahmen, der mit dem ersten Verbindungselement verbunden ist, wobei das erste Verbindungselement ein Ende aufweist, das mit dem Halbleiterelement verbunden ist, und ein anderes Ende aufweist, das mit dem dritten Anschlussrahmen verbunden ist.
  8. Halbleiterbauteil nach Anspruch 7, wobei der erste Anschlussrahmen und der dritte Anschlussrahmen so gebildet sind, dass sie Kupfer beinhalten, wobei das erste Verbindungselement so gebildet ist, dass es Aluminium beinhaltet, und wobei eine Fläche von dem ersten Anschlussrahmen und/oder dem dritten Anschlussrahmen eine Plattierungsschicht beinhaltet.
  9. Halbleiterbauteil nach Anspruch 8, wobei der erste Anschlussrahmen eine erste Insel beinhaltet, auf der das Halbleiterelement montiert ist, und wobei eine Fläche der ersten Insel, auf der das Halbleiterelement montiert ist, eine Plattierungsschicht beinhaltet.
  10. Halbleiterbauteil nach Anspruch 8 oder 9, wobei der dritte Anschlussrahmen eine dritte Insel beinhaltet, mit der das erste Verbindungselement verbunden ist, und wobei eine Fläche der dritten Insel, mit der bzw. wo das erste Verbindungselement verbunden ist, eine Plattierungsschicht aufweist.
  11. Halbleiterbauteil nach einem beliebigen der Ansprüche 7 bis 10, wobei der zweite Anschlussrahmen so gebildet ist, dass er Kupfer beinhaltet, und eine zweite Insel aufweist, mit der das zweite Verbindungselement verbunden ist, wobei das zweite Verbindungselement so gebildet ist, dass es Aluminium beinhaltet, und wobei eine Fläche der dritten Insel, mit der das zweite Verbindungselement verbunden ist, eine Plattierungsschicht aufweist.
  12. Halbleiterbauteil nach Anspruch 10, wobei das erste Verbindungselement auf das Elektroden-Pad wedge-gebonded ist und einen Verbindungsabschnitt beinhaltet, der mit dem Elektroden-Pad verbunden ist, und wobei in einer Draufsicht der Verbindungsabschnitt sich von dem Halbleiterelement hin zu der dritten Insel erstreckt.
  13. Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 12, mit: einem Temperatursensor, der auf dem Substrat außerhalb des Elektroden-Pads angeordnet ist, wobei der Temperatursensor in einer Region außerhalb des Elektroden-Pads angeordnet ist, und zwar dort, wo die Wärme am konzentriertesten vorhanden ist, wenn das Halbleiterbauteil angesteuert wird.
  14. Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 13, wobei: das Substrat Gräben und Bildungsregionen für funktionale Elemente beinhaltet, die jeweils entlang der Gräben ausgelegt bzw. angeordnet sind und eine Kanalbildungsregion beinhalten, die zu einem Strompfad wird; wobei die Bildungsregionen für funktionale Elemente eine erste Bildungsregion für funktionale Elemente aufweisen, in der ein Flächeninhalt, der von der Kanalbildungsregion pro Flächeneinheit besetzt bzw. eingenommen ist, relativ klein ist, und eine zweite Bildungsregion für funktionale Elemente aufweisen, in der ein Flächeninhalt, der von der Kanalbildungsregion pro Flächeneinheit besetzt ist, relativ groß ist; und wobei von den Bildungsregionen für funktionale Elemente die erste Bildungsregion für funktionale Elemente in einer Region angeordnet ist, wo eine Wärmeerzeugung beschränkt werden soll.
  15. Halbleiterbauteil nach Anspruch 14, wobei das erste Verbindungselement elektrisch mit den Bildungsregionen für funktionale Elemente verbunden ist, und wobei von den Bildungsregionen für funktionale Elemente die erste Bildungsregion für funktionale Elemente in einer Region angeordnet ist, wo das erste Verbindungselement verbunden ist.
  16. Halbleiterbauteil nach Anspruch 15, soweit dieser von Anspruch 2 oder 3 abhängt, wobei das erste Verbindungselement an mehrfachen Orten mit dem Elektroden-Pad verbunden ist, und in bzw. bei der ersten Bildungsregion für funktionale Elemente, wo das erste Verbindungselement mit den Bildungsregionen für funktionale Elemente verbunden ist, die zweite Bildungsregion für funktionale Elemente in einer Region zwischen benachbarten der ersten Bildungsregionen für funktionale Elemente angeordnet ist.
  17. Halbleiterbauteil nach einem beliebigen der Ansprüche 14 bis 16, mit: einer Metallschicht, die zwischen den Bildungsregionen für funktionale Elemente und dem Elektroden-Pad gebildet ist und die die Bildungsregionen für funktionale Elemente und das Elektroden-Pad elektrisch verbindet, und wobei ein Abschnitt der Metallschicht, der gegenüber zumindest dem Elektroden-Pad angeordnet ist, einen oder mehrere Schlitze beinhaltet.
  18. Halbleiterbauteil nach Anspruch 17, wobei die Metallschicht eine erste Metallschicht und eine zweite Metallschicht beinhaltet, die auf der ersten Metallschicht bzw. über der ersten Metallschicht angeordnet ist, und zwar mittels eines Kontaktes, der elektrisch mit der ersten Metallschicht verbunden ist, wobei Abschnitte der ersten Metallschicht und der zweiten Metallschicht, die wenigstens dem Elektroden-Pad gegenüberliegen, einen oder mehrere Schlitze beinhalten, und wobei der Schlitz der ersten Metallschicht und der Schlitz der zweiten Metallschicht in einer Richtung des Übereinanderanordnens („superimposimg direction“) der ersten Metallschicht und der zweiten Metallschicht einander gegenüberliegen.
  19. Halbleiterbauteil nach Anspruch 18, mit: einem Zwischenschicht-Isolierfilm, der auf den Bildungsregionen für funktionale Elemente gebildet ist und der die erste Metallschicht und die zweite Metallschicht bedeckt, wobei der Zwischenschicht-Isolierfilm in den Schlitz der ersten Metallschicht und den Schlitz der zweiten Metallschicht eingebettet ist.
  20. Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 19, wobei das Elektroden-Pad so gebildet ist, dass es Kupfer beinhaltet.
  21. Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 20, mit einer Verbindungsschicht, die auf einer Fläche des Elektroden-Pads angeordnet ist, und zwar zur Verbindung des ersten Verbindungselementes.
  22. Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 21, wobei das Elektroden-Pad eine Dicke von 16000 Ä oder größer hat.
  23. Halbleiterbauteil nach Anspruch 22, wobei das Elektroden-Pad eine Dicke von 20000 Ä oder größer hat.
  24. Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 23, wobei das erste Verbindungselement aus Aluminium gebildet ist bzw. Aluminium ist, wobei ein Verkapselungsharz wenigstens das Halbleiterelement und das erste Verbindungselement verkapselt, und wobei das Verkapselungsharz einen linearen Ausdehnungskoeffizienten hat, der größer ist als 10 ppm/K und der kleiner ist als 15 ppm/K.
  25. Halbleiterbauteil nach Anspruch 24, wobei der lineare Ausdehnungskoeffizienten des Verkapselungsharzes 12 ppm/K beträgt.
  26. Halbleiterbauteil nach Anspruch 24 oder 25, wobei dem Verkapselungsharz ein Ionenauffang- bzw. Ionenfallenmaterial, das Aluminium und Magnesium enthält, hinzugefügt ist.
  27. Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 26, wobei das Elektroden-Pad aufweist: eine erste Schutzschicht, die einen Zwischenschicht-Isolierfilm bedeckt, eine erste Elektrodenschicht, die die erste Schutzschicht bedeckt, eine zweite Schutzschicht, die die erste Elektrodenschicht bedeckt, und eine zweite Elektrodenschicht, die die zweite Schutzschicht bedeckt, wobei die erste Schutzschicht und die zweite Schutzschicht jeweils eine Vickers-Härte haben, die größer ist als jene der ersten Elektrodenschicht und der zweiten Elektrodenschicht.
  28. Halbleiterbauteil nach Anspruch 27, wobei die erste Elektrodenschicht und die zweite Elektrodenschicht aus Aluminium oder aus einer Aluminiumlegierung gebildet sind, und die erste Schutzschicht und die zweite Schutzschicht aus Titannitrid gebildet sind.
  29. Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 28, wobei das erste Verbindungselement ein Aluminiumdraht ist, der an das Elektroden-Pad wedge-gebonded ist.
  30. Halbleiterbauteil nach Anspruch 29, wobei der Aluminiumdraht einen Durchmesser von 300 µm oder größer und von 400 µm oder kleiner hat.
  31. Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 30, wobei das erste Verbindungselement ein Kupferdraht ist, der an das Elektroden-Pad wedge-gebonded ist.
  32. Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 31, wobei das Halbleiterelement einen Leistungstransistor und eine Steuerschaltung beinhaltet, die den Leistungstransistor steuert.
  33. Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 32, wobei das Halbleiterbauteil einen Widerstandswert von 30 mΩ oder weniger hat.
DE112019001917.1T 2018-04-11 2019-04-11 Halbleiterbauteil Pending DE112019001917T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018076113 2018-04-11
JP2018-076113 2018-04-11
PCT/JP2019/015863 WO2019198800A1 (ja) 2018-04-11 2019-04-11 半導体装置

Publications (1)

Publication Number Publication Date
DE112019001917T5 true DE112019001917T5 (de) 2020-12-24

Family

ID=68163703

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019001917.1T Pending DE112019001917T5 (de) 2018-04-11 2019-04-11 Halbleiterbauteil

Country Status (5)

Country Link
US (2) US20210098346A1 (de)
JP (2) JP7346385B2 (de)
CN (1) CN111937126B (de)
DE (1) DE112019001917T5 (de)
WO (1) WO2019198800A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7225722B2 (ja) * 2018-11-16 2023-02-21 富士電機株式会社 リードフレーム、半導体装置及び半導体装置の製造方法
JP7134137B2 (ja) * 2019-05-31 2022-09-09 三菱電機株式会社 半導体装置
EP3761357A1 (de) * 2019-07-04 2021-01-06 Infineon Technologies Austria AG Halbleiterbauelement
JP7306294B2 (ja) * 2020-02-19 2023-07-11 株式会社デンソー 半導体モジュール
EP4057359A1 (de) * 2021-03-08 2022-09-14 Nexperia B.V. Halbleitervorrichtung mit voneinander getrennten grabenstrukturen
EP4160622A1 (de) * 2021-09-30 2023-04-05 Infineon Technologies Austria AG Vorrichtung zur kontrolle von eingeschlossenen ionen mit verstärkter ionenfallenmetallschicht
CN113690319B (zh) * 2021-10-25 2022-05-03 陕西亚成微电子股份有限公司 一种能够抑制寄生的纵向bcd器件及其制备方法
CN113690318B (zh) * 2021-10-25 2022-05-03 陕西亚成微电子股份有限公司 一种纵向bcd器件及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6963140B2 (en) * 2003-03-17 2005-11-08 Analog Power Intellectual Properties Transistor having multiple gate pads
JP4248953B2 (ja) * 2003-06-30 2009-04-02 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US8410600B2 (en) * 2009-10-02 2013-04-02 Arkansas Power Electronics International, Inc. Semiconductor device with protecting film and method of fabricating the semiconductor device with protecting film
WO2012111393A1 (ja) * 2011-02-15 2012-08-23 シャープ株式会社 半導体装置
JP2014003095A (ja) * 2012-06-15 2014-01-09 Denso Corp 半導体装置
CN106463541B (zh) * 2014-05-23 2019-05-21 松下知识产权经营株式会社 碳化硅半导体装置
JP6435562B2 (ja) * 2014-12-02 2018-12-12 ローム株式会社 半導体装置および半導体装置の製造方法
JP6817777B2 (ja) * 2015-12-16 2021-01-20 ローム株式会社 半導体装置
US9941266B2 (en) * 2015-12-16 2018-04-10 Rohm Co., Ltd. Semiconductor device
TWI620407B (zh) * 2016-12-23 2018-04-01 Actron Technology Corporation 車用整流器封裝模組及模組中溫度感測器的連接狀態偵測方法
US20200111727A1 (en) * 2017-03-01 2020-04-09 Sumitomo Electric Industries, Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20240087996A1 (en) 2024-03-14
CN111937126B (zh) 2024-02-13
JPWO2019198800A1 (ja) 2021-04-22
US20210098346A1 (en) 2021-04-01
JP7346385B2 (ja) 2023-09-19
WO2019198800A1 (ja) 2019-10-17
CN111937126A (zh) 2020-11-13
JP2023158057A (ja) 2023-10-26

Similar Documents

Publication Publication Date Title
DE112019001917T5 (de) Halbleiterbauteil
DE112017001788B4 (de) Halbleitereinheit, Verfahren zur Herstellung derselben und Leistungswandler
DE112012007339B3 (de) Halbleitermodul und Verfahren zur Herstellung des Halbleitermoduls
DE112015002815B4 (de) Leistungsmodul und Herstellungsverfahren dafür
DE102010043567B4 (de) Hochspannungshalbleitervorrichtung
DE202012013723U1 (de) Halbleiterbauteil
DE102015012915B4 (de) Anordnung von Halbleiterelementen auf einem Halbleitermodul für ein Leistungsmodul oder entsprechendes Verfahren
DE112017001838T5 (de) Leistungsmodul und Herstellungsverfahren dafür
DE102009020469A1 (de) Halbleitervorrichtung mit mehreren Chips und Verfahren zur Fertigung der Halbleitervorrichtung
DE112015000660T5 (de) Leistungsmodul und Herstellungsverfahren dafür
DE112018003873T5 (de) Elektronische komponente und halbleitervorrichtung
DE102012211547A1 (de) Halbleitervorrichtung
DE102016104796B4 (de) Halbleitervorrichtung
DE102019204003A1 (de) Halbleitervorrichtung und Leistungswandler
DE112018004129T5 (de) Leistungsumwandlungsvorrichtung
DE212019000103U1 (de) Halbleitervorrichtung
DE102019115513B4 (de) Halbleitervorrichtung
DE102014101712A1 (de) Halbleiterbauelement mit Umgehungsfunktionalität und Verfahren dafür
DE112017004153T5 (de) Halbleitervorrichtung
DE112018007915T5 (de) Halbleitereinheit und leistungswandler
DE112020000206T5 (de) Halbleitermodul-Schaltkreisstruktur
DE102018203228A1 (de) Leistungshalbleitervorrichtung und Verfahren zur Fertigung derselben, und Leistungskonvertierungsvorrichtung
DE102011055185B4 (de) Integrierte Schaltung mit Feldeffekttransistor
DE112018006467T5 (de) Siliciumcarbid-halbleiteranordnung und leistungswandler
DE102019135373A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed