JP7225722B2 - リードフレーム、半導体装置及び半導体装置の製造方法 - Google Patents
リードフレーム、半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7225722B2 JP7225722B2 JP2018215433A JP2018215433A JP7225722B2 JP 7225722 B2 JP7225722 B2 JP 7225722B2 JP 2018215433 A JP2018215433 A JP 2018215433A JP 2018215433 A JP2018215433 A JP 2018215433A JP 7225722 B2 JP7225722 B2 JP 7225722B2
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- lead
- terminal portion
- terminal
- front surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/4952—Additional leads the additional leads being a bump or a wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48105—Connecting bonding areas at different heights
- H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
- H01L2224/48132—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
図1は、本発明の実施形態1に係るリードフレームの構成例を示す平面図である。図2は、図1に示す平面図をA1-A2線で切断した断面図である。図3は、本発明の実施形態1に係るリードフレームの1要素を拡大して示す平面図である。
上記の実施形態1では、第1延在部151及び第2延在部152が封止樹脂4から露出していることを説明した。しかしながら、本発明の実施形態はこれに限定されない。本発明の実施形態において、第1延在部151及び第2延在部152の少なくとも一方は、封止樹脂4で完全に覆われていてもよい。すなわち、第1延在部151及び第2延在部152の少なくとも一方は、封止樹脂4から露出していなくてもよい。
いる。
これによれば、製造装置は、延在部15が切断されたリードフレーム1を金型から移動させずに、モールド工程を開始することができる。また、モールド工程で用いる下金型又は上金型の一方に、延在部15を切断するための刃が設けられていてもよい。これによれば、製造装置は、下金型と上金型とでリードフレーム1を動かないように挟持しつつ、リードフレーム1の延在部15を下金型又は上金型に設けられた刃で切断することができる。
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、変形例が明らかとなろう。
2、302 半導体チップ
2a、4a、19a 21a おもて面
2b、4b、21b 裏面
4、304 封止樹脂
4c 外縁部
10、10A、10B、10C、310、310A、310B、310C 要素
11 第1リード部
12 第2リード部
14 連結部
15 延在部
19、319 ダイパッド部
19b 裏面(ドレイン端子部D)
19L1、19L2、19L3、19L4 辺
21 基材
22 ゲート電極
23 ソース電極
24 ドレイン電極
25 保護膜
31、331 第1ワイヤー
32、332 第2ワイヤー
100、100A、300 半導体装置
101、330 枠体
109 ダイパッド部
110 第1リードポスト部
111 第1端子部(ゲート端子部G)
120 第2リードポスト部
120L1、120L2 外縁部
121 第2端子部(ソース端子部S)
122 第3端子部(ソース端子部S)
151 第1延在部
152 第2延在部
191 角部近傍
311 端子部(ゲート端子部G)
312 端子部(ドレイン端子部D)
313 端子部(ソース端子部S)
314 第1リードポスト部
315 第2リードポスト部
316 支え部
319 ダイパッド部
330 枠体
L1、L2、L11、L12 距離
L3、L4 最短距離
L4 最短距離
Claims (15)
- おもて面を有するダイパッド部と、
前記ダイパッド部から離れて配置され、前記ダイパッド部のおもて面に平行な第1方向に延在する第1リード部と、
前記ダイパッド部及び前記第1リード部から離れて配置され、前記第1方向に延在する第2リード部と、
前記ダイパッド部のおもて面に平行な方向において、前記ダイパッド部の角部近傍から前記ダイパッド部の外側へ延在する第1延在部と、を備え、
前記第1リード部は、
第1端子部と、
前記第1端子部よりも前記ダイパッド部に近い側に位置し、前記第1端子部と電気的に接続する第1リードポスト部と、を有し、
前記第2リード部は、
第2端子部と、
前記第1端子部と前記第2端子部との間に位置する第3端子部と、
前記第2端子部及び前記第3端子部よりも前記ダイパッド部に近い側に位置し、前記第2端子部及び前記第3端子部と電気的に接続する第2リードポスト部と、を有し、
前記ダイパッド部のおもて面に平行で、かつ前記第1方向と交差する第2方向において、前記第2リードポスト部が、前記第1リードポスト部と隣り合う一方の外縁部および前記一方の外縁部の反対側に位置する他方の外縁部と、前記他方の外縁部から前記第2リードポスト部の外側へ延在する第2延在部と、をさらに備え、
前記第1リードポスト部、前記第2リードポスト部、前記第1延在部及び前記第2延在部は、前記第2方向に並んでいる
リードフレーム。 - 前記リードフレームは、前記第2方向に並びかつ隣り合う第1要素および第2要素を含み、
前記第1要素および第2要素はそれぞれ、
前記ダイパッド部、前記第1リード部、前記第2リード部、前記第1延在部及び前記第2延在部、を備え、
前記第1要素の前記第1延在部は、前記第2要素の前記第2延在部に接続している
請求項1に記載のリードフレーム。 - リードフレームと、
第1面と前記第1面の反対側に位置する第2面とを有し、前記第1面側に第1電極及び第2電極を有し、前記第2面側に第3電極を有する半導体チップと、を備え、
前記リードフレームは、
おもて面を有し、前記おもて面側に前記半導体チップが取り付けられて、前記第3電極と電気的に接続されるダイパッド部と、
前記ダイパッド部から離れて配置され、前記ダイパッド部のおもて面に平行な第1方向に延在する第1リード部と、
前記ダイパッド部及び前記第1リード部から離れて配置され、前記第1方向に延在する第2リード部と、
前記ダイパッド部のおもて面に平行な方向において、前記ダイパッド部の角部近傍から前記ダイパッド部の外側へ延在する第1延在部と、を備え、
前記第1リード部は、
第1端子部と、
前記第1端子部よりも前記ダイパッド部に近い側に位置し、前記第1端子部と電気的に接続する第1リードポスト部と、を有し、
前記第2リード部は、
第2端子部と、
前記第1端子部と前記第2端子部との間に位置する第3端子部と、
前記第2端子部及び前記第3端子部よりも前記ダイパッド部に近い側に位置し、前記第2端子部及び前記第3端子部と電気的に接続する第2リードポスト部と、を有し、
前記ダイパッド部のおもて面に平行で、かつ前記第1方向と交差する第2方向において、前記第2リードポスト部が、前記第1リードポスト部と隣り合う一方の外縁部および前記一方の外縁部の反対側に位置する他方の外縁部と、前記他方の外縁部から前記第2リードポスト部の外側へ延在する第2延在部と、をさらに備え、
前記第1リードポスト部、前記第2リードポスト部、前記第1延在部及び前記第2延在部は、前記第2方向に並んでいる、半導体装置。 - 前記第1電極と前記第1リードポスト部とを電気的に接続する第1ワイヤーと、
前記第2電極と前記第2リードポスト部とを電気的に接続する第2ワイヤーと、
前記半導体チップ、前記第1リードポスト部、前記第2リードポスト部、前記第1ワイヤー及び前記第2ワイヤーを覆って封止する封止樹脂と、をさらに備え、
前記ダイパッド部のおもて面の反対側に位置する裏面は、前記封止樹脂から露出している
請求項3に記載の半導体装置。 - 前記第1端子部と前記第3端子部との間の距離をL1とし、
前記第2端子部と前記第3端子部との間の距離をL2とし、
前記ダイパッド部の裏面であって前記封止樹脂から露出している部分から、前記第1端子部、前記第2端子部又は前記第3端子部までの最短距離をL3としたとき、
L3>L1、且つL3>L2、が成り立つ
請求項4に記載の半導体装置。 - 前記第1延在部は、前記封止樹脂で覆われて封止されている
請求項4又は5に記載の半導体装置。 - 前記第1延在部は、前記封止樹脂から露出しており、
前記第1端子部と前記第3端子部との間の距離をL1とし、
前記第2端子部と前記第3端子部との間の距離をL2とし、
前記封止樹脂の外縁部に沿う距離であって、前記第1延在部から前記第1端子部までの最短距離をL4としたとき、
L4>L1、且つL4>L2、が成り立つ
請求項4又は5に記載の半導体装置。 - 前記第1延在部の端面および前記第2延在部の端面が互いに、前記ダイパッド部のおもて面と直交する任意の面に対し対称に配置されている
請求項7に記載の半導体装置。 - 前記第2延在部は、前記封止樹脂で覆われて封止されている
請求項7又は8に記載の半導体装置。 - 前記第2延在部は、前記封止樹脂から露出しており、
前記第1端子部と前記第3端子部との間の距離をL1とし、
前記第2端子部と前記第3端子部との間の距離をL2とし、
前記封止樹脂の外縁部に沿う距離であって、前記第2延在部から前記第2端子部又は前記第3端子部までの最短距離をL5としたとき、
L5>L1、且つL5>L2、が成り立つ
請求項4から9のいずれか1項に記載の半導体装置。 - おもて面を有するダイパッド部と、
前記ダイパッド部から離れて配置され、前記ダイパッド部のおもて面に平行な第1方向に延在する第1リード部と、
前記ダイパッド部及び前記第1リード部から離れて配置され、前記第1方向に延在する第2リード部と、
前記ダイパッド部のおもて面に平行な方向において、前記ダイパッド部の角部近傍から前記ダイパッド部の外側へ延在する延在部と、を備え、
前記第1リード部は、
第1端子部と、
前記第1端子部よりも前記ダイパッド部に近い側に位置し、前記第1端子部と電気的に接続する第1リードポスト部と、を有し、
前記第2リード部は、
第2端子部と、
前記第1端子部と前記第2端子部との間に位置する第3端子部と、
前記第2端子部及び前記第3端子部よりも前記ダイパッド部に近い側に位置し、前記第2端子部及び前記第3端子部と電気的に接続する第2リードポスト部と、を有し、
前記第1リードポスト部、前記第2リードポスト部及び前記延在部は、前記ダイパッド部のおもて面に平行な第2方向に並んでおり、
前記第2方向は前記第1方向と交差するリードフレームであって、
前記リードフレームは、第2方向に並びかつ隣り合う第1要素および第2要素を含み、
前記第1要素および第2要素はそれぞれ、
前記ダイパッド部、前記第1リード部、前記第2リード部及び前記延在部、を備え、
前記第1要素の前記延在部は、前記第2要素の前記第2リードポスト部に接続しているリードフレーム。 - リードフレームを用意する工程であって、
おもて面を有するダイパッド部と、
前記ダイパッド部から離れて配置され、前記ダイパッド部のおもて面に平行な第1方向に延在する第1リード部と、
前記ダイパッド部及び前記第1リード部から離れて配置され、前記第1方向に延在する第2リード部と、
前記ダイパッド部のおもて面に平行な方向において、前記ダイパッド部の角部近傍から前記ダイパッド部の外側へ延在する延在部と、を備え、
前記第1リード部は、
第1端子部と、
前記第1端子部よりも前記ダイパッド部に近い側に位置し、前記第1端子部と電気的に接続する第1リードポスト部と、を有し、
前記第2リード部は、
第2端子部と、
前記第1端子部と前記第2端子部との間に位置する第3端子部と、
前記第2端子部及び前記第3端子部よりも前記ダイパッド部に近い側に位置し、前記第2端子部及び前記第3端子部と電気的に接続する第2リードポスト部と、を有し、
前記第1リードポスト部、前記第2リードポスト部及び前記延在部は、前記ダイパッド部のおもて面に平行な第2方向に並んでおり、前記第2方向は前記第1方向と交差する
工程と、
第1面側に第1電極及び第2電極を有し、前記第1面の反対側に位置する第2面側に第3電極を有する半導体チップを用意する工程と、
前記半導体チップの前記第2面側を前記ダイパッド部のおもて面側に取り付けて、前記第3電極と前記ダイパッド部とを電気的に接続する工程と、
前記第1電極と前記第1リードポスト部とを第1ワイヤーを用いて電気的に接続する工程と、
前記第2電極と前記第2リードポスト部とを第2ワイヤーを用いて電気的に接続する工程と、
前記半導体チップ、前記第1リードポスト部、前記第2リードポスト部、前記第1ワイヤー及び前記第2ワイヤーを封止樹脂で覆って封止する工程と、を備え、
前記封止する工程では、前記ダイパッド部のおもて面側を前記封止樹脂で覆い、且つ、前記ダイパッド部のおもて面の反対側に位置する裏面は前記封止樹脂から露出させ、
前記封止する工程の前に、前記延在部を切断する工程、をさらに備え、
前記封止する工程では、前記延在部のうちの前記ダイパッド部側に残された部分を前記封止樹脂で覆う、
半導体装置の製造方法。 - 前記リードフレームは、第2方向に並びかつ隣り合う第1要素および第2要素を含み、
前記第1要素および第2要素はそれぞれ、
前記ダイパッド部、前記第1リード部、前記第2リード部及び前記延在部、を備え、
前記第1要素の前記延在部は、前記第2要素の前記第2リードポスト部に接続している
請求項12に記載の半導体装置の製造方法。 - リードフレームを用意する工程であって、
おもて面を有するダイパッド部と、
前記ダイパッド部から離れて配置され、前記ダイパッド部のおもて面に平行な第1方向に延在する第1リード部と、
前記ダイパッド部及び前記第1リード部から離れて配置され、前記第1方向に延在する第2リード部と、
前記ダイパッド部のおもて面に平行な方向において、前記ダイパッド部の角部近傍から前記ダイパッド部の外側へ延在する延在部と、を備え、
前記第1リード部は、
第1端子部と、
前記第1端子部よりも前記ダイパッド部に近い側に位置し、前記第1端子部と電気的に接続する第1リードポスト部と、を有し、
前記第2リード部は、
第2端子部と、
前記第1端子部と前記第2端子部との間に位置する第3端子部と、
前記第2端子部及び前記第3端子部よりも前記ダイパッド部に近い側に位置し、前記第2端子部及び前記第3端子部と電気的に接続する第2リードポスト部と、を有し、
前記第1リードポスト部、前記第2リードポスト部及び前記延在部は、前記ダイパッド部のおもて面に平行な第2方向に並んでおり、前記第2方向は前記第1方向と交差する
工程と、
第1面側に第1電極及び第2電極を有し、前記第1面の反対側に位置する第2面側に第3電極を有する半導体チップを用意する工程と、
前記半導体チップの前記第2面側を前記ダイパッド部のおもて面側に取り付けて、前記第3電極と前記ダイパッド部とを電気的に接続する工程と、
前記第1電極と前記第1リードポスト部とを第1ワイヤーを用いて電気的に接続する工程と、
前記第2電極と前記第2リードポスト部とを第2ワイヤーを用いて電気的に接続する工程と、
前記半導体チップ、前記第1リードポスト部、前記第2リードポスト部、前記第1ワイヤー及び前記第2ワイヤーを封止樹脂で覆って封止する工程と、を備え、
前記封止する工程では、前記ダイパッド部のおもて面側を前記封止樹脂で覆い、且つ、前記ダイパッド部のおもて面の反対側に位置する裏面は前記封止樹脂から露出させ、
前記リードフレームは、第2方向に並びかつ隣り合う第1要素および第2要素を含み、
前記第1要素および第2要素はそれぞれ、
前記ダイパッド部、前記第1リード部、前記第2リード部及び前記延在部、を備え、
前記第1要素の前記延在部は、前記第2要素の前記第2リードポスト部に接続している
半導体装置の製造方法。 - 前記封止する工程の後で、前記延在部であって前記封止樹脂から露出している部分を切断する工程、をさらに備える
請求項12から14のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018215433A JP7225722B2 (ja) | 2018-11-16 | 2018-11-16 | リードフレーム、半導体装置及び半導体装置の製造方法 |
US16/582,139 US11177196B2 (en) | 2018-11-16 | 2019-09-25 | Lead frame, semiconductor device, and method for manufacturing semiconductor device |
CN201910936677.9A CN111199944A (zh) | 2018-11-16 | 2019-09-29 | 引线框架、半导体装置以及半导体装置的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018215433A JP7225722B2 (ja) | 2018-11-16 | 2018-11-16 | リードフレーム、半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020087998A JP2020087998A (ja) | 2020-06-04 |
JP7225722B2 true JP7225722B2 (ja) | 2023-02-21 |
Family
ID=70726691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018215433A Active JP7225722B2 (ja) | 2018-11-16 | 2018-11-16 | リードフレーム、半導体装置及び半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11177196B2 (ja) |
JP (1) | JP7225722B2 (ja) |
CN (1) | CN111199944A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160293549A1 (en) | 2015-03-31 | 2016-10-06 | Infineon Technologies Austria Ag | Compound Semiconductor Device Including a Sensing Lead |
JP2017135241A (ja) | 2016-01-27 | 2017-08-03 | ローム株式会社 | 半導体装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6066890A (en) * | 1995-11-13 | 2000-05-23 | Siliconix Incorporated | Separate circuit devices in an intra-package configuration and assembly techniques |
JP3480285B2 (ja) | 1997-02-27 | 2003-12-15 | 富士電機ホールディングス株式会社 | 半導体装置およびその製造方法 |
JP2000049184A (ja) | 1998-05-27 | 2000-02-18 | Hitachi Ltd | 半導体装置およびその製造方法 |
DE102004064118B4 (de) * | 2004-03-03 | 2012-12-20 | Atmel Automotive Gmbh | Infrarot-Empfänger-Chip |
JP4705881B2 (ja) * | 2006-05-09 | 2011-06-22 | パナソニック株式会社 | リードフレーム及びそれを用いた半導体装置 |
JP5384913B2 (ja) | 2008-11-18 | 2014-01-08 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2010258289A (ja) | 2009-04-27 | 2010-11-11 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2011129875A (ja) | 2009-11-20 | 2011-06-30 | Panasonic Corp | 半導体装置及びそのリードフレーム |
JP2012015202A (ja) * | 2010-06-29 | 2012-01-19 | On Semiconductor Trading Ltd | 半導体装置およびその製造方法 |
JP6345608B2 (ja) | 2015-01-19 | 2018-06-20 | 新電元工業株式会社 | 半導体装置 |
JP6520437B2 (ja) * | 2015-06-12 | 2019-05-29 | 富士電機株式会社 | 半導体装置 |
US11094615B2 (en) * | 2017-11-27 | 2021-08-17 | Sumitomo Electric Industries, Ltd. | Semiconductor apparatus including leads and bonding wires |
DE112019001917T5 (de) * | 2018-04-11 | 2020-12-24 | Rohm Co., Ltd. | Halbleiterbauteil |
-
2018
- 2018-11-16 JP JP2018215433A patent/JP7225722B2/ja active Active
-
2019
- 2019-09-25 US US16/582,139 patent/US11177196B2/en active Active
- 2019-09-29 CN CN201910936677.9A patent/CN111199944A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160293549A1 (en) | 2015-03-31 | 2016-10-06 | Infineon Technologies Austria Ag | Compound Semiconductor Device Including a Sensing Lead |
JP2017135241A (ja) | 2016-01-27 | 2017-08-03 | ローム株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
CN111199944A (zh) | 2020-05-26 |
US20200161227A1 (en) | 2020-05-21 |
US11177196B2 (en) | 2021-11-16 |
JP2020087998A (ja) | 2020-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11239132B2 (en) | Semiconductor power device with corresponding package and related manufacturing process | |
US8426963B2 (en) | Power semiconductor package structure and manufacturing method thereof | |
JP6028592B2 (ja) | 半導体装置 | |
US10727209B2 (en) | Semiconductor device and semiconductor element with improved yield | |
JP2004047850A (ja) | パワー半導体装置 | |
US20150194373A1 (en) | Semiconductor Packaging Arrangement | |
EP3690938B1 (en) | Semiconductor device and production method therefor | |
US20200251400A1 (en) | Semiconductor chip package comprising substrate, semiconductor chip, and leadframe and a method for fabricating the same | |
US20050104166A1 (en) | Semiconductor device and manufacturing method thereof | |
US20220199563A1 (en) | High thermal dissipation, packaged electronic device and manufacturing process thereof | |
US9373566B2 (en) | High power electronic component with multiple leadframes | |
US20240038612A1 (en) | Package with electrically insulated carrier and at least one step on encapsulant | |
US10410996B2 (en) | Integrated circuit package for assembling various dice in a single IC package | |
US11201099B2 (en) | Semiconductor device and method of manufacturing the same | |
JP7225722B2 (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
JP2016184757A (ja) | 半導体装置 | |
JPH11251508A (ja) | 絶縁物封止型電子装置及びその製造方法 | |
CN112530919A (zh) | 公共源极平面网格阵列封装 | |
EP4258346A1 (en) | Thermal performance improvement and stress reduction in semiconductor device modules | |
EP4310906A1 (en) | Semiconductor package and method | |
US20230245951A1 (en) | Semiconductor device | |
EP4369394A1 (en) | Power semiconductor package and method for fabricating the same | |
CN116779576A (zh) | 一种半导体组件及半导体器件 | |
CN111554666A (zh) | 功率半导体器件封装件 | |
CN117790434A (zh) | 在电子部件的顶部具有电绝缘导热层的封装体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211014 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230123 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7225722 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |