CN117790434A - 在电子部件的顶部具有电绝缘导热层的封装体 - Google Patents

在电子部件的顶部具有电绝缘导热层的封装体 Download PDF

Info

Publication number
CN117790434A
CN117790434A CN202311265690.9A CN202311265690A CN117790434A CN 117790434 A CN117790434 A CN 117790434A CN 202311265690 A CN202311265690 A CN 202311265690A CN 117790434 A CN117790434 A CN 117790434A
Authority
CN
China
Prior art keywords
electronic component
package
thermally conductive
electrically insulating
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311265690.9A
Other languages
English (en)
Inventor
龙仕璟
侯志彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN117790434A publication Critical patent/CN117790434A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种封装体(100)包括：载体(102)；安装在载体(102)上或上方的电子部件(104)；位于所述电子部件(104)的上主表面的至少一部分上的电绝缘导热层(108)；位于电绝缘导热层(108)上的金属块(114)；以及包封材料(120)，其至少部分地包封所述电子部件(104)、所述载体(102)、所述电绝缘导热层(108)和所述金属块(114)，使得所述金属块(114)的上主表面暴露在所述包封材料(120)之外。

Description

在电子部件的顶部具有电绝缘导热层的封装体
技术领域
各种实施例总体上涉及一种封装体以及一种制造封装体的方法。
背景技术
常规封装体可包括安装在芯片载体(例如引线框架)上的电子部件，且可通过从芯片延伸到芯片载体或引线的连接导线被电连接，而且可使用模制化合物作为包封材料模制。
常规封装体的热可靠性可能是一个问题。
发明内容
可能需要一种具有高的热可靠性和合理的或低的制造工作量的封装体。
根据一个示例性实施例，提供了一种封装体，其包括：载体；安装在载体上或上方的电子部件；位于电子部件的上主表面的至少一部分上的电绝缘导热层；位于电绝缘导热层上的金属块；以及至少部分地包封电子部件、载体、电绝缘导热层和金属块而使得所述金属块的上主表面暴露在所述包封材料之外的包封材料。
根据另一个示例性实施例，提供了一种制造封装体的方法，所述方法包括：将电子部件安装在载体上或上方；在电子部件的上主表面的至少一部分上提供电绝缘导热层；在电绝缘导热层上提供金属块；以及通过包封材料至少部分地包封电子部件、载体、电绝缘导热层和金属块，使得所述金属块的上主表面暴露在所述包封材料之外。
根据一个示例性实施例，包封的封装体包括安装在载体上或上方并且带有电绝缘导热层的电子部件，顶侧金属块位于电子部件的顶部上。金属块可以暴露在包封材料之外以增强热移除。有利地，这样的封装体架构实现了高的热性能，因为在封装体的操作期间由电子部件生成的热可以经由电绝缘导热层和金属块沿着顶侧散热部分从电子部件高效地移除到封装体的包封材料(其可以具有相对低的热导率)之外。此外，之上组装有电子部件的载体也可以有助于将热移除到底侧。进一步有利地，电子部件的顶部上的电绝缘导热层的介电性质使电子部件与金属块的暴露的金属表面电解耦，从而也确保高的电可靠性。
进一步示例性实施例的描述
在下文中，将解释封装体和方法的进一步示例性实施例。
在本申请的上下文中，术语“封装体”可以特别地表示可以包括安装在(特别是导电的)载体上的一个或多个电子部件的电子器件。封装体的所述组成部分可以至少部分地由包封材料包封。可选地，一个或多个导电互连体(诸如金属柱、泵、连接导线和/或夹)可以在封装体中实现，例如用于电耦合和/或机械支撑电子部件。
在本申请的上下文中，术语“载体”可以特别地表示支撑结构(其可以是至少部分导电的)，其用作待安装在其上的电子部件的机械支撑结构，并且其还可以有助于电子部件与封装体的外围电子设备之间的电互连。换句话说，载体可以同时实现机械支撑功能和电连接功能。载体可以包括或由单个部件、经由包封材料或其它封装体部件接合的多个部件或载体的子组件组成。当载体形成引线框架的一部分时，其可以是或可以包括裸片焊盘。例如，这种载体可以是引线框架结构(例如由铜制成)、DAB(直接铝接合)衬底、DCB(直接铜接合)衬底等。此外，载体还可以被配置为活性金属钎焊(AMB)衬底。此外，载体的至少一部分可以与电子部件一起被包封材料包封。
在本申请的上下文中，术语“电子部件”可以特别地包括半导体芯片(特别是功率半导体芯片)、有源电子器件(如晶体管)、无源电子器件(诸如电容或电感或欧姆电阻)、传感器(诸如麦克风、光传感器或气体传感器)、致动器(例如扬声器)和微机电系统(MEMS)。然而，在其它实施例中，电子部件也可以是不同类型的，诸如机电构件、特别是机械开关等。特别地，电子部件可以是在其表面部分中具有至少一个集成电路元件(诸如二极管或晶体管)的半导体芯片。电子部件可以是裸露的裸片或者可以已经被封装或包封。根据示例性实施例实施的半导体芯片可以以硅技术、氮化镓技术、碳化硅技术等形成。
在本申请的上下文中，术语“电绝缘导热层”可以特别地表示被配置用于导热的平坦型的介电膜或箔。例如，电绝缘导热层的热导率可以是至少lW/mK、特别是至少2W/mK、优选至少5W/mK。例如，电绝缘导热层的热导率可以在lW/mK至20W/mK的范围内、特别是在2W/mK至12W/mK的范围内。电绝缘导热层的介电基质的热导率可以通过嵌入具有更高的热导率的填料颗粒(例如，包括氧化铝、氮化铝、氮化硼、氧化硅等的陶瓷填料颗粒)来增加。例如，电绝缘导热层可以包括聚合物基质，可选地在其中具有陶瓷填料颗粒。例如，电绝缘导热层可以具有在1μm至200μm的范围内、特别是在Ι0μm至80μm的范围内的厚度。例如，电绝缘导热层可以是粘性的或可粘合的。
在本申请的上下文中，术语“金属块”可以特别地表示包括金属材料的结构体。特别地，金属块可以由金属(诸如铜或铝)组成。例如，金属块可以是金属板的分离部段。在一个实施例中，金属块可以具有板状或长方体状。例如，金属块的热导率可以是至少10W/mK、特别是至少50W/mK、优选至少100W/mK。例如，金属块可以具有在100μm至1000μm的范围内、特别是在200μm至300μm的范围内的厚度。
在本申请的上下文中，术语“包封材料”可以特别地表示围绕电子部件的至少一部分和载体的至少一部分的基本上电绝缘的材料，以在操作期间提供机械保护、电绝缘以及可选地对热移除产生一定的贡献。特别地，所述包封材料可以是模制化合物。模制化合物可以包括可流动且可硬化的材料的基质和嵌入其中的填料颗粒。例如，填料颗粒可用于调节模制部件的特性，特别是用于增强热导率。作为模制化合物(例如基于环氧树脂)的替代方式，包封材料也可以是灌封化合物(例如基于硅凝胶)。
在一个实施例中，载体的下主表面和/或侧表面暴露在包封材料之外。通过相对于包封材料(其可能具有相对差的热导率)也暴露载体的表面的一部分，可以在电子部件的底侧处建立进一步高效的冷却路径。因此，这可以实现双侧冷却，进而可以确保封装体的优异的热性能。优选地，载体可以至少部分地由金属制成和/或可以至少部分地由陶瓷制成，这两者都可以具有优异的热导率。
在一个实施例中，封装体包括位于电子部件的下主表面的至少一部分上的另一个(例如电绝缘或导电)导热层。因此，电子部件的两个相反的主表面可以至少部分地覆盖有导热层。这可以确保在电子部件的两侧上进行适当的热耦合，这可以高效地促进操作期间的散热。同时，电子部件的两个主表面可以沿着热移除路径电解耦，这可以增强封装体的电可靠性。
在一个实施例中，封装体包括安装在载体上或上方的另外的电子部件、位于另外的电子部件的上主表面的至少一部分上的另外的电绝缘导热层、以及位于另外的电绝缘导热层上的另外的金属块，其中，包封材料至少部分地包封另外的电子部件、另外的电绝缘导热层和另外的金属块，使得所述另外的金属块的上主表面暴露在包封材料之外。这样的实施例例如在图1中示出。因此，可以将多于一个的电子部件包封在包封材料中。电子部件可以安装在封装体的同一载体上或另一个载体上。通过为至少一个另外的电子部件提供顶侧电绝缘导热层，对于每个电子部件，都可以通过布置在相应的电绝缘导热层的顶部上的相应暴露的金属块实现顶侧冷却。因此，可以在这样的多部件封装体中创建从相应的电子部件经由所分配的电绝缘导热层以及所分配的金属块到封装体外部的连续热路径。此外，对于至少一个附加电子部件，电绝缘导热层可以另外确保所述附加电子部件相对于封装体的外部的可靠电解耦。
在一个实施例中，封装体包括安装在载体上或上方的另外的电子部件，其中，电绝缘导热层布置在另外的电子部件的上主表面的至少一部分上，并且，包封材料至少部分地包封另外的电子部件。优选地，电绝缘导热层上的部分暴露的金属块促进电子部件和另外的电子部件两者与封装体的外部的热耦合。这样的实施例例如在图2中示出。所描述的实施例具有与先前描述的实施例相同的优点，并且提供了以下附加优点：单个共同的连续电绝缘导热层以及其上的单个共同的连续金属块可以用于相对于封装体的环境热耦合和电解耦多个电子部件。这使得制造过程特别简单，并且进一步改善了热性能。
在一个实施例中，封装体包括位于载体和另外的电子部件之间的另一个金属块，用于至少部分地调平电子部件与另外的电子部件之间的高度差。相应地，所述方法可以包括将之上和/或之下具有至少一个其它(例如电绝缘或导电)导热层的另一个金属块安装在载体上，将另外的电子部件安装在其它金属块上或上方，以及选择之上和/或之下具有至少一个其它导热层的其它金属块，用于调平电子部件与另外的电子部件之间的高度差。在一些配置中，安装在相同载体上并且包封在相同包封材料中的不同电子部件可以具有不同的厚度。通过在较薄的电子部件下方(或上方)提供厚度平衡附加金属块，可以部分地或完全地补偿电子部件之间的厚度差。这具有以下优点：一方面，这可以允许在相同的竖直高度水平处暴露至少两个电子部件的顶部上的金属块，这可以使得封装体获得外部平坦主表面，而不损害与热性能有关的内容(例如参见图1)。另一方面，这还可以简化用于相同封装体的至少两个电子部件的导热层和金属块的共同堆叠的使用(比较图2)。其它金属块的调平效果可以是部分地(使得保持减小的高度差)或完全地(使得没有高度差)。
在一个实施例中，封装体包括又外的至少一个(例如电绝缘或导电)导热层。所述又外的至少一个(例如电绝缘或导电)导热层可以布置在载体与其它金属块之间和/或其它金属块与另外的电子部件之间。因此，至少一个其它导热层可以覆盖其它金属块的两个相反主表面中的至少一个。这可以确保形成从载体直到暴露在包封材料之外的一个或多个金属块的连续导热路径。同时，这可以确保至少一个另外的电子部件与载体之间的适当的电解耦。因此，可以实现热性能和电可靠性的进一步增强。
在一个实施例中，封装体包括至少一个导电连接元件，所述至少一个导电连接元件将电子部件的上主表面与载体和/或与封装体的另外的电子部件电连接。例如，载体可以包括用于安装一个或多个电子部件的裸片焊盘和至少一个引线。相应的导电耦合元件可以将至少一个电子部件与裸片焊盘和/或与至少一个引线和/或与至少一个另外的部件电耦合。这种导电耦合元件可以是夹、连接导线或连接带。夹可以是弯曲的导电体，其可实现与相应电子部件的上主表面的具有高连接面积的电连接。附加于或替代于这种夹，也可以在封装体中实施一个或多个其它导电互连体，例如连接电子部件与载体和/或引线和/或另外的电子部件和/或连接电子部件的不同焊盘的连接导线和/或连接带。
在一个实施例中，至少一个导电连接元件部分地延伸穿过电绝缘导热层。相应地，所述方法可以包括：电连接至少一个导电连接元件，以部分地延伸穿过电绝缘导热层。这样的实施例在图2中示出。例如，连接导线可以嵌埋在形成电绝缘导热层的膜中。这可以进一步改善散热。
在另一个实施例中，至少一个导电连接元件完全远离(即，外部于)电绝缘导热层延伸。因此，所述方法可以包括：电连接至少一个导电连接元件以完全远离电绝缘导热层延伸。图1中示出了相应的实施例。将至少一个导电连接元件保持在电绝缘导热层的外部可以获得特别简单的制造过程。
在一个实施例中，金属块被配置为热功能的，而非电功能的。换句话说，金属块可以连接在封装体中，使得其形成从电子部件直到封装体外部的连续导热路径的一部分，从而有助于散热并因此有助于冷却。然而，在所描述的实施例中，金属块可以与封装体的所有电流载送构件电解耦，特别是与至少一个电子部件电解耦，并且优选地还与载体电解耦。
在一个实施例中，载体被配置为电功能的，并且可选地被配置为热功能的。因此，载体的至少一部分可以在封装体的整体功能方面是具有电功能的。因此，在封装体的操作期间，电流可以流过载体的至少一部分。为此目的，至少部分导电的载体还可以与封装体的至少一个电子部件电耦合。可选地且优选地，载体还可有助于在操作期间从封装体移除热。这可以通过将电子部件的底侧与载体热耦合(例如通过其间的又一电绝缘导热层)和/或通过相对于包封材料暴露载体的表面部分来实现。
在一个实施例中，电绝缘导热层和金属块具有另一个侧向延伸尺度，特别是比电子部件更小或更大的侧向延伸尺度。例如参考图1的实施例，电绝缘导热层和金属块的主表面可以小于所连接的电子部件的侧向延伸尺度。因此，电子部件的主表面的仅一部分此时将被电绝缘导热层和金属块覆盖。此时，电子部件的上主表面的其余的未被覆盖的部分可以用于连接至少一个导电连接元件(例如连接导线)。所述设计可以简化封装体内部的电子部件的电互连。在替代实施例中(参见例如图2)，电绝缘导热层以及金属块可以侧向延伸超过相应电子部件的主表面，即，可以更大。因此，不仅电子部件的整个主表面此时可以被电绝缘导热层覆盖，而且电绝缘导热层还可以侧向突出超过电子部件。这可以确保优异的除热能力并且还可以促进热扩散。因此，后一实施例对于进一步增强热性能可能是特别有利的。
在一个实施例中，电子部件包括由功率半导体芯片和微控制器组成的组中的一个。在这样的应用中，在封装体的操作期间，封装体的电子部件将产生大量的热。因此，由于在电子部件的顶部上提供电绝缘导热层以及由于部分暴露的金属块而改善的热性能在这样的实施例中将是最大的优点。
在一个实施例中，电子部件被配置为无引线封装体。无引线封装体可以被表示为这样的封装体，即其中用于电连接被包封的电子部件的引线不作为暴露的条带或腿部延伸超过包封材料，而是仅作为例如与包封材料的外表面对齐(特别是水平和/或垂直地)的平面表面从封装体的外部可电触及。有引线的封装体件具有围绕部件的周边的暴露的腿部以用于连接到诸如印刷电路板的安装基座，但是无引线封装体件仅暴露引线作为与包封材料齐平的接触点或区域(而不是突出部)。
在一个实施例中，所述方法包括：提供金属板，将金属板分离成多个金属块，以及将至少一个分离的金属块放置在电子部件上方和/或下方。有利地，所描述的配置允许简单批量制造多个金属块，以用于组装在封装体的多个预成型件的电子部件或载体上。例如，可以提供金属板(诸如铜板)，例如其具有圆形或矩形形状。然后可以将金属板分离(优选地通过机械切割或激光切割，或者可替代地通过蚀刻)成多个金属块。例如，金属板可以沿着沿两个垂直方向延伸的直分离线分离。例如，金属板可以通过沿着行和列切割而被分离成单独的金属块，即以类似矩阵的方式进行分离。
在一个实施例中，所述方法包括：将金属板与电绝缘导热片连接，以及将金属板与电绝缘导热片一起分离成多个金属块，每个金属块上具有电绝缘导热层。所述电绝缘导热片可以是粘性的或可粘合的。例如，然后可以将之上具有电绝缘导热层的分离的金属块放置在电子部件上(或载体上)，使得电绝缘导热层布置在电子部件(或载体)的上主表面的所述至少一部分上。非常有利地，上述金属板可以与例如具有相同尺寸的电绝缘导热片连接。此时，金属板的分离过程还可以分离电绝缘导热片，从而形成多个由电绝缘导热层和其上的金属块构成的堆叠的双层结构。然后可以将这种预制的双层结构放置在电子部件(或载体)上。所描述的制造工艺是非常高效的，并且允许在工业规模上以高产量制造封装体。
在一个实施例中，所述方法包括：在所述放置之前、特别是在所述分离之前，将金属板和/或电绝缘导热片布置在支撑结构、特别是支撑环上。例如，支撑环可以是晶片环，在所述晶片环上可以安装裸片附接带。然后可以将铜板施加在裸片附接带上。所获得的布置可以被锯切以用于将金属板和随带的下面的电绝缘导热片一起进行分离。此后，每个包含相应的电绝缘导热层以及位于电绝缘导热层上的所分配的金属块的双层结构然后可以以拾取和放置方式组装在电子部件上或载体上。在要制造好的封装体中，由电绝缘导热层以及在其上分配的金属块组成的双层结构可以在水平面中具有相同的尺寸和相同的轮廓。
在一个实施例中，所述方法包括：在将电绝缘导热层和金属块安装在电子部件上之前，将至少一个导电连接元件(诸如连接导线或夹)电连接在电子部件的上主表面与载体和/或另外的电子部件之间。为了简化制造过程，可以优选的是，在安装由电绝缘导热层和其上的金属块构成的堆叠体之前，首先将导电连接元件连接在电子部件与载体之间和/或连接在不同的电子部件之间。
在一个实施例中，封装体被配置为功率封装体。功率封装体可以是包括至少一个功率芯片作为被包封的电子部件的封装体。因此，封装体可以被配置为功率模块、例如诸如半导体功率封装体的模制功率模块。例如，封装体的一个示例性实施例可以是智能功率模块(IPM)。封装体的另一个示例性实施例是双列直插式封装体(DIP)。
相应地，电子部件可以被配置为功率半导体芯片。因此，电子部件(诸如半导体芯片)可以用于例如汽车领域中的功率应用场合，并且可以例如具有至少一个集成绝缘栅双极晶体管(IGBT)和/或至少一个另一个类型的晶体管(诸如MOSFET、JFET、HEMT等)和/或至少一个集成二极管。这样的集成电路元件可以例如以硅技术或基于宽带隙半导体(诸如碳化硅、氮化镓)来制造。半导体功率芯片可以包括一个或多个场效应晶体管、二极管、逆变器电路、半桥、全桥、驱动器、逻辑电路、另外的器件等。关于电隔离和热消散的示例性实施例的优点对于功率裸片是特别显著的。
在一个实施例中，封装体包括安装在包封材料的一部分上和金属块的暴露表面上的散热器。这种散热器可以是散热体，其可以由高导热材料(诸如铜或铝)制成，且可以附接到包封材料表面和暴露的金属块。例如，这种散热器可以具有直接连接到包封材料和暴露的金属块的所述表面的基体，并且可以具有从基体延伸并且彼此平行的多个冷却翅片，以便向环境移除热。
在一个实施例中，封装体被配置为由引线框架连接的功率模块、控制集成功率系统(CIPOS)封装体、晶体管外形(TO)封装体、四方扁平无引线封装体(QFN)封装体、小外形(SO)封装体、小外形晶体管(SOT)封装体和薄小外形封装体(TSOP)封装体组成的组中的一个。例如，所述封装体可以以本申请人英飞凌科技股份有限公司的“CIPOSTM Mini”配置或“TO-247”配置来实现。用于传感器和/或机电装置的封装体也是可能的实施例。此外，示例性实施例还可以涉及用作纳米电池或纳米燃料电池或具有化学、机械、光学和/或磁性致动器的其它装置的封装体。因此，根据示例性实施例的封装体与标准封装体概念完全兼容，并且在外部呈现为传统封装体，这是非常方便用户的。
作为形成电子部件的基础的衬底或晶片，可以使用半导体衬底、特别是硅衬底。或者，可提供氧化硅或另一个绝缘体衬底。还可以实施锗衬底或III-V族半导体材料。例如，示例性实施例可以以GaN或SiC技术实施。
结合附图，从以下描述和所附权利要求中，上述和其它目的、特征和优点将变得显而易见，在附图中，相同的部分或元件由相同的附图标记表示。
附图说明
所包括的用于提供对示例性实施例的进一步理解并且构成说明书的一部分的附图示出了示例性实施例。
在附图中：
图1示出了根据一个示例性实施例的封装体的剖视图。
图2示出了根据另一个示例性实施例的封装体的剖视图。
图3示出了根据一个示例性实施例的制造封装体的方法的流程图。
图4示出了根据一个示例性实施例的用于制造封装体的分离的金属板的俯视图。
图5至图11示出了根据一个示例性实施例的在执行制造图11中所示的封装体的方法期间获得的结构的三维视图和俯视图。
具体实施方式
附图中的图示是示意性的，而不是按比例绘制的。
在将参考附图更详细地描述示例性实施例之前，将基于已经开发的示例性实施例来概述一些总体考虑。
在常规封装体中，可能发生不充分的散热，这可能降低封装体的热性能。特别地，在具有不同裸片高度的多芯片应用中，制造问题可能特别地发生在导线连接工艺中。
根据一个示例性实施例，提供了一种封装体，其包括载体(例如引线框架类型的载体)和安装在载体上或载体上方的一个或多个电子部件(诸如至少一个半导体芯片)。有利地，电绝缘导热层(例如热增强的裸片附接膜)可以至少部分地覆盖电子部件的上主表面，因此可以确保电子部件在其顶侧处的适当热耦合。此外，高导热金属块(例如由铜制成)可以布置在电绝缘导热层上，用于使从电子部件经由电绝缘导热层在向上方向上通过金属块形成连续的导热路径。包封材料(诸如模制化合物)可以至少部分地包封封装体的所提及的部件，同时确保金属块的上主表面保持不被包封材料覆盖。因此，热可以从被包封的电子部件的顶侧高效地移除直到封装体的外部。同时，电绝缘导热层的介电性质可以可靠地将被包封的电子部件与封装体的顶侧上的暴露的金属表面电解耦。这可以使封装体获得优异的热性能和电性能。
特别地，示例性实施例提供了一种制造具有被包封的半导体芯片型电子部件的封装体(优选地，但不一定是QFN封装体)的方法。可以是锯切铜板的一部分的金属块与可以是裸片附接膜(DAF)的一部分的电绝缘导热层的组合可以安装在封装体中的电子部件的顶部上。铜板和裸片附接膜可以以晶片形式处理。电子部件可以以接合裸片的方式组装在载体的顶部上，载体可以实施为引线框架型裸片焊盘。例如，裸片附接设备可以用于所述组装工艺。
示例性实施例的技术实施可以使用基于铜板和使用裸片附接设备的DAF的拾取和放置配置，其可以一起被分离成之上具有相应金属块的单独的电绝缘导热层。这种预组装的双层结构可以组装在已经安装的电子部件的顶部上或载体的引线框架型裸片焊盘上。通过直接安装在载体上的这种双层结构，可以提高多裸片封装体中的较薄裸片的高度。电子部件可以被组装为引线接合裸片。通过电绝缘导热层相对于电子部件间隔开的金属块(优选地为铜)可以在包封(优选地通过模制)之后暴露。这可以实现顶侧冷却。当还暴露载体的底表面和/或侧表面时，可以实现双侧冷却。这可以使得封装体具有良好的热性能和电性能。
在载体与电子部件之间提供附加金属块可以允许灵活地增加多裸片封装体的较薄裸片的竖直方向上的高度水平。因此，多芯片封装体的所有裸片可以具有相同的顶部裸片高度水平。这可以减少工艺复杂性，特别是在导线连接期间。还可以执行浮动夹方法。
图1在右侧示出了根据一个示例性实施例的封装体100的剖视图。如图所示，封装体100被配置为无引线封装体。在图1的左侧，示出了装置150的俯视图，其包括在电绝缘导热片126上的分离的金属板124，两者都保持在环形支撑结构128上。
参考图1的右侧，所示的封装体100包括金属载体102(例如由铜制成)。所示出的平坦载体102可实施为引线框架型载体。载体102包括由多个单独的引线142围绕并与多个单独的引线142分离的裸片焊盘140。
可实施为半导体芯片(例如半导体功率芯片)的电子部件104安装在载体102的裸片焊盘140上。
如图所示，电绝缘导热层108仅布置在电子部件104的上主表面的一部分上。此外，封装体100包括在电子部件104的整个下主表面上的另一个导热层110。导热层108、110中的每一个可以是具有优选地至少lW/mK、更优选地至少2W/mK、最优选地至少5W/mK的热导率的粘合剂材料。
例如由铜或铝制成的金属块114布置在电绝缘导热层108的顶部上。金属块114与电绝缘导热层108可以是在水平面中具有相同尺寸和轮廓的堆叠双层。这是所述双层的制造过程的结果，所述制造过程将在下面参考装置150进行解释。
由于在电子部件104的顶部上的所描述的双层，形成了从电子部件104的顶侧直到封装体100的外部上主表面的导热路径。此外，从电子部件104的底侧通过载体102的其它导热层110和裸片焊盘140直到封装体100的外部底部主表面形成另外的导热路径。有利地，这使得电子部件104实现双侧冷却，因此封装体100可具有优异的热性能。
除此之外，可以是另一个半导体芯片(例如半导体功率芯片)的另外的电子部件106安装在载体102的裸片焊盘140上方。如图所示，电子部件104具有大于另外的电子部件106的垂直厚度d的垂直厚度D。另外的电绝缘导热层112形成在另外的电子部件106的上主表面的一部分上。除此之外，又一导热层132布置在另外的电子部件106的整个底部主表面上。导热层112、132中的每一个可以是具有优选地至少lW/mK、更优选地至少2W/mK、最优选地至少5W/mK的热导率的粘合剂材料。
另外，例如由铜或铝制成的另外的金属块118布置在另外的电绝缘导热层112上。另外的金属块118和另外的电绝缘导热层112可以是在水平面中具有相同尺寸和轮廓的堆叠双层。这是所述双层的制造过程的结果，所述制造过程将在下面参考装置150进行解释。
与电子部件104不同，另外的电子部件106在下方具有附加的堆叠体。所述堆叠体由另一个金属块116和在另一个金属块116的整个底部主表面上的又一导热层130组成。又一导热层130可以如针对导热层108、110、112、132所描述的那样实施。例如由铜或铝制成的另一金属块116布置在载体102的裸片焊盘140与另外的电子部件106之间。另一金属块116的厚度b可以被选择用于调平电子部件104与另外的电子部件106之间的高度差D-d。然而，本领域技术人员可以理解，所涉及的导热层108、110、112、130、132的厚度和/或金属块114、118的厚度也可能对高度调平具有影响，并且可以相应地进行调整。简而言之，可以调整各种厚度，使得从载体102的裸片焊盘140的上主表面垂直延伸到金属块114的暴露的上主表面的堆叠体的厚度L与从载体102的裸片焊盘140的上主表面垂直延伸到另外的金属块118的暴露的上主表面的另一个堆叠体的厚度l相同或基本相同的。
由于在另外的电子部件106的顶部上的所述双层，形成了从另外的电子部件106的顶侧直到封装体100的外部上主表面的导热路径。此外，形成从另外的电子部件106的底侧通过又一导热层132、另一个金属块116、又一导热层130和载体102的裸片焊盘140直到封装体100的外部下主表面的另外的导热路径。有利地，这使得另外的电子部件106实现双侧冷却，因此封装体100具有优异的热性能。
图1还示出了包封材料120，其可以实施为模制化合物。因此，包封材料120可以通过模制形成，并且可以包封电子部件104、载体102的一部分、导热层108、110和金属块114的一部分。相应地，包封材料120包封另外的电子部件106、另外的导热层112、130、132、其它金属块116和另外的金属块118的一部分。
然而，对金属块114和另外的金属块118的包封是不完整的，使得金属块114的上主表面和另外的金属块118的上主表面暴露在包封材料120之外。这促进了电子部件104、106的顶侧的冷却。同样如图1所示，裸片焊盘140的下主表面和载体102的引线142的侧表面被暴露出包封材料120外。这对从电子部件104、106的底表面移除热具有附加的积极影响。
同样如图1所示，封装体100附加地包括多个导电连接元件122，其在这里被实施为连接导线。导电连接元件122中的一些将电子部件104、106的上主表面与载体102的相应引线142电连接。另一个导电连接元件122将电子部件104与另外的电子部件106电连接。在所示的实施例中，导电连接元件122完全延伸穿过包封材料120，因此远离电绝缘导热层108、112或在电绝缘导热层108、112外延伸。
根据图1，金属块114和另外的金属块118中的每一个被配置为具有热功能而不具有电功能。如上所述，金属块114、118与电绝缘导热层108、112一起有助于从被包封的电子部件104、106的顶侧移除热，因此是热功能性的。然而，由于电绝缘导热层108、112的介电性质，金属块114、118与电功能的电子部件104、106电解耦，因此是非电功能的。由于载体102的引线142通过一些导电连接元件122与电子部件104、106电耦合，因此载体102被配置为具有电功能性。由于电子部件104、106通过导热层110、130、132和其它金属块116与载体102的裸片焊盘140热耦合，因此载体102也被连接成具有热功能性。
根据图1，由于电绝缘导热层108和金属块114具有比电子部件104更小的侧向延伸尺度，所以可以简化连接导线型导电连接元件122的形成。相应地，由于另外的电绝缘导热层112和另外的金属块118具有比另外的电子部件106更小的侧向延伸尺度，所以也可以简化连接导线型导电连接元件122的形成。
现在参考装置150，电绝缘导热片126(例如裸片附接膜(Die Attach Film，DAF)带)上的所示金属板124(例如铜板)当安装在环形支撑结构128上时可以同时或一起分离。例如，这可以通过沿着水平和垂直的直锯线锯切来实现。这样，可以获得多个可单独拾取的双层结构，每个双层结构包括在相应的电绝缘导热层108/112/130上的相应的金属块114/116/118。通过由图1中的附图标记152示意性地指示的拾取和放置装置，可以从环形支撑环128拾取相应的双层结构，并且可以将其放置在载体102上或相应的电子部件104、106上，从而可以以低的工作量、高的速度可靠无故障的方式制造封装体100。
图1的实施例或任何其它实施例的导热层110、130和132中的任一个可以是电绝缘导热的材料，例如可以由与层108和/或112相同的材料制成。导热层110、130和132中的任一个也可以是导电导热材料，例如软焊料、焊膏、无铅焊料或扩散焊接材料，其将芯片电极连接到载体102(例如引线框架)或金属块116。层110可以是电子部件104下方的粘合剂。此外，层132可以是在另外的电子部件106下方的粘合剂。层130可以是在金属块116下方的粘合剂。导热层108、110、112、130和132中的任一个的热导率可以优选地为至少lW/mK、更优选地为至少2W/mK、最优选地为至少5W/mK。
图2示出了根据另一个示例性实施例的封装体100的剖视图。
根据图2的实施例与根据图1的实施例的不同之处特别在于，根据图2，电绝缘导热层108布置在电子部件104的整个上主表面上以及另外的电子部件106的整个上主表面上。相应地，金属块114具有与电绝缘导热层108相同的水平尺寸和轮廓，由此也覆盖电子部件104和另外的电子部件106的整个空间范围。这进一步提高了从电子部件104、106的顶侧的除热能力。此外，这可以简化制造过程，因为与图1相比，在封装体100的制造过程期间要操纵的由金属块和电绝缘导热层组成的双结构的数量可以进一步减少。
图2的实施例与图1的实施例之间的另外的差异在于，根据图2，导电连接元件122部分地延伸穿过电绝缘导热层108并且部分地延伸穿过包封材料120。通过引导导电连接元件122部分地穿过电绝缘导热层108，可以进一步提高除热能力。
特别地，图2的金属块114可以被实施为在其底侧上具有电绝缘导热层108的大铜板，所述电绝缘导热层108可以被实施为线上膜(Film On Wire，FOW)带。所述线上膜带可以如图2所示地施加而具有进一步暴露的冷却区域，以进一步提高散热效率。
图3示出了根据一个示例性实施例的制造封装体的方法的流程图180。
参考框160，可以创建优选地被实施为集成电路(IC)芯片的电子部件的预组装件。
参考框162，可以创建优选地基于铜板形成的金属块的预组装件。
参考框164，可以执行接合工艺以将金属块与附接的电绝缘导热层接合。
参照框166，可以执行IC型电子部件的裸片接合。
参考框168，可以执行胶固化工艺。
参考框170，可以执行导线连接以形成导电连接元件。
参考框172，可以执行进一步的接合工艺，用于将金属块与附接的电绝缘导热层接合。
参考框174，可以执行生产线末端(EOL)工艺，例如模制、电镀、分割。
图4示出了根据一个示例性实施例的用于制造封装体100的分离的金属板124的俯视图。
还参考图1中的装置150的描述，可以提供金属板124，例如铜板。金属板124可以与底下的粘合剂电绝缘导热片126连接。金属板124和电绝缘导热片126可以布置在支撑结构128、优选地支撑环上。此后，金属板124可以与电绝缘导热片126一起被分离成多个金属块114/116/118，每个金属块114/116/118上均具有电绝缘导热层108/130/112。之上具有电绝缘导热层108/130/112的每个分离的金属块114/116/118可以放置在所分配的电子部件104/106的上方和/或下方。
图5至图11示出了根据一个示例性实施例的在执行制造图11所示的封装体100的方法期间获得的结构的三维视图和俯视图。更具体地，在左手侧示出了相应结构的三维视图，而在右手侧示出了相应的俯视图。
参考图5，示出了具有中心裸片焊盘140和周向围绕的引线142(或焊盘)的金属引线框架型载体102。更具体地，引线142可以预见在矩形裸片焊盘140的四个周围边缘中的每一个处。
参考图6，高度调平金属块116可以可选地组装到载体102的裸片焊盘140的上主表面的一部分。导热层(参见图1或图2中的附图标记130)可以布置在金属块116与载体102之间(图6中未示出)。
参考图7，电子部件104被安装或组装在载体102的裸片焊盘140上。电子部件104在其底侧具有作为导热层110的裸片附接膜。裸片附接膜的胶可以在组装之后固化。在电子部件104的顶侧上，可以暴露一个或多个导电芯片焊盘182。
参考图8，导电连接元件122(在此实施为接合线)然后电连接和机械连接在一方面电子部件104的上主表面上的焊盘182与另一方面载体102的引线142之间。简而言之，根据图8执行线接合。
参考图9，由顶侧金属块114和底侧电绝缘导热层108组成的双层结构在周向布置的焊盘182内附接到电子部件104的上主表面。所述双层结构可以称为铜板-裸片附接膜堆叠体。
参考图10，图9中所示的结构通过模制被部分地包封。然而，引线142的表面区域、裸片焊盘140的底表面部分和金属块114的顶表面暴露在包封材料120之外，包封材料120可以是模制化合物。所提及的暴露部分可以在模制之后立即暴露。可选地，也可以执行模具去毛边工艺以去除仍然可能覆盖所述部分的一部分的包封材料120的残留物。
参考图11，图10中所示的结构的暴露的金属表面可以经受表面修整或表面保护。因此，金属块114的暴露表面可以设置有表面镀层114’。相应地，引线142的暴露表面也可以设置有表面镀层142’等。例如，相应的表面镀层可以保护相应的(铜的)表面免受氧化。例如，这可以通过用锡进行表面镀层来实现。
应当注意，术语“包括”不排除其它元件或特征，并且“一个”或“一种”不排除多个或多种。还可以组合针对不同实施例相关联地描述的元件。还应注意，附图标记不应被解释为限制权利要求的范围。此外，本申请的范围不旨在限于说明书中描述的过程、机器、制造、物质组成、装置、方法和步骤的特定实施例。因此，所附权利要求旨在将这些过程、机器、制造、物质组成、装置、方法或步骤包括在其范围内。

Claims (20)

1.一种封装体(100)，包括：
●载体(102)；
●安装在载体(102)上或上方的电子部件(104)；
●位于所述电子部件(104)的上主表面的至少一部分上的电绝缘导热层(108)；
●位于电绝缘导热层(108)上的金属块(114)；和
●包封材料(120)，其至少部分地包封所述电子部件(104)、所述载体(102)、所述电绝缘导热层(108)和所述金属块(114)，使得所述金属块(114)的上主表面暴露在所述包封材料(120)之外。
2.根据权利要求1所述的封装体(100)，其中，所述载体(102)的下主表面和/或侧表面暴露在所述包封材料(120)之外。
3.根据权利要求1或2所述的封装体(100)，其中，所述封装体(100)包括位于所述电子部件(104)的下主表面的至少一部分上的另一个导热层(110)。
4.根据权利要求1-3中任一项所述的封装体(100)，其中，所述封装体(100)包括：
·安装在所述载体(102)上或上方的另外的电子部件(106)；
·位于所述另外的电子部件(106)的上主表面的至少一部分上的另外的电绝缘导热层(112)；和
·位于所述另外的电绝缘导热层(112)上的另外的金属块(118)；
·其中，所述包封材料(120)至少部分地包封所述另外的电子部件(106)、所述另外的电绝缘导热层(112)和所述另外的金属块(118)，使得所述另外的金属块(118)的上主表面暴露在所述包封材料(120)之外。
5.根据权利要求1-3中任一项所述的封装体(100)，其中，
●所述封装体(100)包括安装在所述载体(102)上或上方的另外的电子部件(106)；
●其中，所述电绝缘导热层(108)布置在所述另外的电子部件(106)的上主表面的至少一部分上；和
●其中，所述包封材料(120)至少部分地包封所述另外的电子部件(106)。
6.根据权利要求4或5所述的封装体(100)，其中，所述封装体(100)包括位于所述载体(102)与所述另外的电子部件(106)之间的另一个金属块(116)，用于至少部分地调平所述电子部件(104)与所述另外的电子部件(106)之间的高度差。
7.根据权利要求6所述的封装体(100)，其中，所述封装体(100)包括位于所述载体(102)与所述另一个金属块(116)之间和/或位于所述另一个金属块(116)与所述另外的电子部件(106)之间的又外的至少一个导热层(130、132)。
8.根据权利要求1-7中任一项所述的封装体(100)，其中，所述封装体(100)包括至少一个导电连接元件(122)，所述至少一个导电连接元件(122)将所述电子部件(104)的上主表面与所述载体(102)和/或与所述封装体(100)的另外的电子部件(106)电连接。
9.根据权利要求8所述的封装体(100)，其中，所述封装体(100)包括以下特征中的一个：
所述至少一个导电连接元件(122)部分地延伸穿过所述电绝缘导热层(108)；
所述至少一个导电连接元件(122)完全远离所述电绝缘导热层(108)延伸。
10.根据权利要求1-9中任一项所述的封装体(100)，其中，所述金属块(114)被配置为具有热功能而非电功能。
11.根据权利要求1-10中任一项所述的封装体(100)，其中，所述载体(102)被配置为具有电功能，并且可选地具有热功能。
12.根据权利要求1-11中任一项所述的封装体(100)，其中，所述电绝缘导热层(108)和所述金属块(114)具有另一个、特别是与所述电子部件(104)相比更大或更小的侧向延伸尺度。
13.根据权利要求1-12中任一项所述的封装体(100)，其中，所述封装体(100)包括以下特征中的至少一个：
所述电子部件(104)包括由功率半导体芯片和微控制器组成的组中的一个；
所述封装体(100)被配置为无引线封装体。
14.一种制造封装体(100)的方法，所述方法包括：
·将电子部件(104)安装在载体(102)上或上方；
·在所述电子部件(104)的上主表面的至少一部分上提供电绝缘导热层(108)；
●在所述电绝缘导热层(108)上提供金属块(114)；和
●通过包封材料(120)至少部分地包封所述电子部件(104)、所述载体(102)、所述电绝缘导热层(108)和所述金属块(114)，使得所述金属块(114)的上主表面暴露在所述包封材料(120)之外。
15.根据权利要求14所述的方法，其中，所述方法包括：
●提供金属板(124)；
●将所述金属板(124)分离成多个金属块(114)；和
●将至少一个分离的金属块(114)放置在所述电子部件(104)上方和/或下方。
16.根据权利要求14或15所述的方法，其中，所述方法包括：
●将金属板(124)与电绝缘导热片(126)连接；
●将所述金属板(124)与所述电绝缘导热片(126)一起分离成多个金属块(114)，每个金属块(114)上均具有电绝缘导热层(108)；和
●将之上具有电绝缘导热层(108)的分离的金属块(114)放置在所述电子部件(104)上，使得所述电绝缘导热层(108)布置在所述电子部件(104)的上主表面的所述至少一部分上。
17.根据权利要求15或16所述的方法，其中，所述方法包括：在所述放置之前、特别是在所述分离之前，将所述金属板(124)和/或所述电绝缘导热片(126)布置在支撑结构(128)、特别是支撑环上。
18.根据权利要求14-17中任一项所述的方法，其中，所述方法包括：
●将之上和/或之下具有至少一个其它导热层(130、132)的另一个金属块(116)安装在所述载体(102)上；
●将另外的电子部件(106)安装在所述另一个金属块(116)上或上方；和
●选择之上和/或之下具有所述至少一个其它导热层(130、132)的所述另一个金属块(116)，以调平所述电子部件(104)与所述另外的电子部件(106)之间的高度差。
19.根据权利要求14-18中任一项所述的方法，其中，所述方法包括：在将所述电绝缘导热层(108)和金属块(114)安装在电子部件(104)上之前，在电子部件(104)的上主表面与载体(102)和/或另外的电子部件(106)之间电连接至少一个导电连接元件(122)。
20.根据权利要求19所述的方法，其中，所述方法包括以下特征中的一个：
电连接所述至少一个导电连接元件(122)以部分地延伸穿过所述电绝缘导热层(108)；
电连接所述至少一个导电连接元件(122)以完全远离所述电绝缘导热层(108)延伸。
CN202311265690.9A 2022-09-28 2023-09-28 在电子部件的顶部具有电绝缘导热层的封装体 Pending CN117790434A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102022125009.1 2022-09-28
DE102022125009.1A DE102022125009A1 (de) 2022-09-28 2022-09-28 Package mit elektrisch isolierender und thermisch leitfähiger Schicht oben auf einer elektronischen Komponente

Publications (1)

Publication Number Publication Date
CN117790434A true CN117790434A (zh) 2024-03-29

Family

ID=90140287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311265690.9A Pending CN117790434A (zh) 2022-09-28 2023-09-28 在电子部件的顶部具有电绝缘导热层的封装体

Country Status (3)

Country Link
US (1) US20240105544A1 (zh)
CN (1) CN117790434A (zh)
DE (1) DE102022125009A1 (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019218157A1 (de) 2019-11-25 2021-05-27 Zf Friedrichshafen Ag Leistungsmodul mit gehäusten Leistungshalbleitern zur steuerbaren elektrischen Leistungsversorgung eines Verbrauchers sowie Verfahren zur Herstellung

Also Published As

Publication number Publication date
US20240105544A1 (en) 2024-03-28
DE102022125009A1 (de) 2024-03-28

Similar Documents

Publication Publication Date Title
US10283432B2 (en) Molded package with chip carrier comprising brazed electrically conductive layers
US9147637B2 (en) Module including a discrete device mounted on a DCB substrate
CN107946258B (zh) 具有延伸到导热电介质片外的导电层的芯片载体
US20090108467A1 (en) Device with a plurality of semiconductor chips
US20060151868A1 (en) Package for gallium nitride semiconductor devices
US9082759B2 (en) Semiconductor packages and methods of formation thereof
CN108155168B (zh) 电子器件
US8766430B2 (en) Semiconductor modules and methods of formation thereof
US10079195B2 (en) Semiconductor chip package comprising laterally extending connectors
CN217719586U (zh) 电子器件
US8288863B2 (en) Semiconductor package device with a heat dissipation structure and the packaging method thereof
JP7135293B2 (ja) 半導体装置および半導体装置の製造方法
US20240105544A1 (en) Package with electrically insulating and thermally conductive layer on top of electronic component
CN114203659A (zh) 多层互连带
CN108987352B (zh) 具有连接在载体层级处的部件的封装
CN102074539A (zh) 半导体器件的封装
US11710686B2 (en) Semiconductor package structures and methods of manufacture
CN216871961U (zh) 半导体装置
US11848257B2 (en) Bending semiconductor chip for connection at different vertical levels
US20240006260A1 (en) Encapsulated package with exposed electrically conductive structures and sidewall recess
KR102465955B1 (ko) 멀티칩 스택 반도체 패키지 및 이의 제조방법
US20240021487A1 (en) Semiconductor device package
US20230015323A1 (en) Semiconductor package with topside cooling
GB2603920A (en) Power Semiconductor Package
CN117637490A (zh) 电子封装件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination