DE102022125009A1 - Package mit elektrisch isolierender und thermisch leitfähiger Schicht oben auf einer elektronischen Komponente - Google Patents

Package mit elektrisch isolierender und thermisch leitfähiger Schicht oben auf einer elektronischen Komponente Download PDF

Info

Publication number
DE102022125009A1
DE102022125009A1 DE102022125009.1A DE102022125009A DE102022125009A1 DE 102022125009 A1 DE102022125009 A1 DE 102022125009A1 DE 102022125009 A DE102022125009 A DE 102022125009A DE 102022125009 A1 DE102022125009 A1 DE 102022125009A1
Authority
DE
Germany
Prior art keywords
electronic component
thermally conductive
conductive layer
package
electrically insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022125009.1A
Other languages
English (en)
Inventor
Shih Kien Long
Chee Pin Haw
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102022125009.1A priority Critical patent/DE102022125009A1/de
Priority to US18/243,751 priority patent/US20240105544A1/en
Priority to CN202311265690.9A priority patent/CN117790434A/zh
Publication of DE102022125009A1 publication Critical patent/DE102022125009A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Ein Package (100), welches einen Träger (102), eine elektronische Komponente (104), welche auf oder über dem Träger (102) angeordnet ist, eine elektrisch isolierende und thermisch leitfähige Schicht (108) auf zumindest einem Teil einer oberen Hauptoberfläche der elektronischen Komponente (104), einen Metallblock (114) auf der elektrisch isolierenden und thermisch leitfähigen Schicht (108), und eine Einkapselung (120) aufweist, welche die elektronische Komponente (104), den Träger (102), die elektrisch isolierende und thermisch leitfähige Schicht (108), und den Metallblock (114) zumindest teilweise einkapselt, so dass eine obere Hauptoberfläche des Metallblocks (114) über die Einkapselung (120) hinaus freiliegt.

Description

  • Hintergrund
  • Technisches Gebiet
  • Verschiedene Ausführungsformen betreffen im Allgemeinen ein Package und ein Verfahren zum Herstellen eines Packages.
  • Beschreibung des Stands der Technik
  • Ein herkömmliches Package kann eine elektronische Komponente aufweisen, welche auf einem Chipträger montiert ist, wie zum Beispiel einem Leiterrahmen, kann mittels eines Bonddrahts elektrisch verbunden sein, welcher sich von dem Chip zu dem Chipträger oder zu einem Leiter erstreckt, und kann unter Verwendung einer Formmasse als eine Einkapselung eingegossen sein.
  • Die thermische Zuverlässigkeit eines herkömmlichen Packages kann ein Problem sein.
  • Zusammenfassung
  • Es mag ein Bedarf für ein Package mit einer hohen thermischen Zuverlässigkeit mit einem angemessenen oder geringen Herstellungsaufwand bestehen.
  • Gemäß einer beispielhaften Ausführungsform ist ein Package bereitgestellt, welches einen Träger, eine elektronische Komponente, welche auf oder über dem Träger montiert ist, eine elektrisch isolierende und thermisch leitfähige Schicht auf zumindest einem Teil einer oberen Hauptoberfläche der elektronischen Komponente, einen Metallblock auf der elektrisch isolierenden und thermisch leitfähigen Schicht, und eine Einkapselung aufweist, welche die elektronische Komponente, den Träger, die elektrisch isolierende und thermisch leitfähige Schicht, und den Metallblock zumindest teilweise einkapselt, so dass eine obere Hauptoberfläche des Metallblocks über die Einkapselung hinaus freiliegt.
  • Gemäß einer weiteren beispielhaften Ausführungsform ist ein Verfahren zum Herstellen eines Packages bereitgestellt, wobei das Verfahren das Montieren einer elektronischen Komponente auf oder über einem Träger, das Bereitstellen einer elektrisch isolierenden und thermisch leitfähigen Schicht auf zumindest einem Teil einer oberen Hauptoberfläche der elektronischen Komponente, das Bereitstellen eines Metallblocks auf der elektrisch isolierenden und thermisch leitfähigen Schicht, und das zumindest teilweise Einkapseln der elektronischen Komponente, des Trägers, der elektrisch isolierenden und thermisch leitfähigen Schicht, und des Metallblocks mittels einer Einkapselung aufweist, so dass eine obere Hauptoberfläche des Metallblocks über die Einkapselung hinaus freiliegt.
  • Gemäß einer beispielhaften Ausführungsform weist ein eingekapseltes Package eine elektronische Komponente auf, welche auf oder über einem Träger montiert ist und eine elektrisch isolierende und thermisch leitfähige Schicht mit einem oberseitigen Metallblock oben auf der elektronischen Komponente hat. Der Metallblock kann für eine verstärkte Wärmeableitung über die Einkapselung hinaus freiliegen. Auf vorteilhafte Weise ermöglicht eine solche Package-Architektur eine hohe thermische Performance, da die Wärme, welche von der elektronischen Komponente während des Betriebs des Packages erzeugt wird, effizient entlang eines oberseitigen Wärmeverteilungsteils von der elektronischen Komponente via die elektrisch isolierende und thermisch leitfähige Schicht und den Metallblock aus der Einkapselung (welche eine relativ niedrige thermische Leitfähigkeit haben kann) des Packages abgeleitet werden kann. Zusätzlich kann auch der Träger, auf welchem die elektronische Komponente bestückt ist, zu einer Wärmeableitung zu der Unterseite beitragen. Ferner entkoppeln die dielektrischen Eigenschaften der elektrisch isolierenden und thermisch leitfähigen Schicht oben auf der elektronischen Komponente auf vorteilhafte Weise die elektronische Komponente elektrisch von der freiliegenden metallischen Oberfläche des Metallblocks, wobei dadurch auch eine hohe elektrische Zuverlässigkeit sichergestellt ist.
  • Beschreibung von weiteren beispielhaften Ausführungsformen
  • Im Folgenden sind weitere beispielhafte Ausführungsformen des Packages und des Verfahrens erläutert.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „Package“ insbesondere eine elektronische Vorrichtung bezeichnen, welche eine oder mehrere elektronische Komponenten aufweisen kann, welche auf einem (insbesondere elektrisch leitfähigen) Träger montiert sind. Die Bestandteile des Packages können zumindest teilweise mit einer Einkapselung eingekapselt sein. Optional kann ein oder mehrere elektrisch leitfähige Verbindungskörper (zum Beispiel metallische Säulen, Erhebungen, Bonddrähte, und/oder Clips) in einem Package implementiert sein, zum Beispiel zum elektrischen Koppeln und/oder mechanischen Stützen der elektronischen Komponente.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „Träger“ insbesondere eine Stützstruktur (welche zumindest teilweise elektrisch leitfähig sein kann) bezeichnen, welche als eine mechanische Stütze für die elektronische Komponente(n) dient, welche darauf zu montieren sind, und welche auch zur elektrischen Verbindung zwischen der elektronischen Komponente(n) und der Peripherie des Packages beitragen kann. In anderen Worten kann der Träger eine mechanische Stützfunktion und eine elektrische Verbindungsfunktion erfüllen. Ein Träger kann ein einzelnes Teil, mehrere Teile, welche via die Einkapselung oder andere Packagekomponenten verbunden sind, oder eine Teilbaugruppe von Trägern aufweisen oder daraus bestehen. Wenn der Träger einen Teil eines Leiterrahmens bildet, kann er ein Die-Pad sein oder aufweisen. Zum Beispiel kann ein solcher Träger eine Leiterrahmenstruktur (zum Beispiel aus Kupfer), ein DAB (Direct Aluminum Bonding) Substrat, ein DCB (Direct Copper Bonding) Substrat, etc. sein. Darüber hinaus kann der Träger auch als ein Active Metal Brazing (AMB) Substrat konfiguriert sein. Auch kann zumindest ein Teil des Trägers zusammen mit der elektronischen Komponente mit der Einkapselung eingekapselt sein.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „elektronische Komponente“ insbesondere einen Halbleiterchip (insbesondere einen Leistungshalbleiterchip), eine aktive elektronische Vorrichtung (zum Beispiel einen Transistor), eine passive elektronische Vorrichtung (zum Beispiel eine Kapazitanz oder eine Induktanz oder einen ohmschen Widerstand), einen Sensor (zum Beispiel ein Mikrofon, einen Lichtsensor oder einen Gassensor), einen Aktuator (zum Beispiel einen Lautsprecher), und ein mikroelektromechanisches System (MEMS) umfassen. Allerdings kann die elektronische Vorrichtung bei anderen Ausführungsformen auch von einem anderen Typ sein, wie zum Beispiel ein mechatronisches Element, insbesondere ein mechanischer Schalter, etc. Insbesondere kann die elektronische Komponente ein Halbleiterchip sein, welcher mindestens ein integriertes Schaltkreiselement (wie zum Beispiel eine Diode oder einen Transistor) in einem Oberflächenabschnitt davon hat. Die elektronische Komponente kann ein nackter Die sein oder kann bereits verpackt oder eingekapselt sein. Halbleiterchips, welche gemäß beispielhaften Ausführungsformen implementiert sind, können in Silizium-Technologie, Galliumnitrid-Technologie, Siliziumcarbid-Technologie, etc. gebildet sein.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „elektrisch isolierende und thermisch leitfähige Schicht“ insbesondere einen planaren dielektrischen Film oder Folie bezeichnen, welche zum Leiten von Wärme konfiguriert ist. Zum Beispiel kann die thermische Leitfähigkeit der elektrisch isolierenden und thermisch leitfähigen Schicht mindestens 1 W/mK sein, insbesondere mindestens 2 W/mK, bevorzugt mindestens 5 W/mK. Zum Beispiel kann die thermische Leitfähigkeit der elektrisch isolierenden und thermisch leitfähigen Schicht in einem Bereich von 1 W/mK bis 20 W/mK sein, insbesondere in einem Bereich von 2 W/mK bis 12 W/mK. Die thermische Leitfähigkeit einer dielektrischen Matrix der elektrisch isolierenden und thermisch leitfähigen Schicht kann mittels Einbettens von Füllpartikeln mit einer höheren thermischen Leitfähigkeit (zum Beispiel keramische Füllpartikel aufweisend Aluminiumoxid, Aluminiumnitrid, Bornitrid, Siliziumoxid, etc.) erhöht werden. Zum Beispiel kann eine elektrisch isolierende und thermisch leitfähige Schicht eine Polymermatrix aufweisen, welche optional keramische Füllpartikel darin hat. Zum Beispiel kann eine elektrisch isolierende und thermisch leitfähige Schicht eine Dicke in einem Bereich von 1 µm bis 200 µm haben, insbesondere in einem Bereich von 10 µm bis 80 µm. Zum Beispiel kann eine elektrisch isolierende und thermisch leitfähige Schicht klebrig oder haftfähig sein.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „Metallblock“ insbesondere einen Körper bezeichnen, welcher ein metallisches Material aufweist. Insbesondere kann ein Metallblock aus einem Metall bestehen, wie zum Beispiel Kupfer oder Aluminium. Zum Beispiel kann ein Metallblock eine getrennte Sektion einer Metallplatte sein. Bei einer Ausführungsform kann ein Metallblock eine Plattenform oder eine Quaderform haben. Zum Beispiel kann die thermische Leitfähigkeit des Metallblocks mindestens 10 W/mK sein, insbesondere mindestens 50 W/mK, bevorzugt mindestens 100 W/mK. Zum Beispiel kann ein Metallblock eine Dicke in einem Bereich von 100 µm bis 1000 µm haben, insbesondere in einem Bereich von 200 µm bis 300 µm.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „Einkapselung“ insbesondere ein im Wesentlichen elektrisch isolierendes Material bezeichnen, welches zumindest einen Teil einer elektronischen Komponente und zumindest einen Teil eines Trägers umgibt, um einen mechanischen Schutz, eine elektrische Isolation, und optional einen bestimmten Beitrag zur Wärmeableitung während des Betriebs bereitzustellen. Insbesondere kann die Einkapselung eine Formmasse sein. Eine Formmasse kann eine Matrix aus fließfähigem und aushärtbarem Material und Füllpartikel aufweisen, welche darin eingebettet sind. Zum Beispiel können Füllpartikel verwendet werden, um die Eigenschaften der Formmasse einzustellen, insbesondere um die thermische Leitfähigkeit zu erhöhen. Als Alternative zu einer Formmasse (zum Beispiel auf der Basis von Epoxidharz) kann die Einkapselung auch eine Vergussmasse (engl.: potting compound) sein (zum Beispiel auf der Basis eines Silikongels).
  • Bei einer Ausführungsform ist eine untere Hauptoberfläche und/oder eine Seitenfläche des Trägers über die Einkapselung hinaus freiliegend. Mittels Freilegens auch eines Teils der Oberfläche des Trägers in Bezug auf die Einkapselung (welche eine relativ geringe thermische Leitfähigkeit haben mag), kann ein weiterer effizienter Kühlpfad an der Unterseite der elektronischen Komponente hergestellt werden. Somit kann dies ein doppelseitiges Kühlen ermöglichen und kann damit eine exzellente thermische Performance des Packages sicherstellen. Bevorzugt kann der Träger zumindest teilweise aus einem Metall sein, und/oder kann zumindest teilweise aus einer Keramik sein, welche beide eine ausgeprägte thermische Leitfähigkeit haben können.
  • Bei einer Ausführungsform weist das Package eine weitere (zum Beispiel elektrisch isolierende oder elektrisch leitfähige) thermisch leitfähige Schicht auf zumindest einem Teil einer unteren Hauptoberfläche der elektronischen Komponente auf. Somit können beide gegenüberliegende Hauptoberflächen der elektronischen Komponente zumindest teilweise mit einer thermisch leitfähigen Schicht bedeckt sein. Dies kann eine gute thermische Kopplung auf beiden Seiten der elektronischen Komponente sicherstellen, was während des Betriebs effizient die Wärmeverteilung fördern kann. Gleichzeitig können beide Hauptoberflächen der elektronischen Komponente entlang des Wärmeableitungspfad elektrisch entkoppelt sein, was die elektrische Zuverlässigkeit des Packages erhöhen kann.
  • Bei einer Ausführungsform weist das Package eine weitere elektronische Komponente, welche auf oder über dem Träger montiert ist, eine weitere elektrisch isolierende und thermisch leitfähige Schicht auf zumindest einem Teil einer oberen Hauptoberfläche der weiteren elektronischen Komponente, und einen weiteren Metallblock auf der weiteren elektrisch isolierenden und thermisch leitfähigen Schicht auf, wobei die Einkapselung die weitere elektronische Komponente, die weitere elektrisch isolierende und thermisch leitfähige Schicht, und den weiteren Metallblock zumindest teilweise einkapselt, so dass eine obere Hauptoberfläche des weiteren Metallblocks über die Einkapselung hinaus freiliegt. Eine solche Ausführungsform ist zum Beispiel in 1 gezeigt. Somit kann es möglich sein, mehr als eine elektronische Komponente in der Einkapselung einzukapseln. Die elektronische Komponente kann auf demselben Träger oder auf einem anderen Träger des Packages montiert sein. Mittels Bereitstellens zumindest einer weiteren elektronischen Komponente mit einer oberseitigen elektrisch isolierenden und thermisch leitfähigen Schicht kann für jede elektronische Komponente ein oberseitiges Kühlen mittels eines entsprechenden freiliegenden Metallblocks erreicht werden, welcher oben auf der jeweiligen elektrisch isolierenden und thermisch leitfähigen Schicht angeordnet ist. Somit können kontinuierliche thermische Pfade in einem solchen Multi-Komponenten Package von der jeweiligen elektronischen Komponente via die zugeordnete elektrisch isolierende und thermisch leitfähige Schicht und den zugeordneten Metallblock zu dem Äußeren des Packages erzeugt werden. Auch für die mindestens eine zusätzliche elektronische Komponente kann die elektrisch isolierende und thermisch leitfähige Schicht zusätzlich eine zuverlässige elektrische Entkopplung von der zusätzlichen elektronischen Komponente in Bezug auf ein Äußeres des Packages sicherstellen.
  • Bei einer Ausführungsform weist das Package eine weitere elektronische Komponente auf, welche auf oder über dem Träger montiert ist, wobei die elektrisch isolierende und thermisch leitfähige Schicht auf zumindest einem Teil einer oberen Hauptoberfläche der weiteren elektronischen Komponente angeordnet ist, und wobei die Einkapselung die weitere elektronische Komponente zumindest teilweise einkapselt. Bevorzugt fördert der teilweise freiliegende Metallblock auf der elektrisch isolierenden und thermisch leitfähigen Schicht die thermische Kopplung von sowohl der elektronischen Komponente als auch der weiteren elektronischen Komponente mit einem Äußeren des Packages. Eine solche Ausführungsform ist zum Beispiel in 2 gezeigt. Die beschriebenen Ausführungsform hat die gleichen Vorteile wie die vorher beschriebene Ausführungsform und stellt den zusätzlichen Vorteil bereit, dass eine einzelne gemeinsame kontinuierliche elektrisch isolierende und thermisch leitfähige Schicht und ein einzelner gemeinsamer kontinuierlicher Metallblock darauf zum thermischen Koppeln und elektrischen Entkoppeln einer Mehrzahl von elektronischen Komponenten in Bezug auf eine Umgebung des Packages verwendet werden können. Dies hält den Herstellungsprozess besonders einfach und verbessert weiter die thermische Performance.
  • Bei einer Ausführungsform weist das Package einen anderen Metallblock zwischen dem Träger und der weiteren elektronischen Komponente auf, zum zumindest teilweisen Ausgleichen einer Höhendifferenz zwischen der elektronischen Komponente und der weiteren elektronischen Komponente. Entsprechend kann das Verfahren das Montieren eines anderen Metallblocks mit mindestens einer weiteren (zum Beispiel elektrisch isolierenden oder elektrisch leitfähigen) thermisch leitfähigen Schicht darauf und/oder darunter auf den Träger, das Montieren einer weiteren elektronischen Komponente auf oder über dem anderen Metallblock, und das Auswählen des anderen Metallblocks mit der mindestens einen anderen thermisch leitfähigen Schicht darauf und/oder darunter zum Ausgleichen einer Höhendifferenz zwischen der elektronischen Komponente und der weiteren elektronischen Komponente aufweisen. Bei einigen Konfigurationen können verschiedene elektronische Komponenten, welche auf dem gleichen Träger montiert sind und in der gleichen Einkapselung eingekapselt sind, verschiedene Dicken haben. Mittels Bereitstellens eines dickenausgleichenden zusätzlichen Metallblocks unter (oder über) der dünneren elektronischen Komponente kann die Dickendifferenz zwischen den elektronischen Komponenten teilweise oder vollständig kompensiert werden. Dies hat Vorteile: einerseits kann dies ermöglichen, die Metallblöcke oben auf den mindestens zwei elektronischen Komponenten bei der gleichen vertikalen Ebene freizulegen, was zu einer äußeren planaren Hauptoberfläche des Packages führen kann, ohne die thermische Performance zu beeinträchtigen (siehe zum Beispiel 1). Andererseits kann dies auch das Verwenden eines gemeinsamen Stapels der thermisch leitfähigen Schicht und des Metallblocks für mindestens zwei elektronische Komponenten des gleichen Packages vereinfachen (vergleiche 2). Der Ausgleichseffekt des anderen Metallblocks kann teilweise (so dass eine reduzierte Höhendifferenz verbleibt) oder vollständig (so dass keine Höhendifferenz verbleibt) sein.
  • Bei einer Ausführungsform weist das Package noch eine weitere mindestens eine (zum Beispiel elektrisch isolierende oder elektrisch leitfähige) thermisch leitfähige Schicht auf. Letztere kann zwischen dem Träger und dem anderen Metallblock und/oder zwischen dem anderen Metallblock und der weiteren elektronischen Komponente angeordnet sein. Somit kann die mindestens eine andere thermisch leitfähige Schicht mindestens eine von zwei gegenüberliegenden Hauptoberflächen des anderen Metallblocks bedecken. Dies kann einen kontinuierlichen thermisch leitfähigen Pfad von dem Träger bis zu dem einen oder den mehreren Metallblöcken sicherstellen, welche über die Einkapselung hinaus freiliegen. Gleichzeitig kann dies eine gute elektrische Entkopplung zwischen der mindestens einen weiteren elektronischen Komponente und dem Träger sicherstellen. Somit kann eine weitere Verbesserung der thermischen Performance und der elektrischen Zuverlässigkeit erreicht werden.
  • Bei einer Ausführungsform weist das Package mindestens ein elektrisch leitfähiges Verbindungselement auf, welches die obere Hauptoberfläche der elektronischen Komponente mit dem Träger und/oder mit einer weiteren elektronischen Komponente des Packages elektrisch verbindet. Zum Beispiel kann der Träger ein Die-Paddle zum Montieren der einen oder mehreren elektronischen Komponenten und mindestens einen Leiter aufweisen. Ein entsprechendes elektrisch leitfähiges Kopplungselement kann die mindestens eine elektronische Komponente mit dem Die-Paddle und/oder mit dem mindestens einen Leiter und/oder mit mindestens einer weiteren Komponente elektrisch koppeln. Ein solches elektrisch leitfähiges Kopplungselement kann ein Clip, ein Bonddraht, oder ein Bondband sein. Ein Clip kann ein gekrümmter elektrisch leitfähiger Körper sein, welcher eine elektrische Verbindung mit einem hohen Verbindungsbereich zu einer oberen Hauptoberfläche der jeweiligen elektronischen Komponente herstellt. Zusätzlich oder alternativ zu einem solchen Clip ist es auch möglich, einen oder mehrere andere elektrisch leitfähige Verbindungskörper in dem Package zu implementieren, zum Beispiel einen Bonddraht und/oder ein Bondband, welche die elektronische Komponente mit dem Träger und/oder einem Leiter und/oder einer weiteren elektronischen Komponente verbinden, und/oder verschiedene Pads einer elektronischen Komponente verbinden.
  • Bei einer Ausführungsform erstreckt sich das mindestens eine elektrisch leitfähige Verbindungselement teilweise durch die elektrisch isolierende und thermisch leitfähige Schicht. Entsprechend kann das Verfahren das elektrische Verbinden des mindestens einen elektrisch leitfähigen Verbindungselements aufweisen, so dass sich teilweise durch die elektrisch isolierende und thermisch leitfähige Schicht erstreckt. Eine solche Ausführungsform ist in 2 gezeigt. Zum Beispiel kann ein Bonddraht in einem Film gelöst werden, welcher die elektrisch isolierende und thermisch leitfähige Schicht bildet. Dies kann die Wärmeverteilung weiter verbessern.
  • Bei einer Ausführungsform erstreckt sich das mindestens eine elektrisch leitfähige Verbindungselement vollständig abseits (d. h. außerhalb von) der elektrisch isolierenden und thermisch leitfähigen Schicht. Entsprechend kann das Verfahren das elektrische Verbinden des mindestens einen elektrisch leitfähigen Verbindungselements aufweisen, so dass es sich vollständig abseits der elektrisch isolierenden und thermisch leitfähigen Schicht erstreckt. Eine korrespondierende Ausführungsform ist in 1 gezeigt. Das mindestens eine elektrisch leitfähige Verbindungselement außerhalb der elektrisch isolierenden und thermisch leitfähigen Schicht zu halten, kann zu einem besonders einfachen Herstellungsprozess führen.
  • Bei einer Ausführungsform ist der Metallblock thermisch funktionell und elektrisch nicht funktionell konfiguriert. In anderen Worten kann der Metallblock in dem Package so verbunden sein, dass er einen Teil eines kontinuierlichen thermisch leitfähigen Pfads von der elektronischen Komponente bis zu einem Äußeren des Packages bildet und dadurch zur Wärmeableitung und folglich zum Kühlen beiträgt. Bei der beschriebenen Ausführungsform kann der Metallblock allerdings von allen stromtragenden Elementen des Packages elektrisch entkoppelt sein, insbesondere von der mindestens einen elektronischen Komponente, und bevorzugt auch von dem Träger.
  • Bei einer Ausführungsform ist der Träger elektrisch funktionell und optional thermisch funktionell konfiguriert. Mindestens ein Abschnitt des Trägers kann somit eine elektrische Funktion im Sinne der Gesamtfunktionalität des Packages haben. Folglich kann der elektrische Strom während des Betriebs des Packages durch zumindest einen Teil des Trägers fließen. Zu diesem Zweck kann der zumindest teilweise elektrisch leitfähige Träger auch mit der mindestens einen elektronischen Komponente des Packages elektrisch gekoppelt sein. Optional und bevorzugt kann der Träger auch zur Wärmeableitung aus dem Package während des Betriebs beitragen. Dies kann mittels thermischen Koppelns einer Unterseite der elektronischen Komponente mit dem Träger bewerkstelligt werden (zum Beispiel mittels noch einer weiteren elektrisch isolierenden und thermisch leitfähigen Schicht dazwischen) und/oder mittels Freilegens eines Oberflächenabschnitts des Trägers in Bezug auf die Einkapselung.
  • Bei einer Ausführungsform haben die elektrisch isolierende und thermisch leitfähige Schicht und der Metallblock eine unterschiedliche, insbesondere eine kleinere oder eine größere, seitliche Ausdehnung als die elektronische Komponente. Zum Beispiel bezugnehmend auf die Ausführungsform von 1, kann eine Hauptoberfläche der elektrisch isolierenden und thermisch leitfähigen Schicht und des thermischen Blocks kleiner als eine seitliche Ausdehnung der verbundenen elektronischen Komponente sein. Folglich ist dann nur ein Abschnitt einer Hauptoberfläche der elektronischen Komponente mit der elektrisch isolierenden und thermisch leitfähigen Schicht und dem Metallblock bedeckt. Ein verbleibender, nicht bedeckter Abschnitt der oberen Hauptoberfläche der elektronischen Komponente kann dann zum Verbinden mindestens eines elektrisch leitfähigen Verbindungselements (zum Beispiel eines Bonddrahts) verwendet werden. Dieses Design kann die elektrische Verbindung der elektronischen Komponente in dem Package vereinfachen. Bei alternativen Ausführungsformen (siehe zum Beispiel 2) können sich die elektrisch isolierende und thermisch leitfähige Schicht und der Metallblock seitlich über die Hauptoberfläche der jeweiligen elektronischen Komponente hinaus erstrecken, d. h. können größer sein. Somit mag dann nicht nur die gesamte Hauptoberfläche der elektronischen Komponente von der elektrisch isolierenden und thermisch leitfähigen Schicht bedeckt sein, sondern die letztere kann auch seitlich über die elektronische Komponente hinaus hervorstehen. Dies kann eine exzellente Wärmeableitungsfähigkeit sicherstellen und kann auch die Wärmeverteilung fördern. Somit kann die letztere Ausführungsform besonders vorteilhaft zum weiteren Verbessern der thermischen Performance sein.
  • Bei einer Ausführungsform weist elektronische Komponente eines aus der Gruppe auf, bestehend aus einem Leistungshalbleiterchip und einem Mikrocontroller. Bei solchen Anwendungen wird während des Betriebs des Packages eine große Wärmemenge von der eingekapselten elektronischen Komponente(n) erzeugt. Somit ist die verbesserte thermische Performance aufgrund des Bereitstellens der elektrisch isolierenden und thermisch leitfähigen Schicht oben auf der elektronischen Komponente und aufgrund des teilweise freiliegenden Metallblocks bei solchen Ausführungsformen äußerst vorteilhaft.
  • Bei einer Ausführungsform ist die elektronische Komponente als ein leiterfreies Package (engl.: leadless package) konfiguriert. Ein leiterfreies Package kann als ein Package bezeichnet werden, bei welchem sich keine Leiter zum elektrischen Verbinden einer eingekapselten elektronischen Komponente als freiliegende Streifen oder Beine über eine Einkapselung hinaus erstrecken, sondern von einem Äußeren des Packages nur als planare Oberflächen zugänglich sind, welche zum Beispiel (insbesondere horizontal und/oder vertikal) mit einer äußeren Oberfläche der Einkapselung ausgerichtet sind. Während mit Leitern versehene Packages (engl.: leaded packages) freiliegende Beine um den Umfang einer Komponente zum Verbinden mit einer Montagebasis haben, zum Beispiel einer gedruckten Leiterplatte, liegen leiterfreie Packages die Leiter nur als Kontaktpunkte oder Flächen (anstelle von Vorsprüngen) in Ausrichtung mit der Einkapselung frei.
  • Bei einer Ausführungsform weist das Verfahren das Bereitstellen einer Metallplatte, das Trennen der Metallplatte in eine Mehrzahl von Metallblöcken, und das Platzieren mindestens eines getrennten Metallblocks über und/oder unter der elektronischen Komponente auf. Auf vorteilhafte Weise ermöglicht die beschriebene Konfiguration eine einfache Batch-Herstellung einer Mehrzahl von Metallblöcken für eine Bestückung auf elektronischen Komponenten oder Trägern mehrerer Vorformen von Packages. Zum Beispiel kann eine Metallplatte (zum Beispiel eine Kupferplatte) bereitgestellt werden, zum Beispiel mit einer kreisförmigen oder rechteckigen Form. Die Metallplatte kann dann (bevorzugt mittels mechanischen Schneidens oder Laserschneidens, oder alternativ mittels Ätzens) in eine Mehrzahl von Teilblöcken getrennt werden. Zum Beispiel kann die Metallplatte entlang gerader Trennlinien getrennt werden, welche sich entlang von zwei rechtwinkligen Richtungen erstrecken. Zum Beispiel kann die Metallplatte mittels Schneidens entlang der Reihen und Zeilen in einzelne Metallblöcke getrennt werden, d. h. in einer matrixartigen Weise.
  • Bei einer Ausführungsform weist das Verfahren das Verbinden einer Metallplatte mit einer elektrisch isolierenden und thermisch leitfähigen Lage, und das Trennen der Metallplatte zusammen mit der elektrisch isolierenden und thermisch leitfähigen Lage in eine Mehrzahl von Metallblöcken auf, welche jeweils eine elektrisch isolierende und thermisch leitfähige Schicht darauf haben. Die elektrisch isolierende und thermisch leitfähigen Lage kann klebrig oder haftfähig sein. Am Beispiel kann es dann möglich sein, einen getrennten Metallblock mit der elektrisch isolierenden und thermisch leitfähigen Schicht darauf auf der elektronischen Komponente (oder auf dem Träger) zu platzieren, so dass die elektrisch isolierende und thermisch leitfähige Schicht zumindest auf einem Teil der oberen Hauptoberfläche der elektronischen Komponente (oder auf dem Träger) angeordnet ist. Auf äußerst vorteilhafte Weise kann die oben genannte Metallplatte mit einer elektrisch isolierenden und thermisch leitfähigen Lage verbunden werden, welche zum Beispiel die gleichen Abmessungen hat. Der Trennprozess der Metallplatte kann dann auch die elektrisch isolierende und thermisch leitfähige Lage trennen, um dadurch eine Mehrzahl von gestapelten Doppelstrukturen aus einer elektrisch isolierenden und thermisch leitfähigen Schicht und einem Metallblock darauf zu bilden. Eine solche vorfabrizierte Doppelstruktur kann dann auf der elektronischen Komponente (oder dem Träger) platziert werden. Der beschriebene Herstellungsprozess ist äußerst effizient und ermöglicht es, Packages mit einem hohen Durchsatz im industriellen Maßstab herzustellen.
  • Bei einer Ausführungsform weist das Verfahren das Anordnen der Metallplatte und/oder der elektrisch isolierenden und thermisch leitfähigen Lage auf einer Stützstruktur, insbesondere einem Stützring, vor dem Platzieren auf, insbesondere vor dem Trennen. Zum Beispiel kann der Stützring ein Wafer-Ring sein, auf welchem ein Die-Attach-Folientape montiert sein kann. Eine Kupferplatte kann dann auf das Die-Attach-Folientape aufgebracht werden. Die erhaltene Anordnung kann zum Trennen der Metallplatte mit der elektrisch isolierenden und thermisch leitfähigen Lage darunter gesägt werden. Danach können die Doppelstrukturen, welche jeweils eine entsprechende elektrisch isolierende und thermisch leitfähige Schicht und einen zugeordneten Metallblock darauf haben, dann auf einer elektronischen Komponente oder auf einem Träger in einer Pick-and-Place Weise bestückt werden. Bei dem fertig hergestellten Package kann eine Doppelstruktur, welche eine elektrisch isolierende und thermisch leitfähige Schicht und den zugeordneten Metallblock darauf umfasst, in einer horizontalen Ebene die gleichen Abmessungen und den gleichen Umriss haben.
  • Bei einer Ausführungsform weist das Verfahren vor dem Montieren der elektrisch isolierenden und thermisch leitfähigen Schicht und des Metallblocks auf der elektronischen Komponente das elektrische Verbinden mindestens eines elektrisch leitfähigen Verbindungselements (zum Beispiel eines Bonddrahts oder eines Clips) zwischen der oberen Hauptoberfläche der elektronischen Komponente einerseits und dem Träger und/oder einer weiteren elektronischen Komponente andererseits auf. Um den Herstellungsprozess zu vereinfachen, kann es bevorzugt sein, zuerst die elektrisch leitfähigen Verbindungselemente zwischen der elektronischen Komponente und dem Träger und/oder zwischen verschiedenen elektronischen Komponenten zu verbinden, vor dem Montieren eines Stapels aus einer elektrisch isolierenden und thermisch leitfähigen Schicht und einem Metallblock darauf.
  • Bei einer Ausführungsform ist das Package als ein Leistungspackage konfiguriert. Ein Leistungspackage kann ein Package sein, welches mindestens einen Leistungschip als eingekapselte elektronische Komponente aufweist. Somit kann das Package als ein Leistungsmodul konfiguriert sein, zum Beispiel ein eingegossenes Leistungsmodul, wie zum Beispiel ein Halbleiter-Leistungspackage. Zum Beispiel kann eine beispielhafte Ausführungsform des Packages ein intelligentes Leistungsmodul (IPM) sein. Eine weitere beispielhafte Ausführungsform des Packages ist ein Dual Inline Package (DIP).
  • Entsprechend kann die elektronische Komponente als ein Leistungshalbleiterchip konfiguriert sein. Somit kann die elektronische Komponente (zum Beispiel ein Halbleiterchip) für Leistungsanwendungen verwendet werden, zum Beispiel im Automobilbereich, und kann zum Beispiel mindestens einen integrierten isoliertes-Gate Bipolartransistor (IGBT) und/oder mindestens einen Transistor eines anderen Typs (wie zum Beispiel einen MOSFET, einen JFET, einen HEMT, etc.) und/oder mindestens eine integrierte Diode haben. Derartige integrierte Schaltkreiselemente können zum Beispiel in Siliziumtechnologie oder basierend auf Halbleitern mit breiter Bandlücke (zum Beispiel Siliziumcarbid, Galliumnitrid) hergestellt sein. Ein HalbleiterLeistungschip kann einen oder mehrere Feldeffekttransistoren, Dioden, Inverterschaltkreise, Halbbrücken, Vollbrücken, Treiber, Logikschaltkreise, weitere Vorrichtungen, etc. aufweisen. Die Vorteile beispielhafter Ausführungsformen in Bezug auf die elektrische Isolation und die thermische Ableitung sind bei Leistungs-Dies besonders ausgeprägt.
  • Bei einer Ausführungsform weist das Package eine Wärmesenke auf, welche auf einem Abschnitt der Einkapselung und auf der freiliegenden Oberfläche des Metallblocks (der Metallblöcke) montiert ist. Eine solche Wärmesenke kann ein Wärmeableitungskörper sein, welcher aus einem äußerst thermisch leitfähigen Material sein kann, wie zum Beispiel Kupfer oder Aluminium, welcher an der Einkapselungsoberfläche und dem freiliegenden Metallblock befestigt sein kann. Zum Beispiel kann eine solche Wärmesenke einen Basiskörper haben, welcher mit der Oberfläche der Einkapselung und des freiliegenden Metallblocks direkt verbunden ist, und kann eine Mehrzahl von Kühlrippen haben, welche sich von dem Basiskörper und parallel zueinander erstrecken, um die Wärme in Richtung der Umgebung abzuleiten.
  • Bei einer Ausführungsform ist das Package als eines aus der Gruppe konfiguriert, bestehend aus einem leiterrahmenverbundenen Leistungsmodul, einem steuerungsintegrierten Leistungssystem (CIPOS) Package, einem Transistor Outline (TO) Package, einem Quad Flat No Leads Package (QFN) Package, einem Small Outline (SO) Package, einem Small Outline Transistor (SOT) Package, und einem Thin Small Outline Package (TSOP) Package. Zum Beispiel kann das Package in einer „CIPOS™ Mini“ Konfiguration oder einer „TO-247“ Konfiguration der Anmelderin Infineon Technologies AG implementiert sein. Auch Packages für Sensoren und/oder mechatronische Vorrichtungen sind mögliche Ausführungsformen. Darüber hinaus können beispielhafte Ausführungsformen auch Packages betreffen, welche als Nanobatterien oder Nanobrennstoffzellen oder andere Vorrichtungen mit chemischen, mechanischen, optischen, und/oder magnetischen Aktuatoren funktionieren. Daher ist das Package gemäß einer beispielhaften Ausführungsform mit den Standard-Packaging-Konzepten vollständig kompatibel und erscheint äußerlich als ein herkömmliches Package, welches äußerst benutzerfreundlich ist.
  • Als Substrat oder Wafer, welcher die Basis der elektronischen Komponenten bildet, kann ein Halbleitersubstrat, insbesondere ein Siliziumsubstrat, verwendet werden. Alternativ kann ein Siliziumoxid- oder ein anderes Isolatorsubstrat bereitgestellt sein. Es ist auch möglich, ein Germaniumsubstrat oder ein III-V-Halbleitermaterial zu implementieren. Zum Beispiel können beispielhafte Ausführungsformen in GaN oder SiC Technologie implementiert sein.
  • Die obigen und andere Aufgaben, Merkmale, und Vorteile werden aus der folgenden Beschreibung und den beigefügten Ansprüchen ersichtlich, zusammen mit den beigefügten Zeichnungen, in welchen gleiche Teile oder Elemente mit den gleichen Bezugsziffern bezeichnet sind.
  • Kurze Beschreibung der Zeichnungen
  • Die beigefügten Zeichnungen, welche enthalten sind, um ein tieferes Verständnis von beispielhaften Ausführungsformen bereitzustellen, und einen Teil der Beschreibung bilden, zeigen beispielhafte Ausführungsformen. In den Zeichnungen:
    • 1 zeigt eine Querschnittsansicht eines Packages gemäß einer beispielhaften Ausführungsform.
    • 2 zeigt eine Querschnittsansicht eines Packages gemäß einer weiteren beispielhaften Ausführungsform.
    • 3 zeigt ein Flussdiagramm eines Verfahrens zum Herstellen eines Packages gemäß einer beispielhaften Ausführungsform.
    • 4 zeigt eine Draufsicht einer getrennten Metallplatte, welche für das Herstellen der Packages verwendet wird, gemäß einer beispielhaften Ausführungsform.
    • 5 bis 11 zeigen dreidimensionale Ansichten und Draufsichten von Strukturen, welche während des Ausführens eines Verfahrens zum Herstellen eines Packages erhalten werden, welches in 11 gezeigt ist, gemäß einer beispielhaften Ausführungsform.
  • Ausführliche Beschreibung
  • Die Darstellung in der Zeichnung ist schematisch und nicht maßstabsgetreu.
  • Bevor beispielhafte Ausführungsformen mit Bezug auf die Figuren ausführlicher beschrieben sind, sind einige allgemeine Überlegungen zusammengefasst, basierend auf welchen beispielhafte Ausführungsformen entwickelt wurden.
  • Bei herkömmlichen Packages kann eine unzureichende Wärmeableitung auftreten, was die thermische Performance des Packages reduzieren kann. Insbesondere können bei Multi-Die Anwendungen mit verschiedenen Die-Höhen Herstellungsprobleme auftreten, insbesondere bei einem Drahtbonden-Prozess.
  • Gemäß einer beispielhaften Ausführungsform ist ein Package bereitgestellt, welches einen Träger (zum Beispiel eines Leiterrahmentyps) und eine oder mehrere elektronische Komponenten (zum Beispiel mindestens einen Halbleiterchip) aufweist, welche auf dem Träger oder über dem Träger montiert ist. Auf vorteilhafte Weise kann eine elektrisch isolierende und thermisch leitfähige Schicht (zum Beispiel ein thermisch verbesserter Die-Attach Film) eine obere Hauptoberfläche der elektronischen Komponente zumindest teilweise bedecken und kann daher eine gute thermische Kopplung der elektronischen Komponente an ihrer Oberseite sicherstellen. Zusätzlich kann ein stark thermisch leitfähiger Metallblock (zum Beispiel aus Kupfer) auf der elektrisch isolierenden und thermisch leitfähigen Schicht angeordnet sein, zum Fortsetzen eines thermisch leitfähigen Pfads von der elektronischen Komponente via die elektrisch isolierende und thermisch leitfähige Schicht durch den Metallblock in eine Richtung nach oben. Eine Einkapselung (zum Beispiel eine Formmasse) kann die genannten Bestandteile des Packages zumindest teilweise einkapseln, während sichergestellt ist, dass eine obere Hauptoberfläche des Metallblocks von dem Einkapselungsmaterial unbedeckt bleibt. Folglich kann Wärme effizient von der Oberseite der eingekapselten elektronischen Komponente bis zu einem Äußeren des Packages effizient abgeleitet werden. Gleichzeitig kann die dielektrische Eigenschaft der elektrisch isolierenden und thermisch leitfähigen Schicht die eingekapselte elektronische Komponente zuverlässig von der freiliegenden metallischen Oberfläche des Packages auf der Oberseite elektrisch entkoppeln. Dies kann zu einer exzellenten thermischen und elektrischen Performance des Packages führen.
  • Insbesondere stellt eine beispielhafte Ausführungsform ein Verfahren zum Herstellen eines Packages (bevorzugt, jedoch nicht notwendigerweise ein QFN-Package) mit einer eingekapselten Halbleiterchipartigen elektronischen Komponente bereit. Ein Metallblock, welcher ein Teil einer gesägten Kupferplatte sein kann, in Kombination mit einer elektrisch isolierenden und thermisch leitfähigen Schicht, welche ein Teil eines Die-Attach Films (DAF) sein kann, kann oben auf der elektronischen Komponente in dem Package montiert sein. Die Kupferplatte und der Die-Attach Film können in Waferform verarbeitet werden. Die elektronische Komponente kann in einer Bond-Die Weise oben auf den Träger bestückt werden, welcher als ein leiterrahmenartiges Die-Paddle verkörpert sein kann. Zum Beispiel kann eine Die-Attach-Ausrüstung für diesen Bestückungsprozess verwendet werden.
  • Eine technische Implementierung einer beispielhaften Ausführungsform kann eine Pick-and-Place Konfiguration verwenden, basierend auf einer Kupferplatte und einem DAF, unter Verwendung einer Die-Attach-Ausrüstung, welche zusammen in einzelne elektrisch isolierende und thermisch leitfähige Schichten mit einem jeweiligen Metallblock darauf getrennt werden können. Solche vormontierten Doppelstrukturen können oben auf eine bereits montierte elektronische Komponente oder auf ein leiterrahmenartiges Die-Paddle des Trägers bestückt werden. Indem eine solche Doppelstruktur direkt auf einen Träger montiert wird, kann es möglich sein, die Höhe eines dünneren Dies in einem Multi-Die Package anzuheben. Die elektronische Komponente kann als drahtgebondeter Die bestückt werden. Ein Metallblock (bevorzugt aus Kupfer), welcher mit Bezug auf die elektronische Komponente mittels der elektrisch isolierenden und thermisch leitfähigen Schicht beabstandet ist, kann nach der Einkapselung (bevorzugt mittels Formgießens) freiliegend sein. Dies kann ein oberseitiges Kühlen ermöglichen. Wenn auch eine untere Oberfläche und/oder eine seitliche Oberfläche des Trägers freiliegt, kann ein doppelseitiges Kühlen erzielt werden. Dies kann zu einem Package führen, welches eine gute thermische und elektrische Performance hat.
  • Das Bereitstellen eines zusätzlichen Metallblocks zwischen dem Träger und der elektronischen Komponente kann es ermöglichen, eine vertikale Höhe für einen dünneren Die eines Multi-Chip Packages flexibel zu erhöhen. Folglich können alle Dies des Multi-Die Packages die gleiche oberseitige Die-Höhe haben. Dies kann eine Prozesskomplikation reduzieren, insbesondere während des Drahtbondens. Auch ein Floating-Clip Ansatz kann ausgeführt werden.
  • 1 zeigt auf der rechten Seite eine Querschnittsansicht eines Packages 100 gemäß einer beispielhaften Ausführungsform. Wie gezeigt ist, ist das Package 100 als ein leiterfreies Package konfiguriert. Auf der linken Seite von 1 ist eine Draufsicht einer Anordnung 150 gezeigt, welche eine getrennte Metallplatte 124 auf einer elektrisch isolierenden und thermisch leitfähigen Lage 126 aufweist, wobei beide auf einer ringförmigen Stützstruktur 128 gehalten werden.
  • Bezugnehmend auf die rechte Seite von 1 weist das gezeigte Package 100 einen metallischen Träger 102 (zum Beispiel aus Kupfer) auf. Der gezeigte planare Träger 102 kann als ein leiterrahmenartiger Träger verkörpert sein. Der Träger 102 weist ein Die-Paddle 140 auf, welches von einer Mehrzahl von separaten Leitern 142 umgeben und getrennt ist.
  • Eine elektronische Komponente 104, welche als ein Halbleiterchip (zum Beispiel ein Halbleiterleistungschip) verkörpert ist, ist auf dem Die-Paddle 140 des Trägers 102 montiert.
  • Wie gezeigt ist, ist eine elektrisch isolierende und thermisch leitfähige Schicht 108 auf nur einem Teil einer oberen Hauptoberfläche der elektronischen Komponente 104 angeordnet. Darüber hinaus weist das Package 100 eine andere thermisch leitfähige Schicht 110 auf der gesamten unteren Hauptoberfläche der elektronischen Komponente 104 auf. Jede der thermisch leitfähigen Schichten 108, 110 kann ein haftfähiges Material sein, welches eine thermische Leitfähigkeit von bevorzugt mindestens 1 W/mK, weiter bevorzugt mindestens 2 W/mK, am meisten bevorzugt mindestens 5 W/mK hat.
  • Ein Metallblock 114, zum Beispiel aus Kupfer oder Aluminium, ist oben auf der elektrisch isolierenden und thermisch leitfähigen Schicht 108 angeordnet. Der Metallblock 114 und die elektrisch isolierende und thermisch leitfähige Schicht 108 können eine gestapelte Doppelschicht sein, welche in einer horizontalen Ebene die gleichen Abmessungen und Umriss haben. Dies ist das Ergebnis eines Herstellungsprozesses der Doppelschicht, welcher unten mit Bezug auf die Anordnung 150 erläutert ist.
  • Aufgrund der beschriebenen Doppelschicht oben auf der elektronischen Komponente 104 ist ein thermisch leitfähiger Pfad von einer Oberseite der elektronischen Komponente 104 bis zu einer äußeren oberen Hauptoberfläche des Packages 100 gebildet. Darüber hinaus ist ein weiterer thermisch leitfähiger Pfad von einer Unterseite der elektronischen Komponente 104 durch die andere thermisch leitfähige Schicht 110 und das Die-Paddle 140 des Trägers 102 bis zu einer äußeren unteren Hauptoberfläche des Packages 100 gebildet. Auf vorteilhafte Weise führt dies zu einem doppelseitigen Kühlen der elektronischen Komponente 104 und somit zu einer exzellenten thermischen Performance des Packages 100.
  • Zusätzlich ist eine weitere elektronische Komponente 106, welche ein weiterer Halbleiterchip (zum Beispiel ein Halbleiterleistungschip) sein kann, über dem Die-Paddle 140 des Trägers 102 montiert. Wie gezeigt ist, hat die elektronische Komponente 104 eine vertikale Dicke D, welche größer als eine vertikale Dicke d der weiteren elektronischen Komponente 106 ist. Eine weitere elektrisch isolierende und thermisch leitfähige Schicht 112 ist auf einem Teil einer oberen Hauptoberfläche der weiteren elektronischen Komponente 106 gebildet. Darüber hinaus ist noch eine andere thermisch leitfähige Schicht 132 auf einer gesamten unteren Hauptoberfläche der weiteren elektronischen Komponente 106 angeordnet. Jede der thermisch leitfähigen Schichten 112, 132 kann ein haftfähiges Material sein, welches eine thermische Leitfähigkeit von bevorzugt mindestens 1 W/mK, weiter bevorzugt mindestens 2 W/mK, am meisten bevorzugt mindestens 5 W/mK hat.
  • Zusätzlich ist ein weiterer Metallblock 118, zum Beispiel aus Kupfer oder Aluminium, auf der weiteren elektrisch isolierenden und thermisch leitfähigen Schicht 112 angeordnet. Der weitere Metallblock 118 und die weitere elektrisch isolierende und thermisch leitfähige Schicht 112 können eine gestapelte Doppelschicht sein, welche in einer horizontalen Ebene die gleichen Abmessungen und Umriss haben. Dies ist das Ergebnis eines Herstellungsprozesses der Doppelschicht, welcher unten mit Bezug auf die Anordnung 150 erläutert ist.
  • Anders als die elektronische Komponente 104, hat die weitere elektronische Komponente 106 einen zusätzlichen Stapel darunter. Der Stapel umfasst einen anderen Metallblock 116 und noch eine andere thermisch leitfähige Schicht 130 auf der gesamten unteren Hauptoberfläche des anderen Metallblocks 116. Die andere thermisch leitfähige Schicht 130 kann so verkörpert sein, wie für die thermisch leitfähigen Schichten 108, 110, 112, 132 beschrieben ist. Der andere Metallblock 116, zum Beispiel aus Kupfer oder Aluminium, ist zwischen dem Die-Paddle 140 des Trägers 102 und der weiteren elektronischen Komponente 106 angeordnet. Eine Dicke b des anderen Metallblocks 116 kann so ausgewählt sein, dass sie eine Höhendifferenz D-d zwischen der elektronischen Komponente 104 und der weiteren elektronischen Komponente 106 ausgleicht. Einem Fachmann ist allerdings klar, dass die Dicken der involvierten thermisch leitfähigen Schichten 108, 110, 112, 130, 132, und/oder die Dicken der Metallblöcke 114, 118 ebenfalls einen Einfluss auf das Ausgleichen der Höhe haben können und entsprechend eingestellt werden können. Um es kurz zu halten, können die verschiedenen Dicken so eingestellt werden, dass ein Stapel, welcher sich vertikal von der oberen Hauptoberfläche des Die-Paddles 140 des Trägers 102 bis zu der freiliegenden oberen Hauptoberfläche des Metallblocks 114 erstreckt, eine Dicke L hat, welche gleich oder im Wesentlichen gleich wie eine Dicke I eines weiteren Stapels ist, welcher sich vertikal von der oberen Hauptoberfläche des Die-Paddles 140 des Trägers 102 bis zu der freiliegenden oberen Hauptoberfläche des weiteren Metallblocks 118 erstreckt.
  • Aufgrund der genannten Doppelschicht oben auf der weiteren elektronischen Komponente 106 ist ein thermisch leitfähiger Pfad von einer Oberseite der weiteren elektronischen Komponente 106 bis zu einer äußeren oberen Hauptoberfläche des Packages 100 gebildet. Darüber hinaus ist ein weiterer thermisch leitfähiger Pfad von einer Unterseite der weiteren elektronischen Komponente 106 durch die weitere thermisch leitfähige Schicht 132, den anderen Metallblock 116, die noch andere thermisch leitfähige Schicht 130, und das Die-Paddle 140 des Trägers 102 bis zu einer äußeren unteren Hauptoberfläche des Packages 100 gebildet. Auf vorteilhafte Weise führt dies zu einem doppelseitigen Kühlen der weiteren elektronischen Komponente 106 und somit zu einer exzellenten thermischen Performance des Packages 100.
  • 1 zeigt auch eine Einkapselung 120, welche als eine Formmasse verkörpert sein kann. Die Einkapselung 120 kann somit mittels Gießens gebildet sein und kann die elektronische Komponente 104, einen Teil des Trägers 102, die thermisch leitfähigen Schichten 108, 110, und einen Teil des Metallblocks 114 einkapseln. Entsprechend kapselt die Einkapselung 120 die weitere elektronische Komponente 106, die weiteren thermisch leitfähigen Schichten 112, 130, 132, den anderen Metallblock 116, und einen Teil des weiteren Metallblocks 118 ein.
  • Die Einkapselung des Metallblocks 114 und des weiteren Metallblocks 118 ist allerdings unvollständig, so dass eine obere Hauptoberfläche des Metallblocks 114 und eine obere Hauptoberfläche des weiteren Metallblocks 118 über die Einkapselung 120 hinaus freiliegen. Dies fördert das Kühlen der Oberseite der elektronischen Komponenten 104, 106. Wie ebenfalls in 1 gezeigt ist, sind eine untere Hauptoberfläche des Die-Paddles 140 und eine Seitenfläche der Leiter 142 des Trägers 120 über die Einkapselung 120 hinaus freiliegend. Dies hat einen zusätzlichen positiven Einfluss auf die Wärmeableitung von einer unteren Oberfläche der elektronischen Komponenten 104, 106.
  • Wie ebenfalls in 1 gezeigt ist, weist das Package 100 zusätzlich eine Mehrzahl von elektrisch leitfähigen Verbindungselementen 122 auf, welche hier als Bonddrähte verkörpert sind. Einige der elektrisch leitfähigen Verbindungselemente 122 verbinden elektrisch die obere Hauptoberfläche der elektronischen Komponenten 104, 106 mit jeweiligen Leitern 142 des Trägers 102. Ein anderes elektrisch leitfähiges Verbindungselement 122 verbindet elektrisch die elektronische Komponente 104 mit der weiteren elektronischen Komponente 106. Bei der gezeigten Ausführungsform erstrecken sich die elektrisch leitfähigen Verbindungselemente 122 vollständig durch die Einkapselung 120 und somit abseits von oder außerhalb der elektrisch isolierenden und thermisch leitfähigen Schichten 108, 112.
  • Gemäß 1 ist jeder von dem Metallblock 114 und dem weiteren Metallblock 118 so konfiguriert, dass er thermisch funktionell und elektrisch nicht funktionell ist. Wie oben beschrieben ist, tragen die Metallblöcke 114, 118, zusammen mit den elektrisch isolierenden und thermisch leitfähigen Schichten 108, 112, zur Wärmeableitung von den Oberseiten der eingekapselten elektronischen Komponenten 104, 106 bei, und sind somit thermisch funktionell. Allerdings sind, aufgrund der dielektrischen Eigenschaft der elektrisch isolierenden und thermisch leitfähigen Schichten 108, 112, die Metallblöcke 114, 118 von den elektrisch funktionellen elektronischen Komponenten 104, 106 elektrisch entkoppelt und sind damit elektrisch nicht funktionell. Aufgrund der elektrischen Kopplung der Leiter 142 des Trägers 102 mit den elektronischen Komponenten 104, 106 mittels einiger der elektrisch leitfähigen Verbindungselemente 122 ist der Träger 102 so konfiguriert, dass er elektrisch funktionell ist. Aufgrund der thermischen Kopplung der elektronischen Komponenten 104, 106 mittels der thermisch leitfähigen Schichten 110, 130, 132 und des anderen Metallblocks 116 mit dem Die-Paddle 140 des Trägers 102, ist auch der Träger 102 so verbunden, dass er thermisch funktionell ist.
  • Da gemäß 1 die elektrisch isolierende und thermisch leitfähige Schicht 108 und der Metallblock 114 eine kleinere seitliche Ausdehnung haben als die elektronische Komponente 104, kann die Bildung der bonddrahtartigen elektrisch leitfähigen Verbindungselemente 122 vereinfacht sein. Entsprechend kann die Bildung der bonddrahtartigen elektrisch leitfähigen Verbindungselemente 122 vereinfacht sein, da die weitere elektrisch isolierende und thermisch leitfähige Schicht 112 und der weitere Metallblock 118 eine kleinere seitliche Ausdehnung haben als die elektronische Komponente 106.
  • Nun bezugnehmend auf die Anordnung 150, kann die gezeigte Metallplatte 124 (zum Beispiel eine Kupferplatte) auf der elektrisch isolierenden und thermisch leitfähigen Lage 126 (zum Beispiel ein Die-Attach Film (DAF) Tape) gleichzeitig oder zusammen getrennt werden, wenn sie auf der ringförmigen Stützstruktur 128 montiert sind. Zum Beispiel kann dies mittels Sägens entlang horizontaler und vertikaler gerader Sägelinien bewerkstelligt werden. Als Ergebnis kann eine Mehrzahl von einzelnen aufnehmbaren Doppelschichtstrukturen erhalten werden, welche jeweils einen jeweiligen Metallblock 114/116/118 auf einer jeweiligen elektrisch isolierenden und thermisch leitfähigen Schicht 108/112/130 aufweist. Mittels einer Pick-and-Place Anordnung, welche in 1 schematisch mit dem Bezugszeichen 152 gezeigt ist, kann eine jeweilige Doppelschichtstruktur von dem ringförmigen Stützring 128 aufgenommen werden und kann auf dem Träger 102 oder auf einer jeweiligen elektronischen Komponente 104, 106 platziert werden, zum Herstellen des Packages 100 mit einem geringen Aufwand, einer hohen Geschwindigkeit, und in einer fehlerrobusten Weise.
  • Eine beliebige der thermisch leitfähigen Schichten 110, 130, und 132 der Ausführungsform von 1 oder einer beliebigen anderen Ausführungsform kann elektrisch isolierende und thermisch leitfähige Materialien sein, kann zum Beispiel aus dem gleichen Material wie die Schicht(en) 108 und/oder 112 sein. Es ist auch möglich, dass eine beliebige der thermisch leitfähigen Schichten 110, 130, und 132 elektrisch und thermisch leitfähige Materialien sein kann, zum Beispiel Weichlot, Lötpaste, bleifreies Lot, oder Diffusionslöten-Materialien, welche die Chip-Elektroden mit dem Träger 102 (zum Beispiel ein Leiterrahmen) oder dem Metallblock 116 verbinden. Die Schicht 110 kann haftfähig unter der elektronischen Komponente 104 sein. Ferner kann die Schicht 132 haftfähig unter der weiteren elektronischen Komponente 106 sein. Die Schicht 130 kann haftfähig unter dem Metallblock 116 sein. Die thermische Leitfähigkeit einer beliebigen der thermisch leitfähigen Schichten 108, 110, 112, 130, und 132 kann bevorzugt mindestens 1 W/mK, weiter bevorzugt mindestens 2 W/mK, am meisten bevorzugt mindestens 5 W/mK sein.
  • 2 zeigt eine Querschnittsansicht eines Packages 100 gemäß einer anderen beispielhaften Ausführungsform.
  • Die Ausführungsform gemäß 2 unterscheidet sich von der Ausführungsform gemäß 1 insbesondere darin, dass gemäß 2 die elektrisch isolierende und thermisch leitfähige Schicht 108 auf der gesamten oberen Hauptoberfläche der elektronischen Komponente 104 und auf der gesamten oberen Hauptoberfläche der weiteren elektronischen Komponente 106 angeordnet ist. Entsprechend hat der Metallblock 114 die gleichen horizontalen Abmessungen und Umriss wie die elektrisch isolierende und thermisch leitfähige Schicht 108, und bedeckt dadurch auch den gesamten räumlichen Bereich der elektronischen Komponente 104 und der weiteren elektronischen Komponente 106. Dies verbessert weiter die Wärmeableitungsfähigkeit von der Oberseite der elektronischen Komponenten 104, 106. Ferner kann dies den Herstellungsprozess vereinfachen, da die Anzahl von Doppelstrukturen, welche einen Metallblock und eine elektrisch isolierende und thermisch leitfähige Schicht umfassen, welche während des Herstellungsprozesses des Packages 100 zu handhaben sind, im Vergleich mit 1 weiter reduziert sein können.
  • Ein weiterer Unterschied zwischen der Ausführungsform von 2 und der Ausführungsform von 1 ist, dass sich gemäß 2 die elektrisch leitfähigen Verbindungselemente 122 teilweise durch die elektrisch isolierende und thermisch leitfähige Schicht 108 und teilweise durch die Einkapselung 120 erstrecken können. Mittels Führens der elektrisch leitfähigen Verbindungselemente 122 teilweise durch die elektrisch isolierende und thermisch leitfähige Schicht 108 kann die Wärmeableitungsfähigkeit weiter verbessert werden.
  • Insbesondere kann der Metallblock 114 von 2 als eine große Kupferplatte verkörpert sein, welche an ihrer Unterseite die elektrisch isolierende und thermisch leitfähige Schicht 108 hat, welche als ein Film auf Draht (FOW) Tape verkörpert sein kann. Letzteres kann, wie in 2 gezeigt ist, mit einem weiteren freiliegenden Kühlbereich aufgebracht werden, um die thermische Ableitungseffizienz weiter zu verbessern.
  • 3 zeigt ein Flussdiagramm 180 eines Verfahrens zum Herstellen eines Packages gemäß einer beispielhaften Ausführungsform.
  • Bezugnehmend auf einen Block 160 kann eine Vorbaugruppe aus elektronischen Komponenten erzeugt werden, welche bevorzugt als integrierter Schaltkreis (IC) Chips verkörpert sind.
  • Bezugnehmend auf einen Block 162 kann eine Vorbaugruppe aus Metallblöcken erzeugt werden, welche bevorzugt basierend auf einer Kupferplatte gebildet sind.
  • Bezugnehmend auf einen Block 164 kann ein Bonden-Prozess zum Bonden der Metallblöcke mit der befestigten elektrisch isolierenden und thermisch leitfähigen Schicht ausgeführt werden.
  • Bezugnehmend auf einen Block 166 kann ein Die-Bonden der IC-artigen elektronischen Komponenten ausgeführt werden.
  • Bezugnehmend auf einen Block 168 kann ein Kleber-Aushärtungsprozess ausgeführt werden.
  • Bezugnehmend auf einen Block 170 kann ein Drahtbonden zum Bilden der elektrisch leitfähigen Verbindungselemente ausgeführt werden.
  • Bezugnehmend auf einen Block 172 kann ein weiterer Bonden-Prozess zum Bonden der Metallblöcke mit der befestigten elektrisch isolierenden und thermisch leitfähigen Schicht ausgeführt werden.
  • Bezugnehmend auf einen Block 174 können End-of-the-Line (EOL) Prozesse ausgeführt werden, wie zum Beispiel Gießen, Plattieren, Vereinzeln.
  • 4 zeigt eine Draufsicht einer getrennten Metallplatte 124, welche zum Herstellen von Packages 100 gemäß einer beispielhaften Ausführungsform verwendet werden.
  • Auch auf die Beschreibung der Anordnung 150 in 1 bezugnehmend, kann eine Metallplatte 124 bereitgestellt sein, zum Beispiel eine Kupferplatte. Die Metallplatte 124 kann mit einer haftfähigen elektrisch isolierenden und thermisch leitfähigen Lage darunter verbunden sein. Die Metallplatte 124 und die elektrisch isolierende und thermisch leitfähige Lage 126 können auf einer Stützstruktur 128 angeordnet sein, bevorzugt einem Stützring. Danach kann die Metallplatte 124 zusammen mit der elektrisch isolierenden und thermisch leitfähigen Lage 126 in eine Mehrzahl von Metallblöcken 114/116/118 getrennt werden, welche jeweils eine elektrisch isolierende und thermisch leitfähige Schicht 108/130/112 darauf haben. Jeder getrennte Metallblock 114/116/118 mit der elektrisch isolierenden und thermisch leitfähigen Schicht 108/130/112 darauf kann über und/oder unter einer zugeordneten elektronischen Komponente 104/106 platziert werden.
  • 5 bis 11 zeigen dreidimensionale Ansichten und Draufsichten von Strukturen, welche während des Ausführens eines Verfahrens zum Herstellen eines Packages 100 erhalten werden, welches in 11 gezeigt ist, gemäß einer beispielhaften Ausführungsform. Genauer ist eine dreidimensionale Ansicht der jeweiligen Struktur auf der linken Seite gezeigt, wohingegen die korrespondierende Draufsicht auf der rechten Seite gezeigt ist.
  • Bezugnehmend auf 5 ist ein metallischer leiterrahmenartiger Träger 102 mit einem zentralen Die-Paddle 140 und umfänglich umgebenden Leitern 142 (oder Pads) gezeigt. Genauer können die Leiter 142 an jedem von vier umgebenden Rändern des rechteckigen Die-Paddles 140 vorgesehen sein.
  • Bezugnehmend auf 6 kann ein höhenausgleichender Metallblock 116 optional auf einen Abschnitt einer oberen Hauptoberfläche des Die-Paddles 140 des Trägers 102 bestückt werden. Eine thermisch leitfähige Schicht, siehe Bezugszeichen 130 in 1 oder 2, kann zwischen dem Metallblock 116 und dem Träger 102 (in 6 nicht gezeigt) angeordnet sein.
  • Bezugnehmend auf 7 ist die elektronische Komponente 104 auf dem Die-Paddle 140 des Trägers 102 montiert oder bestückt. Die elektronische Komponente 104 hat an ihrer Unterseite einen Die-Attach Film als die thermisch leitfähige Schicht 110. Ein Kleber der letzteren kann nach dem Bestücken ausgehärtet werden. Auf der Oberseite der elektronischen Komponente 104 können ein oder mehrere elektrisch leitfähige Chip-Pads 182 freiliegen.
  • Bezugnehmend auf 8 werden dann elektrisch leitfähige Verbindungselemente 122, welche hier als Bonddrähte verkörpert sind, elektrisch und mechanisch zwischen den Pads 182 auf der oberen Hauptoberfläche der elektronischen Komponente 104 einerseits und den Leitern 142 des Trägers 102 andererseits verbunden. Um es kurz zu halten, wird gemäß 8 ein Drahtbonden ausgeführt.
  • Bezugnehmend auf 9 wird eine Doppelstruktur, welche einen oberseitigen Metallblock 114 und eine unterseitige elektrisch isolierende und thermisch leitfähige Schicht 108 umfasst, an einer oberen Hauptoberfläche der elektronischen Komponente 104 in den umfänglich angeordneten Pads 182 befestigt. Die Doppelstruktur kann als ein Kupferplatten-Die-Attach Film-Stapel bezeichnet werden.
  • Bezugnehmend auf 10 wird die Struktur, welche in 9 gezeigt ist, mittels Gießens teilweise eingekapselt. Allerdings sind Oberflächenbereiche der Leiter 142, ein unterer Oberflächenabschnitt des Die-Paddles 140, und eine obere Oberfläche des Metallblocks 114 über die Einkapselung 120 hinaus freiliegend, welche eine Formmasse sein kann. Die genannten freiliegenden Abschnitte können direkt nach dem Gießen freigelegt werden. Optional kann ein Formkörper-Entgratungsprozess zum Entfernen von Resten der Einkapselung 120 ausgeführt werden, welche noch Teile der Abschnitte bedecken können.
  • Bezugnehmend auf 11 können die freiliegenden metallischen Oberflächen der Struktur, welche in 10 gezeigt ist, einem Oberflächen-Finishing oder einem Oberflächenschutz unterzogen werden. Somit kann die freiliegende Oberfläche des Metallblocks 114 mit einer Oberflächenplattierung 114' bereitgestellt sein. Entsprechend kann die freiliegende Oberfläche der Leiter 142 mit einer Oberflächenplattierung 142' bereitgestellt sein, etc. Zum Beispiel kann die jeweilige Oberflächenplattierung die jeweilige Oberfläche (aus Kupfer) vor Oxidation schützen. Zum Beispiel kann dies mittels eines Oberflächenplattierens mit Zinn bewerkstelligt werden.
  • Es ist anzumerken, dass der Begriff „aufweisend“ keine anderen Elemente oder Merkmale ausschließt, und „ein“ oder „eine“ keine Mehrzahl ausschließen. Auch Elemente, welche in Zusammenhang mit verschiedenen Ausführungsformen beschrieben sind, können kombiniert werden. Es ist ebenfalls anzumerken, dass Bezugszeichen nicht als einschränkend für den Schutzbereich der Ansprüche auszulegen sind. Darüber hinaus soll der Schutzbereich der vorliegenden Anmeldung nicht auf die bestimmten Ausführungsformen des Prozesses, der Maschine, der Herstellung, der Stoffzusammensetzung, der Mittel, der Verfahren, und der Schritte eingeschränkt sein, welche in der Beschreibung beschrieben sind. Entsprechend sollen die beigefügten Ansprüche in ihrem Schutzbereich solche Prozessen, Maschinen, Herstellung, Stoffzusammensetzung, Mittel, Verfahren, oder Schritte enthalten.

Claims (20)

  1. Ein Package (100), aufweisend: • einen Träger (102); • eine elektronische Komponente (104), welche auf oder über dem Träger (102) montiert ist; • eine elektrisch isolierende und thermisch leitfähige Schicht (108) auf zumindest einem Teil einer oberen Hauptoberfläche der elektronischen Komponente (104); • einen Metallblock (114) auf der elektrisch isolierenden und thermisch leitfähigen Schicht (108); und • eine Einkapselung (120), welche die elektronische Komponente (104), den Träger (102), die elektrisch isolierende und thermisch leitfähige Schicht (108), und den Metallblock (114) zumindest teilweise einkapselt, so dass eine obere Hauptoberfläche des Metallblocks (114) über die Einkapselung (120) hinaus freiliegt.
  2. Das Package (100) gemäß Anspruch 1, wobei eine untere Hauptoberfläche und/oder eine Seitenfläche des Trägers (102) über die Einkapselung (120) hinaus freiliegt.
  3. Das Package (100) gemäß Anspruch 1 oder 2, aufweisend eine andere thermisch leitfähige Schicht (110) auf zumindest einem Teil einer unteren Hauptoberfläche der elektronischen Komponente (104).
  4. Das Package (100) gemäß einem beliebigen der Ansprüche 1 bis 3, aufweisend: • eine weitere elektronische Komponente (106), welche auf oder über dem Träger (102) montiert ist; • eine weitere elektrisch isolierende und thermisch leitfähige Schicht (112) auf zumindest einem Teil einer oberen Hauptoberfläche der weiteren elektronischen Komponente (106); und • einen weiteren Metallblock (118) auf der weiteren elektrisch isolierenden und thermisch leitfähigen Schicht (112); • wobei die Einkapselung (120) die weitere elektronische Komponente (106), die weitere elektrisch isolierende und thermisch leitfähige Schicht (112), und den weiteren Metallblock (118) zumindest teilweise einkapselt, so dass eine obere Hauptoberfläche des weiteren Metallblocks (118) über die Einkapselung (120) hinaus freiliegt.
  5. Das Package (100) gemäß einem beliebigen der Ansprüche 1 bis 3, • aufweisend eine weitere elektronische Komponente (106), welche auf oder über dem Träger (102) montiert ist; • wobei die elektrisch isolierende und thermisch leitfähige Schicht (108) auf zumindest einem Teil einer oberen Hauptoberfläche der weiteren elektronischen Komponente (106) angeordnet ist; und • wobei die Einkapselung (120) die weitere elektronische Komponente (106) zumindest teilweise einkapselt.
  6. Das Package (100) gemäß Anspruch 4 oder 5, aufweisend einen anderen Metallblock (116) zwischen dem Träger (102) und der weiteren elektronischen Komponente (106) zum zumindest teilweisen Ausgleichen einer Höhendifferenz zwischen der elektronischen Komponente (104) und der weiteren elektronischen Komponente (106).
  7. Das Package (100) gemäß Anspruch 6, aufweisend noch eine weitere mindestens eine thermisch leitfähige Schicht (130, 132) zwischen dem Träger (102) und dem anderen Metallblock (116) und/oder zwischen dem anderen Metallblock (116) und der weiteren elektronischen Komponente (106).
  8. Das Package (100) gemäß einem beliebigen der Ansprüche 1 bis 7, aufweisend mindestens ein elektrisch leitfähiges Verbindungselement (122), welches die obere Hauptoberfläche der elektronischen Komponente (104) mit dem Träger (102) und/oder mit einer weiteren elektronischen Komponente (106) des Packages (100) elektrisch verbindet.
  9. Das Package (100) gemäß Anspruch 8, aufweisend eines der folgenden Merkmale: wobei das mindestens eine elektrisch leitfähige Verbindungselement (122) sich teilweise durch die elektrisch isolierende und thermisch leitfähige Schicht (108) erstreckt; wobei das mindestens eine elektrisch leitfähige Verbindungselement (122) sich vollständig abseits der elektrisch isolierenden und thermisch leitfähigen Schicht (108) erstreckt.
  10. Das Package (100) gemäß einem beliebigen der Ansprüche 1 bis 9, wobei der Metallblock (114) so konfiguriert ist, dass er thermisch funktionell und elektrisch nicht funktionell ist.
  11. Das Package (100) gemäß einem beliebigen der Ansprüche 1 bis 10, wobei der Träger (102) so konfiguriert ist, dass er elektrisch funktionell und optional thermisch funktionell ist.
  12. Das Package (100) gemäß einem beliebigen der Ansprüche 1 bis 11, wobei die elektrisch isolierende und thermisch leitfähige Schicht (108) und der Metallblock (114) eine unterschiedliche, insbesondere eine kleinere oder größere, seitliche Ausdehnung als die elektronische Komponente (104) haben.
  13. Das Package (100) gemäß einem beliebigen der Ansprüche 1 bis 12, aufweisend mindestens eines der folgenden Merkmale: wobei die elektronische Komponente (104) eines aus der Gruppe aufweist, bestehend aus einem Leistungshalbleiterchip und einem Mikrocontroller; das Package (100) ist als ein leiterfreies Package konfiguriert.
  14. Ein Verfahren zum Herstellen eines Packages (100), wobei das Verfahren aufweist: • Montieren einer elektronischen Komponente (104) auf oder über einem Träger (102); • Bereitstellen einer elektrisch isolierenden und thermisch leitfähigen Schicht (108) auf zumindest einem Teil einer oberen Hauptoberfläche der elektronischen Komponente (104); • Bereitstellen eines Metallblocks (114) auf der elektrisch isolierenden und thermisch leitfähigen Schicht (108); und • zumindest teilweises Einkapseln der elektronischen Komponente (104), des Trägers (102), der elektrisch isolierenden und thermisch leitfähigen Schicht (108), und des Metallblocks (114) mit einer Einkapselung (120), so dass eine obere Hauptoberfläche des Metallblocks (114) über die Einkapselung (120) hinaus freiliegt.
  15. Das Verfahren gemäß Anspruch 14, wobei das Verfahren aufweist: • Bereitstellen einer Metallplatte (124); • Trennen der Metallplatte (124) in eine Mehrzahl von Metallblöcken (114); und • Platzieren mindestens eines getrennten Metallblocks (114) über und/oder unter der elektronischen Komponente (104).
  16. Das Verfahren gemäß Anspruch 14 oder 15, wobei das Verfahren aufweist: • Verbinden einer Metallplatte (124) mit einer elektrisch isolierenden und thermisch leitfähigen Lage (126); • Trennen der Metallplatte (124) zusammen mit der elektrisch isolierenden und thermisch leitfähigen Lage (126) in eine Mehrzahl von Metallblöcken (114), wobei jeder eine elektrisch isolierende und thermisch leitfähige Schicht (108) darauf hat; und • Platzieren eines getrennten Metallblocks (114) mit der elektrisch isolierenden und thermisch leitfähigen Schicht (108) darauf auf der elektronischen Komponente (104), so dass die elektrisch isolierende und thermisch leitfähige Schicht (108) auf dem zumindest einen Teil der oberen Hauptoberfläche der elektronischen Komponente (104) angeordnet ist.
  17. Das Verfahren gemäß Anspruch 15 oder 16, wobei das Verfahren aufweist Anordnen der Metallplatte (124) und/oder der elektrisch isolierenden und thermisch leitfähigen Lage (126) auf einer Stützstruktur (128), insbesondere einem Stützring, vor dem Platzieren, insbesondere vor dem Trennen.
  18. Das Verfahren gemäß einem beliebigen der Ansprüche 14 bis 17, wobei das Verfahren aufweist: • Montieren eines anderen Metallblocks (116) mit mindestens einer anderen thermisch leitfähigen Schicht (130, 132) darauf und/oder darunter auf dem Träger (102); • Montieren einer weiteren elektronischen Komponente (106) auf oder über dem anderen Metallblock (116); und • Auswählen des anderen Metallblocks (116) mit der mindestens einen anderen thermisch leitfähigen Schicht (130, 132) darauf und/oder darunter zum Ausgleichen einer Höhendifferenz zwischen der elektronischen Komponente (104) und der weiteren elektronischen Komponente (106).
  19. Das Verfahren gemäß einem beliebigen der Ansprüche 14 bis 18, wobei das Verfahren aufweist, vor dem Montieren der elektrisch isolierenden und thermisch leitfähigen Schicht (108) und des Metallblocks (114) auf der elektronischen Komponente (104), elektrisches Verbinden mindestens eines elektrisch leitfähigen Verbindungselements (122) zwischen der oberen Hauptoberfläche der elektronischen Komponente (104) einerseits und dem Träger (102) und/oder einer weiteren elektronischen Komponente (106) andererseits.
  20. Das Verfahren gemäß Anspruch 19, wobei das Verfahren eines der folgenden Merkmale aufweist: elektrisches Verbinden des mindestens einen elektrisch leitfähigen Verbindungselements (122), so dass es sich teilweise durch die elektrisch isolierende und thermisch leitfähige Schicht (108) erstreckt; elektrisches Verbinden des mindestens einen elektrisch leitfähigen Verbindungselements (122), so dass es sich vollständig abseits der elektrisch isolierenden und thermisch leitfähigen Schicht (108) erstreckt.
DE102022125009.1A 2022-09-28 2022-09-28 Package mit elektrisch isolierender und thermisch leitfähiger Schicht oben auf einer elektronischen Komponente Pending DE102022125009A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102022125009.1A DE102022125009A1 (de) 2022-09-28 2022-09-28 Package mit elektrisch isolierender und thermisch leitfähiger Schicht oben auf einer elektronischen Komponente
US18/243,751 US20240105544A1 (en) 2022-09-28 2023-09-08 Package with electrically insulating and thermally conductive layer on top of electronic component
CN202311265690.9A CN117790434A (zh) 2022-09-28 2023-09-28 在电子部件的顶部具有电绝缘导热层的封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102022125009.1A DE102022125009A1 (de) 2022-09-28 2022-09-28 Package mit elektrisch isolierender und thermisch leitfähiger Schicht oben auf einer elektronischen Komponente

Publications (1)

Publication Number Publication Date
DE102022125009A1 true DE102022125009A1 (de) 2024-03-28

Family

ID=90140287

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022125009.1A Pending DE102022125009A1 (de) 2022-09-28 2022-09-28 Package mit elektrisch isolierender und thermisch leitfähiger Schicht oben auf einer elektronischen Komponente

Country Status (3)

Country Link
US (1) US20240105544A1 (de)
CN (1) CN117790434A (de)
DE (1) DE102022125009A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019218157A1 (de) 2019-11-25 2021-05-27 Zf Friedrichshafen Ag Leistungsmodul mit gehäusten Leistungshalbleitern zur steuerbaren elektrischen Leistungsversorgung eines Verbrauchers sowie Verfahren zur Herstellung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019218157A1 (de) 2019-11-25 2021-05-27 Zf Friedrichshafen Ag Leistungsmodul mit gehäusten Leistungshalbleitern zur steuerbaren elektrischen Leistungsversorgung eines Verbrauchers sowie Verfahren zur Herstellung

Also Published As

Publication number Publication date
CN117790434A (zh) 2024-03-29
US20240105544A1 (en) 2024-03-28

Similar Documents

Publication Publication Date Title
DE102011053871B4 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE102018115957A1 (de) Gemoldete Package mit einem Chipträger, der hartgelötete elektrisch leitfähige Schichten aufweist
DE102014104630B4 (de) Hochleistungs-Einzelchip-Halbleiter-Package und Herstellungsverfahren dafür und Halbleiterbaugruppe dieses verwendend
DE102014102006B4 (de) Halbleitermodul
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102016120778A1 (de) Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen
DE102015115999B4 (de) Elektronische Komponente
DE102014117523B4 (de) Elektronische Vorrichtung
US5299091A (en) Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same
DE102015109073B4 (de) Elektronische Vorrichtungen mit erhöhten Kriechstrecken
DE102013104952B4 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE102013113103A1 (de) Halbleiterbausteine und Verfahren für deren Ausbildung
DE102014103215B4 (de) Verpackte Vorrichtung mit nicht ganzzahligen Anschlussrastern und Verfahren zu deren Herstellung
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102017108114A1 (de) Chipmodul mit räumlich eingeschränktem thermisch leitfähigen Montagekörper
DE102020000169A1 (de) Leistungshalbleitervorrichtungsgehäuse
DE102013105995A1 (de) Elektronisches-Bauelemente-Package und Verfahren zur Herstellung eines Elektronisches-Bauelemente-Package
DE102015108246A1 (de) Gemoldete Chippackung und Verfahren zum Herstellen derselben
DE102017101185B4 (de) Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul
DE102021125094B4 (de) Halbleitergehäuse mit einem chip-träger mit einem pad-offset-merkmal und verfahren zur herstellung desselben
DE102014102910A1 (de) Chipträgerstruktur, Chipgehäuse und Verfahren zu deren Herstellung
DE102013107164A1 (de) Halbleiterpackages mit mehreren Leadframes und Verfahren zu ihrer Herstellung
DE102022125009A1 (de) Package mit elektrisch isolierender und thermisch leitfähiger Schicht oben auf einer elektronischen Komponente
DE102021122591A1 (de) Mehrlagiges verbindungsband

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication