DE102014102910A1 - Chipträgerstruktur, Chipgehäuse und Verfahren zu deren Herstellung - Google Patents

Chipträgerstruktur, Chipgehäuse und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102014102910A1
DE102014102910A1 DE102014102910.0A DE102014102910A DE102014102910A1 DE 102014102910 A1 DE102014102910 A1 DE 102014102910A1 DE 102014102910 A DE102014102910 A DE 102014102910A DE 102014102910 A1 DE102014102910 A1 DE 102014102910A1
Authority
DE
Germany
Prior art keywords
chip
chip carrier
encapsulating material
metallic
various embodiments
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102014102910.0A
Other languages
English (en)
Inventor
Josef Höglauer
Ralf Otremba
Klaus Schiess
Xaver Schloegel
Jürgen Schredl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102014102910A1 publication Critical patent/DE102014102910A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Verschiedene Ausführungsformen stellen eine Chipträgerstruktur (200) bereit. Die Chipträgerstruktur (200) kann einen strukturierten metallischen Chipträger (202); ein Einkapselungsmaterial (204), das die Struktur (200) zumindest teilweise ausfallt; wobei die Hauptoberflächen des metallischen Chipträgers (202) frei von Einkapselungsmaterial (204) sind, umfassen.

Description

  • Verschiedene Ausführungsformen betreffen allgemein eine Chipträgerstruktur, ein Chipgehäuse, ein Verfahren zur Herstellung einer Chipträgerstruktur und ein Verfahren zur Herstellung eines Chipgehäuses.
  • Leistungshalbleiterchips können in eine Elektronikeinheit integriert werden, z. B. in ein Gehäuse für Durchsteckmontage (THP) oder eine Vorrichtung für Oberflächenmontage (SMD).
  • Gegenwärtig können Standardleistungsgehäuse, z. B. TO218, TO220, TO247, TO251, für Leistungshalbleiterchips (z. B. Hochvolt-(HV)-Halbleiterchips) in Leistungsanwendungen, z. B. für Hochspannungsanwendungen größer als 200 V, eingesetzt werden.
  • Doch können diese Standardleistungsgehäuse aufgrund der Gehäuseinduktivitäten [nH] bei den in der Zukunft wachsenden Anforderungen an die Stromstärke [A] zu beträchtlichen Schaltverlusten (Pswitch [W]) führen.
  • 1 zeigt Simulationsergebnisse 100 der Abhängigkeit von Schaltverlusten von der Source-Pin-Induktivität auf einen 45 mOhm J-FET (Junction Gate Field Effect Transistor).
  • Wie in 1 dargestellt, erhöhen sich mit steigender Stromstärke die Schaltverluste bei verschiedenen für einen 45 mOhm J-FET verwendeten Gehäusen TO247, TO220, ThinPAK 8 × 8 und Blade HV. Ebenso ist dargestellt, dass die Schaltverluste bei verschiedenen Gehäusen TO247, TO220, ThinPAK und Blade HV bei gleicher Stromstärke abnehmen, wobei das Gehäuse TO247 die höchsten Schaltverluste zeigt und das Blade HV-Gehäuse die geringsten Schaltverluste aufweist. Entsprechend lassen sich mit einem optimierten Gehäuse, z. B. den Gehäusen Blade HV und ThinPAK 8 × 8, im Vergleich zu den Gehäusen TO220 und TO247 geringere Schaltverluste erreichen.
  • Verschiedene Ausführungsformen stellen eine Chipträgerstruktur bereit. Die Chipträgerstruktur kann einen strukturierten metallischen Chipträger; ein Einkapselungsmaterial, das die Struktur zumindest teilweise ausfüllt; wobei die Hauptoberflächen des metallischen Chipträgers frei von Einkapselungsmaterial sind, umfassen.
  • In verschiedenen Ausführungsformen kann der strukturierte metallische Chipträger einen Anschlusskamm umfassen.
  • In verschiedenen Ausführungsformen kann das Einkapselungsmaterial eine Vergussmasse wie gefülltes Epoxidharz, z. B. mit SiO gefülltes Epoxidharz, umfassen.
  • In verschiedenen Ausführungsformen kann die Einkapselungsstruktur ein Laminat umfassen.
  • In verschiedenen Ausführungsformen kann der Chip frei von Einkapselungsmaterial sein, das die Struktur zumindest teilweise ausfüllt.
  • Nach verschiedenen Ausführungsformen kann das Verfahren weiterhin einen Klebstoff zwischen dem Chip und dem strukturierten metallischen Chipträger bilden, um den Chip an den strukturierten metallischen Chipträger anzukleben. Bei dem Klebstoff kann es sich um einen isolierenden Klebstoff oder einen elektrisch leitenden Klebstoff handeln.
  • Verschiedene Ausführungsformen des oben beschriebenen Chipgehäuses gelten analog für das Verfahren zur Herstellung eines Chipgehäuses.
  • Verschiedene Ausführungsformen stellen eine Chipträgerstruktur bereit. Die Chipträgerstruktur kann einen strukturierten metallischen Chipträger; ein Einkapselungsmaterial, das die Struktur zumindest teilweise ausfüllt; wobei die Hauptoberflächen des metallischen Chipträgers frei von Einkapselungsmaterial sind, umfassen.
  • Der strukturierte metallische Chipträger kann einen Anschlusskamm umfassen. Der Anschlusskamm kann aus einem Metall oder einer Metalllegierung gefertigt sein, die z. B. einen Werkstoff umfasst, der aus der Gruppe bestehend aus: Kupfer (Cu), Eisen-Nickel (FeNi), Stahl und dergleichen ausgewählt ist. Der metallische Chipträger kann eine Mehrzahl von Teilen oder Blöcken umfassen, wobei die mehreren Teile oder Blöcke durch das Isoliermaterial voneinander isoliert sind.
  • In verschiedenen Ausführungsformen kann das Einkapselungsmaterial Pressmasse oder ein vergleichbares Material umfassen. Das Einkapselungsmaterial kann eine Vergussmasse wie gefülltes Epoxidharz, z. B. mit SiO gefülltes Epoxidharz, umfassen.
  • In verschiedenen Ausführungsformen kann die Chipträgerstruktur als Leistungs-Chipträgerstruktur für das Tragen eines oder mehrerer Leistungs-Chips darauf ausgestaltet sein.
  • In verschiedenen Ausführungsformen kann die Chipträgerstruktur weiterhin eine an eine der Hauptoberflächen des metallischen Chipträgers angebrachte Folie umfassen. Die Folie kann zur Kühlung oder Trennung verwendet werden.
  • Verschiedene Ausführungsformen stellen ein Chipgehäuse bereit. Das Chipgehäuse kann eine Chipträgerstruktur umfassen. Die Chipträgerstruktur kann einen strukturierten metallischen Chipträger und ein Einkapselungsmaterial, das die Struktur zumindest teilweise ausfüllt; wobei die Hauptoberflächen des metallischen Chipträgers frei von Einkapselungsmaterial sind, umfassen. Das Chipgehäuse kann weiterhin einen über der Chipträgerstruktur angeordneten Chip und eine über dem Chip gebildete Einkapselungsstruktur umfassen, wobei die Einkapselungsstruktur eine elektrisch leitende Umverteilungsstruktur umfassen kann. Das Chipgehäuse kann mindestens ein über der Einkapselungsstruktur gebildetes Kontaktpad umfassen, wobei das zumindest eine Kontaktpad über die elektrisch leitende Umverteilungsstruktur elektrisch an den Chip gekoppelt ist.
  • Der strukturierte metallische Chipträger kann einen Anschlusskamm umfassen. Das Einkapselungsmaterial kann eine Vergussmasse wie gefülltes Epoxidharz, z. B. mit SiO gefülltes Epoxidharz, umfassen. In verschiedenen Ausführungsformen kann die Chipträgerstruktur als Leistungs-Chipträgerstruktur für das Tragen eines oder mehrerer Leistungs-Chips darauf ausgestaltet sein.
  • In verschiedenen Ausführungsformen kann das Chipgehäuse weiterhin einen Klebstoff zwischen dem Chip und dem strukturierten metallischen Chipträger umfassen, um den Chip an den strukturierten metallischen Chipträger anzukleben. In verschiedenen Ausführungsformen kann es sich bei dem Klebstoff um einen isolierenden Klebstoff handeln; in diesem Fall kann die Chipträgerstruktur als Kühlstruktur verwendet werden. In verschiedenen Ausführungsformen kann der Klebstoff ein elektrisch leitender Klebstoff sein; in diesem Fall kann die Chipträgerstruktur zum elektrischen Verbinden des Anschlusskontakts des Chips mit dem strukturierten metallischen Chipträger verwendet werden.
  • In verschiedenen Ausführungsformen kann der Chip frei von Einkapselungsmaterial sein, das die Struktur zumindest teilweise ausfüllt. In verschiedenen Ausführungsformen kann das Einkapselungsmaterial, z. B. die Vergussmasse, lediglich den strukturierten metallischen Chipträger umgeben oder kann zusätzlich den Klebstoff für das Die-Bonden des Chips an die Chipträgerstruktur umgeben.
  • In verschiedenen Ausführungsformen kann der strukturierte metallische Chipträger als eine Leistungs-Chipträgerstruktur ausgestaltet sein. Zum Beispiel kann ein Leistungs-Chip an dem strukturierten metallischen Chipträger angebracht sein. Der Leistungs-Chip kann einen Leistungsdiodenchip und/oder einen Leistungstransistorchip (z. B. einen Leistungs-MOSFET (Metalloxidhalbleiterfeldeffekttransistor), einen JFET (Sperrschichtfeldeffekttransistor), einen IGBT (Bipolartransistor mit isoliertem Gate), einen Leistungsbipolartransistor oder dergleichen umfassen.
  • In verschiedenen Ausführungsformen kann die über dem Chip gebildete Einkapselungsstruktur ein Laminat umfassen. Das Laminat kann Polymermaterial mit Glasfasern umfassen.
  • In verschiedenen Ausführungsformen kann die elektrisch leitende Umverteilungsstruktur eine oder mehrere elektrisch leitende Schichten (auch als Umverteilungsschichten bezeichnet) und Kontaktlöcher für die elektrische Kopplung einer oder mehrerer elektrisch leitender Schichten mit dem Chip und für die elektrische Kopplung einer oder mehrerer elektrisch leitender Schichten miteinander umfassen.
  • Verschiedene Ausführungsformen stellen ein Verfahren zur Herstellung einer Chipträgerstruktur bereit. Das Verfahren kann das Strukturieren eines metallischen Chipträgers; das zumindest teilweise Ausfüllen der Struktur mit Einkapselungsmaterial umfassen; wobei die Hauptoberflächen des metallischen Chipträgers frei von Einkapselungsmaterial bleiben.
  • In verschiedenen Ausführungsformen kann der strukturierte metallische Chipträger einen Anschlusskamm umfassen.
  • In verschiedenen Ausführungsformen kann das Einkapselungsmaterial eine Vergussmasse wie gefülltes Epoxidharz, z. B. mit SiO gefülltes Epoxidharz, umfassen.
  • Verschiedene Ausführungsformen stellen ein Verfahren zur Herstellung eines Chipgehäuses bereit. Das Verfahren kann das Herstellen einer Chipträgerstruktur umfassen; wozu das Strukturieren eines metallischen Chipträgers; das zumindest teilweise Ausfüllen der Struktur mit Einkapselungsmaterial gehören kann; wobei die Hauptoberflächen des metallischen Chipträgers frei von Einkapselungsmaterial bleiben. Das Verfahren kann weiterhin das Anordnen eines Chips über der Chipträgerstruktur; das Bilden einer Einkapselungsstruktur über dem Chip, wobei die Einkapselungsstruktur eine elektrisch leitende Umverteilungsstruktur ist; und das Bilden mindestens ein Kontaktpad über der Einkapselungsstruktur zur elektrischen Kopplung des zumindest einen Kontaktpads über die elektrisch leitende Umverteilungsstruktur an den Chip umfassen.
  • In verschiedenen Ausführungsformen kann der strukturierte metallische Chipträger einen Anschlusskamm umfassen.
  • In verschiedenen Ausführungsformen kann das Einkapselungsmaterial eine Vergussmasse wie gefülltes Epoxidharz, z. B. mit SiO gefülltes Epoxidharz, umfassen.
  • In verschiedenen Ausführungsformen kann die Einkapselungsstruktur ein Laminat umfassen.
  • In verschiedenen Ausführungsformen kann der Chip frei von Einkapselungsmaterial sein, das die Struktur zumindest teilweise ausfüllt.
  • Nach verschiedenen Ausführungsformen kann das Verfahren weiterhin einen Klebstoff zwischen dem Chip und dem strukturierten metallischen Chipträger bilden, um den Chip an den strukturierten metallischen Chipträger anzukleben. Bei dem Klebstoff kann es sich um einen isolierenden Klebstoff oder einen elektrisch leitenden Klebstoff handeln.
  • In den Zeichnungen verweisen gleiche Bezugszeichen in den unterschiedlichen Ansichten generell auf die gleichen Teile. Die Zeichnungen sind nicht unbedingt maßstabgerecht, stattdessen wird der Schwerpunkt generell auf die Darstellung der Grundprinzipien der Erfindung gelegt. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung unter Bezugnahme auf die folgenden Zeichnungen beschrieben, worin:
  • 1 Simulationsergebnisse der Abhängigkeit von Schaltverlusten von der Source-Pin-Induktivität auf einem 45 mOhm Sperrschicht-Feldeffekttransistor zeigt.
  • 2 eine Chipträgerstruktur gemäß verschiedenen Ausführungsformen zeigt;
  • 3 eine Chipträgerstruktur gemäß verschiedenen Ausführungsformen zeigt;
  • 4 ein Chipgehäuse gemäß verschiedenen Ausführungsformen zeigt;
  • 5A und 5B ein Chipgehäuse gemäß verschiedenen Ausführungsformen zeigen;
  • 6 ein Chipgehäuse gemäß verschiedenen Ausführungsformen zeigt;
  • 7A ein Gehäuse gemäß verschiedenen Ausführungsformen zeigt; und 7B eine Chipanordnung gemäß verschiedenen Ausführungsformen zeigt;
  • 8 eine Kaskadenschaltung gemäß verschiedenen Ausführungsformen zeigt;
  • 9 ein Gehäuse gemäß verschiedenen Ausführungsformen zeigt;
  • 10 ein Ablaufdiagramm zeigt, das ein Verfahren für die Herstellung einer Chipträgerstruktur gemäß verschiedenen Ausführungsformen darstellt; und
  • 11 ein Ablaufdiagramm zeigt, das ein Verfahren für die Herstellung eines Chipgehäuses gemäß verschiedenen Ausführungsformen darstellt.
  • In der folgenden ausführlichen Beschreibung wird auf die begleitenden Zeichnungen Bezug genommen, in denen einige bestimmte Details und Ausführungsbeispiele für die Erfindung beispielhaft dargestellt werden.
  • Das Wort „beispielhaft” wird hier in der Bedeutung „als Beispiel, Ausprägung oder zur Veranschaulichung dienend” verwendet. Eine hierin „beispielhaft” beschriebene Ausführungsform oder Konstruktion ist nicht unbedingt als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen oder Konstruktionen auszulegen.
  • Das Wort „über”, das in Bezug auf ein aufgedampftes Material „über” einer Seite oder Oberfläche verwendet wird, kann hierin bedeuten, dass das aufgedampfte Material „direkt auf”, z. B. in direktem Kontakt mit der jeweiligen Seite oder Oberfläche gebildet wird. Das Wort „über”, das in Bezug auf ein aufgedampftes Material „über” einer Seite oder Oberfläche verwendet wird, kann hierin bedeuten, dass das aufgedampfte Material „indirekt auf der jeweiligen Seite oder Oberfläche gebildet wird, wobei eine oder mehrere Schichten zwischen der jeweiligen Seite oder Oberfläche und dem aufgedampften Material angeordnet sind.
  • Verschiedene Ausführungsformen bieten eine Chipträgerstruktur mit guter elektrischer und thermischer Leistung, die zur Ausführung eines hochvoltfähigen Gehäuses (z. B. > 200 V) verwendet werden kann. Verschiedene Ausführungsformen bieten auch ein hochvoltfähiges eingebettetes Gehäuse (z. B. > 200 V) für Leistungshalbleiter.
  • 2 zeigt eine Chipträgerstruktur 200 gemäß verschiedenen Ausführungsformen.
  • Die Chipträgerstruktur 200 kann einen strukturierten metallischen Chipträger 202 (der vor der Einkapselung vorstrukturiert worden sein kann); Einkapselungsmaterial 204, das die Struktur 200 zumindest teilweise ausfüllt; wobei die Hauptoberflächen (z. B. die Oberseite und die Unterseite) des metallischen Chipträgers 202 frei von Einkapselungsmaterial 204 sind, umfassen.
  • Der strukturierte metallische Chipträger 202 kann einen Anschlusskamm umfassen. Der Anschlusskamm kann aus einem Metall oder einer Metalllegierung gefertigt sein, die z. B. einen Werkstoff umfasst, der aus der Gruppe bestehend aus: Kupfer (Cu), Eisen-Nickel (FeNi), Stahl und dergleichen ausgewählt ist.
  • In verschiedenen Ausführungsformen kann das Einkapselungsmaterial 204 Pressmasse oder ein vergleichbares Material umfassen. Das Einkapselungsmaterial 204 kann eine Vergussmasse wie gefülltes Epoxidharz, z. B. mit SiO gefülltes Epoxidharz, umfassen.
  • In verschiedenen Ausführungsformen kann die Chipträgerstruktur 200 als Leistungs-Chipträgerstruktur für das Tragen eines oder mehrerer Leistungs-Chips darauf ausgestaltet sein.
  • 3 zeigt eine Chipträgerstruktur 300 gemäß verschiedenen Ausführungsformen.
  • Ähnlich wie bei der Chipträgerstruktur 200 von 2 kann die Chipträgerstruktur 300 einen strukturierten metallischen Chipträger 302 (der vor der Einkapselung vorstrukturiert worden sein kann); Einkapselungsmaterial 304, das die Struktur 300 zumindest teilweise ausfüllt; wobei die Hauptoberflächen (z. B. die Oberseite und die Unterseite) des metallischen Chipträgers 302 frei von Einkapselungsmaterial 304 sind, umfassen. Verschiedene in Bezug auf die Chipträgerstruktur 200 beschriebene Ausführungsformen sind analog für die Chipträgerstruktur 300 gültig.
  • In verschiedenen Ausführungsformen von 3 kann der metallische Chipträger 302 eine Mehrzahl von Teilen oder Blöcken 306 umfassen. Zum Beispiel kann es sich bei der Mehrzahl von Teilen 306 um eine Mehrzahl von Anschlusskammteilen handeln. Diese Anschlusskammteile 306 können als Metallblöcke bezeichnet werden.
  • In verschiedenen Ausführungsformen kann die Chipträgerstruktur 300 weiterhin eine an eine der Hauptoberflächen des metallischen Chipträgers 302 angebrachte Folie 308 umfassen. Die Folie 308 kann zur Kühlung oder Trennung verwendet werden.
  • Gemäß verschiedenen Ausführungsformen von 2 und 3 oben ist eine Chipträgerstruktur mit einem Einkapselungsmaterial versehen, das die Struktur zumindest teilweise ausfüllt. In verschiedenen Ausführungsformen kann eine solche Chipträgerstruktur auch als vorgeformter Anschlusskamm bezeichnet werden.
  • Die Chipträgerstruktur kann für Leistungskomponenten wie Transistoren mit hoher Elektronenbeweglichkeit (High Electron Mobility Transistors; HEMT), z. B. GaN-(Galliumnitrid)-HEMT, SiC-(Siliciumcarbid)-HEMT oder Hochspannungs-Si-(Silicium)-HEMT; oder Niederspannungs-MOSFET (p-Kanal oder n-Kanal) (z. B. kleiner als 200 V), z. B. einen SFET (Silicium-Feldeffekttransistor) verwendet werden.
  • Die Chipträgerstruktur kann für Multi-Chip-Module, die z. B. eine durch mehrere Chips gebildete Halbbrückenschaltung oder Kaskadenschaltung umfassen, verwendet werden.
  • Die Chipträgerstruktur kann für ein Standard-Chipgehäuse oder ein eingebettetes Chipgehäuse verwendet werden.
  • Die Chipträgerstruktur gemäß verschiedenen Ausführungsformen ermöglicht die Realisierung eines hochvoltfähigen eingebetteten Gehäuses (z. B. > 200 V), denn die dafür erforderliche elektrische (z. B. Kriechstrecke) und thermische Leistung (z. B. Wärmekapazität) zusätzlich zur Anforderung einer niedrigen Induktivität kann unabhängig vom Einbettungsprozess in die Chipträgerstruktur eingebaut werden. Mit der Chipträgerstruktur verschiedener Ausführungsformen kann eine Kriechstrecke im Bereich von etwa 1 mm bis zu etwa 10 mm (z. B. im Bereich von etwa 3 mm bis zu etwa 8 mm, z. B. im Bereich von etwa 4 mm bis zu etwa 6 mm) erreicht werden. Der Einbettungsprozess wird auf die Chipträgerstruktur verschiedener Ausführungsformen angewendet, um ein Chipgehäuse verschiedener Ausführungsformen zu bilden, und gestattet Integrationsfähigkeit zusätzlich zur gewünschten niedrigen Induktivität (z. B. < 1 nH).
  • 4 zeigt ein Chipgehäuse 400 gemäß verschiedenen Ausführungsformen.
  • Das Chipgehäuse 400 kann eine Chipträgerstruktur 200 wie in 2 dargestellt umfassen. Die Chipträgerstruktur 200 kann einen strukturierten metallischen Chipträger 202; ein Einkapselungsmaterial 204, das die Struktur zumindest teilweise ausfüllt; wobei die Hauptoberflächen des metallischen Chipträgers 202 frei von Einkapselungsmaterial 204 sind, umfassen.
  • Verschiedene in der Chipträgerstruktur 200 von 2 oben beschriebene Ausführungsformen sind analog für das Chipgehäuse 400 gültig.
  • Der strukturierte metallische Chipträger 202 kann einen Anschlusskamm umfassen. Das Einkapselungsmaterial 204 kann eine Vergussmasse wie gefülltes Epoxidharz, z. B. mit SiO gefülltes Epoxidharz, umfassen. In verschiedenen Ausführungsformen kann die Chipträgerstruktur 200 als Leistungs-Chipträgerstruktur für das Tragen eines oder mehrerer Leistungs-Chips darauf ausgestaltet sein.
  • Das Chipgehäuse 400 kann weiterhin einen über der Chipträgerstruktur 200 angeordneten Chip 412 und eine über dem Chip 412 gebildete Einkapselungsstruktur 420 umfassen, wobei die Einkapselungsstruktur 420 eine elektrisch leitende Umverteilungsstruktur 422 umfassen kann. Mindestens ein Kontaktpad 432 kann über der Einkapselungsstruktur 420 gebildet werden, wobei das zumindest eine Kontaktpad 432 über die elektrisch leitende Umverteilungsstruktur 422 elektrisch an den Chip 412 gekoppelt ist.
  • In verschiedenen Ausführungsformen kann das Chipgehäuse 400 zwischen dem Chip 412 und dem strukturierten metallischen Chipträger 202 Klebstoff (in 4 nicht dargestellt) aufweisen, um den Chip 412 an den strukturierten metallischen Chipträger 202 anzukleben. In verschiedenen Ausführungsformen kann es sich bei dem Klebstoff um einen isolierenden Klebstoff handeln; in diesem Fall kann die Chipträgerstruktur 200 als Kühlstruktur verwendet werden. In verschiedenen Ausführungsformen kann der Klebstoff ein elektrisch leitender Klebstoff sein; in diesem Fall kann die Chipträgerstruktur 200 zum elektrischen Verbinden des Anschlusskontakts des Chips 412 mit dem strukturierten metallischen Chipträger 202 verwendet werden.
  • In verschiedenen Ausführungsformen kann der Chip 412 frei von Einkapselungsmaterial 204 sein, das die Chipträgerstruktur 200 zumindest teilweise ausfüllt. Das Einkapselungsmaterial 204, z. B. die Vergussmasse, kann lediglich den strukturierten metallischen Chipträger 202 umgeben oder kann zusätzlich den Klebstoff für das Die-Bonden des Chips 412 an die Chipträgerstruktur 200 umgeben.
  • In verschiedenen Ausführungsformen kann der strukturierte metallische Chipträger 202 als Leistungs-Chipträgerstruktur ausgestaltet sein. Zum Beispiel kann ein Leistungs-Chip 412 an dem strukturierten metallischen Chipträger 202 angebracht werden. Der Leistungs-Chip 412 kann einen Leistungsdiodenchip und/oder einen Leistungstransistorchip (z. B. einen Leistungs-MOSFET (Metalloxidhalbleiterfeldeffekttransistor), einen JFET (Sperrschichtfeldeffekttransistor), einen IGBT (Bipolartransistor mit isoliertem Gate), einen Leistungsbipolartransistor oder dergleichen umfassen).
  • In verschiedenen Ausführungsformen kann die über dem Chip 412 gebildete Einkapselungsstruktur 420 ein Laminat umfassen. Das Laminat kann Polymermaterial mit Glasfasern umfassen.
  • In verschiedenen Ausführungsformen kann die elektrisch leitende Umverteilungsstruktur 422 eine oder mehrere elektrisch leitende Schichten 424 (auch als Umverteilungsschichten bezeichnet) und Kontaktlöcher 426 für die elektrische Kopplung einer oder mehrerer elektrisch leitender Schichten 424 mit dem Chip 412 und für die elektrische Kupplung einer oder mehrerer elektrisch leitender Schichten 424 miteinander umfassen. Zum Beispiel zeigen die Ausführungsformen von 4 eine elektrisch leitende Umverteilungsstruktur 422 mit zwei Umverteilungsschichten 424, doch kann die elektrisch leitende Umverteilungsstruktur 422 in verschiedenen anderen Ausführungsformen eine andere Anzahl (z. B. eine, drei, vier, ...) an Umverteilungsschichten umfassen.
  • 5A zeigt ein Chipgehäuse 500 gemäß verschiedenen Ausführungsformen.
  • In verschiedenen Ausführungsformen von 5A umfasst das Chipgehäuse 500 verschiedene Komponenten des in 4 dargestellten Chipgehäuses 400 und zusätzlich einen weiteren über der Chipträgerstruktur 200 angeordneten Chip 512 sowie eine weitere in der Einkapselungsstruktur 420 enthaltene elektrisch leitende Umverteilungsstruktur 522. In verschiedenen Ausführungsformen kann das Chipgehäuse 500 eine Mehrzahl von Chips (z. B. drei, vier, fünf, ...) umfassen.
  • Das Chipgehäuse 500 kann somit ein Multi-Chip-Gehäuse bilden, wobei der Chip 412 und der weitere Chip 512 elektrisch miteinander gekoppelt sein können, z. B. durch den strukturierten metallischen Chipträger 202 und/oder die elektrisch leitenden Umverteilungsstrukturen 422, 522. In verschiedenen Ausführungsformen können die Chips 412, 512 zur Bildung verschiedener Schaltungen, z. B. einer Halbbrückenschaltung, einer Kaskadenschaltung oder dergleichen, elektrisch miteinander gekoppelt sein.
  • In verschiedenen Ausführungsformen kann die Summe der Abmessungen A, B, C etwa 2,7 mm betragen, wobei A die Länge des Einkapselungsmaterials 204, B die Höhe des Chipgehäuses 500 und C den Abstand zwischen den elektrisch leitenden Umverteilungsstrukturen 422 und der Kante des Chipgehäuses 500 darstellt.
  • 5B zeigt ein Chipgehäuse 550 gemäß verschiedenen Ausführungsformen.
  • Das Chipgehäuse 550 enthält das Chipgehäuse 500 von 5A und kann weiterhin auf einer Hauptoberfläche der Chipträgerstruktur 200 gegenüber den Chips 412, 512 eine Folie 508 aufweisen. Die Folie 508 kann zu Kühlzwecken verwendet werden.
  • Die Chipgehäuse 500, 550 sind kopfüber dargestellt und können so weiterhin auf einer Platine montiert werden, beispielsweise mittels Oberflächenmontagetechnik (Surface-Mounted Device; SMD).
  • 6 zeigt ein Chipgehäuse 600 gemäß verschiedenen Ausführungsformen.
  • In verschiedenen Ausführungsformen von 6 kann das Chipgehäuse 600 eine Chipträgerstruktur wie in 3 umfassen, einschließlich eines strukturierten metallischen Chipträgers 302 und Einkapselungsmaterials 304, das die Struktur zumindest teilweise ausfüllt; wobei die Hauptoberflächen (z. B. die Oberseite und die Unterseite) des metallischen Chipträgers 302 frei von Einkapselungsmaterial 304 sind. Der metallische Chipträger 302 kann einem Mehrzahl von Teilen oder Blöcken 306, z. B. eine Mehrzahl von Anschlusskammteilen (auch als Metallblöcke bezeichnet) umfassen.
  • Ähnlich dem Chipgehäuse 500 von 5A kann das Chipgehäuse 600 einen Chip 412 und einen weiteren über der Chipträgerstruktur, z. B. über einem Teil 306 des metallischen Chipträgers 302, angeordneten Chip 512 umfassen. Eine Einkapselungsstruktur 420 kann über den Chips 412, 512 gebildet sein, wobei die Einkapselungsstruktur 420 eine elektrisch leitende Umverteilungsstruktur 422, 522, die elektrisch an die Chips 412, 512 gekoppelt ist, umfassen kann. Verschiedene in Bezug auf das Chipgehäuse 500 beschriebene Ausführungsformen sind analog für das Chipgehäuse 600 gültig.
  • Das Chipgehäuse 600 kann weiterhin zusätzliche, über einem anderen Teil 306 des metallischen Chipträgers 302 angeordnete Chips 612, 614 umfassen, wobei die Chips 612, 614 elektrisch mit der elektrisch leitenden Umverteilungsstruktur 522 gekoppelt sind.
  • In dieser Ausführungsformen sind die Chips 612, 614 durch eine Schicht 616 aus Isoliermaterial, z. B. isolierendem Klebstoff, an dem Teil 306 des metallischen Chipträgers 302 angebracht. In diesem Fall können die Chips 612, 614 vom metallischen Chipträger 302 elektrisch getrennt sein und kann der metallische Chipträger 302 als Kühlstruktur für die Chips 612, 614 dienen.
  • In verschiedenen Ausführungsformen können die Chips 612, 614 einen Logik-Chip, z. B. einen Treiber-Chip, umfassen. Der Logik-Chip kann mindestens einen Logikbaustein aus der Gruppe bestehend aus einem ASIC (Application Specific Integrated Circuit), einem Treiber, einer Steuerung, einem Sensor umfassen. Die Chips 412, 512 können einen Leistungs-Chip, z. B. einen Leistungsdioden- und/oder einen Leistungstransistor-Chip umfassen. Die Logik-Chips 612, 614 können zur Steuerung der Leistungs-Chips 412, 512 verwendet werden.
  • 7A zeigt ein Gehäuse 700 gemäß verschiedenen Ausführungsformen.
  • Das Gehäuse 700 kann Mehrzahl von Chipgehäusen 550 wie in 5 dargestellt umfassen, die über der Chipträgerstruktur 300 aus 3 einschließlich einer Folie 308 ausgebildet sind.
  • In verschiedenen Ausführungsformen kann ein entsprechendes Paar der Chips 412, 512 über einem entsprechenden Teil 306 des strukturierten metallischen Chipträgers angeordnet sein. In verschiedenen Ausführungsformen kann der Chip 416 ein HEMT, zum Beispiel ein GaN-HEMT oder ein SiC-HEMT oder ein Hochspannungs-Si-HEMT sein. Bei dem Chip 512 kann es sich um einen Niederspannungs-MOSFET (p-Kanal oder n-Kanal) (z. B. kleiner als 200 V) wie zum Beispiel einen SFET handeln.
  • Die elektrisch leitende Umverteilungsstruktur 422, 522 kann eine oder mehrere Umverteilungsschichten umfassen, die zum Erreichen der gewünschten Kriechanforderungen beitragen können. Zum Beispiel kann in dem Chipgehäuse nach verschiedenen Ausführungsformen ein Kriechabstand D von 2,7 mm erreicht werden.
  • Es versteht sich, dass es sich bei den Chips 412, 512 um verschiedene Arten der oben beschriebenen Leistungstransistoren handeln kann. In einer beispielhaften Ausführungsform kann der Chip 412 ein GaN-HEMT und der Chip 512 ein SFET sein.
  • Der GaN-HEMT-Chip 412 kann so angeordnet sein, dass seine Quellenelektrode zum Teil 306 des metallischen Chipträgers weist, und der SFET-Chip 512 kann so angeordnet sein, dass seine Drain-Elektrode zum Teil 306 des metallischen Chipträgers weist. Die Quellenelektrode des GaN-HEMT-Chips 412 und die Drain-Elektrode des SFET-Chips 512 können durch das Teil 306 des metallischen Chipträgers elektrisch miteinander verbunden sein.
  • In verschiedenen Ausführungsformen kann der GaN-HEMT-Chip 412 so angeordnet sein, dass seine Gate-Elektrode zur elektrisch leitenden Umverteilungsstruktur 422 weist und mit dieser elektrisch gekoppelt ist, und der SFET-Chip 512 kann so angeordnet sein, dass seine Quellenelektrode zur elektrisch leitenden Umverteilungsstruktur 522 weist und mit dieser elektrisch gekoppelt ist. Die Gate-Elektrode des GaN-HEMT-Chips 412 kann elektrisch mit der Quellenelektrode des SFET-Chips 512 gekoppelt sein, z. B. durch die elektrisch leitende Umverteilungsstruktur 422, 522, wobei der Knotenpunkt zwischen der Gate-Elektrode des GaN-HEMT-Chips 412 und der Quellenelektrode des SFET-Chips 512 bei Bezugszeichen 710 dargestellt ist.
  • Entsprechend können der GaN-HEMT-Chip 412 und der SFET-Chip 512 in dieser Anordnung eine in 8 dargestellte Kaskadenschaltung 800 bilden, die im Folgenden beschrieben wird.
  • Obwohl die Chips 412, 512 in 6 und 7A auf dem gleichen Teil 306 des metallischen Chipträgers dargestellt sind, kann ein einzelnes Teil 306 einen oder mehrere Anschlusskammteile für die elektrische Kopplung zwischen den Chips 412, 512 durch den metallischen Chipträger umfassen.
  • 7B zeigt eine Chipanordnung 750, die gemäß verschiedenen Ausführungsformen dem im Gehäuse 700 von 7A enthaltenen Chipgehäuse 500 entspricht.
  • Wie in 7B dargestellt, kann ein einzelnes Teil 306 der Chipträgerstruktur 300 ein erstes Anschlusskammteil 702 und ein zweites Anschlusskammteil 704 umfassen. Der GaN-HEMT-Chip 412 kann über dem ersten Anschlusskammteil 702 und der SFET-Chip 512 kann über dem zweiten Anschlusskammteil 704 angeordnet sein. Nach verschiedenen Ausführungsformen kann die Quellenelektrode des GaN-HEMT-Chips 412 zum ersten Anschlusskammteil 702 und die Drain-Elektrode des SFET-Chips 512 zum zweiten Anschlusskammteil 704 weisen. In verschiedenen Ausführungsformen kann die Quellenelektrode des GaN-HEMT-Chips 412 elektrisch mit dem zweiten Anschlusskammteil 704 gekoppelt sein, so dass er mit der Drain-Elektrode des SFET-Chips 512 elektrisch gekoppelt ist.
  • In verschiedenen Ausführungsformen kann ein einzelnes Teil 306 der Chipträgerstruktur 300 eine unterschiedliche Anzahl an Anschlusskammteilen umfassen, was von der Anordnung der Chips 412, 512 abhängt.
  • Die verschiedenen Ausführungsformen von 7B können in gleicher Weise auf die Strukturen von 2 bis 4, 5A, 5B, 6, 7A oben angewendet werden.
  • In den unter Bezugnahme auf 7A und 7B oben dargestellten Ausführungsformen kann der GaN-Chip 412 ein Hochspannungs-HEMT-Schalter (z. B. größer als 200 V) und der SFET-Chip 512 ein Niederspannungs-Leistungs-MOSFET (z. B. kleiner als 200 V) sein. Der GaN-HEMT 412 ist eine selbstleitende Vorrichtung (Normally On) und wird mit Einführung des Niederspannungs-SFET 512 zu einem selbstsperrenden Transistor (Normally Off). Eine solche GaN-SFET-Anordnung entspricht der Kaskadenschaltung 800 in 8. Das Chipgehäuse 700 kann für einen Normally-Off-GaN geeignet sein.
  • Die Kaskadenschaltung 800 kann einen Niederspannung-SFET 512 in Source-Schaltungskonfiguration und einen Hochspannungs-GaN-HEMT 412 in Gate-Schaltungskonfiguration umfassen. Die daraus resultierende 3-Tor-Schaltung kann als Schalter fungieren. Die Drain-Elektrode des GaN-HEMT 412 definiert das 600 V-Verhalten der Kaskadenschaltung 800.
  • Die Chips 412, 512 können auch anders verbunden sein und so statt der Kaskadenschaltung 800 von 8 andere Arten von Schaltungen bilden.
  • 9 zeigt ein Diagramm, in dem das Gehäuse 700 von 7A zur Bildung einzelner Chipgehäuse, z. B. entsprechender Chipgehäuse 550 von 5B, vereinzelt werden kann.
  • Die Vereinzelung kann durch standardmäßiges Durchsägen vor allem des Einkapselungsmaterials 304 der Chipträgerstruktur 300 erfolgen. Zum Beispiel kann das Einkapselungsmaterial 304, z. B. die Form, eine Dicke von 1000–1500 μm haben und eine Harztrennscheibe mit einer Breite von 100 μm für den Sägeprozess verwendet werden.
  • Wie oben beschrieben kann die Chipträgerstruktur 200, 300 in den obigen verschiedenen Ausführungsformen als Basis für ein Chipgehäuse, z. B. ein eingebettetes Chipgehäuse, dienen. Einer oder mehrere Chips können mit der Chipträgerstruktur 200, 300 verbunden sein, z. B. durch Kleben, Löten, Sintern usw.; und sie können über die elektrisch leitende Umverteilungsstruktur galvanisch umverteilt oder neu verdrahtet werden, so dass sie z. B. das Gehäuse 700 von 7A bilden. Nach der galvanischen Umverteilung oder Neuverdrahtung kann das Gehäuse 700 zur Bildung einzelner Chipgehäuse, z. B. der oben beschriebenen Chipgehäuse 400, 500, 550, 600 vereinzelt werden. Die einzelnen Chipgehäuse können weiterhin auf eine Platine montiert werden, z. B. mittels SMD-Montage.
  • Die Chipträgerstruktur verschiedener Ausführungsformen bietet eine optimierte (dicke) Wärmekapazität und kann die gewünschten Kriechanforderungen erfüllen.
  • Das Chipgehäuse gemäß verschiedenen Ausführungsformen kombiniert das Vorvergießen (d. h. das Einkapselungsmaterial der Chipträgerstruktur, z. B. die Vergussmasse) mit dem Einbetten (d. h. die Einkapselungsstruktur über dem Chip, z. B. das Laminat) und erreicht eine niedrige Induktivität, einen niedrigen Drain-Source-Einschaltwiderstand (RDS(on)), eine optimierte Wärmekapazität und kann Hochvolt-Kriechanforderungen erfüllen.
  • 10 zeigt ein Ablaufdiagramm 1000, das ein Verfahren für die Herstellung einer Chipträgerstruktur gemäß verschiedenen Ausführungsformen darstellt.
  • Bei 1002 kann ein metallischer Chipträger der Chipträgerstruktur strukturiert werden.
  • Bei 1004 kann die Chipträgerstruktur zumindest teilweise mit Einkapselungsmaterial ausgefüllt werden, wobei die Hauptoberflächen des metallischen Chipträgers frei von Einkapselungsmaterial bleiben.
  • In verschiedenen Ausführungsformen kann der strukturierte metallische Chipträger einen Anschlusskamm umfassen.
  • In verschiedenen Ausführungsformen kann das Einkapselungsmaterial eine Vergussmasse wie gefülltes Epoxidharz, z. B. mit SiO gefülltes Epoxidharz, umfassen.
  • Verschiedene Ausführungsformen der oben beschriebenen Chipträgerstruktur gelten analog für das Verfahren zur Herstellung einer Chipträgerstruktur.
  • 11 zeigt ein Ablaufdiagramm 1100, das ein Verfahren für die Herstellung eines Chipgehäuses gemäß verschiedenen Ausführungsformen darstellt.
  • Bei 1102 kann ein metallischer Chipträger einer Chipträgerstruktur strukturiert werden.
  • Bei 1104 kann die Chipträgerstruktur zumindest teilweise mit Einkapselungsmaterial ausgefüllt werden, wobei die Hauptoberflächen des metallischen Chipträgers frei von Einkapselungsmaterial bleiben.
  • Bei 1106 kann ein Chip über der Chipträgerstruktur angeordnet werden.
  • Bei 1108 kann eine Einkapselungsstruktur über dem Chip gebildet werden, wobei die Einkapselungsstruktur eine elektrisch leitende Umverteilungsstruktur umfassen kann.
  • Bei 1110 kann mindestens ein Kontaktpad über der Einkapselungsstruktur gebildet werden, um das zumindest eine Kontaktpad über die elektrisch leitende Umverteilungsstruktur elektrisch an den Chip zu koppeln.
  • Während die Erfindung insbesondere unter Bezugnahme auf bestimmte Ausführungsformen dargestellt und beschrieben wurde, sollte dem Fachmann klar sein, dass verschiedene Änderungen an Form und Details vorgenommen werden können, ohne vom Geist und Umfang der Erfindung, wie sie in den angefügten Ansprüchen definiert ist, abzuweichen. Der Umfang der Erfindung wird somit durch die angefügten Ansprüche angegeben, wobei sämtliche Änderungen im Sinne und innerhalb des Gleichwertigkeitsbereichs der Ansprüche darin eingeschlossen sein sollen.

Claims (18)

  1. Chipträgerstruktur (200), aufweisend: einen strukturierten metallischen Chipträger (202); Einkapselungsmaterial (204), das die Struktur (200) zumindest teilweise ausfüllt; wobei die Hauptoberflächen des metallischen Chipträgers (202) frei von dem Einkapselungsmaterial (204) sind.
  2. Chipträgerstruktur (200) nach Anspruch 1, wobei der strukturierte metallische Chipträger (202) einen Anschlusskamm aufweist.
  3. Chipträgerstruktur (200) nach Anspruch 1 oder 2, wobei das Einkapselungsmaterial (204) Vergussmasse umfasst.
  4. Chipträgerstruktur (200) nach einem der Ansprüche 1 bis 3, die als eine Leistungs-Chipträgerstruktur (200) ausgestaltet ist.
  5. Chipgehäuse (400), aufweisend: eine Chipträgerstruktur (200), aufweisend: einen strukturierten metallischen Chipträger (202); Einkapselungsmaterial (204), das die Struktur (200) zumindest teilweise ausfüllt; wobei die Hauptoberflächen des metallischen Chipträgers (202) frei von dem Einkapselungsmaterial (204) sind; einen über der Chipträgerstruktur (200) angeordneten Chip (412); und eine über dem Chip (412) gebildete Einkapselungsstruktur (420), wobei die Einkapselungsstruktur (420) eine elektrisch leitende Umverteilungsstruktur aufweist; mindestens ein über der Einkapselungsstruktur (420) gebildetes Kontaktpad (432); wobei das mindestens eine Kontaktpad (432) über die elektrisch leitende Umverteilungsstruktur elektrisch an den Chip (412) gekoppelt ist.
  6. Chipgehäuse (400) nach Anspruch 5, wobei der strukturierte metallische Chipträger (202) einen Anschlusskamm aufweist.
  7. Chipgehäuse (400) nach Anspruch 5 oder 6, wobei das Einkapselungsmaterial (204) Vergussmasse und/oder wobei die Einkapselungsstruktur (420) ein Laminat umfasst.
  8. Chipgehäuse (400) nach einem der Ansprüche 5 bis 7, wobei der Chip (412) frei von dem Einkapselungsmaterial (204) ist, das die Struktur zumindest teilweise ausfüllt.
  9. Chipgehäuse (400) nach einem der Ansprüche 5 bis 8, weiterhin aufweisend: Klebstoff zwischen dem Chip (412) und dem strukturierten metallischen Chipträger (202), um den Chip (412) an den strukturierten metallischen Chipträger (202) anzukleben; wobei vorzugsweise der Klebstoff ein isolierender Klebstoff oder ein elektrisch leitender Klebstoff ist.
  10. Chipgehäuse (400) nach einem der Ansprüche 5 bis 9, wobei der strukturierte metallische Chipträger (202) als eine Leistungs-Chipträgerstruktur (200) ausgestaltet ist.
  11. Verfahren zur Herstellung einer Chipträgerstruktur (200), das folgende Schritte aufweist: Strukturieren eines metallischen Chipträgers (202); zumindest teilweises Ausfüllen der Struktur mit einem Einkapselungsmaterial (204); wobei die Hauptoberflächen des metallischen Chipträgers (202) frei von dem Einkapselungsmaterial (204) bleiben.
  12. Verfahren nach Anspruch 11, wobei der strukturierte metallische Chipträger (202) einen Anschlusskamm aufweist.
  13. Verfahren nach Anspruch 11 oder 12, wobei das Einkapselungsmaterial (204) Vergussmasse (z. B. gefülltes Epoxidharz, Füllstoff: z. B. SiO) umfasst.
  14. Verfahren zur Herstellung eines Chipgehäuses (400), das folgende Schritte aufweist: Herstellen einer Chipträgerstruktur (200), umfassend: Strukturieren eines metallischen Chipträgers (202); zumindest teilweises Ausfüllen der Struktur mit einem Einkapselungsmaterial (204); wobei die Hauptoberflächen des metallischen Chipträgers (202) frei von dem Einkapselungsmaterial (204) bleiben; Anordnen eines Chips (412) über der Chipträgerstruktur (200); Bilden einer Einkapselungsstruktur (420) über dem Chip (412), wobei die Einkapselungsstruktur (420) eine elektrisch leitende Umverteilungsstruktur umfasst; Bilden mindestens eines Kontaktpads (432) über der Einkapselungsstruktur (420), um das zumindest eine Kontaktpad (432) über die elektrisch leitende Umverteilungsstruktur elektrisch an den Chip (412) zu koppeln.
  15. Verfahren nach Anspruch 14, wobei der strukturierte metallische Chipträger (202) einen Anschlusskamm aufweist.
  16. Verfahren nach Anspruch 14 oder 15, wobei das Einkapselungsmaterial (204) Vergussmasse umfasst; und/oder wobei die Einkapselungsstruktur (420) ein Laminat umfasst.
  17. Verfahren nach einem der Ansprüche 14 bis 16, wobei der Chip (412) frei von dem Einkapselungsmaterial (204) ist, das die Struktur zumindest teilweise ausfüllt.
  18. Verfahren nach einen der Ansprüche 14 bis 17, weiterhin aufweisend: das Bilden von Klebstoff zwischen dem Chip (412) und dem strukturierten metallischen Chipträger (202), um den Chip (412) an den strukturierten metallischen Chipträger (202) anzukleben; wobei vorzugsweise der Klebstoff ein isolierender Klebstoff oder ein elektrisch leitender Klebstoff ist.
DE102014102910.0A 2013-03-05 2014-03-05 Chipträgerstruktur, Chipgehäuse und Verfahren zu deren Herstellung Pending DE102014102910A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/784,923 2013-03-05
US13/784,923 US9824958B2 (en) 2013-03-05 2013-03-05 Chip carrier structure, chip package and method of manufacturing the same

Publications (1)

Publication Number Publication Date
DE102014102910A1 true DE102014102910A1 (de) 2014-09-11

Family

ID=51385709

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014102910.0A Pending DE102014102910A1 (de) 2013-03-05 2014-03-05 Chipträgerstruktur, Chipgehäuse und Verfahren zu deren Herstellung

Country Status (3)

Country Link
US (1) US9824958B2 (de)
CN (1) CN104037152B (de)
DE (1) DE102014102910A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014114520A1 (de) * 2014-10-07 2016-04-07 Infineon Technologies Austria Ag Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung
US9881862B1 (en) 2016-09-20 2018-01-30 Infineon Technologies Austria Ag Top side cooling for GaN power device
US9899481B2 (en) 2016-01-18 2018-02-20 Infineon Technologies Austria Ag Electronic component and switch circuit
DE102021213497A1 (de) 2021-11-30 2023-06-01 Zf Friedrichshafen Ag Halbleiterpackage, Halbleitermodul, Stromrichter, elektrischer Achsantrieb sowie Kraftfahrzeug

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9735078B2 (en) 2014-04-16 2017-08-15 Infineon Technologies Ag Device including multiple semiconductor chips and multiple carriers

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3711625A (en) * 1971-03-31 1973-01-16 Microsystems Int Ltd Plastic support means for lead frame ends
US5138587A (en) * 1991-06-27 1992-08-11 The United States Of America As Represented By The Secretary Of The Navy Harbor approach-defense embedded system
US5527740A (en) * 1994-06-28 1996-06-18 Intel Corporation Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
JPH11307689A (ja) * 1998-02-17 1999-11-05 Seiko Epson Corp 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器
JP3494901B2 (ja) * 1998-09-18 2004-02-09 シャープ株式会社 半導体集積回路装置
US6384472B1 (en) 2000-03-24 2002-05-07 Siliconware Precision Industries Co., Ltd Leadless image sensor package structure and method for making the same
US6465875B2 (en) * 2000-03-27 2002-10-15 International Rectifier Corporation Semiconductor device package with plural pad lead frame
US7042068B2 (en) * 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
DE60132397T2 (de) * 2000-06-01 2009-01-22 Matsushita Electric Industrial Co., Ltd., Kadoma-shi Verfahren zur Herstellung eines thermisch leitenden Substrats mit Leiterrahmen und Wärmestrahlungsplatte
US6855892B2 (en) * 2001-09-27 2005-02-15 Matsushita Electric Industrial Co., Ltd. Insulation sheet, multi-layer wiring substrate and production processes thereof
US6769174B2 (en) * 2002-07-26 2004-08-03 Stmicroeletronics, Inc. Leadframeless package structure and method
DE10235332A1 (de) * 2002-08-01 2004-02-19 Infineon Technologies Ag Mehrlagiger Schaltungsträger und Herstellung desselben
TWI233172B (en) 2003-04-02 2005-05-21 Siliconware Precision Industries Co Ltd Non-leaded semiconductor package and method of fabricating the same
FR2854495B1 (fr) * 2003-04-29 2005-12-02 St Microelectronics Sa Procede de fabrication d'un boitier semi-conducteur et boitier semi-conducteur a grille.
US8304864B2 (en) * 2003-06-25 2012-11-06 Unisem (Mauritius) Holdings Limited Lead frame routed chip pads for semiconductor packages
KR20060079754A (ko) * 2003-06-25 2006-07-06 어드밴스드 인터커넥트 테크놀로지스 리미티드 반도체 패키지용 칩 패드가 라우트된 리드 프레임
US7102209B1 (en) * 2003-08-27 2006-09-05 National Semiconductor Corporation Substrate for use in semiconductor manufacturing and method of making same
JP4446772B2 (ja) * 2004-03-24 2010-04-07 三洋電機株式会社 回路装置およびその製造方法
JP4353853B2 (ja) * 2004-05-20 2009-10-28 三洋電機株式会社 回路装置の製造方法および板状体
TWI236124B (en) * 2004-06-30 2005-07-11 Airoha Tech Corp Multilayer leadframe module with embedded passive components and method of producing the same
CN101807533B (zh) * 2005-06-30 2016-03-09 费查尔德半导体有限公司 半导体管芯封装及其制作方法
US20070045785A1 (en) 2005-08-30 2007-03-01 Noquil Jonathan A Reversible-multiple footprint package and method of manufacturing
US8022512B2 (en) * 2006-02-28 2011-09-20 Unisem (Mauritus) Holdings Limited No lead package with heat spreader
DE102006021959B4 (de) 2006-05-10 2011-12-29 Infineon Technologies Ag Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
KR100800149B1 (ko) * 2006-06-30 2008-02-01 주식회사 하이닉스반도체 스택 패키지
DE102006034679A1 (de) * 2006-07-24 2008-01-31 Infineon Technologies Ag Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
US7535086B2 (en) * 2006-08-03 2009-05-19 Stats Chippac Ltd. Integrated circuit package-on-package stacking system
US20080135991A1 (en) * 2006-12-12 2008-06-12 Gem Services, Inc. Semiconductor device package featuring encapsulated leadframe with projecting bumps or balls
US7759777B2 (en) 2007-04-16 2010-07-20 Infineon Technologies Ag Semiconductor module
DE102007017831B8 (de) 2007-04-16 2016-02-18 Infineon Technologies Ag Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
US7955901B2 (en) * 2007-10-04 2011-06-07 Infineon Technologies Ag Method for producing a power semiconductor module comprising surface-mountable flat external contacts
US7893548B2 (en) * 2008-03-24 2011-02-22 Fairchild Semiconductor Corporation SiP substrate
CN101572237B (zh) 2008-05-04 2011-01-05 南茂科技股份有限公司 模块化的晶粒封装结构及其方法
US8227908B2 (en) 2008-07-07 2012-07-24 Infineon Technologies Ag Electronic device having contact elements with a specified cross section and manufacturing thereof
US8138587B2 (en) * 2008-09-30 2012-03-20 Infineon Technologies Ag Device including two mounting surfaces
US8551820B1 (en) * 2009-09-28 2013-10-08 Amkor Technology, Inc. Routable single layer substrate and semiconductor package including same
US8120158B2 (en) 2009-11-10 2012-02-21 Infineon Technologies Ag Laminate electronic device
US8357564B2 (en) * 2010-05-17 2013-01-22 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated multi-die leadframe for electrical interconnect of stacked semiconductor die
US8421210B2 (en) * 2010-05-24 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with dual side connection and method of manufacture thereof
US9048104B2 (en) * 2010-07-12 2015-06-02 Microchip Technology Inc. Multi-chip package module and a doped polysilicon trench for isolation and connection
US8076184B1 (en) * 2010-08-16 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming wafer-level multi-row etched leadframe with base leads and embedded semiconductor die
US20120049334A1 (en) * 2010-08-27 2012-03-01 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Leadframe as Vertical Interconnect Structure Between Stacked Semiconductor Die
JP2012054270A (ja) * 2010-08-31 2012-03-15 Toyoda Gosei Co Ltd 発光装置の製造方法
US9312218B2 (en) * 2011-05-12 2016-04-12 Stats Chippac, Ltd. Semiconductor device and method of forming leadframe with conductive bodies for vertical electrical interconnect of semiconductor die
US8629567B2 (en) * 2011-12-15 2014-01-14 Stats Chippac Ltd. Integrated circuit packaging system with contacts and method of manufacture thereof
US8716859B2 (en) * 2012-01-10 2014-05-06 Intel Mobile Communications GmbH Enhanced flip chip package
KR101905893B1 (ko) * 2012-06-13 2018-10-08 에스케이하이닉스 주식회사 복수의 유전층을 포함하는 임베디드 패키지 및 제조 방법
KR102061342B1 (ko) * 2012-06-13 2020-01-02 에스케이하이닉스 주식회사 강화된 범프 체결 구조를 포함하는 전자 소자의 패키지 및 제조 방법
US9059155B2 (en) * 2013-03-14 2015-06-16 Infineon Technologies Austria Ag Chip package and method for manufacturing the same
US20150084171A1 (en) * 2013-09-23 2015-03-26 Stmicroelectronics Pte. Ltd. No-lead semiconductor package and method of manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014114520A1 (de) * 2014-10-07 2016-04-07 Infineon Technologies Austria Ag Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung
US10418313B2 (en) 2014-10-07 2019-09-17 Infineon Technologies Austria Ag Electronic module comprising a plurality of encapsulation layers and a method for producing it
DE102014114520B4 (de) * 2014-10-07 2020-03-05 Infineon Technologies Austria Ag Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung
US9899481B2 (en) 2016-01-18 2018-02-20 Infineon Technologies Austria Ag Electronic component and switch circuit
US9881862B1 (en) 2016-09-20 2018-01-30 Infineon Technologies Austria Ag Top side cooling for GaN power device
DE102021213497A1 (de) 2021-11-30 2023-06-01 Zf Friedrichshafen Ag Halbleiterpackage, Halbleitermodul, Stromrichter, elektrischer Achsantrieb sowie Kraftfahrzeug

Also Published As

Publication number Publication date
US9824958B2 (en) 2017-11-21
CN104037152A (zh) 2014-09-10
US20140252577A1 (en) 2014-09-11
CN104037152B (zh) 2017-12-08

Similar Documents

Publication Publication Date Title
DE112015002815B4 (de) Leistungsmodul und Herstellungsverfahren dafür
DE102014104630B4 (de) Hochleistungs-Einzelchip-Halbleiter-Package und Herstellungsverfahren dafür und Halbleiterbaugruppe dieses verwendend
DE102009025570B4 (de) Elektronische Anordnung und Verfahren zu ihrer Herstellung
DE102014111252B4 (de) Elektronisches Bauteil und Verfahren
DE102012200329B4 (de) Halbleiteranordnung mit einem Heatspreader und Verfahren zur Herstellung einer Halbleiteranordnung
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102015122259B4 (de) Halbleitervorrichtungen mit einer porösen Isolationsschicht
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE102015115999B4 (de) Elektronische Komponente
DE102014117523B4 (de) Elektronische Vorrichtung
DE102015109073B4 (de) Elektronische Vorrichtungen mit erhöhten Kriechstrecken
DE102015104990B4 (de) Verbindungshalbleitervorrichtung mit einem Abtastlead
DE102016119485A1 (de) Chipträger mit elektrisch leitfähiger Schicht, die sich über eine wärmeleitfähige dielektrische Sheet-Struktur hinaus erstreckt
DE102014112411A1 (de) Eingekapselte Halbleitervorrichtung
DE102014102910A1 (de) Chipträgerstruktur, Chipgehäuse und Verfahren zu deren Herstellung
DE102015104996B4 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE102017108114A1 (de) Chipmodul mit räumlich eingeschränktem thermisch leitfähigen Montagekörper
DE102014114520A1 (de) Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung
DE102014110845A1 (de) Mehrchipbauelement mit einem Substrat
DE102012102124B4 (de) Leistungshalbleitervorrichtung
DE102017120753A1 (de) SMD-Package mit Oberseitenkühlung
DE102017120747A1 (de) SMD-Gehäuse mit Oberseitenkühlung
DE102021125094A1 (de) Halbleitergehäuse mit einem chip-träger mit einem pad-offset-merkmal
DE102015104995B4 (de) Verbindungshalbleitervorrichtung mit einem mehrstufigen Träger
DE102017108172B4 (de) SMD-Package und Verfahren zur Herstellung eines SMD-Packages

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication