CN101572237B - 模块化的晶粒封装结构及其方法 - Google Patents

模块化的晶粒封装结构及其方法 Download PDF

Info

Publication number
CN101572237B
CN101572237B CN2008100952818A CN200810095281A CN101572237B CN 101572237 B CN101572237 B CN 101572237B CN 2008100952818 A CN2008100952818 A CN 2008100952818A CN 200810095281 A CN200810095281 A CN 200810095281A CN 101572237 B CN101572237 B CN 101572237B
Authority
CN
China
Prior art keywords
crystal grain
patterning
metal wire
wire sections
disposal area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100952818A
Other languages
English (en)
Other versions
CN101572237A (zh
Inventor
沈更新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Original Assignee
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BERMUDA CHIPMOS TECHNOLOGIES Co Ltd, Chipmos Technologies Inc filed Critical BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Priority to CN2008100952818A priority Critical patent/CN101572237B/zh
Publication of CN101572237A publication Critical patent/CN101572237A/zh
Application granted granted Critical
Publication of CN101572237B publication Critical patent/CN101572237B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一种模块化的晶粒封装结构，包含：晶粒容置架，具有多个晶粒容置区，多个晶粒，主动面上配置有多个焊盘及背面固接在晶粒容置区的正面上；封装体，环覆于具有多个晶粒的晶粒容置架及晶粒的四个面，且曝露出晶粒的焊盘；多个图案化的第一保护层，覆盖在多个晶粒的主动面上且曝露出晶粒上的焊盘；多条图案化的金属线段的一端与焊盘电性连接，另一端覆盖于第一保护层的表面上；多个图案化的第二保护层，覆盖于多个金属线段且曝露出金属线段的向晶粒的主动面外侧延伸的扇出结构的部份表面；多个图案化的UBM层，形成在每一金属线段的向外侧延伸的扇出结构的表面上，且与金属线段电性连接；及多个导电元件，借助UBM层电性连接至金属线段。

Description

模块化的晶粒封装结构及其方法
技术领域
本发明是有关于一种晶粒重新配置的封装方法，特别是有关于利用晶粒容置架来进行晶粒重新配置的封装方法。
背景技术
半导体的技术已经发展的相当的迅速，因此微型化的半导体晶粒(Dice)必须具有多样化的功能的需求，使得半导体晶粒必须要在很小的区域中配置更多的输入/输出焊盘(I/O pads)，因而使得金属接脚(pins)的密度也快速的提高了。因此，早期的导线架封装技术已经不适合高密度的金属接脚；故发展出一种球阵列(Ball Grid Array：BGA)的封装技术，球阵列封装除了有比导线架封装更高密度的优点外，其锡球也比较不容易损害与变形。
随着3C产品的流行，例如：移动电话(Cell Phone)、个人数字助理(PDA)或是iPod等，都必须要将许多复杂的系统晶片放入一个非常小的空间中，因此为解决此一问题，一种称为“晶圆级封装(wafer level package；WLP)”的封装技术已经发展出来，其可以在切割晶圆成为一颗颗的晶粒之前，就先对晶圆进行封装。美国专利公告第5,323,051号专利即揭示了这种“晶圆级封装”技术。然而，这种“晶圆级封装”技术随着晶粒主动面上的焊盘(pads)数目的增加，使得焊盘(pads)的间距过小，除了会导致信号耦合或信号干扰的问题外，也会因为焊盘间距过小而造成封装的可靠度降低等问题。因此，当晶粒再更进一步的缩小后，使得前述的封装技术都无法满足。
为解决此一问题，美国专利公告第7,196,408号已揭示了一种将完成半导体工艺的晶圆，经过测试及切割后，将测试结果为良好的晶粒(good die)重新放置在另一个基板之上，然后再进行封装工艺，如此，使得这些被重新放置的晶粒间具有较宽的间距，故可以将晶粒上的焊盘适当的分配，例如使用向外延伸(fan out)技术，因此可以有效解决因间距过小，除了会导致信号耦合或信号干扰的问题。
然而，为使半导体晶片能够有较小及较薄的封装结构，在进行晶圆切割前，会先对晶圆进行薄化处理，例如以背磨(backside lapping)方式将晶圆薄化至2～20mil，然后再切割成一颗颗的晶粒。此一经过薄化处理的晶粒，经过重新配置在另一基板上，再以注模方式将多个晶粒形成一封装体；由于晶粒很薄，使得封装体也是非常的薄，故当封装体脱离基板之后，封装体本身的应力会使得封装体产生翘曲，增加后续进行切割工艺的困难。
另外，在晶圆切割之后，重新配置在另一个载板时，由于新的载板的尺寸较原来的尺寸为大，因此在后续植球工艺中，会无法对准，其封装结构可靠度降低。
此外，在整个封装的过程中，还会产生植球时，制造设备会对晶粒产生局部过大的压力，而可能损伤晶粒的问题；同时，也可能因为植球的材料造成与晶粒上的焊盘间的电阻值变大，而影响晶粒的性能等问题。
发明内容
有鉴于发明背景中所述的植球对准以及封装体翘曲的问题，本发明提供一种利用晶圆对准标志的晶粒重新配置的封装结构及其方法，来将多个晶粒重新进行配置并进行封装的方法。
本发明的另一主要目的在提供一种在晶粒重新配置的封装方法，是将不同尺寸大小及功能的晶粒重新配置在一载板上的封装方法。
此外，本发明还有一主要目的在提供一种晶粒重新配置的封装方法，其可以将12时晶圆所切割出来的晶粒重新配置在晶粒容置架上，如此可以有效运用8时晶圆的即有的封装设备，而无需重新设立12时晶圆的封装设备，可以降低12时晶圆的封装成本。
本发明的再一主要目的在提供一种晶粒重新配置的封装方法，使得进行封装的晶片都是“已知是功能正常的晶片”(Known good die)，可以节省封装材料，故也可以降低工艺的成本。
本发明的又一目的，是借助晶粒容置架的晶粒容置区来重新置放晶粒，可以由晶粒容置区的相对位置来提高晶粒重新配置时的准确性。
根据以上所述的目的，本发明提供一种晶粒重新配置的封装方法，包括：提供一晶粒容置架，具有多个晶粒容置区，每一个晶粒容置区之间是以多个线架彼此连接，且相邻的每一个晶粒容置区之间具有一空隙；提供一晶圆，具有一上表面及一背面，且该晶圆上配置有多个晶粒且每一颗晶粒的一主动面上具有多个焊盘；切割晶圆以得到多个晶粒；取放多个晶粒在多个晶粒容置区上，是将每一个的一背面朝下贴附在每一个晶粒容置区上；贴附具有一粘着层的一载板在每一个晶粒的主动面上；注入一高分子材料，是将高分子材料形成在多个晶粒容置区的一上表面，且借助每一个晶粒容置区之间的空隙注入以填满每一个晶粒的四周及包覆晶粒容置架以形成一封装体；剥除粘着层及载板以曝露出每一个晶粒的主动面；形成多个图案化的第一保护层在多个晶粒上且曝露出每一个晶粒的主动面上的多个焊盘；形成多个扇出的图案化的金属线段，每一个图案化的金属线段与每一个晶粒的主动面的多个焊盘电性连接，且每一个图案化的金属线段具有向晶粒的主动面外侧延伸的一扇出结构覆盖于部份图案化的第一保护层上；形成一图案化的第二保护层，以覆盖多个图案化的金属线段，并曝露出多个图案化的金属线段的向每一个晶粒的主动面的外侧延伸的扇出结构的部份表面；形成多个图案化的UBM层，以覆盖在每一个图案化的金属线段的向外侧延伸的扇出结构的部份表面上，且与多个图案化的金属线段电性连接；形成多个导电元件，是将多个导电元件借助多个图案化的UBM层与多个图案化的金属线段电性连接；及切割封装体及晶粒容置架的多个线架，以形成多个各自独立的完成封装的晶粒。
本发明又揭示一种模块化的多晶粒重新配置的封装方法，包括：提供一晶粒容置架，具有多个晶粒容置区，每一个晶粒容置区之间是以多个架线彼此连接且相邻的每一个晶粒容置区之间具有一空隙；提供一晶圆，具有一上表面及背面，且晶圆上配置有多个晶粒且每一颗晶粒上具有多个焊盘；切割晶圆以得到多颗晶粒；取放每一个晶粒在每一个晶粒容置区上，是将多个晶粒的一背面朝下贴附在多个晶粒容置区上；贴附具有一粘着层的一载板在每一个晶粒的一主动面上；注入一高分子材料，是将高分子材料形成在多个晶粒容置区的一表面，且借助每一个晶粒容置区之间的该空隙注入以填满每一颗晶粒的四周及包覆该晶粒容置架以形成一封装体；剥除粘着层及载板以曝露出每一颗晶粒的主动面；形成多个图案化的第一保护层在多个晶粒上且曝露出每一颗晶粒的主动面上的多个焊盘；形成多个扇出的图案化的金属线段，每一个图案化的金属线段与每一颗晶粒的主动面的多个焊盘电性连接，且每一个图案化的金属线段具有向晶粒的主动面的外侧延伸的一扇出结构覆盖于部份图案化的第一保护层上；形成一图案化的第二保护层，以覆盖多个图案化的金属线段并曝露出多个图案化的金属线段的向每一颗晶粒的主动面的外侧延伸的扇出结构的部份表面；形成多个图案化的UBM层，以覆盖在每一个图案化的金属线段的向外侧延伸的扇出结构的部份表面上，且与多个图案化的金属线段电性连接；形成多个导电元件，是将多个导电元件借助多个图案化的UBM层电性连接至多个图案化的金属线段；及切割封装体及晶粒容置架的多个线架，以形成模块化的多晶粒的封装模块。
根据以上的晶粒重新配置的封装方法，本发明还揭示一种晶粒重新配置的封装结构，包含：一晶粒容置架具有一晶粒容置区，其一正面上配置有一粘着层；一晶粒，其一主动面上配置有多个焊盘及一背面是形成在晶粒容置区的粘着层上；一封装体，是环覆于具有晶粒的晶粒容置架及晶粒的四个面且曝露出晶粒的主动面上的多个焊盘；多个图案化的第一保护层，是覆盖于晶粒的主动面且曝露出晶粒上的多个焊盘；多条图案化的金属线段的一端与多个焊盘电性连接，另一端以外侧延伸并覆盖于多个图案化的第一保护层的一表面上；多个图案化的第二保护层，是覆盖于多个图案化的金属线段且曝露出多个图案化的金属线段的向晶粒的主动面外侧延伸的一扇出结构的部份表面；多个图案化的UBM层，是形成在每一个图案化的金属线段的向外侧延伸的扇出结构的表面上，且与多个图案化的金属线段电性连接；及多个导电元件，是形成在多个图案化的UBM层上且借助多个图案化的UBM层电性连接至多个图案化的金属线段。
本发明另揭示一种模块化的多晶粒封装结构，包含：一晶粒容置架，其具有多个晶粒容置区，且每一个晶粒容置区的一正面上配置有一粘着层，且相邻的每一个晶粒容置区是以多个线架相互连接；多个晶粒，其一主动面上配置有多个焊盘及一背面是借助粘着层固接在多个晶粒容置区的正面上；一封装体，是环覆于具有多个晶粒的晶粒容置架及晶粒的四面且曝露出晶粒的主动面上的多个焊盘；多个图案化的第一保护层，是覆盖在多个晶粒的主动面上且曝露出多个晶粒上的多个焊盘；多个图案化的金属线段的一端与多个焊盘电性连接，另一端以外侧延伸并覆盖于多个图案化的第一保护层的一表面上；多个图案化的第二保护层，是覆盖于多个图案化的金属线段且曝露出多个图化的金属线段的向多个晶粒的主动面外侧延伸的一扇出结构的部份表面；多个图案化的UBM层，是形成在每一个图案化的金属线段的向外侧延伸的扇出结构的表面上，且与多个图案化的金属线段电性连接；及多个导电元件，形成在多个图案化的UBM层上，且借助多个图案化的UBM层电性连接至多个图案化的金属线段。
有关本发明的特征与实作，兹配合图示作最佳实施例详细说明如下。(为使对本发明的目的、构造、特征、及其功能有进一步的了解，兹配合实施例详细说明如下。)
附图说明
图1是根据本发明所揭示的技术，表示一晶圆上配置有多个晶粒的示意图；
图2A及图2B是根据本发明所揭示的技术，分别表示具有多个晶粒容置区的晶粒容置架的示意图；
图3A及图3B是根据本发明所揭示的技术，分别表示切割晶圆以得到多个晶粒，并重新分配至晶片容置架上的示意图；
图4是根据本发明所揭示的技术，表示在图3A或图3B的AA线段的具有多个晶粒的晶片容置架的截面示意图；
图5及图6是根据本发明所揭示的技术，表示具有一粘着层的载板贴附在每一晶粒的主动面上的步骤示意图；
图7是根据本发明所揭示的技术，表示在晶粒上形成高分子材料层的示意图；
图8是根据本发明所揭示的技术，表示将高分子材料层平坦化的示意图；
图9是根据本发明所揭示的技术，表示将具有粘着层的载板移除以曝露出每一颗晶粒的主动面的示意图；
图10是根据本发明所揭示的技术，表示形成一第一保护层以覆盖住每一颗晶粒的主动面及部份高分子材料层的示意图；
图11是根据本发明所揭示的技术，表示在多个晶粒上形成一保护层且曝露出多个焊盘的示意图；
图12是根据本发明所揭示的技术，表示形成图案化的金属线段以覆盖多个焊盘的示意图；
图13是根据本发明所揭示的技术，表示形成保护层在多条扇出的图案化的金属线段的示意图；
图14是根据本发明所揭示的技术，表示移除部份保护层以曝露出部份多条扇出的图案化的金属线段的示意图；
图15是根据本发明所揭示的技术，表示在曝露的多条图案化的金属线段的表面上形成UBM层的示意图；
图16是根据本发明所揭示的技术，表示在曝露的多条图案化的金属线段的表面上形成多条图案化的UBM层的示意图；
图17是根据本发明所揭示的技术，表示形成导电元件在每一条图案化的UBM层上的示意图；及
图18是根据本发明所揭示的技术，表示单一晶粒的封装结构的示意图。主要元件符号说明：
10晶圆            110晶粒
112焊盘           20晶片容置架
210晶片容置区     30载板
40粘着层          50高分子材料
500模具装置       510切割道
60图案化的第一保护层
70图案化的金属线段
80第二保护层
90UBM层           300导电元件
具体实施方式
本发明在此所探讨的方向为一种晶粒重新配置的封装方法，将多个晶粒重新配置于晶粒容置架上，然后进行封装的方法。为了能彻底地了解本发明，将在下列的描述中提出详尽的步骤及其组成。显然地，本发明的施行并未限定晶片堆迭的方式的技艺者所熟习的特殊细节。另一方面，众所周知的晶片形成方式以及晶片薄化等后段工艺的详细步骤并未描述于细节中，以避免造成本发明不必要的限制。然而，对于本发明的较佳实施例，则会详细描述如下，然而除了这些详细描述之外，本发明还可以广泛地施行在其他的实施例中，且本发明的范围不受限定，其以之后的专利范围为准。
在现代的半导体封装工艺中，均是将一个已经完成前段工艺(Front EndProcess)的晶圆(wafer)先进行薄化处理(Thinning Process)，例如将晶片的厚度研磨至2～20mil之间；然后，进行晶圆的切割(sawing process)以形成一颗颗的晶粒110；然后，使用取放装置(pick and place)将一颗颗的晶粒逐一放置于另一个基板上。很明显地，基板上的晶粒间隔区域比晶粒大，因此，可以使得这些被重新放置的晶粒间具有较宽的间距，故可以将晶粒上的焊盘适当的分配。
首先，如图1所示，是表示一晶圆10配置有多个晶粒110的俯视图，且每一颗晶粒110上具有多个焊盘(未在图中表示)。接着，图2A及图2B是分别表示用以重新配置晶粒的晶粒容置架的示意图。此晶粒容置架20为一网状结构的框架且具有多个相同大小的晶粒容置区210，相邻的每一个晶粒容置区210之间利用多个线架214彼此相连接，其连接的方式可以是将晶粒容置区210的四个角与邻近的其他晶粒容置区210的四个角以多个线架214连接，使得相邻的晶粒容置区210可以彼此连接，且在相邻的晶粒容置区210之间有一空隙，如图2A或图2B所表示的矩形空隙212，其矩形空隙212可以是菱形、正方形等，但在本发明的实施例中并没有任何限制。在此，晶粒容置架20的多个晶粒容置区210的形成方式包括：提供一金属板，例如钢、铜或是铜合金；接着，利用蚀刻的方式移除部份金属，以形成多个晶粒容置区210，且每一个晶粒容置区210之间是以多个线架214连接，其连接的方式可以是交错方式，且晶粒容置架20的多个晶粒容置区210是以矩形方式排列。
接着，图3A及图3B是分别表示将多个晶片配置在晶粒容置架的多个晶粒容置区上的示意图。如图3A及图3B所示，首先，将晶圆10切割成多颗晶粒110，然后将每一颗晶粒110的主动面朝上；接着，使用取放装置(未在图中显示)由主动面将每一颗晶粒110吸起并放置于晶粒容置架20的晶粒容置区210上；由于，每一颗晶粒110的主动面上均配置有多个焊盘112，因此，取放装置可以直接辨识出每一颗晶粒110其主动面上的焊盘112位置；当取放装置要将晶粒110放置于晶粒容置架20的晶粒容置区210上时，可以再借助晶粒容置区210上的参考点(未在图中显示)以及晶粒容置架20的相对位置，将每一颗晶粒110精确地放置于晶粒容置架20上的多个晶粒容置区210内。因此，当多个晶粒110重新配置在晶粒容置架20上时，就可以将晶粒110准确地放置于晶粒容置架20上；另外，借助晶粒容置区210来重新置放多个晶粒110，可以由晶粒容置区210的相对位置来提高晶粒重新配置时的准确性。接着，如图4所示，是根据图3A及图3B的AA线段，表示将多个晶粒110以背面朝下置放在晶粒容置架20的多个晶粒容置区210上。
此外，在本实施例中，在晶粒容置架10上更包含一粘着层(未在图中表示)，其目的是当晶粒110置放至晶粒容置架20上的多个晶粒容置区210上时，可以使晶粒110的背面固接在晶粒容置区210上，且此粘着层的材料为具有弹性的粘着材料，其可自下列族群中选出：硅橡胶(silicone rubber)、硅树脂(siliconeresin)、弹性PU、多孔PU、丙烯酸橡胶(acrylic rubber)及晶粒切割胶。
接下来，图5及图6，是表示具有一粘着层的载板贴附在每一晶粒的主动面上的步骤示意图。首先，如图5所示，是将一粘着层40贴附在一载板30的一表面上；接着，如图6所示，将具有粘着层40的那一面朝向设置在晶粒容置架20上的多个晶粒110的主动面，然后将粘着层40贴附并固接在每一颗晶粒110的主动面上。在此实施例中，粘着层40可由下列族群中选出：硅橡胶(silicone rubber)、硅树脂(silicone resin)、弹性PU、多孔PU、丙烯酸橡胶(acrylic rubber)及晶粒切割胶。
接着，将图6的结构反转，使得其图6的结构顺序为具有多个晶粒容置区210的晶粒容置架20、多颗晶粒110的主动面朝下置放、粘着层40以及载板30。接着，如图7所示，在晶粒容置架20及部份晶粒110的主动面上注入一高分子材料50，使得高分子材料50经由晶粒容置架20的空隙212灌入到粘着层40上并环覆于晶粒110以及晶粒容置架20的多个晶粒容置区210的四周；接着，使用一模具装置500将高分子材料50压平，使得高分子材料50在晶粒容置架20上形成一平坦化的表面，使得高分子材料50包覆晶粒容置架20以及每一颗晶粒110，并填满于每一颗晶粒110之间以形成一封装体。在本实施例中，高分子材料50可以是硅胶、环氧树脂、丙烯酸(acrylic)、及苯环丁烯(BCB)等材料。
接着，可以选择性地对平坦化的高分子材料50进行一烘烤程序，使高分子材料50固化。再接着，进行脱模程序，将模具装置500与固化后的高分子材料50分离，以裸露出平坦的高分子材料50的表面，如图8所示。然后，将粘着层40与载板30从多个晶粒110的主动面上分离，其分离的方法，例如将高分子材料50与具有粘着层40的载板30一起放入去离子水的槽(未在图中表示)中，以使高分子材料50与具有粘着层40的载板30相互分离，以形成一个封装体，然后再将结构上下反转即如图9所表示的结构。在此，封装体包覆每一颗晶粒110的四个面，且曝露出每一颗晶粒110的主动面上的多个焊盘112。由于封装体的相对于晶粒110的主动面的表面上有多条切割道510，因此，当高分子材料50与载板30剥离后，封装体上的应力会借助这些切割道510所形成的区域所抵消，故可有效地解决封装体翘曲的问题。接着，可以选择性地使用切割刀(未在图中表示)，在高分子材料50的表面上形成多条切割道或割道510，其中每一条切割道510的深度为0.5～1密尔(mil)，而切割道510的宽度则为5至25微米。在一较佳实施例中，切割道510可以是相互垂直交错，并且可以作为实际切割晶粒时的参考线。
然后，请参考图10，形成一图案化的第一保护层60以覆盖在每一颗晶粒110的主动面以及部份高分子材料50的表面，并曝露出每一颗晶粒110的主动面上的多个焊盘112；其形成图案化的第一保护层60的步骤包括：首先，形成第一保护层(未在图中表示)以覆盖在每一颗晶粒110的主动面的多个焊盘112上；接着再利用半导体工艺，形成一图案化的光阻层(未在图中表示)在第一保护层上；接下来，蚀刻以移除部份第一保护层以形成图案化的第一保护层60在多个晶粒110的主动面上，并且曝露出每一颗晶粒110的主动面上的多个焊盘112，如图11所示。在此，第一保护层的材料为paste或是B-stage。
紧接着，在确定每一颗晶粒110的多个焊盘112的位置之后，即可使用传统的重布线工艺(Redistribution Layer；RDL)在每一颗晶粒110所曝露的多个焊盘112上，形成多个扇出的图案化的金属线段70，其中每一个图案化的金属线段70的一端与焊盘112电性连接，及部份多条图案化的金属线段70的另一端是以扇出方式形成在图案化的第一保护层60上。在此，多个图案化的金属线段70的形成步骤包括：先形成一金属层(未在图中表示)在图案化的第一保护层60上且填满所曝露的焊盘112；形成一图案化的光阻层(未在图中表示)在金属层上；蚀刻以移除部份金属层，以形成多个扇出的图案化的金属线段70，其中部份图案化的金属线段70的一端电性连接多个晶粒110的主动面的多个焊盘112，部份多个图案化的金属线段70的另一端是以扇出方式形成在图案化的第一保护层60上，如图12所示。
接着，参考图12，利用半导体工艺，在多个扇出的图案化的金属线段70上形成第二保护层80，以覆盖每一颗晶粒110的主动面及每一个扇出的图案化的金属线段70，如图13所示；接着同样利用半导体工艺，在第二保护层80上并且对应于每一个图案化的金属线段70的向每一个晶粒110的主动面外侧延伸的表面上形成多个开口(未在图中表示)；其中，在图案化的第二保护层上形成多个开口的步骤包含：利用半导体工艺，例如微影及蚀刻，先形成一图案化的光阻层(未在图中表示)在第二保护层80上方；接着，蚀刻以移除部份第二保护层80，以形成一图案化的第二保护层80，并曝露出每一个扇出的图案化的金属线段70的另一端的一表面，如图14所示。在此，第二保护层的材料为paste或是B-stage。
接着，图15，是表示在曝露出的每一个扇出的图案化的金属线段的另一端的表面上形成多个图案化的UBM层的示意图。如图15所示，是在曝露出的每一个扇出的图案化的金属线段70的另一端的表面上，以溅镀(sputtering)的方式形成一UBM层(未在图中表示)；接着，利用半导体工艺，例如显影及蚀刻，在UBM层上形成一图案化的光阻层(未在图中表示)，然后，利用蚀刻以移除部份UBM层，以形成多条图案化的UBM层90在曝露出的每一个扇出的图案化的金属线段70的表面上，且与多个图案化的金属线段70电性连接；在本实施例中的UBM层90的材料可以是Ti/Ni。
接着，如图16所示，利用半导体工艺，例如微影及蚀刻，将部份的UBM层90移除只保留与多条金属线段70电性连接的UBM层90。
最后，再在每一个UBM层90上形成多个导电元件300，以便作为晶粒110对外电性连接的接点；其中，此导电元件300可以是金属凸块(metal bump)或是锡球(solder ball)；且可借助多个图案化的UBM层90与多条图案化的金属线段70电性连接。然后，即可对封装体进行最后的切割。在本实施例中，可以以多个晶粒做为切割单位，则形成一多晶粒模块化的封装结构，如图17所示；另外，在另一实施例中，是以单颗晶粒做为切割单位，以形成一颗颗完成封装工艺的晶粒，如图18所示。
在此要强调的是，上述所形成的扇出结构的金属线段70并非仅限定于传统的重布线工艺，其只要能借助半导体工艺形成扇出结构的方法，均为本发明的实施方式；同时，使用半导体工艺形成扇出结构的方法已为习知技术，故本发明不加以详细叙述，以避免产生不必要的限制。
且在上述实施例中，形成平坦化的高分子材料50的方式可以选择使用注模方式(molding process)来形成。此时，将一模具装置500先覆盖至晶粒容置架20上，此时，可以使模具装置500与晶粒110之间保持一空间，然后再进行注模工艺，将高分子材料50，例如环氧树脂模封材料(Epoxy Molding Compound；EMC)注入模具装置500与晶粒110的空间中，使得高分子材料50形成一平坦化的表面，以使高分子材料50包覆每一颗晶粒110并填满于晶粒110之间且包覆住晶粒容置架20。由于，使用注模方式之后的制造过程与前述方式相同，故不再赘述之。
虽然本发明以前述的较佳实施例揭示如上，然其并非用以限定本发明，任何熟习相像技艺者，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的专利保护范围须视本说明书所附的权利要求所界定者为准。

Claims (10)

1.一种晶粒重新配置的封装方法，其特征在于，包括：
提供一晶粒容置架，具有多个晶粒容置区，每一所述晶粒容置区之间是以多个线架彼此连接且相邻的每一所述晶粒容置区之间具有一空隙；
提供一晶圆，具有一上表面及一背面，且所述晶圆上配置有多个晶粒且每一所述晶粒的一主动面上具有多个焊盘；
切割所述晶圆以得到所述晶粒；
取放所述晶粒在所述晶粒容置区上，将每一所述晶粒的一背面朝下贴附在每一所述晶粒容置区上；
贴附具有一粘着层的一载板在每一所述晶粒的所述主动面上；
注入一高分子材料，将所述高分子材料形成在所述晶粒容置区的一上表面，且借助每一所述晶粒容置区之间的所述空隙注入以填满每一所述晶粒的四周及包覆所述晶粒容置架以形成一封装体；
剥除所述粘着层及所述载板以曝露出每一所述晶粒的所述主动面；
形成多个图案化的第一保护层在所述晶粒上且曝露出每一所述晶粒的所述主动面上的所述焊盘；
形成多个扇出的图案化的金属线段，每一所述图案化的金属线段与每一所述晶粒的所述主动面的所述焊盘电性连接，且每一所述图案化的金属线段具有向所述晶粒的所述主动面外侧延伸的一扇出结构覆盖于部份所述图案化的第一保护层上；
形成一图案化的第二保护层，以覆盖所述图案化的金属线段，并曝露出所述图案化的金属线段的向每一所述晶粒的所述主动面的外侧延伸的所述扇出结构的部份表面；
形成多个图案化的UBM层，以覆盖在每一所述图案化的金属线段的向外侧延伸的扇出结构的所述部份表面上，且与所述图案化的金属线段电性连接；
形成多个导电元件，将所述导电元件借助所述图案化的UBM层与所述图案化的金属线段电性连接；及
切割所述封装体及所述晶粒容置架的所述线架，以形成多个各自独立的完成封装的晶粒。
2.如权利要求1所述的封装方法，其特征在于，所述晶粒容置架的所述晶粒容置区是以矩形方式排列。
3.如权利要求1所述的封装方法，其特征在于，所述晶粒容置架的所述晶粒容置区是利用蚀刻的方式形成。
4.一种模块化的晶粒重新配置的封装方法，其特征在于，包括：
提供一晶粒容置架，具有多个晶粒容置区，每一所述晶粒容置区之间是以多个线架彼此连接且相邻的每一所述晶粒容置区之间具有一空隙；
提供一晶圆，具有一上表面及一背面，且所述晶圆上配置有多个晶粒且每一所述晶粒上具有多个焊盘；
切割所述晶圆以得到所述晶粒；
取放每一所述晶粒在每一所述晶粒容置区上，将所述晶粒的一背面朝下贴附在所述晶粒容置区上；
贴附具有一粘着层的一载板在每一所述晶粒的一主动面上；
注入一高分子材料，将所述高分子材料形成在所述晶粒容置区的一表面，且借助每一所述晶粒容置区之间的所述空隙注入以填满每一所述晶粒的四周及包覆所述晶粒容置架以形成一封装体；
剥除所述粘着层及所述载板以曝露出每一所述晶粒的所述主动面；
形成多个图案化的第一保护层在所述晶粒上且曝露出每一所述晶粒的所述主动面上的所述焊盘；
形成多个扇出的图案化的金属线段，每一所述图案化的金属线段与每一所述晶粒的所述主动面的所述焊盘电性连接，且每一所述图案化的金属线段具有向所述晶粒的所述主动面外侧延伸的一扇出结构覆盖于部份所述图案化的第一保护层上；
形成一图案化的第二保护层，以覆盖所述图案化的金属线段，并曝露出所述图案化的金属线段的向每一所述晶粒的所述主动面的外侧延伸的所述扇出结构的部份表面；
形成多个图案化的UBM层，以覆盖在每一所述图案化的金属线段的向外侧延伸的扇出结构的所述部份表面上，且与所述图案化的金属线段电性连接；
形成多个导电元件，将所述导电元件借助所述图案化的UBM层电性连接至所述图案化的金属线段；及
切割所述封装体及所述晶粒容置架的所述线架，以形成模块化的多晶粒的封装模块。
5.如权利要求4所述的封装方法，其特征在于，所述晶粒容置架的所述晶粒容置区是以矩形方式排列。
6.如权利要求4所述的封装方法，其特征在于，所述晶粒容置架的所述晶粒容置区是利用蚀刻的方式形成。
7.一种晶粒重新配置的封装结构，其特征在于，包含：
一晶粒容置架具有一晶粒容置区，其一正面上配置有一粘着层；
一晶粒，其一主动面上配置有多个焊盘及一背面是形成在所述晶粒容置区的所述粘着层上；
一封装体，是环覆于具有所述晶粒的所述晶粒容置架及所述晶粒的四面且曝露出所述晶粒的所述主动面上的所述焊盘；
多个图案化的第一保护层，是覆盖于所述晶粒的所述主动面且曝露出所述晶粒上的所述焊盘；
多条图案化的金属线段，所述图案化的金属线段的一端与所述焊盘电性连接，另一端以外侧延伸并覆盖于所述图案化的第一保护层的一表面上；
多个图案化的第二保护层，是覆盖于所述图案化的金属线段且曝露出所述图案化的金属线段的向所述晶粒的所述主动面外侧延伸的一扇出结构的部份表面；
多个图案化的UBM层，是形成在每一所述图案化的金属线段的向外侧延伸的扇出结构的所述表面上，且与所述图案化的金属线段电性连接；及
多个导电元件，形成在所述图案化的UBM层上且借助所述图案化的UBM层电性连接至所述图案化的金属线段。
8.一种模块化的晶粒封装结构，其特征在于，包含：
一晶粒容置架，其具有多个晶粒容置区，且每一所述晶粒容置区的一正面上配置有一粘着层，且相邻的每一所述晶粒容置区是以多个线架相互连接；
多个晶粒，其一主动面上配置有多个焊盘及一背面是借助所述粘着层固接在所述晶粒容置区的所述正面上；
一封装体，是环覆于具有所述晶粒的所述晶粒容置架及环覆所述晶粒的四面且曝露出所述晶粒的所述主动面上的所述焊盘；
多个图案化的第一保护层，是覆盖于所述晶粒的所述主动面且曝露出所述晶粒上的所述焊盘；
多条图案化的金属线段，所述图案化的金属线段的一端与所述焊盘电性连接，另一端以外侧延伸并覆盖于所述图案化的第一保护层的一表面上；
多个图案化的第二保护层，是覆盖于所述图案化的金属线段且曝露出所述图案化的金属线段的向所述晶粒的所述主动面外侧延伸的一扇出结构的部份表面；
多个图案化的UBM层，是形成在每一所述图案化的金属线段的向外侧延伸的扇出结构的所述表面上，且与所述图案化的金属线段电性连接；及
多个导电元件，形成在所述图案化的UBM层上，且借助所述图案化的UBM层电性连接至所述图案化的金属线段。
9.如权利要求8所述的封装结构，其特征在于，所述晶粒容置架的所述晶粒容置区之间的所述线架是以矩形方式排列。
10.如权利要求8所述的封装方法，其特征在于，所述晶粒容置架的所述晶粒容置区是利用蚀刻的方式形成。
CN2008100952818A 2008-05-04 2008-05-04 模块化的晶粒封装结构及其方法 Expired - Fee Related CN101572237B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008100952818A CN101572237B (zh) 2008-05-04 2008-05-04 模块化的晶粒封装结构及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100952818A CN101572237B (zh) 2008-05-04 2008-05-04 模块化的晶粒封装结构及其方法

Publications (2)

Publication Number Publication Date
CN101572237A CN101572237A (zh) 2009-11-04
CN101572237B true CN101572237B (zh) 2011-01-05

Family

ID=41231535

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100952818A Expired - Fee Related CN101572237B (zh) 2008-05-04 2008-05-04 模块化的晶粒封装结构及其方法

Country Status (1)

Country Link
CN (1) CN101572237B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9824958B2 (en) 2013-03-05 2017-11-21 Infineon Technologies Austria Ag Chip carrier structure, chip package and method of manufacturing the same
CN108321113A (zh) * 2018-01-29 2018-07-24 合肥矽迈微电子科技有限公司 扇出型封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1933117A (zh) * 2005-09-15 2007-03-21 南茂科技股份有限公司 不具核心介电层的芯片封装体制程
CN101075565A (zh) * 2006-05-18 2007-11-21 矽品精密股份有限公司 半导体封装件及其制法
CN101118885A (zh) * 2006-08-02 2008-02-06 南茂科技股份有限公司 覆晶封装结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1933117A (zh) * 2005-09-15 2007-03-21 南茂科技股份有限公司 不具核心介电层的芯片封装体制程
CN101075565A (zh) * 2006-05-18 2007-11-21 矽品精密股份有限公司 半导体封装件及其制法
CN101118885A (zh) * 2006-08-02 2008-02-06 南茂科技股份有限公司 覆晶封装结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2004-172587A 2004.06.17

Also Published As

Publication number Publication date
CN101572237A (zh) 2009-11-04

Similar Documents

Publication Publication Date Title
CN101567322B (zh) 芯片的封装结构及其封装方法
US9318459B2 (en) Through via package
US8552540B2 (en) Wafer level package with thermal pad for higher power dissipation
TWI387014B (zh) 具有犧牲基板之晶粒重新配置結構及其封裝方法
TWI651783B (zh) 形成嵌入式晶圓級晶片尺寸封裝的半導體裝置和方法
US7888783B2 (en) Chip package structure and the method thereof with adhering the chips to a frame and forming UBM layers
CN101221936A (zh) 具有晶粒置入通孔之晶圆级封装及其方法
US10593568B2 (en) Thrumold post package with reverse build up hybrid additive structure
TWI641060B (zh) 半導體裝置和在重組晶圓中控制翹曲之方法
CN101621041B (zh) 芯片重新配置的封装结构及其方法
CN101615583B (zh) 芯片堆栈结构的形成方法
TW200939407A (en) Multi-chip package structure and the method thereof
CN101436553B (zh) 芯片重新配置的封装结构中使用金属凸块的制造方法
CN101615584B (zh) 芯片重新配置的封装方法
CN101452862B (zh) 晶粒重新配置的封装方法
CN101572237B (zh) 模块化的晶粒封装结构及其方法
CN101609822A (zh) 芯片重新配置的封装结构及其方法
CN100590823C (zh) 晶粒重新配置的封装结构中使用对准标志的制作方法
CN101465299B (zh) 芯片重新配置的封装结构中使用研磨的制造方法
CN101488462B (zh) 模块化的多晶粒封装结构及其方法
CN100576478C (zh) 晶粒重新配置的封装方法
CN101447437B (zh) 晶粒重新配置的封装结构中使用预先配置的扇出结构
CN101436552B (zh) 晶粒重新配置的封装结构中使用网状结构的制造方法
CN101452863B (zh) 晶粒重新配置的封装结构中使用顺应层的制造方法
CN101425523A (zh) 互补式金属氧化物半导体传感器封装组件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110105

CF01 Termination of patent right due to non-payment of annual fee