CN108321113A - 扇出型封装方法 - Google Patents

扇出型封装方法 Download PDF

Info

Publication number
CN108321113A
CN108321113A CN201810082504.0A CN201810082504A CN108321113A CN 108321113 A CN108321113 A CN 108321113A CN 201810082504 A CN201810082504 A CN 201810082504A CN 108321113 A CN108321113 A CN 108321113A
Authority
CN
China
Prior art keywords
crystal grain
plastic
weld pad
sealed body
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810082504.0A
Other languages
English (en)
Inventor
谭小春
高阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Silicon Microelectronics Technology Co Ltd
Original Assignee
Hefei Silicon Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Silicon Microelectronics Technology Co Ltd filed Critical Hefei Silicon Microelectronics Technology Co Ltd
Priority to CN201810082504.0A priority Critical patent/CN108321113A/zh
Publication of CN108321113A publication Critical patent/CN108321113A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供一种扇出型封装方法，用于形成封装体，方法包括步骤：提供晶圆，晶圆包括多个晶粒，相邻的两个晶粒之间具有第一距离，晶粒包括设置有焊垫的正面；将晶粒转移至第二载体上，在第二载体上，相邻的晶粒之间具有第二距离，第二距离大于第一距离；将晶粒转移至第三载体上，晶粒的焊垫与第三载体连接；去除第二载体；塑封晶粒；去除第三载体，晶粒的焊垫暴露于第一塑封体表面；在第一塑封体暴露晶粒的焊垫的表面设置电路，实现晶粒与外部的电连接；切割，形成独立的封装体。本发明优点是，在切割形成独立的封装体之前，增大晶粒之间的间距，避免切割时，切割工具损坏晶粒，提高封装体的良率，该方法工艺简单且易操作，并能够节约成本，缩短生产周期。

Description

扇出型封装方法
技术领域
本发明涉及半导体封装领域，尤其涉及一种扇出型封装方法。
背景技术
半导体装置被用于多种电子应用，例如个人电脑、移动电话、数字相机以及其他电子设备。半导体装置的制造通常是通过在半导体基板上按序沉积绝缘或介电层材料、导电层材料以及半导体层材料，接着使用微影制程图案化所形成的各种材料层，以形成电路组件和零件于此半导体基板之上。通常数十个或数百个集成电路是在一个半导体晶圆上进行制造，所述半导体晶圆被划分为多个晶粒。所有晶粒整体塑封，形成多个封装体，塑封后再切割形成独立的封装体产品。该种方法的缺点在于，晶粒之间的距离较小，塑封后切割分离易造成晶粒损坏。为了避免晶粒被损坏，通常需要将塑封前的晶粒一颗一颗转移至基板上，生产周期长，且在转移过程中容易损坏晶粒。
发明内容
本发明所要解决的技术问题是，提供一种扇出型封装方法，其能够避免塑封后的封装体在切割时被损坏，提高封装体的良率。
为了解决上述问题，本发明提供了一种扇出型封装方法，包括如下步骤：提供一晶圆，所述晶圆包括多个晶粒，所述多个晶粒设置在一第一载体上，相邻的两个晶粒之间具有一第一距离，所述晶粒包括设置有焊垫的正面及与所述正面相对的背面，所述背面与所述第一载体连接；提供一第二载体；将所述晶粒转移至所述第二载体上，所述晶粒的背面与所述第二载体连接，在所述第二载体上，相邻的晶粒之间具有一第二距离，所述第二距离大于所述第一距离；提供一第三载体；将所述晶粒转移至所述第三载体上，所述晶粒的焊垫与所述第三载体连接；去除所述第二载体；塑封所述晶粒，形成第一塑封体，所述第一塑封体包覆所述晶粒并暴露出所述第三载体；去除所述第三载体，所述晶粒的焊垫暴露于所述第一塑封体表面；在所述第一塑封体暴露所述晶粒的焊垫的表面设置电路，实现所述晶粒与外部的电连接；切割，形成独立的封装体。
在一实施例中，所述晶粒等间距排列在所述第二载体上。
在一实施例中，在去除所述第三载体步骤后，还包括一对暴露于所述第一塑封体表面的晶粒的焊垫进行表面处理的步骤。
在一实施例中，所述表面处理为除蜡或者整平处理。
在一实施例中，在所述第一塑封体暴露所述晶粒的焊垫的表面设置电路的步骤具体包括如下步骤：在所述第一塑封体暴露所述晶粒的焊垫的表面制作重布线层；采用第二塑封体塑封所述重布线层，并暴露出所述重布线层的金属垫；在所述第二塑封体表面对应所述重布线层的金属垫的位置形成引脚。
在一实施例中，在所述第二塑封体表面对应所述重布线层的金属垫的位置，通过植金属球或沉积金属层的方式形成引脚。
在一实施例中，所述晶粒的焊垫为设置在晶粒表面的金属球。
本发明的优点在于，在切割形成独立的封装体之前，增大晶粒之间的间距，避免切割时，切割工具损坏晶粒，提高封装体的良率，该方法工艺简单且易操作，并能够节约成本，节省常规芯片封装需要的底材和粘结剂，且能够缩短生产周期。
附图说明
图1是该扇出型封装方法的步骤示意图；
图2A～图2J是本发明扇出型封装方法的工艺流程图；
图3A～图3C是形成电路的示意图。
具体实施方式
下面结合附图对本发明提供的扇出型封装方法的具体实施方式做详细说明。
本发明提供一种扇出型封装方法。图1是该扇出型封装方法的步骤示意图。请参阅图1，所述扇出型封装方法包括如下步骤：步骤S10、提供一晶圆，所述晶圆包括多个晶粒，所述多个晶粒设置在一第一载体上，相邻的两个晶粒之间具有一第一距离，所述晶粒包括设置有焊垫的正面及与所述正面相对的背面，所述背面与所述第一载体连接；步骤S11、提供一第二载体；步骤S12、将所述晶粒转移至所述第二载体上，所述晶粒的背面与所述第二载体连接，在所述第二载体上，相邻的晶粒之间具有一第二距离，所述第二距离大于所述第一距离；步骤S13、提供一第三载体；步骤S14、将所述晶粒转移至所述第三载体上，所述晶粒的焊垫与所述第三载体连接；步骤S15、去除所述第二载体；步骤S16、塑封所述晶粒，形成第一塑封体，所述第一塑封体包覆所述晶粒并暴露出所述第三载体；步骤S17、去除所述第三载体，所述晶粒的焊垫暴露于所述第一塑封体表面；步骤S18、在所述第一塑封体暴露所述晶粒的焊垫的表面设置电路，实现所述晶粒与外部的电连接；步骤S19、切割，形成独立的封装体。
图2A～图2J是本发明扇出型封装方法的工艺流程图。
请参阅步骤S10及图2A，提供一晶圆，所述晶圆包括多个晶粒102，所述多个晶粒102设置在一第一载体101上。在本具体实施方式中，为了清楚说明本发明技术方案，示意性地绘示两个晶粒102。所述第一载体101可以为蓝膜或UV膜。所述晶粒102包括设置有焊垫103的正面及与所述正面相对的背面，所述背面与所述第一载体101连接。所述焊垫103可以为设置在晶粒102表面的金属球，也可以为金属块，本发明对此不限定。其中，所述晶圆为本领域技术人员知悉的晶圆。
相邻的两个晶粒102之间具有一第一距离L1。在本具体实施方式中，晶圆在制作过程中形成多个晶粒，将晶圆贴在第一载体101上，并进行切割，使多个晶粒102形成彼此独立的晶粒102，此时，晶粒102依然设置在所述第一载体101上，相邻的两个晶粒102之间形成所述第一距离L1。
请参阅步骤S11及图2B，提供一第二载体104。所述第二载体104。所述第二载体104可以与所述第一载体102的结构相同。例如，所述第二载体104为为蓝膜或UV膜。
请参阅步骤S12及图2C，将所述晶粒102转移至所述第二载体104上，所述晶粒102的背面与所述第二载体104连接。在本具体实施方式中，可通过现有的设备对所述晶粒102进行转移。
在所述第二载体104上，相邻的晶粒102之间具有一第二距离L2，所述第二距离L2大于所述第一距离L1。即，在将所述晶粒102从第一载体101转移至第二载体104上后，相邻的晶粒102之间的距离增大。在本具体实施方式中，在所述第二载体104上，多个晶粒102等间距排列。
请参阅步骤S13及图2D，提供一第三载体105。所述第三载体105可为热解膜等本领域技术人员熟知的具有粘性的载体。请参阅步骤S14及图2E，将所述晶粒102转移至所述第三载体105上，所述晶粒102的焊垫103与所述第三载体105连接。在本步骤中，将步骤S12形成的结构倒扣在所述第三载体105上，使得所述晶粒102的焊垫103与所述第三载体105连接。其中，实现该步骤的设备可从现有技术中获取。在本步骤中，转移至第三载体105上后，多个所述晶粒102的间距保持不变，相邻的晶粒102之间的距离依然为第二距离L2。若第三载体105为热解膜等本领域技术人员熟知的具有粘性的载体，则利用热解膜具有的粘性特征，所述晶粒粘贴在第三载体上，不必通过粘结剂贴在第三载体上，省略了涂覆粘结剂的步骤。
请参阅步骤S15及图2F，去除所述第二载体104。其去除方法可直接剥离，或者采用本领域常规方法去除。
请参阅步骤S16及图2G，塑封所述晶粒102，形成第一塑封体106。所述第一塑封体106包覆所述晶粒102并暴露出所述第三载体105。所述塑封方法为本领域常规方法，所述第一塑封体的材料可以为环氧树脂等材料。在本步骤中，所述第一塑封体106没有包覆第三载体105，以使得在后续工艺中，可去除所述第三载体105。
请参阅步骤S17及图2H，去除所述第三载体105，所述晶粒102的焊垫103暴露于所述第一塑封体106表面。在本步骤中，由于所述焊垫103与所述第三载体105连接，则在塑封时，所述焊垫103表面未被第一塑封体106覆盖，则去除所述第三载体105后，所述焊垫103的表面被暴露。其中，去除所述第三载体105的方法为本领域常规方法，例如，对于热解膜，其可通过加热热解膜使其失去粘性的方法去除热解膜。
进一步，在该步骤后，还包括一对暴露于所述第一塑封体106表面的晶粒102的焊垫103进行表面处理的步骤。所述表面处理包括除蜡处理、整平处理或者本领域技术人员熟知的其他表面处理。
请参阅步骤S18及图2I，在所述第一塑封体106暴露所述晶粒102的焊垫103的表面设置电路107，实现所述晶粒102与外部的电连接。
具体地说，在本具体实施方式中，设置电路包括如下步骤：
请参阅图3A，在所述第一塑封体106暴露所述晶粒102的焊垫103的表面制作重布线层108。所述重布线层108的排布根据不同芯片的属性及用途进行制作，其属于现有技术。
请参阅图3B，采用第二塑封体109塑封所述重布线层108，并暴露出所述重布线层108的金属垫。在本具体实施方式中，所述第二塑封体109与所述第一塑封体106的材料相同，均为环氧树脂。
请参阅图3C，在所述第二塑封体109表面对应所述重布线层108的金属垫的位置形成引脚110。进一步，在所述第二塑封体109表面对应所述重布线层108的金属垫的位置，通过植金属球或沉积金属层的方式形成引脚110。
请参阅步骤S19及图2J，切割，形成独立的封装体。在本步骤中，在相邻的晶粒之间采用切割工具进行切割。由于此时相邻的晶粒之间的间距相对于晶粒在晶圆上的初始间距已经变大，在切割时，切割工具不会损坏晶粒。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种扇出型封装方法，其特征在于，包括如下步骤：
提供一晶圆，所述晶圆包括多个晶粒，所述多个晶粒设置在一第一载体上，相邻的两个晶粒之间具有一第一距离，所述晶粒包括设置有焊垫的正面及与所述正面相对的背面，所述背面与所述第一载体连接；
提供一第二载体；
将所述晶粒转移至所述第二载体上，所述晶粒的背面与所述第二载体连接，在所述第二载体上，相邻的晶粒之间具有一第二距离，所述第二距离大于所述第一距离；
提供一第三载体；
将所述晶粒转移至所述第三载体上，所述晶粒的焊垫与所述第三载体连接；
去除所述第二载体；
塑封所述晶粒，形成第一塑封体，所述第一塑封体包覆所述晶粒并暴露出所述第三载体；
去除所述第三载体，所述晶粒的焊垫暴露于所述第一塑封体表面；
在所述第一塑封体暴露所述晶粒的焊垫的表面设置电路，实现所述晶粒与外部的电连接；
切割，形成独立的封装体。
2.根据权利要求1所述的扇出型封装方法，其特征在于，所述晶粒等间距排列在所述第二载体上。
3.根据权利要求1所述的扇出型封装方法，其特征在于，在去除所述第三载体步骤后，还包括一对暴露于所述第一塑封体表面的晶粒的焊垫进行表面处理的步骤。
4.根据权利要求3所述的扇出型封装方法，其特征在于，所述表面处理为除蜡或者整平处理。
5.根据权利要求1所述的扇出型封装方法，其特征在于，在所述第一塑封体暴露所述晶粒的焊垫的表面设置电路的步骤具体包括如下步骤：
在所述第一塑封体暴露所述晶粒的焊垫的表面制作重布线层；
采用第二塑封体塑封所述重布线层，并暴露出所述重布线层的金属垫；
在所述第二塑封体表面对应所述重布线层的金属垫的位置形成引脚。
6.根据权利要求5所述的扇出型封装方法，其特征在于，在所述第二塑封体表面对应所述重布线层的金属垫的位置，通过植金属球或沉积金属层的方式形成引脚。
7.根据权利要求1所述的扇出型封装方法，其特征在于，所述晶粒的焊垫为设置在晶粒表面的金属球。
8.根据权利要求1所述的扇出型封装方法，其特征在于，所述第三载体为热解膜。
CN201810082504.0A 2018-01-29 2018-01-29 扇出型封装方法 Pending CN108321113A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810082504.0A CN108321113A (zh) 2018-01-29 2018-01-29 扇出型封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810082504.0A CN108321113A (zh) 2018-01-29 2018-01-29 扇出型封装方法

Publications (1)

Publication Number Publication Date
CN108321113A true CN108321113A (zh) 2018-07-24

Family

ID=62887942

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810082504.0A Pending CN108321113A (zh) 2018-01-29 2018-01-29 扇出型封装方法

Country Status (1)

Country Link
CN (1) CN108321113A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109378294A (zh) * 2018-10-08 2019-02-22 合肥矽迈微电子科技有限公司 半导体结构的封装方法
CN113571461A (zh) * 2021-07-02 2021-10-29 矽磐微电子(重庆)有限公司 芯片封装结构的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101436552A (zh) * 2007-11-16 2009-05-20 南茂科技股份有限公司 晶粒重新配置的封装结构中使用网状结构的制造方法
CN101572237A (zh) * 2008-05-04 2009-11-04 南茂科技股份有限公司 模块化的晶粒封装结构及其方法
US20160197022A1 (en) * 2007-12-14 2016-07-07 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Sacrificial Adhesive Over Contact Pads of Semiconductor Die

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101436552A (zh) * 2007-11-16 2009-05-20 南茂科技股份有限公司 晶粒重新配置的封装结构中使用网状结构的制造方法
US20160197022A1 (en) * 2007-12-14 2016-07-07 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Sacrificial Adhesive Over Contact Pads of Semiconductor Die
CN101572237A (zh) * 2008-05-04 2009-11-04 南茂科技股份有限公司 模块化的晶粒封装结构及其方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109378294A (zh) * 2018-10-08 2019-02-22 合肥矽迈微电子科技有限公司 半导体结构的封装方法
CN113571461A (zh) * 2021-07-02 2021-10-29 矽磐微电子(重庆)有限公司 芯片封装结构的形成方法

Similar Documents

Publication Publication Date Title
CN103325703B (zh) 在封装件形成期间探测芯片
CN102163559B (zh) 堆叠装置的制造方法及装置晶片处理方法
CN105514071B (zh) 一种扇出型芯片的封装方法及封装结构
CN105206592B (zh) 扇出型封装的结构和制作方法
CN101765911B (zh) 具有重新分布层的半导体芯片
CN105514087A (zh) 双面扇出型晶圆级封装方法及封装结构
CN103579204A (zh) 包括电容器的封装结构及其形成方法
CN105185717A (zh) 晶圆级芯片封装方法
CN105161431A (zh) 晶圆级芯片封装方法
CN108305856A (zh) 天线的封装结构及封装方法
CN106876363A (zh) 3d连接的扇出型封装结构及其工艺方法
CN112233986B (zh) 芯片封装结构的制作方法及塑封模具
CN107107600A (zh) 设置便于组装的超小或超薄分立元件
CN108996464A (zh) 一种类扇出多器件混合集成柔性微系统及其制备方法
CN107195607A (zh) 一种芯片封装方法及芯片封装结构
CN107481977A (zh) 一种晶圆级扇出型封装结构及封装方法
CN108321113A (zh) 扇出型封装方法
CN105810593B (zh) 一种扇出型封装结构及其封装方法
CN207517662U (zh) 扇出型封装结构
CN204011396U (zh) 一种新型PoP堆叠封装结构
CN109378294A (zh) 半导体结构的封装方法
CN105161465A (zh) 晶圆级芯片封装方法
CN206134648U (zh) 一种扇出型封装结构
CN205355040U (zh) 一种扇出型芯片的封装结构
CN109979832A (zh) 封装结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180724