CN107481977A - 一种晶圆级扇出型封装结构及封装方法 - Google Patents
一种晶圆级扇出型封装结构及封装方法 Download PDFInfo
- Publication number
- CN107481977A CN107481977A CN201710719380.8A CN201710719380A CN107481977A CN 107481977 A CN107481977 A CN 107481977A CN 201710719380 A CN201710719380 A CN 201710719380A CN 107481977 A CN107481977 A CN 107481977A
- Authority
- CN
- China
- Prior art keywords
- framework
- chip
- wafer scale
- packaging body
- out package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000012856 packing Methods 0.000 title abstract description 4
- 238000004806 packaging method and process Methods 0.000 claims abstract description 85
- 229910052751 metal Inorganic materials 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 30
- 229910010293 ceramic material Inorganic materials 0.000 claims abstract description 6
- 239000004020 conductor Substances 0.000 claims abstract description 6
- 239000012528 membrane Substances 0.000 claims description 34
- 239000002313 adhesive film Substances 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 18
- 239000003550 marker Substances 0.000 claims description 10
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 63
- 238000010586 diagram Methods 0.000 description 18
- 239000010408 film Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 229910045601 alloy Inorganic materials 0.000 description 8
- 239000000956 alloy Substances 0.000 description 8
- 239000004411 aluminium Substances 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 238000005538 encapsulation Methods 0.000 description 7
- -1 example Such as Substances 0.000 description 6
- 239000012530 fluid Substances 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000005507 spraying Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 239000005022 packaging material Substances 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000010935 stainless steel Substances 0.000 description 4
- 229910001220 stainless steel Inorganic materials 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000007731 hot pressing Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910007637 SnAg Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000007786 learning performance Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000002633 protecting effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Packaging Frangible Articles (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本发明公开了一种晶圆级扇出型具有电磁屏蔽封装结构及封装方法，其中晶圆级扇出型封装结构包括：框架，框架内部放置一个或者多个芯片；框架与地线连接；封装体，框架和芯片封装于封装体中；封装体的下表面与框架的下表面以及芯片的器件面位于同一平面。将金属导体或者表面镀有金属的陶瓷材料的框架接地，使得晶圆级扇出型封装结构中的封装体与框架形成一个完整的回路，因而可以减小晶圆级封装及结构内部的芯片受到封装结构本身以及封装结构外部的电磁波干扰的可能性，提高晶圆级扇出型封装结构的电学性能。
Description
技术领域
本发明涉及半导体封装技术领域，尤其涉及到一种具有电磁屏蔽功能的晶圆级扇出型封装结构及封装方法。
背景技术
随着电子装置设备的集成度越来越高，市场也日益需求体积小、密度高、封装薄的微电子产品。为适应芯片单位面积内引脚密度的迅猛增长，晶圆级封装技术达到了高度微型化，同时随着芯片尺寸的减小和晶圆面积的增大，制造成本反而显著降低。扇出型封装技术作为晶圆级封装技术的一个分支，其封装高度和封装尺寸大幅度降低，同时其散热能力和信号完整性能良好，且可以在裸芯片周围直接实施电磁屏蔽，是当前封装业界的研究热点和发展趋势。
现有技术中，公开号为CN103887251A的中国专利文献公开了一种扇出型晶圆级封装结构及制造工艺，在扇出型晶圆级封装制造时，采用芯片朝上的工艺流程，通过在载体圆片上先制作金属层，然后按芯片的排列位置来通孔，或者直接将开好槽的金属层粘在载体圆片上，将芯片正面朝上贴放于金属层的开槽内，再进行塑封工艺，从而改变扇出型晶圆级封装的内部结构，增强其刚性和热膨胀系数，使得整个晶圆的翘曲以及因塑封料涨缩引起的滑移、错位得到控制，并且金属材料可以起到更好的热传导及电磁屏蔽作用。但是，该结构的晶圆级封装的电磁屏蔽功能较弱，封装结构内部的芯片仍有可能受到封装结构本身以及封装结构外部的电磁波干扰。
因此，如何提高晶圆级封装结构的电磁屏蔽性能，减小晶圆级封装结构内部的芯片受到封装结构本身以及封装结构外部的电磁波干扰的可能性，提高晶圆级封装结构的电学性能成为亟待解决的问题。
发明内容
因此，本发明要解决的技术问题在于解决晶圆级封装结构的电磁屏蔽功能较差，封装结构内部的芯片有可能受到封装结构本身以及封装结构外部的电磁波干扰，晶圆级封装结构的电学性能较差的问题。
为此，根据第一方面，本发明实施例提供了一种晶圆级扇出型封装结构，其特征在于，包括：框架，框架用于放置一个或者多个芯片；框架与地线连接；封装体，框架和芯片封装于封装体中；封装体的下表面与框架的下表面以及芯片的器件面位于同一平面。
可选地，框架的高度大于芯片的厚度。
可选地，框架的线膨胀系数大于芯片的线膨胀系数。
可选地，该晶圆级扇出型封装结构还包括：导电薄膜层，设置于封装体的上表面；导电薄膜层与框架耦合。
可选地，该晶圆级扇出型封装结构还包括：焊球，焊球设置于芯片的器件面的焊盘上，并与芯片耦合。
可选地，该晶圆级扇出型封装结构还包括：重布线层，重布线层为一层或者多层，设置于所封装体的下表面；焊球设置于重布线层上，通过重布线层与芯片耦合。
可选地，框架上设置有定位标志，用于作为设置芯片时的定位基点。
可选地，框架为金属导体或者表面镀有金属的陶瓷材料。
本发明还提供了一种晶圆级扇出型封装方法，其特征在于，包括如下步骤：提供一基板，并在基板上设置粘贴膜；将框架粘贴于粘贴膜上，并将框架接地；将芯片设置于框架中，芯片的器件面粘贴于粘贴膜上，芯片的厚度低于框架的高度；在粘贴膜上设置封装体，包封住芯片和框架；去除基板和粘贴膜。
可选地，该晶圆级扇出型封装方法还包括如下步骤：在封装体的上表面设置导电薄膜层，导电薄膜层与框架相耦合。
可选地，该晶圆级扇出型封装方法还包括如下步骤：在封装体的下表面设置重布线层，并在重布线层上设置焊球，焊球通过重布线层与芯片相耦合。
本发明实施例提供的技术方案，具有如下优点：
1、在晶圆级扇出型封装结构中设置框架，框架用于放置一个或者多个芯片；框架与地线连接；封装体，框架和芯片封装于封装体中；封装体的下表面与框架的下表面以及芯片的器件面位于同一平面。将金属或者表面镀有金属的框架接地，使得晶圆级扇出型封装结构中的封装体与框架形成一个完整的回路，因而可以减小晶圆级扇出型封装结构内部的芯片受到封装结构本身或者封装结构外部的的电磁波干扰的可能性，提高晶圆级扇出型封装结构的电学性能。
此外，该框架可以还减小封装体与芯片之间的应力失配，降低晶圆级扇出型封装结构产生翘曲的可能性，同时，由于该框架还具有良好的导热性能，因而，能够帮助芯片进行散热，从而，可以提高该晶圆级扇出型封装结构的散热性能。
2、通过在晶圆级扇出型封装结构中封装体的上表面设置导电薄膜层，导电薄膜层与框架耦合，从而，使得该导电薄膜层成为一个电磁屏蔽保护层，并且与框架形成一个电磁屏蔽体，进一步保护封装体内部的芯片，防止其受到干扰电磁波的影响，提高晶圆级扇出型封装结构的电学性能。
3、该晶圆级扇出型封装结构中框架的高度大于芯片的厚度，因而，可以起到保护框架中的芯片的作用，能够改变或者缓解注塑时流体塑封料的流动轨迹，从而，减小流体回流时给粘贴芯片带来的冲击，减少了芯片移位的可能性。
4、通过在框架上设置定位标志，用于作为设置芯片时的定位基点，因而，在进行芯片的贴装时，贴片机量测系统可以通过将该定位标志作为参照做局部校准，从而，能够给保证芯片被精准地贴在设计位置上。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例公开的一种晶圆级扇出型封装结构的一种立体结构示意图；
图2为本发明实施例公开的一种晶圆级扇出型封装结构的另一种立体结构示意图；
图3为本发明实施例公开的一种晶圆级扇出型封装方法的工艺流程图；
图4为本发明实施例公开的在基板上设置粘贴膜的示意图；
图5为本发明实施例公开的在粘贴膜上设置框架的示意图；
图6为本发明实施例公开的在框架中设置芯片的示意图；
图7为本发明实施例公开的在粘贴膜上设置封装体的示意图；
图8为本发明实施例公开的一种晶圆级扇出型封装结构的平面结构示意图；
图9本发明实施例公开的一种晶圆级扇出型封装结构的切割示意图；
图10为本发明实施例公开的一种设置导电薄膜层的示意图；
图11为本发明实施例公开的另一种设置导电薄膜层的示意图。
附图标记说明：
1-框架；2-芯片；3-封装体；4-导电薄膜层；5-焊球；6-重布线层；7-基板；8-粘贴膜。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
实施例1
本发明实施例公开了一种晶圆级扇出型封装结构，请参考图1，图1为本发明实施例公开的一种晶圆级扇出型封装结构的一种立体结构示意图，包括：框架1，框架1用于放置一个或者多个芯片2；框架1与地线连接；封装体3，框架1和芯片2封装于封装体3中；封装体3的下表面与框架1的下表面以及芯片2的器件面位于同一平面。在本实施例中，框架1的线膨胀系数大于芯片2的线膨胀系数，框架1为高刚度框架，具体地，框架1的材料为金属导体，譬如，铜、铝、合金等或者表面镀有金属的陶瓷材料。将金属或者表面镀有金属的框架1接地，使得晶圆级扇出型封装结构中的封装体3与框架1形成一个完整的回路，因而，可以减小晶圆级扇出型封装结构内部的芯片2受到封装结构本身或者封装结构外部的的电磁波干扰的可能性，提高晶圆级扇出型封装结构的电学性能。
此外，该框架1还可以减小封装体3与芯片2之间的应力失配，降低晶圆级扇出型封装结构产生翘曲的可能性，同时，由于金属导体或者表面镀有金属的陶瓷材料均具有良好的导热性能，因而，能够帮助芯片2进行散热，从而，可以提高该晶圆级扇出型封装结构的散热新能。
在本实施例中，框架1用于放置一个或者多个芯片2，请参考图2，为本实施例公开的一种晶圆级扇出型封装结构的另一种立体结构示意图，当框架1中仅放置一个芯片2时，为了满足一个晶圆级扇出型封装结构对不同功能的多个芯片2的需求，可以连接多个框架1形成一个整体，并封装于一个封装体3中，具体地，芯片2的数量以及对应的框架1的数量由具体的应用场景确定，从而，在保证晶圆级扇出型封装结构的电学功能性的同时，进一步提升对芯片2的保护功能以及该结构的电磁屏蔽功能。
在本实施例中，芯片2的器件面，是指芯片2上的焊盘所在的平面；封装体3的下表面与框架1的下表面位于同一平面，是指，框架1的下表面裸露在封装体3的下表面外；封装体3的下表面与芯片2的器件面位于同一平面，是指，芯片2的器件面裸露在封装体3的下表面外，即，芯片2上的焊盘裸露在外。
在本实施例中，框架1的高度大于芯片2的厚度，因而，可以起到保护框架1中的芯片2的作用，能够改变或者缓解注塑时流体塑封料的流动轨迹，从而，减小流体回流时给粘贴芯片2带来的冲击，减少了芯片2移位的可能性。
在可选的实施例中，该晶圆级扇出型封装结构还包括：导电薄膜层4，设置于封装体3的上表面；导电薄膜层4与框架1耦合。在具体实施例中，可以通过在封装体3的上表面与框架1的对应位置处打孔或开槽的方式将框架1暴露，实现设置在封装体3的上表面的导电薄膜层4与框架1耦合，具体地，可以通过激光打孔或者开槽的方式实现。在本实施例中，导电薄膜层4的材料可以为金属或者合金，譬如，铜、铝或者不锈钢等，在具体实施例中，可以真空溅射、电镀或者喷涂的方式制备导电薄膜层4。
在具体实施例中，还可以通过去除封装体3的上表面高于框架1的上表面的部分，将框架1的上表面与封装体3的上表面设置于同一平面，即框架1的上表面裸露在封装体3的上表面外的方式，实现设置在封装体3的上表面的导电薄膜层4与框架1耦合。具体地，可以采用机械磨削的方式，使封装体3的上表面和框架1的上表面处于同一水平面。在本实施例中，导电薄膜层4的材料可以为金属或者合金，譬如，铜、铝或者不锈钢等，在具体实施例中，可以采用真空溅射、电镀、喷涂或者机械热压金属膜等的方式制备导电金属薄膜层4，当然，也可以采用将提前制备的金属膜贴装于封装体3的上表面的方式进行制备。
导电薄膜层4与框架1耦合，使得该导电薄膜层4成为一个电磁屏蔽保护层，并且与框架1形成一个电磁屏蔽体，进一步保护封装体3内部的芯片2，防止其受到干扰电磁波的影响，提高晶圆级扇出型封装结构的电学性能。
在可选的实施例中，该晶圆级扇出型封装结构，还包括：焊球5，焊球5设置于芯片2的器件面的焊盘上，并与芯片2耦合，具体地，焊球5的材料可以为Sn、SnAg、SnAgCu或者铜内核镀锡等。
在可选的实施例中，该晶圆级扇出型封装结构，还包括：重布线层6，重布线层6为一层或者多层，设置于封装体3的下表面，焊球5设置于重布线层6上，通过重布线层6与芯片2耦合，在具体实施例中，重布线层6的材料可以为铝、金、铬、钴、镍、铜、钼、钛、钽或者钨中的一种或者上述金属的合金等。通过在封装体3的下表面上设置一层或者多层的重布线层6，可以实现对芯片2的输入/输出端口的重新布局，将其布置到新的、节距占位可更为宽松的区域，从而，提高晶圆级扇出型封装结构的布局灵活性，减少其由于输入/输出端口的设置而产生的应用局限。重布线层6中的地也可以形成屏蔽网络并与框架电连接。
在可选的实施例中，框架1上设置有定位标志，用于作为设置所述芯片2时的定位基点，因而，在进行芯片2的贴装时，贴片机量测系统可以通将该定位标志作为参照做局部校准，从而，能够给保证芯片2被精准地贴在设计位置上。
实施例2
本发明实施例公开了一种晶圆级扇出型封装方法，请参考图3，图3为本实施例公开的一种晶圆级扇出型封装方法的工艺流程图，包括如下步骤：
步骤S1：提供一基板，并在基板上设置粘贴膜。请参考图4，图4为本发明实施例公开的在基板上设置粘贴膜的示意图，在本实施例中，基板7的材料可以为金属基板，或者玻璃基板，粘贴膜8可以为热剥离胶、或者UV胶膜，在具体实施例中，可以采用喷涂、旋转涂或贴膜等方式将粘贴膜8设置在基板7上，优选地，粘贴膜8的厚度小于100um。
步骤S2：将框架粘贴于粘贴膜上，并将框架接地。请参考图5，图5为本发明实施例公开的在粘贴膜上设置框架的示意图，在本实施例中，框架1为高刚度框架，具体地，框架1的材料可以为金属导体，譬如，铜、铝、合金等或者表面镀有金属的陶瓷材料。将金属或者表面镀有金属的框架1接地，使得晶圆级扇出型封装结构中的封装体3与框架1形成一个完整的回路，因而，可以减小晶圆级扇出型封装结构内部的芯片2受到封装结构本身以及封装结构外部的的电磁波干扰的可能性，提高晶圆级扇出型封装结构的电学性能。
在具体实施例中，可以在框架1上设置定位标志，用于作为设置所述芯片2时的定位基点，在进行芯片2的贴装时，贴片机量测系统可以通过将该定位标志作为参照做局部校准，从而，能够给保证芯片2被精准地贴在设计位置上。
步骤S3：将芯片设置于框架中，芯片的器件面粘贴于粘贴膜上。请参考图6，图6为本发明实施例公开的在框架中设置芯片的示意图，在本实施例中，芯片2的厚度低于框架1的高度，芯片2的器件面是指，芯片2上的焊盘所在的平面，在具体实施例中，芯片2可以为一个或多个，即一个框架1中可以仅粘贴一个芯片2，当然，也可以粘贴多个芯片2，当一个框架1中仅粘贴一个芯片2时，为了满足一个晶圆级扇出型封装结构对不同功能的多个芯片2的需求，可以连接多个框架1形成一个整体，具体地，芯片2的数量以及对应的框架1的数量由具体的应用场景确定，从而，方便执行步骤S4。
步骤S4：在粘贴膜上设置封装体，包封住芯片和框架。请参考图7，图7为本发明实施例公开的在粘贴膜上设置封装体的示意图，在本实施例中，封装体3包封住芯片2和框架1后，封装体3的下表面与芯片2的器件面和框架1的下表面位于同一平面，封装体3的上表面高于芯片2的非器件面和框架1的上表面。
步骤S5：去除基板和粘贴膜。在本实施例中，请参考图8，图8为本发明实施例公开的一种晶圆级扇出型封装结构的平面结构示意图，可以采用械剥离、热剥离、或激光剥离等方法分离粘贴膜8与基板7，并将封装体3上的粘贴膜8清洗去除，从而得到晶圆级扇出型封装结构，具体地，请参考图9，图9为本实施例公开的一种晶圆级扇出型封装结构的切割示意图，还可以对得到的晶圆级扇出型封装结构进行切割，形成单框架的晶圆级扇出型封装芯片。
在可选的实施例中，请参考图3，该晶圆级扇出型封装方法还包括：
步骤S6：在封装体的上表面设置导电薄膜层，导电薄膜层与框架相耦合。在具体实施例中，请参考图10，图10为本发明实施例公开的一种设置导电薄膜层的示意图，可以通过在封装体3的上表面与框架1的对应位置处打孔或开槽的方式将框架1暴露，使设置在封装体3的上表面的导电薄膜层4与框架1相耦合，具体地，可以通过激光打孔或者开槽的方式实现。在本实施例中，导电薄膜层4的材料可以为金属或者合金，譬如，铜、铝或者不锈钢等，在具体实施例中，可以真空溅射、电镀或者喷涂的方式制备导电薄膜层4。
在具体实施例中，请参考图11，图11为本发明实施例公开的另一种设置导电薄膜层的示意图，还可以通过去除封装体3的上表面高于框架1的上表面的部分，将框架1的上表面与封装体3的上表面设置于同一平面，即框架1的上表面裸露在封装体3的上表面外的方式，实现设置在封装体3的上表面的导电薄膜层4与框架1耦合。具体地，可以采用机械磨削的方式，使封装体3的上表面和框架1的上表面处于同一水平面。在本实施例中，导电薄膜层4的材料可以为金属或者合金，譬如，铜、铝或者不锈钢等，在具体实施例中，可以采用真空溅射、电镀、喷涂或者机械热压金属膜等的方式制备导电金属薄膜层4，当然，也可以采用将提前制备的金属膜贴装于封装体3的上表面的方式进行制备。
需要说明的是，在本实施例中，步骤S6不仅可以在执行完步骤S5后执行，还可以执行于步骤S5之前，具体地，当步骤S4中设置的封装体3的厚度较薄时，为了减小在执行步骤S6的过程中，对封装体3及其内部的框架1和芯片2的结构稳定性产生影响的可能性，可以保留具有承载支撑作用的基板7，因而，此时步骤S6执行于步骤S5之前。
导电薄膜层4与框架1相耦合，使该导电薄膜层4成为一个电磁屏蔽保护层，并且与框架1形成一个屏蔽体，进一步保护封装体3内部的芯片2，防止其受到干扰电磁波的影响，提高晶圆级扇出型封装结构的电学性能。
在可选的实施例中，请参考图3，该晶圆级扇出型封装方法还包括：
步骤S7：在封装体的下表面设置重布线层，并在重布线层上设置焊球。请参考图8、图10和图11，在本实施例中，重布线层6可以为一层或者多层，焊球5通过重布线层6与芯片2相耦合，具体地，可以采用回流焊工艺设置焊球5。在具体实施例中，重布线层6的材料可以为铝、金、铬、钴、镍、铜、钼、钛、钽或者钨中的一种或者上述金属的合金等。通过在芯片2的器件面上设置一层或者多层的重布线层6，可以实现对芯片2的输入/输出端口的重新布局，将其布置到新的、节距占位可更为宽松的区域，从而，提高晶圆级扇出型封装结构的布局灵活性，减少其由于输入/输出端口的设置而产生的应用局限。
本发明实施例提供的技术方案，具有如下优点：
1、在晶圆级扇出型封装结构中设置框架，框架用于放置一个或者多个芯片；框架与地线连接；封装体，框架和芯片封装于封装体中；封装体的下表面与框架的下表面以及芯片的器件面位于同一平面。将金属或者表面镀有金属的框架接地，使得晶圆级扇出型封装结构中的封装体与框架形成一个完整的回路，因而可以减小晶圆级扇出型封装结构内部的芯片受到封装结构本身或者封装结构外部的的电磁波干扰的可能性，提高晶圆级扇出型封装结构的电学性能。
此外，该框架可以还减小封装体与芯片之间的应力失配，降低晶圆级扇出型封装结构产生翘曲的可能性，同时，由于该框架还具有良好的导热性能，因而，能够帮助芯片进行散热，从而，可以提高该晶圆级扇出型封装结构的散热性能。
2、通过在晶圆级扇出型封装结构中封装体的上表面设置导电薄膜层，导电薄膜层与框架耦合，从而，使得该导电薄膜层成为一个电磁屏蔽保护层，并且与框架形成一个电磁屏蔽体，进一步保护封装体内部的芯片，防止其受到干扰电磁波的影响，提高晶圆级扇出型封装结构的电学性能。
3、该晶圆级扇出型封装结构中框架的高度大于芯片的厚度，因而，可以起到保护框架中的芯片的作用，能够改变或者缓解注塑时流体塑封料的流动轨迹，从而，减小流体回流时给粘贴芯片带来的冲击，减少了芯片移位的可能性。
4、通过在框架上设置定位标志，用于作为设置芯片时的定位基点，因而，在进行芯片的贴装时，贴片机量测系统可以将该定位标志作为参照做局部校准，从而，能够给保证芯片被精准地贴在设计位置上。
5、通过在封装体的下表面设置一层或者多层的重布线层，可以实现对芯片的输入/输出端口的重新布局，将其布置到新的、节距占位可更为宽松的区域，从而，提高晶圆级扇出型封装芯片的布局灵活性，减少其由于输入/输出端口的设置而产生的应用局限。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。
Claims (10)
1.一种晶圆级扇出型封装结构，其特征在于，包括：
框架(1)，所述框架(1)用于放置一个或者多个芯片(2)；所述框架(3)与地线连接；
封装体(3)，所述框架(1)和所述芯片(2)封装于所述封装体(3)中；所述封装体(3)的下表面与所述框架(1)的下表面以及所述芯片(2)的器件面位于同一平面。
2.根据权利要求1所述的晶圆级扇出型封装结构，其特征在于，所述框架(1)的高度大于所述芯片(2)的厚度。
3.根据权利要求1所述的晶圆级扇出型封装结构，其特征在于，所述框架(1)的线膨胀系数大于所述芯片(2)的线膨胀系数。
4.根据权利要求1所述的晶圆级扇出型封装结构，其特征在于，还包括：
导电薄膜层(4)，设置于所述封装体(3)的上表面；
所述导电薄膜层(4)与所述框架(1)耦合。
5.根据权利要求1-4任一项所述的晶圆级扇出型封装结构，其特征在于，还包括：
重布线层(6)，所述重布线层(6)为一层或者多层，设置于所述封装体(3)的下表面；
焊球(5)，所述焊球(5)设置于所述重布线层(6)上，并通过所述重布线层(6)与所述芯片(2)耦合。
6.根据权利要求1-5任一项所述的晶圆级扇出型封装结构，其特征在于，所述框架(1)上设置有定位标志，用于作为设置所述芯片(2)时的定位基点。
7.根据权利要求1-6任一项所述的晶圆级扇出型封装结构，其特征在于，所述框架(1)为金属导体或者表面镀有金属的陶瓷材料。
8.一种晶圆级扇出型封装方法，其特征在于，包括如下步骤：
提供一基板(7)，并在所述基板(7)上设置粘贴膜(8)；
将框架(1)粘贴于所述粘贴膜(8)上，并将所述框架(1)接地；
将芯片(2)设置于所述框架(1)中，所述芯片(2)的器件面粘贴于所述粘贴膜(8)上，所述芯片(2)的厚度低于所述框架(1)的高度；
在粘贴膜(8)上设置封装体(3)，包封住所述芯片(2)和所述框架(1)；
去除所述基板(7)和所述粘贴膜(8)。
9.根据权利要求8所述的晶圆级扇出型封装方法，其特征在于，还包括如下步骤：
在所述封装体(3)的上表面设置导电薄膜层(4)，所述导电薄膜层(4)与所述框架(1)相耦合。
10.根据权利要求8或9所述的晶圆级扇出型封装方法，其特征在于，还包括如下步骤：
在所述封装体(3)的下表面设置重布线层(6)，并在所述重布线层(6)上设置焊球(5)，所述焊球(5)通过所述重布线层(6)与所述芯片(2)相耦合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710719380.8A CN107481977B (zh) | 2017-08-21 | 2017-08-21 | 一种晶圆级扇出型封装结构及封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710719380.8A CN107481977B (zh) | 2017-08-21 | 2017-08-21 | 一种晶圆级扇出型封装结构及封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107481977A true CN107481977A (zh) | 2017-12-15 |
| CN107481977B CN107481977B (zh) | 2020-02-07 |
Family
ID=60601033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710719380.8A Active CN107481977B (zh) | 2017-08-21 | 2017-08-21 | 一种晶圆级扇出型封装结构及封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107481977B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108911287A (zh) * | 2018-07-23 | 2018-11-30 | 华进半导体封装先导技术研发中心有限公司 | 用于集成电路制造的清洗液再生工艺方法与装置 |
| CN109524371A (zh) * | 2018-11-22 | 2019-03-26 | 中国电子科技集团公司第五十八研究所 | 用于晶圆级扇出封装的圆片结构及采用该圆片结构的晶圆级扇出封装工艺 |
| CN109686716A (zh) * | 2018-11-28 | 2019-04-26 | 中国电子科技集团公司第五十八研究所 | 晶圆级扇出封装的圆片结构及采用该圆片结构的晶圆级扇出封装工艺 |
| WO2020047976A1 (zh) * | 2018-09-04 | 2020-03-12 | 中芯集成电路（宁波）有限公司 | 晶圆级系统封装方法以及封装结构 |
| CN111354718A (zh) * | 2020-03-23 | 2020-06-30 | 江苏中科智芯集成科技有限公司 | 含多芯片封装结构的芯片排列布线方法、装置及电子设备 |
| US10910286B2 (en) | 2018-09-04 | 2021-02-02 | Ningbo Semiconductor International Corporation | Wafer-level system-in-package packaging method and package structure thereof |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1926682A (zh) * | 2004-03-04 | 2007-03-07 | 斯盖沃克斯瑟路申斯公司 | 具有集成emi和rfi屏蔽的包覆成型半导体封装 |
| CN101937905A (zh) * | 2010-08-23 | 2011-01-05 | 日月光半导体制造股份有限公司 | 半导体封装件与其制造方法 |
| CN102157401A (zh) * | 2011-01-30 | 2011-08-17 | 南通富士通微电子股份有限公司 | 高密度系统级芯片封装方法 |
| CN103165563A (zh) * | 2011-12-16 | 2013-06-19 | 矽品精密工业股份有限公司 | 半导体封装件及其制法 |
| CN103887256A (zh) * | 2014-03-27 | 2014-06-25 | 江苏长电科技股份有限公司 | 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法 |
| CN103956343A (zh) * | 2014-05-09 | 2014-07-30 | 应达利电子(深圳)有限公司 | 一种芯片封装结构及其制作工艺 |
| CN105990318A (zh) * | 2015-03-23 | 2016-10-05 | 日月光半导体制造股份有限公司 | 半导体装置封装和其制造方法 |
-
2017
- 2017-08-21 CN CN201710719380.8A patent/CN107481977B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1926682A (zh) * | 2004-03-04 | 2007-03-07 | 斯盖沃克斯瑟路申斯公司 | 具有集成emi和rfi屏蔽的包覆成型半导体封装 |
| CN101937905A (zh) * | 2010-08-23 | 2011-01-05 | 日月光半导体制造股份有限公司 | 半导体封装件与其制造方法 |
| CN102157401A (zh) * | 2011-01-30 | 2011-08-17 | 南通富士通微电子股份有限公司 | 高密度系统级芯片封装方法 |
| CN103165563A (zh) * | 2011-12-16 | 2013-06-19 | 矽品精密工业股份有限公司 | 半导体封装件及其制法 |
| CN103887256A (zh) * | 2014-03-27 | 2014-06-25 | 江苏长电科技股份有限公司 | 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法 |
| CN103956343A (zh) * | 2014-05-09 | 2014-07-30 | 应达利电子(深圳)有限公司 | 一种芯片封装结构及其制作工艺 |
| CN105990318A (zh) * | 2015-03-23 | 2016-10-05 | 日月光半导体制造股份有限公司 | 半导体装置封装和其制造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108911287A (zh) * | 2018-07-23 | 2018-11-30 | 华进半导体封装先导技术研发中心有限公司 | 用于集成电路制造的清洗液再生工艺方法与装置 |
| WO2020047976A1 (zh) * | 2018-09-04 | 2020-03-12 | 中芯集成电路（宁波）有限公司 | 晶圆级系统封装方法以及封装结构 |
| US10910286B2 (en) | 2018-09-04 | 2021-02-02 | Ningbo Semiconductor International Corporation | Wafer-level system-in-package packaging method and package structure thereof |
| JP2021535606A (ja) * | 2018-09-04 | 2021-12-16 | 中芯集成電路（寧波）有限公司 | ウェハレベルシステムパッケージング方法及びパッケージング構造 |
| JP7102609B2 (ja) | 2018-09-04 | 2022-07-19 | 中芯集成電路（寧波）有限公司 | ウェハレベルシステムパッケージング方法及びパッケージング構造 |
| CN109524371A (zh) * | 2018-11-22 | 2019-03-26 | 中国电子科技集团公司第五十八研究所 | 用于晶圆级扇出封装的圆片结构及采用该圆片结构的晶圆级扇出封装工艺 |
| CN109686716A (zh) * | 2018-11-28 | 2019-04-26 | 中国电子科技集团公司第五十八研究所 | 晶圆级扇出封装的圆片结构及采用该圆片结构的晶圆级扇出封装工艺 |
| CN111354718A (zh) * | 2020-03-23 | 2020-06-30 | 江苏中科智芯集成科技有限公司 | 含多芯片封装结构的芯片排列布线方法、装置及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107481977B (zh) | 2020-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107481977A (zh) | 一种晶圆级扇出型封装结构及封装方法 | |
| TWI379364B (en) | Process of grounding heat spreader/stiffener to a flip chip package using solder and film adhesive | |
| CN105206592B (zh) | 扇出型封装的结构和制作方法 | |
| EP3748672A1 (en) | Chip and packaging method | |
| EP3422398A1 (en) | Silicon substrate embedded, fan-out, 3d package structure | |
| CN107180814A (zh) | 电子装置 | |
| US20220254695A1 (en) | Embedded package structure and preparation method therefor, and terminal | |
| CN102456677A (zh) | 球栅阵列封装结构及其制造方法 | |
| TW200903763A (en) | Inter-connecting structure for semiconductor device package and method of the same | |
| US8987055B2 (en) | Method for packaging low-K chip | |
| CN103887256B (zh) | 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法 | |
| CN216749887U (zh) | 一种扇出封装结构 | |
| CN113035832B (zh) | 晶圆级芯片封装结构及其制作方法和电子设备 | |
| CN105895605A (zh) | 一种薄芯片贴装基板扇出型封装结构及其制造方法 | |
| CN102842558A (zh) | 一种基于锡膏层的wlcsp多芯片堆叠式封装件及其封装方法 | |
| US20050093170A1 (en) | Integrated interconnect package | |
| CN207800586U (zh) | 芯片封装结构 | |
| CN116072554A (zh) | 扇出封装方法 | |
| CN113161335B (zh) | 心率模组封装结构及其制备方法、以及可穿戴电子设备 | |
| CN214378395U (zh) | 一种高频多芯片模组的扇出型封装 | |
| CN107919333A (zh) | 一种三维pop封装结构及其封装方法 | |
| CN109065515B (zh) | 高导电低阻值的芯片封装结构及其制备方法 | |
| CN203787410U (zh) | 一种高散热芯片嵌入式电磁屏蔽封装结构 | |
| CN102244021B (zh) | Low-k芯片封装方法 | |
| CN102842551A (zh) | 一种基于基板、锡膏层的wlcsp多芯片堆叠式封装件及其封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20171215 Assignee: Huajin semiconductor (Jiashan) Co.,Ltd. Assignor: National Center for Advanced Packaging Co.,Ltd. Contract record no.: X2021980017402 Denomination of invention: A wafer level fan out packaging structure and packaging method Granted publication date: 20200207 License type: Exclusive License Record date: 20220111 |