JP2010258289A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2010258289A
JP2010258289A JP2009108046A JP2009108046A JP2010258289A JP 2010258289 A JP2010258289 A JP 2010258289A JP 2009108046 A JP2009108046 A JP 2009108046A JP 2009108046 A JP2009108046 A JP 2009108046A JP 2010258289 A JP2010258289 A JP 2010258289A
Authority
JP
Japan
Prior art keywords
island
semiconductor element
lead
solder
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2009108046A
Other languages
English (en)
Inventor
Yosuke Konishi
洋輔 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2009108046A priority Critical patent/JP2010258289A/ja
Publication of JP2010258289A publication Critical patent/JP2010258289A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】製造工程の途中段階に於けるアイランドの傾きが抑制された半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法では、ユニット５４Ａに含まれるアイランド１４の側辺を、連結部５８Ａ、５８Ｂを経由して、他のユニット５４Ｂに含まれるアイランド１４またはリードフレーム５２の外枠５２と連結する。この様にすることで、アイランド１４の上下両主面に半導体素子が実装されても、連結部５８Ａ、５８Ｂによりアイランド１４が補強されているので、半導体素子の重みによるアイランドの傾斜が抑制される。
【選択図】図１

Description

本発明は半導体装置の製造方法に関し、特に、アイランドの上面および下面に半導体素子を固着する半導体装置の製造方法に関する。
図６を参照して、従来型の半導体装置１００の構成について説明する。図６（Ａ）は半導体装置１００の平面図であり、図６（Ｂ）はその断面図である（特許文献１）。
図６（Ａ）および図６（Ｂ）を参照して、半導体装置１００は、半導体素子１０４と、半導体素子１０４が実装されるランド１０２と、半導体素子１０４と接続されて端部が外部に導出されるリード１０１Ａ−１０１Ｄと、半導体素子１０４と各リードとを接続する接続板１０５Ａ、１０５Ｂと、これらを一体的に被覆する封止樹脂１０３とを備えた構成となっている。
半導体素子１０４は、バイポーラ型トランジスタやＭＯＳＦＥＴ等のディスクリート型のトランジスタであり、裏面の電極はランド１０２の上面に接続される。半導体素子１０４の上面に設けられた２つの電極は、各々が、接続板１０５Ａ、１０５Ｂを経由して、リード１０１Ａ、１０１Ｂに接続される。
接続板１０５Ａ、１０５Ｂは、厚みが０．５ｍｍ程度の銅などの金属から成る金属板である。抵抗値が小さい接続板１０５Ａ、１０５Ｂを介して、半導体素子１０４とリード１０１Ａ、１０１Ｂとを接続することにより、径が数十μｍ程度の金属細線と比較すると、オン抵抗を低くすることができる。
上記した構成の半導体装置１００の製造方法は次の通りである。先ず、アイランド１０２およびリード１０１Ａ−１０１Ｄを含むリードフレームを用意する。次に、半田を介してアイランド１０２の上面に半導体素子１０４を固着する。更に、半田を介して接続板１０５Ａの一端を半導体素子１０４の上面に固着し、接続板１０５Ａの他端をリード１０１Ａの上面に固着する。同様に、接続板１０５Ｂの一端を半導体素子１０４の電極に接続し、他端をリード１０１Ｂに接続する。次に、モールド金型を用いたトランスファーモールドにより、アイランド１０２、半導体素子１０４、接続板１０５Ａ、１０５Ｂ、リード１０１Ａ−１０１Ｄの一部を封止樹脂１０３により被覆する。
特開２００３−１１５５１２号公報
しかしながら、図６（Ｂ）を参照して、厚みが０．５ｍｍ程度に薄い金属箔から成るアイランド１０２の上面に半導体素子１０４を固着すると、半導体素子１０４およびその固着に用いられる半田の重量により、アイランド１０２が傾斜してしまう場合がある。
この様にアイランド１０２が傾斜してしまうと、半田から成る接合材１１０の厚みに偏りが生じてしまう。この様になると、接合材１１０が厚い部分では抵抗値が大きくなり、接合材１１０が薄い部分では抵抗値が小さくなるので、半導体素子１０４の動作が不均一に成ってしまう問題がある。更には、半導体素子１０４が動作した際の下面の温度が不均一となり、局所的に高温となってしまう問題もある。
更に、アイランド１０２の上面および下面の両方に半導体素子を固着すると、アイランド１０２に作用する重力が更に大きくなり、接合材１１０の厚みが更に偏ってしまう恐れがある。
本発明は、上述した問題を鑑みて成されたものである。本発明の主な目的は、製造工程の途中段階に於けるアイランドの傾きが抑制された半導体装置の製造方法を提供することにある。
本発明の半導体装置の製造方法は、リードを経由して支持部と連結されたアイランドを含むユニットが複数個設けられ、第１主面と第２主面とを備えたリードフレームを用意する工程と、前記各ユニットに含まれる前記アイランドの第１主面に第１半導体素子を固着すると共に、前記アイランドの第２主面に第２半導体を固着する工程と、前記ユニットを前記リードフレームの前記支持部から分離する工程と、を備え、前記ユニットに含まれる前記アイランドは、連結部を経由して、隣接する他のユニットに含まれるアイランドまたは前記支持部と連結されることを特徴とする。
本発明では、隣接する一方のユニットに含まれるアイランドと、隣接する他方のユニットに含まれるアイランドまたはリードフレームの支持部とを、連結部を経由して連結している。従って、半田等の接合材を介してアイランドの両主面に半導体素子を固着しても、アイランドは他のアイランドや支持部と連結されているので、半導体素子の重量によりアイランドが傾斜することが抑制される。従って、アイランドの上面および下面に塗布される接合材の厚みも均一となるので、実装された半導体素子が動作した際の下面の温度が均一化される。
本発明の半導体装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は拡大された平面図であり、（Ｃ）はアイランドおよびリードの断面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図であり、（Ｃ）はリードフレーム５０を反転させた状態を示す断面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。 本発明の半導体装置の製造方法により製造される半導体装置を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図であり、（Ｃ）は平面図である。 背景技術の半導体装置を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。
図１から図４を参照して、本実施の形態に係る半導体装置の製造方法を説明する。
図１を参照して、先ず、複数のユニットが設けられたリードフレーム５０を用意する。図１（Ａ）はリードフレーム５０を示す平面図であり、図１（Ｂ）はリードフレーム５０を部分的に拡大して示す平面図であり、図１（Ｃ）はリードフレーム５０に含まれる１つのユニットの断面図である。
図１（Ａ）を参照して、リードフレーム５０は、例えば厚みが０．５ｍｍ以下の金属箔に対して、プレス加工やエッチング加工を施すことにより所定形状に成形されている。そして、額縁形状の外枠５２の内部に、数十〜数百個のユニット５４が形成されている。ここで、ユニットとは１つの半導体装置となる部位のことである。
本形態では、額縁状の外枠５２の内部に格子状に連結帯５６Ａおよび連結帯５６Ｂを設けている。連結帯５６Ａは紙面上にて縦方向に細長く延在しており、連結帯５６Ｂは紙面上にて横方向に細長く延在している。本形態では、外枠５２、連結帯５６Ａおよび連結帯５６Ｂが、各ユニットを機械的に支持する支持部として機能している。
図１（Ｂ）を参照すると、外枠５２、連結帯５６Ａおよび連結帯５６Ｂにより四角に囲まれる領域に、２つのユニット５４Ａ、５４Ｂが配置されている。ユニット５４Ｂは、アイランド１４と複数のリード２０Ａ−２０Ｈから構成されている。アイランド１４は、４つの側辺を備えた四角形形状であり、平面視での大きさは、固着される半導体素子よりも若干大きな程度（例えば５．５ｍｍ×５．５ｍｍ程度）である。
アイランド１４の下側の側辺は、４つのリード２０Ａ−２０Ｄを経由して、リードフレーム５０の連結帯５６Ｂ（リードフレーム５０の支持部）と連続している。また、アイランド１４の左側の側辺は、連結部５８Ｂを経由して、隣接するユニット５４Ａに含まれるアイランド１４の右側の側辺と連続している。更に、アイランドの右側の側辺は、連結部５８Ｃを経由して、リードフレーム５０の連結帯５６Ａ（リードフレーム５０の支持部）と連続している。この様にすることで、アイランド１４の左右両側辺が、連結部５８Ｂ、５８Ｃを経由して連結されるので、製造工程の途中段階に於ける傾きが抑制される。また、これらの連結部５８Ａ−５８Ｃと、アイランド１４の側辺とが連結される部位は、アイランド１４の側辺の中央よりも上方が良い。この様にすることで、連結部５８Ａ−５８Ｃによりアイランド１４が補強される効果がより大きくなる。
リード２０Ｈ−２０Ｅは、上端が外枠５２と連続している。また、３つのリード２０Ｅ−２０Ｇの下端は接続部２６を介して一体に連結されている。そして、リード２０Ｈの下端は、他の領域よりも幅が広い接続部２４と成っている。
ユニット５４Ａの構造は上記したユニット５４Ｂと同様であり、アイランド１４の左側の側辺が連結部５８Ａを経由して外枠５２と連結される。そして、ユニット５４Ａのアイランド１４の右側の側辺が、連結部５８Ｂを経由して、ユニット５４Ｂのアイランド１４と連結される。
図１（Ｃ）は、１つのユニットの断面を示す図であり、リード２０Ｂおよびリード２０Ｆの途中部分は、プレス加工により曲折加工されている。従って、アイランド１４および接続部２６は、リード２０Ｂ、２０Ｆの端部よりも下方に位置している。この様にすることで、リード２０Ｂ、２０Ｆの端部に対してアイランド１４が窪む領域に、半導体素子を載置させることが可能となり、製造される半導体装置の小型化が可能となる。
ここで、図１（Ａ）に示す連結帯５６Ａ、５６Ｂを省いてリードフレーム５０が構成されても良い。この場合は、リードフレーム５０の内部に一列にユニット５４が設けられ、各ユニットに含まれるアイランド１４が連結部５８を介して連結される。更に、両端に位置するユニットに含まれるアイランドの側辺が、連結部５８を経由して外枠５２と連結される。
図２を参照して、次に、各ユニットのアイランド１４に半導体素子１２Ａおよび接続板１６Ａ等を載置（仮止め）する。図２（Ａ）は本工程が終了した後のリードフレーム５０を示す平面図であり、図２（Ｂ）および図２（Ｃ）は本工程におけるユニット５４Ａの断面図である。
図２（Ｂ）を参照して、本工程では先ず、アイランド１４の上面に半田クリーム２８Ａを塗布し、リード２０Ｆの接続部２６の上面に半田クリーム２８Ｂを塗布する。ここで、半田クリームとは、粉末状の半田とフラックスとの混合物であり、クリーム状を呈している。半田クリーム２８Ａ、２８Ｂは、スクリーン印刷されるかまたはディスペンサにより供給される。更に、使用される半田は、鉛を含む鉛共晶半田でも良いし、鉛を含まない鉛フリー半田でも良い。ここで、半田クリームは、クリーム半田または半田ペーストと称される場合もある。なおここで、半田クリームに替えてＡｇペースト等の導電性ペーストが採用されても良い。
次に、アイランド１４の上面に塗布された半田クリーム２８Ａに半導体素子１２Ａを載置する。半導体素子１２Ａとしては、ＭＯＳＦＥＴ等のディスクリートのトランジスタまたはＩＣが採用される。また、例えばドレイン電極として用いられる半導体素子１２Ａの下面は、銀等から成る金属膜により被覆されている。なお、半導体素子１２Ａの輸送は、吸着コレットにより半導体素子１２Ａの上面を吸着することにより行われる。
次に、半導体素子１２Ａの上面に設けられた電極３４の上面に半田クリーム２８Ｂを塗布する。そして、接続板１６Ａの左側の端部下面を半田クリーム２８Ｂに載置し、右側の端部下面をリード２０Ｆに連続する接続部２６の上面に塗布された半田クリーム２８Ｂに載置する。更に、図２（Ａ）に示すように、半導体素子１２Ｂの他の電極とリード２０Ｈの接続部２４も、接続板１６Ｂを経由して接続される。
図２（Ｃ）を参照して、次に、リードフレーム５０（アイランド１４およびリード２０Ｂ等）の表裏を反転させて、半導体素子１２Ａおよび接続板１６Ａをアイランド１４の下方に配置させる。ここで、単に半導体素子１２Ａおよび接続板１６Ａをアイランド１４に載置しただけの状態であったら、リードフレーム５０の表裏を反転させると、半導体素子１２Ａおよび接続板１６Ａはアイランド１４から離脱してしまう。本実施形態では、粘着性を備えたクリーム状の半田クリーム２８Ａ等により、半導体素子１２Ａおよび接続板１６Ａを、アイランド１４に固着している。従って、リードフレーム５０を反転させることにより、半導体素子１２Ａが載置されたアイランド１４の面が下方を向いても、半田クリームが接着剤の如く機能し、半導体素子１２Ａおよび接続板１６Ａはリードフレームから離脱しない。
更にまた、リードフレーム５０を反転される工程にて、何らかの影響によりリードフレーム５０（アイランドおよびリード）がねじれて湾曲しても半導体素子１２Ａや接続板１６Ａが落下する恐れは小さい。この理由は、たとえアイランド１４が湾曲しても、半固形の状態である半田クリーム２８Ａの粘着力に悪影響は及ばないからである。
更に、図２（Ｃ）を参照して、リード２０Ｂの端部に対してアイランド１４が窪む長さＬ１は、アイランド１４の下面と接続板１６Ａの下面との距離Ｌ２よりも長く設定されている。従って、この状態でテーブルの上面にリードフレーム５０を載置しても、接続板１６Ａは宙に浮いた状態となる。従って、半田ペーストにより仮止めされて不安定な接続板１６Ａや半導体素子１２Ａ等の外部との接触が抑制されて、これらのリードフレーム５０からの離脱が抑制される。
更に本形態では、図２（Ａ）に示すように、各ユニット５４Ａ、５４Ｂは、連結部５８Ａ−５８Ｃを経由して、リードフレーム５０の外枠５２等と連結されている。従って、図２（Ｃ）に示す如く、半導体素子１２Ａや接続板１６Ａ等をアイランド１４に固着しても、これらの重量によるアイランド１４の傾きは抑制される。
図３を参照して、次に、反転されたアイランド１４の上面に半導体素子１２Ｂおよび接続板１６Ｃを載置する。図３（Ａ）は本工程を示す平面図であり、図３（Ｂ）は本工程を示す断面図である。
具体的には、先ず、図３（Ｂ）に示すようにアイランド１４の上面に半田クリーム３０Ａを塗布し、この半田クリーム３０Ａの上部に半導体素子１２Ｂを載置する。半導体素子１２Ｂとしては、アイランド１４の下面に配置された半導体素子１２Ａと同様のＭＯＳＦＥＴでも良いし、ＩＧＢＴ等の他の半導体素子でも良い。半導体素子１２Ｂの下面は、半導体素子１２Ａと同様に、金属膜により被覆されても良い。
次に、半導体素子１２Ｂの上面に設けられた電極３６に半田クリーム３０Ｃを塗布し、リード２０Ｆの接続部２６の上面に半田クリーム３０Ｂを塗布する。そして、接続板１６Ｃの左側の端部下面を半田クリーム３０Ｃに載置し、右側の端部下面を半田クリーム３０Ｂに載置する。同様に、図３（Ａ）を参照して、半導体素子１２Ｂの他の電極と、リード２０Ｈの接続部２４との間に、半田クリームを介して接続板１６Ｄを仮止めする。
次に、半田クリームを加熱溶融して固化することにより、各半導体素子および接続板を固着する。具体的には、図１（Ａ）等に示す形状のリードフレーム５０をリフロー炉に収納し、高温（例えば２００℃〜２５０℃）の雰囲気に曝す。この様にすると、図３（Ｂ）に示した半田クリームに含まれる粉末状の半田が溶融され、フラックスは外部に放出される。溶融された半田を冷却して固化することで、各半田クリームは半田となり、各半導体素子および接続板が固着される。上記工程により、半導体素子１２Ａ、１２Ｂが、アイランド１４および各リードに対して電気的に接続される。
上記したように、本形態では、各ユニット５４Ａ、５４Ｂに含まれるアイランドを、連結部５８Ａ−５８Ｃを経由してリードフレーム５０の外枠５２等と連結している。従って、図３（Ｂ）に示すように、厚みが０．５ｍｍ以下程度に薄いアイランド１４の両主面に、半導体素子１２Ａおよび半導体素子１２Ｂを固着しても、これらの重みによるアイランド１４の傾きが抑制されている。結果的に、アイランド１４の両主面に塗布される半田の厚みが一定となり、半導体素子１２Ａ、１２Ｂの動作を良好なものとすることができる。
更に本工程では、加熱溶融時には溶融された半田は液状となるが、この液状の半田が備える表面張力により、アイランド１４の下面に仮止めされた半導体素子１２Ａおよび接続板１６Ａの離脱を防止している。具体的には、半田溶融時には、溶融された半田の表面張力により半導体素子１２Ａがアイランド１４の下面に保持された状態となる。更に、同様に、接続板１６Ａも溶融された半田の表面張力により保持されている。
更に本工程では、半導体素子１２Ａの上面には全面的に金属膜により被覆されているので、半導体素子１２Ａの上面に全域に溶融した半田２２Ａが濡れることにより、溶融した半田２２Ａの表面張力による支持力を大きくしている。
ここで、半導体素子１２Ａの接続に用いられる半田クリームと、半導体素子１２Ｂの接続に用いられる半田クリームとは必ずしも同時に溶融する必要はない。即ち、半導体素子１２Ａの接続に用いられる半田クリーム２８Ａ等の溶融を行った後に、半導体素子１２Ｂの接続に用いられる半田クリーム３０Ａ等を介して仮止めして溶融しても良い。
図４を参照して、次に、各ユニットの半導体素子１２Ａ等を樹脂モールドする。図４（Ａ）は本工程を示す断面図であり、図４（Ｂ）は本工程を経たリードフレーム５０を示す平面図である。
本工程では、モールド金型を使用したトランスファーモールドにより各ユニットを樹脂封止している。モールド金型６０は、上金型６２と下金型６４とから成り、両者を当接することによりキャビティ６６が形成される。そして、アイランド１４、半導体素子１２Ａ、接続板１６Ａ、半導体素子１２Ｂ、接続板１６Ｃおよびリードの一部を、キャビティ６６に収納する。次に、液状または半固形状の封止樹脂をキャビティ６６に充填して加熱硬化することより、アイランド１４、各半導体素子、各接続板およびリードは樹脂封止される。ここでは、リードフレーム５０に設けられた各ユニットが個別にキャビティ６６に収納して樹脂封止される。
図４（Ｂ）に本工程が終了した後のリードフレーム５０の平面図を示す。
上記工程が終了した後は、露出するリードをメッキ膜により被覆する工程、各ユニットのリードをリードフレーム５０の外枠５２および連結帯５６Ａ、５６Ｂから分離させる工程、各ユニットの電気的特性を測定する工程等を経て、図５に示す構成の半導体装置１０が製造される。更に、各ユニットから側方に導出する連結部５８も、リードと共に切断される。
図５を参照して、本形態の製造方法により製造される半導体装置１０の構成を説明する。図５（Ａ）は半導体装置１０の断面図であり、図５（Ｂ）は半導体装置１０を下方から見た平面図であり、図５（Ｃ）は半導体装置１０を上方から見た平面図である。
図５（Ａ）を参照して、半導体装置１０は、アイランド１４と、アイランド１４の下面に固着された半導体素子１２Ａと、アイランド１４の上面に固着された半導体素子１２Ｂと、各半導体素子と各リードとを接続する接続板１６Ａ等と、これらを一体的に被覆する封止樹脂３８とを備えて構成されている。
半導体素子１２Ａとしては、上面および下面に電極が形成された素子が採用される。具体的には、ＭＯＳＦＥＴ、バイポーラトランジスタ、ＩＧＢＴ等が、半導体素子１２Ａとして採用可能である。またここで、半導体素子としてＩＣが採用されても良い。更に、例えばドレイン電極となる半導体素子１２Ａの上面を、銀などの金属から成る金属膜により全面的に被覆すると、半導体素子１２Ａの上面と半田２２Ａとの濡れ性が向上する。
例えば、半導体素子１２ＡとしてＭＯＳＦＥＴが採用されると、半導体素子１２Ａの下面にゲート電極およびソース電極が設けられ、上面にドレイン電極が設けられる。図５（Ａ）に示すように、半導体素子１２Ａの上面の電極は、半田２２Ａを介してアイランド１４の下面に接続される。
図５（Ｂ）を参照して、半導体素子１２Ａの下面に形成された電極は、金属接続板１６Ａを経由してリード２０Ｆに接続される。具体的には、半導体素子１２ＡがＭＯＳＦＥＴの場合、半導体素子１２Ａの下面にはゲート電極とソース電極が設けられる。そして、半導体素子１２Ａのソース電極は金属接続板１６Ａを経由してリードの接続部２６と接続される。一方、半導体素子１２Ａのゲート電極は、金属接続板１６Ｂを経由してリードの接続部２４と接続される。また、ソース電極はゲート電極よりも大電流が通過するので、ソース電極と接続される金属接続板１６Ａは、ゲート電極と接続される金属接続板１６Ｂよりも大きく形成される。ここで、半導体素子１２Ａのゲート電極は、流れる電流が小さいので、必ずしも金属接続板１６Ｂが使用される必要は無く、金属細線を介してリードと接続されても良い。更には、半導体素子１２Ａのソース電極も、複数の金属細線を経由してリードの接続部２６と接続されても良い。
アイランド１４の上面に固着される半導体素子１２Ｂとしては、下面に固着される半導体素子１２Ａと同様に、ＭＯＳＦＥＴ等のディスクリートのトランジスタまたはＬＳＩが採用される。ここで、半導体素子１２Ａと半導体素子１２Ｂの組合せとしては、同じ種類のものが採用されても良いし、異なる種類のものが採用されても良い。
更に、図５（Ｂ）を参照して、アイランド１４の上下両側辺からは、封止樹脂３８の側辺まで連結部５８が導出している。この連結部５８の側面は、封止樹脂３８の側面から外部に露出する。
図５（Ａ）および図５（Ｃ）を参照して、半導体素子１２Ｂの上面に設けられた電極は、接続板１６Ｃ、１６Ｄを経由して、リードの接続部と接続される。図５（Ｃ）に示す半導体素子１２ＢがＭＯＳＦＥＴの場合、半導体素子１２Ｂの上面に設けられたソース電極は、比較的大きな接続板１６Ｃを経由して、リード２０Ｇ−２０Ｅの接続部２６の上面と接続される。そして、半導体素子１２Ｂの上面に設けられたゲート電極は、比較的小型の接続板１６Ｄを経由してリード２０Ｈの接続部２４と接続される。
リード２０Ａ−２０Ｈは、一端が封止樹脂３８の内部に位置し、他端が封止樹脂３８から外部に露出している。封止樹脂３８から露出する部分のリード２０Ａ−２０Ｈはガルウイング状に折り曲げ加工され、外側の端部の下面は、封止樹脂３８の下面と同一平面上に位置している。ここで、封止樹脂３８の内部に位置するリードはインナーリードと称され、封止樹脂３８の外部に位置するリードはアウターリードと称されている。
図５（Ｂ）を参照して、半導体装置１０では、装置全体を一体的に封止する四角形状の封止樹脂３８の両側辺から複数のリード２０Ａ等が外部に導出されている。具体的には、封止樹脂３８の左側の側辺から、４つのリード（リード２０Ｄ、２０Ｃ、２０Ｂ、２０Ａ）の端部が外部に導出している。そして、これらのリード２０Ｄ等の右側の端部は、アイランド１４と連続している。一方、封止樹脂３８の右側の側辺からも、４つのリード（リード２０Ｈ、２０Ｇ、２０Ｆ、２０Ｅ）の端部が外部に露出している。そして、リード２０Ｈの左側の端部は、他の部分よりも幅広に形成された接続部２４であり、この接続部２４の下面に金属接続板１６Ｂが固着されている。また、他のリード（リード２０Ｇ、２０Ｆ、２０Ｅ）の左側の端部は、一体的に接続部２６と連続している。この接続部２６の下面に金属接続板１６Ａが接続される。
封止樹脂３８は、トランスファーモールドにより形成される熱硬化性樹脂またはインジェクションモールドにより形成される熱可塑性樹脂からなり、リード２０Ａ−２０Ｈの一部、アイランド１４、半導体素子１２Ａ、金属接続板１６Ａ、１６Ｂを被覆して一体的に支持している。ここで、酸化金属等から成る粒子状のフィラーが混入された樹脂材料を封止樹脂３８の材料として採用しても良い。
図５（Ａ）を参照して、接続板１６Ａの左側の端部上面は、半田２２Ｃを介して半導体素子１２Ａの電極に接続される。そして、金属接続板１６Ａの右側の端部上面は、半田２２Ｂを介して、リード２０Ｆと連続する接続部２６の下面に接続される。ここで、接続板１６Ａの中間部に設けられた平坦面を、封止樹脂３８の下面から外部に露出させても良い。
ＭＯＳＦＥＴである半導体素子１２Ａ、１２Ｂが、導電性固着材を介してアイランド１４の両主面に実装されると、アイランド１４に接続するリード２０Ａ−２０Ｄを、両素子の共通したドレイン端子として用いることができる。同様に、図５（Ｂ）に示す半導体素子１２Ａのゲート電極を、金属接続板１６Ｂを介してリード２０Ｈの接続部２４に接続する。更に、図５（Ｃ）に示す半導体素子１２Ｂのゲート電極を、金属接続板１６Ｄを介して、リード２０Ｈの接続部２４に接続する。この様にすると、リード２０Ｈが両素子の共通なゲート端子となる。同様に、リード２０Ｇ−２０Ｅと連続する接続部２６は、金属接続板１６Ａ、１６Ｃを経由して、両半導体素子のソース電極と接続されて共通なソース端子を構成している。従って、半導体装置１０は、全体として３つの端子（ゲート端子、ソース端子、ドレイン端子）を備えた構成となっている。このことから、リード２０Ｈから制御信号が供給されると、半導体素子１２Ａと半導体素子１２Ｂとは、同期してスイッチング動作を行う。そして、リード２０Ｇ−２０Ｅおよびリード２０Ａ−２０Ｄを通過する主電流が、半導体素子１２Ａ、１２Ｂによりスイッチング制御される。
１０ 半導体装置
１２Ａ、１２Ｂ 半導体素子
１４ アイランド
１６、１６Ａ、１６Ｂ、１６Ｃ、 接続板
２０Ａ、２０Ｂ、２０Ｃ、２０Ｄ、２０Ｅ、２０Ｆ、２０Ｇ、２０Ｈ リード
２２Ａ、２２Ｂ、２２Ｃ 半田
２３Ａ、２３Ｂ、２３Ｃ 半田
２４ 接続部
２６ 接続部
２８Ａ、２８Ｂ、２８Ｃ 半田クリーム
３０Ａ、３０Ｂ、３０Ｃ 半田クリーム
３２ 接合材
３４ 電極
３６ 電極
３８ 封止樹脂
５０ リードフレーム
５２ 外枠
５４、５４Ａ、５４Ｂ ユニット
５６、５６Ａ、５６Ｂ 連結帯
５８、５８Ａ、５８Ｂ、５８Ｃ 連結部

Claims (4)

  1. リードを経由して支持部と連結されたアイランドを含むユニットが複数個設けられ、第１主面と第２主面とを備えたリードフレームを用意する工程と、
    前記各ユニットに含まれる前記アイランドの第１主面に第１半導体素子を固着すると共に、前記アイランドの第２主面に第２半導体を固着する工程と、
    前記ユニットを前記リードフレームの前記支持部から分離する工程と、を備え、
    前記ユニットに含まれる前記アイランドは、連結部を経由して、隣接する他のユニットに含まれるアイランドまたは前記支持部と連結されることを特徴とする半導体装置の製造方法。
  2. 前記アイランドには、一方向に対向する第１側辺および第２側辺、他方向に対向する第３側辺および第４側辺が含まれ、
    前記アイランドの前記第１側辺が前記リードを経由して前記支持部と連結され、
    前記アイランドの前記第３側辺および前記第４側辺が、前記連結部を経由して、隣接する前記ユニットに含まれる前記アイランドまたは前記支持部と連結されることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記第１半導体素子および前記第２半導体素子を固着する工程では、
    前記アイランドの前記第１主面に第１半田クリームを介して前記第１半導体素子を固着し、前記アイランドの前記第２主面に第２半田クリームを介して前記第２半導体素子を固着し、
    前記第１半田クリームおよび前記第２半田クリームを同時に溶融することにより、前記第１半導体素子および前記第２半導体素子の固着を同時に行うことを特徴とする請求項２記載の半導体装置の製造方法。
  4. 前記各ユニットには、前記アイランドの第２側辺に一端が接近するリードが含まれ、
    前記第１半導体素子および前記第２半導体素子を固着する工程では、
    前記第１半導体素子の電極と前記リードの第１主面とを第１接続板を経由して接続し、
    前記第１半導体素子の電極と前記リードの第２主面とを第２接続板を経由して接続することを特徴とする請求項３記載の半導体装置の製造方法。

JP2009108046A 2009-04-27 2009-04-27 半導体装置の製造方法 Ceased JP2010258289A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009108046A JP2010258289A (ja) 2009-04-27 2009-04-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009108046A JP2010258289A (ja) 2009-04-27 2009-04-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010258289A true JP2010258289A (ja) 2010-11-11

Family

ID=43318846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009108046A Ceased JP2010258289A (ja) 2009-04-27 2009-04-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2010258289A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169477A (ja) * 2011-02-15 2012-09-06 Shindengen Electric Mfg Co Ltd 半導体装置
US9136007B2 (en) 2013-03-21 2015-09-15 Kabushiki Kaisha Toshiba Semiconductor memory device storing management data redundantly in different pages
US11177196B2 (en) 2018-11-16 2021-11-16 Fuji Electric Co., Ltd. Lead frame, semiconductor device, and method for manufacturing semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140738A (ja) * 1997-07-18 1999-02-12 Sharp Corp 半導体装置
JP2002373964A (ja) * 2001-06-14 2002-12-26 Nec Kansai Ltd リードフレーム
JP2004047955A (ja) * 2002-05-22 2004-02-12 Matsushita Electric Ind Co Ltd 半導体装置
JP2005064076A (ja) * 2003-08-20 2005-03-10 Sanyo Electric Co Ltd 回路装置
JP2006216940A (ja) * 2005-01-07 2006-08-17 Toshiba Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140738A (ja) * 1997-07-18 1999-02-12 Sharp Corp 半導体装置
JP2002373964A (ja) * 2001-06-14 2002-12-26 Nec Kansai Ltd リードフレーム
JP2004047955A (ja) * 2002-05-22 2004-02-12 Matsushita Electric Ind Co Ltd 半導体装置
JP2005064076A (ja) * 2003-08-20 2005-03-10 Sanyo Electric Co Ltd 回路装置
JP2006216940A (ja) * 2005-01-07 2006-08-17 Toshiba Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169477A (ja) * 2011-02-15 2012-09-06 Shindengen Electric Mfg Co Ltd 半導体装置
US9136007B2 (en) 2013-03-21 2015-09-15 Kabushiki Kaisha Toshiba Semiconductor memory device storing management data redundantly in different pages
US9627077B2 (en) 2013-03-21 2017-04-18 Kabushiki Kaisha Toshiba Semiconductor memory device storing management data redundantly in different pages
US11177196B2 (en) 2018-11-16 2021-11-16 Fuji Electric Co., Ltd. Lead frame, semiconductor device, and method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US20180040487A1 (en) Manufacturing method of semiconductor device and semiconductor device
KR20150083781A (ko) 소형화된 smd 다이오드 패키지 및 이를 생산하기 위한 공정
CN101297404A (zh) 半导体封装，制造半导体封装的方法，以及用于图像传感器的半导体封装模块
TW200418149A (en) Surface-mount-enhanced lead frame and method for fabricating semiconductor package with the same
JP2018514947A (ja) ダイ取り付けパッドがないリードキャリア構造およびそれに形成されたパッケージ
JP2005167075A (ja) 半導体装置
US20180122729A1 (en) High power and high frequency plastic pre-molded cavity package
JP2009267054A (ja) 半導体装置およびその製造方法
JP2010258289A (ja) 半導体装置の製造方法
JP6663340B2 (ja) 半導体装置
JPS60167454A (ja) 半導体装置
TWI453872B (zh) 半導體封裝件及其製法
CN112201628A (zh) 一种功率模块封装结构及其制备方法
JP5233337B2 (ja) 半導体装置及び半導体装置の製造方法
JP6901902B2 (ja) 半導体装置およびその製造方法
JP2011204863A (ja) 半導体装置およびその製造方法
JP2004228166A (ja) 半導体装置及びその製造方法
JP5147295B2 (ja) 半導体装置
JP5250787B2 (ja) 半導体装置の製造方法
JP2010225892A (ja) 半導体装置及びその製造方法、並びに電子機器
CN215220709U (zh) 半导体器件
JPS62154769A (ja) 半導体装置
TWI248184B (en) High frequency semiconductor device, method for fabricating the same and lead frame thereof
JP5233338B2 (ja) 半導体装置及び半導体装置の製造方法
JP3938525B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110606

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130214

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130524

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131210

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20140422