JP5250787B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5250787B2
JP5250787B2 JP2008330476A JP2008330476A JP5250787B2 JP 5250787 B2 JP5250787 B2 JP 5250787B2 JP 2008330476 A JP2008330476 A JP 2008330476A JP 2008330476 A JP2008330476 A JP 2008330476A JP 5250787 B2 JP5250787 B2 JP 5250787B2
Authority
JP
Japan
Prior art keywords
semiconductor element
solder
island
lead
connection plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008330476A
Other languages
English (en)
Other versions
JP2010153608A (ja
Inventor
洋輔 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Priority to JP2008330476A priority Critical patent/JP5250787B2/ja
Publication of JP2010153608A publication Critical patent/JP2010153608A/ja
Application granted granted Critical
Publication of JP5250787B2 publication Critical patent/JP5250787B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

本発明は半導体装置の製造方法に関し、特に、アイランドの下面に半田を介して半導体素子を固着する半導体装置の製造方法に関する。
図７を参照して、従来型の半導体装置１００の構成について説明する。図７（Ａ）は半導体装置１００の平面図であり、図７（Ｂ）はその断面図である（特許文献１）。
図７（Ａ）および図７（Ｂ）を参照して、半導体装置１００は、半導体素子１０４と、半導体素子１０４が実装されるランド１０２と、半導体素子１０４と接続されて端部が外部に導出されるリード１０１Ａ−１０１Ｄと、半導体素子１０４とリードとを接続する接続板１０５Ａ、１０５Ｂと、これらを一体的に被覆する封止樹脂１０３とを備えた構成となっている。
半導体素子１０４は、バイポーラ型トランジスタやＭＯＳＦＥＴ等のディスクリート型のトランジスタであり、裏面の電極はランド１０２の上面に接続される。半導体素子１０４の上面に設けられた２つの電極は、各々が、接続板１０５Ａ、１０５Ｂを経由して、リード１０１Ａ、１０１Ｂに接続される。
接続板１０５Ａ、１０５Ｂは、厚みが０．５ｍｍ程度の銅などの金属から成る金属板である。抵抗値が小さい接続板１０５Ａ、１０５Ｂを介して、半導体素子１０４とリード１０１Ａ、１０１Ｂとを接続することにより、径が数十μｍ程度の金属細線と比較すると、オン抵抗を低くすることができる。
上記した構成の半導体装置１００の製造方法は次の通りである。先ず、アイランド１０２およびリード１０１Ａ−１０１Ｄを含むリードフレームを用意する。次に、半田を介してアイランド１０２の上面に半導体素子１０４を固着する。更に、半田を介して接続板１０５Ａの一端を半導体素子１０４の上面に固着し、接続板１０５Ａの他端をリード１０１Ａの上面に固着する。同様に、接続板１０５Ｂの一端を半導体素子１０４の電極に接続し、他端をリード１０１Ｂに接続する。次に、モールド金型を用いたトランスファーモールドにより、アイランド１０２、半導体素子１０４、接続板１０５Ａ、１０５Ｂ、リード１０１Ａ−１０１Ｄの一部を封止樹脂１０３により被覆する。
特開２００３−１１５５１２号公報
しかしながら、上記した半導体装置の製造方法では、アイランド１０２の下面に半導体素子１０４を固着する場合、製造工程が煩雑になる問題があった。即ち、アイランド１０２の下面に半導体素子１０４を固着しようとすると、先ず、半田を介してアイランド１０２の上面に半導体素子１０４および接続板１０５Ａを固着する。そして、アイランド１０２およびリード１０１Ａを含むリードフレームの表裏を逆にすることで、ランド１０２の下面に半導体素子１０４Ａを位置させた後に樹脂封止の工程を行う。
従って、半導体素子１０４および接続板１０５Ａが固着されたリードフレームの表裏を逆転させる工程が必要となるので、製造工程が複雑となりコストが高くなる問題があった。
本発明は、上述した問題を鑑みて成されたものである。本発明の主な目的は、アイランドの下面に半導体素子を簡易な方法で固着することができる半導体装置の製造方法を提供することにある。
本発明の半導体装置の製造方法は、アイランドとリードとを含み、第１主面と第２主面とを備えたリードフレームを用意する工程と、前記アイランドの第１主面に塗布された半田クリームに第１半導体素子を載置し、前記第１半導体素子の電極に塗布された半田クリームに第１接続板の一端を載置し、前記リードの第１主面に塗布された半田クリームに前記第１接続板の他端を載置する工程と、前記リードフレームの前記第１主面を下向きにした状態で、前記半田クリームを加熱溶融した後に固化し、固化した半田により前記第１半導体素子を前記アイランドの第１主面に固着し、前記半田により前記第１接続板の一端を前記半導体素子の電極に接続し、前記半田により前記第１接続板の他端を前記リードの第１主面に接続する工程と、を備え、前記接続する工程では、溶融された半田の表面張力により、前記第１半導体素子および前記第１接続板を前記リードフレームに保持した状態とすることを特徴とする。
本発明によれば、半田クリームを介してアイランドの下面に半導体素子および接続板を配置し、この状態で半田クリームを溶融させることで半導体素子および接続板を固着している。従って、半導体素子および接続板を固着した後に、アイランドおよびリードが含まれるリードフレームの表裏を反転させる必要がないので、その分製造工程を簡略化して製造コストを安くすることができる。
図１を参照して、本形態の製造方法により製造される半導体装置１０Ａの構成を説明する。図１（Ａ）は半導体装置１０Ａの断面図であり、図１（Ｂ）は半導体装置１０Ａを下方から見た平面図である。
図１（Ａ）を参照して、半導体装置１０Ａは、アイランド１４と、アイランド１４の下面に固着された半導体素子１２Ａと、リード２０Ｆと半導体素子１２Ａとを接続する接続板１６Ａと、これらを一体的に被覆する封止樹脂３８とを備えて構成されている。
半導体素子１２Ａとしては、上面および下面に電極が形成された素子が採用される。具体的には、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、バイポーラトランジスタ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等が、半導体素子１２Ａとして採用可能である。またここで、半導体素子としてＩＣが採用されても良い。更に、例えばドレイン電極となる半導体素子１２Ａの上面を、銀などの金属から成る金属膜により全面的に被覆すると、半導体素子１２Ａの上面と半田２２Ａとの濡れ性が向上する。
例えば、半導体素子１２ＡとしてＭＯＳＦＥＴが採用されると、半導体素子１２Ａの下面にゲート電極およびソース電極が設けられ、上面にドレイン電極が設けられる。また、半導体素子１２Ａとしてバイポーラトランジスタが採用されると、半導体素子１２Ａの下面にベース電極およびエミッタ電極が設けられ、上面にコレクタ電極が設けられる。図１（Ａ）に示すように、半導体素子１２Ａの上面の電極は、半田２２Ａを介してアイランド１４の下面に接続される。
図１（Ｂ）を参照して、半導体素子１２Ａの下面に形成された電極は、金属接続板１６Ａを経由してリード２０Ｆに接続される。具体的には、半導体素子１２ＡがＭＯＳＦＥＴの場合、半導体素子１２Ａの下面にはゲート電極とソース電極が設けられる。そして、半導体素子１２Ａのソース電極は金属接続板１６Ａを経由してリードの接続部２６と接続される。一方、半導体素子１２Ａのゲート電極は、金属接続板１６Ｂを経由してリードの接続部２４と接続される。また、ソース電極はゲート電極よりも大電流が通過するので、ソース電極と接続される金属接続板１６Ａは、ゲート電極と接続される金属接続板１６Ｂよりも大きく形成される。ここで、半導体素子１２Ａのゲート電極は、流れる電流が小さいので、必ずしも金属接続板１６Ｂが使用される必要は無く、金属細線を介してリードと接続されても良い。更には、半導体素子１２Ａのソース電極も、複数の金属細線を経由してリードの接続部２６と接続されても良い。
アイランド１４は、厚みが０．５ｍｍ程度の銅から成る導電板をエッチング加工または打ち抜き加工（プレス加工）することで形成される。アイランド１４の平面的な大きさは、上面に実装される半導体素子１２Ａよりも若干大きい程度である。例えば、半導体素子１２Ａの平面的なサイズが５．０ｍｍ×５．０ｍｍの場合は、アイランド１４の平面的なサイズは５．５ｍｍ×５．５ｍｍ程度である。
リード２０Ａ−２０Ｅは、アイランド１４と同様の方法により形成され、一端が封止樹脂３８の内部に位置し、他端が封止樹脂３８から外部に露出している。封止樹脂３８から露出する部分のリード２０Ａ−２０Ｅはガルウイング状に折り曲げ加工され、外側の端部の下面は、封止樹脂３８の下面と同一平面上に位置している。ここで、封止樹脂３８の内部に位置するリードはインナーリードと称され、封止樹脂３８の外部に位置するリードはアウターリードと称されている。
図１（Ｂ）を参照して、半導体装置１０Ａでは、装置全体を一体的に封止する四角形状の封止樹脂３８の両側辺から複数のリード２０Ａ等が外部に導出されている。具体的には、封止樹脂３８の左側の側辺から、４つのリード（リード２０Ｄ、リード２０Ｃ、リード、２０Ｂ、リード２０Ａ）の端部が外部に導出している。そして、これらのリード２０Ｄ等の右側の端部は、アイランド１４と連続している。一方、封止樹脂３８の右側の側辺からも、４つのリード（リード２０Ｈ、リード２０Ｇ、リード２０Ｆ、リード２０Ｅ）の端部が外部に露出している。そして、リード２０Ｈの左側の端部は、他の部分よりも幅広に形成された接続部２４であり、この接続部２４の下面に金属接続板１６Ｂが固着されている。また、他のリード（リード２０Ｇ、リード２０Ｆ、リード２０Ｅ）の左側の端部は、一体的に接続部２６と連続している。この接続部２６の下面に金属接続板１６Ａが接続される。ここで、接続部２４および接続部２６と、アイランド１４とは、厚み方向に関して同一平面上に配置されても良いし、アイランド１４の方が接続部２４等よりも上方に配置されても良いし下方に配置されても良い。
封止樹脂３８は、トランスファーモールドにより形成される熱硬化性樹脂またはインジェクションモールドにより形成される熱可塑性樹脂からなり、リード２０Ａ−２０Ｅの一部、アイランド１４、半導体素子１２Ａ、金属接続板１６Ａ、１６Ｂを被覆して一体的に支持している。ここで、酸化金属等から成る粒子状のフィラーが混入された樹脂材料を封止樹脂３８の材料として採用しても良い。
本実施の形態では、半導体素子１２Ａの下面に設けられた電極とリードとを、金属接続板１６Ａ、１６Ｂを経由して接続している。金属接続板１６Ａ、１６Ｂは、厚みが０．１ｍｍ〜０．５ｍｍ程度の銅などを主体とする金属板を、所定形状に曲折加工して成形されている。従って、直径が数十μｍ程度の金属細線と比較すると、金属接続板１６Ａ、１６Ｂの断面積は大きいので、オン抵抗が低減される。
図１（Ａ）を参照して、金属接続板１６Ａの左側の端部上面は、半田２２Ｃを介して半導体素子１２Ａの電極に接続される。そして、金属接続板１６Ａの右側の端部上面は、半田２２Ｂを介して、リード２０Ｆと連続する接続部２６の下面に接続される。ここで、接続板１６Ａの中間部に設けられた平坦面を、封止樹脂３８の下面から外部に露出させても良い。
本実施形態では、半導体素子１２Ａおよび接続板１６Ａは、接合材としての半田を介して接続されている。これらの半田は、塗布された半田クリームを溶融することにより形成される。また、採用される半田としては、鉛を含む鉛共晶半田でも良いし、鉛を含まない鉛フリー半田でも良い。
図２を参照して、他の形態の半導体装置１０Ｂの構成を説明する。図２（Ａ）は半導体装置１０Ｂの断面図であり、図２（Ｂ）は半導体装置１０Ｂを下方から見た平面図であり、図２（Ｃ）は半導体装置１０Ｂを上方から見た平面図である。半導体装置１０Ｂの基本的な構成は、上記した半導体装置１０Ａと同様である。ここで説明する半導体装置１０Ｂでは、アイランド１４の下面に半導体素子１２Ａが固着され、更に上面に半導体素子１２Ｂが接続されている。
図２（Ａ）を参照して、アイランド１４の上面には半導体素子１２Ｂが固着されている。具体的には、銀メッキ等の金属膜により被覆された半導体素子１２Ｂの裏面電極が、半田２３Ａを介してアイランド１４の上面に固着して接続されている。
アイランド１４の上面に固着される半導体素子１２Ｂとしては、下面に固着される半導体素子１２Ａと同様に、ＭＯＳＦＥＴ等のディスクリートのトランジスタまたはＬＳＩが採用される。ここで、半導体素子１２Ａと半導体素子１２Ｂの組合せとしては、同じ種類のものが採用されても良いし、異なる種類のものが採用されても良い。
図２（Ａ）および図２（Ｃ）を参照して、半導体素子１２Ｂの上面に設けられた電極は、接続板１６Ｃ、１６Ｄを経由して、リードの接続部と接続される。図２（Ｃ）に示す半導体素子１２ＢがＭＯＳＦＥＴの場合、半導体素子１２Ｂの上面に設けられたソース電極は、比較的大きな接続板１６Ｃを経由して、リード２０Ｇ−２０Ｅの接続部２６の上面と接続される。そして、半導体素子１２Ｂの上面に設けられたゲート電極は、比較的小型の接続板１６Ｄを経由してリード２０Ｈの接続部２４と接続される。
ＭＯＳＦＥＴである半導体素子１２Ａ、１２Ｂが、導電性固着材を介してアイランド１４の両主面に実装されると、アイランド１４に接続するリード２０Ａ−２０Ｄを、両素子の共通したドレイン端子として用いることができる。同様に、図２（Ｂ）に示す半導体素子１２Ａのゲート電極を、金属接続板１６Ｂを介してリード２０Ｈの接続部２４に接続する。更に、図２（Ｃ）に示す半導体素子１２Ｂのゲート電極を、金属接続板１６Ｄを介して、リード２０Ｈの接続部２４に接続する。この様にすると、リード２０Ｈが両素子の共通なゲート端子となる。同様に、リード２０Ｇ−２０Ｅと連続する接続部２６は、金属接続板１６Ａ、１６Ｃを経由して、両半導体素子のソース電極と接続されて共通なソース端子を構成している。従って、半導体装置１０Ｂは、全体として３つの端子（ゲート端子、ソース端子、ドレイン端子）を備えた構成となっている。このことから、リード２０Ｈから制御信号が供給されると、半導体素子１２Ａと半導体素子１２Ｂとは、同期してスイッチング動作を行う。そして、リード２０Ｇ−２０Ｅおよびリード２０Ａ−２０Ｄを通過する主電流が、半導体素子１２Ａ、１２Ｂによりスイッチング制御される。
図２（Ａ）を参照して、アイランド１４は傾斜して配置されており、アイランド１４の右端Ｐはアイランド１４の他の領域よりも下方に配置されている。この様にアイランド１４が傾斜する原因は、実装工程にてアイランド１４に配置される半導体素子および半田の重みにより、アイランド１４が変形するからである。この変形に伴い、アイランド１４の下面に形成される半田２２Ａは、右端Ｐ側の方が厚く形成される。同様に、アイランド１４の上面に形成される半田２３Ａに関しても、右端Ｐ側の方が厚く形成される。本実施形態では、アイランド１４およびリード２０Ｂ等の材料として、厚みが０．５ｍｍ以下の薄い導電箔を採用しているので、アイランド１４が傾斜する。
図３から図６を参照して、次に、本実施の形態に係る半導体装置の製造方法を説明する。なお、以下の説明では、図２に構造を示した半導体装置１０Ｂの製造方法を説明する。
図３を参照して、先ず、リードフレーム５０を加工することにより、複数のユニット５４を設ける。図３（Ａ）はリードフレーム５０全体を示す平面図であり、図３（Ｂ）は１つのユニット５４を示す斜視図である。
図３（Ａ）を参照して、厚みが例えば０．５ｍｍ程度の銅から成る導電板に対して、プレス加工やエッチングを行うことで、数個〜数百個のユニット５４が外枠５２の内部に設けられたリードフレーム５０を形成する。ここでユニットとは、１つの半導体装置を構成する要素の集まりである。この図では、額縁状の外枠５２と連結された７個のユニット５４が図示されているが、外枠５２の内部にマトリックス状に多数個のユニット５４が設けられても良い。各ユニット５４の構成は、図２（Ｂ）等に示した通りである。
図３（Ｂ）を参照して、金型を用いたプレス加工により、リード２０Ｂおよび２０Ｆが曲折加工されてガルウイング形状を呈している。
図４を参照して、次に、各ユニットのアイランド１４に半導体素子１２Ａおよび接続板１６Ａを載置（仮止め）する。図４（Ａ）は本工程が終了した後のリードフレーム５０を示す平面図であり、図４（Ｂ）および図４（Ｃ）は本工程におけるユニット５４の断面図である。
図４（Ｂ）を参照して、本工程では先ず、アイランド１４の上面に半田クリーム２８Ａを塗布し、リード２０Ｆの接続部２６の上面に半田クリーム２８Ｂを塗布する。ここで、半田クリームとは、粉末状の半田とフラックスとの混合物であり、クリーム状を呈している。半田クリーム２８Ａ、２８Ｂは、スクリーン印刷されるかまたはディスペンサにより供給される。ここで、半田クリームは、クリーム半田または半田ペーストと称される場合もある。
次に、アイランド１４の上面に塗布された半田クリーム２８Ａに半導体素子１２Ａを載置する。半導体素子１２Ａとしては、上記したようにＭＯＳＦＥＴ等のディスクリートのトランジスタまたはＩＣが採用される。また、例えばドレイン電極として用いられる半導体素子１２Ａの下面は、銀等から成る金属膜により被覆されている。なお、半導体素子１２Ａの輸送は、吸着コレットにより半導体素子１２Ａの上面を吸着することにより行われる。
次に、半導体素子１２Ａの上面に設けられた電極３４の上面に半田クリーム２８Ｂを塗布する。そして、接続板１６Ａの左側の端部下面を半田クリーム２８Ｂに載置し、右側の端部下面をリード２０Ｆに連続する接続部２６の上面に塗布された半田クリーム２８Ｂに載置する。図４（Ａ）を参照すると、同様の方法により接続板１６Ｂも載置される。
図４（Ｃ）を参照して、次に、リードフレーム５０（アイランド１４およびリード２０Ｂ等）の表裏を反転させて、半導体素子１２Ａおよび接続板１６Ａをアイランド１４の下方に配置させる。ここで、単に半導体素子１２Ａおよび接続板１６Ａをアイランド１４に載置しただけの状態であったら、リードフレーム５０の表裏を反転させると、半導体素子１２Ａおよび接続板１６Ａはアイランド１４から離脱してしまう。本実施形態では、粘着性を備えたクリーム状の半田クリーム２８Ａ等により、半導体素子１２Ａおよび接続板１６Ａを、アイランド１４に固着している。従って、リードフレーム５０を反転させることにより、半導体素子１２Ａが載置されたアイランド１４の面が下方を向いても、半田クリームが接着剤の如く機能し、半導体素子１２Ａおよび接続板１６Ａは離脱しない。
更にまた、リードフレーム５０を反転される工程にて、何らかの影響によりリードフレーム５０（アイランドおよびリード）がねじれて湾曲しても半導体素子１２Ａや接続板１６Ａが落下する恐れは小さい。この理由は、たとえアイランド１４がねじれて湾曲しても、半固形の状態である半田クリーム２８Ａの粘着力に悪影響は及ばないからである。
図５（Ａ）を参照して、次に、アイランド１４の上面に半導体素子１２Ｂおよび接続板１６Ｃを載置する。具体的には、先ず、アイランド１４の上面に半田クリーム３０Ａを塗布し、この半田クリーム３０Ａの上部に半導体素子１２Ｂを載置する。半導体素子１２Ｂとしては、アイランド１４の下面に配置された半導体素子１２Ａと同様のＭＯＳＦＥＴでも良いし、ＩＧＢＴ等の他の半導体素子でも良い。半導体素子１２Ｂの下面は、半導体素子１２Ａと同様に、金属膜により被覆されても良い。次に、半導体素子１２Ｂの上面に設けられた電極３６に半田クリーム３０Ｃを塗布し、リード２０Ｆの接続部２６の上面に半田クリーム３０Ｂを塗布する。そして、接続板１６Ｃの左側の端部下面を半田クリーム３０Ｃに載置し、右側の端部下面を半田クリーム３０Ｂに載置する。
図５（Ｂ）を参照して、次に、半田クリームを加熱溶融して固化することにより、各半導体素子および接続板を固着する。具体的には、図４（Ａ）等に示す形状のリードフレーム５０をリフロー炉に収納し、高温（例えば２００℃〜２５０℃）の雰囲気に曝す。この様にすると、図５（Ａ）に示した半田クリームに含まれる粉末状の半田が溶融され、フラックスは外部に放出される。溶融された半田を冷却して固化することで、半田２２Ａ−２２Ｃ、半田２３Ａ−２３Ｃにより各半導体素子および接続板が固着される。
本工程では、加熱溶融時には溶融された半田は液状となるが、この液状の半田が備える表面張力により、アイランド１４の下面に仮止めされた半導体素子１２Ａおよび接続板１６Ａの離脱を防止している。具体的には、半田溶融時には、溶融された半田２２Ａの表面張力により半導体素子１２Ａがアイランド１４の下面に保持された状態となる。更に、溶融した半田２２Ｃにより、接続板１６Ａの左側の端部上面が保持される。そして、溶融した半田２２Ｂにより、接続板１６Ａの右側の端部上面がリード２０Ｆの接続部２６の下面に保持される。
更に本工程では、半導体素子１２Ａの上面には全面的に金属膜により被覆されているので、半導体素子１２Ａの上面に全域に溶融した半田２２Ａが濡れることにより、溶融した半田２２Ａの表面張力による支持力を大きくしている。
また本工程では、厚みが０．５ｍｍ以下の薄いアイランド１４の両主面に２つの半導体素子１２Ａ、１２Ｂを固着している。従って、半導体素子および半田の重みにより、アイランド１４が傾斜し、アイランド１４の右端付近に半田が偏在することとなる。具体的には、アイランド１４の上面に形成された半田２３Ａに関しては、右端付近の方が他の領域よりも厚く形成される。また、アイランドの下面に形成された半田２２Ａに関しても、右端の方が他の領域よりも厚く形成される。
図６を参照して、次に、各ユニットの半導体素子１２Ａ等を樹脂モールドする。図６（Ａ）は本工程を示す断面図であり、図６（Ｂ）はリードフレーム５０を示す平面図である。
本工程では、モールド金型を使用したトランスファーモールドにより各ユニットを樹脂封止している。モールド金型６０は、上金型６２と下金型６４とから成り、両者を当接することによりキャビティ６６が形成される。そして、アイランド１４、半導体素子１２Ａ、接続板１６Ａ、半導体素子１２Ｂ、接続板１６Ｃおよびリードの一部を、キャビティ６６に収納する。次に、液状または半固形状の封止樹脂をキャビティ６６に充填して加熱硬化することより、アイランド１４、各半導体素子、各接続板およびリードは樹脂封止される。ここでは、リードフレーム５０に設けられた各ユニットが個別にキャビティ６６に収納して樹脂封止される。
図６（Ｂ）に本工程が終了した後のリードフレーム５０の平面図を示す。
上記工程が終了した後は、露出するリードをメッキ膜により被覆する工程、各ユニットのリードをリードフレーム５０の外枠５２から分離させる工程、各ユニットの電気的特性を測定する工程等を経て、図２に示す半導体装置１０Ｂが製造される。
ここで、図１に示した半導体装置１０Ａを製造する場合は、上記した工程のうち幾つかが省略される。具体的には、図５（Ａ）に示した半導体素子１２Ｂおよび接続板１６Ｃを載置する工程が省略される。そして、図４（Ｃ）に示す状態のまま、半田クリームを溶融させるリフローの工程が行われ、その後に樹脂封止の工程が行われる。
本発明の半導体装置を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。 本発明の半導体装置を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図であり、（Ｃ）は平面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図であり、（Ｃ）は断面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は断面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。 背景技術の半導体装置を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。
符号の説明
１０Ａ、１０Ｂ 半導体装置
１２Ａ、１２Ｂ 半導体素子
１４ アイランド
１６Ａ、１６Ｂ、１６Ｃ、１６Ｄ 接続板
２０Ａ、２０Ｂ、２０Ｃ、２０Ｄ、２０Ｅ、２０Ｆ、２０Ｇ、２０Ｈ リード
２２Ａ、２２Ｂ、２２Ｃ 半田
２３Ａ、２３Ｂ、２３Ｃ 半田
２４ 接続部
２６ 接続部
２８Ａ、２８Ｂ、２８Ｃ 半田クリーム
３０Ａ、３０Ｂ、３０Ｃ 半田クリーム
３４ 電極
３６ 電極
３８ 封止樹脂
５０ リードフレーム
５２ 外枠
５４ ユニット

Claims (4)

  1. アイランドとリードとを含み、第１主面と第２主面とを備えたリードフレームを用意する工程と、
    前記アイランドの第１主面に塗布された半田クリームに第１半導体素子を載置し、前記第１半導体素子の電極に塗布された半田クリームに第１接続板の一端を載置し、前記リードの第１主面に塗布された半田クリームに前記第１接続板の他端を載置する工程と、
    前記リードフレームの前記第１主面を下向きにした状態で、前記半田クリームを加熱溶融した後に固化し、固化した半田により前記第１半導体素子を前記アイランドの第１主面に固着し、前記半田により前記第１接続板の一端を前記半導体素子の電極に接続し、前記半田により前記第１接続板の他端を前記リードの第１主面に接続する工程と、を備え、
    前記接続する工程では、溶融された半田の表面張力により、前記第１半導体素子および前記第１接続板を前記リードフレームに保持した状態とすることを特徴とする半導体装置の製造方法。
  2. 前記載置する工程では、前記リードフレームの前記第１主面を上向きにした状態で、各前記半田クリームを塗布し、前記第１半導体素子および前記第１接続板を載置し、
    前記載置する工程が終了した後に、前記リードフレームの前記第１主面を下方に向けることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記載置する工程の後に、
    前記アイランドの第２主面に塗布された半田クリームに第２半導体素子を載置し、前記第２半導体素子の電極に塗布された半田クリームに第２接続板の一端を載置し、前記リードの第２主面に塗布された半田クリームに前記第２接続板の他端を載置する工程を更に備え、
    前記接続する工程では、前記半田クリームを加熱溶融することにより、前記第２半導体素子および前記第２接続板の接続も行うことを特徴とする請求項２記載の半導体装置の製造方法。
  4. 前記接続する工程では、前記第１半導体素子の裏面に形成された金属膜に、溶融された前記半田が付着することを特徴とする請求項３記載の半導体装置の製造方法。

JP2008330476A 2008-12-25 2008-12-25 半導体装置の製造方法 Expired - Fee Related JP5250787B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008330476A JP5250787B2 (ja) 2008-12-25 2008-12-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008330476A JP5250787B2 (ja) 2008-12-25 2008-12-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010153608A JP2010153608A (ja) 2010-07-08
JP5250787B2 true JP5250787B2 (ja) 2013-07-31

Family

ID=42572383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008330476A Expired - Fee Related JP5250787B2 (ja) 2008-12-25 2008-12-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5250787B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01230292A (ja) * 1988-03-09 1989-09-13 Fujitsu Ltd 表面実装部品の半田付け方法
JPH0823149A (ja) * 1994-05-06 1996-01-23 Seiko Epson Corp 半導体装置及びその製造方法
JPH098446A (ja) * 1995-06-26 1997-01-10 Matsushita Electric Ind Co Ltd プリント基板の高密度実装方法

Also Published As

Publication number Publication date
JP2010153608A (ja) 2010-07-08

Similar Documents

Publication Publication Date Title
TWI585978B (zh) Semiconductor device and manufacturing method thereof
US7508012B2 (en) Electronic component and method for its assembly
US9704819B1 (en) Three dimensional fully molded power electronics module having a plurality of spacers for high power applications
JP2008227131A (ja) 半導体装置及びその製造方法
US20180040487A1 (en) Manufacturing method of semiconductor device and semiconductor device
US7820489B2 (en) Method of manufacturing semiconductor apparatus
US7498195B2 (en) Multi-chip semiconductor connector assembly method
JP2010034350A (ja) 半導体装置
JP2005167075A (ja) 半導体装置
JPWO2017187998A1 (ja) 半導体装置
JP2009267054A (ja) 半導体装置およびその製造方法
JP4228926B2 (ja) 半導体装置
JPS60167454A (ja) 半導体装置
JP2014078646A (ja) パワーモジュールとその製造方法
JP6901902B2 (ja) 半導体装置およびその製造方法
JP6663340B2 (ja) 半導体装置
CN107527827B (zh) 通过无焊剂焊接制造的半导体器件
JPH05136317A (ja) 半導体装置およびその製造方法
JP4356494B2 (ja) 半導体装置
JP2010258289A (ja) 半導体装置の製造方法
JP5250787B2 (ja) 半導体装置の製造方法
JP2011204863A (ja) 半導体装置およびその製造方法
JP5147295B2 (ja) 半導体装置
JP2009224529A (ja) 半導体装置およびその製造方法
JP4258411B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110602

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130208

TRDD Decision of grant or rejection written
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130405

R150 Certificate of patent or registration of utility model

Ref document number: 5250787

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees