JP2011204863A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2011204863A
JP2011204863A JP2010070100A JP2010070100A JP2011204863A JP 2011204863 A JP2011204863 A JP 2011204863A JP 2010070100 A JP2010070100 A JP 2010070100A JP 2010070100 A JP2010070100 A JP 2010070100A JP 2011204863 A JP2011204863 A JP 2011204863A
Authority
JP
Japan
Prior art keywords
lead
connection plate
semiconductor element
semiconductor device
inclined portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010070100A
Other languages
English (en)
Inventor
Yosuke Konishi
洋輔 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Semiconductor Trading Ltd
Original Assignee
On Semiconductor Trading Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Semiconductor Trading Ltd filed Critical On Semiconductor Trading Ltd
Priority to JP2010070100A priority Critical patent/JP2011204863A/ja
Publication of JP2011204863A publication Critical patent/JP2011204863A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H01L2224/40249—Connecting the strap to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】接続板とリードとの接続が良好とされた半導体装置およびその製造方法を提供する。
【解決手段】半導体装置１０は、アイランド１４と、アイランド１４の上面に固着された半導体素子１２と、半導体素子１２と各リードとを接続する接続板１６等と、これらを一体的に被覆する封止樹脂３８とを備え、リード（ポスト２４）の端部を上方に突起させた突起部２８を設けている。更に、接続板１６の第１平坦面１６Ａの下面は、突起部２８の上端部よりも下方に配置されている。このことにより、接続板１６を接合する際の移動が抑制される。
【選択図】図１

Description

本発明は半導体装置およびその製造方法に関し、特に、アイランドとリードとを備えたリードフレーム型の半導体装置およびその製造方法に関する。
図６を参照して、従来型の半導体装置１００の構成について説明する。図６（Ａ）は半導体装置１００の平面図であり、図６（Ｂ）はその断面図である（特許文献１）。
図６（Ａ）および図６（Ｂ）を参照して、半導体装置１００は、半導体素子１０４と、半導体素子１０４が実装されるランド１０２と、半導体素子１０４と接続されて端部が外部に導出されるリード１０１Ａ−１０１Ｄと、半導体素子１０４と各リードとを接続する接続板１０５Ａ、１０５Ｂと、これらを一体的に被覆する封止樹脂１０３とを備えている。
半導体素子１０４は、バイポーラ型トランジスタやＭＯＳＦＥＴ等のディスクリード型のトランジスタであり、裏面の電極はランド１０２の上面に接続される。半導体素子１０４の上面に設けられた２つの電極は、各々が、接続板１０５Ａ、１０５Ｂを経由して、リード１０１Ａ、１０１Ｂに接続される。
接続板１０５Ａ、１０５Ｂは、厚みが０．５ｍｍ程度の銅などの金属から成る金属板である。抵抗値が小さい接続板１０５Ａ、１０５Ｂを介して、半導体素子１０４とリード１０１Ａ、１０１Ｂとを接続することにより、径が数十μｍ程度の金属細線で接続する場合と比較すると、オン抵抗を低くすることができる。
上記した構成の半導体装置１００の製造方法は次の通りである。先ず、アイランド１０２およびリード１０１Ａ−１０１Ｄを含むリードフレームを用意する。次に、半田を介してアイランド１０２の上面に半導体素子１０４を固着する。更に、半田を介して接続板１０５Ａの一端を半導体素子１０４の上面に固着し、接続板１０５Ａの他端をリード１０１Ａの上面に固着する。同様に、接続板１０５Ｂの一端を半導体素子１０４の電極に接続し、他端をリード１０１Ｂに接続する。次に、モールド金型を用いたトランスファーモールドにより、アイランド１０２、半導体素子１０４、接続板１０５Ａ、１０５Ｂ、リード１０１Ａ−１０１Ｄの一部を封止樹脂１０３により被覆する。
特開２００３−１１５５１２号公報
しかしながら、上記した半導体装置１００では、接続板１０５Ａ、１０５Ｂの接続強度が充分でない問題があった。具体的には、図６（Ｂ）を参照して、リード１０１Ａの上面には、接続板１０５Ａの下面が接合材１２０を介して接合されている。しかしながら、リード１０１Ａの上面は平坦な面であるため、リード１０１Ａの上面と接合材１２０との密着強度が充分ではなく、使用状況下にて作用する熱応力により両者が接合面にて剥離してしまう問題があった。
更には、製法上では、接続板１０５Ａを接合する工程にて、接続板１０５Ａが移動してしまう問題があった。具体的には、接続板１０５Ａは、半導体素子１０４の上面およびリード１０１Ａの上面に半田ペーストを塗布し、塗布された半田ペーストの上面に接続板１０５Ａを載置し、リフロー工程により半田ペーストを加熱溶融した後に冷却することにより接合される。しかしながら、リフロー工程にて、溶融された半田ペーストに作用する表面張力により、接続板１０５Ａが紙面上にて右方向に移動してしまうことがある。この様になると、接続板１０５Ａがリード１０１Ａの上面から離れてしまい接続不良となる。更には、接続板１０５Ａの移動に伴い、接続板１０５Ａを接合する接合材１２０も流出し、接合材１２０によりリード１０１Ａとランド１０２とがショートする恐れがある。
更にまた、例えばＭＯＳＦＥＴのソース電極（主電極）と接続する接続板１０５Ａは比較的大型のものであるので、大量の接合材１２０が用いられることとなり、上記した問題が顕著となる。
本発明は、上述した問題を鑑みて成されたものである。本発明の主な目的は、接続板とリードとの接続が良好とされた半導体装置およびその製造方法を提供することにある。
本発明の半導体装置は、半導体素子と、前記半導体素子が上面に固着されるアイランドと、前記半導体素子と電気的に接続されて一部が外部に導出すると共に、前記アイランドに接近する端部を部分的に上方に突起させた突起部が設けられたリードと、上方に傾斜する傾斜部を中間部に有し、一端が前記リードの上面に接合されると共に他端が前記半導体素子の電極に接合される接続板と、を備え、前記リードの前記突起部の上端は、前記接続板の前記一端の下面よりも上方に位置することを特徴とする。
本発明の半導体装置の製造方法は、アイランドと、前記アイランドに一端が接近するリードと、前記リードの一端を上方に突起させた突起部とを備えたユニットが設けられたリードフレームを用意する工程と、中間部に傾斜部を備えた接続板を用意し、前記接続板の一端を前記リードの上面に接合材を介して接合し、前記接続板の他端を前記アイランドの上面に固着された半導体素子の電極に接合材を介して接合する工程と、を備え、前記接続する工程では、前記リードの前記突起部の上端を、前記接続板の前記一端の下面よりも上方に位置させることを特徴とする。
本発明によれば、アイランドに接近するリードの端部を上方に突起させて突起部を設けている。この様にすることで、リードと接合材とが接触する面積が大きくなるので、接合材により両者がより強固に接合される。更に、リードと接合される部分の接続板を、突起部の上端よりも下方に位置させることにより、接続板の傾斜部が、リードの突起部に面するようになり、突起部により接続板の位置が規定されて精度良く配置することが可能となる。
製法上では、溶融した接合材に表面張力が作用することにより、接続板を横方向に移動させようとする力が接続板に作用するが、リードに設けた突起部によりこの移動が抑制される。従って、接続板の移動に起因した不良が抑制されるので、歩溜まりが向上する。
本発明の半導体装置を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図であり、（Ｃ）は拡大された断面図である。 本発明の他の形態の半導体装置を示す平面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は拡大された平面図であり、（Ｃ）は断面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は拡大された平面図であり、（Ｃ）は断面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。 背景技術の半導体装置を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。
図１を参照して、本形態の製造方法により製造される半導体装置１０の構成を説明する。図１（Ａ）は半導体装置１０の平面図であり、図１（Ｂ）は図１（Ａ）のＢ−Ｂ’線に於ける断面図であり、図１（Ｃ）は一部分を拡大して示す平面図である。
図１（Ａ）を参照して、半導体装置１０は、アイランド１４と、アイランド１４の上面に固着された半導体素子１２と、半導体素子１２とリード２０Ｅ−２０Ｇとを接続する接続板１６と、これらを一体的に被覆する封止樹脂３８とを備えている。
半導体素子１２としては、上面および下面に電極が形成された素子が採用される。具体的には、ＭＯＳＦＥＴ、バイポーラトランジスタ、ＩＧＢＴ、ダイオード等が、半導体素子１２として採用可能である。
図１（Ａ）および図１（Ｂ）を参照して、半導体素子１２の上面に設けられた電極は、接続板１６および金属細線１７を経由して、リードと接続される。半導体素子１２がＭＯＳＦＥＴの場合、下面にドレイン電極が設けられ、上面にソース電極とゲート電極が設けられる。この場合、半導体素子１２の裏面に配置されたドレイン電極は、半田等の接合材を介してアイランド１４の上面に固着される。そして、半導体素子１２の上面に設けられたソース電極である電極１２Ａは、接続板１６を経由してリード２０Ｅ−２０Ｇのポスト２６に接続される。また、ゲート電極である電極１２Ｂは、金属細線１７を経由してリード２０Ｈの先端に設けたポスト２４に接続される。
リード２０Ａ−２０Ｈは、一端が封止樹脂３８の内部に位置し、他端が封止樹脂３８から外部に露出している。封止樹脂３８に内蔵される途中部分のリード２０Ａ−２０Ｈはガルウイング状に折り曲げ加工され、外側の端部の下面は、封止樹脂３８の下面と同一平面上に位置している。ここで、封止樹脂３８の内部に位置するリードはインナーリードと称され、封止樹脂３８の外部に位置するリードはアウターリードと称されている。
ここで、リードは必ずしもガルウィング形状に曲折加工されている必要はなく、フラットな形状でも良い。
封止樹脂３８の紙面上に於ける上側の側辺からは、４つのリード（リード２０Ｈ、２０Ｇ、２０Ｆ、２０Ｅ）の端部が外部に露出している。そして、リード２０Ｈの内側の端部は、他の部分よりも幅広に形成されたポスト２４であり、このポスト２４が金属細線１７を経由して、半導体素子１２の電極１２Ｂと接続される。また、他のリード（リード２０Ｇ、２０Ｆ、２０Ｅ）の内側の端部は、一体的にポスト２６として連続している。このポスト２６の上面に接続板１６が接続される。更に、リード２０Ａ−２０Ｄは、一端が封止樹脂３８の内部にてアイランド１４と一体的に連続し、他端が封止樹脂３８の紙面上に於ける下側の側辺から外部に導出する。
図１（Ｂ）を参照して、接続板１６は、紙面上の左側から、第１平坦部１６Ａ、第１傾斜部１６Ｂ、第２平坦部１６Ｃ、第２傾斜部１６Ｄおよび第３平坦部１６Ｅを含む。そして、接続板１９の左側の端部である第１平坦部１６Ａの下面は、半田等から成る接合材を介してポスト２４の上面に接合されている。また、接続板１６の右側の端部である第３平坦部１６Ｅの下面は、接合材を介して、半導体素子１２の電極１２Ａに接合されている。接続板１６に傾斜部を設けることにより、中間部が上方に位置することと成り、半導体素子１２の端部と接続板１６の中間部分とが一定以上に離間され、両者のショートが防止される。
封止樹脂３８は、トランスファーモールドにより形成される熱硬化性樹脂またはインジェクションモールドにより形成される熱可塑性樹脂からなり、リード２０Ａ−２０Ｈの一部、アイランド１４、半導体素子１２、接続板１６、金属細線１７を被覆して一体的に支持している。ここで、酸化金属等から成る粒子状のフィラーが混入された樹脂材料を封止樹脂３８の材料として採用しても良い。
図１（Ｃ）を参照して、本形態では、リードの端部に設けたポスト２４の右側端部を上方に突起させた突起部２８を設けている。具体的には、突起部２８が他のポスト２４の上面よりも上方に突起する高さは例えば０．０５ｍｍ以上であり、突起部２８の幅も同程度である。この突起部２８は、図１（Ａ）を参照して、ポスト２６の下側辺全体にわたり連続して設けられても良いし。この箇所に不連続に設けられても良い。
本形態では、第１平坦部１６Ａの下面は、突起部２８の上端よりも下方に配置されている。換言すると、突起部２８の上端部は、接続板１６の左端に配置された第１平坦部１６Ａの下面よりも上方に位置している。
このことにより、接合材２２Ｃと接続板１６との接合強度が向上されている。具体的には、接合材２２Ｃは、ポスト２４の上面に加えて、突起部２８の側面および上面にも密着している。従って、突起部２８を設けることにより、接合材２２Ｃとポスト２４とが接触する面積が大きくなるので、ポスト２４と接合材２２Ｃとの接合強度が向上される。更に、接合材２２Ｃは、接続板１６の第１平坦部１６Ａの下面だけでなく、第１傾斜部１６Ｂの下部の下面にも密着している。
更に、突起部２８を設けることにより、接合材２２Ｃが、直角を構成するポスト２４の上面および突起部２８の左側側面に接触するので、接合材２２Ｃを平坦面に接合させた場合と比較すると、両者の間に発生するアンカー効果を大きくすることができる。
また、突起部２８の側面に接合材２２Ｃを付着させることにより、突起部２８の側面を伝わって接合材２２Ｃが這上あり、接続板１６の第１傾斜部１６Ｂの下面にも接合材２２Ｃが密着する。このことにより、接合材２２Ｃと接続板１６とが密着する面積が更に大きく成るので、両者の接合強度が更に向上される。
更にまた、上記のことにより、製造工程での接続板１６の誤配置が抑止される。具体的には、接続板１６を接合材２２Ｃを介して接合する際には、紙面上に右に接続板１６を移動させようとする表面張力が作用する。したがって、何ら対策を施さなければ、作用する表面張力により、接続板１６が紙面上にて右側に移動してしまう。本形態では、この接続板１６の右方向への移動は突起部２８により遮られる。従って、接続板１６の第１傾斜部１６Ｂの下端Ｐ１は、突起部２８よりも右側には移動しない。このことにより、実装時に接合材に作用する表面張力に起因した接続板１６の誤配置が抑制される。更には、この表面張力を積極的に利用して、突起部２８の直近にＰ１が配置させ、接続板１６を精度良く所定の箇所に配置することも可能である。
ここで、図１（Ｃ）を参照すると、接続板１６の第１傾斜部１６Ｂと、突起部２８とは直に接触しておらず、両者の間には接合材２２Ｃが存在している。しかしながら、接続板１６の第１傾斜部１６Ｂの下面を、突起部２８の左側上端部に接触させても良い。この様にすることで、突起部２８の端部により接続板１６が正確に位置決めされることとなる。
更に図１（Ｃ）を参照して、本形態では、第１傾斜部１６Ｂと第２平坦部１６Ｃとが連続する箇所Ｐ２を、アイランド１４とポスト２４との間に位置させている。この理由は、このＰ２をアイランドの上方に配置すると、第１傾斜部１６Ｂの下面が半導体素子１２の角部に接近して接触する恐れがあるからである。本形態では、Ｐ２をアイランド１４の側方に配置することにより、第１傾斜部１６Ｂを半導体素子１２の角部から離間させている。
更にまた、ポスト２４の端部を突起させて突起部２８を設けることにより、突起部２８を設けない場合と比較すると、アイランド１４の左側上端部とポスト２４の右側上端部との距離Ｌ１を長く確保することが出来る。この距離Ｌ１としては、例えば０．１３ｍｍ以上である。一般的には、導電部材の角部がショートが発生し易い部位であり、本形態ではポスト２４の角部とアイランド１４の角部とがショートが発生しやすいが、この様に両者を極力離間させることでショートが抑制される。
図２の平面図を参照して、他の形態の半導体装置１０の構成を説明する。この図に示す半導体装置１０の基本的な構成は図１を参照して説明したものと同様であり、２つの接続板を用いて半導体素子１２が接続される点が異なる。
具体的には、ここでは、半導体素子１２の上面には２つの電極１２Ａ、１２Ｂが配置されており、電極１２Ａは接続板１６を介してリード２０Ｇ−２０Ｅと連続するポスト２６と接続され、電極１２Ｂは接続板１９を介してリード２０Ｈと連続するポスト２４と接続されている。すなわち、ここでは、半導体素子１２の上面に設けられた電極の全てが接続板を介してリードと接続さられる。
接続板１６が接続される構造は図１を参照して説明した通りである。
接続板１９は、制御電極である電極１２Ｂと接続されるので、主電極と接続される接続板１６と比較すると細長い形状を呈している。接続板１９も接続板１６と同様にその中間部に、上方に傾斜する傾斜部を備えており、詳細は図１（Ｂ）と同様である。具体的には、接続板１９の紙面上における下端の下面は、接合材を介して半導体素子１２の電極１２Ｂに固着される。また、接続板１９の紙面上における上端は、接合材を介してリード２０Ｈのポスト２４の上面に接合される。
また、接合時に於ける接続板１９の移動を抑制するために、ポスト２４のアイランド１４側の端部を突起させることで突起部２３が形成されている。この突起部２３の詳細は、図１を参照して説明した突起部２８と同様である。
このように半導体素子１２の電極を接続する接続手段として接続板のみを使用することにより、接続板１６、１９を固着するリフロー工程により全ての接続手段が形成されるので、ワイヤボンディングの工程が省略される分コストダウンが実現される。更に、製造工程時には、半導体素子１２および接続板の全てが、半田ペーストを溶融されるリフロー工程により同時に接合されるので、半導体素子の実装および接続を一括して行うことも可能となる。
図３から図５を参照して、上記した構成の半導体装置の製造方法を説明する。
図３を参照して、先ず、複数のユニットが設けられたリードフレーム５０を用意する。図３（Ａ）はリードフレーム５０を示す平面図であり、図３（Ｂ）はリードフレーム５０を部分的に拡大して示す平面図であり、図３（Ｃ）は図３（Ｂ）のＣ−Ｃ’線に於ける断面図である。
図３（Ａ）を参照して、リードフレーム５０は、例えば厚みが０．５ｍｍ程度の銅やアルミニウムから成る金属箔に対して、プレス加工やエッチング加工を施すことにより所定形状に成形される。更に、リードフレーム５０に対して、プレス加工（コイニング加工）を施すことよりリードの途中部分に傾斜部を設けている。そして、額縁形状の外枠５２の内部に、数十〜数百個のユニット５４が形成されている。ここで、ユニットとは１つの半導体装置となる部位のことである。更にまた、リードフレーム５０を構成する基材の表面は、ニッケル、パラジュームおよび金をこの順番にて積層させた電解メッキ膜により被覆されている。ここでは、外枠５２、連結帯５６Ａおよび連結帯５６Ｂにより四角に囲まれる領域に、２つのユニット５４Ａ、５４Ｂが配置されている。
図３（Ｂ）を参照して、ユニット５４Ｂは、アイランド１４と複数のリード２０Ａ−２０Ｈから構成されている。アイランド１４は、４つの側辺を備えた四角形形状であり、平面視での大きさは、固着される半導体素子よりも若干大きな程度（例えば５．５ｍｍ×５．５ｍｍ程度）である。
アイランド１４の下側の側辺は、４つのリード２０Ａ−２０Ｄを経由して、リードフレーム５０の連結帯５６Ｂ（リードフレーム５０の支持部）と連続している。
リード２０Ｈ−２０Ｅは、上端が外枠５２と連続している。また、３つのリード２０Ｅ−２０Ｇの下端はポスト２６を介して一体に連結されている。そして、リード２０Ｈの下端は、他の領域よりも幅が広いポスト２４と成っている。
ユニット５４Ａの構造は上記したユニット５４Ｂと同様である。
図３（Ｃ）を参照して、リード２０Ｆは、図３（Ｂ）に示す外枠５２と連続する平坦部２１Ｇと、上方に傾斜する傾斜部２１Hと、幅広に構成されるポスト２６とから構成されている。一方、アイランド１４とリード２０Ｂとの間にも、厚み方向に傾斜する傾斜部２１Ｄが設けられている。
本工程では、リード２０Ｆの先端部（ポスト２６の先端部）を部分的に上方に突起させることにより、突起部２８を設けている。この突起部２８は、リード２０Ｆの傾斜部２１Ｈをプレス加工（コイニング加工）する際に同時に成形することが出来る。即ち、突起部２８に即した形状を備えるプレス金型を用いてプレス加工（コイニング加工）をすることで、突起部２８を成型することが出来る。
ここで、図３（Ｂ）を参照して、突起部２８はポスト２６のみに設けられており、リード２０Ｈのポスト２４には突起部は設けられていない。この理由は、リード２０Ｈが後の工程にて金属細線により半導体素子と接続されるからである。従って、ポスト２４が接続板により接続される場合は、ポスト２４の先端部に突起部を設けても良い。
図４を参照して、次に、各ユニットに半導体素子１２を実装すると共に、半導体素子１２とリードとを電気的に接続する。図４（Ａ）は本工程を示す平面図であり、図４（Ｂ）は拡大された平面図であり、図４（Ｃ）は図４（Ｂ）のＣ−Ｃ’線に於ける断面図である。
図４（Ａ）および図４（Ｂ）を参照して、本工程では、先ず、アイランド１４の上面に半導体素子１２を固着する。半導体素子１２としては、バイポーラトランジスタ、ＭＯＳＦＥＴ、ＩＧＢＴが採用される。また、半導体素子１２としてダイオードが採用されても良い。半導体素子１２がＭＯＳＦＥＴの場合、下面にドレイン電極が設けられ、上面にソース電極（電極１２Ａ）およびゲート電極（電極１２Ｂ）が設けられる。図４（Ｃ）を参照すると、半導体素子１２の裏面に設けられたドレイン電極は、半田等の導電性の接合材２２Ａを介してアイランド１４の上面に接続される。また、半導体素子１２上面のソース電極である電極１２Ａは、接続板１６を経由してポスト２６と接続される。更に、ゲート電極である電極１２Ｂは、金や銅から成る金属細線１７を経由してリード２０Ｈのポスト２４と接続される。
図４（Ｃ）を参照して、本工程で使用される接続板１６は左側から、第１平坦部１６Ａ、第１傾斜部１６Ｂ、第２平坦部１６Ｃ、第２傾斜部１６Ｄおよび第３平坦部１６Ｅから構成されている。そして、第１平坦部１６Ａの下面が接合材２２Ｃを介してポスト２６の上面に接合され、第３平坦部１６Ｅの下面が接合材２２Ｂを介して、半導体素子１２の電極１２Ａに接合されている。
本工程では、図４（Ｃ）を参照して、接続板１６が固着されるポスト２６の端部に突起部２８を設けることにより、本工程に於いて接続板１６の移動を抑制している。
具体的には、接続板１６は、ポスト２６の上面および半導体素子１２の上面に塗布された半田ペーストを溶融することにより接合される。この際に、主電極を接続される接続板１６は比較的大型のものであるので、この接続板１６の接合には大量の半田ペーストが用いられることとなる。従って、大量の半田ペーストが溶融することにより大きな表面張力が発生して接続板１６に作用することとなる。この表面張力は、接続板１６を紙面上にて右方向に移動させようとする。従って、この表面張力に対して何ら対策を施さなければ、接続板１６が紙面上にて右側に移動してしまい、接続板１６の第１傾斜部１６Ｂが半導体素子１２に接触するなどしてショートが発生する。
このことを防止するために本形態では、ポスト２６の右側端部に上方に突起する突起部２８を設けている。具体的には、半田ペーストを介してポスト２６の上面に接続板１６の第１平坦部１６Ａを載置すると、第１平坦部１６Ａの下面は、突起部２８の上端部よりも下方に位置する。そして、溶融した半田（接合材２２Ｃ、２２Ｂ）の表面張力によって接続板１６が右側に移動しようとしても、接続板１６の第１傾斜部１６Ｂの下端付近の下面が突起部２８に押しつけられて、この移動が抑制される。このことにより、接続板１６の平面視での位置が固定されることとなる。
更にまた、突起部２８をポスト２６の右端部に設けることにより、溶融した接合材２２Ｃのアイランド１４側への流出が抑制されるので、流出した接合材２２Ｃによるショートが防止される。
ここで、半導体素子１２の接合と、接続板１６の接合は、同時に行われても良いし個別に行われても良い。同時に行われる場合は、アイランド１４の上面に塗布された半田クリームの上面に半導体素子１２を載置する。さらに、半田クリームを介して、接続板１６の一端を半導体素子１２の電極１２Ａに載置し、他端をポスト２６の上面に載置する。次に、２００℃程度に加熱するリフロー工程により、各半田クリームを溶融し冷却することで、半導体素子１２および接続板１６が同時に接合される。一方、両者が別々に接合される場合は、先ず、半田を介して半導体素子１２をアイランド１４の上面に接合した後に、半導体素子１２の電極１２Ａおよびポスト２６の上面に接続板１６を接合する。
図５を参照して、次に、各ユニットの半導体素子１２等を樹脂モールドする。図５（Ａ）は本工程を示す断面図であり、図５（Ｂ）は本工程を経たリードフレーム５０を示す平面図である。
本工程では、モールド金型を使用したトランスファーモールドにより各ユニットを樹脂封止している。モールド金型７０は、上金型７２と下金型７４とから成り、両者を当接することによりキャビティ７６が形成される。そして、アイランド１４、半導体素子１２、接続板１６、およびリードの一部を、キャビティ７６に収納する。次に、液状または半固形状の封止樹脂をキャビティ７６に充填して加熱硬化することより、アイランド１４、各半導体素子、各接続板およびリードを樹脂封止する。ここでは、リードフレーム５０に設けられた各ユニットが個別にキャビティ７６に収納して樹脂封止される。
図５（Ｂ）に本工程が終了した後のリードフレーム５０の平面図を示す。樹脂封止の工程が終了した後は、各ユニットのリードを、リードフレーム５０の支持部（外枠５２、連結帯５６Ａ、５６Ｂ）から切断する。
上記工程が終了した後は、各ユニットの電気的特性を測定する工程等を経て、図１に示す構成の半導体装置１０が製造される。
１０ 半導体装置
１２ 半導体素子
１４ アイランド
１６ 接続板
１６Ａ 第１平坦部
１６Ｂ 第１傾斜部
１６Ｃ 第２平坦部
１６Ｄ 第２傾斜部
１６Ｅ 第３平坦部
２０、２０Ａ、２０Ｂ、２０Ｃ、２０Ｄ、２０Ｅ、２０Ｆ、２０Ｇ、２０Ｈ リード
１９ 接続板
２１Ｄ 傾斜部
２１Ｇ 平坦部
２１H 傾斜部
２３ 突起部
２４ ポスト
２６ ポスト
２８ 突起部
３８ 封止樹脂
５０ リードフレーム
５２ 外枠
５４、５４Ａ、５４Ｂ ユニット
５６Ａ、５６Ｂ 連結帯
７０ モールド金型
７２ 上金型
７４ 下金型
７６ キャビティ

Claims (10)

  1. 半導体素子と、
    前記半導体素子が上面に固着されるアイランドと、
    前記半導体素子と電気的に接続されて一部が外部に導出すると共に、前記アイランドに接近する端部を部分的に上方に突起させた突起部が設けられたリードと、
    上方に傾斜する傾斜部を中間部に有し、一端が前記リードの上面に接合されると共に他端が前記半導体素子の電極に接合される接続板と、を備え、
    前記リードの前記突起部の上端は、前記接続板の前記一端の下面よりも上方に位置することを特徴とする半導体装置。
  2. 前記リードと前記接続板とを接合させる接合材は、前記リードの上面および前記突起部の側面に密着することを特徴とする請求項１記載の半導体装置。
  3. 複数の前記リードの端部を一体的に連続させたポストを更に備え、
    前記突起部は前記ポストの端部を突起させて設けられることを特徴とする請求項２記載の半導体装置。
  4. 前記接続板は、前記リードと接合材を介して接合される第１平坦部と、前記第１平坦部と連続して上方に傾斜する第１傾斜部と、前記第１傾斜部と連続する第２平坦部と、前記第２平坦部と連続して下方に傾斜する第２傾斜部と、前記第２傾斜部と連続すると共に前記半導体素子が有する前記電極に接合材を介して接合される第３平坦部と、を備え、
    前記リードの前記突起部の上端は、前記接続板の前記第１平坦部の下面よりも上方に配置されることを特徴とする請求項３記載の半導体装置。
  5. 前記接続板の前記第１傾斜面の下面を、前記突起部に接触させることを特徴とする請求項４記載の半導体装置。
  6. 前記リードには、前記半導体素子の上面に設けられた主電極と接続される第１リードと、前記半導体素子の上面に設けられた制御電極と接続される第２リードとが含まれ、
    前記接続板には、前記半導体素子の前記主電極と前記第１リードとを接続する第１接続板と、前記半導体素子の前記制御電極と前記第２リードとを接続する第２接続板とが含まれ、
    前記第１リードおよび前記第２リードに前記突起部が設けられることを特徴とする請求項５記載の半導体装置。
  7. アイランドと、前記アイランドに一端が接近するリードと、前記リードの一端を上方に突起させた突起部とを備えたユニットが設けられたリードフレームを用意する工程と、
    中間部に傾斜部を備えた接続板を用意し、前記接続板の一端を前記リードの上面に接合材を介して接合し、前記接続板の他端を前記アイランドの上面に固着された半導体素子の電極に接合材を介して接合する工程と、を備え、
    前記接続する工程では、前記リードの前記突起部の上端を、前記接続板の前記一端の下面よりも上方に位置させることを特徴とする半導体装置の製造方法。
  8. 前記接続板は、前記リードと接合材を介して接合される第１平坦部と、前記第１平坦部と連続して上方に傾斜する第１傾斜部と、前記第１傾斜部と連続する第２平坦部と、前記第２平坦部と連続して下方に傾斜する第２傾斜部と、前記第２傾斜部と連続すると共に前記半導体素子が有する前記電極に接合材を介して接合される第３平坦部と、を備え、
    前記接続する工程では、前記リードの前記突起部の上端は、前記接続板の前記第１平坦部の下面よりも上方に配置されることを特徴とする請求項７記載の半導体装置の製造方法。
  9. 前記接続板の前記第１平坦部の下面および前記第１傾斜部の下面に、前記接合材を密着させることを特徴とする請求項８記載の半導体装置の製造方法。
  10. 前記接続する工程では、前記接続板の前記第１傾斜部の下面を、前記リードの前記突起部に接触させることにより、前記接続板の移動を規制することを特徴とする請求項９記載の半導体装置の製造方法。
JP2010070100A 2010-03-25 2010-03-25 半導体装置およびその製造方法 Pending JP2011204863A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010070100A JP2011204863A (ja) 2010-03-25 2010-03-25 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010070100A JP2011204863A (ja) 2010-03-25 2010-03-25 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2011204863A true JP2011204863A (ja) 2011-10-13

Family

ID=44881219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010070100A Pending JP2011204863A (ja) 2010-03-25 2010-03-25 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2011204863A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014082384A (ja) * 2012-10-17 2014-05-08 Renesas Electronics Corp 半導体装置およびその製造方法
JP2016195189A (ja) * 2015-03-31 2016-11-17 新電元工業株式会社 半導体装置の製造方法及び半導体装置の製造装置
DE112019005844T5 (de) 2018-11-22 2021-08-12 Rohm Co., Ltd. Halbleiterbauteil
DE112021002114T5 (de) 2020-03-30 2023-01-19 Rohm Co., Ltd. Halbleiterbauteil

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014082384A (ja) * 2012-10-17 2014-05-08 Renesas Electronics Corp 半導体装置およびその製造方法
JP2016195189A (ja) * 2015-03-31 2016-11-17 新電元工業株式会社 半導体装置の製造方法及び半導体装置の製造装置
DE112019005844T5 (de) 2018-11-22 2021-08-12 Rohm Co., Ltd. Halbleiterbauteil
US12040301B2 (en) 2018-11-22 2024-07-16 Rohm Co., Ltd. Semiconductor device
DE112021002114T5 (de) 2020-03-30 2023-01-19 Rohm Co., Ltd. Halbleiterbauteil

Similar Documents

Publication Publication Date Title
CN107078127B (zh) 电力用半导体装置及其制造方法
US7800206B2 (en) Semiconductor device
US11776929B2 (en) Semiconductor device and lead frame member
JP2012015202A (ja) 半導体装置およびその製造方法
JP7175350B2 (ja) 半導体装置
JP2010199492A (ja) 半導体装置およびその製造方法
JP2009267054A (ja) 半導体装置およびその製造方法
JP2011204863A (ja) 半導体装置およびその製造方法
JP6663340B2 (ja) 半導体装置
US9691697B2 (en) Semiconductor device and method of manufacturing semiconductor device
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
JP4769965B2 (ja) 半導体装置およびその製造方法
JP2010087129A (ja) 回路装置およびその製造方法
JP5147295B2 (ja) 半導体装置
JP5112972B2 (ja) 半導体装置およびその製造方法
JP5056105B2 (ja) 半導体装置およびその製造方法
JP5165302B2 (ja) 半導体装置およびその製造方法
JP2012015203A (ja) 半導体装置およびその製造方法
TWI408783B (zh) 電路裝置及其製造方法
US10818581B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP2011091146A (ja) 半導体装置の製造方法
JP2012164798A (ja) 半導体装置及びその製造方法
JP4610426B2 (ja) 回路装置の製造方法
US20230066154A1 (en) Semiconductor device and method of manufacturing the same
JP5342596B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130408