JP2016195189A - 半導体装置の製造方法及び半導体装置の製造装置 - Google Patents

半導体装置の製造方法及び半導体装置の製造装置 Download PDF

Info

Publication number
JP2016195189A
JP2016195189A JP2015074607A JP2015074607A JP2016195189A JP 2016195189 A JP2016195189 A JP 2016195189A JP 2015074607 A JP2015074607 A JP 2015074607A JP 2015074607 A JP2015074607 A JP 2015074607A JP 2016195189 A JP2016195189 A JP 2016195189A
Authority
JP
Japan
Prior art keywords
semiconductor chip
connector
bonding material
semiconductor device
terrace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015074607A
Other languages
English (en)
Other versions
JP6512473B2 (ja
Inventor
剛 茂木
Takeshi Mogi
剛 茂木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2015074607A priority Critical patent/JP6512473B2/ja
Publication of JP2016195189A publication Critical patent/JP2016195189A/ja
Application granted granted Critical
Publication of JP6512473B2 publication Critical patent/JP6512473B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/84801Soldering or alloying

Landscapes

  • Die Bonding (AREA)

Abstract

【課題】生産性を下げることなく、半導体チップ及び接続子の位置や向きが適切でない不良品の発生率を低下させることが可能な半導体装置の製造方法を提供する。【解決手段】リードフレーム10の第1テラス12に第1接合材20を配置するとともに、第2テラス14に第2接合材30を配置する接合材配置工程と、半導体チップ40を載置した後、接続子50を載置する載置工程と、各接合材を加熱溶融した後に固化させることにより、各構成要素を接合するリフロー工程とをこの順序で含む半導体装置の製造方法であって、上面視した際、リフロー工程後に半導体チップ40及び接続子50が配置されるべき位置を第1位置P1とするとき、載置工程では、半導体チップ40及び接続子50のうち少なくとも一方を、第1位置P1よりも所定方向Dに所定距離だけ移動させた位置に載置する半導体装置の製造方法。【選択図】図4

Description

本発明は、半導体装置の製造方法及び半導体装置の製造装置に関する。
現在、半導体チップをリードフレームの第1テラス上に面実装し、第1テラスとは離隔している第2テラスと半導体チップとを導電性の板材からなる接続子によって電気的に接続した構造を有する半導体装置が広く知られている。
この種の半導体装置では、第1テラス及び半導体チップと、第2テラス及び接続子の一方の端部と、半導体チップ及び接続子の他方の端部とが、それぞれ電気的に接続されている。このような半導体装置は、例えば、接合材(例えば、はんだペースト)を間に挟んだ状態でリードフレーム上に半導体チップ及び接続子を載置し、リフローにより接合材を加熱溶融した後に固化させることにより製造することができる。上記の場合、半導体チップ及び接続子は、製造すべき半導体装置における半導体チップ及び接続子が配置されるべき位置に載置される。
しかしながら、上記した半導体装置の製造方法では、リフロー中に半導体チップ及び接続子の位置(上面視したときにおける位置。以下同じ。)や向き(上面視したときにおける向き。以下同じ。)が変わってしまう(上面視したときに半導体チップや接続子が平行移動や回転移動してしまう)ことがあるため、半導体チップ及び接続子の位置や向きが適切でない不良品の発生率を低下させることが困難である。
そこで、従来、図8に示すように、半導体チップ及び接続子を固定する組立治具を用いる半導体装置の製造方法が開示されている(例えば、特許文献1参照。)。
従来の半導体装置の製造方法によれば、図8に示すように、リフロー中に半導体チップ902及び接続子903を固定する組立治具908を用いるため、リフロー中に半導体チップ及び接続子の位置や向きの変化を抑制でき、その結果、半導体チップ及び接続子の位置や向きが適切でない不良品の発生率を低下させることが可能となる。
特開平5−121463号公報
しかしながら、従来の半導体装置の製造方法には、上記組立治具908を用いるため、リフローの前後で組立治具を脱着する手間がかかり、生産性が下がってしまうという問題がある。
そこで、本発明は上記した問題を解決するためになされたものであり、生産性を下げることなく、半導体チップ及び接続子の位置や向きが適切でない不良品の発生率を低下させることが可能な半導体装置の製造方法を提供することを目的とする。また、本発明の半導体装置の製造方法に用いるための製造装置を提供することも目的とする。
[1]本発明の半導体装置の製造方法は、リードフレームの第1テラスに通電性の第1接合材を配置するとともに、前記第1テラスとは離隔している第2テラスに通電性の第2接合材を配置する接合材配置工程と、半導体チップを前記第1接合材上に載置した後、前記半導体チップと前記第2テラスとを電気的に接続する接続子について、前記接続子の一の端部を前記第2接合材上に載置し、かつ、前記一の端部とは異なる前記接続子の他の端部を前記第2接合材と前記半導体チップの前記第1テラスに向ける側とは反対の側に配置された第3接合材上に載置する載置工程と、前記第1接合材、前記第2接合材及び前記第3接合材を加熱溶融した後に固化させることにより、前記リードフレーム、前記半導体チップ及び前記接続子を接合するリフロー工程とをこの順序で含む半導体装置の製造方法であって、前記第2テラスから前記第1テラスへ向かう方向を所定方向とし、上面視した際、前記リフロー工程後に前記半導体チップ及び前記接続子が配置されるべき位置を第1位置とするとき、前記載置工程では、前記半導体チップ及び前記接続子のうち少なくとも一方を、前記第1位置よりも前記所定方向に所定距離だけ移動させた位置に載置することを特徴とする。
[2]本発明の半導体装置の製造方法においては、前記載置工程では、前記半導体チップ及び前記接続子の両方を移動させることが好ましい。
[3]本発明の半導体装置の製造方法においては、前記所定距離は、0.01〜0.20mmの範囲内にあることが好ましい。
[4]本発明の半導体装置の製造方法においては、前記半導体チップを前記第1位置に載置する場合に前記第1接合材を配置する位置を標準位置とするとき、前記接合材配置工程では、前記第1接合材を配置する位置を前記標準位置と同様の位置とすることが好ましい。
[5]本発明の半導体装置の製造方法においては、前記載置工程では、前記半導体チップとして、前記第1テラスに向ける側に予備接合材が形成されている半導体チップを用いることが好ましい。
[6]本発明の半導体装置の製造装置は、本発明の半導体装置の製造方法に用いるための半導体装置の製造装置であって、第2テラスから第1テラスへ向かう方向を所定方向とし、上面視した際、製造すべき半導体装置における半導体チップ及び接続子が配置されるべき位置を第1位置とするとき、前記半導体チップ及び前記接続子のうち少なくとも一方を、前記第1位置よりも前記所定方向に所定距離だけ移動させた位置に載置することを特徴とする。
本発明の半導体装置の製造方法によれば、載置工程では、半導体チップ及び接続子のうち少なくとも一方を、第1位置よりも所定方向に所定距離だけ移動させた位置に載置するため、後述する実験例に示すように、半導体チップ及び接続子の位置や向きが適切でない不良品の発生率を低下させることが可能となる。
また、本発明の半導体装置の製造方法によれば、リフロー中に半導体チップ及び接続子を固定する組立治具を用いる必要がないため、生産性を下げてしまうという問題は生じない。
このため、本発明の半導体装置の製造方法は、生産性を下げることなく、半導体チップ及び接続子の位置や向きが適切でない不良品の発生率を低下させることが可能な半導体装置の製造方法となる。
本発明の半導体装置の製造装置によれば、半導体チップ及び接続子のうち少なくとも一方を、第1位置よりも所定方向に所定距離だけ移動させた位置に載置するため、生産性を下げることなく、半導体チップ及び接続子の位置や向きが適切でない不良品の発生率を低下させることが可能となる。
実施形態1に係る半導体装置の製造方法のフローチャートである。 実施形態1におけるリードフレーム10の図である。図2(a)はリードフレーム10の全体上面図であり、図2(b)はリードフレーム10の主要部を示す上面図であり、図2(c)はリードフレーム10の主要部を示す側面図である。図2(a)では30個の第1テラス12及び第2テラス14のうち、左端の第1テラス12及び第2テラス14にのみ符号を表示している。図2以下の各図面は模式図であり、図示した構成要素等の大きさは、必ずしも現実に対応するものではない。図2(b)以降の図に示す交差する1点破線は、第1テラス12の中心点(1点破線が交差する点)をわかりやすくするための線である。 実施形態1における接合材配置工程S10を説明するために示す図である。図3(a)は第1接合材20及び第2接合材30を配置した後の様子を示す上面図であり、図3(b)は図3(a)の側面図である。 実施形態1における載置工程S20を説明するために示す図である。図4(a)は半導体チップ40を載置したときの様子を示す上面図であり、図4(b)は図4(a)の側面図であり、図4(c)は接続子50を載置したときの様子を示す上面図であり、図4(d)は図4(c)の側面図である。 実施形態1におけるリフロー工程S30を説明するために示す図である。図5(a)はリフロー中の様子を示す上面図であり、図5(b)は図5(a)の側面図であり、図5(c)はリフロー後の様子を示す上面図であり、図5(d)は図5(c)の側面図である。 実施形態2に係る半導体装置の製造方法を説明するために示す図である。図6(a)は実施形態2における載置工程S20で接続子50を載置したときの様子を示す上面図であり、図6(b)は図6(a)の側面図である。 実施形態3に係る半導体装置の製造方法を説明するために示す図である。図7(a)は実施形態3における載置工程S20で接続子50を載置したときの様子を示す上面図であり、図7(b)は図7(a)の側面図である。 従来の半導体装置の製造方法におけるリフロー直前の様子を示す側断面図である。図8の符号901は電極基板、符号902は半導体チップ、符号903は接続子、符号905は接合材であるはんだシート、符号907は絶縁距離を確保するためのスペーサー、符号908は組立治具を示す。
以下、本発明の半導体装置の製造方法及び半導体装置の製造装置について、図に示す実施形態に基づいて説明する。
[実施形態1]
実施形態1に係る半導体装置の製造方法は、図1に示すように、接合材配置工程S10と、載置工程S20と、リフロー工程S30とをこの順序で含む。
接合材配置工程S10の詳細を説明する前に、実施形態1におけるリードフレーム10の構成を説明する。
リードフレーム10は、図2に示すように、一対の第1テラス12及び第2テラス14からなる基本単位(図2(b),(c)参照。)が30個連なってなる(図2(a)参照。)。このように多数対の第1テラス12及び第2テラス14が連なっているのは、一度に多くの半導体装置を製造するためである。なお、リードフレーム10は、後述するリフロー工程S30の後に基本単位ごとに切り離され、個々の半導体装置となる。
上記のように、リードフレーム10において基本単位が連なっているのは製造の便宜のためであるため、これ以降は1つの基本単位に注目して実施形態1の説明をする。これは後述する実施形態2,3についても同様である。
なお、本発明に用いるリードフレームは、基本単位が30個でないものであってもよいし、基本単位1個(一対のみの第1テラス及び第2テラス)からなるものであってもよい。
リードフレーム10は、金属(例えば、銅)からなる。
第1テラス12は、上面視したときに正方形に見える形状からなる。
接合材配置工程S10は、図3に示すように、リードフレーム10の第1テラス12に通電性の第1接合材20を配置するとともに、第1テラス12とは離隔している第2テラス14に通電性の第2接合材30を配置する工程である。
接合材配置工程S10では、第1接合材20を配置する位置を標準位置と同様の位置とする。
標準位置とは、半導体チップ40(後述)を第1位置P1(後述)に載置する場合に第1接合材20を配置する位置である。実施形態1では、後述するように半導体チップ40における第1位置P1が第1テラス12の中心点を中心とする位置であるため、第1接合材20は、第1テラス12の中心点付近に配置される(図3(a)参照)。
第1接合材20及び第2接合材30を構成する材料は、例えば、はんだ粉末に有機溶剤等を混合してペースト状にしたはんだペーストや、はんだリボンに代表される固体はんだ(バルクのはんだ)を好適に用いることができる。
第1接合材20及び第2接合材30の配置は、各接合材の種類に応じた既知の方法(例えば、はんだペーストを用いる場合にはスクリーン印刷法)を用いて行うことができる。
なお、本発明においては、配置(塗布)位置や配置量の調節が容易であること等から、はんだペーストを好適に用いることができる。
本明細書における「はんだ」は広義のはんだ、つまり、導電性及び接着性を有する比較的低融点の金属の総称のことをいう。
載置工程S20は、図4に示すように、半導体チップ40を第1接合材20上に載置(図4(a),(b)参照。)した後、接続子50について、接続子50の一の端部を第2接合材30上に載置し、かつ、一の端部とは異なる接続子50の他の端部を、半導体チップ40の第1テラス12に向ける側とは反対の側に配置された第3接合材60上に載置する(図4(c),(d)参照。)工程である。
載置工程S20では、半導体チップ40及び接続子50のうち少なくとも一方を、第1位置よりも所定方向D(後述)に所定距離だけ移動させた位置に載置する。さらにいえば、実施形態1における載置工程S20では、半導体チップ40を第1位置P1よりも所定方向Dに所定距離だけ移動させた位置に載置する。
なお、図4を初めとする各図面では、第1位置P1と実際に配置する位置との差異をわかりやすくするため、第1位置P1と実際に配置する位置とのずれを大きく表示している。
実施形態1においては、所定距離は、0.01〜0.20mmの範囲内にある。なお、所定距離を0.01mm以上としたのは、所定距離が0.01mmよりも短い場合には所定距離が短すぎて不良品の発生率を十分に低下させることが困難となる場合があるためである。また、所定距離を0.20mm以下としたのは、所定距離が0.20mmよりも長い場合には所定距離が長すぎて半導体チップ及び接続子を適切に載置することが困難となる場合があるためである。
半導体チップ40は、半導体物質(例えば、ケイ素や炭化ケイ素)を基体とし、特定の電子的機能を有する部品(例えば、各種ダイオード)のことをいう。実施形態1における半導体チップ40は、上面視したときに第1テラス12よりも小さい正方形に見える形状からなる。
載置工程S20では、半導体チップ40として、第1テラス12に向ける側(下側)に予備接合材42が形成されている半導体チップを用いる。また、半導体チップ40には、半導体チップ40の第1テラス12に向ける側とは反対の側(接続子50に向ける側。上側。)に第3接合材60が形成されている。
なお、本発明では、半導体チップとして予備接合材が形成されていない半導体チップも用いることができる。
本発明においては、半導体チップ上にあらかじめ形成することで第3接合材を配置してもよいし、半導体チップを第1テラス上に載置した後に第3接合材を配置してもよい。
予備接合材42及び第3接合材60を構成する材料については、第1接合材20及び第2接合材30と同様である。
所定方向Dは、第2テラス14から第1テラス12へ向かう方向である。
第1位置P1は、上面視した際、リフロー工程S30後に半導体チップ40及び接続子50が配置されるべき位置である。また、第1位置P1は、上面視した際、製造すべき半導体装置における半導体チップ40及び接続子50が配置されるべき位置ということもできる。実施形態1においては半導体チップ40のみを第1位置P1と異なる位置に載置するため、図4に示すP1は半導体チップ40についての第1位置である。
なお、実施形態1では、半導体チップ40における第1位置P1は、第1テラス12の中心点を半導体チップ40の中心とする位置である。
本明細書において、「上面視」とは、リードフレームに半導体チップ及び接続子を載置する方向からみることをいう。このため、本発明でいう第1位置は、高さ方向(半導体チップ及び接続子を載置して重ねる方向)の位置関係は考慮しない。
接続子50は、半導体チップ40と第2テラス14とを電気的に接続する。接続子50は、金属(例えば、銅)からなる。
載置工程S20においては、実施形態1に係る半導体装置の製造装置(図示せず。)を用いる。
当該製造装置は、半導体チップ40及び接続子50のうち少なくとも一方(実施形態1においては半導体チップ40)を、第1位置P1よりも所定方向に所定距離だけ移動させた位置に載置する装置である。
当該製造装置を構成する機械要素としては、従来からあるものと同様のものを用いることができ、例えば、半導体チップ40を運搬・載置するためのアーム、第1テラス12や半導体チップ40等の位置を認識するためのカメラ、他の機械要素を制御するための制御装置を用いることができる。
リフロー工程S30は、図5に示すように、第1接合材20、第2接合材30及び第3接合材60を加熱溶融した後に固化させることにより、リードフレーム10、半導体チップ40及び接続子50を接合する工程である。
図5(a),(b)において符号D1で示す矢印は、リフロー工程S30中に半導体チップ40が移動する方向を表す。リフロー工程S30中に半導体チップ40は第1位置P1に向かって移動する(図5(a),(b)参照。)。その後、各接合材を固化させるときには半導体チップ40は第1位置P1に位置する(図5(c),(d)参照。)。
リフロー工程S30は、全ての構成要素を加熱装置(図示せず。)で加熱することにより実施することができる。加熱温度及び加熱時間は、接合材の種類に応じた温度とすることができる。
なお、第1接合材20と予備接合材42とはリフロー工程S30中に混じりあって一体化するが、図5においては第1接合材20と予備接合材42とが一体化したものも符号20で表示している。
リフロー工程S30の後、基本単位ごとに切り離すことで個々の半導体装置を製造することができる。
なお、本発明の半導体装置の製造方法は、上記した工程以外の工程を含んでいてもよい。
以下、実施形態1に係る半導体装置の製造方法及び半導体装置の製造装置の効果について記載する。
実施形態1に係る半導体装置の製造方法によれば、載置工程S20では、半導体チップ40及び接続子50のうち少なくとも一方を、第1位置P1よりも所定方向に所定距離だけ移動させた位置に載置するため、後述する実験例に示すように、半導体チップ及び接続子の位置や向きが適切でない不良品の発生率を低下させることが可能となる。
また、実施形態1に係る半導体装置の製造方法によれば、リフロー中に半導体チップ40を固定する組立治具を用いる必要がないため、生産性を下げてしまうという問題は生じない。
このため、実施形態1に係る半導体装置の製造方法は、生産性を下げることなく、半導体チップ及び接続子の位置や向きが適切でない不良品の発生率を低下させることが可能な半導体装置の製造方法となる。
また、実施形態1に係る半導体装置の製造方法によれば、リフロー中に半導体チップ40を固定する組立治具を用いる必要がないため、半導体チップや接続子等の大きさが変わっても新たな組立治具を用意する必要がなく、従来の半導体装置の製造方法と比較して、設計変更があったときでも柔軟に対応することが可能となる。
また、実施形態1に係る半導体装置の製造方法によれば、所定距離は、0.01〜0.20mmの範囲内にあるため、不良品の発生率を十分に低下させることが可能となり、かつ、半導体チップ及び接続子を適切に載置することが可能となる。
また、実施形態1に係る半導体装置の製造方法によれば、接合材配置工程S10では、第1接合材20を配置する位置を標準位置と同様の位置とするため、公知の半導体装置の製造方法からの変更点を少なくして、設計変更時の生産性の低下を抑制することが可能となる。
また、実施形態1に係る半導体装置の製造方法によれば、載置工程S20では、半導体チップ40として、第1テラス12に向ける側に予備接合材42が形成されている半導体チップを用いるため、接合材内における気泡の発生を抑制するとともに半導体チップと接合材との界面のなじみをよくして、予備接合材を用いない場合と比較して半導体チップと第1テラスとの接合の状態をよくすることが可能となる。
実施形態1に係る半導体装置の製造装置によれば、半導体チップ40及び接続子50のうち少なくとも一方を、第1位置よりも所定方向Dに所定距離だけ移動させた位置に載置するため、生産性を下げることなく、半導体チップ及び接続子の位置や向きが適切でない不良品の発生率を低下させることが可能となる。
[実施形態2]
実施形態2に係る半導体装置の製造方法は、基本的には実施形態1に係る半導体装置の製造方法と同様の方法であるが、載置工程での半導体チップ及び接続子の載置位置が異なる。すなわち、実施形態2に係る半導体装置の製造方法における載置工程S20では、図6に示すように、半導体チップ40及び接続子50のうち接続子50を、第1位置P1よりも所定方向Dに所定距離だけ移動させた位置に載置する。実施形態2においては接続子50のみを第1位置P1と異なる位置に載置するため、図6に示すP1は接続子50についての第1位置である。
このように、実施形態2に係る半導体装置の製造方法は、載置工程における半導体チップ及び接続子の載置位置が実施形態1に係る半導体装置の製造方法とは異なるが、載置工程S20では、半導体チップ40及び接続子50のうち少なくとも一方を、第1位置P1よりも所定方向に所定距離だけ移動させた位置に載置するため、実施形態1に係る半導体装置の製造方法と同様に、生産性を下げることなく、半導体チップ及び接続子の位置や向きが適切でない不良品の発生率を低下させることが可能となる。
なお、実施形態2に係る半導体装置の製造方法は、載置工程における半導体チップ及び接続子の載置位置以外は実施形態1に係る半導体装置の製造方法と同様であるため、実施形態1に係る半導体装置の製造方法が有する効果のうち該当する効果を有する。
実施形態2に係る半導体装置の製造方法においては、第1位置P1よりも所定方向Dに所定距離だけ移動させた位置に載置する対象を接続子50とすることで、実施形態1に係る半導体装置の製造装置と同等の半導体装置の製造装置を用いることができる。この場合の半導体装置の製造装置の効果は実施形態1で記載したものと同様である。
[実施形態3]
実施形態3に係る半導体装置の製造方法は、基本的には実施形態1に係る半導体装置の製造方法と同様の方法であるが、載置工程での半導体チップ及び接続子の載置位置が異なる。すなわち、実施形態3に係る半導体装置の製造方法における載置工程S20では、図7に示すように、半導体チップ40及び接続子50の両方を、第1位置P1よりも所定方向Dに所定距離だけ移動させた位置に載置する。実施形態3においては半導体チップ40及び接続子50の両方を第1位置P1と異なる位置に載置するため、図7に示すP1は半導体チップ40及び接続子50の両方についての第1位置である。
実施形態3においては、半導体チップ40に関しての所定距離と接続子50に関しての所定距離は同じである。
なお、本発明においては、半導体チップ40に関しての所定距離と接続子50に関しての所定距離とが異なっていてもよい(後述の実験例も参照。)。
このように、実施形態3に係る半導体装置の製造方法は、載置工程における半導体チップ及び接続子の載置位置が実施形態1に係る半導体装置の製造方法とは異なるが、載置工程S20では、半導体チップ40及び接続子50のうち少なくとも一方を、第1位置P1よりも所定方向に所定距離だけ移動させた位置に載置するため、実施形態1に係る半導体装置の製造方法と同様に、生産性を下げることなく、半導体チップ及び接続子の位置や向きが適切でない不良品の発生率を低下させることが可能となる。
また、実施形態3に係る半導体装置の製造方法によれば、載置工程S20では、半導体チップ40及び接続子50の両方を移動させるため、後述する実験例に示すように、半導体チップ又は接続子の一方のみを移動させた場合と比較して、不良品の発生率を一層低下させることが可能となる。
なお、実施形態3に係る半導体装置の製造方法は、載置工程における半導体チップ及び接続子の載置位置以外は実施形態1に係る半導体装置の製造方法と同様であるため、実施形態1に係る半導体装置の製造方法が有する効果のうち該当する効果を有する。
実施形態3に係る半導体装置の製造方法においては、第1位置P1よりも所定方向Dに所定距離だけ移動させた位置に載置する対象を半導体チップ40及び接続子50の両方とすることで、実施形態1に係る半導体装置の製造装置と同等の半導体装置の製造装置を用いることができる。この場合の半導体装置の製造装置の効果は実施形態1で記載したものと同様である。
[実験例]
実験例においては、本発明の半導体装置の製造方法の効果を実証するための実験を行った。
実験例は、上記した実施形態1〜3に準じて行った。まず、実験例で用いたリードフレーム、半導体チップ、接続子及び各接合材について説明する。なお、各構成要素の大きさについては、本発明において重要と思われる第1テラス、半導体チップ、接続子の半導体チップに載置する部分についてのみ記載する。
実験例で用いたリードフレームは、各実施形態で説明したリードフレーム10と同様のものである(図2参照。)。すなわち、第1テラス及び第2テラスからなる基本単位が30個連なったものを使用した。
第1テラスは、上面視したときに正方形形状からなり、一辺の長さは3.2mmであった。
実験例で用いた半導体チップは、各実施形態で説明した半導体チップ40と同様のものである。
半導体チップは、上面視したときに正方形形状からなり、一辺の長さは2.9mmであった。
半導体チップとしては、第1テラスに向ける側に予備接合材が、接続子に向ける側に第3接合材が、それぞれ形成されている半導体チップを用いた。実験例における予備接合材及び第3接合材はそれぞれ固形のはんだであり、第3接合材には接続子を載置する前にフラックスの塗布を行った。
実験例で用いた接続子は、各実施形態で説明した接続子と同様のものであるが、第3接合材上(半導体チップ上)に載置する部分が上面視したときに正方形形状からなり、その一辺の長さは2.5mmである。
実験例では、第1接合材及び第2接合材として、はんだペーストを用いた。第3接合材及び予備接合材については、半導体チップの説明において説明したとおりである。
次に、実験例における実験の条件を説明する。
実験例では、比較条件、第1条件、第2条件及び第3条件の4種類の条件で実験を行った。
比較条件は、半導体チップ及び接続子を第1位置に載置した。これは、公知の半導体装置の製造方法に相当する。
第1条件では、半導体チップのみを第1位置から所定方向に0.05mm移動させた位置に載置した。これは、実施形態1に相当する。
第2条件では、接続子のみを第1位置から所定方向に0.10mm移動させた位置に載置した。これは、実施形態2に相当する。
第3条件では、半導体チップを第1位置から所定方向に0.05mm移動させ、接続子を第1位置から所定方向に0.10mm移動させた。これは、実施形態3に相当する。
実験例では、各条件につきリードフレーム8個分(基本単位240個)の半導体装置を製造した。その後、リフロー工程後の第1テラスからのはみ出し量が0.00mmに収まるものの割合、0.10mm以内に収まるものの割合、0.15mmに収まるものの割合をそれぞれ算出し、評価を行った。0.00mm、0.10mm及び0.15mmは、いわば不良品か否かの評価基準であり、各割合はいわゆる歩留まりと同様の意味を有する。
なお、「0.00mm」は、0.01ミリ単位で計測したときにはみ出し量を計測できないことを意味している。
以下、実験例の結果を表1に記載する。
[表1]
歩留まり 0.00mm 0.10mm 0.15mm
比較条件 33.80% 100.00% 100.00%
第1条件 80.93% 99.52% 100.00%
第2条件 82.08% 100.00% 100.00%
第3条件 84.16% 100.00% 100.00%
また、上記実験で最も優秀な結果を出した第3条件について、試行回数を増やした実験も行った。当該実験は2回に分けて行われ、1回目の実験では、リードフレーム160個分(基本単位4800個)の半導体装置を製造し、2回目の実験では、リードフレーム103個分(基本単位3090個)の半導体装置を製造した。このように多数の半導体装置を製造した場合でも、リフロー工程後の第1位置からのずれが0.00mmに収まるものの割合は、1回目の実験では85.17%、2回目の実験では86.21%となり、上記表1に示した実験結果が妥当であることが確認できた。
実験例の結果として、表1に示すように、載置工程で半導体チップ及び接続子のうち少なくとも一方を、第1位置よりも所定方向に所定距離だけ移動させた位置に載置することで、半導体チップ及び接続子の位置や向きが適切でない不良品の発生率を低下させることが可能となることが確認できた。
また、実験例の結果として、載置工程で半導体チップ及び接続子の両方を移動させた位置に載置することで、半導体チップ又は接続子の一方のみを移動させた場合と比較して、不良品の発生率を一層低下させることが可能となることが確認できた。
なお、実験例では比較条件でも高い歩留まりで半導体装置を製造可能な条件で実験を行ったため、0.10mm及び0.15mmの歩留まりでは比較条件と第1〜第3条件との結果を判別できなかった。しかし、0.00mmの歩留まりでは比較条件と第1〜第3条件との結果に明確な差異がある。このため、公知の半導体装置の製造方法では不良品の発生率を十分に低下させることができない条件で実験(半導体装置の製造)を行った場合には、0.10mm以上の歩留まりにおいても、公知の半導体装置の製造方法を用いた場合の結果と本発明の半導体装置の製造方法を用いた場合の結果との間に差異が発生するものと考えられる。
本発明の詳細な原理については未だ研究中であるが、第1テラス側と第2テラス側とでリフロー後に接合材が凝固する早さが異なることが関係している可能性がある。いずれにしても、上記した実験例に示すように本発明の効果は明確であり、優れた再現性も得られている。
以上、本発明を上記の各実施形態に基づいて説明したが、本発明は上記の各実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば、次のような変形も可能である。
(1)上記各実施形態において記載した構成要素の数、材質、形状、位置、大きさ、角度等は例示であり、本発明の効果を損なわない範囲において変更することが可能である。
10…リードフレーム、12…第1テラス、14…第2テラス、20…第1接合材、30…第2接合材、40…半導体チップ、42…予備接合材、50…接続子、60…第3接合材、D…所定方向、D1…リフロー工程中に半導体チップが移動する方向、P1…第1位置

Claims (6)

  1. リードフレームの第1テラスに通電性の第1接合材を配置するとともに、前記第1テラスとは離隔している第2テラスに通電性の第2接合材を配置する接合材配置工程と、
    半導体チップを前記第1接合材上に載置した後、前記半導体チップと前記第2テラスとを電気的に接続する接続子について、前記接続子の一の端部を前記第2接合材上に載置し、かつ、前記一の端部とは異なる前記接続子の他の端部を前記半導体チップの前記第1テラスに向ける側とは反対の側に配置された第3接合材上に載置する載置工程と、
    前記第1接合材、前記第2接合材及び前記第3接合材を加熱溶融した後に固化させることにより、前記リードフレーム、前記半導体チップ及び前記接続子を接合するリフロー工程とをこの順序で含む半導体装置の製造方法であって、
    前記第2テラスから前記第1テラスへ向かう方向を所定方向とし、上面視した際、前記リフロー工程後に前記半導体チップ及び前記接続子が配置されるべき位置を第1位置とするとき、
    前記載置工程では、前記半導体チップ及び前記接続子のうち少なくとも一方を、前記第1位置よりも前記所定方向に所定距離だけ移動させた位置に載置することを特徴とする半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法において、
    前記載置工程では、前記半導体チップ及び前記接続子の両方を移動させることを特徴とする半導体装置の製造方法。
  3. 請求項1又は2に記載の半導体装置の製造方法において、
    前記所定距離は、0.01〜0.20mmの範囲内にあることを特徴とする半導体装置の製造方法。
  4. 請求項1〜3のいずれかに記載の半導体装置の製造方法において、
    前記半導体チップを前記第1位置に載置する場合に前記第1接合材を配置する位置を標準位置とするとき、
    前記接合材配置工程では、前記第1接合材を配置する位置を前記標準位置と同様の位置とすることを特徴とする半導体装置の製造方法。
  5. 請求項1〜4のいずれかに記載の半導体装置の製造方法において、
    前記載置工程では、前記半導体チップとして、前記第1テラスに向ける側に予備接合材が形成されている半導体チップを用いることを特徴とする半導体装置の製造方法。
  6. 請求項1〜5のいずれかに記載の半導体装置の製造方法に用いるための半導体装置の製造装置であって、
    第2テラスから第1テラスへ向かう方向を所定方向とし、上面視した際、製造すべき半導体装置における半導体チップ及び接続子が配置されるべき位置を第1位置とするとき、
    前記半導体チップ及び前記接続子のうち少なくとも一方を、前記第1位置よりも前記所定方向に所定距離だけ移動させた位置に載置することを特徴とする半導体装置の製造装置。
JP2015074607A 2015-03-31 2015-03-31 半導体装置の製造方法及び半導体装置の製造装置 Active JP6512473B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015074607A JP6512473B2 (ja) 2015-03-31 2015-03-31 半導体装置の製造方法及び半導体装置の製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015074607A JP6512473B2 (ja) 2015-03-31 2015-03-31 半導体装置の製造方法及び半導体装置の製造装置

Publications (2)

Publication Number Publication Date
JP2016195189A true JP2016195189A (ja) 2016-11-17
JP6512473B2 JP6512473B2 (ja) 2019-05-15

Family

ID=57323859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015074607A Active JP6512473B2 (ja) 2015-03-31 2015-03-31 半導体装置の製造方法及び半導体装置の製造装置

Country Status (1)

Country Link
JP (1) JP6512473B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02121356A (ja) * 1988-09-09 1990-05-09 Motorola Inc 半導体デバイス
JP2006100739A (ja) * 2004-09-30 2006-04-13 Toshiba Corp 接合体、半導体装置、接合方法及び半導体装置の製造方法
JP2009267054A (ja) * 2008-04-24 2009-11-12 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2011204863A (ja) * 2010-03-25 2011-10-13 On Semiconductor Trading Ltd 半導体装置およびその製造方法
JP2011210805A (ja) * 2010-03-29 2011-10-20 Shindengen Electric Mfg Co Ltd ダイオードモジュール及び保護用デバイス
JP2013026306A (ja) * 2011-07-19 2013-02-04 Semiconductor Components Industries Llc 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02121356A (ja) * 1988-09-09 1990-05-09 Motorola Inc 半導体デバイス
JP2006100739A (ja) * 2004-09-30 2006-04-13 Toshiba Corp 接合体、半導体装置、接合方法及び半導体装置の製造方法
JP2009267054A (ja) * 2008-04-24 2009-11-12 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2011204863A (ja) * 2010-03-25 2011-10-13 On Semiconductor Trading Ltd 半導体装置およびその製造方法
JP2011210805A (ja) * 2010-03-29 2011-10-20 Shindengen Electric Mfg Co Ltd ダイオードモジュール及び保護用デバイス
JP2013026306A (ja) * 2011-07-19 2013-02-04 Semiconductor Components Industries Llc 半導体装置の製造方法

Also Published As

Publication number Publication date
JP6512473B2 (ja) 2019-05-15

Similar Documents

Publication Publication Date Title
US10319682B2 (en) Electronic component device, method of mounting electronic component device on circuit board, and mounting structure of electronic component device on circuit board
JP5093235B2 (ja) 電子部品装置およびその製造方法
JP5115524B2 (ja) 電子部品ユニット及び補強用接着剤
TW201717216A (zh) 異向導電性膜及連接構造體
JP5881829B2 (ja) クワッドフラットノーリードパッケージ体をパッケージングする方法、及びパッケージ体
US20120021183A1 (en) Forming Low Stress Joints Using Thermal Compress Bonding
TWI395301B (zh) 使用在金屬氧化物半導體場效電晶體球閘陣列封裝技術上之摺疊框架載體
JP6641524B1 (ja) 半導体装置の製造方法
JP2017028156A (ja) 実装構造体及びその製造方法
US20170207186A1 (en) Electronic device and electronic apparatus
US9815133B2 (en) Method for producing a module
JP2016195189A (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP5560713B2 (ja) 電子部品の実装方法等
CN109994433A (zh) 半导体装置封装
JP2016174117A (ja) 熱電変換モジュール及びその製造方法
JP6061276B2 (ja) 金属層間のはんだ接合の形成方法
JP2014236168A (ja) 半導体装置及び半導体装置の製造方法
JP2013065807A (ja) 配線基板およびはんだバンプ付き配線基板ならびに半導体装置
CN104465427A (zh) 封装结构及半导体工艺
JP4995883B2 (ja) 半導体フリップチップ構造体
JPH08148623A (ja) 半導体装置
WO2012124539A1 (ja) 電子部品およびその製造方法
JP2013153060A (ja) 配線基板およびはんだバンプ付き配線基板ならびに半導体装置
JP2012004521A (ja) 縁切位置決め型ワイヤボンディング構造及びリードピンの変位防止方法
JP2008091650A (ja) フリップチップ実装方法、および半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190328

R150 Certificate of patent or registration of utility model

Ref document number: 6512473

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150