JP2016195189A - 半導体装置の製造方法及び半導体装置の製造装置 - Google Patents
半導体装置の製造方法及び半導体装置の製造装置 Download PDFInfo
- Publication number
- JP2016195189A JP2016195189A JP2015074607A JP2015074607A JP2016195189A JP 2016195189 A JP2016195189 A JP 2016195189A JP 2015074607 A JP2015074607 A JP 2015074607A JP 2015074607 A JP2015074607 A JP 2015074607A JP 2016195189 A JP2016195189 A JP 2016195189A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- connector
- bonding material
- semiconductor device
- terrace
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
Landscapes
- Die Bonding (AREA)
Abstract
Description
従来の半導体装置の製造方法によれば、図8に示すように、リフロー中に半導体チップ902及び接続子903を固定する組立治具908を用いるため、リフロー中に半導体チップ及び接続子の位置や向きの変化を抑制でき、その結果、半導体チップ及び接続子の位置や向きが適切でない不良品の発生率を低下させることが可能となる。
実施形態1に係る半導体装置の製造方法は、図1に示すように、接合材配置工程S10と、載置工程S20と、リフロー工程S30とをこの順序で含む。
リードフレーム10は、図2に示すように、一対の第1テラス12及び第2テラス14からなる基本単位(図2(b),(c)参照。)が30個連なってなる(図2(a)参照。)。このように多数対の第1テラス12及び第2テラス14が連なっているのは、一度に多くの半導体装置を製造するためである。なお、リードフレーム10は、後述するリフロー工程S30の後に基本単位ごとに切り離され、個々の半導体装置となる。
なお、本発明に用いるリードフレームは、基本単位が30個でないものであってもよいし、基本単位1個(一対のみの第1テラス及び第2テラス)からなるものであってもよい。
リードフレーム10は、金属(例えば、銅)からなる。
第1テラス12は、上面視したときに正方形に見える形状からなる。
接合材配置工程S10では、第1接合材20を配置する位置を標準位置と同様の位置とする。
標準位置とは、半導体チップ40(後述)を第1位置P1(後述)に載置する場合に第1接合材20を配置する位置である。実施形態1では、後述するように半導体チップ40における第1位置P1が第1テラス12の中心点を中心とする位置であるため、第1接合材20は、第1テラス12の中心点付近に配置される(図3(a)参照)。
第1接合材20及び第2接合材30の配置は、各接合材の種類に応じた既知の方法(例えば、はんだペーストを用いる場合にはスクリーン印刷法)を用いて行うことができる。
なお、本発明においては、配置(塗布)位置や配置量の調節が容易であること等から、はんだペーストを好適に用いることができる。
本明細書における「はんだ」は広義のはんだ、つまり、導電性及び接着性を有する比較的低融点の金属の総称のことをいう。
なお、図4を初めとする各図面では、第1位置P1と実際に配置する位置との差異をわかりやすくするため、第1位置P1と実際に配置する位置とのずれを大きく表示している。
本発明においては、半導体チップ上にあらかじめ形成することで第3接合材を配置してもよいし、半導体チップを第1テラス上に載置した後に第3接合材を配置してもよい。
予備接合材42及び第3接合材60を構成する材料については、第1接合材20及び第2接合材30と同様である。
第1位置P1は、上面視した際、リフロー工程S30後に半導体チップ40及び接続子50が配置されるべき位置である。また、第1位置P1は、上面視した際、製造すべき半導体装置における半導体チップ40及び接続子50が配置されるべき位置ということもできる。実施形態1においては半導体チップ40のみを第1位置P1と異なる位置に載置するため、図4に示すP1は半導体チップ40についての第1位置である。
なお、実施形態1では、半導体チップ40における第1位置P1は、第1テラス12の中心点を半導体チップ40の中心とする位置である。
本明細書において、「上面視」とは、リードフレームに半導体チップ及び接続子を載置する方向からみることをいう。このため、本発明でいう第1位置は、高さ方向(半導体チップ及び接続子を載置して重ねる方向)の位置関係は考慮しない。
当該製造装置は、半導体チップ40及び接続子50のうち少なくとも一方(実施形態1においては半導体チップ40)を、第1位置P1よりも所定方向に所定距離だけ移動させた位置に載置する装置である。
当該製造装置を構成する機械要素としては、従来からあるものと同様のものを用いることができ、例えば、半導体チップ40を運搬・載置するためのアーム、第1テラス12や半導体チップ40等の位置を認識するためのカメラ、他の機械要素を制御するための制御装置を用いることができる。
図5(a),(b)において符号D1で示す矢印は、リフロー工程S30中に半導体チップ40が移動する方向を表す。リフロー工程S30中に半導体チップ40は第1位置P1に向かって移動する(図5(a),(b)参照。)。その後、各接合材を固化させるときには半導体チップ40は第1位置P1に位置する(図5(c),(d)参照。)。
リフロー工程S30は、全ての構成要素を加熱装置(図示せず。)で加熱することにより実施することができる。加熱温度及び加熱時間は、接合材の種類に応じた温度とすることができる。
なお、第1接合材20と予備接合材42とはリフロー工程S30中に混じりあって一体化するが、図5においては第1接合材20と予備接合材42とが一体化したものも符号20で表示している。
なお、本発明の半導体装置の製造方法は、上記した工程以外の工程を含んでいてもよい。
実施形態2に係る半導体装置の製造方法は、基本的には実施形態1に係る半導体装置の製造方法と同様の方法であるが、載置工程での半導体チップ及び接続子の載置位置が異なる。すなわち、実施形態2に係る半導体装置の製造方法における載置工程S20では、図6に示すように、半導体チップ40及び接続子50のうち接続子50を、第1位置P1よりも所定方向Dに所定距離だけ移動させた位置に載置する。実施形態2においては接続子50のみを第1位置P1と異なる位置に載置するため、図6に示すP1は接続子50についての第1位置である。
実施形態3に係る半導体装置の製造方法は、基本的には実施形態1に係る半導体装置の製造方法と同様の方法であるが、載置工程での半導体チップ及び接続子の載置位置が異なる。すなわち、実施形態3に係る半導体装置の製造方法における載置工程S20では、図7に示すように、半導体チップ40及び接続子50の両方を、第1位置P1よりも所定方向Dに所定距離だけ移動させた位置に載置する。実施形態3においては半導体チップ40及び接続子50の両方を第1位置P1と異なる位置に載置するため、図7に示すP1は半導体チップ40及び接続子50の両方についての第1位置である。
なお、本発明においては、半導体チップ40に関しての所定距離と接続子50に関しての所定距離とが異なっていてもよい(後述の実験例も参照。)。
実験例においては、本発明の半導体装置の製造方法の効果を実証するための実験を行った。
実験例は、上記した実施形態1〜3に準じて行った。まず、実験例で用いたリードフレーム、半導体チップ、接続子及び各接合材について説明する。なお、各構成要素の大きさについては、本発明において重要と思われる第1テラス、半導体チップ、接続子の半導体チップに載置する部分についてのみ記載する。
第1テラスは、上面視したときに正方形形状からなり、一辺の長さは3.2mmであった。
半導体チップは、上面視したときに正方形形状からなり、一辺の長さは2.9mmであった。
半導体チップとしては、第1テラスに向ける側に予備接合材が、接続子に向ける側に第3接合材が、それぞれ形成されている半導体チップを用いた。実験例における予備接合材及び第3接合材はそれぞれ固形のはんだであり、第3接合材には接続子を載置する前にフラックスの塗布を行った。
実験例では、比較条件、第1条件、第2条件及び第3条件の4種類の条件で実験を行った。
比較条件は、半導体チップ及び接続子を第1位置に載置した。これは、公知の半導体装置の製造方法に相当する。
第1条件では、半導体チップのみを第1位置から所定方向に0.05mm移動させた位置に載置した。これは、実施形態1に相当する。
第2条件では、接続子のみを第1位置から所定方向に0.10mm移動させた位置に載置した。これは、実施形態2に相当する。
第3条件では、半導体チップを第1位置から所定方向に0.05mm移動させ、接続子を第1位置から所定方向に0.10mm移動させた。これは、実施形態3に相当する。
なお、「0.00mm」は、0.01ミリ単位で計測したときにはみ出し量を計測できないことを意味している。
以下、実験例の結果を表1に記載する。
歩留まり 0.00mm 0.10mm 0.15mm
比較条件 33.80% 100.00% 100.00%
第1条件 80.93% 99.52% 100.00%
第2条件 82.08% 100.00% 100.00%
第3条件 84.16% 100.00% 100.00%
Claims (6)
- リードフレームの第1テラスに通電性の第1接合材を配置するとともに、前記第1テラスとは離隔している第2テラスに通電性の第2接合材を配置する接合材配置工程と、
半導体チップを前記第1接合材上に載置した後、前記半導体チップと前記第2テラスとを電気的に接続する接続子について、前記接続子の一の端部を前記第2接合材上に載置し、かつ、前記一の端部とは異なる前記接続子の他の端部を前記半導体チップの前記第1テラスに向ける側とは反対の側に配置された第3接合材上に載置する載置工程と、
前記第1接合材、前記第2接合材及び前記第3接合材を加熱溶融した後に固化させることにより、前記リードフレーム、前記半導体チップ及び前記接続子を接合するリフロー工程とをこの順序で含む半導体装置の製造方法であって、
前記第2テラスから前記第1テラスへ向かう方向を所定方向とし、上面視した際、前記リフロー工程後に前記半導体チップ及び前記接続子が配置されるべき位置を第1位置とするとき、
前記載置工程では、前記半導体チップ及び前記接続子のうち少なくとも一方を、前記第1位置よりも前記所定方向に所定距離だけ移動させた位置に載置することを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記載置工程では、前記半導体チップ及び前記接続子の両方を移動させることを特徴とする半導体装置の製造方法。 - 請求項1又は2に記載の半導体装置の製造方法において、
前記所定距離は、0.01〜0.20mmの範囲内にあることを特徴とする半導体装置の製造方法。 - 請求項1〜3のいずれかに記載の半導体装置の製造方法において、
前記半導体チップを前記第1位置に載置する場合に前記第1接合材を配置する位置を標準位置とするとき、
前記接合材配置工程では、前記第1接合材を配置する位置を前記標準位置と同様の位置とすることを特徴とする半導体装置の製造方法。 - 請求項1〜4のいずれかに記載の半導体装置の製造方法において、
前記載置工程では、前記半導体チップとして、前記第1テラスに向ける側に予備接合材が形成されている半導体チップを用いることを特徴とする半導体装置の製造方法。 - 請求項1〜5のいずれかに記載の半導体装置の製造方法に用いるための半導体装置の製造装置であって、
第2テラスから第1テラスへ向かう方向を所定方向とし、上面視した際、製造すべき半導体装置における半導体チップ及び接続子が配置されるべき位置を第1位置とするとき、
前記半導体チップ及び前記接続子のうち少なくとも一方を、前記第1位置よりも前記所定方向に所定距離だけ移動させた位置に載置することを特徴とする半導体装置の製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015074607A JP6512473B2 (ja) | 2015-03-31 | 2015-03-31 | 半導体装置の製造方法及び半導体装置の製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015074607A JP6512473B2 (ja) | 2015-03-31 | 2015-03-31 | 半導体装置の製造方法及び半導体装置の製造装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016195189A true JP2016195189A (ja) | 2016-11-17 |
JP6512473B2 JP6512473B2 (ja) | 2019-05-15 |
Family
ID=57323859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015074607A Active JP6512473B2 (ja) | 2015-03-31 | 2015-03-31 | 半導体装置の製造方法及び半導体装置の製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6512473B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02121356A (ja) * | 1988-09-09 | 1990-05-09 | Motorola Inc | 半導体デバイス |
JP2006100739A (ja) * | 2004-09-30 | 2006-04-13 | Toshiba Corp | 接合体、半導体装置、接合方法及び半導体装置の製造方法 |
JP2009267054A (ja) * | 2008-04-24 | 2009-11-12 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2011204863A (ja) * | 2010-03-25 | 2011-10-13 | On Semiconductor Trading Ltd | 半導体装置およびその製造方法 |
JP2011210805A (ja) * | 2010-03-29 | 2011-10-20 | Shindengen Electric Mfg Co Ltd | ダイオードモジュール及び保護用デバイス |
JP2013026306A (ja) * | 2011-07-19 | 2013-02-04 | Semiconductor Components Industries Llc | 半導体装置の製造方法 |
-
2015
- 2015-03-31 JP JP2015074607A patent/JP6512473B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02121356A (ja) * | 1988-09-09 | 1990-05-09 | Motorola Inc | 半導体デバイス |
JP2006100739A (ja) * | 2004-09-30 | 2006-04-13 | Toshiba Corp | 接合体、半導体装置、接合方法及び半導体装置の製造方法 |
JP2009267054A (ja) * | 2008-04-24 | 2009-11-12 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2011204863A (ja) * | 2010-03-25 | 2011-10-13 | On Semiconductor Trading Ltd | 半導体装置およびその製造方法 |
JP2011210805A (ja) * | 2010-03-29 | 2011-10-20 | Shindengen Electric Mfg Co Ltd | ダイオードモジュール及び保護用デバイス |
JP2013026306A (ja) * | 2011-07-19 | 2013-02-04 | Semiconductor Components Industries Llc | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6512473B2 (ja) | 2019-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10319682B2 (en) | Electronic component device, method of mounting electronic component device on circuit board, and mounting structure of electronic component device on circuit board | |
JP5093235B2 (ja) | 電子部品装置およびその製造方法 | |
JP5115524B2 (ja) | 電子部品ユニット及び補強用接着剤 | |
TW201717216A (zh) | 異向導電性膜及連接構造體 | |
JP5881829B2 (ja) | クワッドフラットノーリードパッケージ体をパッケージングする方法、及びパッケージ体 | |
US20120021183A1 (en) | Forming Low Stress Joints Using Thermal Compress Bonding | |
TWI395301B (zh) | 使用在金屬氧化物半導體場效電晶體球閘陣列封裝技術上之摺疊框架載體 | |
JP6641524B1 (ja) | 半導体装置の製造方法 | |
JP2017028156A (ja) | 実装構造体及びその製造方法 | |
US20170207186A1 (en) | Electronic device and electronic apparatus | |
US9815133B2 (en) | Method for producing a module | |
JP2016195189A (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
JP5560713B2 (ja) | 電子部品の実装方法等 | |
CN109994433A (zh) | 半导体装置封装 | |
JP2016174117A (ja) | 熱電変換モジュール及びその製造方法 | |
JP6061276B2 (ja) | 金属層間のはんだ接合の形成方法 | |
JP2014236168A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2013065807A (ja) | 配線基板およびはんだバンプ付き配線基板ならびに半導体装置 | |
CN104465427A (zh) | 封装结构及半导体工艺 | |
JP4995883B2 (ja) | 半導体フリップチップ構造体 | |
JPH08148623A (ja) | 半導体装置 | |
WO2012124539A1 (ja) | 電子部品およびその製造方法 | |
JP2013153060A (ja) | 配線基板およびはんだバンプ付き配線基板ならびに半導体装置 | |
JP2012004521A (ja) | 縁切位置決め型ワイヤボンディング構造及びリードピンの変位防止方法 | |
JP2008091650A (ja) | フリップチップ実装方法、および半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190328 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6512473 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |