JP4995883B2 - 半導体フリップチップ構造体 - Google Patents

半導体フリップチップ構造体 Download PDF

Info

Publication number
JP4995883B2
JP4995883B2 JP2009240624A JP2009240624A JP4995883B2 JP 4995883 B2 JP4995883 B2 JP 4995883B2 JP 2009240624 A JP2009240624 A JP 2009240624A JP 2009240624 A JP2009240624 A JP 2009240624A JP 4995883 B2 JP4995883 B2 JP 4995883B2
Authority
JP
Japan
Prior art keywords
group
additional
connection pad
bump
columnar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009240624A
Other languages
English (en)
Other versions
JP2011086879A (ja
Inventor
宏欣 徐
睿清 徐
Original Assignee
力成科技股▲分▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股▲分▼有限公司 filed Critical 力成科技股▲分▼有限公司
Priority to JP2009240624A priority Critical patent/JP4995883B2/ja
Publication of JP2011086879A publication Critical patent/JP2011086879A/ja
Application granted granted Critical
Publication of JP4995883B2 publication Critical patent/JP4995883B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401Structure
    • H01L2224/1403Bump connectors having different sizes, e.g. different diameters, heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405Shape
    • H01L2224/14051Bump connectors having different shapes

Description

本発明は、半導体装置に関し、特に表面接合装置で半田付けた柱状バンプを有する半導体フリップチップ構造体に関する。
周知のフリップチップ接合技術(flip−chip bonding technology)として、複数個の球状ソルダバンプ(solder bump)をチップ主面上に設置してチップ反転及びリフローを介しバンプを基板(またはプリント回路基板)上にある対応する接続パッドに電気的及び機械的に接合するフリップチップ接合方式が知られている。このフリップチップ接合方式は、多ピン化チップパッケージに応用することができ、ワイヤボンディング電気接続方式と比較してチップ−基板間の電気接続経路を最短に提供し、さらに高密度I/O端子を有する製品に適用して、優れた高周波信号の伝送品質を備える。従来、ソルダバンプはリフロー処理により基板の接続パッドに接合され、その際にリフロー温度でソルダバンプは溶融してしまうので、フリップチップ−基板間隙を維持することができなくなり、かつソルダバンプは外観的に球状になって円弧のように外へ拡散する。ソルダバンプは相互接触することによって短絡と汚染などの問題が起き、それらを避けるためソルダバンプ位置を変えかつバンプ間のピッチを大きくする判断により、チップ主面には再配線層(RDL)を設計することが必要である。
上述した問題に対し、IBM(International Business−Machines Corporation)社は従来のソルダバンプに替え柱状バンプの採用を決めた。この柱状バンプによれば、再配線層を配置しなくても柱状バンプ間のピッチ(即ちチップボンディングパッド間のピッチ)は80umより短く、ソルダを用い柱状バンプを基板上の接続パッドに接続し、それは金属柱の半田付けによるチップ接合技術(MPS−C2、Metal Post−Solder−Chip Connection)と称される。この技術により、リフローの際の温度は柱状バンプの溶融温度に達しないためバンプは柱状を維持して球状に変形せず、柱状バンプ間のピッチが縮小でき、従来のソルダバンプ相互接触による短絡問題は起きない。従って、バンプをより高い密度で配置でき、再配線層も省略でき、さらに所定フリップチップ間隙を維持することができ、さらに底部充填材の充填に影響することがない。この技術は特許文献1の「バンプ構造、バンプの形成方法、実装接続体」に開示されている。
現在、上述特定領域の運用において、フリップチップ接合装置(flip−chip bonder)は柱状バンプによるフリップチップの半田接合として用いられる。例えば、図1に示すように、基板110は表面の周辺に設置した複数個の指状接続パッド111を設け、図2に示すように、チップ120は指状接続パッド111群と対応する複数個の柱状バンプ121及び素子作動領域124を有し、素子作動領域124はチップ120の主面に位置し、柱状バンプ121群は素子作動領域124内に位置することがない。再配線層が配置されない時、柱状バンプ121群は周辺又は中央に並んでいる。図3に示すように、ソルダ130は柱状バンプ121の接合面に設置され、リフロー処理によって柱状バンプ121群と指状接続パッド111群とを接合させる。接合工程において、チップ120の柱状バンプ121群を適切に指状接続パッド111群に位置合わせする。接合装置の配置精度(placement accuracy)は厳しく求められ、指状接続パッド111の中央にある垂直線は柱状バンプ121の側辺を越えない。図3に示すように、バンプと接続パッドとの最大偏移差許容値(即ちチップ偏移許容値であって配置精度ともいう)は指状接続パッド111の幅の1/2より大きくなることはない。ここで、接続パッドの幅は約25umである。リフロー温度でのソルダ表面張力により柱状バンプ121群を接続パッド111群に位置合わせすることができる。故に、バンプ間微細ピッチを備えるチップに対し、例えば80um或いはより小さいピッチ(50um)である場合、配置精度は相対的に高く要求されることに対し、周知のフリップチップ接合技術にはフリップチップ接合装置を利用しなければ柱状バンプの半田接合は不可能である。
図4Aに示すように、リフロー前に柱状バンプ121群を完全に指状接続パッド111群に位置合わせすると、リフロー後にチップ120は精確に基板110と接合して偏移現象が起きることはない。また図4Bに示すように、位置ずれが少々有る場合、チップ120のチップ偏移量δが指状接続パッド111の接続パッド幅Wの1/2より小さければ(δ<1/2W)、柱状バンプ121群を指状接続パッド111の中央垂直線に位置合わせすることができる。リフロー処理過程において、液体に溶融したソルダ130には自己位置合わせ及び修正の特性が有ることによって柱状バンプ121群を引きながら指状接続パッド111群に位置合わせして(図4C参照)、チップ偏移を減らせる。
しかしながら、図5Aに示すように、リフロー前にチップ偏移量δが接続パッド幅Wの1/2より長い場合(δ>1/2W)、柱状バンプ121群の各部位を指状接続パッド111の中央垂直線に位置合わせることができず、位置合わせ失敗となる。図5Bに示すように、柱状バンプ121群にあるソルダ130は殆ど指状接続パッド111間の隙間に集中し、一旦ソルダ130が隣り合う2つの接続パッド111と同時接触すれば、リフローの際に液体に溶融したソルダ130は自己位置調整及び修正の作用がなくなり、短絡現象が発生する。或いは、図5Cに示すように、リフロー処理過程において、たとえソルダ130により柱状バンプ121群が少々引かれ位置修正されても、ピン配置が正しい指状接続パッド111群と半田接合する表面が一部だけであり、容易に断裂する。故に、チップ偏移量δが接続パッド幅Wの1/2より長い場合、フリップチップ接合効率と電気接続信頼性は大幅に低くになる。
図6Aに示すように、リフロー前にチップ偏移量δが接続パッド幅Wの1/2より遥かに大きく接続パッド群間のピッチに達する場合、柱状バンプ121群をピン配置が正しくない指状接続パッド111群に位置合わせすることになる。そして、図6Bに示すように、リフロー後に柱状バンプ121群はピン配置が正しくない指状接続パッド111群に半田接合されて信号エラー問題を起こす。
従って、柱状バンプによるフリップチップの半田接合過程(金属柱の半田付けによるチップ接合と称してもよい)において、チップ偏移量許容値δは0〜1/2Wであり、この範囲を超えたらリフロー処理過程において自動位置調整が順調にできず、リフロー後にチップは偏移や回転移動などの問題が起きる。さらに信号エラーを起こしてフリップチップの再接合或は廃棄をしなければならなくなり、製品の良品率とコストに悪影響を与える。よって、柱状バンプによるフリップチップの半田接合作業にはフリップチップ接合装置しか利用できず、理由としては該装置の配置精度が約±10um、接続パッド幅Wの1/2より小さいことである(20umより小さく約12.5umである)。現在、利用される表面接合装置(SMT Mounter)の配置精度は約±50umであり、精度要求に達しないので電気接続品質の低下と大量不良品の発生を招くことになる。
特開平9−97791号
本発明の主な目的は、上述問題を解決するため表面接合装置で半田付けた柱状バンプを有する半導体フリップチップ構造体を提供する。柱状バンプによるフリップチップの半田接合応用において、配置精度が比較的低い表面接合装置を利用して柱状バンプによるフリップチップの半田接合作業を行うことが可能となり、それによって、従来のフリップチップ接合装置に代わって生産性の向上及びコスト削減が可能となる。
本発明のもう一つの目的は、表面接合装置で半田付けた柱状バンプを有する半導体フリップチップ構造体を提供する。柱状バンプによるフリップチップの半田接合応用において、柱状バンプの半田付けの際に位置合わせ精度の向上をさせることが可能となる。
上述目的を達するため、本発明に係る半導体フリップチップ構造体は、主に基板、チップ、複数個の第一ソルダ及び複数個の付加ソルダを備える。基板には複数個の第一接続パッドと複数個の付加パッドとが設けられ、第一接続パッドは第一排列線上に配列され、該第一排列線に沿って定義した第一接続パッド幅と第一接続パッドピッチとを有し、ここでは、第一接続パッドピッチは第一接続パッド幅より長い。チップには同一表面に突起する複数個の第一柱状バンプと複数個の付加バンプとが設けられ、第一柱状バンプ群は第一ソルダ群を介して第一接続パッド群に半田接合され、付加バンプ群は付加ソルダ群を介して付加パッド群に半田接合される。ここでは、各付加バンプは接合平面を有し、各接合平面の形状と面積とは各付加パッドの半田接合表面と対応する。接合平面は複数個の屈曲凸角と両屈曲凸角間にある長辺とを有し、長辺は第一接続パッドピッチより二倍以上長い。
上述した技術により、本発明の半導体フリップチップ構造体は以下に示す幾つかのメリットと効用が有る。
1.付加パッド、付加バンプ及び付加ソルダによる特定組成は本発明の技術手段として適切に用いられる。付加バンプの接合平面の形状と面積とは付加パッドの半田接合表面と対応し、かつ接合平面は複数個の屈曲凸角と両屈曲凸角間にある長辺とを有し、該長辺は第一接続パッドピッチより二倍以上長い。よって、柱状バンプによるフリップチップの半田接合応用において、リフローの際に偏移や回転移動した柱状バンプは自動的に所定位置に戻ることができるので、配置精度が比較的低い表面接合装置を利用して柱状バンプによるフリップチップの半田接合作業を行うことが可能となり、それにより、従来のフリップチップ接合装置に代わって生産性の向上をさせる。
2.付加パッド、付加バンプ及び付加ソルダによる特定組成は本発明の技術手段として適切に用いられる。接合平面は複数個の屈曲凸角を有し、付加バンプの接合平面の形状を変えて屈曲凸角の数を増やすことができる。よって、柱状バンプによるフリップチップの半田接合応用において、柱状バンプの半田付けの際に位置合わせ精度を向上させることが可能となる。
従来の半導体フリップチップ構造体の基板を示す平面図である。 従来の半導体フリップチップ構造体のチップ主面を示す平面図である。 従来の半導体フリップチップ構造体においてチップと基板との接合を示す部分側面図である。 従来の半導体フリップチップ構造体における柱状バンプと指状接続パッドとの接合時の状態を示す模式図である。 従来の半導体フリップチップ構造体における柱状バンプと指状接続パッドとの接合時の状態を示す模式図である。 従来の半導体フリップチップ構造体における柱状バンプと指状接続パッドとの接合時の側面から見た状態を示す模式図である。 従来の半導体フリップチップ構造体における柱状バンプと指状接続パッドとの接合時の状態を示す模式図である。 従来の半導体フリップチップ構造体における柱状バンプと指状接続パッドとの接合時の側面から見た状態を示す模式図である。 従来の半導体フリップチップ構造体における柱状バンプと指状接続パッドとの接合時の側面から見た状態を示す模式図である。 従来の半導体フリップチップ構造体における柱状バンプと指状接続パッドとの接合時の状態を示す模式図である。 従来の半導体フリップチップ構造体における柱状バンプと指状接続パッドとの接合時の側面から見た状態を示す模式図である。 本発明の第1実施形態の半導体フリップチップ構造体を示す断面図である。 本発明の第1実施形態の半導体フリップチップ構造体の基板を示す平面図である。 本発明の第1実施形態の半導体フリップチップ構造体の基板を示す部分拡大図である。 本発明の第1実施形態の半導体フリップチップ構造体のチップ主面を示す平面図である。 本発明の第1実施形態の半導体フリップチップ構造体のチップを示す部分斜視図である。 本発明の第1実施形態例の半導体フリップチップ構造体において、チップと基板との接合時の側面から見た状態を示す模式図である。 本発明の第1実施形態例の半導体フリップチップ構造体において、チップと基板との接合時の側面から見た状態を示す模式図である。 本発明の第1実施形態例の半導体フリップチップ構造体において、チップと基板との接合時の側面から見た状態を示す模式図である。 本発明の第2実施形態の半導体フリップチップ構造体の基板を示す平面図である。 本発明の第2実施形態の半導体フリップチップ構造体の基板を示す部分拡大図である。 本発明の第2実施形態の半導体フリップチップ構造体のチップ主面を示す平面図である。 本発明の第2実施形態の半導体フリップチップ構造体のチップを示す部分斜視図である。 本発明の第3実施形態の半導体フリップチップ構造体の基板を示す平面図である。 本発明の第3実施形態の半導体フリップチップ構造体の基板を示す部分拡大図である。 本発明の第3実施形態の半導体フリップチップ構造体のチップ主面を示す平面図である。 本発明の第3実施形態の半導体フリップチップ構造体のチップを示す部分斜視図である。 本発明の第3実施形態の半導体フリップチップ構造体において、チップと基板との接合の際の自動回転位置合わせを示す模式図である。 本発明の第3実施形態の半導体フリップチップ構造体において、チップと基板との接合の際の自動回転位置合わせを示す模式図である。
以下、添付された図面を参照して、本発明の実施形態について説明する。しかしながら、図面においては、本発明の基本構成や実施方法を示す概略図であり、本発明に係る要素と構成だけを示し、実際に実施する部材の個数、外形、寸法を一定の比率で記載するものではなく、説明の便宜及び明確性のために簡略または誇張されている。一方、実際に使われる個数、外形、寸法は様々な設計に応じ、部材の配置はより複雑になる可能性がある。
(第1実施形態)
図7は、本発明の第1実施形態の半導体フリップチップ構造体の断面図を示す。半導体フリップチップ構造体200は、主に基板210、チップ220、複数個の第一ソルダ230及び複数個の付加ソルダ240を備える。ここでは、図8Aと図8Bとは基板210の平面図と部分拡大図とをそれぞれ示し、図9Aと図9Bとはチップ220の主面の平面図と部分拡大図とをそれぞれ示す。
図8A及び図8Bに示すように、基板210は複数個の第一接続パッド211と複数個の付加接続パッド212とを備え、第一接続パッド211群は第一排列線L1上に配列され、第一排列線L1に沿って定義された第一接続パッド幅W1と第一接続パッドピッチP1とを有する。ここでは、第一接続パッドピッチP1は第一接続パッド幅W1より長い。接続パッドピッチというのは、第一排列線L1にある合い隣り合う第一接続パッド211の中心相互間の距離である。通常、第一接続パッドピッチP1は第一接続パッド幅W1の二倍ぐらいであり、チップ接合パッドピッチと対応して80umより小さい。第1実施形態においては、第一接続パッドピッチP1は50umである。また、基板210はさらに複数個の第二接続パッド213を設け、第二接続パッド213群は第二排列線L2上に配列され、第二排列線L2に沿って定義された第二接続パッド幅W2と第二接続パッドピッチP2とを有する。ここでは、第二接続パッドピッチP2は第二接続パッド幅W2より長い。第1実施形態において、第二接続パッドピッチP2は第二接続パッド幅W2の二倍ぐらいである。第一排列線L1と第二排列線L2とは接続パッドの排列方向により定義した仮想直線であって、基板210上に設置した実存直線ではなく、相互に直交することができるので第一接続パッド211群の設置方向と第二接続パッド213群の設置方向とは相互に直交して周辺排列のようになっている。第1実施形態において、第一接続パッド211群と第二接続パッド213群との間に角隅ギャップ214が形成できるため、第一接続パッド211群と第二接続パッド213群とは完全周辺排列ではなく基板210の表面周辺に隣接する。
図9A及び図9Bに示すように、チップ220は同一表面220Aに突起する複数個の第一柱状バンプ221と複数個の付加バンプ222とを設け、上述した表面220Aはチップ220の主面になってもよい。即ち表面220Aは素子作動領域224を設け、素子作動領域224の内には集積回路配置を設ける。第1実施形態において、第一柱状バンプ221群と付加バンプ222群とは素子作動領域224の外に位置してチップ220の回路配置に影響することがなく、従来の再配線層(RDL)の設置も不要である。第一柱状バンプ221群はチップ220と基板210との電気接続として用いられる。第1実施形態において、第一柱状バンプ221群と付加バンプ222群とは同一材料によって形成されてもよいが、付加バンプ222群は電気接続機能を備えず自動的位置合わせと機械的接続だけを提供する。第1実施形態において、第一柱状バンプ221群と付加バンプ222群とは銅バンプであってもよく、第一柱状バンプ221群は柱状に形成される。チップ220はさらに複数個の第二柱状バンプ223を設け、第二柱状バンプ223群はチップ220の同一表面220Aに突起して第二接続パッド213群に半田接合される。付加バンプ222群は、第一排列線L1と第二排列線L2との間にある内角の角隅に設置され、つまり角隅ギャップ214に隣接するが、第一排列線L1と第二排列線L2との上には位置しない。そのため、第一柱状バンプ221群と第二柱状バンプ223群とはチップ220の表面周辺に高密度に配列されることができ、チップの寸法を変える必要がない。具体的に言えば、第一柱状バンプ221群と第二柱状バンプ223群とはチップ220の表面角隅に位置せず、即ち非完全周辺排列ということである。第1実施形態において、図9Bに示すよう付加バンプ222群は接合平面222Aを有し、各接合平面222Aの形状と面積は各付加パッド212の半田接合表面212Aと対応する(図8B、図9B参照)。接合平面222Aは複数個の屈曲凸角222Bと両屈曲凸角間にある辺長Sである長辺とを有し(図9A参照)、長辺の辺長Sは第一接続パッドピッチP1の二倍より長い。具体的に言えば、長辺の辺長Sは100umより大きく、第一接続パッド幅W1は20〜50um程度であり、つまり、長辺の辺長Sは第一接続パッド幅W1の二倍〜四倍程度より長い。第1実施形態において、接合平面222AはL形状となって五個の屈曲凸角222Bを有する。一般的に言えば、付加バンプ222群の接合平面222Aは特定形状を持って屈曲凸角222Bを四個以上に増やすことができるので、柱状バンプは半田付けの際に位置合わせ精度をより向上させることが可能となる。第1実施形態において、各接合平面222Aの屈曲凸角222B群は90°または90°より小さく、つまり、直角や鋭角になる。一方、各第一柱状バンプ221は平坦頂上表面221Aを有し、平坦頂上表面221Aは接合平面222Aより面積が小さく、かつ第一接続パッド211群と対応しない形状を有する。第1実施形態において、平坦頂上表面221Aと接合平面222Aとは同一水平面に位置することができることにより、第一柱状バンプ221群と付加バンプ222群とは同一高度に位置し、平坦頂上表面221Aは円形状であり、かつ第一接続パッド211群は指状であり、第一接続パッド211群は平坦頂上表面221A群より面積が小さくない。他に、図8A及び図8Bに示すように、付加パッド212群は長辺と対応する側辺を有し、該側辺は第一排列線L1に平行している。
図10Aに示すように、第一ソルダ230群は第一柱状バンプ221群と第一接続パッド211群との半田接合として用いられる。リフロー前に予め第一ソルダ230群を第一柱状バンプ221群の平坦頂上表面221A上に形成する。第一ソルダ230群の材質は錫−銀(SnAg)である。第一ソルダ230群は平坦頂上表面221A群だけを被覆するが、第一柱状バンプ221群の側面を完全に被覆しないことで、第一ソルダ230群の厚みは第一柱状バンプ221群の高度より小さくなる。それにより、第一柱状バンプ221群と第一接続パッド211群との半田接合の際に第一ソルダ230は顕著な円弧のように拡散することがなく(図7参照)、第一柱状バンプ221群をより高い密度でチップ220の表面220Aに設置させることができる。再び図10Aに示すように、複数個の付加ソルダ240は付加バンプ222群と付加パッド212群との半田接合として用いられる。付加ソルダ240群は屈曲凸角222B群までを被覆するが、付加バンプ222群を完全に被覆しないことで、付加ソルダ240群の厚みは付加バンプ222群の高度より小さくなる。それにより、リフローの際に付加ソルダ240群は長距離(接続パッドの1/2を超える)の自動位置合わせと調整を確実に行うことができる。例えば、付加ソルダ240群の厚みは約付加バンプ222群の2/3である。第一ソルダ230群と付加ソルダ240群とは、印刷や粘着技術で第一柱状バンプ221群と付加バンプ222群との上にそれぞれ直接付着され、或いはメッキ方式で第一柱状バンプ221群と付加バンプ222群との表面上にそれぞれ形成されることも可能である。また、第二柱状バンプ223群と第二接続パッド213群とを半田接合するためさらに複数個の第二ソルダ(図示せず)を有する。ここでは、付加ソルダ240群、第一ソルダ230群及び第二ソルダの材質は同一であってもよいし、異なっていてもよく、同一材質である場合、チップ偏移量は接続パッド幅の1/2より大きく、接続パッドピッチより小さい状況を改善することができる。第1実施形態において、付加ソルダ240群のリフロー温度は第一ソルダ230群のリフロー温度より小さいことは、さらにチップ偏移量が接続パッドピッチより大きく接続パッド幅の1/2より小さい状況を改善することができる。リフロー過程においては、加熱後の付加ソルダ240群は液体に溶融して表面張力の位置調整を行い、そして、液体状態の付加ソルダ240群により付加バンプ222群の中心は付加パッド212群の中心へ近寄ってチップ220を精確に基板210に位置合わせて接合する。次に、温度が上がった後に第一ソルダ230群は同様に溶融して柱状バンプの半田接合として用いられて電気接続を完成する(図7、図10C参照)。
図10Aに示すように、第1実施形態では表面接合装置を用いてフリップチップ接合によってチップ220を基板210に接合する際に、チップ220の付加バンプ222群と第一柱状バンプ221群とを基板210の付加パッド212群と第一接続パッド211群とにそれぞれ位置合わせする。このとき、表面接合装置は一括処理方式を採用して量産ができるが、配置精度が比較的高くないので、半田接合中にチップ220を基板210に位置あわせできない問題が容易に発生する。すなわち、図10Bに示すように、チップ220の偏移量は上述した周知の許容範囲を超えるかもしれず、第一柱状バンプ221群の偏移量が第一接続パッド群幅W1の1/2より大きくなって(δ>1/2W)、さらに第一接続パッドピッチP1に接近する(即ち位置あわせエラーを起す)こともある。しかし、付加バンプ222群の偏移量は付加パッド212群幅の1/2より小さく未だ許容範囲内である(即ち偏移量は1/2Sより小さい)ので、リフローの際に付加ソルダ240群は液体に溶融して付加バンプ222群と付加パッド212群との間に出来た表面張力を介し付加バンプ222群を引きながら付加パッド212群に位置あわせるとともに、第一柱状バンプ221群を位置調整して所定位置に引く。図10Cに示すように、リフロー後にチップ220は順調に基板210上に接合され、かつ第一柱状バンプ221群を対応する第一接続パッド211群に精確接合させることにより、電気接続が確実に達成できる。
第1実施形態において、付加バンプ222群の接合平面222Aの形状と面積が付加パッド212群の半田接合表面212Aと対応すること、及び接合平面222Aの屈曲凸角222B群と長辺との特定関係によれば、配置精度(placement accuracy)が比較的低い表面接合装置(SMTmounter)を利用しても柱状バンプによるフリップチップの半田接合作業を行うことが可能となり、それによって、従来の高価なフリップチップ接合装置に代わることだけではなく、量産ができる表面接合装置はより高い生産性を上げる利点がある。上述した効果を実現できる具体例において、半導体フリップチップ構造体200がソルダのリフローの際に、付加ソルダ240群が液体に溶融することにより、付加バンプ222群は表面張力を有して自動位置調整を行い、偏移した第一柱状バンプ221群を所定位置に引きながら基板210の第一接続パッド211群に位置合わせする。従って、直接、一般の表面接合装置を用いてフリップチップ接合うことにより表面接合装置の生産量(UPH、unit per hour)が大きいという利点を利用し、かつ付加バンプ222群を介し従来の高配置精度で位置合わせができないという問題を改善することにより、生産量が大幅増加し、良品率の維持ができるとともに、従来の高価なフリップチップ接合装置に代わることも可能になる。従来に用いたフリップチップ接合装置と第1実施形態において用いる表面接合装置との生産量比較を表1に示す。
Figure 0004995883
(第2実施形態)
本発明の第2実施形態の半導体フリップチップ構造体は、主に図11A及び図11Bに示す基板210と図12A及び図12Bに示すチップ220とを備え、さらに複数個の第一ソルダ230と複数個の付加ソルダ240とを有する。ここで、第1実施形態で用いた部材と同一の機能を有する部材には同一の部材番号を付記し、その説明を省略する。
図12A及び図12Bに示すように、第2実施形態において、各付加バンプ222は近隣の第一付加バンプ322Aと第二付加バンプ322Bとに分離することにより構成される。第一付加バンプ322Aと第二付加バンプ322Bとの間に充填材通路325が形成され、充填材通路325は角隅ギャップ214に位置合わせされることにより、フリップチップ間隙に底部充填材は十分に充填され易くなる。具体的に言えば、第一付加バンプ322A群と第二付加バンプ322B群との接合平面222Aは狭長矩形であってもよく、かつ第一付加バンプ322A群の設置方向と第二付加バンプ322B群の設置方向とは相互垂直になる。ここで、上述した狭長矩形は、長側辺は短側辺より二倍以上長くなり、各接合平面222Aでは四個の屈曲凸角222Bを有する。
再び図11A及び図11Bに示すように、付加パッド212群の形状と面積は接合平面222A群と対応し、かつ付加パッド212群は長辺と対応する側辺を有し、該側辺は第一排列線L1に平行している。このような構成によれば、チップ220は基板210と接合した後に底部充填材を充填材通路325を経由して注入し易くなり、チップ220と基板210との間の中央部分に十分充填して半導体フリップチップ構造体はより緊密な結合性が得られる。さらに、底部充填材によりチップ220と基板210との間に起きた全体熱膨張特性の不安定或は外力による衝撃を有効に低減してチップ使用寿命を長くすることができる。
(第3実施形態)
本発明の第3実施形態の半導体フリップチップ構造体は、主に図13A及び図13Bに示す基板210と図14A及び図14Bに示すチップ220とを備え、さらに複数個の第一ソルダと複数個の付加ソルダとを有する。ここで、第1実施形態で用いた部材と同一の機能を有する部材には同一の部材番号を付記し、その説明を省略する。
図13及び図14に示すように、付加パッド212群は側辺を有し、該側辺は付加バンプ222群の長辺と対応して第一排列線L1と平行せず斜めになる。側辺と第一排列線L1とが形成した挟角は0°以上90°以下であり、第3実施形態において、図13Bに示すように挟角は約45°であるため、側辺は角隅ギャップ214に向くことになる。具体的に言えば、付加バンプ222群の接合平面222Aの形状と面積は付加パッド212群の半田接合表面212Aと対応することで、接合平面222Aの側辺が第一柱状バンプ221群の設置方向と形成した挟角は0°以上90°以下であり、即ち両者は平行関係ではなく垂直関係でもない。
図15Aに示すように、チップ220を基板210に接合する際に、リフロー処理を行ってチップ220と基板210との間の電気接合を完成させるが、チップ220に回転偏移が起き基板210との位置合わせを行えないことがある。しかし、チップ220と基板210との間に回転角度が出来たとき、付加パッド212群の設置を介しリフローの際に付加バンプ222群の表面に形成した付加ソルダが高温で溶融して液体になり、液体になった付加ソルダが表面張力により自己位置合わせ及び修正を行うことにより、付加バンプ222群を所定位置へ回転移動させ(図15Aの矢印の示すように)、付加バンプ222群を付加パッド212群に位置あわせする。図15Bに示すように、付加バンプ222群と付加パッド212群との位置合わせを自動的に行うと同時に、第一柱状バンプ221群を引きながら第一接続パッド211群に位置合わせることにより、チップ220は基板210との位置合わせを完成して基板210に確実接合され、かつチップ220と基板210との間の電気接続品質を確保する。
以上、本発明をその好適な実施形態に基づいて説明したが、本発明の保護範囲は特許申請範囲で限定されて、この保護範囲に基準して、本発明の精神と範囲内に触れるどんな変更や修正も本発明の保護範囲に属する。
S:長辺の辺長、L1:第一排列線、L2:第二排列線、W1:第一接続パッド幅、W2:第二接続パッド幅、P1:第一接続パッドピッチ、P2:第二接続パッドピッチ、200:半導体フリップチップ構造体、210:基板、211:第一接続パッド、212:付加パッド、212A:半田接合表面、213:第二接続パッド、214:角隅ギャップ、220:チップ、220A:表面、221:第一柱状バンプ、221A:平坦頂上表面、222:付加バンプ、222A:接合平面、222B:屈曲凸角、223:第二柱状バンプ、224:素子作動領域、230:第一ソルダ、240:付加ソルダ、260:底部充填材、322A:第一付加バンプ、322B:第二付加バンプ、325:充填材通路。

Claims (7)

  1. 基板、チップ、複数個の第一ソルダ及び複数個の付加ソルダを備え、
    前記基板には、複数個の第一接続パッドと複数個の付加パッドとが設けられ、前記第一接続パッド群は第一排列線上に配列され、前記第一排列線に沿って定義した第一接続パッド幅と第一接続パッドピッチとを有し、前記第一接続パッドピッチは前記第一接続パッド幅より長く、
    前記チップには同一表面に突起する複数個の第一柱状バンプと複数個の付加バンプとが設けられ、
    前記第一ソルダ群は前記第一柱状バンプ群を前記第一接続パッド群に半田接合することに用いられ、
    前記付加ソルダ群は前記付加バンプ群を前記付加パッド群に半田接合することに用いられ、
    前記各付加バンプは接合平面を有し、前記各接合平面の形状と面積は前記各付加パッドの半田接合表面と対応し、前記接合平面は複数個の屈曲凸角と両屈曲凸角間にある長辺とを有し、前記長辺は前記第一接続パッドピッチより二倍以上長く、
    前記基板はさらに複数個の第二接続パッドを有し、前記第二接続パッド群は第二排列線上に配列され、前記第二排列線に沿って定義した第二接続パッド幅と第二接続パッドピッチとを有し、前記第二接続パッドピッチは前記第二接続パッド幅より長く、前記第二排列線は前記第一排列線と相互に垂直し、
    前記チップはさらに複数個の第二柱状バンプを有し、前記第二柱状バンプ群は前記チップの同一表面に突起して前記第二接続パッド群に半田接合され、前記付加バンプ群は前記第一排列線と前記第二排列線との間にある内角の角隅に設置され、
    前記第二柱状バンプ群と前記第二接続パッド群とを半田接合するためさらに複数個の第二ソルダを有し、
    前記第一接続パッド群と前記第二接続パッド群との間に角隅ギャップが形成可能であるため、前記第一接続パッド群と前記第二接続パッド群とは完全周辺排列ではなく、かつ前記付加バンプ群は前記角隅ギャップに隣接し、
    前記各付加バンプは近隣の第一付加バンプと第二付加バンプとに分離することにより構成され、前記第一付加バンプと前記第二付加バンプとの間に充填材通路が形成され、前記充填材通路は角隅ギャップに位置合わせされることを特徴とする半導体フリップチップ構造体。
  2. 前記付加ソルダ群のリフロー温度は前記第一ソルダのリフロー温度より低いことを特徴とする請求項1に記載の半導体フリップチップ構造体。
  3. 前記各第一柱状バンプは平坦頂上表面を有し、前記平坦頂上表面は前記接合平面より面積が小さく、かつ前記第一接続パッドと対応しない形状を有することを特徴とする請求項1に記載の半導体フリップチップ構造体。
  4. 前記付加パッドは側辺を有し、前記側辺は前記付加バンプ群の前記長辺と対応して前記第一排列線に平行せず斜めになり、前記側辺と前記第一排列線とが形成した挟角は0°以上90°以下であることを特徴とする請求項1に記載の半導体フリップチップ構造体。
  5. 前記付加パッドは側辺を有し、前記側辺は前記付加バンプ群の前記長辺と対応して前記第一排列線に平行することを特徴とする請求項1に記載の半導体フリップチップ構造体。
  6. 前記付加ソルダ群は前記屈曲凸角群までを被覆するが、前記付加バンプ群を完全に被覆しないことで、前記付加ソルダ群の厚みは前記付加バンプ群の高度より小さくなることを特徴とする請求項1に記載の半導体フリップチップ構造体。
  7. 前記付加バンプ群と前記第一柱状バンプ群とは銅バンプであり、前記第一柱状バンプ群は柱状に形成されることを特徴とする請求項1に記載の半導体フリップチップ構造体。
JP2009240624A 2009-10-19 2009-10-19 半導体フリップチップ構造体 Expired - Fee Related JP4995883B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009240624A JP4995883B2 (ja) 2009-10-19 2009-10-19 半導体フリップチップ構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009240624A JP4995883B2 (ja) 2009-10-19 2009-10-19 半導体フリップチップ構造体

Publications (2)

Publication Number Publication Date
JP2011086879A JP2011086879A (ja) 2011-04-28
JP4995883B2 true JP4995883B2 (ja) 2012-08-08

Family

ID=44079596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009240624A Expired - Fee Related JP4995883B2 (ja) 2009-10-19 2009-10-19 半導体フリップチップ構造体

Country Status (1)

Country Link
JP (1) JP4995883B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8970035B2 (en) 2012-08-31 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package
US20150171039A1 (en) * 2013-12-13 2015-06-18 Chipmos Technologies Inc. Redistribution layer alloy structure and manufacturing method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637143A (ja) * 1992-07-15 1994-02-10 Toshiba Corp 半導体装置および半導体装置の製造方法
JPH0645402A (ja) * 1992-07-22 1994-02-18 Sony Corp 配線基板の接続方法及び配線基板
JPH06112463A (ja) * 1992-09-25 1994-04-22 Mitsubishi Electric Corp 半導体装置及びその実装方法
JPH0955400A (ja) * 1995-08-15 1997-02-25 Sony Corp 電子部品及び電子部品の実装方法
JPH10303249A (ja) * 1997-04-28 1998-11-13 Nec Kansai Ltd 半導体装置
JP2002231749A (ja) * 2001-02-01 2002-08-16 Casio Comput Co Ltd 半導体装置およびその接合構造
JP2007242782A (ja) * 2006-03-07 2007-09-20 Fujikura Ltd 半導体装置及び電子装置
JP2008034774A (ja) * 2006-07-28 2008-02-14 Taiyo Yuden Co Ltd 半導体装置が実装された回路装置及び配線基板

Also Published As

Publication number Publication date
JP2011086879A (ja) 2011-04-28

Similar Documents

Publication Publication Date Title
US7902666B1 (en) Flip chip device having soldered metal posts by surface mounting
US9545013B2 (en) Flip chip interconnect solder mask
JP4618260B2 (ja) 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置
WO2009116517A1 (ja) 電子装置及びその製造方法
US9515039B2 (en) Substrate structure with first and second conductive bumps having different widths
JP2002026072A (ja) 半導体装置の製造方法
TWI485829B (zh) Lead frame and wafer flip chip package using this lead frame
JP2011142185A (ja) 半導体装置
JP5049573B2 (ja) 半導体装置
JP5569676B2 (ja) 電子部品の実装方法
JP2011171427A (ja) 積層型半導体装置
JP4995883B2 (ja) 半導体フリップチップ構造体
KR20170091414A (ko) 반도체 소자
TWI453881B (zh) 封裝結構及其製法
JP5151878B2 (ja) 半導体装置
TW201707152A (zh) 具中空腔室之半導體封裝結構及其下基板及製程
JP2010040884A (ja) 半導体装置及び半導体チップのボンディング方法
JP2008124363A (ja) 半導体装置
JP2007208056A (ja) 半導体装置の製造方法
TW201005894A (en) Pillar-to-pillar flip-chip assembly
JP2016162813A (ja) プリント基板及びハンダ付け方法
JP2005142497A (ja) 電子部品及び電子部品の実装方法
WO2022259619A1 (ja) 電子制御装置および電子制御装置の製造方法
WO2021261013A1 (ja) 電子制御装置および電子制御装置の製造方法
US20080061433A1 (en) Methods and substrates to connect an electrical member to a substrate to form a bonded structure

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120323

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120326

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120510

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4995883

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees