JP4995883B2 - 半導体フリップチップ構造体 - Google Patents
半導体フリップチップ構造体 Download PDFInfo
- Publication number
- JP4995883B2 JP4995883B2 JP2009240624A JP2009240624A JP4995883B2 JP 4995883 B2 JP4995883 B2 JP 4995883B2 JP 2009240624 A JP2009240624 A JP 2009240624A JP 2009240624 A JP2009240624 A JP 2009240624A JP 4995883 B2 JP4995883 B2 JP 4995883B2
- Authority
- JP
- Japan
- Prior art keywords
- group
- additional
- connection pad
- bump
- columnar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1401—Structure
- H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1405—Shape
- H01L2224/14051—Bump connectors having different shapes
Description
本発明のもう一つの目的は、表面接合装置で半田付けた柱状バンプを有する半導体フリップチップ構造体を提供する。柱状バンプによるフリップチップの半田接合応用において、柱状バンプの半田付けの際に位置合わせ精度の向上をさせることが可能となる。
1.付加パッド、付加バンプ及び付加ソルダによる特定組成は本発明の技術手段として適切に用いられる。付加バンプの接合平面の形状と面積とは付加パッドの半田接合表面と対応し、かつ接合平面は複数個の屈曲凸角と両屈曲凸角間にある長辺とを有し、該長辺は第一接続パッドピッチより二倍以上長い。よって、柱状バンプによるフリップチップの半田接合応用において、リフローの際に偏移や回転移動した柱状バンプは自動的に所定位置に戻ることができるので、配置精度が比較的低い表面接合装置を利用して柱状バンプによるフリップチップの半田接合作業を行うことが可能となり、それにより、従来のフリップチップ接合装置に代わって生産性の向上をさせる。
図7は、本発明の第1実施形態の半導体フリップチップ構造体の断面図を示す。半導体フリップチップ構造体200は、主に基板210、チップ220、複数個の第一ソルダ230及び複数個の付加ソルダ240を備える。ここでは、図8Aと図8Bとは基板210の平面図と部分拡大図とをそれぞれ示し、図9Aと図9Bとはチップ220の主面の平面図と部分拡大図とをそれぞれ示す。
本発明の第2実施形態の半導体フリップチップ構造体は、主に図11A及び図11Bに示す基板210と図12A及び図12Bに示すチップ220とを備え、さらに複数個の第一ソルダ230と複数個の付加ソルダ240とを有する。ここで、第1実施形態で用いた部材と同一の機能を有する部材には同一の部材番号を付記し、その説明を省略する。
本発明の第3実施形態の半導体フリップチップ構造体は、主に図13A及び図13Bに示す基板210と図14A及び図14Bに示すチップ220とを備え、さらに複数個の第一ソルダと複数個の付加ソルダとを有する。ここで、第1実施形態で用いた部材と同一の機能を有する部材には同一の部材番号を付記し、その説明を省略する。
以上、本発明をその好適な実施形態に基づいて説明したが、本発明の保護範囲は特許申請範囲で限定されて、この保護範囲に基準して、本発明の精神と範囲内に触れるどんな変更や修正も本発明の保護範囲に属する。
Claims (7)
- 基板、チップ、複数個の第一ソルダ及び複数個の付加ソルダを備え、
前記基板には、複数個の第一接続パッドと複数個の付加パッドとが設けられ、前記第一接続パッド群は第一排列線上に配列され、前記第一排列線に沿って定義した第一接続パッド幅と第一接続パッドピッチとを有し、前記第一接続パッドピッチは前記第一接続パッド幅より長く、
前記チップには同一表面に突起する複数個の第一柱状バンプと複数個の付加バンプとが設けられ、
前記第一ソルダ群は前記第一柱状バンプ群を前記第一接続パッド群に半田接合することに用いられ、
前記付加ソルダ群は前記付加バンプ群を前記付加パッド群に半田接合することに用いられ、
前記各付加バンプは接合平面を有し、前記各接合平面の形状と面積は前記各付加パッドの半田接合表面と対応し、前記接合平面は複数個の屈曲凸角と両屈曲凸角間にある長辺とを有し、前記長辺は前記第一接続パッドピッチより二倍以上長く、
前記基板はさらに複数個の第二接続パッドを有し、前記第二接続パッド群は第二排列線上に配列され、前記第二排列線に沿って定義した第二接続パッド幅と第二接続パッドピッチとを有し、前記第二接続パッドピッチは前記第二接続パッド幅より長く、前記第二排列線は前記第一排列線と相互に垂直し、
前記チップはさらに複数個の第二柱状バンプを有し、前記第二柱状バンプ群は前記チップの同一表面に突起して前記第二接続パッド群に半田接合され、前記付加バンプ群は前記第一排列線と前記第二排列線との間にある内角の角隅に設置され、
前記第二柱状バンプ群と前記第二接続パッド群とを半田接合するためさらに複数個の第二ソルダを有し、
前記第一接続パッド群と前記第二接続パッド群との間に角隅ギャップが形成可能であるため、前記第一接続パッド群と前記第二接続パッド群とは完全周辺排列ではなく、かつ前記付加バンプ群は前記角隅ギャップに隣接し、
前記各付加バンプは近隣の第一付加バンプと第二付加バンプとに分離することにより構成され、前記第一付加バンプと前記第二付加バンプとの間に充填材通路が形成され、前記充填材通路は角隅ギャップに位置合わせされることを特徴とする半導体フリップチップ構造体。 - 前記付加ソルダ群のリフロー温度は前記第一ソルダのリフロー温度より低いことを特徴とする請求項1に記載の半導体フリップチップ構造体。
- 前記各第一柱状バンプは平坦頂上表面を有し、前記平坦頂上表面は前記接合平面より面積が小さく、かつ前記第一接続パッドと対応しない形状を有することを特徴とする請求項1に記載の半導体フリップチップ構造体。
- 前記付加パッドは側辺を有し、前記側辺は前記付加バンプ群の前記長辺と対応して前記第一排列線に平行せず斜めになり、前記側辺と前記第一排列線とが形成した挟角は0°以上90°以下であることを特徴とする請求項1に記載の半導体フリップチップ構造体。
- 前記付加パッドは側辺を有し、前記側辺は前記付加バンプ群の前記長辺と対応して前記第一排列線に平行することを特徴とする請求項1に記載の半導体フリップチップ構造体。
- 前記付加ソルダ群は前記屈曲凸角群までを被覆するが、前記付加バンプ群を完全に被覆しないことで、前記付加ソルダ群の厚みは前記付加バンプ群の高度より小さくなることを特徴とする請求項1に記載の半導体フリップチップ構造体。
- 前記付加バンプ群と前記第一柱状バンプ群とは銅バンプであり、前記第一柱状バンプ群は柱状に形成されることを特徴とする請求項1に記載の半導体フリップチップ構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009240624A JP4995883B2 (ja) | 2009-10-19 | 2009-10-19 | 半導体フリップチップ構造体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009240624A JP4995883B2 (ja) | 2009-10-19 | 2009-10-19 | 半導体フリップチップ構造体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011086879A JP2011086879A (ja) | 2011-04-28 |
JP4995883B2 true JP4995883B2 (ja) | 2012-08-08 |
Family
ID=44079596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009240624A Expired - Fee Related JP4995883B2 (ja) | 2009-10-19 | 2009-10-19 | 半導体フリップチップ構造体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4995883B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8970035B2 (en) | 2012-08-31 | 2015-03-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump structures for semiconductor package |
US20150171039A1 (en) * | 2013-12-13 | 2015-06-18 | Chipmos Technologies Inc. | Redistribution layer alloy structure and manufacturing method thereof |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0637143A (ja) * | 1992-07-15 | 1994-02-10 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JPH0645402A (ja) * | 1992-07-22 | 1994-02-18 | Sony Corp | 配線基板の接続方法及び配線基板 |
JPH06112463A (ja) * | 1992-09-25 | 1994-04-22 | Mitsubishi Electric Corp | 半導体装置及びその実装方法 |
JPH0955400A (ja) * | 1995-08-15 | 1997-02-25 | Sony Corp | 電子部品及び電子部品の実装方法 |
JPH10303249A (ja) * | 1997-04-28 | 1998-11-13 | Nec Kansai Ltd | 半導体装置 |
JP2002231749A (ja) * | 2001-02-01 | 2002-08-16 | Casio Comput Co Ltd | 半導体装置およびその接合構造 |
JP2007242782A (ja) * | 2006-03-07 | 2007-09-20 | Fujikura Ltd | 半導体装置及び電子装置 |
JP2008034774A (ja) * | 2006-07-28 | 2008-02-14 | Taiyo Yuden Co Ltd | 半導体装置が実装された回路装置及び配線基板 |
-
2009
- 2009-10-19 JP JP2009240624A patent/JP4995883B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011086879A (ja) | 2011-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7902666B1 (en) | Flip chip device having soldered metal posts by surface mounting | |
US9545013B2 (en) | Flip chip interconnect solder mask | |
JP4618260B2 (ja) | 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置 | |
WO2009116517A1 (ja) | 電子装置及びその製造方法 | |
US9515039B2 (en) | Substrate structure with first and second conductive bumps having different widths | |
JP2002026072A (ja) | 半導体装置の製造方法 | |
TWI485829B (zh) | Lead frame and wafer flip chip package using this lead frame | |
JP2011142185A (ja) | 半導体装置 | |
JP5049573B2 (ja) | 半導体装置 | |
JP5569676B2 (ja) | 電子部品の実装方法 | |
JP2011171427A (ja) | 積層型半導体装置 | |
JP4995883B2 (ja) | 半導体フリップチップ構造体 | |
KR20170091414A (ko) | 반도체 소자 | |
TWI453881B (zh) | 封裝結構及其製法 | |
JP5151878B2 (ja) | 半導体装置 | |
TW201707152A (zh) | 具中空腔室之半導體封裝結構及其下基板及製程 | |
JP2010040884A (ja) | 半導体装置及び半導体チップのボンディング方法 | |
JP2008124363A (ja) | 半導体装置 | |
JP2007208056A (ja) | 半導体装置の製造方法 | |
TW201005894A (en) | Pillar-to-pillar flip-chip assembly | |
JP2016162813A (ja) | プリント基板及びハンダ付け方法 | |
JP2005142497A (ja) | 電子部品及び電子部品の実装方法 | |
WO2022259619A1 (ja) | 電子制御装置および電子制御装置の製造方法 | |
WO2021261013A1 (ja) | 電子制御装置および電子制御装置の製造方法 | |
US20080061433A1 (en) | Methods and substrates to connect an electrical member to a substrate to form a bonded structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120323 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120326 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120510 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4995883 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |