JP5151878B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5151878B2 JP5151878B2 JP2008255286A JP2008255286A JP5151878B2 JP 5151878 B2 JP5151878 B2 JP 5151878B2 JP 2008255286 A JP2008255286 A JP 2008255286A JP 2008255286 A JP2008255286 A JP 2008255286A JP 5151878 B2 JP5151878 B2 JP 5151878B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- bump
- semiconductor chip
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
本実施形態では、先ず接続バンプに大きな応力負荷がかかるメカニズムについて考察した。
図1は、従来の半導体装置の一例を示す断面図である。
この半導体装置は、半導体素子が集積されてなり、表面に電極111が形成されてなる半導体チップ101と、表面に電極112が形成されてなる、例えばセラミックからなる基板102とを有している。
半導体素子としては、MOSトランジスタ、CMOSトランジスタや各種半導体メモリ等の種々の素子が形成されている。
図2は、樹脂基板を用いた従来の半導体装置の一例を示す断面図である。
この半導体装置は、電極111が形成されてなる半導体チップ101と、表面に電極112が形成されてなり、半導体チップ101よりも熱膨張係数の大きい樹脂基板104とを有している。
図3は、第1の実施形態による半導体装置の第1例を示す断面図である。
この半導体装置10は、半導体素子が集積されてなり、表面に電極11が形成されてなる半導体チップ1と、表面に電極12が形成されてなる、例えばセラミックからなる基板2とを有している。
半導体チップ1上において、電極11は等ピッチで均一に設けられている。一方、基板2上において、電極12は、基板2の表面の外側へ向かって偏倚した位置に設けられたものと、基板2の表面の内側へ向かって偏倚した位置に設けられたものとが交互に配される。基板2の表面の外側へ位置ずれして配された電極12を偏倚電極12a、内側へ位置ずれして配された電極12を偏倚電極12bとする。図3(a)に示すように、半導体チップ1と基板2とを表面同士で対向させると、対応する一対の電極11及び偏倚電極12aでは、電極11の中心部位に対して偏倚電極12aの中心部位が基板2の表面の外側へ向かって偏倚した状態となる。一方、対応する一対の電極11及び偏倚電極12bでは、電極11の中心部位に対して偏倚電極12bの中心部位が基板2の表面の内側へ向かって偏倚した状態となる。
図4は、第1の実施形態による半導体装置の第2例を示す断面図である。
この半導体装置20は、電極11が形成されてなる半導体チップ1と、表面に電極12が形成されてなり、半導体チップ1よりも熱膨張係数の大きい樹脂基板4とを有している。
半導体チップ1上において、電極11は等ピッチで均一に設けられている。一方、樹脂基板4上において、電極12は所定数、ここでは1つおきに樹脂基板4の表面の内側へ向かって偏倚した位置に設けられている。この位置ずれして配された電極12を偏倚電極12cとする。図4(a)に示すように、半導体チップ1と樹脂基板4とを表面同士で対向させると、対応する一対の電極11と等ピッチの電極12とが位置整合するのに対して、対応する一対の電極11と偏倚電極12cとは位置整合しない。
半導体チップ1の表面に形成された電極11上に、約200μmの等ピッチでSn−3Ag−0.5Cuを材料とした直径100μm程度の接続バンプ3を印刷法によって形成した。一方、樹脂基板4では、1つおきの隣接する電極12との間で約400μmの等ピッチとされた電極12と、隣接する電極12間で50μm程度だけ中央方向へシフトさせた偏倚電極12cとが形成されており、接続バンプ3を電極12又は偏倚電極12cに当接し、処理温度が245℃MAXの窒素リフローを施して、半導体チップ1と樹脂基板4とを接合させた。その結果、半導体チップ1の周縁近傍に位置する傾斜バンプ3cは、電極11に対して電極12の中心部位が30μm程度外側にずれた状態で、電極11と電極12とを接続している。一方、この傾斜バンプ3cに隣接する傾斜バンプ3dは、電極11に対して偏倚電極12cの中心部位が20μm程度内側にずれた状態で、電極11と偏倚電極12cとを接続している。
半導体装置20及び比較例の半導体装置について、曲げ試験を行った結果を下記に示す。
曲げ試験は、3点曲げであり、スパン40mm、押し込み深さ0.2mm、繰り返し周波数1Hzで行った。その結果、比較例の半導体装置では、繰り返し曲げ回数が190回で導通不良が発生した。これに対して半導体装置20では、繰り返し曲げ回数が240回で導通不良が発生した。このように、半導体装置20は、比較例の半導体装置に較べて高い信頼性を有することが確認された。
図5の(1)は、図3(b)又は図4(b)の傾斜状態を示す。これに対して、例えば図5の(2)のように、傾斜バンプ3aと傾斜バンプ3bとの間又は傾斜バンプ3cと傾斜バンプ3dとの間に、傾斜のない(中心軸が垂直な)接続バンプ3を配するようにしても良い。また、図5の(3)のように、例えば傾斜バンプ3a又は傾斜バンプ3cの2つおき(又は3つ以上の所定数おき)に傾斜バンプ3b又は傾斜バンプ3dを配するようにしても好適である。このようにバンプ配置を調節することにより、きめ細かな応力制御が可能となる。
本実施形態では、いわゆるFCBGA(Flip Chip Ball Grid Array:FCBGA)パッケージを有する半導体装置(以下、単にFCBGAと呼ぶ。)であって、第1の実施形態による半導体装置10又は20(以下の説明では半導体装置20とする。)が搭載されてなるFCBGAを開示する。
このFCBGAでは、図6及び図7に示すように、第1の実施形態による半導体装置20が接続基板41と接合されて構成される。
更に、FCBGAのうち、樹脂基板4と接続基板41との接合においては、傾斜バンプ33aと傾斜バンプ33bとが、垂直方向に対して互いに逆向きの傾斜軸を有している。従って、傾斜バンプ33a,33bに印加される応力が互いに打ち消し合うように分散される。即ち、傾斜バンプ33a,33bが互いに支持体として機能することになる。これにより、傾斜バンプ33a,33bへの応力集中が緩和され、曲げや落下衝撃に対する接続バンプ部分の損壊が抑止される。
例えば、樹脂基板4の熱膨張係数よりも接続基板41の熱膨張係数の方が大きい場合には、樹脂基板4と接続基板41との接続には、第1の実施形態で説明した第2例の構成が適用される。
一方、接続基板41の熱膨張係数よりも樹脂基板4の熱膨張係数の方が大きい場合には、樹脂基板4と接続基板41との関係を入れ換えて考え、同様に第1の実施形態で説明した第2例の構成が適用される。
前記半導体チップと表面同士で対向するように設けられた第1の基板と
を含み、
前記半導体チップと前記第1の基板とは、複数の第1の接続バンプにより電気的に接続されており、
前記第1の接続バンプのうちの少なくとも1つは、前記半導体チップの表面と前記第1の基板の表面とを結ぶ中心軸が、前記半導体チップの表面から前記第1の基板の表面の内側へ向かって傾斜した第1の傾斜バンプとされていることを特徴とする半導体装置。
前記第2の電極のうちの少なくとも1つの中心部位は、当該第2の電極に対応する前記第1の電極の中心部位に対して、前記第1の基板の表面の内側へ偏倚しており、当該第1及び第2の電極間が前記第1の傾斜バンプにより接続されていることを特徴とする付記1〜4のいずれか1項に記載の半導体装置。
前記第1の基板と前記第2の基板とは、複数の第2の接続バンプにより電気的に接続されており、
前記第1の接続バンプのうちの少なくとも1つは、前記第1の基板の裏面と前記第2の基板の表面とを結ぶ中心軸が、前記第1の基板の裏面から前記第2の基板の表面の内側へ向かって傾斜した第3の傾斜バンプとされていることを特徴とする付記1〜5のいずれか1項に記載の半導体装置。
前記第4の電極のうちの少なくとも1つの中心部位は、当該第4の電極に対応する前記第3の電極の中心部位に対して、前記第2の基板の裏面の内側へ偏倚しており、当該第3及び第4の電極間が前記第3の傾斜バンプにより接続されていることを特徴とする付記6〜8のいずれか1項に記載の半導体装置。
前記第1の電極と対応するように、第1の基板の表面に複数の第2の電極を形成する工程と、
前記半導体チップと前記第1の基板とを、対応する前記第1の電極と前記第2の電極とが前記第1の接続バンプにより接続されるように接合する工程と
を含み、
前記第2の電極を形成する工程において、前記第2の電極のうちの少なくとも1つの中心部位が、当該第2の電極に対応する前記第1の電極の中心部位に対して、前記第1の基板の表面の内側へ偏倚するように形成し、
前記半導体チップと前記第1の基板とを接合する工程において、前記中心部位が偏倚した前記第2の電極と当該第2の電極に対応する前記第1の電極とを接続する前記第1の接続バンプを、その中心軸が前記半導体チップの表面から前記第1の基板の表面の内側へ向かって傾斜した状態とすることを特徴とする半導体装置の製造方法。
前記第3の電極と対応するように、第2の基板の表面に複数の第4の電極を形成する工程と、
前記半導体チップと前記第1の基板とを接合する工程の後に、前記第1の基板と前記第2の基板とを、対応する前記第3の電極と前記第4の電極とが前記第2の接続バンプにより接続されるように接合する工程と
を含み、
前記第4の電極を形成する工程において、前記第4の電極のうちの少なくとも1つの中心部位が、当該第4の電極に対応する前記第3の電極の中心部位に対して、前記第2の基板の表面の内側へ偏倚するように形成し、
前記第1の基板と前記第2の基板とを接合する工程において、前記中心部位が偏倚した前記第4の電極と当該第4の電極に対応する前記第3の電極とを接続する前記第2の接続バンプを、その中心軸が前記第1の基板の裏面から前記第2の基板の表面の内側へ向かって傾斜した状態とすることを特徴とする付記10又は11に記載の半導体装置の製造方法。
2,102 基板
3,33,103 ハンダバンプ
3a,3b,3c,3d,33a,33b 傾斜バンプ
4,104 樹脂基板
10,20 半導体装置
11,12,32,42,111,112 電極
12a,12b,12c,42a,42b 偏倚電極
31 スルーホール配線
34 樹脂
35 スペーサ
36 銀ペースト
37 カバープレート
Claims (3)
- 半導体素子が集積されてなる半導体チップと、
前記半導体チップと表面同士で対向するように設けられた第1の基板と
を含み、
前記半導体チップと前記第1の基板とは、複数の接続バンプにより電気的に接続されており、
前記接続バンプのうちのいくつかは、前記半導体チップの表面と前記第1の基板の表面とを結ぶ中心軸が、前記半導体チップの表面から前記第1の基板の表面の内側へ向かって傾斜した第1の傾斜バンプとされており、
前記第1の傾斜バンプが複数設けられており、並列する複数の前記接続バンプのうち、所定数おきに前記第1の傾斜バンプが配されていることを特徴とする半導体装置。 - 前記接続バンプのうちのいくつかは、前記半導体チップの表面と前記第1の基板の表面とを結ぶ中心軸が、前記半導体チップの表面から前記第1の基板の表面の外側へ向かって傾斜した第2の傾斜バンプとされていることを特徴とする請求項1に記載の半導体装置。
- 前記第2の傾斜バンプが複数設けられており、並列する複数の前記接続バンプのうち、所定数おきに前記第2の傾斜バンプが配されていることを特徴とする請求項2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008255286A JP5151878B2 (ja) | 2008-09-30 | 2008-09-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008255286A JP5151878B2 (ja) | 2008-09-30 | 2008-09-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010087277A JP2010087277A (ja) | 2010-04-15 |
JP5151878B2 true JP5151878B2 (ja) | 2013-02-27 |
Family
ID=42250937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008255286A Expired - Fee Related JP5151878B2 (ja) | 2008-09-30 | 2008-09-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5151878B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5249983B2 (ja) | 2010-04-05 | 2013-07-31 | 株式会社エヌ・ティ・ティ・ドコモ | 無線基地局装置、移動端末装置及びセル選択方法 |
JP5807221B2 (ja) | 2010-06-28 | 2015-11-10 | アユミ工業株式会社 | 接合構造体製造方法および加熱溶融処理方法ならびにこれらのシステム |
JP5701684B2 (ja) * | 2011-05-23 | 2015-04-15 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置 |
JP2014154601A (ja) * | 2013-02-05 | 2014-08-25 | Ricoh Co Ltd | 電子部品の実装方法、電子部品実装体及びその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11145198A (ja) * | 1997-11-10 | 1999-05-28 | Toshiba Corp | 半導体装置 |
JP4628731B2 (ja) * | 2004-09-24 | 2011-02-09 | 株式会社フジクラ | 電子部品及び電子装置 |
-
2008
- 2008-09-30 JP JP2008255286A patent/JP5151878B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010087277A (ja) | 2010-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9905502B2 (en) | Sintered conductive matrix material on wire bond | |
US20040222510A1 (en) | Semiconductor device, semiconductor pack age, electronic device, electronic apparatus, and manufacturing methods of semiconductor device and electronic device | |
JP4415717B2 (ja) | 半導体装置及びその製造方法 | |
JP4899406B2 (ja) | フリップチップ型半導体装置 | |
KR20070045894A (ko) | 적층형 반도체모듈 | |
WO2007037055A1 (ja) | 半導体パッケージ、基板、この半導体パッケージ又は基板を用いた電子機器、半導体パッケージの反り矯正方法 | |
JP4738996B2 (ja) | 半導体装置 | |
US20160351541A1 (en) | Semiconductor device | |
JP5151878B2 (ja) | 半導体装置 | |
JP2012230981A (ja) | 半導体装置及びその製造方法 | |
JP2011171427A (ja) | 積層型半導体装置 | |
US20170103958A1 (en) | Semiconductor package | |
JP2009218233A (ja) | 半導体装置及びその製造方法 | |
JP2007281374A (ja) | 半導体チップ搭載用基板、該基板を備えた半導体パッケージ、電子機器、および半導体パッケージの製造方法 | |
JP5893351B2 (ja) | プリント回路板 | |
JP2008270303A (ja) | 積層型半導体装置 | |
JP6323672B2 (ja) | 半導体装置及びその製造方法 | |
JP2009266972A (ja) | 積層型半導体モジュール及びその製造方法 | |
JP2010103270A (ja) | 半導体装置および半導体装置の製造方法 | |
US9368467B2 (en) | Substrate structure and semiconductor package using the same | |
JP4995883B2 (ja) | 半導体フリップチップ構造体 | |
JP2007067129A (ja) | 半導体装置の実装構造 | |
JP6665704B2 (ja) | 半導体装置及びその製造方法 | |
JP2013012570A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5434306B2 (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121119 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5151878 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |