JPH11145198A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11145198A JPH11145198A JP9307118A JP30711897A JPH11145198A JP H11145198 A JPH11145198 A JP H11145198A JP 9307118 A JP9307118 A JP 9307118A JP 30711897 A JP30711897 A JP 30711897A JP H11145198 A JPH11145198 A JP H11145198A
- Authority
- JP
- Japan
- Prior art keywords
- package
- pad
- mounting
- semiconductor
- center
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ＢＧＡやＬＧＡなどのパッケージの実装後に
おいては、温度サイクル試験後にハンダボール部に亀裂
が入る場合があり、半導体パッケージの実装に置いて問
題であった。 【解決手段】 パッケージの実装時において、パッケー
ジ側パッドの中心と実装する側のボードパッドの中心を
ずらす。
おいては、温度サイクル試験後にハンダボール部に亀裂
が入る場合があり、半導体パッケージの実装に置いて問
題であった。 【解決手段】 パッケージの実装時において、パッケー
ジ側パッドの中心と実装する側のボードパッドの中心を
ずらす。
Description
【０００１】
【発明の属する技術分野】本発明は半導体パッケージに
関するもので、特にＢＧＡ（Ｂａｌｌ ＧｒｉｄＡｒｒ
ａｙ）、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）パ
ッケージに使用されるものである。
関するもので、特にＢＧＡ（Ｂａｌｌ ＧｒｉｄＡｒｒ
ａｙ）、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）パ
ッケージに使用されるものである。
【０００２】
【従来の技術】近年、半導体パッケージにおける技術は
微細化の傾向を示し、ますます信頼性の高いパッケージ
技術が望まれている。その中で、従来の半導体装置のパ
ッケージ技術について、図７から図９を用いて説明す
る。
微細化の傾向を示し、ますます信頼性の高いパッケージ
技術が望まれている。その中で、従来の半導体装置のパ
ッケージ技術について、図７から図９を用いて説明す
る。
【０００３】図７は、従来のＢＧＡパッケージの実装後
の断面図を示している。図７に示すように、モールド樹
脂１０４で封止された半導体チップ（図示せず）とパッ
ケージ材１０１、ハンダボール１０３、ボード材１０２
によって構成されている。
の断面図を示している。図７に示すように、モールド樹
脂１０４で封止された半導体チップ（図示せず）とパッ
ケージ材１０１、ハンダボール１０３、ボード材１０２
によって構成されている。
【０００４】ＢＧＡなどは、パッケージは実装後に温度
サイクル試験を実施する。温度サイクル試験とは、実装
されたパッケージを−５５℃の試験装置内にいれ、約２
０分間の耐久テストを行う。さらに、１２５℃の試験装
置内にいれ、約２０分間の耐久テストを行う。
サイクル試験を実施する。温度サイクル試験とは、実装
されたパッケージを−５５℃の試験装置内にいれ、約２
０分間の耐久テストを行う。さらに、１２５℃の試験装
置内にいれ、約２０分間の耐久テストを行う。
【０００５】以上の耐久テストを終了した後、実装され
たパッケージの品質を確認するため、導通チェックを行
う。この導通チェックは、プラスとマイナスの２端子を
持っている、導通チェックテスターで行い、ＯＫ（良
品）かＮＧ（不良品）かのどちらかに分類される。
たパッケージの品質を確認するため、導通チェックを行
う。この導通チェックは、プラスとマイナスの２端子を
持っている、導通チェックテスターで行い、ＯＫ（良
品）かＮＧ（不良品）かのどちらかに分類される。
【０００６】このように、耐久テスト、導通チェックを
行って、ＮＧとなったものについて調べてみると、ハン
ダボール部に亀裂が入っていることがわかった。この様
子を図８に示す。
行って、ＮＧとなったものについて調べてみると、ハン
ダボール部に亀裂が入っていることがわかった。この様
子を図８に示す。
【０００７】図８に示すように、耐久テストによるハン
ダ破壊の様子見ると、実装されているハンダボール１０
３の上部外側に、外側から内側に向けて亀裂１０５が入
っているのがわかる。
ダ破壊の様子見ると、実装されているハンダボール１０
３の上部外側に、外側から内側に向けて亀裂１０５が入
っているのがわかる。
【０００８】前記亀裂１０５は、図７では上部外側に、
外側から内側に向けて亀裂１０５が入っているが、場合
によっては、上部内側に、外側から内側に向けて、亀裂
が入る場合があり、また、下部外側に、外側から内側に
向けて、若しくは下部内側に、外側から内側に向けて亀
裂が入ることもあり、複数箇所に入ることもある。
外側から内側に向けて亀裂１０５が入っているが、場合
によっては、上部内側に、外側から内側に向けて、亀裂
が入る場合があり、また、下部外側に、外側から内側に
向けて、若しくは下部内側に、外側から内側に向けて亀
裂が入ることもあり、複数箇所に入ることもある。
【０００９】この亀裂１０５部分を拡大してみると、図
９のようになる。図９に示すように、図のＢの部分に応
力が集中してかかっており、亀裂１０５の原因になって
いる。
９のようになる。図９に示すように、図のＢの部分に応
力が集中してかかっており、亀裂１０５の原因になって
いる。
【００１０】上記応力が集中して亀裂１０５が発生した
部分Ｂは、ハンダボール１０３部とパッケージ１０１部
の間の接合部分のフィレット角度が原因で、応力が集中
してしまっている。また、最初に亀裂が発生するのは最
外周であり、亀裂が進展する方向は大体同じ方向となる
（図８参照）。以上から、従来のＢＧＡパッケージの実
装後にハンダボールに亀裂が入るという問題があり、製
品の信頼性上望ましくなかった。
部分Ｂは、ハンダボール１０３部とパッケージ１０１部
の間の接合部分のフィレット角度が原因で、応力が集中
してしまっている。また、最初に亀裂が発生するのは最
外周であり、亀裂が進展する方向は大体同じ方向となる
（図８参照）。以上から、従来のＢＧＡパッケージの実
装後にハンダボールに亀裂が入るという問題があり、製
品の信頼性上望ましくなかった。
【００１１】
【発明が解決しようとする課題】近年、半導体パッケー
ジにおける技術は微細化の傾向を示し、ますます信頼性
が高く、耐久性の高いパッケージ技術が望まれている。
従来のＢＧＡパッケージの実装後においては、温度サイ
クル試験後にハンダボール部に亀裂が入る場合が多々見
受けられた。これは、亀裂が入っている一点に応力が集
中したためであり、半導体パッケージの実装に置いて問
題であった。本発明の目的は、上記問題を鑑み、耐久性
があり、また亀裂の発生しない信頼性の高い半導体装置
を提供するものである。
ジにおける技術は微細化の傾向を示し、ますます信頼性
が高く、耐久性の高いパッケージ技術が望まれている。
従来のＢＧＡパッケージの実装後においては、温度サイ
クル試験後にハンダボール部に亀裂が入る場合が多々見
受けられた。これは、亀裂が入っている一点に応力が集
中したためであり、半導体パッケージの実装に置いて問
題であった。本発明の目的は、上記問題を鑑み、耐久性
があり、また亀裂の発生しない信頼性の高い半導体装置
を提供するものである。
【００１２】
【課題を解決するための手段】本発明による半導体装置
は、半導体パッケージと実装ボードの複数の互いに対応
するパッド間を半田剤で接続する半導体実装構造体にお
いて、半導体パッケージ側のパッドの中心と対応する実
装ボード側のパッドの中心が互いにずれているものであ
り、前記パッドの中心が、パッケージ側のパッドの中心
を外側に、実装ボード側のパッドの中心を内側にずらし
て実装したものである。また、最外周以外の前記実装ボ
ード側のパッドの中心より、パッケージ側のピッチよ
り、０．０１ｍｍ内側に設け、最外周でのパッケージ側
のパッドの中心が、実装ボードのパッドの中心より、
０．１３ｍｍ外側に設置されているものであり、前記パ
ッケージはＢＧＡまたはＬＧＡであるものであり、半導
体パッケージとボード間の半田接合部の少なくとも一部
のフィレット角が半導体パッケージに対して鋭角であ
り、実装ボードに対し、鈍角であるもものであり、前記
半田剤のいずれかが、傾斜する円柱状である半導体構造
体である。
は、半導体パッケージと実装ボードの複数の互いに対応
するパッド間を半田剤で接続する半導体実装構造体にお
いて、半導体パッケージ側のパッドの中心と対応する実
装ボード側のパッドの中心が互いにずれているものであ
り、前記パッドの中心が、パッケージ側のパッドの中心
を外側に、実装ボード側のパッドの中心を内側にずらし
て実装したものである。また、最外周以外の前記実装ボ
ード側のパッドの中心より、パッケージ側のピッチよ
り、０．０１ｍｍ内側に設け、最外周でのパッケージ側
のパッドの中心が、実装ボードのパッドの中心より、
０．１３ｍｍ外側に設置されているものであり、前記パ
ッケージはＢＧＡまたはＬＧＡであるものであり、半導
体パッケージとボード間の半田接合部の少なくとも一部
のフィレット角が半導体パッケージに対して鋭角であ
り、実装ボードに対し、鈍角であるもものであり、前記
半田剤のいずれかが、傾斜する円柱状である半導体構造
体である。
【００１３】
【発明の実施の形態】本発明は以下の実施の形態を図面
をもって説明するが、本発明はここで説明する実施の形
態に限定されるものではない。下記実施の形態は多様に
変化することができる。
をもって説明するが、本発明はここで説明する実施の形
態に限定されるものではない。下記実施の形態は多様に
変化することができる。
【００１４】本発明の実施の形態を以下に図１から図５
を用いて説明する。図１は本発明における半導体装置の
ＢＧＡパッケージの実装状態を表した断面図である。従
来のＢＧＡパッケージの実装と異なる点は、実装された
ハンダボール３の形状が球を押しつぶした形ではなく、
球を押しつぶしてから上下を逆にスライドさせたような
形状になっていることである（図１参照）。すなわち、
半導体パッケージとボード間の半田接合部の外側のフィ
レット角が半導体パッケージに対して鋭角６になり、実
装ボードに対しては鈍角６’となるような形状になって
いることである。
を用いて説明する。図１は本発明における半導体装置の
ＢＧＡパッケージの実装状態を表した断面図である。従
来のＢＧＡパッケージの実装と異なる点は、実装された
ハンダボール３の形状が球を押しつぶした形ではなく、
球を押しつぶしてから上下を逆にスライドさせたような
形状になっていることである（図１参照）。すなわち、
半導体パッケージとボード間の半田接合部の外側のフィ
レット角が半導体パッケージに対して鋭角６になり、実
装ボードに対しては鈍角６’となるような形状になって
いることである。
【００１５】本発明の実装方法を図２に示す。図２はＢ
ＧＡパッケージの実装後の断面図である。半導体パッケ
ージにハンダボール３を実装したものと、ボード材２上
にＣｕ製のランド５を設置したものとを、上下に設置す
るものとする。
ＧＡパッケージの実装後の断面図である。半導体パッケ
ージにハンダボール３を実装したものと、ボード材２上
にＣｕ製のランド５を設置したものとを、上下に設置す
るものとする。
【００１６】また、前記Ｃｕ製のランド５の説明図を図
３に示す。図３に示すように、ＢＴレンジ７とよばれる
基板に、レジストとしてソルダーレジスト６を用いて、
ランド５が設置されている。
３に示す。図３に示すように、ＢＴレンジ７とよばれる
基板に、レジストとしてソルダーレジスト６を用いて、
ランド５が設置されている。
【００１７】次に図２にもどって、ボード材２に設置さ
れているランド５の中心は、図２に示すように、ハンダ
ボール３の中心と同じではなく、ハンダボール３の中心
よりも少し内側（ボード材中心側）に偏っている。
れているランド５の中心は、図２に示すように、ハンダ
ボール３の中心と同じではなく、ハンダボール３の中心
よりも少し内側（ボード材中心側）に偏っている。
【００１８】上記の状態から、半導体パッケージを下げ
ていくと、ハンダボール３とランド５が、セルフアライ
メント効果により、ハンダボール３が少し内側によった
状態で接着する（図１参照）。図１における２本の中心
線は、外側からハンダボール３、そしてランド５の中心
線である。
ていくと、ハンダボール３とランド５が、セルフアライ
メント効果により、ハンダボール３が少し内側によった
状態で接着する（図１参照）。図１における２本の中心
線は、外側からハンダボール３、そしてランド５の中心
線である。
【００１９】以上の状態をくわしく説明すると、半導体
パッケージを裏面から見た図を図５に示す。図４に示す
ように、パッケージ材１にハンダボール３が正方形にな
らんでいるのがわかる。この状態から前記のように、ハ
ンダボール３とランド５が、セルフアライメント効果に
より、ハンダボール３が少し内側によった状態で接着し
た図の拡大図が図５である。
パッケージを裏面から見た図を図５に示す。図４に示す
ように、パッケージ材１にハンダボール３が正方形にな
らんでいるのがわかる。この状態から前記のように、ハ
ンダボール３とランド５が、セルフアライメント効果に
より、ハンダボール３が少し内側によった状態で接着し
た図の拡大図が図５である。
【００２０】図５に示すように、３のハンダボールが半
導体パッケージ側であり、３’のハンダボールがランド
側に接着されている。このように、半導体パッケージ側
の接着されいるハンダボールと、ランド側に接着されて
いるハンダボールとのパッドのずれが例えば本実施の形
態では０．１３ｍｍとした。
導体パッケージ側であり、３’のハンダボールがランド
側に接着されている。このように、半導体パッケージ側
の接着されいるハンダボールと、ランド側に接着されて
いるハンダボールとのパッドのずれが例えば本実施の形
態では０．１３ｍｍとした。
【００２１】上記のパッドのずれが、ハンダボールブリ
ッジが起こらない程度にするものとする。また、パッド
のずれは必ずパッケージ側のパッド４が外側であるもの
とし、実装ボード５側のパッドが内側になるものとす
る。
ッジが起こらない程度にするものとする。また、パッド
のずれは必ずパッケージ側のパッド４が外側であるもの
とし、実装ボード５側のパッドが内側になるものとす
る。
【００２２】また、パッドは全てのハンダボールに対し
てずれているものとし、パッド全周にわたっているもの
とする。このとき、パッドのずれは、パッケージ側でも
実装ボード側でも構わない。
てずれているものとし、パッド全周にわたっているもの
とする。このとき、パッドのずれは、パッケージ側でも
実装ボード側でも構わない。
【００２３】実装方法の例として、パッケージ側のピッ
チを０．５ｍｍ、実装ボード側にピッチを０．４９ｍｍ
とすることによって、パッケージ側のパッドが外側、実
装ボード側のパッドが内側にしたものを例に挙げる。
チを０．５ｍｍ、実装ボード側にピッチを０．４９ｍｍ
とすることによって、パッケージ側のパッドが外側、実
装ボード側のパッドが内側にしたものを例に挙げる。
【００２４】実装方法は、実装ボードにあわせたメタル
マスクを介して実装ボードのパッドにはさんだクリーム
を塗り、それに合わせてパッケージを搭載する。この
時、パッケージの中心と実装ボードの中心にマーキング
をしてやり、容易に搭載できるようにしてある。
マスクを介して実装ボードのパッドにはさんだクリーム
を塗り、それに合わせてパッケージを搭載する。この
時、パッケージの中心と実装ボードの中心にマーキング
をしてやり、容易に搭載できるようにしてある。
【００２５】その後、リフロー炉によりリフローするこ
とにより、パッケージと実装ボードは実装される。実装
したサンプルに温度サイクル試験を実施すると、最も大
きな歪みが加わっていた部分の応力が緩和され、結果的
に実装後の温度サイクル試験による信頼性が良い。
とにより、パッケージと実装ボードは実装される。実装
したサンプルに温度サイクル試験を実施すると、最も大
きな歪みが加わっていた部分の応力が緩和され、結果的
に実装後の温度サイクル試験による信頼性が良い。
【００２６】図６に従来のＢＧＡパッケージを実装した
サンプルと本提案で実装したサンプルを温度サイクル試
験をした時の結果を示す。従来構造のＢＧＡパッケージ
は、図６に示すように、５００サイクル付近より、断線
不良が発生したのに対し、本提案で実装したサンプル
は、７００サイクル付近で断線不良が見られた。
サンプルと本提案で実装したサンプルを温度サイクル試
験をした時の結果を示す。従来構造のＢＧＡパッケージ
は、図６に示すように、５００サイクル付近より、断線
不良が発生したのに対し、本提案で実装したサンプル
は、７００サイクル付近で断線不良が見られた。
【００２７】なお、実装ボードの材質はＦＲ−４、ＢＧ
Ａの基板の材質はアルミナ、パッケージサイズは、１
０．５ｍｍ2 、端子数は共に２２４ピン、パッケージ側
のランドの径は０．２５ｍｍ、実装ボード側のランドの
径も０．２５ｍｍである。
Ａの基板の材質はアルミナ、パッケージサイズは、１
０．５ｍｍ2 、端子数は共に２２４ピン、パッケージ側
のランドの径は０．２５ｍｍ、実装ボード側のランドの
径も０．２５ｍｍである。
【００２８】以上のように、本発明を用いることによ
り、パッケージ側パッドの中心とボード側パッドの中心
の中心をずらし、最も応力が加わる部分のフィレット角
度に変化をつけ、ハンダ接合部分の応力が緩和され、実
装信頼性が向上し、耐久性の高い半導体装置を作ること
ができる。
り、パッケージ側パッドの中心とボード側パッドの中心
の中心をずらし、最も応力が加わる部分のフィレット角
度に変化をつけ、ハンダ接合部分の応力が緩和され、実
装信頼性が向上し、耐久性の高い半導体装置を作ること
ができる。
【００２９】
【発明の効果】以上のように、本発明を用いることによ
り、ハンダ接合部が緩和され、実装信頼性が向上し、耐
久性の高い半導体装置を作ることができる。
り、ハンダ接合部が緩和され、実装信頼性が向上し、耐
久性の高い半導体装置を作ることができる。
【図１】本発明の実施形態に係る半導体装置においての
ＢＧＡ実装を示す断面の拡大図。
ＢＧＡ実装を示す断面の拡大図。
【図２】本発明の実施形態に係る半導体装置においての
ＢＧＡ実装を示す断面図。
ＢＧＡ実装を示す断面図。
【図３】本発明の実施形態に係る半導体装置においての
ＢＧＡ実装を示す平面図。
ＢＧＡ実装を示す平面図。
【図４】本発明の実施形態に係る半導体装置においての
ＢＧＡ実装を示すハンダボール部の拡大図。
ＢＧＡ実装を示すハンダボール部の拡大図。
【図５】本発明の実施形態に係る半導体装置においての
ＬＧＡパッケージの温度サイクル試験の従来技術と本発
明の比較結果を示す図。
ＬＧＡパッケージの温度サイクル試験の従来技術と本発
明の比較結果を示す図。
【図６】従来の技術に係る半導体装置においてのＢＧＡ
実装を示す断面の拡大図。
実装を示す断面の拡大図。
【図７】従来の技術に係る半導体装置においての温度サ
イクル試験終了後のＢＧＡ実装を示す断面の拡大図。
イクル試験終了後のＢＧＡ実装を示す断面の拡大図。
【図８】従来の技術に係る半導体装置においての温度サ
イクル試験終了後のＢＧＡ実装のハンダボールの接合部
を示す拡大図。
イクル試験終了後のＢＧＡ実装のハンダボールの接合部
を示す拡大図。
【図９】従来の技術に係る、ハンダボールの亀裂部分の
拡大図。
拡大図。
１、１０１…パッケージ材 ２、１０２…ボード材 ３、３’、１０３…ハンダボール ４、１０４…モールド樹脂 ５…ランド ６、６’…フィレット角 ７…基板 Ａ…ハンダボールにおいて応力が集中した部分
Claims (7)
- 【請求項１】半導体パッケージと実装ボードの複数の互
いに対応するパッド間を半田剤で接続する半導体実装構
造体において、半導体パッケージ側のパッドの中心と対
応する実装ボード側のパッドの中心が互いにずれている
ことを特徴とする半導体実装構造体。 - 【請求項２】前記パッドの中心が、パッケージ側のパッ
ドの中心を外側に、実装ボード側のパッドの中心を内側
にずらしたことを特徴とする請求項１記載の半導体実装
構造体。 - 【請求項３】最外周以外の前記実装ボード側のパッドの
中心より、パッケージ側のピッチより、０．０１ｍｍ内
側に設け、最外周でのパッケージ側のパッドの中心が、
実装ボードのパッドの中心より、０．１３ｍｍ外側に設
置されていることを特徴とする請求項１または請求項２
記載の半導体実装構造体。 - 【請求項４】前記パッケージがＢＧＡであることを特徴
とする請求項１から請求項３のいずれか１項に記載の半
導体実装構造体。 - 【請求項５】前記パッケージがＬＧＡであることを特徴
とする請求項１から請求項４のいずれか１項に記載の半
導体実装構造体。 - 【請求項６】半導体パッケージとボード間の半田接合部
の少なくとも一部のフィレット角が半導体パッケージに
対して鋭角であり、実装ボードに対し、鈍角であること
を特徴とする請求項１から請求項５いずれか１項に記載
の半導体実装構造体。 - 【請求項７】前記半田剤のいずれかが、傾斜する円柱状
であることを特徴とする請求項１、から請求項６いずれ
か１項に記載の半導体実装構造体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9307118A JPH11145198A (ja) | 1997-11-10 | 1997-11-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9307118A JPH11145198A (ja) | 1997-11-10 | 1997-11-10 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11145198A true JPH11145198A (ja) | 1999-05-28 |
Family
ID=17965253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9307118A Pending JPH11145198A (ja) | 1997-11-10 | 1997-11-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11145198A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006093406A (ja) * | 2004-09-24 | 2006-04-06 | Fujikura Ltd | 電子部品及び電子装置 |
| JP2010087277A (ja) * | 2008-09-30 | 2010-04-15 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| WO2010089963A1 (ja) * | 2009-02-06 | 2010-08-12 | 株式会社日立製作所 | 回路基板構造体 |
| JP2017126659A (ja) * | 2016-01-14 | 2017-07-20 | 三菱電機株式会社 | 電子回路装置 |
-
1997
- 1997-11-10 JP JP9307118A patent/JPH11145198A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006093406A (ja) * | 2004-09-24 | 2006-04-06 | Fujikura Ltd | 電子部品及び電子装置 |
| JP4628731B2 (ja) * | 2004-09-24 | 2011-02-09 | 株式会社フジクラ | 電子部品及び電子装置 |
| JP2010087277A (ja) * | 2008-09-30 | 2010-04-15 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| WO2010089963A1 (ja) * | 2009-02-06 | 2010-08-12 | 株式会社日立製作所 | 回路基板構造体 |
| JP2017126659A (ja) * | 2016-01-14 | 2017-07-20 | 三菱電機株式会社 | 電子回路装置 |
| CN106973500A (zh) * | 2016-01-14 | 2017-07-21 | 三菱电机株式会社 | 电子电路装置 |
| US10070529B2 (en) | 2016-01-14 | 2018-09-04 | Mitsubishi Electric Corporation | Electronic circuit device |
| CN106973500B (zh) * | 2016-01-14 | 2020-02-18 | 三菱电机株式会社 | 电子电路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5271088B2 (ja) | 超ファインピッチ配線で積層された超小型電子アセンブリとその製造方法 | |
| US7176043B2 (en) | Microelectronic packages and methods therefor | |
| US6265775B1 (en) | Flip chip technique for chip assembly | |
| US6307256B1 (en) | Semiconductor package with a stacked chip on a leadframe | |
| US8093697B2 (en) | Microelectronic packages and methods therefor | |
| JP2825085B2 (ja) | 半導体装置の実装構造、実装用基板および実装状態の検査方法 | |
| US6617695B1 (en) | Semiconductor device and semiconductor module using the same | |
| US7407877B2 (en) | Self-coplanarity bumping shape for flip-chip | |
| US6657134B2 (en) | Stacked ball grid array | |
| JP2005322921A (ja) | バンプテストのためのフリップチップ半導体パッケージ及びその製造方法 | |
| US6441493B1 (en) | Circuit board having interconnection ball lands and ball grid array (BGA) package using the circuit board | |
| JP4562579B2 (ja) | 半導体装置 | |
| JP2895022B2 (ja) | チップスケールパッケージの製造方法 | |
| US20050062151A1 (en) | Semiconductor integrated circuit and electronic apparatus having the same | |
| US6365977B1 (en) | Insulating interposer between two electronic components and process thereof | |
| US7994428B2 (en) | Electronic carrier board | |
| JPH11145198A (ja) | 半導体装置 | |
| US6709964B2 (en) | Semiconductor device and manufacturing method using a stress-relieving film attached to solder joints | |
| JPH09246426A (ja) | 表面実装型電子部品、配線基板、実装基板及び実装方法 | |
| US20030122255A1 (en) | Ball grid array package | |
| JPH08139226A (ja) | 半導体回路装置及びその回路実装方法 | |
| US6831361B2 (en) | Flip chip technique for chip assembly | |
| KR100716805B1 (ko) | 반도체 패키지용 인쇄회로기판 및 이를 이용한 접속 검사방법 | |
| JP2005167074A (ja) | 半導体装置 | |
| KR20120014752A (ko) | 기판의 코이닝-전기검사 장치 |