JP2017126659A - 電子回路装置 - Google Patents
電子回路装置 Download PDFInfo
- Publication number
- JP2017126659A JP2017126659A JP2016005112A JP2016005112A JP2017126659A JP 2017126659 A JP2017126659 A JP 2017126659A JP 2016005112 A JP2016005112 A JP 2016005112A JP 2016005112 A JP2016005112 A JP 2016005112A JP 2017126659 A JP2017126659 A JP 2017126659A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- electrode
- resist film
- electrode pads
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/10175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
- H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16108—Disposition the bump connector not being orthogonal to the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
- H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving monitoring, e.g. feedback loop
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09936—Marks, inscriptions, etc. for information
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10166—Transistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10174—Diode
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/048—Self-alignment during soldering; Terminals, pads or shape of solder adapted therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
【解決手段】電極間ピッチがL1となる一対の電極パッド22a・22bを持つ回路基板20Aには,端子間ピッチがL2(>L1)となる一対の接続端子12a・12bを持つ表面実装部品10Aが搭載され,回路基板20Aには標準位置標示マーク23が設けられている。左側の電極パッド22aが半田不濡れの状態で加熱を行うと,右側電極パッド22bに塗布されていた半田によって,右側の電極パッド22bと接続端子22bが半田接続されるが,表面実装部品10Aは左側に引き寄せられ,標準位置標示マーク23との間に偏在寸法δ7が発生する。左右の電極パッド22a・22bに半田が塗布されておれば,偏在寸法は発生しない。
【選択図】図7
Description
しかし,表面実装部品の裏面に接続端子を設けて,その占有面積を抑制した小型部品である場合には,この半田不良を検出することが困難となる背景がある。
なお,下記の特許文献1「表面実装用基板および基板に対する表面実装部品の実装方法」の図2によれば,基板11に搭載された表面実装部品1の対角位置に,正常搭載位置Aを示す搭載位置標示マーク14と,位置ずれ標示マーク15を設け,表面実装部品1は基板11の位置ずれ標示マーク15の位置に搭載した状態で半田ボール3を溶融して半田接合するようになっている。
また,図14及び段落[0041]〜[0043]によれば,表面実装部品1には半田ボール3(図2参照)を取付けない状態で,クリーム半田16’を塗布すること,或いは,位置ずれ標示マーク15の位置として,部品側電極2の電極径L1の略半分のずれを与えること,或いは,部品側電極2,基板側電極13は略円形の形状,又は四角形状などの多角形状に形成しても良いとされている。
前記の特許文献1による「表面実装部品の実装方法」は,多数の電極を有する大型の表面実装部品において,半田付けの温度管理不良などによって,多くの電極部分において半田不良があったかどうかを検出することはできるが,多数電極の中の一つの電極に関する半田不良の検出には不向きである。
また,仮にここで示された概念を,数個の少数電極を有する表面実装部品に適用した場合を想定したとしても,接続面の一つに半田が塗布されていない半田不濡れが発生していたときには,他の接続面に作用するセルフアライメント効果によって,適正搭載位置へ移動することができるので(部品側と基板側の電極間ピッチが同一であるため),これを不良として検出することができない問題点がある。
更に,表面実装部品は意図的に偏在位置に搭載されているので,セルフアライメント効果が十分に作用しなかった場合には,良品判定されながらも,理想位置には搭載されていない状態が発生し,経年劣化の惧れが潜在する問題点がある。
この発明の目的は,表面実装部品の裏面に設けられた2〜4個の接続端子と,これに対応して,回路基板に設けられた2〜4個の電極パッドとを半田接続するようにした電子回路装置において,半田面に半田材が塗布されていない半田不濡れが発生しているときに,これを検出することができる電子回路装置を提供することである。
前記半田は,鉛含有率が0.1%質量比以下の無鉛半田であり,
前記複数の接続端子は,前記表面実装部品の側部端面及び表面位置は除外され,この表面実装部品の裏面に設けられて前記回路基板の表面と対向し,
前記回路基板の表面となる部品搭載面には,前記表面実装部品の少なくとも対角位置において,標準位置表示マークが設けられ,
前記標準位置表示マークは,前記複数の接続端子が,前記複数の電極パッドの中間位置に搭載されている基準相対位置であるときの,前記表面実装部品の輪郭位置を示すものであり,
前記表面実装部品の実際の輪郭位置は,前記複数の電極パッドに塗布される前記半田の一部が欠落し,前記複数の電極パッドの内で,対をなすものの一方の電極パッドが半田不濡れとなった場合には,前記標準位置表示マークとは異なる位置となるように,
前記複数の電極パッドのうち,横軸方向又は縦軸方向の電極間ピッチは,前記複数の接続端子のうちの,横軸方向又は縦軸方向の端子間ピッチに比べて小さな寸法となっている。
そのため,回路基板側の電極パッドは表面実装部品の輪郭位置に対応する裏面位置内に収まって,小型化設計が行える一方で,電極面積及びこれに繋がる配線パターンの面積が小さくなって,半田を塗布するための開口部を有するメタルマスクの開口面積が小さくなり,半田の転写失敗による半田不濡れが発生する可能性が高くなる問題点が発生する。
しかし,このような半田不濡れが発生すると,半田作業が行われた時点で,セルフアライメント効果によって搭載部品が不濡れ端子側から正常端子側に引き寄せられ,標準位置表示マークから外れた位置に表面実装部品が落ち着くことになり,これを目視判定又は電子カメラによる画像認識によって判定し,不良品の修正処理及びメタルマスクの開口部に目詰まり状態で残留している半田を除去することが可能となる。
従って,不良品を流出させることがなく,濡れ性が悪化する無鉛半田を用いて高密度設計された小型の回路基板を得て,これを実用に供することができる効果がある。
また,半田不濡れが発生していない場合で,表面実装部品の搭載位置にばらつきがあっても,セルフアライメント効果によって標準位置へ移動し,接続端子が表面実装部品の側部端面に設けられていないことによって,その立上がり現象の発生が防止されるとともに,半田不濡れが発生していないにもかかわらず,標準位置への移動が行われなかったり,表面実装部品の立上り異常が発生した場合には,加熱半田後に表面実装部品が標準位置表示マークから外れた位置になっており,これを目視判定又は電子カメラによる画像認識によって判定し,不良品が流出することを防止することができる効果がある。
(1)構成の詳細な説明
以下,この発明の実施の形態1における表面実装部品の裏面図である図1と,この発明の実施の形態1における回路基板の表面図である図2と,図2におけるIII-III線における回路基板の断面図である図3について,その構成を説明する。
まず,図1において,表面実装部品10Aは,例えば図示しない方形のセラミックス基板にパワーダイオードを設置して,防湿コーティング材である外装材11を塗布したものであって,その裏面には、図示のとおり、方形の一対の接続端子12a・12bが,その中心点における端子間ピッチL2を置いて露出している。
次に,図2において,図示しない筐体に収納されている回路基板20Aの表面には,一対の電極パッド22a・22bがその中心点における電極間ピッチL1をおいて配置され,この電極パッド22a・22bは,図3で後述する銅箔パターン26a・26bの一端を構成し,他端は回路基板20Aに搭載された図示しない他の回路部品と接続されるようになっている。
なお,全域レジスト膜25と半田レジスト膜24a・24bは,図面表示の便宜上で分けて記載されているが,実際は区別のない同一材料の同一物で,同じ工程内で回路基板10Aの表面に塗布されるものである。
また,回路基板20Aの表面に設けられた標準位置表示マーク23は,表面実装部品10Aの基準搭載位置を示すものであって,表面実装部品10Aの四隅に対応した位置で基材表面が鉤状に露出し,色調が異なる全域レジスト膜25の中で目視が可能となっている。
但し,標準位置表示マーク23として,例えば白色のシルクプリントによって鉤状の印刷を行うことも可能である。
また,一対の電極パッド22a・22bの輪郭周辺部と銅箔パターン26a・26bの表面は,半田レジスト膜24a・24bによって被覆され,一対の電極パッド22a・22bの輪郭中心部が露出面となっている。
半田レジスト膜24a・24bが塗布された回路基板20Aの表面には,メタルマスク30が搭載され,このメタルマスク30には,一対の電極パッド22a・22bの輪郭中心部に対向する位置に開口部30a・30bが設けられている。
メタルマスク30の外面から,ペースト状の半田材をスキージ(へら)で刷込むと,開口部30a・30bに半田材が塗布され,このときの半田材の体積は,メタルマスク30の厚さ寸法と半田レジスト膜24a・24bの厚さ寸法とを加算した深さ寸法と,開口部30a・30bの面積,即ち電極パッド22a・22bの露出部面積との積に相当している。
図4において,回路基板20Aには表面実装部品10Aが適正位置に搭載され,図3において電極パッド22a・22bに塗布された半田31a・31bを加熱することによって,一体化されて電子回路装置100Aが構成されている。
この半田31a・31bは,加熱溶融してから冷却・固化した状態を示しており,電極パッド22a・22bの露出面全体に塗布されていた半田は,偏在する接続端子12a・12bの全面に拡散している。
このとき,左右の電極パッド22a・22bと左右の接続端子12a・12bとの重合部の幅である重合寸法L3と,非重合部の幅である非重合寸法L4との合計値W=L3+L4は,接続端子12a・12bの端子幅Wに相当している。
また,図1と図2で示された端子間ピッチL2と,電極間ピッチL1との関係は,L2=L1+2×L3となっている。
図5の場合は,右側の電極パッド22bには半田材が塗布されているが,左側の電極パッド22aに半田材が塗布されていない状態で加熱処理が行われた場合の電子回路装置100Aの断面図を示しており,この場合には,溶融した半田に作用する表面張力に起因するセルフアライメント効果によって,右側の電極パッド22bと接続端子12bの各中心位置が一致し,その結果として,表面実装部品10Aの半田後の接続位置は,標準位置表示マーク23の位置に比べて左移動して,その偏在寸法はδ=W/2となっている。
但し,Wは電極パッド22bの電極幅である。
次に,図4のとおりに構成された電子回路装置100Aについて,その半田処理に関連する局部の作用を,図6・図7に基づいて詳細に説明する。
なお,図6は,図4における,電子回路装置の半田付け前後の透視平面図であり,図7は,図5における,電子回路装置の半田付け前後の透視平面図である。
まず,電子回路装置100Aの組立工程としては,図2で示された回路基板20Aに対して,図3で示すとおりメタルマスク30を搭載して,その開口部30a・30bからペースト状の半田材を刷込み塗布し,続いて,メタルマスク30を取り外した状態で、図1に示された表面実装部品10A及び図示しないその他の回路部品を回路基板20Aに搭載し,続いて,部品搭載された回路基板20Aの全体を予熱・加熱・冷却して半田接続が行われる。
図6(A)は,左右の電極パッド22a・22bに対して,正しく半田材が塗布されている状態で,表面実装部品10Aの搭載位置に誤差があって,標準位置表示マーク23から偏在寸法δ6<W/2の左側位置に搭載されている状態を示している。
図6(B)は,図6(A)の状態で回路基板20A全体の加熱処理を行った後の状態を示しており,左右の電極パッド22a・22bに塗布された半田材の表面張力によって,表面実装部品10Aは右側に移動し,標準位置表示マーク23で示された所定位置に安定するようになっている。
このように,セルフアライメント効果による求心移動が行われるためには,一方の電極部の重合寸法が最大であるときに,少なくとも他方の電極部にも最低限度の重合寸法が残されていることが肝要である。
図7(B)は,図7(A)の状態で回路基板20A全体の加熱処理を行った後の状態を示しており,右側の電極パッド22bに塗布された半田材の表面張力によって,表面実装部品10Aは左側に移動し,標準位置表示マーク23で示された所定位置に比べて偏在寸法δ7=W/2が発生している。
この偏在寸法δ7の発生は,目視判定,又は図示しない電子カメラで撮像されて画面解析によって異常の有無が判定されるようになっていて,これにより,目視できない表面実装部品10Aの裏面における半田接続状態を監視することができるものとなっている。
また,電極パッド22a・22bが変形短冊状になっていて,横長(図6の上下方向寸法)寸法が電極幅(図6の左右方向寸法)よりも大きくなっているので,円形形状の電極を使用した場合に比べて半田材と接続端子間の横滑り,横転傾斜が発生せず,表面実装部品10Aの搭載位置が安定するようになっている。
これは,実施の形態2・3の場合も同様であり,実施の形態2・3では円形形状の電極パッドが使用されていても,複数の電極パッドによって全体として表面実装部品を安定支持するようになっている。
以上の説明で明らかなとおり,この発明の実施の形態1による電子回路装置は,回路基板20Aの表面に設けられた複数の電極パッド22a・22bと、表面実装部品10Aの裏面に設けられた同数の接続端子12a・12bとを,半田31a・31bによって加熱接続した電子回路装置100Aであって,
前記半田31a・31bは,鉛含有率が0.1%質量比以下の無鉛半田であり,
前記複数の接続端子12a・12bは,前記表面実装部品10Aの側部端面及び表面位置は除外され,この表面実装部品の裏面にだけ設けられて前記回路基板20Aの表面と対向し,
前記回路基板20Aの表面となる部品搭載面には,前記表面実装部品10Aの少なくとも対角位置において,標準位置表示マーク23が設けられ,
前記標準位置表示マーク23は,前記複数の接続端子12a・12bが,前記複数の電極パッド22a・22bの中間位置に搭載されている基準相対位置であるときの,前記表面実装部品10Aの輪郭位置を示すものであり,
前記表面実装部品10Aの実際の輪郭位置は,前記複数の電極パッド22a・22bに塗布される前記半田31a・31bの一部が欠落し,前記複数の電極パッド22a・22bの内で,対をなすものの一方の電極パッドが半田不濡れとなった場合には,前記標準位置表示マーク23とは異なる位置となるように,
前記複数の電極パッド22a・22bのうち,横軸方向の電極間ピッチL1は,前記複数の接続端子12a・12bのうちの,横軸方向の端子間ピッチL2に比べて小さな寸法となっている。
前記重合寸法L3は前記電極パッド22a・22bに塗布された前記半田31a・31bが,前記接続端子12a・12bに繋がって,この接続端子の表面に溶融拡散することができるための要件であり,
前記非重合寸法L4は,前記半田不濡れが発生している場合に,セルフアライメント効果によって,前記表面実装部品10Aが求心移動する最大寸法となっている。
なお,重合寸法と非重合寸法との加算値は接続端子の端子幅に相当しており,重合寸法を過度に大きくすると,非重合寸法が過小となり,半田不濡れが発生したときのセルフアライメント効果による求心力が低下して不良発生が検出できなくなるとともに,たとえ不良発生による求心移動が発生しても,これによる移動寸法が過小となって,目視判定が困難となる。
一方で,重合寸法を過度に低下させると,表面実装部品と回路基板との一体化強度が低下するとともに,表面実装部品の搭載寸法バラツキを考慮すると,実態としては重合寸法と非重合寸法とは略一致させておくのが順当な寸法配分となっている。
従って,電極間ピッチと端子間ピッチとを,電極パッド寸法に対応した所定寸法に設定しておくことにより,適度な重合寸法を確保しながら,半田不濡れを検出するためのセルフアライメント効果を得ることができる特徴がある。
これは,後述の実施の形態2・3についても同様である。
前記半田レジスト膜24a・24bを構成する前記全域レジスト膜25の色調は,前記回路基板20Aの基材表面21とは異なる色調のものであって,
前記標準位置表示マーク23は,前記全域レジスト膜25が塗布されず,前記基材表面21の一部を鉤状に露出させたものであるか,又は,塗布された前記全域レジスト膜25の表面に印刷され,このレジスト膜とは異なる色調の白色鉤線である。
従って,基材表面を露出させた場合には,手軽に標準位置表示マークを生成することができるとともに,細線となる標準位置表示マークが剥離する惧れがない特徴がある。
また,白色シルクプリントを用いた場合には,電子カメラによる画像認識が容易となる特徴がある。
これは,後述の実施の形態2・3についても同様である。
前記回路基板20Aは,その表面において相互に平行配置された一対の方形形状,又はその端部を円弧状であるか面取り処理を施した変形短冊形状の電極パッド22a・22bを有し,
前記電極パッド22a・22bの周囲は,前記全域レジスト膜25の一部領域である前記半田レジスト膜24a・24bが塗布されており,
前記半田31a・31bを,前記電極パッド22a・22bの表面に刷込み塗布するためのメタルマスク30の開口部30a・30bは,前記半田レジスト膜24a・24bが塗布されていない前記電極パッド22a・22bの露出部分の全域に対向し,
前記メタルマスク30の厚さ寸法は,前記半田レジスト膜24a・24bの厚さ寸法よりは大きくて,刷込みされた前記半田31a・31bが溶融したときには,当該半田材はその厚さ寸法が所定値に減少して,前記接続端子12a・12bの全面に広がるとともに,前記所定値は前記半田レジスト膜24a・24bの厚さ寸法よりは大きくなっている。
従って,電極パッドと接続端子とが重合しない偏在部位に対しても溶融半田が回り込み,電極パッドと接続端子との電気的接続面を広げることができる特徴がある。
前記半田レジスト膜24a・24bによって被覆されていない,前記電極パッド22a・24bの露出部と,前記基準相対位置における前記接続端子12a・12bとの重なり部分の前記重合寸法L3と,前記接続端子12a・12bの前記非重合寸法L4との比率は,L4/L3=1.1〜0.9となっている。
従って,表面実装部品の裏面を利用して電極パッドを設け,半田接続強度を確保するための重合寸法と,半田不濡れ時における求心移動寸法を両立して確保することができる特徴がある。
また,表面実装部品の発生熱は,その接続端子から電極パッドに効率よく伝熱され,回路基板からその収納筐体へと伝熱熱放散が行われるとともに,防湿保護膜を介して筐体内に輻射熱放散を行うことができる特徴がある。
(1)構成の詳細な説明
以下,この発明の実施の形態2における表面実装部品の裏面図である図8と,この発明の実施の形態2における回路基板の表面図である図9と,図9におけるX-X線における回路基板の断面図である図10について,その構成を説明する。
なお,実施の形態2による電子回路装置100Bは,円形4端子型のものであって,4個の接続端子12a〜12dと,4個の電極パッド22a〜22dを備えていることが,実施の形態1による電子回路装置100Aとの主な相違点であり,各図において同一符号は,同一又は相当部分を示している。
まず,図8において,表面実装部品10Bは,例えば図示しない方形のセラミックス基板にパワートランジスタとそのゲート回路部の関連部品を設置して,防湿コーティング材である外装材11を塗布したものであって,その裏面には円形の二対の接続端子12a・12b,12c・12dが,その中心点における端子間ピッチL2x,L2yを置いて露出している。
但し,L2xは横軸方向,L2yは縦軸方向の端子間ピッチである。
但し,L1xは横軸方向,L1yは縦軸方向の電極間ピッチである。
回路基板20Bの基材表面21には,基材表面21の略全面にわたって全域レジスト膜25が塗布されているが,この全域レジスト膜25の一部領域である半田レジスト膜24a〜24dは,電極パッド22a〜22dの輪郭外周部と銅箔パターン26a〜26dの表面に塗布されて,ここには半田が付着しないようになっている。
なお,全域レジスト膜25と半田レジスト膜24a〜24dは,図面表示の便宜上で分けて記載されているが,実際は区別のない同一材料の同一物で,同じ工程内で回路基板10Bの表面に塗布されるものである。
また,回路基板20Bの表面に設けられた標準位置表示マーク23は,表面実装部品10Bの基準搭載位置を示すものであって,表面実装部品10Bの四隅に対応した位置で基材表面が鉤状に露出し,色調が異なる全域レジスト膜25の中で目視が可能となっている。
但し,標準位置表示マーク23として,例えば白色のシルクプリントによる鉤状の印刷を行うことも可能である。
また,二対の電極パッド22a〜22bの輪郭周辺部と銅箔パターン26a〜26dの表面は,半田レジスト膜24a〜24dによって被覆され,二対の電極パッド22a〜22dの輪郭中心部が露出面となっている。
半田レジスト膜24a〜24dが塗布された回路基板20Bの表面には,メタルマスク30が搭載され,このメタルマスク30には,二対の電極パッド22a〜22dの輪郭中心部に対向する位置に開口部30a〜30d(開口部30c・30dは図示されていない)が設けられている。
メタルマスク30の外面から,ペースト状の半田材をスキージ(へら)で刷込むと,開口部30a〜30dに半田材が塗布され,このときの半田材の体積は,メタルマスク30の厚さ寸法と半田レジスト膜24a〜24dの厚さ寸法とを加算した深さ寸法と,開口部30a〜30dの面積,即ち電極パッド22a〜22dの露出部面積との積に相当している。
なお,図11の断面位置は図9のXI-XI線による断面位置に相当している。
図11において,回路基板20Bには表面実装部品10Bが適正位置に搭載され,図10において電極パッド22a〜22dに塗布された半田31a〜31d(半田31a・31bは図示されていない)を加熱することによって,一体化されて電子回路装置100Bが構成されている。
この半田31a〜31dは,加熱溶融してから冷却・固化した状態を示しており,電極パッド22a〜22dの露出面全体に塗布されていた半田は,偏在する接続端子12a〜12dの全面に拡散している。
このとき,左右の電極パッド22a・22b,12c・12dと,左右の接続端子12a・12b,12c・12dとの重合部の幅である重合寸法L3と,非重合部の幅である非重合寸法L4との合計値W=L3+L4は,接続端子12a〜12dの端子径Dに相当している。
また,図8と図9で示された端子間ピッチL2xと,電極間ピッチL1xとの関係は,L2x=L1x+2×L3となっている。
図12の場合は,右側の電極パッド22b・22dには半田材が塗布されているが,左側の電極パッド22a・22cに半田材が塗布されていない状態で加熱処理が行われた場合の電子回路装置100Bの断面図を示しており,この場合には,溶融した半田に作用する表面張力に起因するセルフアライメント効果によって,右側の電極パッド22b・22dと接続端子12b・12dの各中心位置が一致し,その結果として,表面実装部品10Bの半田後の接続位置は,標準位置表示マーク23の位置に比べて左移動して,その偏在寸法はδ=D/2となっている。
但し,Dは電極パッド22dの直径である。
次に,図11のとおりに構成された電子回路装置100Bについて,その半田処理に関連する局部の作用を,図13・図14に基づいて詳細に説明する。
なお,図13・図14は,半田不濡れがある図12のものにおける,電子回路装置の半田付け前後の透視平面図である。
まず,電子回路装置100Bの組立工程としては,図9で示された回路基板20Bに対して,図10で示すとおりメタルマスク30を搭載して,その開口部30a〜30dからペースト状の半田材を刷込み塗布し,続いて,メタルマスク30を取り外した状態で、図8に示された表面実装部品10B及び図示しないその他の回路部品を回路基板20Bに搭載し,続いて,部品搭載された回路基板20Bの全体を予熱・加熱・冷却して半田接続が行われる。
この場合には,対角位置にある右下の接続端子12dが,電極端子22d側に引き寄せられ,表面実装部品10Bは斜め左上方向に引き寄せられて,標準位置表示マーク23からの偏在寸法ε1・ε2が発生している。
なお,後述の理由によって,図13・図14における端子間ピッチL2x・L2yとの比率L2x/L2yの値と,電極間ピッチL1x・L1yとの比率L1x/L1yの値とは異なる値となっている。
図13(B)は,右下がり対角線22ad上にある左上と右下の電極パッド22a・22dが半田不濡れで,右上がり対角線22cb上にある左下と右上の電極パッド22c・22bには,正しく半田材が塗布されている状態で,表面実装部品10Bを標準位置に搭載して,半田接続がまだ行われていないときの状態を示している。
この場合,右側の接続端子12b・12dが,電極パッド12b・12dに引き寄せられ,表面実装部品10Bは左方向に引き寄せられて,標準位置表示マーク23からの偏在寸法δ14aが発生している。
図14(B)は,表面実装部品10Bが,回路基板20Bの適正位置に搭載されていても,下側2個の電極パッド22c・22dに半田が塗布されておらず,上側2個の電極パッド22a・22bにのみ半田が塗布されていた状態で半田接続が行われた後の状態を示している。
この場合,上側の接続端子12a・12bが,電極パッド22a・22bに引き寄せられ,表面実装部品10Bは下方向に引き寄せられて,標準位置表示マーク23からの偏在寸法δ14bが発生している。
なお,以上の説明では,接続端子12a〜12d,電極パッド22a〜22dは円形形状であるとしたが,これを六角形状又は八角形状の多角形形状にすることもできる。
以上の説明で明らかなとおり,この発明の実施の形態2による電子回路装置は,回路基板20Bの表面に設けられた複数の電極パッド22a〜22dと、表面実装部品10Bの裏面に設けられた同数の接続端子12a〜12dとを,半田31a〜31dによって加熱接続した電子回路装置100Bであって,
前記半田31a〜31dは,鉛含有率が0.1%質量比以下の無鉛半田であり,
前記複数の接続端子12a〜12dは,前記表面実装部品10Bの側部端面及び表面位置は除外され,この表面実装部品の裏面にだけ設けられて前記回路基板20Bの表面と対向し,
前記回路基板20Bの表面となる部品搭載面には,前記表面実装部品10Bの少なくとも対角位置において,標準位置表示マーク23が設けられ,
前記標準位置表示マーク23は,前記複数の接続端子12a〜12dが,前記複数の電極パッド22a〜22dの中間位置に搭載されている基準相対位置であるときの,前記表面実装部品10Bの輪郭位置を示すものであり,
前記表面実装部品10Bの実際の輪郭位置は,前記複数の電極パッド22a〜22dに塗布される前記半田31a〜31dの一部が欠落し,前記複数の電極パッド22a〜22dの内で,対をなすものの一方の電極パッドが半田不濡れとなった場合には,前記標準位置表示マーク23とは異なる位置となるように,
前記複数の電極パッド22a〜22dのうち,横軸方向又は縦軸方向の電極間ピッチL1x・L1yは,前記複数の接続端子12a〜12dのうちの,横軸方向又は縦軸方向の端子間ピッチL2x・L2yに比べて小さな寸法となっている。
前記重合寸法L3は前記電極パッド22a〜22dに塗布された前記半田31a〜31dが,前記接続端子12a〜12dに繋がって,この接続端子の表面に溶融拡散することができるための要件であり,
前記非重合寸法L4は,前記半田不濡れが発生している場合に,セルフアライメント効果によって,前記表面実装部品10Bが求心移動する最大寸法となっている。
前記半田レジスト膜24a〜24dを構成する前記全域レジスト膜25の色調は,前記回路基板20Bの基材表面21とは異なる色調のものであって,
前記標準位置表示マーク23は,前記全域レジスト膜25が塗布されず,前記基材表面21の一部を鉤状に露出させたものであるか,又は,塗布された前記全域レジスト膜25の表面に印刷され,このレジスト膜とは異なる色調の白色鉤線である。
前記回路基板20Bは,その表面において,方形配置された2対の円形形状,又は多角形形状の電極パッド22a〜22dを有し,
前記電極パッド22a〜22dの周囲は,前記全域レジスト膜25の一部領域である前記半田レジスト膜24a〜24dが塗布されており,
前記半田31a〜31dを,前記電極パッド22a〜22dの表面に刷込み塗布するためのメタルマスク30の開口部30a〜30dは,前記半田レジスト膜24a〜24dが塗布されていない前記電極パッド22a〜22dの露出部分の全域に対向し,
前記メタルマスク30の厚さ寸法は,前記半田レジスト膜24a〜24dの厚さ寸法よりは大きくて,刷込みされた前記半田31a〜31dが溶融したときには,当該半田材はその厚さ寸法が所定値に減少して,前記接続端子12a〜12dの全面に広がるとともに,前記所定値は前記半田レジスト膜24a〜24dの厚さ寸法よりは大きくなっている。
従って,電極パッドと接続端子とが重合しない偏在部位に対しても溶融半田が回り込み,電極パッドと接続端子との電気的接続面を広げることができる特徴がある。
前記接続端子12a〜12dのうち,横軸方向に配置された一対の接続端子12a・12bの端子間ピッチL2x,及び他の一対の接続端子12c・12dの端子間ピッチL2xは同一であるとともに,縦軸方向に配置された一対の接続端子12a・12cの端子間ピッチL2y,及び他の一対の接続端子12b・12dの端子間ピッチL2yは同一であり,
前記表面実装部品10Bの実際の輪郭位置は,前記複数の電極パッド22a〜22dに塗布される前記半田31a〜31dの一部が欠落し,その電極パッドが半田不濡れとなった場合には,前記標準位置表示マーク23とは異なる位置となるように,一対となる横縦の前記電極間ピッチL1x・L1yは,一対となる横縦の前記端子間ピッチL2x・L2yに比べて小さな寸法となっているとともに,縦横方向の前記電極間ピッチの比率L1x/L1yと,前記端子間ピッチの比率L2x/L2yとは異る値に設定されている。
従って,電極パッドの配置と接続端子の配置が工夫されていることによって,多様な半
田不濡れを検出することができる特徴がある。
前記半田レジスト膜24a〜24dによって被覆されていない,前記電極パッド22a〜24dの露出部と,前記基準相対位置における前記接続端子12a〜12dとの重なり部分の前記重合寸法L3と,前記接続端子12a〜12dの前記非重合寸法L4との比率は,L4/L3=1.1〜0.9となっている。
従って,表面実装部品の裏面を利用して電極パッドを設け,半田接続強度を確保するための重合寸法と,半田不濡れ時における求心移動寸法を両立して確保することができる特徴がある。
また,表面実装部品の発生熱は,その接続端子から電極パッドに効率よく伝熱され,回路基板からその収納筐体へと伝熱熱放散が行われるとともに,防湿保護膜を介して筐体内に輻射熱放散を行うことができる特徴がある。
(1)構成及び作用の詳細な説明
以下,この発明の実施の形態3における表面実装部品の裏面図である図15と,この発明の実施の形態3における回路基板の表面図である図16と,図16におけるXVII-XVII線における回路基板の断面図である図17について,その構成を説明する。
なお,実施の形態3による電子回路装置100Cは,混合3端子型のものであって,円形の2個の接続端子12a・12cと,小判形の1個の接続端子12eと,これに対応する円形の2個の電極パッド22a・22cと,小判形の1個の電極パッド22eとを備えていることが,実施の形態1による電子回路装置100Aとの主な相違点であり,各図において同一符号は,同一又は相当部分を示している。
まず,図15において,表面実装部品10Cは,例えば図示しない方形のセラミックス基板にパワートランジスタを設置して,防湿コーティング材である外装材11を塗布したものであって,その裏面には円形の接続端子12a・12cと,小判形の接続端子12eとが,その中心点における端子間ピッチL2x,L2yを置いて露出している。
但し,L2xは横軸方向,L2yは縦軸方向の端子間ピッチである。
但し,L1xは横軸方向,L1yは縦軸方向の電極間ピッチである。
回路基板20Cの基材表面21には,基材表面21の略全面にわたって全域レジスト膜25が塗布されているが,この全域レジスト膜25の一部領域である半田レジスト膜24a・24c・24eは,電極パッド22a・22c・22eの輪郭外周部と銅箔パターン26a・26c・26eの表面に塗布されて,ここには半田が付着しないようになっている。
なお,全域レジスト膜25と半田レジスト膜24a・24c・24eは,図面表示の便宜上で分けて記載されているが,実際は区別のない同一材料の同一物で,同じ工程内で回路基板10Cの表面に塗布されるものである。
また,回路基板20Cの表面に設けられた標準位置表示マーク23は,表面実装部品10Cの基準搭載位置を示すものであって,表面実装部品10Cの四隅に対応した位置で基材表面が鉤状に露出し,色調が異なる全域レジスト膜25の中で目視が可能となっている。
但し,標準位置表示マーク23として,例えば白色のシルクプリントによる鉤状の印刷を行うことも可能である。
また,電極パッド22a・22c・22eの輪郭周辺部と銅箔パターン26a・26c・26eの表面は,半田レジスト膜24a・24c・24eによって被覆され,電極パッド22a・22c・22eの輪郭中心部が露出面となっている。
半田レジスト膜24a・24c・24eが塗布された回路基板20Cの表面には,メタルマスク30が搭載され,このメタルマスク30には,電極パッド22a・22c・22eの輪郭中心部に対向する位置に開口部30a・30c・30e(開口部30cは図示されていない)が設けられている。
メタルマスク30の外面から,ペースト状の半田材をスキージ(へら)で刷込むと,開口部30a・30c・30eに半田材が塗布され,このときの半田材の体積は,メタルマスク30の厚さ寸法と半田レジスト膜24a・24c・24eの厚さ寸法とを加算した深さ寸法と,開口部30a・30c・30eの面積,即ち電極パッド22a・22c・22eの露出部面積との積に相当している。
図18において,回路基板20Cには表面実装部品10Cが適正位置に搭載され,図17において,電極パッド22a・22c・22eに塗布された半田31a・31c・31e(半田31cは図示されていない)を加熱することによって,一体化されて電子回路装置100Cが構成されている。
この半田31a・31c・31eは,加熱溶融してから冷却・固化した状態を示しており,電極パッド22a・22c・22eの露出面全体に塗布されていた半田は,偏在する接続端子12a・12c・12eの全面に拡散している。
このとき,電極パッド22a・22c・22eと,接続端子12a・12c・12eとの重合部の幅である重合寸法L3と,非重合部の幅である非重合寸法L4との合計値(L3+L4)は,接続端子12a・12c・12eの端子径D又は端子幅Wに相当している。
また,図15と図16で示された端子間ピッチL2xと,電極間ピッチL1xとの関係は,L2x=L1x+2×L3となっている。
図19の場合は,右側の電極パッド22eには半田材が塗布されているが,左側の電極パッド22a・22cに半田材が塗布されていない状態で加熱処理が行われた場合の電子回路装置100Cの断面図を示しており,この場合には,溶融した半田に作用する表面張力に起因するセルフアライメント効果によって,右側の電極パッド22eと接続端子12eの各中心位置が一致し,その結果として,表面実装部品10Cの半田後の接続位置は,標準位置表示マーク23の位置に比べて左移動して,その偏在寸法はδ=W/2となっている。
但し,Wは電極パッド22eの電極幅である。
但し,Dは電極パッド22a・22cの電極径である。
若しも,左側の電極パッド22a・22cのうちで,どちらか一方が半田不濡れである場合には,半田接続後には接続端子12a又は接続端子12cが電極パッド22a又は電極パッド22cに引き寄せられ,表面実装部品10Cは回動して偏在傾斜角が発生する。
このような,偏在寸法や偏在傾斜角の発生は,目視判定,又は図示しない電子カメラで撮像されて画面の解析によって異常の有無が判定されるようになっていて,これにより,目視できない表面実装部品10Cの裏面における半田接続状態を監視することができるものとなっている。
しかし,微小面積の電極パッドの外周がオーバーコートされると,有効な半田接続面の面積が減少する。
この面積減少率を最小にするためには,面積の割合には周長が短くなる円形形状の電極パッドの方が,方形形状の電極パッドよりは有利である。
即ち,例えば電極面積Sを得るために直径D1の円形電極を用いると,その周長L1は算式1によって算出される。
π×D1×D1/4=S,∴D1=2×√(S/π),L1=π×D1=2×√(S×π)
・・・・(算式1)
D2×D2=S,∴D2=√(S),L2=4×D2=4×√(S) ・・(算式2)
従って,周長の比率はL1/L2=√(π)/2=0.886となり,円形電極が有利となる。
従って,以上の説明では,接続端子12a・12c,電極パッド22a・22cは円形形状であるとしたが,これを六角形状又は八角形状の多角形形状にすることもできる。
これは,実施の形態2における電極パッド22a〜22dについても同様である。
以上の説明で明らかなとおり,この発明の実施の形態3による電子回路装置は,回路基板20Cの表面に設けられた複数の電極パッド22a・22c・22eと、表面実装部品10A;10B;10Cの裏面に設けられた同数の接続端子12a・12c・12eとを,半田31a・31c・31eによって加熱接続した電子回路装置100Cであって,
前記半田31a・31c・31eは,鉛含有率が0.1%質量比以下の無鉛半田であり,
前記複数の接続端子12a・12c・12eは,前記表面実装部品10Cの側部端面及び表面位置は除外され,この表面実装部品の裏面にだけ設けられて前記回路基板20Cの表面と対向し,
前記回路基板20Cの表面となる部品搭載面には,前記表面実装部品10Cの少なくとも対角位置において,標準位置表示マーク23が設けられ,
前記標準位置表示マーク23は,前記複数の接続端子12a・12c・12eが,前記複数の電極パッド22a・22c・22eの中間位置に搭載されている基準相対位置であるときの,前記表面実装部品10Cの輪郭位置を示すものであり,
前記表面実装部品10Cの実際の輪郭位置は,前記複数の電極パッド22a・22c・22eに塗布される前記半田31a・31c・31eの一部が欠落し,前記複数の電極パッド22a・22c・22eの内で,対をなすものの一方の電極パッドが半田不濡れとなった場合には,前記標準位置表示マーク23とは異なる位置となるように,
前記複数の電極パッド22a・22c・22eのうち,横軸方向又は縦軸方向の電極間ピッチL1x・L1yは,前記複数の接続端子12a・12c・12eのうちの,横軸方向又は縦軸方向の端子間ピッチL2x・L2yに比べて小さな寸法となっている。
前記重合寸法L3は前記電極パッド22a・22c・22に塗布された前記半田31a・31c・31eが,前記接続端子12a・12c・12eに繋がって,この接続端子の表面に溶融拡散することができるための要件であり,
前記非重合寸法L4は,前記半田不濡れが発生している場合に,セルフアライメント効果によって,前記表面実装部品10Cが求心移動する最大寸法となっている。
前記半田レジスト膜24a・24c・24eを構成する前記全域レジスト膜25の色調は,前記回路基板20Cの基材表面21とは異なる色調のものであって,
前記標準位置表示マーク23は,前記全域レジスト膜25が塗布されず,前記基材表面21の一部を鉤状に露出させたものであるか,又は,塗布された前記全域レジスト膜25の表面に印刷され,このレジスト膜とは異なる色調の白色鉤線である。
前記回路基板20Cは,その表面において,3方配置された2個の円形形状,又は多角形形状の電極パッド22a・22cと,この電極パッドの2個分の面積を持つ,1個の方形又は小判形の電極パッド22eとを有し,
前記電極パッド22a・22c・22eの周囲は,前記全域レジスト膜25の一部領域である前記半田レジスト膜24・24c・24eが塗布されており,
前記半田31a・31c・31eを,前記電極パッド22a・22c・22eの表面に刷込み塗布するためのメタルマスク30の開口部30a・30c・30eは,前記半田レジスト膜24a・24c・24eが塗布されていない前記電極パッド22a・22c・22eの露出部分の全域に対向し,
前記メタルマスク30の厚さ寸法は,前記半田レジスト膜24a・24c・24eの厚さ寸法よりは大きくて,刷込みされた前記半田31a・31c・31eが溶融したときには,当該半田材はその厚さ寸法が所定値に減少して,前記接続端子12a・12c・12eの全面に広がるとともに,前記所定値は前記半田レジスト膜24a・24c・24eの厚さ寸法よりは大きくなっている。
従って,電極パッドと接続端子とが重合しない偏在部位に対しても溶融半田が回り込み,電極パッドと接続端子との電気的接続面を広げることができる特徴がある。
また,3個の電極パッドと接続端子の内の各1個の面積を,他の2個の面積と同等面積とすることによって,表面実装部品の搭載位置が偏在していたときに,セルフアライメント効果によって中間位置に求心復帰させることができる特徴がある。
また,大1個,小2個の電極パッドの内,小2個の両方,又は大1個のいずれかに半田不濡れがあった場合には,2端子型の表面実装部品と同様に,半田付けをしたときに標準位置表示マークとの位置ずれが発生して異常発生の検出を行うことができるとともに,小2個の電極パッドの一方だけに半田不濡れがあった場合には,半田付けをしたときに表面実装部品が傾斜することによって,標準位置表示マークとの位置ずれが発生して異常発生の検出を行うことができる特徴がある。
前記半田レジスト膜24a・24c・24eによって被覆されていない,前記電極パッド22a・22c・22eの露出部と,前記基準相対位置における前記接続端子12a・12c・12eとの重なり部分の前記重合寸法L3と,前記接続端子12a・12c・12eの前記非重合寸法L4との比率は,L4/L3=1.1〜0.9となっている。
従って,表面実装部品の裏面を利用して電極パッドを設け,半田接続強度を確保するための重合寸法と,半田不濡れ時における求心移動寸法を両立して確保することができる特徴がある。
また,表面実装部品の発生熱は,その接続端子から電極パッドに効率よく伝熱され,回路基板からその収納筐体へと伝熱熱放散が行われるとともに,防湿保護膜を介して筐体内に輻射熱放散を行うことができる特徴がある。
なお,搭載される電子部品としては,1個のパワートランジスタ,又は1個の共通端子
を有する2個のパワーダイオードなどがある。
前記半田は,鉛含有率が0.1%質量比以下の無鉛半田であり,
前記複数の接続端子又は前記同数の電極パッドは,一対の方形形状又は短冊形状のものを含む2端子構造のものであるか,一つの方形形状又は短冊形状のものと2個の円形形状又は多角形状のものを含む3端子構造のものであるか,或いは4個の円形形状又は多角形状のものを含む4端子構造のものであり,
前記複数の接続端子は,前記表面実装部品の側部端面及び表面位置は除外され,この表面実装部品の裏面にだけ設けられて前記回路基板の表面と対向し,
前記回路基板の表面となる部品搭載面には,前記表面実装部品の少なくとも対角位置において,標準位置表示マークが設けられ,
前記標準位置表示マークは,前記複数の接続端子が,前記複数の電極パッドの中間位置に搭載されている基準相対位置であるときの,前記表面実装部品の輪郭位置を示すものであり,
前記表面実装部品の実際の輪郭位置は,前記複数の電極パッドに塗布される前記半田の一部が欠落し,前記複数の電極パッドの内で,対をなすものの一方の電極パッドが半田不濡れとなった場合には,セルフアライメント効果により前記標準位置表示マークとは異なる位置となるように,
前記複数の電極パッドのうち,横軸方向又は縦軸方向の電極間ピッチは,前記複数の接続端子のうちの,横軸方向又は縦軸方向の端子間ピッチに比べて小さな寸法となっている。
Claims (8)
- 回路基板の表面に設けられた複数の電極パッドと、表面実装部品の裏面に設けられた同数の接続端子とを,半田によって加熱接続した電子回路装置であって,
前記半田は,鉛含有率が0.1%質量比以下の無鉛半田であり,
前記複数の接続端子は,前記表面実装部品の側部端面及び表面位置は除外され,この表面実装部品の裏面に設けられて前記回路基板の表面と対向し,
前記回路基板の表面となる部品搭載面には,前記表面実装部品の少なくとも対角位置において,標準位置表示マークが設けられ,
前記標準位置表示マークは,前記複数の接続端子が,前記複数の電極パッドの中間位置に搭載されている基準相対位置であるときの,前記表面実装部品の輪郭位置を示すものであり,
前記表面実装部品の実際の輪郭位置は,前記複数の電極パッドに塗布される前記半田の一部が欠落し,前記複数の電極パッドの内で,対をなすものの一方の電極パッドが半田不濡れとなった場合には,前記標準位置表示マークとは異なる位置となるように,
前記複数の電極パッドのうち,横軸方向又は縦軸方向の電極間ピッチは,前記複数の接続端子のうちの,横軸方向又は縦軸方向の端子間ピッチに比べて小さな寸法となっている
電子回路装置。 - 前記表面実装部品が,前記基準相対位置に搭載されているときに,前記電極パッドと,前記接続端子の重なり部分における重合寸法L3は,少なくとも前記電極パッドの厚さ寸法以上であり,偏在する前記接続端子との非重合部分における非重合寸法L4は,前記標準位置表示マークの視認可能な最小表示線幅よりは大きな寸法となっていて,
前記重合寸法L3は前記電極パッドに塗布された前記半田が,前記接続端子に繋がって,この接続端子の表面に溶融拡散することができるための要件であり,
前記非重合寸法L4は,前記半田不濡れが発生している場合に,セルフアライメント効果によって,前記表面実装部品が求心移動する最大寸法となっている
請求項1に記載の電子回路装置。 - 前記複数の電極パッドと,当該電極パッドに接続された銅箔パターンとの非半田領域は,基板表面の全域を対象とする全域レジスト膜の一部領域である半田レジスト膜によって被覆されているとともに,
前記半田レジスト膜を構成する前記全域レジスト膜の色調は,前記回路基板の基材表面とは異なる色調のものであって,
前記標準位置表示マークは,前記全域レジスト膜が塗布されず,前記基材表面の一部を鉤状に露出させたものであるか,又は,塗布された前記全域レジスト膜の表面に印刷され,このレジスト膜とは異なる色調の白色鉤線である
請求項1又は2に記載の電子回路装置。 - 前記表面実装部品は,その裏面において相互に平行配置された一対の方形形状の接続
端子を有し,
前記回路基板は,その表面において相互に平行配置された一対の方形形状,又はその端部を円弧状であるか面取り処理を施した変形短冊形状の電極パッドを有し,
前記電極パッドの周囲は,前記全域レジスト膜の一部領域である前記半田レジスト膜が塗布されており,
前記半田を,前記電極パッドの表面に刷込み塗布するためのメタルマスクの開口部は,前記半田レジスト膜が塗布されていない前記電極パッドの露出部分の全域に対向し,
前記メタルマスクの厚さ寸法は,前記半田レジスト膜の厚さ寸法よりは大きくて,刷込みされた前記半田が溶融したときには,当該半田材はその厚さ寸法が所定値に減少して,前記接続端子の全面に広がるとともに,前記所定値は前記半田レジスト膜の厚さ寸法よりは大きい
請求項3に記載の電子回路装置。 - 前記表面実装部品は,その裏面において方形配置された2対の円形形状,又は多角形形状の接続端子を有し,
前記回路基板は,その表面において,方形配置された2対の円形形状,又は多角形形状の電極パッドを有し,
前記電極パッドの周囲は,前記全域レジスト膜の一部領域である前記半田レジスト膜が塗布されており,
前記半田を,前記電極パッドの表面に刷込み塗布するためのメタルスクの開口部は,前記半田レジスト膜が塗布されていない前記電極パッドの露出部分の全域に対向し,
前記メタルマスクの厚さ寸法は,前記半田レジスト膜の厚さ寸法よりは大きくて,刷込みされた前記半田が溶融したときには,当該半田材はその厚さ寸法が所定値に減少して,前記接続端子の全面に広がるとともに,前記所定値は前記半田レジスト膜の厚さ寸法よりは大きい
請求項3に記載の電子回路装置。 - 前記電極パッドのうち,横軸方向に配置された一対の電極パッドの電極間ピッチL1x,及び他の一対の電極パッドの電極間ピッチL1xは同一であるとともに,縦軸方向に配置された一対の電極パッドの電極間ピッチL1y,及び他の一対の電極パッドの電極間ピッチL1yは同一であり,
前記接続端子のうち,横軸方向に配置された一対の接続端子の端子間ピッチL2x,及び他の一対の接続端子の端子間ピッチL2xは同一であるとともに,縦軸方向に配置された一対の接続端子の端子間ピッチL2y,及び他の一対の接続端子の端子間ピッチL2yは同一であり,
前記表面実装部品の実際の輪郭位置は,前記複数の電極パッドに塗布される前記半田の一部が欠落し,その電極パッドが半田不濡れとなった場合には,前記標準位置表示マークとは異なる位置となるように,一対となる横縦の前記電極間ピッチL1x・L1yは,一対となる横縦の前記端子間ピッチL2x・L2yに比べて小さな寸法となっているとともに,縦横方向の前記電極間ピッチの比率L1x/L1yと,前記端子間ピッチの比率L2x/L2yとは異る値に設定されている
請求項5に記載の電子回路装置。 - 前記表面実装部品は,その裏面において3方配置された2個の円形形状,又は多角形形状の接続端子と,この接続端子の2個分の面積を持つ,1個の方形又は小判形の接続端子とを有し,
前記回路基板は,その表面において,3方配置された2個の円形形状,又は多角形形状の電極パッドと,この電極パッドの2個分の面積を持つ,1個の方形又は小判形の電極パッドとを有し,
前記電極パッドの周囲は,前記全域レジスト膜の一部領域である前記半田レジスト膜が塗布されており,
前記半田を,前記電極パッドの表面に刷込み塗布するためのメタルマスクの開口部は,前記半田レジスト膜が塗布されていない前記電極パッドの露出部分の全域に対向し,
前記メタルマスクの厚さ寸法は,前記半田レジスト膜の厚さ寸法よりは大きくて,刷込みされた前記半田が溶融したときには,当該半田材はその厚さ寸法が所定値に減少して,前記接続端子の全面に広がるとともに,前記所定値は前記半田レジスト膜の厚さ寸法よりは大きい
請求項3に記載の電子回路装置。 - 前記表面実装部品は,1個又は2個のパワーダイオードであるか,或いは1個のパワートランジスタを主体とし,平面積が1〜4平方mmのシリコン基板上に生成されて,防湿保護膜を外装材とする発熱部品であって,
前記半田レジスト膜によって被覆されていない,前記電極パッドの露出部と,前記基準相対位置における前記接続端子との重なり部分の前記重合寸法L3と,前記接続端子の前記非重合寸法L4との比率は,L4/L3=1.1〜0.9となっている
請求項3から7のいずれか1項に記載の電子回路装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016005112A JP6261625B2 (ja) | 2016-01-14 | 2016-01-14 | 電子回路装置 |
US15/229,409 US10070529B2 (en) | 2016-01-14 | 2016-08-05 | Electronic circuit device |
DE102016218867.4A DE102016218867A1 (de) | 2016-01-14 | 2016-09-29 | Elektronische Schaltungsvorrichtung |
CN201610926058.8A CN106973500B (zh) | 2016-01-14 | 2016-10-24 | 电子电路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016005112A JP6261625B2 (ja) | 2016-01-14 | 2016-01-14 | 電子回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017126659A true JP2017126659A (ja) | 2017-07-20 |
JP6261625B2 JP6261625B2 (ja) | 2018-01-17 |
Family
ID=59256042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016005112A Active JP6261625B2 (ja) | 2016-01-14 | 2016-01-14 | 電子回路装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10070529B2 (ja) |
JP (1) | JP6261625B2 (ja) |
CN (1) | CN106973500B (ja) |
DE (1) | DE102016218867A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200016587A (ko) * | 2018-08-07 | 2020-02-17 | 삼성전기주식회사 | 적층형 전자 부품 및 그 실장 기판 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6956552B2 (ja) * | 2017-07-19 | 2021-11-02 | 株式会社小糸製作所 | 車載用電子回路実装基板 |
CN107529001B (zh) * | 2017-08-28 | 2020-07-24 | 信利光电股份有限公司 | 一种双摄像模组搭载对位方法 |
FR3075558B1 (fr) * | 2017-12-19 | 2019-11-15 | Safran Electronics & Defense | Suppression des zones de forte contrainte dans les assemblages electroniques |
DE102019116103B4 (de) * | 2019-06-13 | 2021-04-22 | Notion Systems GmbH | Verfahren zum Beschriften einer Leiterplatte durch Erzeugen von Schattierungen in einer funktionalen Lackschicht |
CN111148427B (zh) * | 2019-12-31 | 2021-01-12 | 无锡市同步电子制造有限公司 | 垛形/i形预置焊料端子连接器的返修工艺 |
CN112165765B (zh) * | 2020-10-27 | 2021-12-07 | 惠州市特创电子科技股份有限公司 | 线路板以及电子通讯装置 |
CN115579440B (zh) * | 2022-12-09 | 2023-07-18 | 惠科股份有限公司 | Led芯片、刷料装置及led芯片的刷料固晶方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0927666A (ja) * | 1995-07-10 | 1997-01-28 | Sony Corp | 配線基板へのチップ部品実装構造 |
JPH10163587A (ja) * | 1996-11-28 | 1998-06-19 | Nec Home Electron Ltd | プリント基板 |
JPH1117319A (ja) * | 1997-06-26 | 1999-01-22 | Matsushita Electric Ind Co Ltd | チップの実装方法 |
JPH11145198A (ja) * | 1997-11-10 | 1999-05-28 | Toshiba Corp | 半導体装置 |
JP2001156432A (ja) * | 1999-11-29 | 2001-06-08 | Opnext Japan Inc | モジュール及び電子部品の実装方法 |
JP2002353578A (ja) * | 2001-05-22 | 2002-12-06 | Murata Mfg Co Ltd | 表面実装部品用基板および基板に対する表面実装部品の実装方法 |
JP2007012771A (ja) * | 2005-06-29 | 2007-01-18 | Nippon Densan Corp | モーター用回路基板と電子部品の実装位置の目視検査方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100786488B1 (ko) * | 2004-01-10 | 2007-12-18 | 에이치브이브이아이 세미콘덕터즈, 인크. | 전력 반도체 장치 |
JP4445351B2 (ja) * | 2004-08-31 | 2010-04-07 | 株式会社東芝 | 半導体モジュール |
US7482220B2 (en) * | 2005-02-15 | 2009-01-27 | Semiconductor Components Industries, L.L.C. | Semiconductor device having deep trench charge compensation regions and method |
US7300850B2 (en) * | 2005-09-30 | 2007-11-27 | Semiconductor Components Industries, L.L.C. | Method of forming a self-aligned transistor |
JP5107839B2 (ja) * | 2008-09-10 | 2012-12-26 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2016
- 2016-01-14 JP JP2016005112A patent/JP6261625B2/ja active Active
- 2016-08-05 US US15/229,409 patent/US10070529B2/en active Active
- 2016-09-29 DE DE102016218867.4A patent/DE102016218867A1/de not_active Ceased
- 2016-10-24 CN CN201610926058.8A patent/CN106973500B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0927666A (ja) * | 1995-07-10 | 1997-01-28 | Sony Corp | 配線基板へのチップ部品実装構造 |
JPH10163587A (ja) * | 1996-11-28 | 1998-06-19 | Nec Home Electron Ltd | プリント基板 |
JPH1117319A (ja) * | 1997-06-26 | 1999-01-22 | Matsushita Electric Ind Co Ltd | チップの実装方法 |
JPH11145198A (ja) * | 1997-11-10 | 1999-05-28 | Toshiba Corp | 半導体装置 |
JP2001156432A (ja) * | 1999-11-29 | 2001-06-08 | Opnext Japan Inc | モジュール及び電子部品の実装方法 |
JP2002353578A (ja) * | 2001-05-22 | 2002-12-06 | Murata Mfg Co Ltd | 表面実装部品用基板および基板に対する表面実装部品の実装方法 |
JP2007012771A (ja) * | 2005-06-29 | 2007-01-18 | Nippon Densan Corp | モーター用回路基板と電子部品の実装位置の目視検査方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200016587A (ko) * | 2018-08-07 | 2020-02-17 | 삼성전기주식회사 | 적층형 전자 부품 및 그 실장 기판 |
KR102551218B1 (ko) * | 2018-08-07 | 2023-07-03 | 삼성전기주식회사 | 적층형 전자 부품 및 그 실장 기판 |
Also Published As
Publication number | Publication date |
---|---|
CN106973500B (zh) | 2020-02-18 |
DE102016218867A1 (de) | 2017-07-20 |
JP6261625B2 (ja) | 2018-01-17 |
CN106973500A (zh) | 2017-07-21 |
US20170208689A1 (en) | 2017-07-20 |
US10070529B2 (en) | 2018-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6261625B2 (ja) | 電子回路装置 | |
TWI287418B (en) | Printed wiring board and semiconductor device | |
TWI548046B (zh) | 電路板及其製造方法 | |
US20180235080A1 (en) | Accurate positioning and alignment of a component during processes such as reflow soldering | |
CN112087884A (zh) | 厚铜线路板的阻焊制作方法 | |
TWI453870B (zh) | 配線電路基板及其製造方法 | |
JP2022003688A (ja) | 半導体装置の製造方法 | |
JP2010283039A (ja) | 電子部品の半田付け方法および電子部品実装用基板 | |
JP2002124539A (ja) | パッド電極の接続方法、接続構造、及び接続状態の検査方法 | |
JPH08236914A (ja) | プリント配線板表面取付パッドの半田マスク | |
TWI473230B (zh) | 可光學檢測銲罩開口偏移在容許範圍內之封裝基板 | |
JP2004319778A (ja) | プリント基板 | |
JP2002043737A (ja) | 印刷回路基板 | |
CN107509315B (zh) | 一种pcb银油跳线制作方法 | |
CN212752725U (zh) | 防短路线路板 | |
JP2724933B2 (ja) | リフロー方式のプリント配線基板 | |
CN113660789A (zh) | 电路板封装焊盘的制作方法及电路板 | |
JPH05327196A (ja) | 狭ピッチ電極をもつ電子部品の実装用プリント基板 | |
JP2011181663A (ja) | はんだ印刷用マスク | |
JP6507861B2 (ja) | 回路基板装置及びその製造方法並びに回路基板 | |
JPH0611531Y2 (ja) | 回路基板装置 | |
TWM650301U (zh) | 封裝結構 | |
JPH02283091A (ja) | プリント板及びその製造方法 | |
JP2023032901A (ja) | 基板及び実装基板 | |
JP4872736B2 (ja) | 電子デバイスの接続方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170815 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171212 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6261625 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |