TWM650301U - 封裝結構 - Google Patents

Abstract

本揭露提供一種封裝結構。封裝結構包括第一電子組件及第二電子組件。第一電子組件具有第一電子部件、第一連接件及第一測試件。第一電子部件包括第一電路區及第一周緣區。第一連接件設置於第一電路區上。第一測試件設置於第一周緣區上。第二電子組件設置於第一電子組件上，且包括第二電子部件、第二連接件及第二測試件。第二電子部件具有第二電路區及第二周緣區。第二連接件設置於第二電路區上，並電性連接第一連接件。第二測試件設置於第二周緣區上，並電性連接第一測試件。

Description

封裝結構

本創作是關於封裝結構，特別是關於在電子組件的周緣區上設置有測試件的封裝結構。

隨著電子產業的高度發展，各式各樣的電子產品被製造出並應用在不同的領域。為了滿足設計需求，可藉由對上下堆疊的兩個電子組件進行諸如三維封裝、異質封裝等封裝製程來實現更複雜的電路配置。然而，在封裝過程中，兩個電子組件易因為自身的熱膨脹或彼此之間的物性差異產生諸如翹曲(warpage)的相對變形，從而導致電性連接失效。在無法立即電性連接失效的情況下，對這些不良品進行後續製程將會導致製造成本的提高。因此，如何即時確認兩個電子組件之間的電性連接狀態，便成為本領域亟待解決的課題。

在一些實施例中，提供封裝結構。封裝結構包括第一電子組件及第二電子組件。第一電子組件具有第一電子部件、第一連接件及第一測試件。第一電子部件包括第一電路區及第一周緣區。第一連接件設置於第一電路區上。第一測試件設置於第一周緣區上。第二電子組件設置於第一電子組件上，且包括第二電子部件、第二連接件及第二測試件。第二電子部件具有第二電路區及第二周緣區。第二連接件設置於第二電路區上，並電性連接第一連接件。第二測試件設置於第二周緣區上，並電性連接第一測試件。

在一些實施例中，第一測試件的第一端從第一電子部件的上表面中暴露，且第一測試件的第二端從第一電子部件的下表面中暴露。第二測試件的第三端從第二電子部件的下表面中暴露並接觸第一端，且第二測試件的第四端從第二電子部件的上表面中暴露。

在一些實施例中，第一測試件的第一端從第一電子部件的上表面中暴露，且第一測試件的第二端從第一電子部件的下表面中暴露。第二測試件的第三端從第二電子部件的下表面中暴露並接觸第一端，且第二測試件的第四端埋置於第二電子部件中。

在一些實施例中，第一測試件的第一端從第一電子部件的上表面中暴露，且第一測試件的第二端埋置於第一電子部件中。第二測試件的第三端從第二電子部件的下表面中暴露並接觸第一端，且第二測試件的第四端從第二電子部件的上表面中暴露。

在一些實施例中，第一測試件的第一端從第一電子部件的上表面中暴露，且第一測試件的第二端埋置於第一電子部件中。第二測試件的第三端從第二電子部件的下表面中暴露並接觸第一端，且第二測試件的第四端從第二電子部件的側表面中暴露。

在一些實施例中，第一測試件包括第一測試部、第二測試部及測試連接部。第一測試部的一端從第一電子部件的上表面中暴露，且另一端埋置於第一電子部件中。第二測試部位於第一測試部的一側。第二測試部的一端從第一電子部件的上表面中暴露，且另一端埋置於第一電子部件中。測試連接部設置於第一電子部件中，並電性連接第一測試部與第二測試部。第二測試件包括第三測試部及第四測試部。第三測試部的一端從第二電子部件的下表面中暴露並接觸第一測試部，且另一端從第二電子部件的上表面中暴露。第四測試部位於第三測試部的一側。第四測試部的一端從第二電子部件的下表面中暴露並接觸第二測試部，且另一端從第二電子部件的上表面中暴露。

在一些實施例中，第一測試件包括第一測試部、第二測試部及測試連接部。第一測試部的一端從第一電子部件的上表面中暴露，且另一端埋置於第一電子部件中。第二測試部位於第一測試部的一側。第二測試部的一端從第一電子部件的上表面中暴露，且另一端埋置於第一電子部件中。測試連接部設置於第一電子部件中，並電性連接第一測試部與第二測試部。第二測試件的一端從第二電子部件的下表面中暴露並接觸第一測試部，且另一端埋置於第二電子部件中。

在一些實施例中，第一周緣區環繞第一電路區，且第二周緣區環繞第二電路區。

在一些實施例中，第一測試件具有第一直徑，第一連接件具有第二直徑，且第一直徑小於第二直徑。替代地，第二測試件具有第三直徑，第二連接件具有第四直徑，且第三直徑小於第四直徑。

在一些實施例中，第一測試件具有第一高度，第一連接件具有第二高度，且第一高度大於等於第二高度。

本揭露的封裝結構可應用於多種類型的電子裝置中。為讓本揭露之特徵及優點能更明顯易懂，下文特舉出各種實施例，並配合所附圖式，作詳細說明如下。

以下揭露提供了很多不同的實施例或範例，用於實施所提供的封裝結構中的不同部件。各部件及其配置的具體範例描述如下，以簡化本揭露實施例，當然並非用以限定本揭露。舉例而言，敘述中若提及第一部件形成在第二部件之上，可能包括第一部件及第二部件直接接觸的實施例，也可能包括形成額外的部件在第一部件及第二部件之間，使得第一部件及第二部件不直接接觸的實施例。此外，本揭露可能在不同的實施例或範例中重複元件符號及/或字符。如此重複是為了簡明及清楚，而非用以表示所討論的不同實施例及/或範例之間的關係。

本文中所提到的方向用語，例如：「上」、「下」、「左」、「右」及其類似用語是參考圖式的方向。因此，使用的方向用語是用來說明而非限制本揭露。

在本揭露的一些實施例中，關於設置、連接之用語例如「設置」、「連接」及其類似用語，除非特別定義，否則可指兩個部件直接接觸，或者亦可指兩個部件並非直接接觸，其中有額外結部件位於此兩個結構之間。關於設置、連接之用語亦可包括兩個結構都可移動，或者兩個結構都固定的情況。

另外，本說明書或申請專利範圍中提及的「第一」、「第二」及其類似用語是用以命名不同的部件或區別不同實施例或範圍，而並非用來限制部件數量上的上限或下限，也並非用以限定部件的製造順序或設置順序。

於下文中，「大約」、「實質上」或其類似用語表示在一給定數值或數值範圍的10%內、或5%內、或3%之內、或2%之內、或1%之內、或0.5%之內。在此給定的數量為大約的數量，亦即在沒有特定說明「大約」或「實質上」的情況下，仍可隱含「大約」或「實質上」的含義。

除非另外定義，在此使用的全部用語(包括技術及科學用語)具有與所屬技術領域中具有通常知識者通常理解的相同涵義。能理解的是，這些用語例如在通常使用的字典中定義用語，應被解讀成具有與相關技術及本揭露的背景或上下文一致的意思，而不應以一理想化或過度正式的方式解讀，除非在本揭露的實施例有特別定義。

以下描述實施例的一些變化。在不同圖式和說明的實施例中，相同或相似的元件符號被用來標明相同或相似的部件。可以理解的是，在方法之前、期間中、之後可以提供額外的步驟，且一些所敘述的步驟可為了方法的其他實施例被取代或刪除。

在現有的一些封裝製程中，通常是先藉由攝影裝置來使諸如電路板或是晶片的兩個電子部件在X-Y平面上彼此對準，而後對兩個電子部件執行回焊製程或是其他合適的製程，以使兩個電子部件實體連接並電性連接。然而，在回焊過程中，兩個電子部件中的一者或兩者可能會因為熱膨脹而導致翹曲。翹曲使得兩個電子部件上的連接件在垂直方向(例如，Z軸)上彼此隔開，從而導致兩個電子部件的電性連接失效。進一步地，在現有的攝影裝置無法確認兩個電子部件是否產生翹曲的情況下，對不良品繼續加工會嚴重增加製造成本。為此，本揭露提供了一種封裝結構，以改善或解決上述提及的問題。

參照圖1至圖3及圖5至圖7，其分別是根據本揭露的一些實施例，顯示封裝結構在不同的形成階段的剖面示意圖。除此之外，一併參照圖4，其是根據本揭露的一些實施例，顯示封裝結構在不同的形成階段的俯視示意圖。值得一提的是，為了簡明起見，下文提及的一些元件(例如，埋置於第一電子部件10中的功能電路及測試電路)並未繪示於圖1至圖7中。這些元件可為或可包括所屬技術領域中具有通常知識者所熟知的元件，且這些元件可根據所屬技術領域中具有通常知識者所熟知的製程來形成。

如圖1所示，提供第一電子部件10。在一些實施例中，第一電子部件10可為印刷電路板(printed circuit board，PCB)，諸如單面印刷電路板(single layer PCB)、雙面印刷電路板(double layer PCB)或多層印刷電路板(multi layer PCB)，但本揭露不限於此。在其他實施例中，第一電子部件10也可為晶片(chip)、小晶片(chiplet)或其他合適的電子部件。

在一些實施例中，第一電子部件10可包括介電層。舉例而言，介電層可為或可包括含有高分子材料、纖維材料、其他合適的材料的預浸材(prepreg)，但本揭露不限於此。舉例而言，高分子材料可為或可包括環氧樹脂(epoxy resin)、聚醯亞胺(polyimide，PI)、其組合或其他合適的高分子材料，但本揭露不限於此。舉例而言，纖維材料可包括碳纖維(carbon fiber)、玻璃纖維(glass fiber)、其組合或其他合適的纖維材料，但本揭露不限於此。

在一些實施例中，第一電子部件10還可包括功能電路(未示出)及測試電路(未示出)，且功能電路及測試電路位於介電層中。具體而言，功能電路用於在封裝製程之後實現特定功能，而測試電路用於在封裝製程期間判斷封裝結構PS的電氣狀態。在本揭露中，從俯視視角觀察，功能電路位於介電層的中心區，而測試電路位於介電層的周緣區。因此，可將第一電子部件10的設置有功能電路的區域稱為第一電路區CA1，並將第一電子部件10的設置有測試電路的區域稱為第一周緣區PA1(可參照圖4，且後文會詳細說明)。在一些實施例中，功能電路及測試電路可為或可包括導電材料。舉例而言，導電材料可為或可包括鋁(Al)、銅(Cu)、其合金、其化合物、其組合或其他合適的導電材料，但本揭露不限於此。在一些實施例中，功能電路的材料可相似或相同於測試電路的材料，但本揭露不限於此。

接著，在第一電子部件10的表面上設置導電層11。具體而言，導電層11可作為晶種層，以利於在其上形成第一連接件12及測試凸部13(下文中會提及)。在一些實施例中，可藉由壓合(lamination)製程在第一電子部件10的表面上設置銅箔以形成導電層11，但本揭露不限於此。在其他實施例中，也可藉由化學鍍製程(electro-less plating process)製程、物理氣象沉積製程(physical vapor deposition process，PVD process)製程或其他合適的製程設置在第一電子部件10的表面上設置銅金屬或銅合金以形成導電層11。替代地，也可以藉由上述製程、其組合或其他合適的製程在第一電子部件10的表面上設置其他金屬以形成導電層11。

如圖2所示，接續上述製程，在導電層11上設置第一連接件12及測試凸部13。具體而言，第一連接件12電性連接在第一電子部件10內部的功能電路，並用於使第一電子部件10實體連接與電性連接第二電子部件(例如，另一個電路板或是晶片)。測試凸部13電性連接在第一電子部件10內部的測試電路，並在後續提及的封裝製程中與測試電路共同用作為電測元件。

在一些實施例中，可藉由微影製程(lithography process)、電鍍製程(electroplating process)、其組合或其他合適的製程形成第一連接件12及測試凸部13，但本揭露不限於此。在一些實施例中，可在同一道製程中形成第一連接件12及測試凸部13，但本揭露不限於此。藉由同時形成第一連接件12及測試凸部13，可使第一連接件12與測試凸部13具有精準的相對位置，從而有助於後續封裝製程。在一些實施例中，第一連接件12的材料可相似或相同於測試凸部13，但本揭露不限於此。在一些實施例中，第一連接件12及測試凸部13的材料可包括上文所述的導電材料，但本揭露不限於此。

如圖3所示，移除導電層11。在一些實施例中，可藉由蝕刻製程(etching process)移除導電層11，但本揭露不限於此。舉例而言，蝕刻製程可為或可包括乾式蝕刻、濕式蝕刻或其組合。在圖3所示的實施例中，在移除導電層11後，第一連接件12具有第一高度H1，測試凸部13具有第二高度H2，且第一高度H1等於第二高度H2。在一些實施例中，測試凸部13與其下之測試電路(未示出)可共同稱為第一測試件14。因此，在下文及圖式中，將以第一測試件14取代測試凸部13。在一些實施例中，第一電子部件10、第一連接件12及第一測試件14可共同稱為第一電子組件1。

一併參照圖4，其是圖3的第一電子部件10的俯視示意圖。如上文所述，在俯視圖中，第一電子部件10可包括第一電路區CA1及第一周緣區PA1。其中，功能電路及其上的第一連接件12位於第一電路區CA1中，且測試電路及其上的測試凸部13(亦即，第一測試件14)位於第一周緣區PA1中。在一些實施例中，第一周緣區PA1環繞第一電路區CA1，但本揭露不限於此。在這種情況下，位於第一周緣區PA1中的第一測試件14可環繞位於第一電路區CA1中的第一連接件12。

值得一提的是，雖然圖4中示出了特定形狀及特定數量的第一電子部件10、第一連接件12及第一測試件14，但本揭露不限於此。舉例而言，第一電子部件10、第一連接件12或第一測試件14的俯視形狀也可為圓形、三角形、矩形、梯形、多邊形、具有弧邊的多邊形、異形、其組合或其他合適的形狀。替代地，也可僅設置四個第一測試件14，並使四個第一測試件14分別位於第一電子部件10的四個角隅。替代地，也可設置多於四個第一測試件14於第一電子部件10的第一周緣區PA1中，例如設置十個、十六個或更多個第一測試件14於第一電子部件10的第一周緣區PA1中。

如圖5所示，接續上述製程，設置保護層15於第一電子部件10上。具體而言，保護層15遮蔽第一電子部件10的上表面，以防止第一電子部件10受到水氣、灰塵或其他雜質的污染。在一些實施例中，保護層15具有第三高度H3，且保護層15的第三高度H3可大於第一連接件12的第一高度H1或第一測試件14的第二高度H2。

在一些實施例中，保護層15可為或可包括樹脂或其他合適的材料，但本揭露不限於此。舉例而言，保護層15可為防焊油墨(solder mask)。在一些實施例中，可藉由壓合製程、浸塗製程(dip coating process)、滾塗製程(roller coating process)、簾塗製程(curtain coating process)、噴塗製程(spraying process)、印刷製程(screen printing process)、其組合或其他合適的製程設置保護層15，但本揭露不限於此。

如圖6所示，接續上述製程，設置導電材料16於第一連接件12上，並設置導電材料17於測試凸部13上。具體而言，導電材料16及導電材料17用於實體連接及電性連接第一電子部件10與第二電子部件(例如，電路板或晶片)。在一些實施例中，導電材料16及導電材料17可為錫膏或是錫球，但本揭露不限於此。在一些實施例中，導電材料16的材料可相似或相同於導電材料17，但本揭露不限於此。

如圖7所示，接續上述製程，提供第二電子組件2。具體而言，第二電子組件2可包括第二電子部件20、第二連接件21及第二測試件22。第二電子部件20可包括第二電路區CA2及第二周緣區PA2。第二連接件21設置於第二電路區CA2中，且第二測試件22設置於第二周緣區PA2中。在一些實施例中，第二電子組件2還可包括保護層23，且保護層23設置於第二電子部件20的下表面上。在一些實施例中，第二電子組件2可用相似或相同於第一電子組件1的製程形成，但本揭露不限於此。

在一些實施例中，第一測試件14具有第一直徑D1，第一連接件12具有第二直徑D2，且第一直徑D1小於第二直徑D2。替代地，第二測試件22具有第三直徑D3，第二連接件21具有第四直徑D4，且第三直徑D3小於第四直徑D4。如此一來，可確保在對準的過程中，當第一測試件14與第二測試件22互相接觸時，第一連接件12必然能與第二連接件21互相接觸。在一些實施例中，當第一直徑D1小於第二直徑D2時，可將第一測試件14作為對準製程的對位點，以提升對準製成的精準度。替代地，當第三直徑D3小於第四直徑D4時，可將第二測試件22作為對準製程的對位點，以提升對準製成的精準度。

接續上述製程，執行封裝製程，以將第二電子組件2設置於第一電子組件1上。舉例而言，可先藉由對準製程使第一電子組件1的第一連接件12及第一測試件14分別對準第二電子組件2的第二連接件21及第二測試件22，再藉由回焊製程(reflow process)或其他合適的製程將第一連接件12及第一測試件14分別實體連接及電性連接第二電子組件2的第二連接件21及第二測試件22(例如，藉由使導電材料16及導電材料17重新熔融進行連接)。

承上所述，在封裝製程期間，回焊製程或其類似製程可能會使第一電子組件1或第二電子組件2產生熱膨脹，並使得第一電子組件1或第二電子組件2產生翹曲或是變形。一般而言，第一電子組件1或第二電子組件2的周緣處(例如，第一周緣區PA1及第二周緣區PA2)的翹曲程度或是變形程度會大於中心處(例如，第一電路區CA1及第二電路區CA2)的翹曲程度或是變形程度。因此，當設置在周緣處的第一測試件14與第二測試件22之間的接合仍然穩固時，可確保設置在中心處的第一連接件12與第二連接件21之間的接合穩固。其中，判斷第一測試件14與第二測試件22之間的接合是否穩固的具體方式可如下文所述。

參照圖8及圖9A。其中，圖8是根據本揭露的一些實施例，顯示第一電子組件與第二電子組件的封裝製程的示意圖。圖9A是根據本揭露的一些實施例，顯示第一電子組件與第二電子組件沿著圖8的線段A-A的剖面示意圖。值得一提的是，為了簡明起見，圖9A中僅示出第一電子部件10、第一測試件14、第二電子部件20及第二測試件22，且圖9A未依比例繪示這些元件。

首先，如圖8所示，執行對準製程，以將第一電子組件1與第二電子組件2對齊。接續上述製程，如圖9A所示，執行回焊製程，且持續量測第一測試件14與第二測試件22之間的電氣狀態，以確保第一電子組件1與第二電子組件2緊密貼合。舉例而言，可藉由諸如飛針測試機(In-Circuit-Test，ICT)的量測設備來量測第一測試件14與第二測試件22之間的電阻、電容、電感、其組合或是其他的物理性質，並根據上述數值的變化來判斷第一電子組件1與第二電子組件2之間的接合是否穩固。

在圖9A所示的實施例中，第一測試件14的第一端14A從第一電子部件10的上表面10A中暴露，且第一測試件14的第二端14B從第一電子部件10的下表面10B中暴露。換言之，第一測試件14貫穿整個第一電子部件10。另一方面，第二測試件22的第三端22A從第二電子部件20的下表面20A中暴露並接觸第一端14A，且第二測試件22的第四端22B從第二電子部件20的上表面20B中暴露。換言之，第二測試件22貫穿整個第二電子部件20。因此，可使量測設備的電測探針(在圖中以箭頭表示)分別接觸第一測試件14的第二端14B及第二測試件22的第四端22B，並量測第一測試件14與第二測試件22之間的電阻。

當電測探針所量測到的電阻沒有變化時，表示位於第一周緣區PA1的第一測試件14與位於第二周緣區PA2第二測試件22具有良好的電性連接。如此一來，可根據此狀況判斷位於第一電路區CA1的第一連接件12與位於第二電路區CA2第二連接件21同樣具有良好的電性連接。反之，當電測探針所量測到的電阻產生變化時，表示位於第一周緣區PA1的第一測試件14與位於第二周緣區PA2第二測試件22具有不良的電性連接。如此一來，可根據此狀況判斷位於第一電路區CA1的第一連接件12與位於第二電路區CA2第二連接件21可能會有不良的電性連接。換言之，這些實施例可藉由確認第一測試件14與第二測試件22之間的電氣狀態(例如，電阻)來判斷第一電子組件1與第二電子組件2是否在垂直方向上相對翹曲。

值得一提的是，雖然上文中提供了一種第一測試件14及第二測試件22的可能配置，但本揭露不限於此。本揭露亦可採用不同配置的第一測試件14或第二測試件22，以實現相似或相同的功能。參照圖9B至圖9D，其分別是根據本揭露的一些實施例，顯示第一電子組件與第二電子組件沿著圖8的線段A-A的剖面示意圖。值得一提的是，為了簡明起見，圖9B至圖9D中同樣僅示出第一電子部件10、第一測試件14、第二電子部件20及第二測試件22，且圖9B至圖9D未依比例繪示這些元件。

如圖9B所示，第一測試件14的第一端14A從第一電子部件10的上表面10A中暴露，且第一測試件14的第二端14B從第一電子部件10的下表面10B中暴露。另一方面，第二測試件22的第三端22A從第二電子部件20的下表面20A中暴露並接觸第一端14A，且第二測試件22的第四端22B埋置於第二電子部件20中。因此，可使量測設備的電測探針(在圖中以箭頭表示)僅接觸第一測試件14的第二端14B，並量測第一測試件14與第二測試件22之間的電容。

當電測探針所量測到的電容沒有變化時，表示位於第一周緣區PA1的第一測試件14與位於第二周緣區PA2第二測試件22具有良好的電性連接。反之，當電測探針所量測到的電容產生變化時，表示位於第一周緣區PA1的第一測試件14與位於第二周緣區PA2第二測試件22具有不良的電性連接。因此，這些實施例可藉由確認第一測試件14與第二測試件22之間的電氣狀態(例如，電容)來進一步判斷第一電子組件1與第二電子組件2是否在垂直方向上相對翹曲。

如圖9C所示，除了在封裝結構PS的一側(例如，第一電子部件10的下表面10B)來量測電氣狀態(例如，電容)，還可在封裝結構PS的兩側(例如，第一電子部件10的下表面10B及第二電子部件20的上表面20B)同時量測電氣狀態(例如，電容)。

舉例而言，在圖9C的左半部中，第一測試件14及第二測試件22的配置相似或相同於圖9B。另一方面，在圖9C的右半部中，第一測試件14的第一端14A從第一電子部件10的上表面10A中暴露，且第一測試件14的第二端14B埋置於第一電子部件10中。第二測試件22的第三端22A從第二電子部件20的下表面20A中暴露並接觸第一端14A，且第二測試件22的第四端22B從第二電子部件20的上表面20B中暴露。因此，可使量測設備的電測探針(在圖中以箭頭表示)僅接觸第二測試件22的第四端22B，並量測第一測試件14與第二測試件22之間的電容。換言之，圖9C的右半部與左半部的配置顛倒。藉由圖9C中的左半部及右半部的這種顛倒配置，可更有效地確認第一測試件14與第二測試件22之間的電氣狀態。

如圖9D所示，第一測試件14包括第一測試部140、第二測試部141及測試連接部142。第一測試部140的一端140A從第一電子部件10的上表面10A中暴露，且另一端140B埋置於第一電子部件10中。第二測試部141位於第一測試部140的一側。第二測試部141的一端141A從第一電子部件10的上表面10A中暴露，且另一端140B埋置於第一電子部件10中。測試連接部142設置於第一電子部件10中，並電性連接第一測試部140與第二測試部141。第二測試件22包括第三測試部220及第四測試部221。第三測試部220的一端220A從第二電子部件20的下表面20A中暴露並接觸第一測試部140，且另一端220B從第二電子部件20的上表面20B中暴露。第四測試部221位於第三測試部220的一側。第四測試部221的一端221A從第二電子部件20的下表面20A中暴露並接觸第二測試部141，且另一端221B從第二電子部件20的上表面20B中暴露。換言之，圖9D的第一測試件14與第二測試件22為迴圈式設計。因此，可使量測設備的電測探針(在圖中以箭頭表示)分別接觸第三測試部220的一端220B及第四測試部221的一端221B，並量測第一測試件14與第二測試件22之間的電阻或是電感。

承上所述，本揭露可藉由第一測試件14與第二測試件22來判斷第一電子部件10與第二電子部件20之間是否產生非預期的翹曲，從而有效檢測出不良品。然而，本揭露不限於上述提及的特定配置。因此，在下文中，將進一步提供本揭露的其他實施例作為參考。

參照圖10至圖15，其分別是根據本揭露的另一些實施例，顯示封裝結構在不同的形成階段的剖面示意圖。其中，圖10至圖15是接續圖2的製程，並藉由不同的形成過程來形成具有不同的接觸端點的測試凸部13。

如圖10所示，接續圖2的製程，在測試凸部13上設置遮罩層18。在一些實施例中，遮罩層18可為或可包括光阻，但本揭露不限於此。如圖11所示，首先移除導電層11，接著移除遮罩層18。藉由在測試凸部13上設置遮罩層18，可使測試凸部13與第一連接件12之間產生高度差H4。此高度差H4用於在第一連接件12與第二連接件21之間留有足夠的間隙以填充導電材料(後文會提及)。類似於上述的實施例，測試凸部13與其下之測試電路(未示出)可共同稱為第一測試件14。因此，在下文及圖式中，將以第一測試件14取代測試凸部13。類似地，第一電子部件10、第一連接件12及第一測試件14可共同稱為第一電子組件1。

如圖12所示，設置保護層15於第一電子部件10之上，以完整覆蓋第一測試件14及第一連接件12。如圖13所示，移除保護層15的一部分，以暴露第一測試件14及第一連接件12。如圖14所示，在第一連接件12上設置導電材料16，且不在第一測試件14上設置導電材料。如圖15所示，執行封裝製程，以將第二電子組件2設置於第一電子組件1上。如上文所述，由於測試凸部13與第一連接件12之間具有高度差H4，因此第一連接件12與第二連接件21之間可留有足夠的間隙來填充導電材料16。如此一來，可對第一連接件12與第二連接件21之間的導電材料16施加熱能、壓力或是兩者，以使導電材料16重新熔融並連接第一連接件12與第二連接件21。另一方面，第一測試件14與第二測試件22之間僅有接觸但不彼此連接。如上所述，這些實施例描述了第一測試件(或第二測試件)的接觸端點的另一種可能配置。

參照圖16至圖17，其分別是根據本揭露的又一些實施例，顯示封裝結構在不同的形成階段的剖面示意圖。如圖16所示，提供第一電子部件10及導電層11。在一些實施例中，第一電子部件10可為內埋式電路板(embedded trace substrate，ETS)，但本揭露不限於此。接續上述製程，如圖17所示，執行乾膜蓋孔蝕刻製程(tenting process)，以移除導電層11的一部分，並形成第一連接件12及測試凸部13。從側視視角來觀察，第一連接件12及測試凸部13均具有從其之上表面朝向下表面逐漸變寬的梯型結構。如上所述，這些實施例描述了第一測試件(或第二測試件)的接觸端點的又一種可能配置。

參照圖18A至圖18D，其分別是根據本揭露的一些實施例，顯示第一測試件(或第二測試件)的接觸端點的示意圖。值得一提的是，雖然圖中是第一電子部件10與第一測試件14之間的相對關係的示意圖，但相似或相同的設計可應用於第二電子部件20與第二測試件22上。

如圖18A所示，在一些實施例中，第一測試件14可為明顯突出於第一電子部件10的銅柱。換言之，在這些實施例中，第一測試件14可直接接觸第二測試件，且不與第二測試件22互相連接，以減少製程複雜度及降低成本。

如圖18B所示，在一些實施例中，第一測試件14可為明顯突出於第一電子部件10的銅柱，且第一測試件14的上表面可額外設置有諸如錫膏、錫球等的導電材料17。換言之，在這些實施例中，可藉由導電材料17進一步連接第一測試件14與第二測試件22，以強化兩者之間的連接穩固性。

如圖18C所示，在一些實施例中，第一測試件14可為略為突出於第一電子部件10的銅墊片，且第一測試件14的高度低於保護層15的高度。在這種情況下，可在第一測試件14的上表面額外設置有諸如錫膏、錫球等的導電材料17，並使導電材料17突出於保護層15。換言之，在這些實施例中，可藉由保護層15來提升第一電子部件10的外層絕緣性，並防止水氣、灰塵或是雜質汙染第一電子部件10。除此之外，藉由導電材料17進一步連接第一測試件14與第二測試件22，可強化兩者之間的連接穩固性。

如圖18D所示，在一些實施例中，第一測試件14可由略微突出於第一電子部件10的銅墊片及明顯突出於保護層15的銅柱所組成。換言之，在這些實施例中，可藉由具有特殊形狀的第一測試件14來實現如上文所述的各種功效。如上所述，圖18A至圖18D的實施例描述了第一測試件(或第二測試件)的接觸端點的又一些可能配置。

參照圖19A至圖19E，其分別是根據本揭露的另一些實施例，顯示各種封裝結構的示意圖。在本揭露的一些實施例中，第一電子部件10可為印刷電路板，而第二電子部件20可為小型的印刷電路板、晶片或小晶片。在這種情況下，第一電子部件10的尺寸可明顯大於第二電子部件20的尺寸。因此，可藉由調整第一測試件14及第二測試件22的尺寸，來實現相似或相同於上文所述的功效。

如圖19A所示，第一測試件14的第一端14A從第一電子部件10的上表面10A中暴露，且第一測試件14的第二端14B埋置於保護層15中。第二測試件22的第三端22A從第二電子部件20的下表面20A中暴露並接觸第一端14A，且第二測試件22的第四端22B從第二電子部件20的上表面20B中暴露。因此，可使量測設備的電測探針(在圖中以箭頭表示)僅接觸第二測試件22的第四端22B，並量測第一測試件14與第二測試件22之間的電容。在這些實施例中，可藉由使第一測試件14僅埋置於第一電子部件10上的保護層15中而不是第一電子部件10中，以避免第一測試件14影響位於第一電子部件10中的佈線或是元件。

如圖19B所示，第一測試件14的第一端14A從第一電子部件10的上表面10A中暴露，且第一測試件14的第二端14B埋置於保護層15中。第二測試件22的第三端22A從第二電子部件20的下表面20A中暴露並接觸第一端14A，且第二測試件22的第四端22B從第二電子部件20的側表面20C中暴露。因此，可使量測設備的電測探針(在圖中以箭頭表示)僅接觸第二測試件22的第四端22B，並量測第一測試件14與第二測試件22之間的電容。在這些實施例中，可藉由使第二測試件22的第四端22B從第二電子部件20的側表面20C中暴露，以避免第二測試件22影響位於第二電子部件20的上表面20B上的佈線或是元件。

如圖19C所示，第一測試件14包括第一測試部140、第二測試部141及測試連接部142。第一測試部140的一端140A從第一電子部件10的上表面10A中暴露，且另一端140B埋置於保護層15中。第二測試部141位於第一測試部140的一側。第二測試部141的一端141A從第一電子部件10的上表面10A中暴露，且另一端141B埋置於第一電子部件10中。測試連接部142設置於第一電子部件10中，並電性連接第一測試部140與第二測試部141。第二測試件22的一端(又稱為第三端22A)從第二電子部件20的下表面20A中暴露並接觸第一測試部140，且另一端(又稱為第四端22B)埋置於第二電子部件20中(未示出)。因此，可使量測設備的電測探針(在圖中以箭頭表示)僅接觸第二測試部141的一端141A，並量測第一測試件14與第二測試件22之間的電容。在這些實施例中，第一測試件14與第二測試件22為迴圈式設計，以應用於特定的第一電子部件10及第二電子部件20中。

如圖19D所示，第一測試件14的第一端14A從第一電子部件10的上表面10A中暴露，且第一測試件14的第二端14B從第一電子部件10的下表面10B中暴露。另一方面，第二測試件22的第三端22A從第二電子部件20的下表面20A中暴露並接觸第一端14A，且第二測試件22的第四端22B埋置於第二電子部件20中。因此，可使量測設備的電測探針(在圖中以箭頭表示)僅接觸第一測試件14的第二端14B，並量測第一測試件14與第二測試件22之間的電容。在這些實施例中，可藉由使第二測試件22的第四端22B埋置於第二電子部件20中，以避免第二測試件22影響位於第二電子部件20的上表面20B上的佈線或是元件。

如圖19E所示，第一測試件14的第一端14A從第一電子部件10的上表面10A中暴露，且第一測試件14的第二端14B從第一電子部件10的下表面10B中暴露。換言之，第一測試件14貫穿整個第一電子部件10。另一方面，第二測試件22的第三端22A從第二電子部件20的下表面20A中暴露並接觸第一端14A，且第二測試件22的第四端22B從第二電子部件20的上表面20B中暴露。換言之，第二測試件22貫穿整個第二電子部件20。因此，可使量測設備的電測探針(在圖中以箭頭表示)分別接觸第一測試件14的第二端14B及第二測試件22的第四端22B，並量測第一測試件14與第二測試件22之間的電阻。如上所述，圖19A至圖19E的實施例描述了第一電子部件10及第二電子部件20的又一些可能配置。

值得一提的是，雖然圖1至圖19E提供了關於具有不同接觸端點的第一測試件(或第二測試件)的各種示例、關於第一測試件與第二測試件之間的配置關係的各種示例、及關於第一電子部件與第二電子部件之間的配置關係的各種示例，但這些示例僅用於使本揭露更加清楚且易懂，而不旨在限制本揭露。

綜上所述，根據本揭露的實施例，提供一種具有第一測試件及第二測試件的封裝結構。藉由在封裝製程的期間持續監控第一測試件及第二測試件之間的電氣狀態，可確保封裝結構的第一電子部件與第二電子部件能夠良好地接合。如此一來，便可以有效地排除不良品，從而降低封裝結構的總製造成本。

以上概述數個實施例，以便本領域中的通常知識者可以更理解本揭露實施例的觀點。本領域中的通常知識者應該理解的是，能以本揭露實施例為基礎，設計或修改其他製程與結構，以達到與在此介紹的實施例相同之目的及/或優勢。本領域中的通常知識者也應該理解的是，此類等效的製程與結構並無悖離本揭露的精神與範圍，且能在不違背本揭露之精神與範圍之下，做各式各樣的改變、取代與替換。

1:第一電子組件 10:第一電子部件 10A:上表面 10B:下表面 11:導電層 12:第一連接件 13:測試凸部 14:第一測試件 140:第一測試部 140A:一端 140B:一端 141:第二測試部 141A:一端 141B:一端 142:測試連接部 14A:第一端 14B:第二端 15:保護層 16:導電材料 17:導電材料 18:遮罩層 2:第二電子組件 20:第二電子部件 20A:下表面 20B:上表面 20C:側表面 21:第二連接件 22:第二測試件 220:第三測試部 220A:一端 220B:一端 221:第四測試部 221A:一端 221B:一端 22A:第三端 22B:第四端 23:保護層 A-A:線段 CA1:第一電路區 CA2:第二電路區 D1:第一直徑 D2:第二直徑 D3:第三直徑 D4:第四直徑 H1:第一高度 H2:第二高度 H3:第三高度 H4:高度差 PA1:第一周緣區 PA2:第二周緣區

藉由以下的詳細敘述配合所附圖式，能更加理解本揭露實施例的觀點。值得注意的是，根據工業上的標準慣例，一些部件(feature)可能沒有按照比例繪製。事實上，為了能清楚地描述，不同部件的尺寸可能被增加或減少。 圖1至圖3分別是根據本揭露的一些實施例，顯示封裝結構在不同的形成階段的剖面示意圖。 圖4是根據本揭露的一些實施例，顯示封裝結構在不同的形成階段的俯視示意圖。 圖5至圖7分別是根據本揭露的一些實施例，顯示封裝結構在不同的形成階段的剖面示意圖。 圖8是根據本揭露的一些實施例，顯示第一電子組件與第二電子組件的封裝製程的示意圖。 圖9A至圖9D分別是根據本揭露的一些實施例，顯示第一電子組件與第二電子組件沿著圖8的線段A-A的剖面示意圖。 圖10至圖15分別是根據本揭露的另一些實施例，顯示封裝結構在不同的形成階段的剖面示意圖。 圖16至圖17分別是根據本揭露的又一些實施例，顯示封裝結構在不同的形成階段的剖面示意圖。 圖18A至圖18D分別是根據本揭露的一些實施例，顯示第一測試件的接觸端點的示意圖。 圖19A至圖19E分別是根據本揭露的另一些實施例，顯示各種封裝結構的示意圖。

1:第一電子組件

10:第一電子部件

12:第一連接件

14:第一測試件

15:保護層

16:導電材料

17:導電材料

2:第二電子組件

20:第二電子部件

21:第二連接件

22:第二測試件

23:保護層

CA1:第一電路區

CA2:第二電路區

D1:第一直徑

D2:第二直徑

D3:第三直徑

D4:第四直徑

PA1:第一周緣區

PA2:第二周緣區

PS:封裝結構

Claims (10)

1. 一種封裝結構，包括： 一第一電子組件，包括： 一第一電子部件，具有一第一電路區及一第一周緣區； 一第一連接件，設置於該第一電路區上；及 一第一測試件，設置於該第一周緣區上；以及 一第二電子組件，設置於該第一電子組件上，且包括： 一第二電子部件，具有一第二電路區及一第二周緣區； 一第二連接件，設置於該第二電路區上，並電性連接該第一連接件；及 一第二測試件，設置於該第二周緣區上，並電性連接該第一測試件。
2. 如請求項1所述之封裝結構， 其中該第一測試件的一第一端從該第一電子部件的上表面中暴露，且該第一測試件的一第二端從該第一電子部件的下表面中暴露， 其中該第二測試件的一第三端從該第二電子部件的下表面中暴露並接觸該第一端，且該第二測試件的一第四端從該第二電子部件的上表面中暴露。
3. 如請求項1所述之封裝結構， 其中該第一測試件的一第一端從該第一電子部件的上表面中暴露，且該第一測試件的一第二端從該第一電子部件的下表面中暴露， 其中該第二測試件的一第三端該第二電子部件的下表面中暴露並接觸該第一端，且該第二測試件的一第四端埋置於該第二電子部件中。
4. 如請求項1所述之封裝結構， 其中該第一測試件的一第一端從該第一電子部件的上表面中暴露，且該第一測試件的一第二端埋置於該第一電子部件中， 其中該第二測試件的一第三端從該第二電子部件的下表面中暴露並接觸該第一端，且該第二測試件的一第四端從該第二電子部件的上表面中暴露。
5. 如請求項1所述之封裝結構， 其中該第一測試件的一第一端從該第一電子部件的上表面中暴露，且該第一測試件的一第二端埋置於該第一電子部件中， 其中該第二測試件的一第三端從該第二電子部件的下表面中暴露並接觸該第一端，且該第二測試件的一第四端從該第二電子部件的側表面中暴露。
6. 如請求項1所述之封裝結構， 其中該第一測試件包括： 一第一測試部，其中該第一測試部的一端從該第一電子部件的上表面中暴露，且另一端埋置於該第一電子部件中； 一第二測試部，位於該第一測試部的一側，其中該第二測試部的一端從該第一電子部件的上表面中暴露，且另一端埋置於該第一電子部件中；及 一測試連接部，設置於該第一電子部件中，並電性連接該第一測試部與該第二測試部， 其中該第二測試件包括： 一第三測試部，其中該第三測試部的一端從該第二電子部件的下表面中暴露並接觸該第一測試部，且另一端從該第二電子部件的上表面中暴露；及 一第四測試部，位於該第三測試部的一側，其中該第四測試部的一端從該第二電子部件的下表面中暴露並接觸該第二測試部，且另一端從該第二電子部件的上表面中暴露。
7. 如請求項1所述之封裝結構， 其中該第一測試件包括： 一第一測試部，其中該第一測試部的一端從該第一電子部件的上表面中暴露，且另一端埋置於該第一電子部件中； 一第二測試部，位於該第一測試部的一側，其中該第二測試部的一端從該第一電子部件的上表面中暴露，且另一端埋置於該第一電子部件中；及 一測試連接部，設置於該第一電子部件中，並電性連接該第一測試部與該第二測試部， 其中該第二測試件的一端從該第二電子部件的下表面中暴露並接觸該第一測試部，且另一端埋置於該第二電子部件中。
8. 如請求項1所述之封裝結構，其中該第一周緣區環繞該第一電路區，且該第二周緣區環繞該第二電路區。
9. 如請求項1所述之封裝結構， 其中該第一測試件具有一第一直徑，該第一連接件具有一第二直徑，且該第一直徑小於該第二直徑；或者 其中該第二測試件具有一第三直徑，該第二連接件具有一第四直徑，且該第三直徑小於該第四直徑。
10. 如請求項1所述之封裝結構，其中該第一測試件具有一第一高度，該第一連接件具有一第二高度，且該第一高度大於等於該第二高度。

Images